(58)【調査した分野】(Int.Cl.,DB名)
請求項1又は2に記載の積層体及び基板を用いて形成する複数の圧電カンチレバーを、隣り合う圧電カンチレバーに対し折り返すように一端部を機械的に連結してなるミアンダ構造の圧電アクチュエータと、
前記圧電アクチュエータにより駆動されるミラー部とを備え、
前記ミラー部が1軸又は2軸周りに回動可能に構成されている光スキャナ。
【背景技術】
【0002】
近年、MEMS(Micro Electro Mechanical Systems)等の微細構造を有するシステムで構成されたセンサ素子、アクチュエータ素子のニーズが大きくなっている。このため、シリコンウエハ上に直接、圧電薄膜を成膜する直接薄膜形成法の開発が進んでいる。直接薄膜形成法は、スパッタ法の他、イオンプレーティング法、MOCVD(Metal Organic Chemical Vapor Deposition)法、PLD(Pulse Laser Deposition)法、MBE(Molecular Beam Epitaxy)法、そしてCSD(Chemical Solution Deposition)法等が知られている。
【0003】
圧電材料としてPZT(チタン酸ジルコン酸鉛)を用いて形成されるMEMS用の圧電アクチュエータにおいては、以下で説明するPZT膜の内部構造に起因した特性劣化の問題があり、現状では解決に至っていない。
【0004】
すなわち、スパッタ法やイオンプレーティング法等のドライ成膜法では、加熱した基板上に膜が連続的に成長する。そして、PZT膜の場合、連続的かつ柱状結晶構造を伴って成長する。これにより、PZT膜は圧電定数d
31が大きく、厚膜化しても膜の剥離が起こりにくいといった優れた特長がある。しかしながら、この柱状結晶構造に沿う形でPbが粒界に拡散、偏析し、膜厚方向に連続する電気物性的欠陥が形成されやすい。これは、リーク電流の原因となるが、圧電薄膜にリーク電流が発生すると、長期信頼性を確保できなくなるので、産業応用上問題である。
【0005】
また、MEMS用の圧電アクチュエータの出力増大のために、PZT膜の膜厚を従来の1〜2μmから4〜5μmに厚くすることが求められている。このような厚膜化に伴い、PZT膜の表面凹凸が増加し、凹凸部に電界が集中して絶縁破壊の原因となっている。さらに、圧電アクチュエータを駆動させたとき生じる亀裂等により、空気中の水分等が膜中に浸透しやすくなり、リーク電流の増大によるPZT膜の劣化が起こるという問題も生じている。これは、発達した柱状結晶構造の表面凹凸に起因するため、圧電特性の高い、すなわち、結晶性に優れたPZT膜ほど発生する可能性が高い。
【0006】
一方、ウエット成膜法の1つであるCSD法では、スピンコート塗布・乾燥・焼成といった工程を繰り返して積層構造を作るので、リークパスが膜厚方向に貫通する可能性が低く、耐電圧が高いという特徴がある。しかし、総じて圧電特性はドライ成膜法のものより低い。
【0007】
これらの対策としては、下記の特許文献1に示されるように、成膜の途中に休止時間を設けながら、圧電薄膜を重ねる構造とし、柱状結晶構造による圧電薄膜の貫通を防止する方法が知られている(特許文献1/段落0080〜0082)。しかしながら、圧電薄膜を成長させるのに時間かかる上、圧電特性が低下するという問題があった。
【0008】
PbTiO
3等の誘電率の低い圧電体を電極界面に配置して、Pbの拡散を防止する方法も考えられるが、内部電界の減少により、圧電アクチュエータの変位量が低下してしまうという問題が生じうる。
【発明の概要】
【発明が解決しようとする課題】
【0010】
本発明は、このような事情に鑑みてなされたものであり、ドライ成膜法で顕著な圧電膜の柱状結晶構造に由来する電気物性的欠陥を抑制すると共に、4μmを越える膜厚を持つ圧電膜の表面凹凸に由来する電界集中と亀裂発生を抑制することで、リーク電流が少なく、信頼性の高い圧電膜の積層体とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明の積層体は、基板上に形成した圧電材料からなる第1圧電膜と、前記第1圧電膜の上に重ねて形成した、前記圧電材料と同じ結晶構造の導電性酸化物からなる導電性薄膜と、前記導電性薄膜の上に重ねて形成した、前記圧電材料からなる第2圧電膜とを有
し、前記圧電材料は、PZT、PNZT、PLZT、PLT、PMN又はPMNNであり、前記第1圧電膜及び前記第2圧電膜は、高さ方向が前記第1圧電膜、前記導電性薄膜及び前記第2圧電膜を積層した積層方向と一致する柱状結晶構造を有し、前記導電性薄膜は、前記第1圧電膜及び前記第2圧電膜間の前記柱状結晶構造の連続性を分断していることを特徴とする。
【0012】
本発明の積層体は、基板上に形成した第1圧電膜の上に重ねて導電性薄膜を形成し、その上に第2圧電膜を重ねた構造であり、各圧電膜と導電性薄膜は、結晶構造が同じであるから、界面での接合性が良く、剥がれにくいという特長がある。
【0013】
また、同じ厚みの1層の圧電膜の積層体とした場合には、圧電膜特有の柱状結晶構造により、柱状結晶の粒界に沿った膜厚方向に連続した電気的欠陥、圧電膜のひび割れ、あるいは表面凹凸に電界が集中して絶縁破壊が起こる可能性がある。これに対し、本発明は、2層の圧電膜の間に導電性薄膜を介在させた構造であるので、上述の電気的欠陥、圧電膜のひび割れ、そして絶縁破壊が起こりにくい。従って、信頼性の高い積層体を実現できる。
【0014】
本発明の積層体において、圧電材料は、PZT、PNZT、PLZT、PLT、PMN又はPMNNであることが好ましい。
【0015】
例えば、圧電材料として、圧電定数d
31の高いPZT(チタン酸ジルコン酸鉛)、PNZT(チタン酸ジルコン酸ニオブ酸鉛)、PLZT(チタン酸ジルコン酸ランタン鉛)、PLT(チタン酸ランタン鉛)、PMN(マグネシウム酸ニオブ酸鉛)又はPMNN(マンガン酸ニオブ酸鉛)を用いる。これにより、これらの材料で作成した積層体を、例えば、圧電アクチュエータ等に使用した場合、同じ電圧でも大きな駆動力が得られる。
【0016】
本発明の積層体において、導電性薄膜はSrRuO
3(SRO)、LaNiO
3(LNO)、BaRuO
3(BRO)のうち何れか1つからなることが好ましい。
【0017】
例えば、導電性薄膜として、ぺロブスカイト型結晶構造を有するSrRuO
3(SRO:ルテニウム酸ストロンチウム)、LaNiO
3(LNO:ニッケル酸ランタン)又はBaRuO
3(BRO:ルテニウム酸バリウム)を用いる。これらの材料は、PZT等の圧電材料と特に相性が良く、圧電膜のエピタキシャル成長を実現し易いので、良質の積層体を作成することができる。
【0018】
本発明の光スキャナは、本発明の積層体及び基板を用いて形成する複数の圧電カンチレバーを、隣り合う圧電カンチレバーに対し折り返すように一端部を機械的に連結してなるミアンダ構造の圧電アクチュエータと、前記圧電アクチュエータにより駆動されるミラー部とを備え、前記ミラー部が1軸又は2軸周りに回動可能に構成されている。
【0019】
本発明の光スキャナでは、圧電カンチレバーがその長手方向が隣り合うように並べて配置されているので、それぞれの圧電カンチレバーは、電圧を印加したとき長手方向と垂直な軸線回りに屈曲変形する。また、圧電カンチレバーの圧電膜は、本発明の積層構造となっているので、圧電特性が非常に高い。
【0020】
圧電アクチュエータは、隣り合う圧電カンチレバーに対し折り返すように一端部が機械的に連結されているので、屈曲変形を累積させてミラー部の回動を大きくすることができる。これにより、圧電アクチュエータを駆動によってレーザ光を二次元的に走査可能な光スキャナを実現することができる。
【0021】
本発明の積層体の製造方法は、基板上にPZT、PNZT、PLZT、PLT、PMN又はPMNNの圧電材料からなる第1圧電膜を形成する第1圧電膜形成工程と、前記
第1圧電膜の上に重ねて前記圧電材料と同じ結晶構造の導電性酸化物からなる導電性薄膜を形成する導電性薄膜形成工程と、前記導電性薄膜の上に重ねて前記圧電材料からなる第2圧電膜を形成する第2圧電膜形成工程とを有し、前記第1圧電膜及び前記第2圧電膜は、高さ方向が前記第1圧電膜、前記導電性薄膜及び前記第2圧電膜を積層した積層方向と一致する柱状結晶構造を有し、前記導電性薄膜は、前記第1圧電膜及び前記第2圧電膜間の前記柱状結晶構造の連続性を分断していることを特徴とする。
【0022】
本発明の積層体の製造方法は、第1圧電膜形成工程、導電性薄膜形成工程及び第2圧電膜形成工程の順に行うものであるが、各圧電膜と導電性薄膜は、結晶構造が同じであるから、界面での接合性が良く剥がれにくい。また、絶縁破壊が少なく、圧電特性の高い積層体を製造することができる。
【0023】
本発明の製造方法により製造された積層体は、構造的な欠陥が少なく圧電特性も高いので、例えば、圧電アクチュエータに使用した場合に、安定した駆動が期待できる。
【発明の効果】
【0024】
本発明によれば、各用途に適した膜厚で、圧電特性が高く、リーク電流の少ない積層体とその製造方法を提供することができる。
【発明を実施するための形態】
【0026】
[第1実施形態]
図1は、本発明の積層体を含む光スキャナモジュール1である。光スキャナモジュール1は、例えば、超小型プロジェクタ、バーコードリーダ等に用いられる部品であり、主に二次元光偏向器2、レーザ光源3及び制御装置5で構成される。
【0027】
二次元光偏向器2は、半導体プロセスやMEMS(Micro Electro Mechanical Systems)技術を利用して作製され、一定の方向から入射する光を回動するマイクロミラーで反射し、走査光として出射する。
【0028】
二次元光偏向器2の可動枠2a内には、主にマイクロミラー9(本発明の「ミラー部」に相当)、半環状圧電アクチュエータ10a、10b、トーションバー(弾性梁)13a、13b等がある。レーザ光源3から入射するレーザ光4aはマイクロミラー9で反射され、反射光(レーザ光4b)が、例えば、超小型プロジェクタの投影面を走査する。
【0029】
このとき、制御装置5は、図示しない配線により可動枠2a及びレーザ光源3に制御信号を送信している。この制御信号により可動枠2aの半環状圧電アクチュエータ10a、10bが駆動され、これと結合したトーションバー13a、13bが捩れることで、マイクロミラー9を回動させる。また、この制御信号により、レーザ光源3は、レーザ光4aのオン、オフや輝度が制御される。
【0030】
図2に示すように、二次元光偏向器2では、外枠支持体11の中央に可動枠2aが配設されている。また、可動枠2aの両脇には、蛇腹状圧電アクチュエータ6a、6bが配設され、可動枠2aの外辺と外枠支持体11の内辺とを結合している。
【0031】
蛇腹状圧電アクチュエータ6a、6bは、複数のカンチレバーを長手方向が隣り合う向きに並べて、上下方向端部で折り返して直列結合した構造になっている。詳細は後述するが、蛇腹状圧電アクチュエータ6a、6bを駆動させることにより、可動枠2aが水平方向、すなわち、図中のX軸周りを往復回動する。
【0032】
また、上述したように、半環状圧電アクチュエータ10a、10bを駆動させることにより、マイクロミラー9がトーションバー13a、13bの軸と一致する、図中のY軸周りを往復回動する。
【0033】
この結果、二次元光偏向器2は、レーザ光4aをマイクロミラー9で反射する際、光を二次元光偏向器2の前方に出射して、さらにX軸方向とY軸方向の2方向に走査することができる。
【0034】
詳細は後述するが、蛇腹状圧電アクチュエータ6a、6b及び半環状圧電アクチュエータ10a、10bの点描部分で示した部分は、2層の圧電膜の間にSrRuO
3(SRO)膜による中間層を挿入した構造となっている。これにより、駆動力が高く、圧電素子に特有の欠陥も生じ難い。
【0035】
外枠支持体11の下方には、電極パッド7a〜7e(以下、電極パッド7という)と、電極パッド8a〜8e(以下、電極パッド8という)が配設されている。電極パッド7、8は、蛇腹状圧電アクチュエータ6a、6b及び半環状圧電アクチュエータ10a、10bの各電極に駆動電圧を印加できるように電気的に接続されている。
【0036】
なお、蛇腹状圧電アクチュエータ6a、6bの部分がなくても光偏向器として機能する。この場合、可動枠2aの部分が外枠支持体の役割を果たし、マイクロミラー9がY軸の回りを往復回動する一次元光偏向器となる。
【0037】
次に、
図3を参照して、蛇腹状圧電アクチュエータ6aを例に蛇腹状圧電アクチュエータの動作を説明する。
【0038】
上述したように、この二次元光偏向器2は、蛇腹状圧電アクチュエータ6a、6b(以下、圧電アクチュエータ6a、6bという)を動作させることにより、マイクロミラー9のX軸周りの往復回動を可能としている。なお、圧電アクチュエータ6a、6bは、本発明の「圧電アクチュエータ」に相当する。
【0039】
図3(a)は、二次元光偏向器2を表側から見たとき、左側に配設される圧電アクチュエータ6aを切り出した図である。圧電アクチュエータ6aは、圧電カンチレバーを4つ並べた形状である。また、各圧電カンチレバーは、主に、Pb(Zr,Ti)O
3(PZT:チタン酸ジルコン酸鉛)の圧電膜とそれを挟む電極膜とで構成される(詳細は後述する)。以下では、可動枠2aから離れた方より順に、圧電カンチレバー6a(1)、6a(2)、6a(3)、6a(4)と呼ぶ。
【0040】
例えば、蛇腹状圧電アクチュエータ6aにおいて、奇数番目の圧電カンチレバー6a(1)、6a(3)に第1の電圧を印加する。また、偶数番目の圧電カンチレバー6a(2)、6a(4)に、第1の電圧とは逆位相の第2の電圧を印加する。
【0041】
このようにすることで、
図3(b)に示すように、奇数番目の圧電カンチレバー6a(1)、6a(3)を上方向に屈曲変位させ、偶数番目の圧電カンチレバー6a(2)、6a(4)を下方向に屈曲変位させることができる。
【0042】
図示しないが、圧電アクチュエータ6bについては、可動枠2aに近い方より順に、圧電カンチレバー6b(1)、6b(2)、6b(3)、6b(4)とする。このとき、奇数番目の圧電カンチレバー6a(1)、6a(3)を下方向に屈曲変位させ、偶数番目の圧電カンチレバー6a(2)、6a(4)を上方向に屈曲変位させることができる。
【0043】
これにより、マイクロミラー9の下側(トーションバー13b側)よりマイクロミラー9の上側(トーションバー13a側)が前面側となる(上側が図中のU方向に動く)ように、マイクロミラー9を変位させることができる。このようにして、マイクロミラー9をX軸周りに回動させることができる。
【0044】
次に、
図4を参照して、可動枠2aの詳細を説明する。
図4は、可動枠2aを斜め前方から見た斜視図である。初期状態において、マイクロミラー9は、中心Oから表側に延び出す法線をまっすぐ前方に向けている。
【0045】
円形のマイクロミラー9は、Y軸方向のトーションバー13a、13bに支持され、可動枠2aの中心に配設される。マイクロミラー9の反射面は、Au、Pt、Al等の金属薄膜を、例えば、スパッタ法や電子ビーム蒸着法により形成する。なお、マイクロミラー9の形状は円形に限られず、楕円形やその他の形状であってもよい。
【0046】
トーションバー13a、13bは、一端がマイクロミラー9、他端が半環状圧電アクチュエータ10a、10b(以下、圧電アクチュエータ10a、10bという)との結合部を越えて、可動枠2aと結合している。このように、トーションバー13a、13bが可動枠2aと結合していることで、Y軸周りの往復回動が安定する。
【0047】
圧電アクチュエータ10a、10bは、マイクロミラー9を外側から包囲する位置に配設される。圧電アクチュエータ10a、10bは、Y軸上でトーションバー13a、13bと結合し、X軸上で外枠支持体11の一部である固定バー14a、14bと結合している。
【0048】
詳細は後述するが、圧電アクチュエータ10a、10bも、半導体プレーナプロセスにより、PZTによる圧電膜を下部電極及び上部電極で挟み込んだ構造となっている。下部電極、上部電極を介して圧電膜に電圧を印加することで、圧電アクチュエータ10a、10bを屈曲変形させ、トーションバー13a、13bを捩る仕組みである。
【0049】
圧電アクチュエータ10a、10bには、それぞれY軸に対して45°傾いた直線上に分断溝18が形成されており、圧電膜が周方向に分断されている。また、トーションバー13a、13bは、Y軸上に延びているので、この位置でも圧電膜が周方向に分断されている。
【0050】
MENS技術による可動枠2aの作製時には、まず、トーションバー13a、13bの部分を含めた全周に、圧電アクチュエータ10a、10b用の圧電膜を一律に形成する。その後、エッチングによりトーションバー13a、13bの部分、分断溝18の部分の圧電膜を除去する。
【0051】
圧電アクチュエータ10aは、2つの分断溝18により上側から順番に区域16a〜16cに分けられる。一方、圧電アクチュエータ10bは、2つの分断溝18により上側から順番に区域17a〜17cに分けられる。
【0052】
これにより、区域16a〜16c、17a〜17cの圧電膜には、個別に駆動電圧を印加可能になる。例えば、区域16a、16c、17bに所定の電圧V1を印加し、区域16b、17a、17cにV1とは逆位相となる電圧V2を印加することにより、マイクロミラー9をY軸回りに揺動させることができる。また、上記のように圧電膜を分離することで、分離しない場合の約半分の電圧で同じ振れ角が得られ、消費電力を抑えられる。
【0053】
ここで、
図5A、5Bを参照して、各圧電アクチュエータの構造を説明する。
図5Aは、
図2の圧電アクチュエータ6aの断面(例えば、X軸線の断面)を示している。また、
図5Bは、
図5Aの領域Rの拡大図である。
【0054】
まず、基板として用いられるSOI(Silicon On Insulator)ウエハ20の表面を熱酸化処理する。すなわち、SOIウエハ20上にSiO
2膜(シリコン酸化膜)21を500nm成膜した後、スパッタ法によりTi膜22(50nm)、Pt膜23(150nm)、SRO膜24(100nm)を順次成膜し、下部電極LE(Lower Electrode)を作る。
【0055】
次に、SRO膜24上に、イオンプレーティング法によりPZT膜25a(2μm)を成膜する。ここまでは、従来と同じプロセスである。通常、圧電アクチュエータに用いられるPZT膜は、合計で4〜5μm程度の膜厚が必要であり、スパッタ法等のドライ成膜法を用いた場合、PZT膜は柱状結晶構造を伴って成長する(
図5B参照)。
【0056】
また、PZTは圧電定数d
31が大きく、成膜条件の最適化により応力を制御することができ、厚膜化しても膜の剥離が起こりにくいという特長がある。一方で、連続して成長させたPZT膜は、その柱状結晶構造に沿う形で、成分の1つであるPb(鉛)28が拡散し(
図5B参照)、膜厚方向に連続した電気的欠陥が形成されることもある。このような欠陥が繋がると、リーク電流の通過するリークパスとなる。
【0057】
また、PZT膜の厚膜化に伴い表面凹凸が増加し、凹凸部に電界が集中して絶縁破壊することがある。さらに、圧電アクチュエータを動作させた場合、亀裂が発生して、空気中の水分等が膜中に浸透し易くなる。
【0058】
以上の問題を解決するため、PZT膜25a上に導電性酸化物によるSRO膜26(50nm)を成膜し(本発明の「導電性薄膜」に相当)、さらにPZT膜25b(2μm)を重ねる。このように、順次積層したPZT膜25aとSRO膜26とPZT膜25bとで、本発明の積層体が構成される。
【0059】
また、詳細は後述するが、このような積層を複数回繰り返してもよい。そして、最後にPt膜27(150nm)による上部電極UE(Upper Electrode)を作り、最終的な厚みが4μm相当の積層構造とする。
【0060】
ここで、PZT膜25a、25bの間に形成するSRO膜26は、下部電極LE及び上部電極UEと電気的な接続を行わない。このようなSRO膜26の中間層として設けることで、PZT膜25aの柱状結晶構造は、その連続性が分断されるので、膜を貫通するリークパスを減少させることができる。
【0061】
また、本実施形態のPZT膜25a、25bは、従来のものと比較して膜厚が薄いため表面凹凸が小さく、平坦な表面となる。これにより、圧電アクチュエータを動作させたとき、電界が集中して絶縁破壊が起きたり、亀裂が発生する確率が小さくなる。すなわち、PZT膜の信頼性が向上する。
【0062】
上記のPZT膜、SRO膜を形成する繰り返し回数は一例に過ぎず、少なくとも一度、PZT膜の成膜を中断し、SRO膜を成膜すればよい。また、単にPZT膜の成膜を中断した場合には、膜表面からPbが再蒸発して組成がずれ、圧電特性が低下することがある。しかし、ここでは、導電性のSRO膜がPZT膜を覆う形になるので、上記のような特性低下の懸念もない。
【0063】
また、SRO膜にPZT膜を再度重ねることになるが、SRO膜はPZT膜と同じペロブスカイト構造で、格子定数も近いので、結晶性の良いPZT膜が成長する。このため、膜厚の薄いPZT膜の成長表面と同等の平坦さで、比較的厚みのある積層構造を得ることができる。ペロブスカイト構造の導電性酸化膜としては、LNO(ニッケル酸ランタン)やBRO(ルテニウム酸バリウム)等もあり、これらも使用可能である。
【0064】
圧電膜の組成を成膜の途中で切替える方法や、同じ結晶構造の2元酸化物(例えば、PbTiO
3、PT)を積層するような従来からある方法に比べ、本実施形態では、キャパシタの積層によるPZT膜の内部電界ロスが原理上発生しない。従って、圧電定数d
31が最も高くなる組成の成膜条件でPZT膜を成膜しながら、高特性圧電膜に見られる結晶粒界に沿った電気的欠陥や表面凹凸による電界集中によるリークおよび絶縁破壊、亀裂進行による特性劣化の問題を抑制できる。
【0065】
成膜方法については、PZT等の圧電膜は、後述する反応性アーク放電イオンプレーティング法、SRO等の導電性酸化物膜は、後述するRFマグネトロンスパッタ法が好ましい。トータルの成膜効率を高めるためには、上記2つの成膜装置が共通のロードロック室で接続されていることが望ましい。ロードロック室を設けることで、ゲートバルブの開閉によって基板を真空内で移動させることができる。
【0066】
また、中間層として導電性酸化物膜(例えば、SRO膜)の膜厚は100nm以下が望ましく、50nm以下が好適である。100nmを超える膜厚になると、圧電膜の成長に悪影響を及ぼす懸念があるためである。
【0067】
次に、
図6を参照して、圧電アクチュエータ駆動用の電極及び導電性薄膜(中間層)の作成方法を説明する。なお、基板は、活性層の厚みが50μm、埋込み酸化膜層の厚みが2μm、支持層の厚みが400μmのSOIウエハ表面に、拡散炉によって厚さ500μmのSiO
2膜(シリコン酸化膜)を成膜したものを用いた。
【0068】
図6は、今回使用したRFマグネトロンスパッタ装置(以下、スパッタ装置という)の概略図である。ここでは、1つのターゲットがしか示されていないが、実際には、3つのターゲットを切替えて使用することができる。
【0069】
また、DC/RF電源(図示省略)は、3つのターゲットに対して独立的にDCバイアス、RFバイアスを選択して印加することができる。本実施形態では、このスパッタ装置100を用いて、SiO
2膜に対する密着層であるTi膜、その上層のPt膜、その上層のSRO膜を順次成膜して下部電極LEを作る(
図5A参照)。
【0070】
ターゲット101は下部電極用の成膜ターゲットであり、3つのターゲットのうちの1つを、マッチング回路を通じてスパッタ用DC/RF電源に接続する。基板ホルダ102は陽極となる基板ホルダであり、基板103を固定する。基板加熱機構104は、インコネル製シースヒータの輻射により基板ホルダ102を加熱し、これを通して基板103を加熱することができる。
【0071】
また、基板ホルダ102は、基板ホルダ用回転軸105を中心に回転するので、基板面内は均一な膜厚分布が得られる。シャッタ106は、ターゲット101と基板103との空間に入ると、基板103に薄膜が形成されない遮蔽部材である。また、シャッタ106と接続されたシャッタ用回転軸107を回転させ、シャッタ106をターゲット101と基板103との空間を遮らない位置に移動させることで、薄膜が形成されるようになる。
【0072】
以上で説明したスパッタ装置100の部材101〜107は、スパッタ室100’の内部にある。スパッタ室100’内には、スパッタガスを供給するスパッタガス供給口108から、ガス供給量を制御できるマスフロー(図示省略)を通してスパッタガス(Ar)を取り込む。そして、排気量をコントロールできる排気装置(図示省略)に接続されている排気口109からスパッタガスを排気し、一定ガス圧下でのスパッタ成膜が可能となる。
【0073】
今回、基板加熱機構104により、基板103を300℃に加熱した状態で、Ar/O
2=9:1、ガス圧0.5PaでDC電源によるDCプラズマでTi膜、Pt膜の順にスパッタ成膜した。次に、基板加熱機構104により、基板103を600℃に加熱して、RF電源によるRFプラズマでSRO膜をスパッタ成膜した。この時、Ar/O
2=40:1、ガス圧は0.8Paとした。この成膜条件では、(110)方向に優先配向したSRO膜が得られた。
【0074】
その後、SRO膜を成膜した基板103を温度が300℃になるまで冷却して、同基板をスパッタ室100’から取り出し、後述するイオンプレーティング装置にセットした。
【0075】
次に、
図7を参照して、圧電アクチュエータ駆動用の圧電膜の作成方法を説明する。
図7は、反応性アーク放電イオンプレーティング装置200(以下、イオンプレーティング装置という)の模式図である。本装置を用いて、ペロブスカイト型酸化物圧電体の代表例であるPZT膜を成膜した。以下、その詳細を説明する。
【0076】
蒸発源の材料として、Pb、Zr、Tiの各金属チャンク201を用い、電子ビーム加熱により各々独立に蒸発させた。各金属の蒸発量は水晶振動式膜厚センサ(図示省略)によってモニタし、電子ビーム加熱源の出力をフィードバック制御することにより、所定の蒸発量で一定に制御した。
【0077】
本実施形態では、PZT膜の組成をPb(Zr
xTi
1-x)O
3(x=0.52)に調整した。そして、圧力勾配型アーク放電プラズマガン202に100sccmのHeをキャリアガスとして導入し、直流バイアス電圧を印加することにより、アーク放電を発生させた。放電電圧は120V、放電電流は70Aで制御した。このアーク放電で生成した高密度プラズマ(プラズマ密度>10
12 cm
-3)を、プラズマ制御用の磁場発生源によって生じた約300Gaussの磁場によって真空容器200’内に導いた。
【0078】
この状態で、ガス供給口203よりO
2を反応ガスとして300sccm導入することにより、真空容器200’内に高密度の酸素プラズマ及び酸素ラジカルを生成した。上記のHeとO
2の混合プラズマの存在下、ガス圧0.1Paで、基板加熱ヒータ204により600℃に加熱した基板205(基板103と同じ)上に原料金属を電子ビーム加熱蒸発させ、さらに酸素ラジカルと反応させて、基板205上にPZT膜を成長させた。
【0079】
本実施形態では、PZT膜の厚みが2μmになった時点でPZT膜の成膜を一旦停止し、基板205の温度が300℃になるまで冷却してから、前述のスパッタ装置100でSRO膜を下部電極LEの作成時と同一条件で50nm成膜し、再度、イオンプレーティング装置200に戻して、同一条件で2μmのPZT膜を成膜し、合計が4μm相当の積層構造を作った。
【0080】
本実施形態の積層構造を表面及び断面SEM観察で評価した結果、柱状結晶構造の連続性が中間層のSRO膜で遮断され、膜を貫通する形の柱状結晶は見られなくなった。表面粗さも従来のPeak to Valley (PV)が200nmから50nmに低減した。
【0081】
最後に、
図8A〜8Cを参照して、本発明の積層体及び光スキャナの製造方法を説明する。なお、以下の各工程の説明図は、全て1つの光スキャナのチップ断面に対応したものである。
【0082】
まず、
図8Aに示すように、SOIウエハ20の両面に熱酸化膜、すなわちSiO
2膜21、21’をそれぞれ500nm成膜する(
図8A(1))。なお、このSOIウエハ20は、基板自体に、活性層20a、SiO
2による埋込み酸化膜層20b及び支持層20cを有している。
【0083】
次に、SOIウエハ20の表面側に、下部電極LEを構成するTi膜22(50nm)、Pt膜23(150nm)及びSRO膜24(100nm)を順次、スパッタ法により成膜する。その後、イオンプレーティング法に切替えてPZT膜25a(2μm)を下部電極LE上に成膜し、さらにスパッタ法に切替えてSRO膜26(50nm)を成膜する。
【0084】
その後、再びイオンプレーティング法によりPZT膜25b(2μm)を成膜して、合計で4μm相当の膜厚の積層構造とする。最後に、PZT膜の上に上部電極UEを構成するPt膜27(150nm)をスパッタ法により成膜する(
図8A(2))。
【0085】
次に、SOIウエハ20の表面側に対し、フォトリソグラフィー技術およびドライエッチング技術により、可動枠2aの外側の圧電アクチュエータ6a、6b、及び可動枠2a内でマイクロミラー9を駆動させる圧電アクチュエータ10a、10bに対応するパターンを形成する。
【0086】
まず、上部電極UEのPt膜27、PZT膜25a、25b及びSRO膜26のパターニングを行い、圧電アクチュエータ6a、6bの上部電極、PZT膜及び圧電アクチュエータ10a、10bの上部電極、PZT膜のパターンを形成する。同様に、各圧電アクチュエータの下部電極となる薄膜22〜24、及びその下層のSiO
2膜21もパターニングを行い、各圧電アクチュエータのパターンを形成する(
図8A(3))。
【0087】
その後、SOIウエハ20の表面全体に、プラズマCVDよりSiO
2膜29(500nm)を成膜する。さらに、ウエハ表面にフォトリソグラフィーによりレジストパターンを形成し、ドライエッチングで一部のSiO
2膜29を除去して下部電極及び上部電極に対応するコンタクトホール29’を形成する。単結晶シリコンを加工する箇所についても、ドライエッチングによりSiO
2膜29を除去する(
図8A(4))。
【0088】
続いて、フォトリソグラフィーによりレジストパターンを形成した後、AlCu合金膜30(1%Cu)をスパッタ法により成膜し、リフトオフにより配線パターンを形成する(
図8A(5))。これにより、各圧電アクチュエータの上部電極及び下部電極は、AlCu合金膜30の配線を介して外枠支持体11の電極パッド7、8へ電気的に接続される。
【0089】
次に、フォトリソグラフィーによりレジストパターンを形成した後、Ti膜31、Ag膜32の順にスパッタ法により成膜し、リフトオフによりマイクロミラー9の反射層を形成する(
図8A(6))。ここまでの工程で、Deep-RIE(深掘り反応性イオンエッチング)によるシリコン加工の前工程が完了する。
【0090】
次に、
図8Bを参照して、その後のSOIウエハ20の加工工程について説明する。まず、SOIウエハ20の活性層20aをDeep-RIEでエッチングして、マイクロミラー9や各圧電アクチュエータの素子構造を形成する(
図8B(7))。
【0091】
次に、加工した活性層20a上にスピンナ装置等を用いて液状ワックスを塗布し、エッチングによりできた段差を埋めて平坦なワックス層33を形成する。さらに、100〜150℃に加熱したSOIウエハ20のワックス層33上に支持ウエハ34を置き、適切な加重をかけながら冷却することで仮接合する(
図8B(8))。このとき、真空中で貼り合わせると空気ボイドを含まない良好な接合状態とすることができる。
【0092】
その後、SOIウエハ20の支持層20cをDeep-RIEでエッチングして、ミラー裏面のリブ構造35とマイクロミラー9の揺動空間を形成する(
図8B(9))。さらに、緩衝酸化物エッチング溶液によりエッチングして、埋込み酸化膜層20bも除去する(
図8B(10))。
【0093】
続いて、
図8Cに示すように、支持ウエハ34の上面にUV(Ultra Violet)タイプのダイシングテープ36(以下、UVテープという)を貼り付ける(
図8C(11))。さらに、SOIウエハ20の支持層20c裏面側を上にしてブレードダイシング装置にて、ダイシングラインDLに沿って、仮接合した支持ウエハ34ごと個々のチップにフルダイスする(
図8C(12))。
【0094】
その後、別のUVテープ36’をSOIウエハ20の支持層20c側に貼り付け、支持ウエハ34側に貼り付けたUVテープ36に関しては、UV光(紫外線)を照射して剥離、除去する(
図8C(13))。この2つの工程によりUVテープを載せ替えたことになる。
【0095】
その後、載せ替えたUVテープ36’ごとSOIウエハ20をIPA(Isopropyl Alcohol)溶液に浸漬する。数10分から数時間の浸漬により液状ワックスがIPA溶液に溶解し、SOIウエハ20に仮接合された支持ウエハ34が剥離、除去される(
図8C(14))。
【0096】
最後に、UVテープ36’ごとSOIウエハ20をIPA等の有機溶液で洗浄、乾燥することにより、UVテープ36’上にMEMS光スキャナチップが整列した状態のワークが得られる(
図8C(15))。
【0097】
完成したMEMS光スキャナの動作特性を評価したところ、従来構造のPZT膜(SRO膜が無く、厚みが約4μm)を用いていたときに観測された連続動作時の絶縁破壊の不良率20%が本発明の積層体(SRO積層PZT膜)では10%以下になり、不良率が半減した。PZT膜に高電界を印加することが必要な非共振駆動に対して、SRO積層PZT膜は信頼性の向上に著しく貢献する結果となった。
【0098】
なお、上記の動作特性の評価では、印加電圧Vpp=60V(0〜60V)、周波数f=60Hz、デューティ比8:2のノコギリ波を印加した。不良判定基準は、電圧印加時の電流値が1.3×10
-6A/cm
2を超えたとき絶縁破壊の開始と判定し、10個のサンプルで評価した。
【0099】
[第2実施形態]
次に、
図9A、9Bを参照して、本発明の積層体の別形態について説明する。
【0100】
第2実施形態では、第1実施形態と同一条件で下部電極LE(Ti膜22、Pt膜23、SRO膜24)、PZT膜25a〜25c及びSRO膜26a、26bを成膜しているが、PZT膜25a〜25cの1層当たりの膜厚を第1実施形態のPZT膜よりも薄い1.5μmとし、SRO膜(50nm)を2回成膜した構造となっている。これにより、合計の積層構造の厚みは、4.5μm相当にすることができる。
【0101】
第2実施形態の積層構造をSEM観察にて評価した結果、膜を貫通する形の柱状結晶は見られず、表面粗さが第1実施形態よりも小さいPV=30nmに低減した。また、4.5μmの厚膜としては、非常に平坦な表面構造を得ることができた。