特許 6563353 アレイアンテナ装置、およびアレイアンテナ装置の異常検出装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6563353

(24)【登録日】2019年8月2日

(45)【発行日】2019年8月21日

(54)【発明の名称】アレイアンテナ装置、およびアレイアンテナ装置の異常検出装置

(51)【国際特許分類】

   H04B 17/29 20150101AFI20190808BHJP

   H04B 7/10 20060101ALI20190808BHJP

【ＦＩ】

   H04B17/29 200

   H04B7/10 A

【請求項の数】5

【全頁数】12

(21)【出願番号】特願2016-44989(P2016-44989)

(22)【出願日】2016年3月8日

(65)【公開番号】特開2017-163293(P2017-163293A)

(43)【公開日】2017年9月14日

【審査請求日】2018年9月12日

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】598076591

【氏名又は名称】東芝インフラシステムズ株式会社

(74)【代理人】

【識別番号】110001634

【氏名又は名称】特許業務法人 志賀国際特許事務所

(72)【発明者】

【氏名】久慈 義則

(72)【発明者】

【氏名】岩崎 正樹

(72)【発明者】

【氏名】山田 高史

(72)【発明者】

【氏名】武田 孝文

【審査官】 岩井 一央

(56)【参考文献】

【文献】 特開２０１３−２４２１５１（ＪＰ，Ａ）

【文献】 特開平０１−２２９９９２（ＪＰ，Ａ）

【文献】 特表２０１５−５１３８６０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｂ １７／２９

Ｈ０４Ｂ ７／１０

(57)【特許請求の範囲】

【請求項1】

基準タイミング信号を生成する信号生成部と、
アンテナ、信号処理回路、およびＡ／Ｄ変換部を備える複数のチャネルであって、前記信号処理回路は、前記アンテナにより生成された受信信号を処理し、前記Ａ／Ｄ変換部は、前記信号処理回路により処理された信号を変換してシリアル信号のビット列を生成し、前記ビット列に、前記信号生成部から供給された前記基準タイミング信号のタイミングに基づいてタイムスタンプを挿入して出力する、複数のチャネルと、
前記複数のチャネルによりそれぞれ出力されたシリアル信号に基づいて、受信ビームを合成する合成部と、
前記基準タイミング信号のタイミングに基づいて、前記複数のＡ／Ｄ変換部により出力された複数のシリアル信号に含まれるタイムスタンプの位置同士を比較し、比較結果に基づいて前記複数のチャネルの一部または全部の異常を判定する判定部と、
を備える、アレイアンテナ装置。

【請求項2】

前記判定部は、前記複数のシリアル信号が供給されるＸＯＲ回路およびＯＲ回路を備え、前記ＸＯＲ回路の演算結果に基づいて、前記複数のシリアル信号に含まれるタイムスタンプの位置同士が同期しているか否かを判定し、前記複数のシリアル信号に含まれるタイムスタンプの位置同士が同期していると判定し、且つ前記ＯＲ回路の演算結果に基づいて、複数のシリアル信号に含まれるタイムスタンプが同じ値で継続していないと判定した場合に、前記複数のチャネルの一部または全部が異常ではないと判定する、
請求項１に記載のアレイアンテナ装置。

【請求項3】

前記判定部は、前記複数のＡ／Ｄ変換部により出力された複数のシリアル信号に含まれるタイムスタンプの到来回数をカウントする第１のカウンタと、前記信号生成部から供給された前記基準タイミング信号をカウントする第２のカウンタとを含み、前記第１のカウンタによりカウントされた値と前記第２のカウンタによりカウントされた値とが一致している場合に、前記複数のチャネルの一部または全部が異常ではないと判定する、
請求項１または２に記載のアレイアンテナ装置。

【請求項4】

前記複数のＡ／Ｄ変換部により出力された複数のシリアル信号のうち少なくとも２つのシリアル信号を選択する選択部を備え、
前記判定部は、前記選択部により選択された複数のシリアル信号を出力した複数のチャネルに異常があるチャネルがあるか否かを判定する、
請求項１から３のうちいずれか１項に記載のアレイアンテナ装置。

【請求項5】

基準タイミング信号を生成する信号生成部と、
アンテナ、信号処理回路、およびＡ／Ｄ変換部を備える複数のチャネルであって、前記信号処理回路は、前記アンテナにより生成された受信信号を処理し、前記Ａ／Ｄ変換部は、前記信号処理回路により処理された信号を変換してシリアル信号のビット列を生成し、前記ビット列に、前記信号生成部から供給された前記基準タイミング信号のタイミングに基づいてタイムスタンプを挿入して出力する、複数のチャネルと、
前記複数のチャネルによりそれぞれ出力されたシリアル信号に基づいて、受信ビームを合成する合成部と、を備えるアレイアンテナ装置の異常検出装置であって、
前記基準タイミング信号のタイミングに基づいて、前記複数のＡ／Ｄ変換部により出力された複数のシリアル信号に含まれるタイムスタンプの位置同士を比較し、比較結果に基づいて前記複数のチャネルの一部または全部の異常を判定する、
アレイアンテナ装置の異常検出装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、アレイアンテナ装置、およびアレイアンテナ装置の異常検出装置に関する。

【背景技術】

【0002】

アレイアンテナ装置は、アンテナおよび受信回路を含むチャネルを複数備える。しかしながら、アレイアンテナ装置は、各チャネルが正常に動作しているかを判定することが困難な場合があった。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１３−２４２１５１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、各チャネルが正常に動作していることを判定することができるアレイアンテナ装置、およびアレイアンテナ装置の異常検出装置を提供することである。

【課題を解決するための手段】

【0005】

実施形態のアレイアンテナ装置は、信号生成部と、複数のチャネルと、合成部と、判定部と、を持つ。前記信号生成部は、基準タイミング信号を生成する。前記複数のチャネルは、アンテナ、信号処理回路、およびＡ／Ｄ変換部を備える。前記信号処理回路は、前記アンテナにより生成された受信信号を処理する。前記Ａ／Ｄ変換部は、前記信号処理回路により処理された信号を変換してシリアル信号のビット列を生成し、前記ビット列に、前記信号生成部から供給された前記基準タイミング信号のタイミングに基づいてタイムスタンプを挿入して出力する。前記合成部は、前記複数のチャネルによりそれぞれ出力されたシリアル信号に基づいて、受信ビームを合成する。前記判定部は、前記基準タイミング信号のタイミングに基づいて、前記複数のＡ／Ｄ変換部により出力された複数のシリアル信号に含まれるタイムスタンプの位置同士を比較し、比較結果に基づいて前記複数のチャネルの一部または全部の異常を判定する。

【図面の簡単な説明】

【0006】

【図1】第１の実施形態のアレイアンテナ装置１の一例を示す図。

【図2】第１の実施形態におけるクロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦの一例を示す図。

【図3】第１の実施形態のＡ／Ｄ変換部３０の一例を示す図。

【図4】第１の実施形態のＡ／Ｄ変換部３０により出力する受信データＳ（Ｒｘ）の一例を示す図。

【図5】第１の実施形態におけるビーム合成部４０の一例を示す図。

【図6】第１の実施形態におけるＸＯＲ回路４６０の処理の一例を示す図。

【図7】第１の実施形態におけるＸＯＲ回路４６０の処理の他の一例を示す図。

【図8】第１の実施形態におけるＯＲ回路４６２の処理の一例を示す図。

【図9】第２の実施形態のアレイアンテナ装置１Ａの一例を示す図。

【図10】第３の実施形態のアレイアンテナ装置１Ｂの一例を示す図。

【図11】実施形態の信号選択部４８の動作の一例を示す図。

【発明を実施するための形態】

【0007】

以下、実施形態のアレイアンテナ装置、およびアレイアンテナ装置の異常検出装置を、図面を参照して説明する。

【0008】

（第１の実施形態）
図１は、第１の実施形態のアレイアンテナ装置１の一例を示す図である。アレイアンテナ装置１は、例えば、複数のアンテナ素子１０−１、・・・１０−Ｎと、複数の信号処理部２０−１、・・・２０−Ｎと、複数のＡ／Ｄ（analog to digital）変換部３０−１、・・・３０−Ｎと、ビーム合成部４０と、基準タイミング信号発生部５０と、を含む。Ｎは任意の自然数である。以下、アンテナ素子を他のアンテナ素子と区別しない場合には「アンテナ素子１０」と記載する。また、信号処理部を他の信号処理部と区別しない場合には「信号処理部２０」と記載する。Ａ／Ｄ変換部を他のＡ／Ｄ変換部３０と区別しない場合には「Ａ／Ｄ変換部３０」と記載する。また、以下の説明においてアンテナ素子１０と、アンテナ素子１０により生成された受信信号を処理する信号処理部２０およびＡ／Ｄ変換部３０とを、同一のチャネルであるものとして説明する。

【0009】

なお、第１の実施形態のアレイアンテナ装置１は、空間に放射された電波を受信するものであるが、これに限定されない。アレイアンテナ装置１は、送受信切替器および送信回路を備え、送信回路から送信信号が供給されたことに応じて電波を空間に放射する機能を備えていてもよい。

【0010】

アンテナ素子１０は、空間に放射された電波を受信して受信信号を生成する。アンテナ素子１０は、生成した受信信号を信号処理部２０に供給する。信号処理部２０は、例えば、リミッタ、帯域通過フィルタ、増幅器、移相器などを含む。信号処理部２０は、リミッタにより受信信号の信号レベルを制限する。帯域通過フィルタは、受信信号に含まれる不要な信号成分を抑圧する。増幅器は、受信用帯域通過フィルタを通過した受信信号の振幅を増幅する。移相器は、受信信号の位相を所望の位相に変化させる。移相器の移相は、アンテナ素子１０ごとに設定されている。

【0011】

Ａ／Ｄ変換部３０は、信号処理部２０から供給された受信信号にＡ／Ｄ変換を実施する。Ａ／Ｄ変換部３０は、Ａ／Ｄ変換された受信データＳ（Ｒｘ）をビーム合成部４０に出力する。なお、第１の実施形態において、ビーム合成を行う前に、Ａ／Ｄ変換を行っているが、これに限定されない。アレイアンテナ装置１は、ビーム合成を行う前に、直交復調処理や、デジタル・ダウン・コンバートなどの受信処理を行ってもよい。

【0012】

ビーム合成部４０は、複数のＡ／Ｄ変換部３０受信信号Ｓ（Ｒｘ）−１、・・・Ｓ（Ｒｘ）−Ｎが供給される。ビーム合成部４０は、複数の受信データに基づいてビーム合成をして受信ビームとして出力する。

【0013】

基準タイミング信号発生部５０は、クロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦを生成する。図２は、第１の実施形態におけるクロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦの一例を示す図である。クロック信号ＣＬＫは、Ａ／Ｄ変換部３０が動作する基準となるタイミング信号である。基準タイミング信号ＳＹＳＲＥＦは、例えばＣＰＩ（Coherent Processing Interval）、ＰＲＩ（Pulse Repetition Interval）など、複数のＡ／Ｄ変換部３０が同期した受信データを出力するための情報である。

【0014】

図３は、第１の実施形態のＡ／Ｄ変換部３０の一例を示す図である。図４は、第１の実施形態のＡ／Ｄ変換部３０により出力する受信データＳ（Ｒｘ）の一例を示す図である。Ａ／Ｄ変換部３０は、例えば、Ａ／Ｄ変換器３２と、タイムスタンプ挿入部３４とを含む。Ａ／Ｄ変換器３２は、信号処理部２０から受信信号が供給され、供給された受信信号を所定ビット数のビット列に変換する。Ａ／Ｄ変換器３２は、受信ビット列として、例えば１６ビットのビット列を生成する。タイムスタンプ挿入部３４は、Ａ／Ｄ変換器３２により変換された受信ビット列にタイムスタンプＴＳを挿入する。タイムスタンプ挿入部３４がステップＳを挿入する位置は、例えば１６ビットのビット列のうち、受信信号に割り当てられた13ビットのビット列の次のビットに設定されている。Ａ／Ｄ変換部３０は、クロック信号ＣＬＫに基づいてタイムスタンプＴＳを挿入するタイミングを判定し、タイムスタンプＴＳを挿入する。

【0015】

図５は、第１の実施形態におけるビーム合成部４０の一例を示す図である。ビーム合成部４０は、例えば、シリアル信号インターフェース４２−１、・・・４２−Ｎと、ビーム合成器４４と、故障検出部４６とを含む。以下、シリアル信号インターフェースを他のシリアル信号インターフェースと区別しない場合には「シリアル信号インターフェース４２」と記載する。

【0016】

シリアル信号インターフェース４２は、シリアル信号を受信して、ビーム合成器４４および故障検出部４６に転送するインターフェース回路である。シリアル信号インターフェース４２は、例えば、ＧＨｚ帯で動作する高速インターフェース回路である。シリアル信号は、ＪＥＳＤ２０４Ｂ等のＩＦが多く使用されている。シリアル信号インターフェース４２は、複数のＡ／Ｄ変換部３０から受信データＳ（Ｒｘ）がそれぞれ供給される。シリアル信号インターフェース４２は、例えば、シリアル信号としての受信データＳ（Ｒｘ）のうち、０ビットから１３ビットまでのビット列を受信データとしてビーム合成器４４に供給する。

【0017】

ビーム合成器４４には、シリアル信号インターフェース４２から複数の受信データが供給される。ビーム合成器４４は、複数の受信データを合成し、合成した受信データを受信ビームとして外部装置に出力する。外部装置は、例えば、受信ビームに含まれる電波を解析する電波解析装置である。

【0018】

故障検出部４６は、例えば、ＸＯＲ回路４６０と、ＯＲ回路４６２と、異常判定部４６４とを含む。故障検出部４６は、ＦＰＧＡ（Field-Programmable Gate Array）により実現してもよいが、これに限定されない。故障検出部４６の一部は、例えばＣＰＵ（Central Processing Unit）等のプロセッサがプログラムメモリに格納されたプログラムを実行することで実現されてもよく、ＬＳＩ（Large Scale Integration）、ＡＳＩＣ（Application Specific Integrated Circuit）などのハードウェアにより実現してもよい。

【0019】

ＸＯＲ回路４６０は、複数のシリアル信号インターフェース４２から供給された複数の受信データＳ（Ｒｘ）に対してＸＯＲ演算を行う。ＸＯＲ回路４６０は、演算結果を異常判定部４６４に出力する。ＯＲ回路４６２は、複数のシリアル信号インターフェース４２から供給された複数の受信データＳ（Ｒｘ）に対してＯＲ演算を行う。ＯＲ回路４６２は、演算結果を異常判定部４６４に出力する。異常判定部４６４は、ＸＯＲ回路４６０およびＯＲ回路４６２の演算結果に基づいてチャネルの異常を判定する。

【0020】

図６は、第１の実施形態におけるＸＯＲ回路４６０の処理の一例を示す図である。ＸＯＲ回路４６０は、複数の入力信号のいずれか一つが１である場合に、演算結果「１」を出力する。本実施形態の例において、Ｋ個のタイムスタンプＴＳの検出時刻が時刻ｔ１およびｔ２で同期している場合、ＸＯＲ回路４６０は、時刻ｔ１およびｔ２の双方において演算結果「０」を出力する。
異常判定部４６４は、検出結果が「０」である場合、Ｋ個のチャネルが正常であることを判定する。異常判定部４６４は、Ｋ個のチャネルに異常がないことを表す検出結果を外部装置に出力する。外部装置は、例えば、アレイアンテナ装置１を管理する管理者に操作されるコンピュータである。

【0021】

図７は、第１の実施形態におけるＸＯＲ回路４６０の処理の他の一例を示す図である。ＸＯＲ回路４６０は、時刻ｔ１でタイムスタンプＴＳ（１）を検出してタイムスタンプＴＳ（Ｋ）を検出せず、時刻ｔ１＃でタイムスタンプＴＳ（１）を検出せずタイムスタンプＴＳ（Ｋ）を検出したものとする。また、ＸＯＲ回路４６０は、時刻ｔ２でタイムスタンプＴＳ（１）を検出してタイムスタンプＴＳ（Ｋ）を検出せず、時刻ｔ２＃でタイムスタンプＴＳ（１）を検出せずタイムスタンプＴＳ（Ｋ）を検出したものとする。このように、ＸＯＲ回路４６０は、Ｋ個のタイムスタンプＴＳの検出時刻が時刻ｔ１およびｔ２で同期していない場合、時刻ｔ１、ｔ１＃、ｔ２、およびｔ２＃において演算結果「１」を出力する。異常判定部４６４は、検出結果が「１」である場合、Ｋ個のチャネルのうちいずれかのチャネルが異常であることを判定する。異常判定部４６４は、Ｋ個のチャネルのうちいずれかのチャネルが異常であることを表す検出結果を外部装置に出力する。

【0022】

図８は、第１の実施形態におけるＯＲ回路４６２の処理の一例を示す図である。ＯＲ回路４６２は、複数の入力信号のうち少なくとも一つが「１」である場合に、演算結果「１」を出力する。本実施形態の例において、ＯＲ回路４６２は、２個のタイムスタンプＴＳのうち少なくとも一つが「１」である場合、演算結果「１」を出力する。なお、ＯＲ回路４６２は、２個のタイムスタンプＴＳが共に「０」である場合、演算結果「０」を出力する。

【0023】

異常判定部４６４は、ＸＯＲ回路４６０の演算結果がある期間内で継続して「０」であり、且つＯＲ回路４６２の演算結果がある期間内で継続して「０」である場合、複数のチャネルが正常であると判定する。異常判定部４６４は、ＸＯＲ回路４６０の演算結果がある期間内で継続して「０」であり、且つＯＲ回路４６２の演算結果がある期間内で継続して「１」である場合、異常があると判定する。

【0024】

以上説明した第１の実施形態のアレイアンテナ装置１によれば、複数のＡ／Ｄ変換部３０により出力された複数の受信データＳ（Ｒｘ）に含まれるタイムスタンプＴＳの位置同士を比較し、比較結果に基づいて複数のチャネルの一部または全部の異常を判定するので、複数のチャネルのうち各チャネルが正常に動作していることを判定することができる。

【0025】

また、第１の実施形態のアレイアンテナ装置１によれば、複数の受信データＳ（Ｒｘ）のタイムスタンプＴＳの位置同士が同期している場合に、複数の受信データＳ（Ｒｘ）を出力したチャネルが正常であると判定できる。また、アレイアンテナ装置１によれば、ＯＲ回路４６２により、異常があるチャネルから出力された受信データＳ（Ｒｘ）のタイムスタンプＴＳの値がある期間内で継続して「１」であるか、タイムスタンプＴＳの値がある期間内で継続して「０」であるかを判定することができる。これにより、アレイアンテナ装置１によれば、ＸＯＲ回路４６０の演算結果が「０」である期間が継続していても、例えば基準タイミング信号発生部５０が故障してクロック信号ＣＬＫまたは基準タイミング信号ＳＹＳＲＥＦの値に異常があることを判定することができる。この結果、アレイアンテナ装置１によれば、基準タイミング信号発生部５０に故障が無く、ＸＯＲ回路４６０の演算結果に基づいてチャネルに異常があることを判定することができる。

【0026】

受信処理の異常を判定するために、例えば、チャネルの異常を判定するためにモニタ信号を信号処理部２０に入力して、受信データの異常を判定する比較例が考えられる。しかしながら、この比較例は、一時的にアレイアンテナ装置の受信処理を停止させる期間を設けることとなる。これに対し、第１の実施形態のアレイアンテナ装置１は、一時的にアレイアンテナ装置の受信処理を停止させる期間を設けることなく、チャネルの異常を検出することができ、常時到来した電波を受信して電波を解析することなどができ、アンテナ装置の信頼性を向上させることができる。

【0027】

（第２の実施形態）
以下、第２の実施形態のアレイアンテナ装置１Ａについて説明する。アレイアンテナ装置１Ａは、タイムスタンプＴＳのカウント値と、基準タイミング信号ＳＹＳＲＥＦのカウント値とを比較することでチャネルに異常があるか否かを判定する点で、第１の実施形態のアレイアンテナ装置１とは異なる。以下、この相違点を中心に説明する。

【0028】

図９は、第２の実施形態のアレイアンテナ装置１Ａの一例を示す図である。アレイアンテナ装置１Ａの故障検出部４６は、例えば、タイムスタンプカウンタ４６６１と、ＳＹＳＲＥＦカウンタ４６６２と、比較部４６７、第２異常判定部４６８とを含む。なお、第２の実施形態において、第１の実施形態の異常判定部４６４を、「第１異常判定部４６４」と記載する。

【0029】

タイムスタンプカウンタ４６６１は、故障検出部４６に供給される複数の受信データＳ（Ｒｘ）に含まれるタイムスタンプＴＳを検出する度に、カウント値をカウントアップする。これにより、タイムスタンプカウンタ４６６１は、チャネル毎に、カウント値を取得する。タイムスタンプカウンタ４６６１は、第１のカウンタの一例である。タイムスタンプカウンタ４６６１は、基準タイミング信号ＳＹＳＲＥＦが複数回供給されるカウンタ期間に亘ってカウント値をカウントアップする。タイムスタンプカウンタ４６６１は、カウンタ期間が終了した場合に、カウント値をクリアする。

【0030】

ＳＹＳＲＥＦカウンタ４６６２は、故障検出部４６に供給される基準タイミング信号ＳＹＳＲＥＦを入力する度に、カウント値をカウントアップする。ＳＹＳＲＥＦカウンタ４６６２は、第２のカウンタの一例である。ＳＹＳＲＥＦカウンタ４６６２は、カウンタ期間が終了した場合に、カウント値をクリアする。

【0031】

比較部４６７は、タイムスタンプカウンタ４６６１のカウント値と、ＳＹＳＲＥＦカウンタ４６６２のカウント値とを比較する。比較部４６７は、比較結果を第２異常判定部４６８に供給する。

【0032】

第２異常判定部４６８には、第１異常判定部４６４から供給された判定結果と、比較部４６７から供給された比較結果とが供給される。第２異常判定部４６８は、双方のカウント値が一致している比較結果である場合、タイムスタンプカウンタ４６６１のカウント値に対応するチャネルに異常がないと判定する。第２異常判定部４６８は、双方のカウント値が一致していない比較結果である場合、タイムスタンプカウンタ４６６１のカウント値に対応するチャネルに異常があると判定する。第２異常判定部４６８は、第１異常判定部４６４から供給された判定結果と、比較結果に基づく判定結果との双方が正常である場合には、複数のチャネルが正常であるという検出結果を出力する。第２異常判定部４６８は、第１異常判定部４６４から供給された判定結果と、比較結果に基づく判定結果との一方が異常である場合には、複数のチャネルが異常であるという検出結果を出力する。

【0033】

以上説明したように、第２の実施形態のアレイアンテナ装置１Ａによれば、チャネル毎のタイムスタンプＴＳの到来回数をカウントしたカウント値と、基準タイミング信号ＳＹＳＲＥＦのカウント値とを比較して、双方のカウント値が一致している場合に各チャネルが正常であると判定することができる。また、第２の実施形態のアレイアンテナ装置１Ａによれば、チャネル毎のタイムスタンプＴＳの到来回数をカウントしたカウント値と、基準タイミング信号ＳＹＳＲＥＦのカウント値とが一致していない場合に各チャネルが異常であると判定することができる。この結果、アレイアンテナ装置１Ａによれば、第１の実施形態と同様に、複数のチャネルのうち各チャネルが正常に動作していることを判定することができる。

【0034】

また、第２の実施形態のアレイアンテナ装置１Ａによれば、カウンタおよび比較部という単純な回路を用いてチャネルに異常があるか否かを判定することができる。これにより、アレイアンテナ装置１Ａによれば、より確実にチャネルに異常があるか否かを判定することができる。

【0035】

（第３の実施形態）
以下、第３の実施形態のアレイアンテナ装置１Ｂについて説明する。図１０は、第３の実施形態のアレイアンテナ装置１Ｂの一例を示す図である。アレイアンテナ装置１Ｂは、第１または第２の実施形態のアレイアンテナ装置に加え、信号選択部４８を備える。

【0036】

信号選択部４８は、例えば、マルチプレクサである。信号選択部４８は、シリアル信号インターフェース４２から複数の受信データＳ（Ｒｘ）が供給される。信号選択部４８は、複数の受信データＳ（Ｒｘ）のうち一部の受信データＳ（Ｒｘ）を選択して、故障検出部４６に供給する。図１１は、実施形態の信号選択部４８の動作の一例を示す図である。信号選択部４８は、８個のタイムスタンプＴＳ（１）〜ＴＳ（８）のうち、２個のタイムスタンプＴＳ（１）およびＴＳ（２）を選択して、故障検出部４６に出力する。

【0037】

故障検出部４６は、２個のタイムスタンプＴＳをＸＯＲ回路４６０およびＯＲ回路４６２に供給することで、ＸＯＲ回路４６０の演算結果およびＯＲ回路４６２の演算結果を第１異常判定部４６４に出力する。第１異常判定部４６４は、ＸＯＲ回路４６０の演算結果およびＯＲ回路４６２の演算結果に基づいて、タイムスタンプＴＳを出力した２個の各チャネルが正常であるか否かを判定する。また、第１異常判定部４６４は、タイムスタンプＴＳを出力した２個の各チャネルが異常であると判定した場合、２個のチャネル（異常候補のチャネル）のうち一方のチャネルと、２個のチャネル以外のチャネルから出力されたタイムスタンプＴＳを用いて、異常候補のチャネルが異常であるか否かを判定する。これにより、第１異常判定部４６４は、８個のチャネルのうち２個のチャネルの組ごとの異常判定結果に基づいて、異常があるチャネルを特定することができる。

【0038】

信号選択部４８は、例えば、８個のタイムスタンプＴＳ（１）〜（８）のうち、ＴＳ（１）とＴＳ（２）〜ＴＳ（８）の何れかとの組を故障検出部４６に供給した場合に、第２異常判定部４６８により異常検出結果（１）〜（８）を取得する。例えば、タイムスタンプＴＳ（１）とタイムスタンプＴＳ（３）との組により判定された結果が異常であるものとする。この場合、信号選択部４８は、異常が検出されたタイムスタンプＴＳの組（１）および（３）のうち各チャネル（３）を、タイムスタンプＴＳ（１）以外のタイムスタンプＴＳ（２）、（４）〜（８）と組み合わせて、異常検出結果を得る。信号選択部４８は、全ての組で異常である場合、タイムスタンプＴＳ（３）に対応するチャネルに異常があると判定する。

【0039】

また、故障検出部４６は、２個のタイムスタンプＴＳのそれぞれをタイムスタンプカウンタ４６６１およびＳＹＳＲＥＦカウンタ４６６２に供給することで、比較部４６７によりタイムスタンプカウンタ４６６１のカウント値のそれぞれと、ＳＹＳＲＥＦカウンタ４６６２のカウント値とを比較させる。これにより、第２異常判定部４６８は、カウント値の比較結果のそれぞれと、第１異常判定部４６４の判定結果とに基づいて、チャネルに異常があるか否かを判定する。

【0040】

以上説明した第３の実施形態のアレイアンテナ装置１Ｂによれば、信号選択部４８により受信データＳ（Ｒｘ）を選択することにより、一部のチャネルに異常があるか否かを判定することができる。これにより、アレイアンテナ装置１Ｂによれば、全てのシリアル信号インターフェース４２と故障検出部４６とを接続する必要が無く、回路規模が大きくなることを抑制することができる。

【0041】

また、第３の実施形態のアレイアンテナ装置１Ｂによれば、チャネルに異常があることを検出した場合、信号選択部４８により故障検出部４６に供給するタイムスタンプＴＳを選択することにより、異常があるチャネルを特定することができる。

【0042】

以上説明した少なくともひとつの実施形態によれば、信号処理部２０により処理された信号を変換してシリアル信号のビット列を生成し、ビット列に、信号処理部２０から供給された基準タイミング信号ＳＹＳＲＥＦのタイミングに基づいてタイムスタンプＴＳを挿入して出力するＡ／Ｄ変換部３０を備える複数のチャネルと、基準タイミング信号ＳＹＳＲＥＦのタイミングに基づいて、複数のＡ／Ｄ変換部３０により出力された複数のシリアル信号に含まれるタイムスタンプＴＳの位置同士を比較し、比較結果に基づいて複数のチャネルの一部または全部の異常を判定する故障検出部４６を持つので、各チャネルにおける動作を停止させることなく、各チャネルが正常に動作していることを判定することができる。

【0043】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0044】

１、１Ａ、１Ｂ…アレイアンテナ装置、１０…アンテナ素子、２０…信号処理部、３０…Ａ／Ｄ変換部、３２…Ａ／Ｄ変換器、３４…タイムスタンプ挿入部、４０…ビーム合成部、４２…シリアル信号インターフェース、４４…ビーム合成器、４６…故障検出部、４８…信号選択部、５０…基準タイミング信号発生部、４６０…ＸＯＲ回路、４６２…ＯＲ回路、４６４…異常判定部（第１異常判定部）、４６７…比較部、４６８…第２異常判定部、４６６１…タイムスタンプカウンタ、４６６２…ＳＹＳＲＥＦカウンタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】