特許第6563651号(P6563651)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ローム株式会社の特許一覧

特許6563651絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
<>
  • 特許6563651-絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 図000002
  • 特許6563651-絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 図000003
  • 特許6563651-絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 図000004
  • 特許6563651-絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 図000005
  • 特許6563651-絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 図000006
  • 特許6563651-絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 図000007
  • 特許6563651-絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 図000008
  • 特許6563651-絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 図000009
  • 特許6563651-絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 図000010
  • 特許6563651-絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 図000011
  • 特許6563651-絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 図000012
  • 特許6563651-絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 図000013
  • 特許6563651-絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 図000014
  • 特許6563651-絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 図000015
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6563651
(24)【登録日】2019年8月2日
(45)【発行日】2019年8月21日
(54)【発明の名称】絶縁同期整流型DC/DCコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
(51)【国際特許分類】
   H02M 3/28 20060101AFI20190808BHJP
【FI】
   H02M3/28 F
   H02M3/28 C
【請求項の数】18
【全頁数】20
(21)【出願番号】特願2014-261112(P2014-261112)
(22)【出願日】2014年12月24日
(65)【公開番号】特開2016-123185(P2016-123185A)
(43)【公開日】2016年7月7日
【審査請求日】2017年11月14日
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】菊池 弘基
(72)【発明者】
【氏名】清水 亮
【審査官】 東 昌秋
(56)【参考文献】
【文献】 米国特許出願公開第2006/0018135(US,A1)
【文献】 米国特許出願公開第2014/0192575(US,A1)
【文献】 米国特許出願公開第2014/0268914(US,A1)
【文献】 特開2006−109546(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 3/00−3/44
(57)【特許請求の範囲】
【請求項1】
絶縁同期整流型のDC/DCコンバータの2次側に配置され、同期整流トランジスタを制御する同期整流コントローラであって、
前記同期整流トランジスタのドレインと接続されるドレインピンと、
前記同期整流トランジスタのソースと接続される接地ピンと、
前記ドレインピンの電圧を第1しきい値電圧と比較し、前記ドレインピンの電圧が前記第1しきい値電圧より低くなるとセット信号をアサートする第1コンパレータと、
前記ドレインピンの電圧を第2しきい値電圧と比較し、前記ドレインピンの電圧が前記第2しきい値電圧を超えると、リセット信号をアサートする第2コンパレータと、
前記セット信号がアサートされるとオンレベルに遷移し、前記リセット信号がアサートされるとオフレベルに遷移するパルス信号を生成するフリップフロップと、
前記リセット信号のアサートに応答して計時を開始し、前記リセット信号のアサートから所定のタイムアップ期間の経過後に、前記同期整流トランジスタを強制的にオフする強制オフ回路と、
前記ドレインピンの電圧を所定の正の第3しきい値電圧と比較する第3コンパレータと、
を備え、
前記同期整流トランジスタは前記セット信号のアサートに応答してターンオンし、前記リセット信号のアサートに応答してターンオフし、前記ドレインピンの電圧が前記第3しきい値電圧とクロスすると、前記強制オフ回路における前記計時がリセットされ、それにより不連続モードにおける前記同期整流トランジスタのスイッチング動作が維持されることを特徴とする同期整流コントローラ。
【請求項2】
前記フリップフロップは、前記リセット信号および前記強制オフ回路の出力である強制オフ信号の少なくとも一方がアサートされると、前記パルス信号をオフレベルに遷移させることを特徴とする請求項1に記載の同期整流コントローラ。
【請求項3】
前記第3しきい値電圧は、前記DC/DCコンバータの出力電圧、または前記出力電圧をオフセットさせた電圧であることを特徴とする請求項1または2に記載の同期整流コントローラ。
【請求項4】
前記強制オフ回路は、
一端の電位が固定されたキャパシタと、
前記キャパシタに電流を供給する電流源と、
前記リセット信号のアサートに応答して前記キャパシタを放電する放電回路と、
前記キャパシタの電圧を所定の第4しきい値電圧と比較する第4コンパレータと、
前記第4コンパレータの出力を受け、前記キャパシタの電圧が前記第4しきい値電圧を超えると所定時間アサートされる強制オフ信号を出力するワンショット回路と、
を含むことを特徴とする請求項1から3のいずれかに記載の同期整流コントローラ。
【請求項5】
前記電流源は、外付けの抵抗の抵抗値に応じてその電流量が調節可能であることを特徴とする請求項4に記載の同期整流コントローラ。
【請求項6】
ひとつの半導体基板に一体集積化されたことを特徴とする請求項1から5のいずれかに記載の同期整流コントローラ。
【請求項7】
前記第3しきい値電圧は、前記DC/DCコンバータの出力電圧と実質的に等しいことを特徴とする請求項1から6のいずれかに記載の同期整流コントローラ。
【請求項8】
前記第3しきい値電圧は、前記DC/DCコンバータの出力電圧をオフセットした電圧であることを特徴とする請求項1から6のいずれかに記載の同期整流コントローラ。
【請求項9】
外部抵抗を接続するための設定ピンをさらに備え、前記タイムアップ期間は、前記外部抵抗の抵抗値に応じて規定されることを特徴とする請求項1から8のいずれかに記載の同期整流コントローラ。
【請求項10】
前記フリップフロップは、入力端子にハイ電圧を受け、クロック端子に前記セット信号を受けるDフリップフロップであり、
前記同期整流コントローラは、前記Dフリップフロップの出力である前記パルス信号を受ける入力端子と、前記同期整流トランジスタのゲートと接続される出力端子を有するドライバをさらに備え、前記ドライバは、前記半導体基板に集積化されることを特徴とする請求項6に記載の同期整流コントローラ。
【請求項11】
前記第2コンパレータは、前記ドレインピンと接続される第1入力端子と前記第2しきい値電圧を受ける第2入力端子と、ANDゲートを経由して前記Dフリップフロップのリセット端子と接続される出力端子と、を有することを特徴とする請求項10に記載の同期整流コントローラ。
【請求項12】
前記第3コンパレータの出力は前記強制オフ回路と接続されており、前記強制オフ回路の出力は、前記ANDゲートを介して前記Dフリップフロップの前記リセット端子と接続されることを特徴とする請求項11に記載の同期整流コントローラ。
【請求項13】
前記ドレインピンおよび前記接地ピンは、前記同期整流コントローラのパッケージのひとつの辺に設けられることを特徴とする請求項11に記載の同期整流コントローラ。
【請求項14】
前記ドレインピンと前記接地ピンは隣接することを特徴とする請求項13に記載の同期整流コントローラ。
【請求項15】
絶縁同期整流型のDC/DCコンバータであって、
1次巻線および2次巻線を有するトランスと、
前記トランスの1次巻線と接続されるスイッチングトランジスタと、
前記トランスの2次巻線と接続される同期整流トランジスタと、
フォトカプラと、
前記フォトカプラの出力側と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする1次側コントローラと、
前記同期整流トランジスタを制御する請求項1から14のいずれかに記載の同期整流コントローラと、
前記フォトカプラの入力側と接続され、前記DC/DCコンバータの出力電圧に応じた誤差電流を発生するフィードバック回路と、
を備えることを特徴とするDC/DCコンバータ。
【請求項16】
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項15に記載のDC/DCコンバータと、
を備えることを特徴とする電源装置。
【請求項17】
負荷と、
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項15に記載のDC/DCコンバータと、
を備えることを特徴とする電子機器。
【請求項18】
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項15に記載のDC/DCコンバータと、
を備えることを特徴とする電源アダプタ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、絶縁同期整流型DC/DCコンバータに関する。
【背景技術】
【0002】
テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やタブレット端末をはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器(以下、電子機器と総称する)には、商用交流電圧をAC/DC(交流/直流)変換する電源装置(AC/DCコンバータ)が内蔵される。あるいは電子機器の外部の電源アダプタ(ACアダプタ)にAC/DCコンバータが内蔵される場合もある。
【0003】
図1は、本発明者が検討したAC/DCコンバータ100rの基本構成を示すブロック図である。AC/DCコンバータ100rは主としてフィルタ102、整流回路104、平滑キャパシタ106およびDC/DCコンバータ200rを備える。
【0004】
商用交流電圧VACは、ヒューズおよび入力キャパシタ(不図示)を介してフィルタ102に入力される。フィルタ102は、商用交流電圧VACのノイズを除去する。整流回路104は、商用交流電圧VACを全波整流するダイオードブリッジ回路である。整流回路104の出力電圧は、平滑キャパシタ106によって平滑化され、直流電圧VINに変換される。
【0005】
絶縁型のDC/DCコンバータ200rは、入力端子P1に直流電圧VINを受け、それを降圧して、目標値に安定化された出力電圧VOUTを出力端子P2に接続される負荷(不図示)に供給する。
【0006】
DC/DCコンバータ200rは、1次側コントローラ202、フォトカプラ204、フィードバック回路206、出力回路210、同期整流コントローラ300r、およびその他の回路部品を備える。出力回路210は、トランスT1、ダイオードD1、出力キャパシタC1、スイッチングトランジスタM1、同期整流トランジスタM2を含む。出力回路210のトポロジーは、一般的な同期整流型のフライバックコンバータのそれであるため、説明を省略する。
【0007】
トランスT1の1次巻線W1と接続されるスイッチングトランジスタM1がスイッチングすることにより、入力電圧VINが降圧され、出力電圧VOUTが生成される。そして1次側コントローラ202は、スイッチングトランジスタM1のスイッチングのデューティ比を調節する。
【0008】
DC/DCコンバータ200rの出力電圧VOUTは、抵抗R1、R2により分圧される。フィードバック回路206は、たとえばシャントレギュレータあるいは誤差増幅器を含み、分圧された電圧(電圧検出信号)Vと所定の基準電圧VREF(不図示)の誤差を増幅し、誤差に応じた誤差電流IERRを生成し、フォトカプラ204の入力側の発光素子(発光ダイオード)から引き込む(シンク)。
【0009】
フォトカプラ204の出力側の受光素子(フォトトランジスタ)には、2次側の誤差電流IERRに応じたフィードバック電流IFBが流れる。このフィードバック電流IFBが、抵抗およびキャパシタにより平滑化され、1次側コントローラ202のフィードバック(FB)端子に入力される。1次側コントローラ202は、FB端子の電圧(フィードバック電圧)VFBにもとづいてスイッチングトランジスタM1のデューティ比を調節する。
【0010】
同期整流コントローラ300rは、スイッチングトランジスタM1のスイッチングと同期して、同期整流トランジスタM2をスイッチングする。同期整流コントローラ300rは、パルス発生器304、ドライバ306を備える。パルス発生器304は、スイッチングトランジスタM1のスイッチングと同期したパルス信号S1を生成する。たとえばパルス発生器304は、スイッチングトランジスタM1がターンオフすると、パルス信号S1を、同期整流トランジスタM2のオンを指示する第1状態(たとえばハイレベル)とする。また同期整流コントローラ300rは、同期整流トランジスタM2のオン期間に2次巻線W2に流れる2次電流Iが実質的にゼロになると、パルス信号S1を同期整流トランジスタM2のオフを指示する第2状態(ローレベル)とする。
【0011】
スイッチングトランジスタM1のオン期間において、2次巻線W2の両端間電圧は、−VIN×N/Nであるから、同期整流トランジスタM2のドレイン電圧V(つまりドレインソース間電圧VDS)は、V=VOUT+VIN×N/Nとなる。N,Nは、1次巻線W1、2次巻線W2の巻数である。
【0012】
スイッチングトランジスタM1がオフすると、同期整流トランジスタM2のソースからドレインに向かって2次電流Iが流れるため、ドレインソース間電圧は負電圧となる。連続モードでは、スイッチングトランジスタM1がターンオンすることにより、2次電流Iがゼロとなり、ドレイン電圧が再びV=VOUT+VIN×N/Nに跳ね上がる。不連続モードでは、同期整流トランジスタM2のオン状態においてトランスT1に蓄えられたエネルギーの減少にともない2次電流Iが減少していくと、ドレインソース間電圧VDSの絶対値は小さくなり、やがて2次電流Iが実質的にゼロになると、ドレインソース間電圧VDSも実質的にゼロとなり、ドレイン電圧Vはリンギングする。
【0013】
これらの性質を利用してパルス発生器304は、同期整流トランジスタM2のドレイン電圧(ドレインソース間電圧)にもとづいて、パルス信号S1を生成する。
【0014】
ドライバ306はパルス信号S1に応じて同期整流トランジスタM2をスイッチングする。以上がAC/DCコンバータ100rの全体構成である。
【先行技術文献】
【特許文献】
【0015】
【特許文献1】特開2010−074959号公報
【発明の概要】
【発明が解決しようとする課題】
【0016】
本発明者らは、図1のDC/DCコンバータ200rを連続モードで動作させる際に、以下の問題が生ずることを認識するに至った。
【0017】
図2は、図1のDC/DCコンバータ200rの連続モードにおける動作波形図である。時刻t1より前、スイッチングトランジスタM1はオン状態であり、同期整流トランジスタM2のドレイン電圧Vは、VOUT+VIN×N/Nである。時刻t1にスイッチングトランジスタM1がターンオフすると、2次巻線W2に2次電流Iが流れ始め、ドレイン電圧Vは負となる。パルス発生器304は、ドレイン電圧Vが、上から下に、第1しきい値電圧VTH1とクロスしたことを検出し、パルス信号S1を第1状態とする。その結果、同期整流トランジスタM2がターンオンする。
【0018】
同期整流トランジスタM2のオン期間、ドレイン電圧Vの絶対値は、2次電流Iの減少とともに小さくなる。時刻t2にスイッチングトランジスタM1がターンオンすると、2次電流Iがゼロとなり、ドレイン電圧Vは再び、VOUT+VIN×N/Nに跳ね上がる。パルス発生器304は、ドレイン電圧Vが、下から上に第2しきい値電圧VTH2とクロスすると、パルス信号S1を第2状態とする。これにより同期整流トランジスタM2がターンオフする。
【0019】
ここで、時刻t2にドレイン電圧Vがしきい値電圧VTH2とクロスしてから、パルス信号S1が第2状態に遷移して同期整流トランジスタM2がターンオフする時刻t3までには、ある遅延τが存在する。この遅延τの間、同期整流トランジスタM2がオンであり、そのインピーダンスが非常に小さいにも関わらず、その両端間には大きな電圧Vが発生しているため、同期整流トランジスタM2に大電流(破線I’)が流れるおそれがある。
【0020】
またこの遅延時間τの間、同期整流トランジスタM2に流れる大電流I’は、2次巻線W2を経由する。時刻t3に同期整流トランジスタM2がオフすると、2次巻線W2に流れていた電流I’が遮断されるため、その両端間に高電圧Vx=dI’/dtが発生する。この高電圧Vxは、1次巻線W1の両端間にVy=−Vx×N/Nを誘起する。この電圧VyがスイッチングトランジスタM1に印加されると、スイッチングトランジスタM1の信頼性に影響を及ぼすおそれがある。
【0021】
これらの問題を解決するために、1次側コントローラ202から同期整流コントローラ300に対して、スイッチングトランジスタM1のターンオンを示すタイミング信号を供給し、同期整流コントローラ300が、スイッチングトランジスタM1のターンオンに先立ち、同期整流トランジスタM2をオフするアプローチが考えられる。
【0022】
ところが、絶縁型のコンバータでは、1次側と2次側を絶縁する必要があるため、このタイミング信号を1次側から2次側に伝送するために、追加のフォトカプラやキャパシタが必要となり、回路コストが高くなるという問題がある。
【0023】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、連続モードにおいて生ずる問題を解決可能なDC/DCコンバータの提供にある。
【課題を解決するための手段】
【0024】
本発明のある態様は、絶縁同期整流型のDC/DCコンバータの2次側に配置され、同期整流トランジスタを制御する同期整流コントローラに関する。同期整流コントローラは、同期整流トランジスタの両端間電圧にもとづいてパルス信号を生成するパルス発生器であって、DC/DCコンバータの1次側のスイッチングトランジスタのターンオフを検出するとパルス信号を同期整流トランジスタのオンを指示するオンレベルとし、トランスの2次巻線の電流が実質的にゼロになったことを検出すると、パルス信号を同期整流トランジスタのオフを指示するオフレベルとするパルス発生器と、パルス信号に応じて同期整流トランジスタをスイッチングするドライバと、スイッチングトランジスタのターンオンが検出されてから所定のタイムアップ期間の経過後に、同期整流トランジスタを強制的にオフする強制オフ回路と、を備える。
【0025】
タイムアップ期間は、スイッチングトランジスタのスイッチング周期よりも短く設定されてもよい。スイッチング周波数が可変である場合には、最大周波数に対応する周期より短く設定されてもよい。
あるサイクルにおいてスイッチングトランジスタがターンオン、ターンオフし、続いて同期整流トランジスタがターンオンする。この態様によれば、次のサイクルにおいてスイッチングトランジスタがターンオンする前に同期整流トランジスタがオフしていることが保証され、連続モードにおいて生じうる問題を解決できる。
【0026】
強制オフ回路は、スイッチングトランジスタのターンオンが検出されてからタイムアップ期間の経過後に、パルス信号をオフレベルに遷移させてもよい。これにより同期整流トランジスタを強制的にオフできる。
【0027】
パルス発生器は、スイッチングトランジスタのターンオフを検出するとアサートされるセット信号を生成するセット信号生成部と、トランスの2次巻線の電流が実質的にゼロになったことを検出すると、アサートされるリセット信号を生成するリセット信号生成部と、セット信号がアサートされるとオンレベルに遷移し、リセット信号がアサートされるとオフレベルに遷移するパルス信号を生成するフリップフロップと、を含んでもよい。
【0028】
強制オフ回路は、スイッチングトランジスタのターンオンが検出されてからタイムアップ期間の経過後にアサートされる強制オフ信号を生成してもよい。フリップフロップは、リセット信号および強制オフ信号の少なくとも一方がアサートされると、パルス信号をオフレベルに遷移させてもよい。
【0029】
強制オフ回路は、リセット信号がアサートされると、計時を開始してもよい。
連続モードにおいては、スイッチングトランジスタのターンオンに起因して2次電流がゼロとなる。したがってこの態様によれば、リセット信号のアサートにもとづいて、スイッチングトランジスタのターンオンを検出できる。
【0030】
セット信号生成部は、同期整流トランジスタの両端間電圧を第1しきい値電圧と比較し、比較結果に応じたセット信号を出力する第1コンパレータを含んでもよい。リセット信号生成部は、同期整流トランジスタの両端間電圧を第2しきい値電圧と比較し、比較結果に応じたリセット信号を出力する第2コンパレータを含んでもよい。
【0031】
ある態様の同期整流コントローラは、同期整流トランジスタの両端間電圧を所定の正の第3しきい値電圧と比較する第3コンパレータをさらに備えてもよい。強制オフ回路は、同期整流トランジスタの両端間電圧が第3しきい値電圧とクロスすると、計時がリセットされてもよい。
不連続モードで、同期整流トランジスタがターンオフすると、同期整流トランジスタの両端間電圧は跳ね上がり、その後、共振により振動する。この態様によれば、両端間電圧を第3しきい値電圧と比較することにより、不連続モードにおける電圧の跳ね上がりを検出でき、不連続モードにおいては計時をリセットすることで、強制オフを無効化できる。
【0032】
第3しきい値電圧は、DC/DCコンバータの出力電圧、または出力電圧をオフセットさせた電圧であってもよい。
不連続モードで、同期整流トランジスタがターンオフすると、同期整流トランジスタの両端間電圧は跳ね上がり、その後、出力電圧の電圧レベルに収束していく。そこで、第3しきい値電圧を出力電圧にもとづいて設定することで、不連続モードを確実に検出できる。
【0033】
強制オフ回路は、一端の電位が固定されたキャパシタと、キャパシタに電流を供給する電流源と、スイッチングトランジスタのターンオンに応答してキャパシタを放電する放電回路と、キャパシタの電圧を所定の第4しきい値電圧と比較する第4コンパレータと、を含み、キャパシタの電圧が第4しきい値電圧を超えると強制オフ信号をアサートしてもよい。
【0034】
電流源は、外付けの抵抗の抵抗値に応じて、その電流量が調節可能であってもよい。
これにより、抵抗値に応じて、タイムアップ期間を設定できる。
【0035】
ある態様の同期整流コントローラは、同期整流トランジスタの両端間電圧を第5しきい値電圧と比較する第5コンパレータを含み、同期整流トランジスタの両端間電圧が第5しきい値電圧とクロスすると、スイッチングトランジスタのターンオンを示すターンオン検出信号をアサートするターンオン検出回路をさらに備えてもよい。強制オフ回路は、ターンオン検出信号がアサートされると計時を開始してもよい。
スイッチングトランジスタがターンオンすると、同期整流トランジスタの両端間電圧は、DC/DCコンバータの出力電圧より高く跳ね上がる。そこで、第5しきい値電圧を適切に設定することで、スイッチングトランジスタのターンオンを検出できる。
【0036】
本発明の別の態様も、同期整流コントローラに関する。同期整流コントローラは、同期整流トランジスタの両端間電圧を第1しきい値電圧と比較し、両端間電圧が第1しきい値電圧より低くなるとセット信号をアサートする第1コンパレータと、同期整流トランジスタの両端間電圧を第2しきい値電圧と比較し、両端間電圧が第2しきい値電圧より高くなるとリセット信号をアサートする第2コンパレータと、セット信号がアサートされるとオンレベルに、リセット信号がアサートされるとオフレベルに遷移するパルス信号を生成するフリップフロップと、リセット信号がアサートされてから所定のタイムアップ期間の経過後に、同期整流トランジスタを強制的にオフする強制オフ回路と、を備える。
この態様によれば、次のサイクルにおいてスイッチングトランジスタがターンオンする前に同期整流トランジスタがオフしていることが保証され、連続モードにおいて生じうる問題を解決できる。
【0037】
強制オフ回路は、リセット信号がアサートされてからタイムアップ期間の経過後にアサートされる強制オフ信号を生成してもよい。フリップフロップは、リセット信号および強制オフ信号の少なくとも一方がアサートされると、パルス信号をオフレベルに遷移させてもよい。
【0038】
ある態様の同期整流コントローラは、同期整流トランジスタの両端間電圧を所定の正の第3しきい値電圧と比較する第3コンパレータを備えてもよい。強制オフ回路は、同期整流トランジスタの両端間電圧が第3しきい値電圧とクロスすると、計時がリセットされてもよい。
【0039】
第3しきい値電圧は、DC/DCコンバータの出力電圧、または出力電圧をオフセットさせた電圧であってもよい。
【0040】
強制オフ回路は、一端の電位が固定されたキャパシタと、キャパシタに電流を供給する電流源と、リセット信号に応答して前記キャパシタを放電する放電回路と、キャパシタの電圧を所定の第4しきい値電圧と比較する第4コンパレータと、を含み、キャパシタの電圧が第4しきい値電圧を超えるとアサートされる強制オフ信号を出力してもよい。
【0041】
電流源は、外付けの抵抗の抵抗値に応じてその電流量が調節可能であってもよい。
【0042】
ある態様において、同期整流コントローラは、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
回路を1つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【0043】
本発明の別の態様は、絶縁同期整流型のDC/DCコンバータに関する。DC/DCコンバータは、1次巻線および2次巻線を有するトランスと、トランスの1次巻線と接続されるスイッチングトランジスタと、トランスの2次巻線と接続される同期整流トランジスタと、フォトカプラと、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする1次側コントローラと、同期整流トランジスタを制御する上述のいずれかの同期整流コントローラと、フォトカプラの入力側と接続され、DC/DCコンバータの出力電圧に応じた誤差電流を発生するフィードバック回路と、を備える。
【0044】
DC/DCコンバータは、フライバック型であってもよいし、フォワード型であってもよい。
【0045】
本発明の別の態様は、電源装置(AC/DCコンバータ)に関する。電源装置は、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のDC/DCコンバータと、を備える。
【0046】
本発明の別の態様は、電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のDC/DCコンバータと、を備える。
【0047】
本発明の別の態様は、ACアダプタに関する。ACアダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成する上述のDC/DCコンバータと、を備える。
【0048】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【0049】
本発明のある態様によれば、待機状態における消費電力を低減できる。
【図面の簡単な説明】
【0050】
図1】本発明者が検討したAC/DCコンバータの基本構成を示すブロック図である。
図2図1のDC/DCコンバータの連続モードにおける動作波形図である。
図3】実施の形態に係る同期整流コントローラを備えるDC/DCコンバータの回路図である。
図4図3のDC/DCコンバータの連続モードの動作波形図である。
図5図3のDC/DCコンバータの不連続モードの動作波形図である。
図6】第1構成例に係る同期整流コントローラの回路図である。
図7】第2の構成例に係る同期整流コントローラの回路図である。
図8図6の同期整流コントローラの問題点を説明する図である。
図9図7の同期整流コントローラの不連続モードの動作波形図である。
図10図10(a)は、強制オフ回路の構成例を示す回路図であり、図10(b)は、図10(a)の電流源の回路図である。
図11】AC/DCコンバータを備えるACアダプタを示す図である。
図12図12(a)、(b)は、AC/DCコンバータを備える電子機器を示す図である。
図13】第1変形例に係るDC/DCコンバータの回路図である。
図14】第2変形例に係る同期整流コントローラの回路図である。
【発明を実施するための形態】
【0051】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【0052】
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【0053】
図3は、実施の形態に係る同期整流コントローラ300を備えるDC/DCコンバータ200の回路図である。AC/DCコンバータ100、DC/DCコンバータ200それぞれの基本構成は図1のAC/DCコンバータ100r、DC/DCコンバータ200rそれぞれの構成と同様である。
【0054】
同期整流コントローラ300は、電源(VCC)端子、スイッチング出力(OUT)端子、ドレイン電圧(VD)端子、接地(GND)端子を有し、ひとつの半導体基板に集積化された機能IC(Integrated Circuit)である。同期整流コントローラ300は、同期整流トランジスタM2と同一のパッケージに収容され、一体不可分な単一のモジュールを構成してもよい。
【0055】
同期整流コントローラ300のVCC端子には、DC/DCコンバータ200aの出力電圧VOUTが供給され、GND端子は同期整流トランジスタM2のソースと接続されるとともに接地され、VD端子は同期整流トランジスタM2のドレインと接続され、OUT端子は同期整流トランジスタM2のゲートと接続される。
【0056】
同期整流コントローラ300は、そのGND端子が同期整流トランジスタM2のソースと接続され、ソース電圧を基準として動作することから、VD端子のドレイン電圧Vは、同期整流トランジスタM2の両端間電圧(ドレインソース間電圧)VDSに他ならない。
【0057】
同期整流コントローラ300は、パルス発生器304、ドライバ306、強制オフ回路330を備える。
【0058】
パルス発生器304は、同期整流トランジスタM2の両端間電圧VDSにもとづいてパルス信号S1を生成する。パルス発生器304は、DC/DCコンバータ200の1次側のスイッチングトランジスタM1のターンオフを検出するとパルス信号S1を同期整流トランジスタM2のオンを指示するオンレベル(たとえばハイレベル)とし、トランスT1の2次巻線W2の電流Iが実質的にゼロになったことを検出すると、パルス信号S1を同期整流トランジスタM2のオフを指示するオフレベル(たとえばローレベル)とする。ドライバ306は、パルス信号S1に応じて同期整流トランジスタM2をスイッチングする。
【0059】
強制オフ回路330は、スイッチングトランジスタM1のターンオンが検出されてから所定のタイムアップ期間TUPの経過後(強制オフタイミングという)に、同期整流トランジスタM2がオンであれば強制的にオフする。本実施の形態では、強制オフ回路330は、強制オフタイミングにおいて強制オフ信号S2をアサートする。そして強制オフ信号S2を利用して、パルス信号S1をオフレベル(ローレベル)に遷移させる。
【0060】
タイムアップ期間TUPは、スイッチングトランジスタM1のスイッチング周期TSWよりも短く設定される。スイッチング周波数fSWが負荷に応じて可変である場合には、最大周波数fMAXに対応する周期1/TSWMAXより短く設定するとよい。
【0061】
なお、同期整流トランジスタM2を強制オフする方式は特に限定されず、別の実施の形態においては、たとえばパルス発生器304とドライバ306の間に論理ゲートを追加し、パルス信号S1をマスクしてもよいし、ドライバ306のプッシュプル出力段のローサイドトランジスタ(不図示)を、強制的にオンしてもよい。
【0062】
以上が同期整流コントローラ300の構成である。続いてその動作を説明する。
図4は、図3のDC/DCコンバータ200の連続モードの動作波形図である。時刻t1に、スイッチングトランジスタM1がターンオンする。このターンオンを契機として強制オフ回路330は計時を開始し、タイムアップ期間TUPが経過すると、強制オフ信号S2がアサートされる。ここでTUP<TSWであるため、次のサイクルにおいてスイッチングトランジスタM1がターンオンする時刻t4より前に、パルス信号S1がオフレベルとなり、同期整流トランジスタM2をオフさせることができる。
【0063】
図5は、図3のDC/DCコンバータ200の不連続モードの動作波形図である。不連続モードでは、強制オフ信号S2のアサートより前に、2次電流Iが実質的にゼロとなる。したがって強制オフ信号S2による強制オフは発生せずに、同期整流トランジスタM2がスイッチングする。
【0064】
以上がDC/DCコンバータ200の動作である。
このDC/DCコンバータ200によれば、図4に示すように、連続モードにおいて、スイッチングトランジスタM1がターンオンする前に、同期整流トランジスタM2がターンオフするため、連続モードにおいて生じうる問題を解決することができる。この制御のために、1次側コントローラ202から同期整流コントローラ300に対して、スイッチングトランジスタM1のターンオンを示すタイミング信号を供給する必要がないため、タイミング信号の伝送のために必要なフォトカプラやキャパシタなど追加の部品が不要であり、コストの観点からも有利である。
【0065】
本発明は、図3のブロック図として把握されるさまざまな具体的な態様を含みうるが、以下ではその具体的な構成例を説明する。
【0066】
図6は、第1構成例に係る同期整流コントローラ300aの回路図である。
パルス発生器304は、セット信号生成部308、リセット信号生成部310、DフリップフロップFF1を含む。同期整流コントローラ300aのGND端子は、同期整流トランジスタM2のソースと接続される。したがって同期整流コントローラ300aにおいて、VD端子の電圧Vは、同期整流トランジスタM2のドレインソース間電圧に相当する。
【0067】
上述のようにパルス発生器304は、(i)スイッチングトランジスタM1がターンオフすると、パルス信号S1を第1状態(ハイレベル)とし、(ii)同期整流トランジスタM2のオン期間に2次巻線W2に流れる電流Iが実質的にゼロになると、パルス信号S1を第2状態(ローレベル)とする。
【0068】
セット信号生成部308は、第1コンパレータCMP1を含み、(i)スイッチングトランジスタM1のターンオフを検出するために設けられる。第1コンパレータCMP1は、VD端子のドレイン電圧(ドレインソース間電圧)Vを負の所定の第1しきい値電圧VTH1(たとえば−150mV)と比較し、それらがクロスすると、セット信号(セット信号)SONをアサート(ハイレベル)する。具体的には、ドレイン電圧VがVTH1より低くなると、言い換えれば、ドレインソース間電圧VDSが負電圧となると、セット信号SONがハイレベルとなる。セット信号SONは、DフリップフロップFF1のクロック端子に入力され、セット信号SONのポジティブエッジに応答して、パルス信号S1がハイレベルとなる。DフリップフロップFF1に変えて、RSフリップフロップを用いてもよい。
【0069】
リセット信号生成部310は第2コンパレータCMP2を含み、(ii)同期整流トランジスタM2のオン期間に2次巻線W2に流れる2次電流Iが実質的にゼロになったことを検出するために設けられる。スイッチングトランジスタM1のオフ期間、同期整流トランジスタM2のソースからドレインに向かって電流Iが流れ、ドレインソース間電圧VDSは負電圧となり、その絶対値は電流Iの電流量に応じている。そこで第2コンパレータCMP2は、ドレイン電圧Vをゼロ付近に設定された負のしきい値電圧VTH2(たとえば−10mV)と比較し、ドレイン電圧Vがしきい値電圧VTH2より高くなると、リセット信号(リセット信号)SOFFをアサート(ローレベル)とする。リセット信号SOFFは、フリップフロップFF1のリセット端子(反転論理)に入力され、リセット信号SOFFのネガティブエッジに応答して、パルス信号S1がローレベルとなる。
【0070】
フリップフロップFF1は、リセット信号SONと強制オフ信号S2の少なくとも一方がアサート(ローレベル)されると、パルス信号S1をオフレベル(ローレベル)に遷移させる。このために、論理回路332が設けられる。論理回路332は、強制オフ信号S2とリセット信号SOFFを論理演算し、フリップフロップFF1のリセット端子(反転論理)に出力する。ここでは論理回路332はANDゲートが用いられるが、その構成は各信号の論理値に応じて適宜変更しうる。
【0071】
図4に示すように、連続モードにおいてはスイッチングトランジスタM1のターンオンに起因して2次電流Iがゼロとなり、ドレイン電圧Vが跳ね上がる。したがって第2コンパレータCMP2が検出するゼロ電流のタイミングは、スイッチングトランジスタM1のターンオンのタイミングと実質的に一致する。そこで強制オフ回路330は、リセット信号SOFFがアサートされると、スイッチングトランジスタM1がターンオンしたものとして、計時を開始する。
【0072】
図6の同期整流コントローラ300aによれば、連続モードにおいて発生するさまざまな問題を解決することができる。
【0073】
図7は、第2の構成例に係る同期整流コントローラ300bの回路図である。
同期整流コントローラ300bは、図6の同期整流コントローラ300aに加えて、第3コンパレータCMP3をさらに備える。第3コンパレータCMP3は、同期整流トランジスタのドレインソース間電圧VDSを所定の正の第3しきい値電圧VTH3と比較する。第3コンパレータCMP3の出力S3が、ドレインソース間電圧VDSと第3しきい値電圧VTH3のクロスを示すと、強制オフ回路330の計時はリセットされる。
【0074】
第3しきい値電圧VTH3は、出力電圧VOUTにもとづいて生成することが望ましい。具体的には、第3しきい値電圧VTH3は、出力電圧VOUTまたはその近傍に設定される。第3しきい値電圧VTH3は、出力電圧VOUTをオフセットして生成してもよい。
【0075】
同期整流コントローラ300bによれば、同期整流コントローラ300aにおいて生ずる問題点を解決できる。はじめに問題点を説明する。図8は、図6の同期整流コントローラ300aの問題点を説明する図である。DC/DCコンバータ200の1次側コントローラ202は、負荷電流IOUTが減少するにしたがいスイッチング周波数fSWを低減させ、スイッチング損失を減らして効率改善を図る場合がある。このような1次側コントローラ202と組み合わせて、図6の同期整流コントローラ300aを使用すると、スイッチング周波数fSWが低い領域において、言い換えればスイッチング周期が長い状態において、DC/DCコンバータ200が不連続モードで動作する際に、同期整流トランジスタM2をターンオンさせることができず、ダイオード整流モードで動作することとなる。
【0076】
図6の同期整流コントローラ300aにおいては、スイッチングトランジスタM1のターンオンを検出するために第2コンパレータCMP2の出力SOFFが利用される。連続モードにおいては、スイッチングトランジスタM1のターンオンの結果、2次電流Iがゼロとなるため、リセット信号SOFFの変化点は、スイッチングトランジスタM1のターンオンを示すこととなる。ところが、不連続モードにおいては、スイッチングトランジスタM1がターンオンするより前に、2次電流Iがゼロとなるため、リセット信号SOFFのアサートと、同期整流トランジスタM2のアサートは一致しない。
【0077】
リセット信号SOFFのアサートから、タイムアップ期間TUPの経過後に、同期整流トランジスタM2が強制オフとなる。この強制オフは、次のリセット信号SOFFのアサートにおいて解除される。したがってセット信号SONのアサートは、強制オフ区間中に発生し、パルス信号S1がローレベルを維持し、同期整流トランジスタM2がターンオンしない。
【0078】
つまり同期整流コントローラ300aを用いると、不連続モードにおいて同期整流トランジスタM2がスイッチングせず、ダイオード整流モードで動作する状況が生じうる。
【0079】
図7の同期整流コントローラ300bでは、この問題が解決される。図9は、図7の同期整流コントローラ300bの不連続モードの動作波形図である。不連続モードにおいて同期整流トランジスタM2がターンオフすると、ドレイン電圧Vが跳ね上がり、その後出力電圧VOUTを中心として減衰振動する。この間、ドレイン電圧Vとしきい値電圧VTH3のクロスが繰り返し発生し、クロスのたびに強制オフ回路330の計時がリセットされるため、強制オフ信号S2はアサートされない。これにより、不連続モードにおいても同期整流トランジスタM2がスイッチングする同期整流動作を維持することができる。
【0080】
図10(a)は、強制オフ回路330の構成例を示す回路図である。この強制オフ回路330はアナログタイマー回路であり、キャパシタC41、電流源CS41、放電回路M41、第4コンパレータCMP4、ワンショット回路334を含む。電流源CS41は、キャパシタC41に電流Iを供給する。放電回路M41は、リセット信号SOFFに応答してキャパシタC41を放電し、計時をリセットする。たとえば放電回路M41は、トランジスタで構成できる。第4コンパレータCMP4は、キャパシタC41の電圧VC41を所定の第4しきい値電圧VTH4と比較する。ワンショット回路334は、キャパシタC41の電圧VC41が第4しきい値電圧VTH4を超えると、所定時間ローレベル(アサート)となる強制オフ信号S2を出力する。
【0081】
図7の同期整流コントローラ300bにおいては、放電回路M41は、リセット信号SOFFと第3コンパレータCMP3の出力S3のいずれかがアサートされると、キャパシタC41を放電し、計時をリセットするよう構成される。このために、ORゲート336を設けてもよい。
【0082】
図10(b)は、図10(a)の電流源CS41の回路図である。電流源CS41は、トランジスタM42、オペアンプ340、外付け抵抗RISET、カレントミラー回路342を含む。トランジスタM42には、外付け抵抗RISETに応じた電流VREF/RISETが流れ、カレントミラー回路342はこの電流を折り返し、キャパシタC41に供給する。この構成により、抵抗RISETの抵抗値に応じて、強制オフ回路330のタイムアップ期間TUPを設定できる。
【0083】
強制オフ回路330は、アナログタイマーに代えて、カウンタを用いたデジタルタイマであってもよい。
【0084】
(用途)
続いて、実施の形態で説明したDC/DCコンバータ200の用途を説明する。
図11は、AC/DCコンバータ100を備えるACアダプタ800を示す図である。ACアダプタ800は、プラグ802、筐体804、コネクタ806を備える。プラグ802は、図示しないコンセントから商用交流電圧VACを受ける。AC/DCコンバータ100は、筐体804内に実装される。AC/DCコンバータ100により生成された直流出力電圧VOUTは、コネクタ806から電子機器810に供給される。電子機器810は、ノートPC、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
【0085】
図12(a)、(b)は、AC/DCコンバータ100を備える電子機器900を示す図である。図12(a)、(b)の電子機器900はディスプレイ装置であるが、電子機器900の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ902、図示しないコンセントから商用交流電圧VACを受ける。AC/DCコンバータ100は、筐体804内に実装される。AC/DCコンバータ100により生成された直流出力電圧VOUTは、同じ筐体904内に搭載される、マイコン、DSP(Digital Signal Processor)、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
【0086】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【0087】
(第1変形例)
実施の形態では、同期整流トランジスタM2が1次巻線W1より低電位側に配置される場合を説明したが、同期整流トランジスタM2より出力端子P2側に配置してもよい。図13は、第1変形例に係るDC/DCコンバータ200cの回路図である。
トランスT1の補助巻線W4、ダイオードD4およびキャパシタC4は、補助コンバータを形成しており、出力電圧VOUTよりも高い直流電圧VCC1を発生する。この直流電圧VCC1はVCC端子に供給される。同期整流コントローラ300のGND端子は、同期整流トランジスタM2のソースと接続される。同期整流コントローラ300の構成は、実施の形態と同様である。この変形例においても、実施の形態と同様の効果を得ることができる。
【0088】
(第2変形例)
図14は、第2変形例に係る同期整流コントローラ300dの回路図である。同期整流コントローラ300dは、スイッチングトランジスタM1のターンオンを検出するターンオン検出回路350を備える。ターンオン検出回路350は、同期整流トランジスタM5の両端間電圧VDSを第5しきい値電圧VTH5と比較する第5コンパレータCMP5を含む。ターンオン検出回路350は、両端間電圧VDSが第5しきい値電圧VTH5とクロスすると、スイッチングトランジスタM1のターンオンを示すターンオン検出信号S5をアサートする。
【0089】
しきい値電圧VTH5は、第3しきい値電圧VTH3と同様に、出力電圧VOUTの近傍に定めることが望ましい。これにより、スイッチングトランジスタM1のターンオンにともなうドレイン電圧Vの跳ね上がりを検出でき、スイッチングトランジスタM1のターンオンを検出できる。なお、第5しきい値電圧VTH5を、第2しきい値電圧VTH2と同じレベルとした場合、同期整流コントローラ300dの動作は図6のそれと同じである。
【0090】
(第3変形例)
実施の形態では、フライバックコンバータを説明したが、本発明はフォワードコンバータにも適用可能である。この場合にはトランスT1の2次側に、複数の同期整流用のトランジスタが配置されることとなる。同期整流コントローラは、複数の同期整流トランジスタをスイッチングするよう構成されてもよい。またコンバータは疑似共振型であってもよい。
【0091】
(第4変形例)
スイッチングトランジスタや同期整流トランジスタの少なくとも一方は、バイポーラトランジスタやIGBTであってもよい。
【0092】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【0093】
P1…入力端子、P2…出力端子、M1…スイッチングトランジスタ、M2…同期整流トランジスタ、C1…出力キャパシタ、T1…トランス、W1…1次巻線、W2…2次巻線、CMP1…第1コンパレータ、CMP2…第2コンパレータ、CMP3…第3コンパレータ、CMP4…第4コンパレータ、CMP5…第5コンパレータ、FF1…フリップフロップ、S1…パルス信号、S2…強制オフ信号、100…AC/DCコンバータ、102…フィルタ、104…整流回路、106…平滑キャパシタ、200…DC/DCコンバータ、202…1次側コントローラ、204…フォトカプラ、206…フィードバック回路、210…出力回路、300…同期整流コントローラ、SDN…シャットダウン信号、304…パルス発生器、306…ドライバ、330…強制オフ回路、332…論理回路、334…ワンショット回路、336…ORゲート、350…ターンオン検出回路、800…ACアダプタ、802…プラグ、804…筐体、806…コネクタ、810,900…電子機器、902…プラグ、904…筐体。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14