特許 6567548 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6567548

(24)【登録日】2019年8月9日

(45)【発行日】2019年8月28日

(54)【発明の名称】放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法

(51)【国際特許分類】

   H04L 27/26 20060101AFI20190819BHJP

   H04L 1/00 20060101ALI20190819BHJP

   H03M 13/27 20060101ALI20190819BHJP

【ＦＩ】

   H04L27/26 310

   H04L27/26 410

   H04L1/00 F

   H03M13/27

【請求項の数】8

【全頁数】86

(21)【出願番号】特願2016-563777(P2016-563777)

(86)(22)【出願日】2015年4月1日

(65)【公表番号】特表2017-517191(P2017-517191A)

(43)【公表日】2017年6月22日

(86)【国際出願番号】KR2015003246

(87)【国際公開番号】WO2015163597

(87)【国際公開日】20151029

【審査請求日】2016年11月7日

(31)【優先権主張番号】61/982,302

(32)【優先日】2014年4月21日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】502032105

【氏名又は名称】エルジー エレクトロニクス インコーポレイティド

(74)【代理人】

【識別番号】100109841

【弁理士】

【氏名又は名称】堅田 健史

(74)【代理人】

【識別番号】230112025

【弁護士】

【氏名又は名称】小林 英了

(74)【代理人】

【識別番号】230117802

【弁護士】

【氏名又は名称】大野 浩之

(74)【代理人】

【識別番号】100131451

【弁理士】

【氏名又は名称】津田 理

(74)【代理人】

【識別番号】100167933

【弁理士】

【氏名又は名称】松野 知紘

(74)【代理人】

【識別番号】100174137

【弁理士】

【氏名又は名称】酒谷 誠一

(74)【代理人】

【識別番号】100184181

【弁理士】

【氏名又は名称】野本 裕史

(72)【発明者】

【氏名】ベク，ジョンソブ

(72)【発明者】

【氏名】コ，ウースク

(72)【発明者】

【氏名】ホン，ソンリョン

【審査官】 谷岡 佳彦

(56)【参考文献】

【文献】 特開２００９−１１２００９（ＪＰ，Ａ）

【文献】 特開２００９−２９０８７４（ＪＰ，Ａ）

【文献】 ETSI EN 302 755 V1.1.1，２００９年 ９月，pp.1-6,90-94

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｌ ２７／２６

Ｈ０３Ｍ １３／２７

Ｈ０４Ｌ １／００

(57)【特許請求の範囲】

【請求項1】

放送信号伝送方法であって、
ＰＬＰ（Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｐｉｐｅ）データをエンコードする段階；
前記エンコードされたＰＬＰデータをタイムインターリーブする段階；
前記タイムインターリーブされたＰＬＰデータを含むシグナルフレームをフレームビルディングする段階；
前記シグナルフレームの二つの連続したＯＦＤＭシンボルを含むＯＦＤＭシンボルペアごとに用いられる第１インターリービングシーケンスを生成する段階；
ＯＦＤＭシンボルペアごとに一定であるシンボルオフセットを生成する段階；
前記シンボルオフセットおよび前記第１インターリービングシーケンスに基づいて第２インターリービングシーケンスを生成する段階；
前記第２インターリービングシーケンスのアドレスが、ＯＦＤＭシンボルの範囲内にあるかチェックする段階；
３２ＫのＦＦＴサイズに対して前記第２インターリービングシーケンスの前記チェックされたアドレスに基づいて前記シグナルフレームのデータを周波数インターリーブする段階において、
前記シンボルオフセットは、前記シグナルフレームの物理層シグナリングデータを伝達する第１のシンボルにおいてリセットされ；
前記シグナルフレームの周波数インターリーブされたデータをＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式で変調する段階；並びに
前記変調されたデータを含む放送信号を伝送する段階；を含んでなる、放送信号伝送方法。

【請求項2】

前記シグナルフレームは複数のＯＦＤＭシンボルを含んでなり、
前記複数のＯＦＤＭシンボルのそれぞれは複数のデータセルを含んでなり、
前記チェックされたアドレスは、ＯＦＤＭシンボルのデータセルの数より小さい、請求項１に記載の放送信号伝送方法。

【請求項3】

放送信号伝送装置であって、
ＰＬＰ（Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｐｉｐｅ）データをエンコードするエンコーダー；
前記エンコードされたＰＬＰデータをインターリーブするタイムインターリーバー；
前記タイムインターリーブされたＰＬＰデータを含むシグナルフレームをビルドするフレームビルダー；
前記シグナルフレームの二つの連続したＯＦＤＭシンボルを含むＯＦＤＭシンボルペアごとに用いられる第１インターリービングシーケンスを生成し、
ＯＦＤＭシンボルペアごとに一定であるシンボルオフセットを生成し、
前記シンボルオフセットおよび前記第１インターリービングシーケンスに基づいて第２インターリービングシーケンスを生成し、
前記第２インターリービングシーケンスのアドレスが、ＯＦＤＭシンボルの範囲内にあるかチェックし、
３２ＫのＦＦＴサイズに対して前記第２インターリービングシーケンスの前記チェックされたアドレスに基づいて前記シグナルフレームのデータをインターリーブする周波数インターリーバーにおいて、
前記シンボルオフセットは、前記シグナルフレームの物理層シグナリングデータを伝達する第１のシンボルにおいてリセットされ；
前記シグナルフレーム内の周波数インターリーブされたデータをＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式で変調する変調器；並びに
前記変調されたデータを含む放送信号を送信する送信器：を備えてなる、放送信号伝送装置。

【請求項4】

前記シグナルフレームは複数のＯＦＤＭシンボルを含んでなり、
前記複数のＯＦＤＭシンボルのそれぞれは複数のデータセルを含んでなり、
前記チェックされたアドレスは、ＯＦＤＭシンボルのデータセルの数より小さい、請求項３に記載の放送信号伝送装置。

【請求項5】

放送信号受信方法であって、
シグナルフレームを含む放送信号を受信する段階；
前記シグナルフレーム内のデータをＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式で復調する段階；
前記シグナルフレームの二つの連続したＯＦＤＭシンボルを含むＯＦＤＭシンボルペアごとに用いられる第１デインターリービングシーケンスを生成する段階；
ＯＦＤＭシンボルペアごとに一定であるシンボルオフセットを生成する段階；
前記シンボルオフセットおよび前記第１デインターリービングシーケンスに基づいて第２デインターリービングシーケンスを生成する段階；
前記第２デインターリービングシーケンスのアドレスが、ＯＦＤＭシンボルの範囲内にあるかチェックする段階；
３２ＫのＦＦＴサイズに対して前記第２デインターリービングシーケンスの前記チェックされたアドレスに基づいて前記シグナルフレームの復調されたデータを周波数デインターリーブする段階において、
前記シンボルオフセットは、前記シグナルフレームの物理層シグナリングデータを伝達する第１のシンボルにおいてリセットされ；
ＰＬＰ（Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｐｉｐｅ）データをデマッピングして前記周波数デインターリーブされたデータをフレームパーシングする段階；
前記ＰＬＰデータをタイムデインターリーブする段階；並びに
前記タイムデインターリーブされたＰＬＰデータをデコードする段階を含んでなる、放送信号受信方法。

【請求項6】

前記シグナルフレームは複数のＯＦＤＭシンボルを含んでなり、
前記複数のＯＦＤＭシンボルのそれぞれは複数のデータセルを含んでなり、
前記チェックされたアドレスは、ＯＦＤＭシンボルのデータセルの数より小さい、請求項５に記載の放送信号受信方法。

【請求項7】

放送信号受信装置であって、
シグナルフレームを含む放送信号を受信するチューナー；
前記シグナルフレーム内のデータをＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式で復調するデ変調器；
前記シグナルフレームの二つの連続したＯＦＤＭシンボルを含むＯＦＤＭシンボルペアごとに用いられる第１デインターリービングシーケンスを生成し、
ＯＦＤＭシンボルペアごとに一定であるシンボルオフセットを生成し、
前記シンボルオフセットおよび前記第１デインターリービングシーケンスに基づいて第２デインターリービングシーケンスを生成し、
前記第２デインターリービングシーケンスのアドレスが、ＯＦＤＭシンボルの範囲内にあるかチェックし、
３２ＫのＦＦＴサイズに対して前記第２デインターリービングシーケンスの前記チェックされたアドレスに基づいて前記復調されたデータをデインターリーブする周波数デインターリーバーにおいて、
前記シンボルオフセットは、前記シグナルフレームの物理層シグナリングデータを伝達する第１のシンボルにおいてリセットされ；
ＰＬＰ（Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｐｉｐｅ）データをデマッピングして前記周波数デインターリーブされたデータをパーシングするフレームパーサー；
前記ＰＬＰデータをデインターリーブするタイムデインターリーバー；並びに
前記タイムデインターリーブされたＰＬＰデータをデコードするデコーダーを備えてなる、放送信号受信装置。

【請求項8】

前記シグナルフレームは複数のＯＦＤＭシンボルを含んでなり、
前記複数のＯＦＤＭシンボルのそれぞれは複数のデータセルを含んでなり、
前記チェックされたアドレスは、ＯＦＤＭシンボルのデータセルの数より小さい、請求項７に記載の放送信号受信装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、放送信号送信装置、放送信号受信装置、放送信号を送受信する方法に関する。

【背景技術】

【0002】

アナログ放送信号の送信が終了すると共に、デジタル放送信号を送受信する多様な技術が開発されている。デジタル放送信号は、アナログ放送信号より多量のビデオ／オーディオデータを含むことができ、ビデオ／オーディオデータに加えて、多様なタイプの追加データをさらに含むことができる。

【発明の概要】

【発明が解決しようとする課題】

【0003】

すなわち、デジタル放送システムは、高画質（ＨＤ；ｈｉｇｈ ｄｅｆｉｎｉｔｉｏｎ）映像、マルチチャネルオーディオ及び多様な追加サービスを提供することができる。しかし、デジタル放送のためには、多量のデータを送信するためのデータ送信効率、送受信ネットワークのロバスト性（ｒｏｂｕｓｔｎｅｓｓ）及びモバイル受信装備を考慮したネットワーク柔軟性が改善される必要がある。

【課題を解決するための手段】

【0004】

目的及び他の利点を達成するために、本発明の目的によって、ここに含まれて概略的に記載されたように、放送信号送信方法は、エンコーダーがＰＬＰ（Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｐｉｐｅ）データをエンコードする段階；タイムインターリーバーが前記エンコードされたＰＬＰデータをタイムインターリーブする段階；フレーマーが前記タイムインターリーブされたＰＬＰデータを少なくとも一つのシグナルフレームにフレームマッピングする段階；周波数インターリーバーが前記少なくとも一つのシグナルフレームのデータを周波数インターリーブする段階；及びウェーブフォームモジュールが前記少なくとも一つのシグナルフレームの周波数インターリーブされたデータをウェーブフォーム変調し、前記変調されたデータを含む放送信号を伝送する段階、を含み、前記周波数インターリービングはインターリービングモードに従って遂行され、前記インターリービングモードはＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）サイズによって決定される、放送信号伝送方法であってもよい。

【0005】

好ましくは、ＦＦＴサイズが３２Ｋの場合、前記周波数インターリービングは前記少なくとも一つのシグナルフレームの奇数番目シンボルと偶数番目シンボルに対して違って行われることができる。

【0006】

他の態様において、本発明は放送信号受信方法を提案する。この放送信号受信方法は、ウェーブフォームモジュールが少なくとも一つのシグナルフレームを含む放送信号を受信し、前記少なくとも一つのシグナルフレーム内のデータを復調する段階；周波数デインターリーバーが前記少なくとも一つのシグナルフレームの復調されたデータを周波数デインターリーブする段階；フレームパーサーがＰＬＰ（Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｐｉｐｅ）データをデマッピングして、前記周波数デインターリーブされたデータをフレームパーシングする段階；タイムデインターリーバーが前記ＰＬＰデータをタイムデインターリーブする段階；及びデコーダーが前記タイムデインターリーブされたＰＬＰデータをデコードする段階、を含み、前記周波数デインターリービングはデインターリービングモードに従って遂行され、前記デインターリービングモードはＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）サイズによって決定される、放送信号受信方法であってもよい。

【0007】

好ましくは、ＦＦＴサイズが３２Ｋの場合、前記周波数デインターリービングは前記少なくとも一つのシグナルフレームの奇数番目シンボルと偶数番目シンボルに対して違って行われることができる。

【0008】

さらに他の態様において、本発明は放送信号送信装置を提案する。この放送信号送信装置は、ＰＬＰ（Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｐｉｐｅ）データをエンコードするエンコーダー；前記エンコードされたＰＬＰデータをタイムインターリーブするタイムインターリーバー；前記タイムインターリーブされたＰＬＰデータを少なくとも一つのシグナルフレームにフレームマッピングするフレーマー；前記少なくとも一つのシグナルフレーム内のデータを周波数インターリーブする周波数インターリーバー；及び前記少なくとも一つのシグナルフレーム内の周波数インターリーブされたデータをウェーブフォーム変調し、前記変調されたデータを含む放送信号を伝送するウェーブフォームモジュール、を含み、前記周波数インターリーバーはインターリービングモードに従って周波数インターリービングを遂行し、前記インターリービングモードはＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）サイズによって決定される、放送信号伝送装置であってもよい。

【0009】

好ましくは、ＦＦＴサイズが３２Ｋの場合、前記周波数インターリーバーは前記少なくとも一つのシグナルフレームの奇数番目シンボルと偶数番目シンボルに対して違って周波数インターリービングを行うことができる。

【0010】

さらに他の態様において、本発明は放送信号受信装置を提案する。この放送信号受信装置は、少なくとも一つのシグナルフレームを含む放送信号を受信し、前記少なくとも一つのシグナルフレーム内のデータを復調するウェーブフォームモジュール；前記少なくとも一つのシグナルフレームの復調されたデータを周波数デインターリーブする周波数デインターリーバー；ＰＬＰ（Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｐｉｐｅ）データをデマッピングして前記周波数デインターリーブされたデータをフレームパーシングするフレームパーサー；前記ＰＬＰデータをタイムデインターリーブするタイムデインターリーバー；及び前記タイムデインターリーブされたＰＬＰデータをデコードするデコーダー、を含み、前記周波数デインターリーバーはデインターリービングモードに従って周波数デインターリービングを遂行し、前記デインターリービングモードはＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）サイズによって決定される、放送信号受信装置であってもよい。

【0011】

好ましくは、ＦＦＴサイズが３２Ｋの場合、前記周波数デインターリーバーは前記少なくとも一つのシグナルフレームの奇数番目シンボルと偶数番目シンボルに対して違って周波数デインターリービングを行うことができる。

【発明の効果】

【0012】

本発明は、サービス特性によってデータを処理して各サービス又はサービスコンポーネントに対するＱｏＳ（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅ）を制御することによって多様な放送サービスを提供することができる。
本発明は、同じＲＦ信号帯域幅を通じて多様な放送サービスを送信することによって、送信柔軟性を達成することができる。
本発明は、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ−Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ−Ｏｕｔｐｕｔ）システムを用いてデータ伝送効率及び放送信号の送受信堅固性（Ｒｏｂｕｓｔｎｅｓｓ）を向上させることができる。
本発明によると、モバイル受信装備で又は室内環境でも、誤りなしでデジタル放送信号を受信可能な放送信号送信及び受信方法、及びその装置を提供することができる。

【図面の簡単な説明】

【0013】

本発明の更なる理解のために含まれ、本出願に含まれてその一部を構成する添付図面は本発明の原理を説明する詳細な説明とともに本発明の実施例を示す。

【図1】本発明の実施例によって未来の放送サービスのための放送信号を送信する装置の構造を示す図である。

【図2】本発明の一実施例に係る入力フォーマッティングブロックを示す図である。

【図3】本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。

【図4】本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。

【図5】本発明の実施例に係るＢＩＣＭブロックを示す図である。

【図6】本発明の他の実施例に係るＢＩＣＭブロックを示す図である。

【図7】本発明の一実施例に係るフレームビルディングブロックを示す図である。

【図8】本発明の実施例に係るＯＦＭＤ生成ブロックを示す図である。

【図9】本発明の実施例によって未来の放送サービスのための放送信号を受信する装置の構造を示す図である。

【図10】本発明の実施例に係るフレーム構造を示す図である。

【図11】本発明の実施例に係るフレームのシグナリング層構造を示す図である。

【図12】本発明の実施例に係るプリアンブルシグナリングデータを示す図である。

【図13】本発明の実施例に係るＰＬＳ１データを示す図である。

【図14】本発明の実施例に係るＰＬＳ２データを示す図である。

【図15】本発明の他の実施例に係るＰＬＳ２データを示す図である。

【図16】本発明の実施例に係るフレームの論理構造を示す図である。

【図17】本発明の実施例に係るＰＬＳマッピングを示す図である。

【図18】本発明の実施例に係るＥＡＣマッピングを示す図である。

【図19】本発明の実施例に係るＦＩＣマッピングを示す図である。

【図20】本発明の実施例に係るＤＰのタイプを示す図である。

【図21】本発明の実施例に係るＤＰマッピングを示す図である。

【図22】本発明の実施例に係るＦＥＣ構造を示す図である。

【図23】本発明の実施例に係るビットインターリービングを示す図である。

【図24】本発明の実施例に係るセル―ワードデマルチプレキシングを示す図である。

【図25】本発明の実施例に係る時間インターリービングを示す図である。

【図26】本発明の実施例に係るツイスト行−列ブロックインターリーバーの基本動作を示す図である。

【図27】本発明の実施例に係るツイスト行−列ブロックインターリーバーの動作を示す図である。

【図28】本発明の実施例に係るツイスト行−列ブロックインターリーバーの対角方向読み取りパターンを示す図である。

【図29】本発明の実施例に係るそれぞれのインターリービングアレイからインターリーブされたＸＦＥＣＢＬＯＣＫを示す図である。

【図30】本発明の実施例に係る周波数インターリーバー７０２０の動作を示す図である。

【図31】本発明の実施例に係るＭＵＸ及びＤＥＭＵＸ方法に対する基本スイッチモデルを示す図である。

【図32】本発明の実施例に係るメモリバンクの動作を示す図である。

【図33】本発明の実施例に係る周波数デインターリービング手続を示す図である。

【図34】本発明の実施例に係る単一信号フレームに適用される周波数インターリービングの概念を示す図である。

【図35】本発明の実施例に係る単一信号フレームに適用される周波数インターリービングの論理的動作メカニズムを示す図である。

【図36】本発明の実施例に係る単一信号フレームに適用される周波数インターリービングの論理的動作メカニズムの数式を示す図である。

【図37】入力される連続的ＯＦＤＭシンボルに対する単一メモリデインターリービングを示す図である。

【図38】本発明の実施例に係るインターリービングプロセスを示す図である。

【図39】本発明の実施例に係るインターリーブされたＯＦＤＭシンボルペアの数式を示す図である。

【図40】本発明の実施例に係るメインＰＲＢＳ生成器の動作を示す数式を示す図である。

【図41】本発明の実施例に係るサブＰＲＢＳ生成器の動作を示す数式を示す図である。

【図42】本発明の実施例に係るインターリービングアドレス及びサイクリックシフティング値を計算する動作を示す数式を示す図である。

【図43】本発明の実施例に係る周波数インターリービングと関連する各パラメータを示すテーブルである。

【図44】本発明の実施例に係る８Ｋ ＦＦＴモードに対するインターリービングアドレス生成器を示す数式を示す図である。

【図45】本発明の実施例に係る１６Ｋ ＦＦＴモードに対するインターリービングアドレス生成器を示す数式を示す図である。

【図46】本発明の実施例に係る３２Ｋ ＦＦＴモードに対するインターリービングアドレス生成器を示す数式を示す図である。

【図47】本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングを示す図である。

【図48】本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、ＦＳＳのためのＦＩスキームを示す図である。

【図49】本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、ＦＥＳのためのリセットモードの動作を示す図である。

【図50】本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、周波数インターリーバーの入力と出力を数式で表示した図である。

【図51】本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、ＦＩスキーム＃１及びＦＩスキーム＃２による周波数インターリービングの論理的動作メカニズムの数式を示す。

【図52】本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、シンボルの個数が偶数の場合の実施例を示す図である。

【図53】本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、シンボルの個数が偶数の場合の実施例を示す図である。

【図54】本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、シンボルの個数が奇数の場合の実施例を示す図である。

【図55】本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、シンボルの個数が奇数の場合の実施例を示す図である。

【図56】本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、周波数デインターリーバーの動作を示す図である。

【図57】本発明の一実施例による放送信号を伝送する方法を示す図である。

【図58】本発明の一実施例による放送信号を伝送する装置を示す図である。

【発明を実施するための形態】

【0014】

本発明の好適な実施例について具体的に説明し、その例は添付図面に示す。添付の図面を参照する以下の詳細な説明は本発明の実施例によって具現可能な実施例のみを示すよりは本発明の好適な実施例を説明するためのものである。次の詳細な説明は、本発明の完璧な理解を提供するために細部事項を含む。しかし、本発明が、このような細部事項なしでも実行可能であることは当業者にとって明らかである。

【0015】

本発明で使用されるほとんどの用語は、本技術で広く使用されるものから選択されたが、一部の用語は、出願人によって任意に選択されたものであって、その意味は、必要に応じて次の説明で詳細に説明する。よって、本発明は、単純な名前又は意味よりは、用語の意図された意味に基づいて理解しなければならない。

【0016】

本発明は、未来の放送サービスのための放送信号を送受信する装置及び方法を提供する。本発明の実施例に係る未来の放送サービスは、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを含む。本発明は、一実施例により、非−ＭＩＭＯ（ｍｕｌｔｉｐｌｅ ｉｎｐｕｔ ｍｕｌｔｉｐｌｅ ｏｕｔｐｕｔ）又はＭＩＭＯを通じて未来の放送サービスのための放送信号を処理することができる。本発明の実施例に係る非−ＭＩＭＯ方式は、ＭＩＳＯ（ｍｕｌｔｉｐｌｅ ｉｎｐｕｔ ｓｉｎｇｌｅ ｏｕｔｐｕｔ）方式、ＳＩＳＯ（ｓｉｎｇｌｅ ｉｎｐｕｔ ｓｉｎｇｌｅ ｏｕｔｐｕｔ）方式などを含むことができる。

【0017】

ＭＩＳＯ又はＭＩＭＯは、説明の便宜上、以下で２個のアンテナを使用するが、本発明は、２個以上のアンテナを用いるシステムに適用することができる。本発明は、特定の使用ケースのために要求される性能を獲得しながら、受信機の複雑度を最小化するのにそれぞれ最適化された３個の物理層（ＰＬ）プロファイル（ベース、ハンドヘルド及びアドバンスドプロファイル）を定義することができる。物理層（ＰＨＹ）プロファイルは、該当受信機が具現しなければならない全ての構成のサブセットである。

【0018】

３個のＰＨＹプロファイルは、機能ブロックのほとんどを共有するが、特定のブロック及び／又はパラメータにおいて少し異なる。追加のＰＨＹプロファイルを未来に定義することができる。また、システム進化のために、未来のプロファイルは、ＦＥＦ（ｆｕｔｕｒｅ ｅｘｔｅｎｓｉｏｎ ｆｒａｍｅ）を通じて単一ＲＦチャネル内の既存のプロファイルとマルチプレクスされ得る。以下では、それぞれのＰＨＹプロファイルの細部事項について説明する。

【0019】

１．ベースプロファイル
ベースプロファイルは、通常、ルーフトップ（ｒｏｏｆ−ｔｏｐ）アンテナに接続する固定受信装置に対する主要な使用ケースを示す。また、ベースプロファイルは、いずれかの場所に搬送可能であるが、比較的停止した受信カテゴリーに属するポータブル装置を含む。ベースプロファイルの使用は、任意の改善された具現例によってハンドヘルド装置又は車両装置に拡張可能であるが、これら使用ケースは、ベースプロファイル受信機の動作に対しては期待されない。

【0020】

受信のターゲットＳＮＲ範囲は約１０ｄＢ〜２０ｄＢであって、これは、既存の放送システム（例えば、ＡＴＳＣ Ａ／５３）の１５ｄＢ ＳＮＲ受信能力を含む。受信機の複雑度及び消費電力は、ハンドヘルドプロファイルを使用するバッテリ動作ハンドヘルド装置の場合のように重要ではない。以下では、ベースプロファイルに対する重要なシステムパラメータを表１に列挙する。

【0021】

【表1】

【0022】

２．ハンドヘルドプロファイル
ハンドヘルドプロファイルは、バッテリ電力で動作するハンドヘルド及び車両装置に使用されるように設計された。装置は、歩行者又は車両速度で移動することができる。受信機の複雑度のみならず、消費電力はハンドヘルドプロファイルの装置の具現において非常に重要である。ハンドヘルドプロファイルのターゲットＳＮＲ範囲は約０ｄＢ〜１０ｄＢであるが、より深い室内受信を対象にすると、０ｄＢ未満に到逹するように構成することができる。

【0023】

低いＳＮＲ能力に加えて、受信機の移動度によって誘発されたドップラー効果に対する弾力性は、ハンドヘルドプロファイルの最も重要な性能属性である。以下では、ハンドヘルドプロファイルに対する重要なパラメータを表２に列挙する。

【0024】

【表2】

【0025】

３．アドバンスドプロファイル
アドバンスドプロファイルは、より多くの具現複雑度を犠牲し、最も高いチャネル容量を提供する。このプロファイルは、ＭＩＭＯ送信及び受信の利用を要求し、ＵＨＤＴＶサービスは、このプロファイルが特別に設計されたターゲット使用ケースである。また、増加した容量は、与えられた帯域幅内で増加した数のサービス、例えば、ＳＤＴＶ又はＨＤＴＶサービスを許容するように使用することができる。

【0026】

アドバンスドプロファイルのターゲットＳＮＲ範囲は、約２０ｄＢ〜３０ｄＢである。ＭＩＭＯ送信は、初期に既存の楕円偏波（ｅｌｌｉｐｔｉｃａｌｌｙ−ｐｏｌａｒｉｚｅｄ）送信装置を利用できるが、未来にフル電力交差偏波送信（ｆｕｌｌ−ｐｏｗｅｒ ｃｒｏｓｓ−ｐｏｌａｒｉｚｅｄ ｔｒａｎｓｍｉｓｓｉｏｎ）に拡張される。以下では、アドバンスドプロファイルに対する重要なシステムパラメータを表３に列挙する。

【0027】

【表3】

【0028】

この場合、ベースプロファイルは、地上波放送サービス及びモバイル放送サービスの全てのためのプロファイルとして使用することができる。すなわち、ベースプロファイルは、モバイルプロファイルを含むプロファイルの概念を定義するのに使用することができる。また、アドバンスドプロファイルは、ＭＩＭＯを有するベースプロファイルのためのアドバンスドプロファイル、及びＭＩＭＯを有するハンドヘルドプロファイルのためのアドバンスドプロファイルに分離することができる。また、３個のプロファイルは、設計者の意図によって変更可能である。

【0029】

次の用語及び定義を本発明に適用することができる。次の用語及び定義は、設計によって変更可能である。
補助ストリーム：未だに定義されていない変調及びコーディングのデータを伝達するセルのシーケンスであって、未来拡張のために、又は、ブロードキャスタ又はネットワークオペレータによる要求通りに使用することができる。
ベースデータパイプ：サービスシグナリングデータを伝達するデータパイプ
ベースバンドフレーム（又はＢＢＦＲＡＭＥ）：一つのＦＥＣエンコーディングプロセス（ＢＣＨ及びＬＤＰＣエンコーディング）への入力を形成するＫｂｃｈビットのセット
セル：ＯＦＤＭ送信の一つのキャリアによって伝達される変調値
コーディングブロック：ＰＬＳ１データのＬＤＰＣエンコーディングブロック及びＰＬＳ２データのＬＤＰＣエンコーディングブロックのうち一つ
データパイプ：サービスデータ又は関連メタデータを伝達する物理層内の論理チャネルであって、一つ又は多数のサービス又はサービスコンポーネントを伝達することができる。
データパイプ単位：フレーム内のＤＰにデータセルを割り当てる基本単位
データシンボル：プリアンブルシンボルでないフレーム内のＯＦＤＭシンボル（フレームシグナリングシンボル及びフレームエッジシンボルはデータシンボルに含まれる。）
ＤＰ＿ＩＤ：この８ビットフィールドは、ＳＹＳＴＥＭ＿ＩＤによって識別されたシステム内のＤＰを固有に識別する。
ダミーセル：ＰＬＳシグナリング、ＤＰ又は補助ストリームに使用されない残りの容量を充填するのに使用される擬似ランダム値を伝達するセル
ＦＡＳ（ｅｍｅｒｇｅｎｃｙ ａｌｅｒｔ ｃｈａｎｎｅｌ、非常警報チャネル）：ＥＡＳ情報データを伝達するフレームの一部
フレーム：プリアンブルから開始し、フレームエッジシンボルで終了する物理層時間スロット
フレーム反復単位（ｆｒａｍｅ ｒｅｐｅｔｉｔｉｏｎ ｕｎｉｔ）：スーパーフレーム内で８回繰り返される同一又は相異なる物理層プロファイルに属するフレームの集合
ＦＩＣ（ｆａｓｔ ｉｎｆｏｒｍａｔｉｏｎ ｃｈａｎｎｅｌ、高速情報チャネル）：サービスと対応ベースＤＰとの間のマッピング情報を伝達するフレーム内の論理チャネル
ＦＥＣＢＬＯＣＫ：ＤＰデータのＬＤＰＣエンコーディングビットのセット
ＦＦＴサイズ：特定のモードに使用される公称ＦＦＴサイズであって、基本期間（ｅｌｅｍｅｎｔａｒｙ ｐｅｒｉｏｄ）Ｔの周期で表現されるアクティブシンボル期間Ｔｓと同一である。
フレームシグナリングシンボル：ＦＦＴサイズ、保護区間（ｇｕａｒｄ ｉｎｔｅｒｖａｌ）及び分散型パイロットパターンの所定の組み合わせでフレームの開始時に使用されるより高いパイロット密度を有するＯＦＤＭシンボルであって、ＰＬＳデータの一部を伝達する。
フレームエッジシンボル：ＦＦＴサイズ、保護区間（ｇｕａｒｄ ｉｎｔｅｒｖａｌ）及び分散型パイロットパターンの所定の組み合わせでフレームの終了時に使用されるより高いパイロット密度を有するＯＦＤＭシンボル
フレームグループ：スーパーフレーム内の同一のＰＨＹプロファイルタイプを有する全てのフレームのセット
未来拡張フレーム：未来拡張のために使用可能なスーパーフレーム内の物理層時間スロットであって、プリアンブルから開始する。
フューチャーキャスト（ｆｕｔｕｒｅｃａｓｔ）ＵＴＢシステム：入力が一つ以上のＭＰＥＧ２−ＴＳ又はＩＰ又は一般ストリームであって、出力がＲＦ信号である提案された物理層放送システム
入力ストリーム：システムによってエンドユーザに伝達されるサービスのアンサンブルのためのデータのストリーム
正常データシンボル：フレームシグナリングシンボル及びフレームエッジシンボルを除いたデータシンボル
ＰＨＹプロファイル：該当受信機が具現しなければならない全ての構成のサブセット
ＰＬＳ：ＰＬＳ１及びＰＬＳ２で構成された物理層シグナリングデータ
ＰＬＳ１：固定サイズ、コーディング及び変調を有するＦＳＳシンボルで伝達されるＰＬＳデータの第１セットであって、ＰＬＳ２をデコードするのに必要なパラメータのみならず、システムに関する基本情報を伝達する。
注（ｎｏｔｅ）：フレームグループのデュレーションのために、ＰＬＳ１データは一定に維持される。
ＰＬＳ２：ＦＳＳシンボルで送信されるＰＬＳデータの第２セットであって、システム及びＤＰに対するより細部的なＰＬＳデータを伝達する。
ＰＬＳ２動的データ：フレーム別に動的に変化可能なＰＬＳ２データ
ＰＬＳ２静的データ：フレームグループのデュレーションの間に静的に維持されるＰＬＳ２データ
プリアンブルシグナリングデータ：プリアンブルシンボルによって伝達され、システムの基本モードを識別するのに使用されるシグナリングデータ
プリアンブルシンボル：基本ＰＬＳデータを伝達し、フレームの初期に位置する固定長さパイロットシンボル
注：プリアンブルシンボルは、主に高速初期帯域スキャンのために使用され、システム信号、そのタイミング、周波数オフセット及びＦＦＴサイズを検出する。
未来の使用のために予約：現在の文書では定義されないが、未来に定義可能である。
スーパーフレーム：８個のフレーム反復単位のセット
時間インターリービングブロック（ＴＩブロック）：タイムインターリーバーメモリの一つの用途に対応する時間インターリービングが行われるセルのセット
ＴＩグループ：特定のＤＰのための動的容量割当てが行われる単位であって、整数、すなわち、動的に変わる数のＸＦＥＣＢＬＯＣＫで構成される。
注：ＴＩグループは、一つのフレームに直接マップされるか、多数のフレームにマップされ得る。これは、一つ以上のＴＩブロックを含むことができる。
タイプ１ ＤＰ：全てのＤＰがＴＤＭ方式でマップされるフレームのＤＰ
タイプ２ ＤＰ：全てのＤＰがＦＤＭ方式でマップされるフレームのＤＰ
ＸＦＥＣＢＬＯＣＫ：一つのＬＤＰＣ ＦＥＣＢＬＯＣＫの全てのビットを伝達するＮ_cellsセルのセット

【0030】

図１は、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置の構造を示す図である。
本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、入力フォーマッティングブロック１０００、ＢＩＣＭ（ｂｉｔ ｉｎｔｅｒｌｅａｖｅｄ ｃｏｄｉｎｇ ＆ ｍｏｄｕｌａｔｉｏｎ）ブロック１０１０、フレーム構造ブロック１０２０、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ）生成ブロック１０３０、及びシグナリング生成ブロック１０４０を含むことができる。以下では、放送信号を送信する装置の各モジュールの動作を説明する。

【0031】

ＩＰストリーム／パケット及びＭＰＥＧ２−ＴＳはメイン入力フォーマットで、他のストリームタイプは一般ストリームとして処理される。これらデータ入力に加えて、管理情報が入力され、各入力ストリームに対する該当帯域幅のスケジューリング及び割り当てを制御する。一つ又は多数のＴＳストリーム、ＩＰストリーム及び／又は一般ストリームの入力が同時に許容される。

【0032】

入力フォーマッティングブロック１０００は、各入力ストリームを一つ又は多数のデータパイプにデマルチプレクスし、独立コーディング及び変調がデータパイプに適用される。データパイプ（ＤＰ）は、ロバスト性制御のための基本単位であって、ＱｏＳに影響を与える。一つ又は多数のサービス又はサービスコンポーネントは単一のＤＰによって伝達され得る。入力フォーマッティングブロック１０００の動作の細部事項については後で説明する。

【0033】

データパイプは、サービスデータ又は関連メタデータを伝達する物理層内の論理チャネルであって、一つ又は多数のサービス又はサービスコンポーネントを伝達することができる。
また、データパイプ単位は、フレーム内のＤＰにデータセルを割り当てる基本ユニットである。

【0034】

ＢＩＣＭブロック１０１０において、パリティデータが誤り訂正のために追加され、エンコードされたビットストリームは複素数値の星状シンボルにマップされる。シンボルは、該当ＤＰに使用される特定のインターリービング深さを横切ってインターリーブされる。アドバンスドプロファイルに対して、ＭＩＭＯエンコーディングがＢＩＣＭブロック１０１０で行われ、追加のデータ経路はＭＩＭＯ送信のための出力で追加される。ＢＩＣＭブロック１０１０の細部事項については後で説明する。

【0035】

フレームビルディングブロック１０２０は、入力ＤＰのデータセルをフレーム内のＯＦＤＭシンボルにマップすることができる。マップした後、周波数インターリービングは、周波数領域多様性に使用され、特に、周波数選択フェーディングチャネルを防止する。フレームビルディングブロック１０２０の動作の細部事項については後で説明する。

【0036】

各フレームの初期にプリアンブルを挿入した後、ＯＦＤＭ生成ブロック１０３０は、保護区間として循環前置（ｃｙｃｌｉｃ ｐｒｅｆｉｘ）を有する従来のＯＦＤＭ変調を適用することができる。アンテナ空間ダイバーシティのために、分散型ＭＩＳＯ方式が送信機に適用される。また、ＰＡＰＲ（ｐｅａｋ−ｔｏ−ａｖｅｒａｇｅ ｐｏｗｅｒ ｒｅｄｕｃｔｉｏｎ）方式が時間領域で行われる。柔軟なネットワーク計画のために、この提案は、多様なＦＦＴサイズ、保護区間長さ及び該当パイロットパターンのセットを提供する。ＯＦＤＭ生成ブロック１０３０の動作に対する詳細な内容は後で説明する。

【0037】

シグナリング生成ブロック１０４０は、各機能ブロックの動作に使用される物理層シグナリング情報を生成することができる。また、このシグナリング情報は、関心のあるサービスが受信側で適切に回復されるように送信される。シグナリング生成ブロック１０４０の動作の細部事項については後で説明する。

【0038】

図２、図３及び図４は、本発明の実施例に係る入力フォーマッティングブロック１０００を示す。以下では、各図面に対して説明する。

【0039】

図２は、本発明の一実施例に係る入力フォーマッティングブロックを示す図である。図２は、入力信号が単一入力ストリームであるときの入力フォーマッティングブロックを示す。
図２に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。

【0040】

物理層への入力は、一つ又は多数のデータストリームで構成することができる。各データストリームは一つのＤＰによって伝達される。モード適応モジュールは、入力されるデータストリームをベースバンドフレーム（ＢＢＦ）のデータフィールドにスライスする。システムは、３つのタイプの入力データストリーム、すなわち、ＭＰＥＧ２−ＴＳ、インターネットプロトコル（ＩＰ）及びＧＳ（ｇｅｎｅｒｉｃ ｓｔｒｅａｍ）をサポートする。ＭＰＥＧ２−ＴＳは、固定長さ（１８８バイト）パケットで特性化され、第１バイトはシンク（ｓｙｎｃ）バイト（０ｘ４７）である。ＩＰストリームは、ＩＰパケットヘッダ内でシグナルされる可変長さＩＰデータグラムパケットで構成される。システムは、ＩＰストリームのためのＩＰｖ４及びＩＰｖ６をサポートする。ＧＳは、カプセル化パケットヘッダ内でシグナルされる可変長さパケット又は固定長さパケットで構成することができる。

【0041】

（ａ）は、信号ＤＰのためのモード適応ブロック２０００及びストリーム適応ブロック２０１０を示し、（ｂ）は、ＰＬＳ信号を生成して処理するＰＬＳ生成ブロック２０２０及びＰＬＳスクランブラ２０３０を示す。以下では、各ブロックの動作を説明する。

【0042】

入力ストリームスプリッタは、入力ＴＳ、ＩＰ、ＧＳストリームを多数のサービス又はサービスコンポーネント（オーディオ、ビデオなど）ストリームに分離する。モード適応モジュール２０１０は、ＣＲＣエンコーダ、ＢＢ（ｂａｓｅｂａｎｄ）フレームスライサ及びＢＢフレームヘッダ挿入ブロックで構成される。

【0043】

ＣＲＣエンコーダは、ユーザパケット（ＵＰ）レベル、すなわち、ＣＲＣ−８、ＣＲＣ−１６及びＣＲＣ−３２で誤り訂正のための３つのタイプのＣＲＣエンコーディングを提供する。計算されたＣＲＣバイトはＵＰの後に添付される。ＣＲＣ−８はＴＳストリームに使用され、ＣＲＣ−３２はＩＰストリームに使用される。ＧＳストリームがＣＲＣエンコーディングを提供しない場合、提案されたＣＲＣエンコーディングが適用されなければならない。

【0044】

ＢＢフレームスライサは、入力を内部論理ビットフォーマットにマップする。最初に受信されたビットはＭＢＳであると定義される。ＢＢフレームスライサは、利用可能なデータフィールド容量と同一の多数の入力ビットを割り当てる。ＢＢＦペイロードと同一の多数の入力ビットを割り当てるために、ＵＰパケットストリームはＢＢＦのデータフィールドに合わせてスライスされる。

【0045】

ＢＢフレームヘッダ挿入ブロックは、２バイトの固定長さＢＢＦヘッダをＢＢフレームの前に挿入することができる。ＢＢＦヘッダは、ＳＴＵＦＦＩ（１ビット）、ＳＹＮＣＤ（１３ビット）及びＲＦＵ（２ビット）で構成される。固定２バイトＢＢＦヘッダに加えて、ＢＢＦは、２バイトＢＢＦヘッダの端に拡張フィールド（１バイト又は３バイト）を有することができる。

【0046】

ストリーム適応ブロック２０１０は、スタッフィング（ｓｔｕｆｆｉｎｇ）挿入ブロック及びＢＢスクランブラで構成される。スタッフィング挿入ブロックは、スタッフィングフィールドをＢＢフレームのペイロードに挿入することができる。ストリーム適応への入力データがＢＢフレームを充填するのに十分である場合、ＳＴＵＦＦＩは「０」に設定され、ＢＢＦはスタッフィングフィールドを有さない。そうでない場合、ＳＴＵＦＦＩが「１」に設定され、スタッフィングフィールドがＢＢＦヘッダの直後に挿入される。スタッフィングフィールドは、２バイトのスタッフィングフィールドヘッダ及び可変サイズのスタッフィングデータを含む。

【0047】

ＢＢスクランブラは、エネルギー分散（ｅｎｅｒｇｙ ｄｉｓｐｅｒｓａｌ）のために完全なＢＢＦをスクランブルする。スクランブリングシーケンスはＢＢＦと同時に発生する。スクランブリングシーケンスは、フィードバックされたシフトレジスタによって生成される。

【0048】

ＰＬＳ生成ブロック２０２０は、物理層シグナリング（ＰＬＳ）データを生成することができる。ＰＬＳは、受信機に物理層ＤＰにアクセスする手段を提供する。ＰＬＳデータは、ＰＬＳ１データ及びＰＬＳ２データで構成される。

【0049】

ＰＬＳ１データは、固定サイズ、コーディング及び変調を有するフレーム内のＦＳＳシンボルで伝達されるＰＬＳデータの第１セットであって、ＰＬＳ２データをデコードするのに必要なパラメータのみならず、システムに関する基本情報を伝達する。ＰＬＳ１データは、ＰＬＳ２データの受信及びデコーディングを可能にするのに要求されるパラメータを含む基本送信パラメータを提供する。また、ＰＬＳ１データは、フレームグループのデュレーションの間に一定に維持される。

【0050】

ＰＬＳ２データは、ＦＳＳシンボルで送信されるＰＬＳデータの第２セットであって、システム及びＤＰに対するより詳細なＰＬＳデータを伝達する。ＰＬＳ２は、受信機に十分なデータを提供し、所望のＤＰをデコードするパラメータを含む。また、ＰＬＳ２シグナリングは、２つのタイプのパラメータ、すなわち、ＰＬＳ２静的データ（ＰＬＳ２−ＳＴＡＴデータ）及びＰＬＳ２動的データ（ＰＬＳ２−ＤＹＮデータ）で構成される。ＰＬＳ２静的データは、フレームグループのデュレーションの間に静的に残っているＰＬＳ２データであり、ＰＬＳ２動的データは、フレーム別に動的に変わり得るＰＬＳ２データである。
ＰＬＳデータの細部事項については後で説明する。
ＰＬＳスクランブラ２０３０は、エネルギー分散のために生成されたＰＬＳデータをスクランブルすることができる。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。

【0051】

図３は、本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
図３に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。
図３は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングブロックのモード適応ブロックを示す。
多数の入力ストリームを処理する入力フォーマッティングブロックのモード適応ブロックは、独立的に多数の入力ストリームを処理することができる。

【0052】

図３を参照すると、多数の入力ストリームをそれぞれ処理するモード適応ブロックは、入力ストリームスプリッタ３０００、入力ストリーム同期化器３０１０、補償遅延ブロック３０２０、ヌル（ｎｕｌｌ）パケット削除ブロック３０３０、ヘッド圧縮ブロック３０４０、ＣＲＣエンコーダ３０５０、ＢＢフレームスライサ３０６０及びＢＢヘッダ挿入ブロック３０７０を含むことができる。以下では、モード適応ブロックの各ブロックを説明する。

【0053】

ＣＲＣエンコーダ３０５０、ＢＢフレームスライサ３０６０及びＢＢヘッダ挿入ブロック３０７０の動作は、図２を参照して説明したＣＲＣエンコーダ、ＢＢフレームスライサ及びＢＢヘッダ挿入ブロックに対応するので、それに対する説明は省略する。

【0054】

入力ストリームスプリッタ３０００は、入力ＴＳ、ＩＰ ＧＳストリームを多数のサービス又はサービスコンポーネント（オーディオ、ビデオなど）ストリームに分離することができる。

【0055】

入力ストリーム同期化器３０１０はＩＳＳＹと称することができる。ＩＳＳＹは、任意の入力データフォーマットに対する一定のエンド−ツー−エンド送信遅延及びＣＢＲ（ｃｏｎｓｔａｎｔ ｂｉｔ ｒａｔｅ）を保証する適切な手段を提供することができる。ＩＳＳＹは、常にＴＳを伝達する多数のＤＰの場合に使用され、選択的に、ＧＳストリームを伝達するＤＰに使用される。

【0056】

補償遅延ブロック３０２０は、ＩＳＳＹ情報の挿入後に分離されたＴＳパケットストリームを遅延させ、受信機内の追加のメモリを要求せずにＴＳパケット再結合メカニズムを許容することができる。

【0057】

ヌルパケット削除ブロック３０３０は、ＴＳ入力ストリームケースにのみ使用される。任意のＴＳ入力ストリーム又は分離されたＴＳストリームは、ＣＢＲ ＴＳストリームにＶＢＲ（ｖａｒｉａｂｌｅ ｂｉｔ−ｒａｔｅ）サービスを収容するために存在する多数のヌルパケットを有することができる。この場合、不要な送信オーバーヘッドを避けるために、ヌルパケットが識別され、送信されない。受信機において、除去されたヌルパケットは、送信時に挿入されたＤＮＰ（ｄｅｌｅｔｅｄ ｎｕｌｌ−ｐａｃｋｅｔ）カウンタを参照し、本来にあった正確な場所に再挿入され、一定のビットレートを保証し、タイムスタンプ（ＰＣＲ）アップデートに対する必要性を避けることができる。

【0058】

ヘッド圧縮ブロック３０４０は、パケットヘッダ圧縮を提供し、ＴＳ又はＩＰ入力ストリームに対する送信効率を増加させることができる。受信機がヘッダの所定部分に対する先験的情報（ａ ｐｒｉｏｒｉ ｉｎｆｏｒｍａｔｉｏｎ）を有し得るので、この既知の情報は送信機で削除され得る。

【0059】

送信ストリームに対して、受信機は、シンク−バイト構成（０ｘ４７）及びパケット長さ（１８８バイト）に関する先験的情報を有する。入力ＴＳストリームが一つのＰＩＤを有するコンテンツを伝達すると、すなわち、一つのサービスコンポーネント（ビデオ、オーディオなど）又はサービスサブコンポーネント（ＳＶＣベース層、ＳＶＣインヘンスメント層、ＭＶＣベースビュー又はＭＶＣ従属ビュー）に対してのみ、ＴＳパケットヘッダ圧縮を（選択的に）送信ストリームに適用することができる。入力ストリームがＩＰストリームであると、ＩＰパケットヘッダ圧縮が選択的に使用される。上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。

【0060】

図４は、本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
図４に示した入力フォーマッティングブロックは、図１を参照して説明した入力フォーマッティングブロック１０００の実施例に該当する。
図４は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングモジュールのストリーム適応ブロックを示す。

【0061】

図４を参照すると、多数の入力ストリームをそれぞれ処理するモード適応ブロックは、スケジューラ４０００、１フレーム遅延ブロック４０１０、スタッフィング挿入ブロック４０２０、帯域内（ｉｎ−ｂａｎｄ）シグナリング４０３０、ＢＢフレームスクランブラ４０４０、ＰＬＳ生成ブロック４０５０及びＰＬＳスクランブラ４０６０を含むことができる。以下では、ストリーム適応ブロックのそれぞれのブロックを説明する。

【0062】

スタッフィング挿入ブロック４０２０、ＢＢフレームスクランブラ４０４０、ＰＬＳ生成ブロック４０５０及びＰＬＳスクランブラ４０６０の動作は、図２を参照して説明したスタッフィング挿入ブロック、ＢＢスクランブラ、ＰＬＳ生成ブロック及びＰＬＳスクランブラに対応するので、それに対する説明は省略する。

【0063】

スケジューラ４０００は、それぞれのＤＰのＦＥＣＢＬＯＣＫの量から全体のフレームにわたった全体のセル割り当てを決定することができる。ＰＬＳ、ＥＡＣ及びＦＩＣに対する割り当てを含めて、スケジューラはＰＬＳ２−ＤＹＮデータの値を生成し、これは、フレームのＦＳＳ内の帯域内シグナリング又はＰＬＳセルとして送信される。ＦＥＣＢＬＯＣＫ、ＥＡＣ及びＦＩＣの細部事項については後で説明する。

【0064】

１フレーム遅延ブロック４０１０は、入力データを１送信フレームだけ遅延させ、次のフレームに関するスケジューリング情報を、ＤＰに挿入される帯域内シグナリング情報に対する現在のフレームを通じて送信させることができる。
帯域内シグナリング４０３０は、ＰＬＳ２データの遅延されていない部分をフレームのＤＰに挿入することができる。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。

【0065】

図５は、本発明の実施例に係るＢＩＣＭブロックを示す図である。
図５に示したＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の実施例に該当する。

【0066】

上述したように、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを提供することができる。

【0067】

ＱｏＳは、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置によって提供されるサービスの特性に依存するので、各サービスに対応するデータは、異なる方式を通じて処理される必要がある。よって、本発明の実施例に係るＢＩＣＭブロックは、ＳＩＳＯ、ＭＩＳＯ及びＭＩＭＯ方式をデータ経路にそれぞれ対応するデータパイプに独立的に適用することによって、それに入力されたＤＰを独立的に処理することができる。結果的に、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、それぞれのＤＰを通じて送信されるそれぞれのサービス又はサービスコンポーネントに対するＱｏＳを制御することができる。

【0068】

（ａ）は、ベースプロファイル及びハンドヘルドプロファイルによって共有されたＢＩＣＭブロックを示し、（ｂ）は、アドバンスドプロファイルのＢＩＣＭブロックを示す。

【0069】

ベースプロファイル及びハンドヘルドプロファイルによって共有されたＢＩＣＭブロック及びアドバンスドプロファイルによって共有されたＢＩＣＭブロックは、各ＤＰを処理する複数の処理ブロックを含むことができる。

【0070】

以下では、ベースプロファイル及びハンドヘルドプロファイルのためのＢＩＣＭブロック、及びアドバンスドプロファイルのためのＢＩＣＭブロックのそれぞれの処理ブロックを説明する。

【0071】

ベースプロファイル及びハンドヘルドプロファイルのためのＢＩＣＭブロックの処理ブロック５０００は、データＦＥＣエンコーダ５０１０、ビットインターリーバー５０２０、星状マッパ５０３０、ＳＳＤ（ｓｉｇｎａｌ ｓｐａｃｅ ｄｉｖｅｒｓｉｔｙ）エンコーディングブロック５０４０及びタイムインターリーバー５０５０を含むことができる。

【0072】

データＦＥＣエンコーダ５０１０は、入力ＢＢＦに対してＦＥＣエンコーディングを行い、アウターコーディング（ＢＣＨ）及びインナーコーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手続を生成することができる。アウターコーディング（ＢＣＨ）は選択的なコーディング方法である。データＦＥＣエンコーダ５０１０の動作の細部事項については後で説明する。

【0073】

ビットインターリーバー５０２０は、データＦＥＣＴエンコーダ５０１０の出力をインターリーブし、効率的に具現可能な構造を提供しながらＬＤＰＣコード及び変調方式の組み合わせで最適化された性能を達成することができる。ビットインターリーバー５０２０の動作の細部事項については後で説明する。

【0074】

星状マッパ５０３０は、ＱＰＳＫ、ＱＡＭ−１６、不均一ＱＡＭ（ＮＵＱ−６４、ＮＵＱ−２５６、ＮＵＱ−１０２４）又は不均一星状（ＮＵＣ−１６、ＮＵＣ−６４、ＮＵＣ−２５６、ＮＵＣ−１０２４）を用いてベース及びハンドヘルドプロファイル内のビットインターリーバー５０２０からの各セルワード及びアドバンスドプロファイル内のセル−ワードデマルチプレクサ５０１０−１からのセルワードを変調し、電力正規化星状ポイントｅ₁を提供することができる。この星状マッピングはＤＰに対してのみ適用される。ＱＡＭ−１６及びＮＵＱが方形（ｓｑｕａｒｅ ｓｈａｐｅｄ）であるが、ＮＵＣは任意の形状を有する。それぞれの星状が９０度の任意の倍数で回転すると、回転した星状は正確に本来の星状と重畳する。この「回転−感覚（ｒｏｔａｔｉｏｎ−ｓｅｎｓｅ）対称特性は、実数成分及び虚数成分の平均電力及び容量を互いに同一にする。ＮＵＱ及びＮＵＣは、各コードレートに対して特別に定義され、使用される特定の一つがＰＬＳ２データで提出されたパラメータ（ＤＰ＿ＭＯＤ）によってシグナルされる。

【0075】

ＳＳＤエンコーディングブロック５０４０は、２（２Ｄ）、３（３Ｄ）及び４（４Ｄ）次元でセルをプリコードし、異なるフェーディング条件下で受信ロバスト性を増加させることができる。

【0076】

タイムインターリーバー５０５０はＤＰレベルで動作し得る。時間インターリービング（ＴＩ）のパラメータは、各ＤＰに対して異なる形に設定することができる。タイムインターリーバー５０５０の動作の細部事項については後で説明する。

【0077】

アドバンスドプロファイルのためのＢＩＣＭブロックの処理ブロック５０００−１は、データＦＥＣエンコーダ、ビットインターリーバー、星状マッパ及びタイムインターリーバーを含むことができる。

【0078】

しかし、処理ブロック５０００−１は処理ブロック５０００と区別され、セル−ワードデマルチプレクサ５０１０−１及びＭＩＭＯエンコーディングブロック５０２０−１をさらに含む。

【0079】

また、処理ブロック５０００−１のデータＦＥＣエンコーダ、ビットインターリーバー、星状マッパ及びタイムインターリーバーの動作は、上述したデータＦＥＣエンコーダ５０１０、ビットインターリーバー５０２０、星状マッパ５０３０及びタイムインターリーバー５０５０に対応するので、それに対する説明は省略する。

【0080】

セル−ワードデマルチプレクサ５０１０−１は、アドバンスドプロファイルのＤＰに使用され、単一セル−ワードストリームをＭＩＭＯ処理のためのデュアルセル−ワードストリームに分離する。セル−ワードデマルチプレクサ５０１０−１の動作の細部事項については後で説明する。

【0081】

ＭＩＭＯエンコーディングブロック５０２０−１は、ＭＩＭＯエンコーディング方式を用いてセル−ワードデマルチプレクサ５０１０−１の出力を処理することができる。ＭＩＭＯエンコーディング方式は、放送信号の送信のために最適化された。ＭＩＭＯ技術は、容量を増加させる優れた方式であるが、チャネル特性に依存する。特に、ブロードキャスティングに対して、異なる信号伝播特性によって誘発された２個のアンテナ間の受信された信号電力の差又はチャネルの強いＬＯＳ成分は、ＭＩＭＯから容量利得を得ることを困難にし得る。提案されたＭＩＭＯエンコーディング方式は、ＭＩＭＯ出力信号のうち一つの回転基盤プリコーディング及び位相ランダム化を用いてこの問題を克服する。

【0082】

ＭＩＭＯエンコーディングは、送信機及び受信機で少なくとも２個のアンテナを必要とする２ｘ２ ＭＩＭＯシステムを目的とすることができる。この提案において、２個のＭＩＭＯエンコーディングモード、すなわち、ＦＲ−ＳＭ（ｆｕｌｌ−ｒａｔｅ ｓｐａｔｉａｌ ｍｕｌｔｉｐｌｅｘｉｎｇ）及びＦＲＦＤ−ＳＭ（ｆｕｌｌ−ｒａｔｅ ｆｕｌｌ−ｄｉｖｅｒｓｉｔｙ ｓｐａｔｉａｌ ｍｕｌｔｉｐｌｅｘｉｎｇ）が定義される。ＦＲ−ＳＭエンコーディングは、受信機側で比較的小さい複雑度の増加と共に容量の増加を提供するが、ＦＲＦＤ−ＳＭエンコーディングは、受信機側で大きい複雑度の増加と共に、容量の増加及び追加の多様性利得を提供する。提案されたＭＩＭＯエンコーディング方式は、アンテナ極性構成に対する制限を有さない。

【0083】

ＭＩＭＯ処理は、アドバンスドプロファイルフレームのために要求することができ、これは、アドバンスドプロファイルフレーム内の全てのＤＰがＭＩＭＯエンコーダによって処理されることを意味する。ＭＩＭＯ処理はＤＰレベルで適用することができる。星状マッパ出力（ｃｏｎｓｔｅｌｌａｔｉｏｎ ｍａｐｐｅｒ ｏｕｔｐｕｔ）（ＮＵＱ）のペア（ｅ_1,i及びｅ_2,i）は、ＭＩＭＯエンコーダの入力に供給することができる。ＭＩＭＯエンコーダ出力のペア（ｇ１，ｉ及びｇ２，ｉ）は、それぞれのＴＸアンテナのＯＦＤＭシンボル（ｌ）及び同一のキャリア（ｋ）によって送信され得る。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。

【0084】

図６は、本発明の他の実施例に係るＢＩＣＭブロックを示す図である。
図６に示したＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の実施例に該当する。
図６は、物理層シグナリング（ＰＬＳ）、非常境界チャネル（ＥＡＣ）及び高速情報チャネル（ＦＩＣ）の保護のためのＢＩＣＭブロックを示す。ＥＡＣは、ＥＡＳ情報を伝達するフレームの一部であって、ＦＩＣは、サービスと該当ベースＤＰとの間のマッピング情報を伝達するフレーム内の論理チャネルである。ＥＡＣ及びＦＩＣの細部事項については後で説明する。
図６を参照すると、ＰＬＳ、ＥＡＣ及びＦＩＣの保護のためのＢＩＣＭブロックは、ＰＬＳ ＦＥＣエンコーダ６０００、ビットインターリーバー６０１０、星状マッパ６０２０及びタイムインターリーバー６０３０を含むことができる。

【0085】

また、ＰＬＳ ＦＥＣエンコーダ６０００は、スクランブラ、ＢＣＨエンコーディング／ゼロ挿入ブロック、ＬＤＰＣエンコーディングブロック及びＬＤＰＣパリティパンクチャリングブロックを含むことができる。以下では、ＢＩＣＭブロックの各ブロックを説明する。
ＰＬＳ ＦＥＣエンコーダ６０００は、スクランブルされたＰＬＳ １／２データ、ＥＡＣ及びＦＩＣセクションをエンコードすることができる。

【0086】

スクランブラは、ＢＣＨエンコーディング及び短縮及びパンクチャされたＬＤＰＣエンコーディング前にＰＬＳ１データ及びＰＬＳ２データをスクランブルすることができる。

【0087】

ＢＣＨエンコーディング／ゼロ挿入ブロックは、ＰＬＳ保護のために短縮されたＢＣＨコードを用いてスクランブルされたＰＬＳ １／２データに対してアウターエンコーディングを行い、ＢＣＨエンコーディング後にゼロビットを挿入することができる。ＰＬＳ１データに対してのみ、ＬＤＰＣエンコーディング前にゼロ挿入の出力ビットがパーミュート（ｐｅｒｍｕｔｅ）され得る。

【0088】

ＬＤＰＣエンコーディングブロックは、ＬＤＰＣコードを用いてＢＣＨエンコーディング／ゼロ挿入ブロックの出力をエンコードすることができる。完全なコーディングブロック（Ｃ_ldpc）を生成するために、パリティビット（Ｐ_ldpc）がそれぞれのゼロ挿入ＰＬＳ情報ブロック（Ｉ_ldpc）から組織的にエンコードされ、その後に添付される。

【0089】

【数1】

【0090】

ＰＬＳ１及びＰＬＳ２に対するＬＤＰＣコードパラメータは、次の表４の通りである。

【0091】

【表4】

【0092】

ＬＤＰＣパリティパンクチャリングブロックは、ＰＬＳ１データ及びＰＬＳ２データに対してパンクチャリングを行うことができる。

【0093】

ＰＬＳ１データ保護に短縮が適用されると、任意のＬＤＰＣパリティビットは、ＬＤＰＣエンコーディング後にパンクチャされる。また、ＰＬＳ２データの保護のために、ＰＬＳ２のＬＤＰＣパリティビットはＬＤＰＣエンコーディング後にパンクチャされる。これらパンクチャされたビットは送信されない。
ビットインターリーバー６０１０は、それぞれ短縮及びパンクチャされたＰＬＳ１データ及びＰＬＳ２データをインターリーブする。
星状マッパ６０２０は、ビットインターリーブされたＰＬＳ１データ及びＰＬＳ２データを星状にマップすることができる。
タイムインターリーバー６０３０は、マップされたＰＬＳ１データ及びＰＬＳ２データをインターリーブすることができる。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。

【0094】

図７は、本発明の一実施例に係るフレームビルディングブロックを示す図である。
図７に示したフレームビルディングブロックは、図１を参照して説明したフレームビルディングブロック１０２０の実施例に該当する。
図７を参照すると、フレームビルディングブロックは、遅延補償ブロック７０００、セルマッパ７０１０及び周波数インターリーバー７０２０を含むことができる。以下では、フレームビルディングブロックのそれぞれのブロックを説明する。

【0095】

遅延補償ブロック７０００は、データパイプと対応ＰＬＳデータとの間のタイミングを調節し、送信端で時間が共に合わせられるように保証することができる。ＰＬＳデータは、入力フォーマッティングブロック及びＢＩＣＭブロックによって誘発されたデータパイプの遅延を処理することによって、データパイプと同一の量だけ遅延される。ＢＩＣＭブロックの遅延は、主にタイムインターリーバー５０５０による。帯域内シグナリングデータは、次のＴＩグループの情報を伝達し、シグナルされるＤＰより一つのフレームだけ速く伝達される。よって、遅延補償ブロックは、帯域内シグナリングデータを遅延させる。

【0096】

セルマッパ７０１０は、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルをフレーム内のＯＦＤＭシンボルのアクティブキャリアにマップすることができる。セルマッパ７０１０の基本機能は、もしあれば、ＤＰ、ＰＬＳセル及びＥＡＣ／ＦＩＣセルのそれぞれに対してＴＩによって生成されたデータセルをフレーム内のＯＦＤＭシンボルのそれぞれに対応するアクティブＯＦＤＭセルのアレイにマップすることである。サービスシグナリングデータ（ＰＳＩ（ｐｒｏｇｒａｍ ｓｐｅｃｉｆｉｃ ｉｎｆｏｒｍａｔｉｏｎ）／ＳＩ））は、データパイプによって個別的に集めて送信することができる。セルマッパは、スケジューラによって生成された動的情報及びフレーム構造の構成によって動作する。フレームの細部事項については後で説明する。

【0097】

周波数インターリーバー７０２０は、セルマッパ７０１０から受信されたデータセルをランダムにインターリーブし、周波数多様性を提供することができる。また、周波数インターリーバー７０２０は、異なるインターリービングシード（ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｅｄ）順序を用いて２個の順次的なＯＦＤＭシンボルで構成されるＯＦＤＭシンボルペアに対して動作し、単一フレーム内の最大のインターリービング利得を得ることができる。周波数インターリーバー７０２０の動作の細部事項については後で説明する。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。

【0098】

図８は、本発明の実施例に係るＯＦＤＭ生成ブロックを示す図である。
図８に示したＯＦＤＭ生成ブロックは、図１を参照して説明したＯＦＤＭ生成ブロック１０３０の実施例に該当する。
ＯＦＤＭ生成ブロックは、フレームビルディングブロックによって生成されたセルによってＯＦＤＭキャリアを変調し、パイロットを挿入し、送信される時間領域信号を生成する。また、このブロックは、保護区間を順次挿入し、ＰＡＰＲ（ｐｅａｋ−ｔｏ−ａｖｅｒａｇｅ ｐｏｗｅｒ ｒａｔｉｏ）減少処理を適用して最終ＲＦ信号を生成する。

【0099】

図８を参照すると、フレームビルディングブロックは、パイロット及び予約トーン挿入ブロック８０００、２Ｄ−ｅＳＦＮエンコーディングブロック８０１０、ＩＦＦＴ（ｉｎｖｅｒｓｅ ｆａｓｔ Ｆｏｕｒｉｅｒ ｔｒａｎｓｆｏｒｍ）ブロック８０２０、ＰＡＰＲ減少ブロック８０３０、保護区間挿入ブロック８０４０、プリアンブル挿入ブロック８０５０、他のシステム挿入ブロック８０６０及びＤＡＣブロック８０７０を含むことができる。以下では、フレームビルディングブロックのそれぞれのブロックを説明する。
パイロット及び予約トーン挿入ブロック８０００は、パイロット及び予約トーンを挿入することができる。

【0100】

ＯＦＤＭシンボル内の多様なセルは、パイロットとして知られた基準情報で変調され、パイロットは、受信機で先験的に知られた送信値を有する。パイロットセルの情報は、分散されたパイロット、反復パイロット（ｃｏｎｔｉｎｕａｌ ｐｉｌｏｔ）、エッジパイロット、ＦＳＳ（ｆｒａｍｅ ｓｉｇｎａｌｉｎｇ ｓｙｍｂｏｌ）パイロット及びＦＥＳ（ｆｒａｍｅ ｅｄｇｅ ｓｙｍｂｏｌ）パイロットで構成される。それぞれのパイロットは、パイロットタイプ及びパイロットパターンによって特定のブースティング電力レベルで送信される。パイロット情報の値は、任意の与えられたシンボル上のそれぞれの送信されたキャリアに対して一連の値である基準シーケンスから導出される。パイロットは、フレーム同期化、周波数同期化、時間同期化、チャネル推定及び送信モード識別に使用することができ、また、位相雑音をフォローする（ｆｏｌｌｏｗｉｎｇ）のに使用することができる。

【0101】

基準シーケンスから取得された基準情報は、フレームのプリアンブル、ＦＳＳ及びＦＥＳを除いた全てのシンボルで分散されたパイロットセルで送信される。反復パイロットは、フレームの全てのシンボルに挿入される。反復パイロットの数と位置は、ＦＦＴサイズ及び分散されたパイロットパターンに依存する。エッジキャリアは、プリアンブルシンボルを除いた全てのシンボル内のエッジパイロットである。これらは、スペクトルのエッジまで周波数補間を許容するために挿入される。ＦＳＳパイロットはＦＳＳに挿入され、ＦＥＳパイロットはＦＥＳに挿入される。これらは、フレームのエッジまで時間補間を許容するために挿入される。

【0102】

本発明の実施例に係るシステムは、ＳＦＮネットワークをサポートし、分散型ＭＩＳＯ方式は、選択的に非常にロバストな送信モードをサポートするのに使用される。２Ｄ−ｅＳＦＮは、多数のＴＸアンテナを用いる分散型ＭＩＳＯ方式であって、それぞれのＴＸアンテナはＳＦＮネットワーク内の異なる送信側に配置される。

【0103】

２Ｄ−ｅＳＦＮエンコーディングブロック８０１０は、ＳＦＮ構成で時間及び周波数多様性を生成するために２Ｄ−ｅＳＦＮ処理を行い、多数の送信機から送信された信号の位相を歪曲することができる。そのため、長い時間の間の低いフラットフェーディング又は深いフェーディングによるバーストエラーを緩和することができる。

【0104】

ＩＦＦＴブロック８０２０は、ＯＦＤＭ変調方式を用いて２Ｄ−ｅＳＦＮエンコーディングブロック８０１０からの出力を変調することができる。パイロットとして（又は予約トーンとして）指定されていないデータシンボル内の任意のセルは、周波数インターリーバーからのデータセルのうち一つを伝達する。セルはＯＦＤＭキャリアにマップされる。
ＰＡＰＲ減少ブロック８０３０は、時間領域内の多様なＰＡＰＲ減少アルゴリズムを用いて入力信号に対するＰＡＰＲ減少を行うことができる。

【0105】

保護区間挿入ブロック８０４０は保護区間を挿入することができ、プリアンブル挿入ブロック８０５０は信号の前にプリアンブルを挿入することができる。プリアンブルの構造の細部事項については後で説明する。他のシステム挿入ブロック８０６０は、時間領域で複数の放送送受信システムの信号をマルチプレクスし、放送サービスを提供する２個以上の異なる放送送信／受信システムのデータが同一のＲＦ信号帯域幅で同時に送信され得る。この場合、２個以上の異なる放送送受信システムは、異なる放送サービスを提供するシステムを称する。異なる放送サービスは、地上波放送サービス、モバイル放送サービスなどを称する。それぞれの放送サービスと関連するデータは、異なるフレームを通じて送信され得る。

【0106】

ＤＡＣブロック８０７０は、入力デジタル信号をアナログ信号に変換し、アナログ信号を出力することができる。ＤＡＣブロック８０７０から出力された信号は、物理層プロファイルによって多数の出力アンテナを介して送信され得る。本発明の実施例に係るＴＸアンテナは、垂直又は水平極性（ｐｏｌａｒｉｔｙ）を有することができる。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。

【0107】

図９は、本発明の実施例によって未来の放送サービスのための放送信号を受信する装置の構造を示す図である。

【0108】

本発明の実施例によって未来の放送サービスのための放送信号を受信する装置は、図１を参照して説明した未来の放送サービスのために放送信号を送信する装置に対応し得る。

【0109】

本発明の実施例によって未来の放送サービスのための放送信号を受信する装置は、同期化及び復調モジュール９０００、フレームパーシングモジュール９０１０、デマッピング及びデコーディングモジュール９０２０、出力プロセッサ９０３０及びシグナリングデコーディングモジュール９０４０を含むことができる。以下では、放送信号を受信する装置の各モジュールの動作を説明する。

【0110】

同期化及び復調モジュール９０００は、ｍ個のＲｘアンテナを介して入力信号を受信し、放送信号を受信する装置に対応するシステムに対して信号検出及び同期化を行い、放送信号を送信する装置によって行われる手続の逆の手続に対応する復調を行うことができる。

【0111】

フレームパーシングモジュール９１００は、入力信号フレームをパースし、ユーザによって選択されたサービスが送信されるデータを抽出することができる。放送信号を送信する装置がインターリービングを行うと、フレームパーシングモジュール９１００は、インターリービングの逆の手続に対応するデインターリービングを行うことができる。この場合、抽出される必要がある信号及びデータの位置は、シグナリングデコーディングモジュール９４００から出力されたデータをデコードし、放送信号を送信する装置によって生成されたシグナリング情報を回復することによって得ることができる。

【0112】

デマッピング及びデコーディングモジュール９２００は、入力信号をビット領域データに変換した後、必要に応じてデインターリービングを行うことができる。デマッピング及びデコーディングモジュール９２００は、送信効率のために適用されたマッピングに対してデマッピングを行い、デコーディングを通じて送信チャネルに対して生成された誤りを訂正することができる。この場合、デマッピング及びデコーディングモジュール９２００は、シグナリングデコーディングモジュール９４００から出力されたデータをデコードすることによって、デマッピング及びデコーディングに必要な送信パラメータを得ることができる。

【0113】

出力プロセッサ９３００は、放送信号を送信し、送信効率を改善する装置によって適用される多様な圧縮／信号処理手続の逆の手続を行うことができる。この場合、出力プロセッサ９３００は、シグナリングデコーディングモジュール９４００から出力されたデータから必要な制御情報を得ることができる。出力プロセッサ８３００の出力は、放送信号を送信する装置に入力される信号に対応し、ＭＰＥＧ−ＴＳ、ＩＰストリーム（ｖ４又はｖ６）及び一般ストリームであり得る。

【0114】

シグナリングデコーディングモジュール９４００は、同期化及び復調モジュール９０００によって復調された信号からＰＬＳ情報を得ることができる。上述したように、フレームパーシングモジュール９１００、デマッピング及びデコーディングモジュール９２００及び出力プロセッサ９３００は、シグナリングデコーディングモジュール９４００から出力されたデータを用いてその機能を実行することができる。

【0115】

図１０は、本発明の実施例に係るフレーム構造を示す図である。
図１０は、スーパーフレーム内のフレームタイプ及びＦＲＵの例示的な構成を示す。（ａ）は、本発明の実施例に係るスーパーフレームを示し、（ｂ）は、本発明の実施例に係るＦＲＵ（ｆｒａｍｅ ｒｅｐｅｔｉｔｉｏｎ ｕｎｉｔ）を示し、（ｃ）は、ＦＲＵ内の可変ＰＨＹプロファイルのフレームを示し、（ｄ）はフレームの構造を示す。

【0116】

スーパーフレームは８個のＦＲＵで構成することができる。ＦＲＵは、フレームのＴＤＭのための基本マルチプレキシング単位であって、スーパーフレーム内で８回繰り返される。

【0117】

ＦＲＵ内の各フレームは、ＰＨＹプロファイル（ベース、ハンドヘルド、アドバンスド）及びＦＥＴのうち一つに属する。ＦＲＵ内のフレームの最大許容数は４であり、与えられたＰＨＹプロファイルは、ＦＲＵ（例えば、ベース、ハンドヘルド、アドバンスド）で０倍から４倍までの任意の回数だけ表れ得る。ＰＨＹプロファイルの定義は、必要であれば、プリアンブル内のＰＨＹ＿ＰＲＯＦＩＬＥの予約値を用いて拡張することができる。

【0118】

ＦＥＴ部分は、含まれるならば、ＦＲＵの端に挿入される。ＦＥＴがＦＲＵに含まれると、スーパーフレームでＦＥＴの最小数は８である。ＦＥＴ部分が互いに隣接することは推薦されない。

【0119】

また、一つのフレームは、多数のＯＦＤＭシンボル及びプリアンブルに分離される。（ｄ）に示したように、フレームは、プリアンブル、一つ以上のフレームシグナリングシンボル（ＦＳＳ）、正常データシンボル及びフレームエッジシンボル（ＦＥＳ）を含む。

【0120】

プリアンブルは、高速フューチャーキャストＵＴＢシステム信号の検出が可能であり、信号の効率的な送受信のための基本送信パラメータのセットを提供する特殊シンボルである。プリアンブルの細部説明については後で説明する。

【0121】

ＦＳＳの主要目的はＰＬＳデータを伝達することにある。高速同期化及びチャネル推定、及びＰＬＳデータの高速デコーディングのために、ＦＳＳは、正常データシンボルより密集したパイロットパターンを有する。ＦＥＳは、正確にＦＳＳと同一のパイロットを有し、これは、ＦＥＳの直前のシンボルに対して外挿せず、ＦＥＳ内の周波数専用補間及び時間補間を可能にする。

【0122】

図１１は、本発明の実施例に係るフレームのシグナリング層構造を示す図である。
図１１は、３個の主要部分、すなわち、プリアンブルシグナリングデータ１１０００、ＰＬＳ１データ１１０１０及びＰＬＳ２データ１１０２０に分離されたシグナリング層構造を示す。全てのフレームでプリアンブルシンボルによって伝達されるプリアンブルの目的は、そのフレームの送信タイプ及び基本送信パラメータを指示することにある。ＰＬＳ１は、受信機がＰＬＳ２データにアクセスし、ＰＬＳ２データをデコードするようにし、これは、関心のあるＤＰにアクセスするパラメータを含む。ＰＬＳ２は、全てのフレームで伝達され、２個の主要部分、すなわち、ＰＬＳ２−ＳＴＡＴデータ及びＰＬＳ２−ＤＹＮデータに分離される。ＰＬＳ２データの静的及び動的部分には、必要であればパディングが後に来る。

【0123】

図１２は、本発明の実施例に係るプリアンブルシグナリングデータを示す図である。
プリアンブルシグナリングデータは、フレーム構造内で受信機がＰＬＳデータにアクセスし、ＤＰをトレースさせるのに必要な情報の２１ビットを伝達する。プリアンブルシグナリングの細部事項は次の通りである。

【0124】

ＰＨＹ＿ＰＲＯＦＩＬＥ：この３ビットフィールドは、現在のフレームのＰＨＹプロファイルタイプを示す。異なるＰＨＹプロファイルタイプのマッピングは、以下の表５に与えられる。

【0125】

【表5】

【0126】

ＦＦＴ＿ＳＩＺＥ：この２ビットフィールドは、以下の表６に記載したように、フレームグループ内の現在のフレームのＦＦＴサイズを示す。

【0127】

【表6】

【0128】

ＧＩ＿ＦＲＡＣＴＩＯＮ：この３ビットフィールドは、以下の表７に記載したように、現在のスーパーフレーム内の保護区間分数（ｆｒａｃｔｉｏｎ）値を示す。

【0129】

【表7】

【0130】

ＥＡＣ＿ＦＬＡＧ：この１ビットフィールドは、ＥＡＣが現在のフレームに提供されるか否かを示す。このフィールドが「１」に設定されると、ＥＡＳ（ｅｍｅｒｇｅｎｃｙ ａｌｅｒｔ ｓｅｒｖｉｃｅ）が現在のフレームで提供される。このフィールドが「０」に設定されると、ＥＡＳが現在のフレームで伝達されない。このフィールドは、スーパーフレーム内で動的にスイッチされ得る。

【0131】

ＰＩＬＯＴ＿ＭＯＤＥ：この１ビットフィールドは、プロファイルモードが現在のフレームグループ内の現在のフレームに対してモバイルモードであるのか、それとも固定モードであるのかを指示する。このフィールドが「０」に設定されると、モバイルパイロットモードが使用される。フィールドが「１」に設定されると、固定パイロットモードが使用される。

【0132】

ＰＡＰＲ＿ＦＬＡＧ：この１ビットフィールドは、ＰＡＰＲ減少が現在のフレームグループ内の現在のフレームに使用されるか否かを指示する。このフィールドが「１」に設定されると、ＰＡＰＲ減少にトーン予約（ｔｏｎｅ ｒｅｓｅｒｖａｔｉｏｎ）が使用される。このフィールドが「０」に設定されると、ＰＡＰＲ減少が使用されない。

【0133】

ＦＲＵ＿ＣＯＮＦＩＧＵＲＥ：この３ビットフィールドは、現在のスーパーフレーム内に存在するＦＲＵ（ｆｒａｍｅ ｒｅｐｅｔｉｔｉｏｎ ｕｎｉｔ）のＰＨＹプロファイルタイプ構成を示す。現在のスーパーフレームで伝達される全てのプロファイルタイプは、現在のスーパーフレーム内の全てのフレーム内のこのフィールドで識別される。３ビットフィールドは、以下の表８に示したように、各プロファイルに対する異なる定義を有する。

【0134】

【表8】

【0135】

ＲＥＳＥＲＶＥＤ：この７ビットフィールドが未来の使用のために予約される。

【0136】

図１３は、本発明の実施例に係るＰＬＳ１データを示す図である。
ＰＬＳ１データは、ＰＬＳ２の受信及びデコーディングを可能にするのに必要なパラメータを含む基本送信パラメータを提供する。上述したように、ＰＬＳ１データは、一つのフレームグループの全体のデュレーションの間に変更されない。ＰＬＳ１データのシグナリングフィールドの詳細な定義は次の通りである。

【0137】

ＰＲＥＡＭＢＬＥ＿ＤＡＴＡ：この２０ビットフィールドは、ＥＡＣ＿ＦＬＡＧを除いたプリアンブルシグナリングデータの写本である。
ＮＵＭ＿ＦＲＡＭＥ＿ＦＲＵ：この２ビットフィールドは、ＦＲＵ当たりのフレームの数を示す。
ＰＡＹＬＯＡＤ＿ＴＹＰＥ：この３ビットフィールドは、フレームグループで伝達されるペイロードデータのフォーマットを指示する。ＰＡＹＬＯＡＤ＿ＴＹＰＥは、表９に示したようにシグナルされる。

【0138】

【表9】

【0139】

ＮＵＭ＿ＦＳＳ：この２ビットフィールドは、現在のフレーム内のＦＳＳシンボルの数を示す。

【0140】

ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮ：この８ビットフィールドは、送信された信号フォーマットのバージョンを示す。ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮは、２個の４ビットフィールド、すなわち、メジャーバージョン及びマイナーバージョンに分離される。

【0141】

メジャーバージョン：ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮフィールドのＭＳＢ４ビットは、メジャーバージョン情報を示す。メジャーバージョンフィールドの変化は、非−下位−互換（ｎｏｎ−ｂａｃｋｗａｒｄ−ｃｏｍｐａｔｉｂｌｅ）変化を示す。デフォルト値は「００００」である。この標準に記載したバージョンにおいて、値は「００００」に設定される。

【0142】

マイナーバージョン：ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮのＬＳＢ４ビットは、マイナーバージョン情報を示す。マイナーバージョンフィールドの変化は下位互換性である。

【0143】

ＣＥＬＬ＿ＩＤ：これは、ＡＴＳＣネットワークで地理的なセルを固有に識別する１６ビットフィールドである。ＡＴＳＣセルカバレッジ領域は、フューチャーキャストＵＴＢシステムに使用される周波数の数に依存し、一つ以上の周波数で構成することができる。ＣＥＬＬ＿ＩＤの値が知られていないか、特定されていない場合、このフィールドは「０」に設定される。
ＮＥＴＷＯＲＫ＿ＩＤ：これは、現在のＡＴＳＣネットワークを固有に識別する１６ビットフィールドである。

【0144】

ＳＹＳＴＥＭ＿ＩＤ：この１６ビットフィールドは、ＡＴＳＣネットワーク内のフューチャーキャストＵＴＢシステムを固有に識別する。フューチャーキャストＵＴＢシステムは、入力が一つ以上の入力ストリーム（ＴＳ、ＩＰ、ＧＳ）であって、出力がＲＦ信号である地上波放送システムである。フューチャーキャストＵＴＢシステムは、もしあれば、一つ以上のＰＨＹプロファイル及びＦＥＴを伝達する。同一のフューチャーキャストＵＴＢシステムは、異なる入力ストリームを伝達することができ、異なる地理的領域で異なるＲＦ周波数を使用してローカルサービス挿入を許容する。フレーム構造及びスケジューリングは、一つの場所で制御され、フューチャーキャストＵＴＢシステム内で全ての送信に対して同一である。一つ以上のフューチャーキャストＵＴＢシステムは、全て同一の物理層構造及び構成を有することを意味する同一のＳＹＳＴＥＭ＿ＩＤを有することができる。

【0145】

次のループは、各フレームタイプのＦＲＵ構成及び長さを指示するのに使用されるＦＲＵ＿ＰＨＹ＿ＰＲＯＦＩＬＥ、ＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨ、ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮ及びＲＥＳＥＲＶＥＤで構成される。ループサイズは固定され、４個のＰＨＹプロファイル（ＦＥＴを含む）がＦＲＵ内でシグナルされる。ＮＵＭ＿ＦＲＡＭＥ＿ＦＲＵが４より小さいと、使用されないフィールドはゼロで充填される。

【0146】

ＦＲＵ＿ＰＨＹ＿ＰＲＯＦＩＬＥ：この３ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目（ｉは、ループインデックスである）フレームのＰＨＹプロファイルタイプを示す。このフィールドは、表８に示したように、同一のシグナリングフォーマットを使用する。

【0147】

ＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨ：この２ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目のフレームの長さを示す。ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮと共にＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨを用いて、フレームデュレーションの正確な値を得ることができる。

【0148】

ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮ：この３ビットフィールドは、連関したＦＲＵの（ｉ＋１）番目のフレームの保護区間分数値を示す。ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮは、表７によってシグナルされる。
ＲＥＳＥＲＶＥＤ：この４ビットフィールドが未来の使用のために予約される。
次のフィールドは、ＰＬＳ２データをデコードするパラメータを提供する。
ＰＬＳ２＿ＦＥＣ＿ＴＹＰＥ：この２ビットフィールドは、ＰＬＳ２保護によって使用されるＦＥＣタイプを示す。ＦＥＣタイプは、表１０によってシグナルされる。ＬＤＰＣコードの細部事項については後で説明する。

【0149】

【表10】

【0150】

ＰＬＳ２＿ＭＯＤ：この３ビットフィールドは、ＰＬＳ２によって使用される変調タイプを示す。変調タイプは、表１１によってシグナルされる。

【0151】

【表11】

【0152】

ＰＬＳ２＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、現在のフレームグループで伝達されるＰＬＳ２に対するフルコーディングブロック（ｆｕｌｌ ｃｏｄｅｄ ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃ_total＿_partial＿_block）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

【0153】

ＰＬＳ２＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ：この１４ビットフィールドは、現在のフレームグループに対するＰＬＳ２−ＳＴＡＴのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

【0154】

ＰＬＳ２＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴ：この１４ビットフィールドは、現在のフレームグループに対するＰＬＳ２−ＤＹＮのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

【0155】

ＰＬＳ２＿ＲＥＰ＿ＦＬＡＧ：この１ビットフラグは、現在のフレームグループでＰＬＳ２反復モードが使用されるか否かを示す。このフィールドが値「１」に設定されると、ＰＬＳ２反復モードが活性化される。このフィールドが値「０」に設定されると、ＰＬＳ２反復モードが非活性化される。

【0156】

ＰＬＳ２＿ＲＥＰ＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２反復が使用されるとき、現在のフレームグループの全てのフレームで伝達されるＰＬＳ２に対する部分コーディングブロック（ｐａｒｔｉａｌ ｃｏｄｅｄ ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃ_total＿_partial＿_block）を示す。反復が使用されない場合、このフィールドの値は０と同一である。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

【0157】

ＰＬＳ２＿ＮＥＸＴ＿ＦＥＣ＿ＴＹＰＥ：この２ビットフィールドは、次のフレームグループの全てのフレームで伝達されるＰＬＳ２に使用されるＦＥＣタイプを示す。ＦＥＣタイプは、表１０によってシグナルされる。

【0158】

ＰＬＳ２＿ＮＥＸＴ＿ＭＯＤ：この３ビットフィールドは、次のフレームグループの全てのフレームで伝達されるＰＬＳ２に使用される変調タイプを示す。変調タイプは、表１１によってシグナルされる。

【0159】

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＦＬＡＧ：この１ビットフィールドは、次のフレームグループでＰＬＳ２反復モードが使用されるか否かを示す。このフィールドが値「１」に設定されると、ＰＬＳ２反復モードが活性化される。このフィールドが値「０」に設定されると、ＰＬＳ２反復モードが非活性化される。

【0160】

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２反復が使用されるとき、次のフレームグループの全てのフレームで伝達されるＰＬＳ２に対するフルコーディングブロック（ｆｕｌｌ ｃｏｄｅｄ ｂｌｏｃｋｓ）の集合（ｃｏｌｌｅｃｔｉｏｎ）のサイズ（ＱＡＭセルの数として特定される）（Ｃ_total＿_partial＿_block）を示す。次のフレームグループで反復が使用されない場合、このフィールドの値は０と同一である。この値は、現在のフレームグループで一定である。

【0161】

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ：この１４ビットフィールドは、次のフレームグループに対するＰＬＳ２−ＳＴＡＴのビットサイズを示す。この値は、現在のフレームグループで一定である。

【0162】

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴ：この１４ビットフィールドは、次のフレームグループに対するＰＬＳ２−ＤＹＮのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

【0163】

ＰＬＳ２＿ＡＰ＿ＭＯＤＥ：この２ビットフィールドは、現在のフレームグループ内のＰＬＳ２に追加のパリティが提供されるか否かを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。下記の表１２は、このフィールドの値を示す。このフィールドが「００」に設定されると、現在のフレームでＰＬＳ２に対して追加のパリティが使用されない。

【0164】

【表12】

【0165】

ＰＬＳ２＿ＡＰ＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、ＰＬＳ２の追加のパリティビットのサイズ（ＱＡＭセルの数として特定される）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

【0166】

ＰＬＳ２＿ＮＥＸＴ＿ＡＰ＿ＭＯＤＥ：この２ビットフィールドは、次のフレームグループでＰＬＳ２に追加のパリティが提供されるか否かを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。表１２は、このフィールドの値を定義する。

【0167】

ＰＬＳ２＿ＮＥＸＴ＿ＡＰ＿ＳＩＺＥ＿ＣＥＬＬ：この１５ビットフィールドは、次のフレームグループの全てのフレームでのＰＬＳ２の追加のパリティビットのサイズ（ＱＡＭセルの数として特定される）を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

【0168】

ＲＥＳＥＲＶＥＤ：この３２ビットフィールドが未来の使用のために予約される。
ＣＲＣ＿３２：全体のＰＬＳ１シグナリングに適用される３２ビットエラー検出コード

【0169】

図１４は、本発明の実施例に係るＰＬＳ２データを示す図である。
図１４は、ＰＬＳ２データのＰＬＳ２−ＳＴＡＴデータを示す。ＰＬＳ２−ＳＴＡＴデータは、フレームグループ内で同一であるが、ＰＬＳ２−ＤＹＮデータは現在のフレームに特定された情報を提供する。

【0170】

ＰＬＳ２−ＳＴＡＴデータのフィールドの細部事項は次の通りである。
ＦＩＣ＿ＦＬＡＧ：この１ビットフィールドは、ＦＩＣが現在のフレームグループに使用されるか否かを示す。このフィールドが「１」に設定されると、ＦＩＣが現在のフレームで提供される。このフィールドが「０」に設定されると、ＦＩＣが現在のフレームで伝達されない。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

【0171】

ＡＵＸ＿ＦＬＡＧ：この１ビットフィールドは、現在のフレームグループで補助ストリームが使用されるか否かを示す。このフィールドが「１」に設定されると、補助ストリームが現在のフレームで提供される。このフィールドが「０」に設定されると、補助ストリームが現在のフレームで伝達されない。この値は、現在のフレームグループの全体のデュレーションの間に一定である。

【0172】

ＮＵＭ＿ＤＰ：この６ビットフィールドは、現在のフレームで伝達されるＤＰの数を示す。このフィールドの値は、１〜６４の範囲内にあり、ＤＰの数はＮＵＭ＿ＤＰ＋１である。
ＤＰ＿ＩＤ：この６ビットフィールドは、ＰＨＹプロファイル内でＤＰを固有に識別する。
ＤＰ＿ＴＹＰＥ：この３ビットフィールドはＤＰのタイプを示す。これは、以下の表１３によってシグナルされる。

【0173】

【表13】

【0174】

ＤＰ＿ＧＲＯＵＰ＿ＩＤ：この８ビットフィールドは、現在のＤＰが連関したＤＰグループを識別する。これは、受信機が特定のサービスと連関したサービスコンポーネントのＤＰにアクセスするのに使用することができ、これらＤＰは同一のＤＰ＿ＧＲＯＵＰ＿ＩＤを有する。

【0175】

ＢＡＳＥ＿ＤＰ＿ＩＤ：この６ビットフィールドは、管理層で使用されるサービスシグナリングデータ（ＰＳＩ／ＳＩ）を伝達するＤＰを示す。ＢＡＳＥ＿ＤＰ＿ＩＤで指示されたＤＰは、サービスシグナリングデータのみを伝達する専用ＤＰ又はサービスデータと共にサービスシグナリングデータを伝達する正常ＤＰであり得る。

【0176】

ＤＰ＿ＦＥＣ＿ＴＹＰＥ：この２ビットフィールドは、連関したＤＰによって使用されるＦＥＣタイプを示す。ＦＥＣタイプは、以下の表１４によってシグナルされる。

【0177】

【表14】

【0178】

ＤＰ＿ＣＯＤ：この４ビットフィールドは、連関したＤＰによって使用されるコードレートを示す。コードレートは、以下の表１５によってシグナルされる。

【0179】

【表15】

【0180】

ＤＰ＿ＭＯＤ：この４ビットフィールドは、連関したＤＰによって使用される変調を示す。変調は、以下の表１６によってシグナルされる。

【0181】

【表16】

【0182】

ＤＰ＿ＳＳＤ＿ＦＬＡＧ：この１ビットフィールドは、ＳＳＤモードが連関したＤＰで使用されるか否かを示す。このフィールドが値「１」に設定されると、ＳＳＤが使用される。このフィールドが値「０」に設定されると、ＳＳＤが使用されない。

【0183】

ＰＨＹ＿ＰＲＯＦＩＬＥがアドバンスドプロファイルを示す「０１０」と同一である場合のみに次のフィールドが表れる。

【0184】

ＤＰ＿ＭＩＭＯ：この３ビットフィールドは、連関したＤＰにいずれのタイプのＭＩＭＯエンコーディングプロセスが適用されるのかを示す。ＭＩＭＯエンコーディングプロセスのタイプは、表１７によってシグナルされる。

【0185】

【表17】

【0186】

ＤＰ＿ＴＩ＿ＴＹＰＥ：この１ビットフィールドは、時間インターリービングのタイプを示す。「０」の値は、一つのＴＩグループが一つのフレームに対応し、一つ以上のＴＩブロックを含むことを示す。「１」の値は、一つのＴＩグループが１より多いフレームで伝達され、一つのＴＩブロックのみを含むことを示す。

【0187】

ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ：２ビットフィールドの使用（許容される値が１、２、４、８のみである）は、次のようにＤＰ＿ＴＩ＿ＴＹＰＥフィールド内に設定された値によって決定される。

【0188】

ＤＰ＿ＴＩ＿ＬＥＮＧＴＨが値「１」に設定されると、このフィールドは、ＰＩ、すなわち、各ＴＩグループがマップされるフレームの数を示し、ＴＩグループ当たりに一つのＴＩブロックがある（Ｎ_TI＝１）。２ビットフィールドを有する許容されたＰ_I値は、以下の表１８で定義される。

【0189】

ＤＰ＿ＴＩ＿ＴＹＰＥが「０」に設定されると、このフィールドは、ＴＩグループ当たりのＴＩブロックの数（ＮＴＩ）を示し、フレーム当たりに一つのＴＩグループがある（Ｐ_I＝１）。２ビットフィールドを有する許容されたＰ_I値は、以下の表１８で定義される。

【0190】

【表18】

【0191】

ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ：この２ビットフィールドは、連関したＤＰに対するフレームグループ内のフレーム区間（Ｉ_JUMP）を示し、許容される値は１、２、４、８である（対応する２ビットフィールドは、それぞれ「００」、「０１」、「１０」、「１１」である）。フレームグループの全てのフレームで表れないＤＰに対して、このフィールドの値は連続的なフレーム間の間隔と同一である。例えば、ＤＰがフレーム１、５、９、１３などで表れると、このフィールドは「４」に設定される。全てのフレームで表れるＤＰに対して、このフィールドは「１」に設定される。

【0192】

ＤＰ＿ＴＩ＿ＢＹＰＡＳＳ：この１ビットフィールドは、タイムインターリーバー５０５０の利用可能性を決定する。ＤＰに対して時間インターリービングが使用されない場合、これは「１」に設定される。時間インターリービングが使用される場合、これは「０」に設定される。

【0193】

ＤＰ＿ＦＩＲＳＴ＿ＦＲＡＭＥ＿ＩＤＸ：この５ビットフィールドは、現在ＤＰが発生するスーパーフレームの第１フレームのインデックスを示す。ＤＰ＿ＦＩＲＳＴ＿ＦＲＡＭＥ＿ＩＤＸの値は０〜３１の範囲内にある。

【0194】

ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸ：この１０ビットフィールドは、このＤＰに対するＤＰ＿ＮＵＭ＿ＢＬＯＣＫＳの最大値を示す。このフィールドの値は、ＤＰ＿ＮＵＭ＿ＢＬＯＣＫＳと同一の範囲を有する。

【0195】

ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥ：この２ビットフィールドは、与えられたＤＰによって伝達されるペイロードデータのタイプを示す。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥは、以下の表１９によってシグナルされる。

【0196】

【表19】

【0197】

ＤＰ＿ＩＮＢＡＮＤ＿ＭＯＤＥ：この２ビットフィールドは、現在のＤＰが帯域内シグナリング情報を伝達するか否かを示す。帯域内シグナリングタイプは、以下の表２０によってシグナルされる。

【0198】

【表20】

【0199】

ＤＰ＿ＰＲＯＴＯＣＯＬ＿ＴＹＰＥ：この２ビットフィールドは、与えられたＤＰによって伝達されるペイロードのプロトコルタイプを示す。入力ペイロードタイプが選択されると、以下の表２１によってシグナルされる。

【0200】

【表21】

【0201】

ＤＰ＿ＣＲＣ＿ＭＯＤＥ：この２ビットフィールドは、入力フォーマッティングブロックでＣＲＣエンコーディングが使用されるか否かを示す。ＣＲＣモードは、以下の表２２によってシグナルされる。

【0202】

【表22】

【0203】

ＤＮＰ＿ＭＯＤＥ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるヌル−パケット削除モードを示す。ＤＮＰ＿ＭＯＤＥは、以下の表２３によってシグナルされる。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）でない場合、ＤＮＰ＿ＭＯＤＥは値「００」に設定される。

【0204】

【表23】

【0205】

ＩＳＳＹ＿ＭＯＤＥ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるＩＳＳＹモードを示す。ＩＳＳＹ＿ＭＯＤＥは、以下の表２４によってシグナルされる。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）でない場合、ＩＳＳＹ＿ＭＯＤＥは値「００」に設定される。

【0206】

【表24】

【0207】

ＨＣ＿ＭＯＤＥ＿ＴＳ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定されるとき、連関したＤＰによって使用されるＴＳヘッダ圧縮モードを示す。
ＨＣ＿ＭＯＤ＿ＴＳは、以下の表２５によってシグナルされる。

【0208】

【表25】

【0209】

ＨＣ＿ＭＯＤＥ＿ＩＰ：この２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＩＰ（「０１」）に設定されるときのＩＰヘッダ圧縮モードを示す。ＨＣ＿ＭＯＤ＿ＩＰは、以下の表２６によってシグナルされる。

【0210】

【表26】

【0211】

ＰＩＤ：この１３ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（「００」）に設定され、ＨＣ＿ＭＯＤＥ＿ＴＳが「０１」又は「１０」に設定されるときのＴＳヘッダ圧縮のためのＰＩＤ番号を示す。
ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、未来の使用のために予約される。
ＦＩＣ＿ＦＬＡＧが「１」と同一である場合のみに次のフィールドが表れる。
ＦＩＣ＿ＶＥＲＳＩＯＮ：この８ビットフィールドは、ＦＩＣのバージョン番号を示す。
ＦＩＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ：この１３ビットフィールドは、ＦＩＣのバイト長さを示す。
ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、未来の使用のために予約される。
ＡＵＸ＿ＦＬＡＧが「１」と同一である場合のみに次のフィールドが表れる。
ＮＵＭ＿ＡＵＸ：この４ビットフィールドは、補助ストリームの数を示す。ゼロは、補助ストリームが使用されないことを意味する。
ＡＵＸ＿ＣＯＮＦＩＧ＿ＲＦＵ：この８ビットフィールドは、未来の使用のために予約される。
ＡＵＸ＿ＳＴＲＥＡＭ＿ＴＹＰＥ：この４ビットフィールドは、現在の補助ストリームのタイプを示すための未来の使用のために予約される。
ＵＸ＿ＰＲＩＶＡＴＥ＿ＣＯＮＦＩＧ：この２８ビットフィールドは、補助ストリームをシグナルするための未来の使用のために予約される。

【0212】

図１５は、本発明の他の実施例に係るＰＬＳ２データを示す図である。
図１５は、ＰＬＳ２データのＰＬＳ２−ＤＹＮデータを示す。ＰＬＳ２−ＤＹＮデータの値は、一つのフレームグループのデュレーションの間に変化可能であり、フィールドのサイズは一定に維持される。
ＰＬＳ２−ＤＹＮデータのフィールドの細部事項は次の通りである。

【0213】

ＦＲＡＭＥ＿ＩＮＤＥＸ：この５ビットフィールドは、スーパーフレーム内の現在のフレームのフレームインデックスを示す。スーパーフレームの第１フレームのインデックスは「０」に設定される。

【0214】

ＰＬＳ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲ：この４ビットフィールドは、構成が変更される前のスーパーフレームの数を示す。構成において、変更された後のスーパーフレームは、このフィールド内でシグナルされる値によって指示される。このフィールドが値「００００」に設定されると、スケジュールされた変化が予想されないことを意味し、値「１」は、次のスーパーフレームで変化があることを意味する。

【0215】

ＦＩＣ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲ：この４ビットフィールドは、構成（すなわち、ＦＩＣの内容）が変更される前のスーパーフレームの数を示す。構成において、変更された後のスーパーフレームは、このフィールド内でシグナルされる値によって指示される。このフィールドが値「００００」に設定されると、スケジュールされた変化が予想されないことを意味し、値「０００１」は、次のスーパーフレームで変化があることを意味する。
ＲＥＳＥＲＶＥＤ：この１６ビットフィールドは、未来の使用のために予約される。
ＮＵＭ＿ＤＰを通じてループで次のフィールドが表れ、これは、現在のフレームで伝達されるＤＰと連関したパラメータを示す。
ＤＰ＿ＩＤ：この６ビットフィールドは、ＰＨＹプロファイル内のＤＰを固有に指示する。

【0216】

ＤＰ＿ＳＴＡＲＴ：この１５ビット（又は１３ビット）フィールドは、ＤＰＵアドレッシング方式を用いて第１ＤＰの開始位置を示す。ＤＰ＿ＳＴＡＲＴフィールドは、以下の表２７に示したように、ＰＨＹプロファイル及びＦＦＴサイズによって異なる長さを有する。

【0217】

【表27】

【0218】

ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ：この１０ビットフィールドは、現在のＤＰに対する現在のＴＩグループ内のＦＥＣブロックの数を示す。ＤＰ＿ＮＵＭ＿ＢＬＯＣＫの値は０〜１０２３の範囲内にある。
ＲＥＳＥＲＶＥＤ：この８ビットフィールドは、未来の使用のために予約される。
次のフィールドは、ＥＡＣと連関したＦＩＣパラメータを示す。
ＥＡＣ＿ＦＬＡＧ：この１ビットフィールドは、現在のフレーム内のＥＡＣの存在を示す。このビットは、プリアンブル内のＥＡＣ＿ＦＬＡＧと同一の値である。
ＥＡＳ＿ＷＡＫＥ＿ＵＰ＿ＶＥＲＳＩＯＮ＿ＮＵＭ：この８ビットフィールドは、ウェイクアップ指示のバージョン番号を示す。

【0219】

ＥＡＣ＿ＦＬＡＧフィールドが「１」と同一である場合、次の１２ビットは、ＥＡＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥフィールドに対して割り当てられる。ＥＡＣ＿ＦＬＡＧフィールドが「０」と同一である場合、次の１２ビットは、ＥＡＣ＿ＣＯＵＮＴＥＲに割り当てられる。
ＥＡＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ：この１２ビットフィールドは、ＥＡＣのバイト長さを示す。
ＥＡＣ＿ＣＯＵＮＴＥＲ：この１２ビットフィールドは、ＥＡＣが到逹するフレームの前のフレームの数を示す。
ＡＵＸ＿ＦＬＡＧフィールドが「１」と同一である場合にのみ次のフィールドが表れる。
ＡＵＸ＿ＰＲＩＶＡＴＥ＿ＤＹＮ：この４８ビットフィールドは、補助ストリームをシグナルするための未来使用のために予約される。このフィールドの意味は、構成可能なＰＬＳ２−ＳＴＡＴ内のＡＵＸ＿ＳＴＲＥＡＭ＿ＴＹＰＥの値に依存する。
ＣＲＣ＿３２：全体のＰＬＳ２に適用される３２ビットエラー検出コード。

【0220】

図１６は、本発明の実施例に係るフレームの論理構造を示す図である。
上述したように、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルは、フレーム内のＯＦＤＭシンボルのアクティブキャリアにマップされる。ＰＬＳ１及びＰＬＳ２は、まず、一つ以上のＦＳＳにマップされる。その後、もしあれば、ＥＡＣセルがＰＬＳフィールドの直後にマップされ、その後、もしあれば、ＦＩＣセルがマップされる。もしあれば、ＤＰは、ＰＬＳ又はＥＡＣ、ＦＩＣの後にマップされる。まず、タイプ１ ＤＰが後に来た後、タイプ２ ＤＰが後に来る。ＤＰのタイプの細部事項については後で説明する。任意の場合、ＤＰは、ＥＡＳのための任意の特殊データ又はサービスシグナリングデータを伝達することができる。もしあれば、補助ストリーム又は各ストリームがＤＰの後に来た後、ダミーセルが後に来る。これら全てを上述した順序、すなわち、ＰＬＳ、ＥＡＣ、ＦＩＣ、ＤＰ、補助ストリーム及びダミーデータセルの順にマップすることは、フレーム内のセル容量を正確に充填する。

【0221】

図１７は、本発明の実施例に係るＰＬＳマッピングを示す図である。
ＰＬＳセルは、ＦＳＳのアクティブキャリアにマップされる。ＰＬＳによって占有されたセルの数に依存して、一つ以上のシンボルがＦＳＳとして指定され、ＦＳＳの数（ＮＦＳＳ）は、ＰＬＳ１内のＮＵＭ＿ＦＳＳによってシグナルされる。ＦＳＳは、ＰＬＳセルを伝達する特殊シンボルである。ロバスト性及びレイテンシ（ｌａｔｅｎｃｙ）はＰＬＳの重要な問題であるので、ＦＳＳは、ＦＳＳ内の周波数専用補間及び高速同期化を許容するより高い密度のパイロットを有する。

【0222】

ＰＬＳセルは、図１７の例に示したように、トップ−ダウン（ｔｏｐ−ｄｏｗｎ）方式でＮＦＳＳ個のＦＳＳのアクティブキャリアにマップされる。ＰＬＳ１セルは、セルインデックスの増加順に第１ＦＳＳの第１セルから先にマップされる。ＰＬＳ２セルは、ＰＬＳ１の最後のセルの直後にマップされ、第１ＦＳＳの最後のセルインデックスまでマッピングが下向きに継続される。要求されるＰＬＳセルの総数が一つのＦＳＳのアクティブキャリアの数を超えると、マッピングは、次のＦＳＳに進行し、第１ＦＳＳと正確に同一の方式で継続される。

【0223】

ＰＬＳマッピングの完了後、ＤＰが次に伝達される。ＥＡＣ、ＦＩＣ又はＥＡＣ及びＦＩＣが現在のフレームに存在すると、これらはＰＬＳと「正常」ＤＰとの間に配置される。

【0224】

図１８は、本発明の実施例に係るＥＡＣマッピングを示す図である。
ＥＡＣは、ＥＡＳメッセージを伝達する専用チャネルであって、ＥＡＳに対するＤＰにリンクされる。ＥＡＳサポートは提供されるが、ＥＡＣ自体は、全てのフレームに存在することもあり、全てのフレームに存在しないこともある。もしあれば、ＥＡＣはＰＬＳ２セルの直後にマップされる。ＥＡＣは、ＰＬＳセル以外に、ＦＩＣ、ＤＰ、補助ストリーム及びダミーセルのうちいずれかの後に来ない。ＥＡＣセルをマップする順序はＰＬＳと正確に同一である。

【0225】

ＥＡＣセルは、図１８に示したように、セルインデックスの増加順にＰＬＳ２の次のセルからマップされる。ＥＡＳメッセージサイズによって、ＥＡＣセルは、図１８に示したようにいくつかのシンボルを占有する。

【0226】

ＥＡＣセルは、ＰＬＳ２の最後のセルの直後にマップされ、マッピングは、最後のＦＳＳの最後のセルインデックスまで下向きに継続される。要求されるＥＡＣの総数が最後のＦＳＳの残りのアクティブキャリアの数を超えると、マッピングは次のシンボルに進行し、ＦＳＳと正確に同一の方式で継続される。この場合のマッピングのための次のシンボルは正常データシンボルであって、これは、ＦＳＳより多くのアクティブキャリアを有する。

【0227】

ＥＡＣマッピングの完了後、もし存在すれば、ＦＩＣが次に伝達される。（ＰＬＳ２フィールドでシグナルされることによって）ＦＩＣが送信されないと、ＤＰはＥＡＣの最後のセルの直後にマップされる。

【0228】

図１９は、本発明の実施例に係るＦＩＣマッピングを示す図である。
（ａ）は、ＥＡＣがないＦＩＣの例示的なマッピングを示し、（ｂ）は、ＥＡＣがあるＦＩＣの例示的なマッピングを示す。

【0229】

ＦＩＣは、高速サービス獲得及びチャネルスキャニングを可能にする層間（ｃｒｏｓｓ−ｌａｙｅｒ）情報に対する専用チャネルである。この情報は、主に各ブロードキャスタのＤＰとサービスとの間の情報を結合するチャネルを含む。高速スキャンのために、受信機は、ＦＩＣをデコードし、ブロードキャスタＩＤ、サービスの数及びＢＡＳＥ＿ＤＰ＿ＩＤなどの情報を得ることができる。高速サービスの獲得のために、ＦＩＣに加えて、ベースＤＰがＢＡＳＥ＿ＤＰ＿ＩＤを用いてデコードされ得る。伝達される内容以外に、ベースＤＰは、正常ＤＰと正確に同一の方式でエンコードされ、フレームにマップされる。そのため、ベースＤＰに対して追加の説明が要求されない。ＦＩＣデータが生成されて管理層で消費される。ＦＩＣデータの内容は、管理層の説明書に記載した通りである。

【0230】

ＦＩＣデータは選択的であり、ＦＩＣの使用は、ＰＬＳ２の静的部分内のＦＩＣ＿ＦＬＡＧパラメータによってシグナルされる。ＦＩＣが使用されると、ＦＩＣ＿ＦＬＡＧが「１」に設定され、ＦＩＣのためのシグナリングフィールドはＰＬＳ２の静的部分に定義される。このフィールドでは、ＦＩＣ＿ＶＥＲＳＩＯＮ及びＦＩＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥがシグナルされる。ＦＩＣは、ＰＬＳ２と同一の変調、コーディング及び時間インターリービングパラメータを用いる。ＦＩＣは、ＰＬＳ２＿ＭＯＤＥ及びＰＬＳ２＿ＦＥＣなどの同一のシグナリングパラメータを共有する。もしあれば、ＦＩＣデータは、ＰＬＳ２又は、もしあれば、ＥＡＣの直後にマップされる。ＦＩＣは、任意の正常ＤＰ、補助ストリーム又はダミーセルの後にマップされない。ＦＩＣセルをマップする方法はＥＡＣと正確に同一であり、これはＰＬＳと同一である。

【0231】

ＰＬＳの後にＥＡＣがない場合、ＦＩＣセルは、（ａ）の例に示したように、セルインデックスの増加順にＰＬＳ２の次のセルからマップされる。ＦＩＣデータサイズによって、ＦＩＣセルは、（ｂ）に示したように、いくつかのシンボルにわたってマップされ得る。

【0232】

ＦＩＣセルは、ＰＬＳ２の最後のセルの直後にマップされ、マッピングは、最後のＦＳＳの最後のセルインデックスまで下向きに継続される。要求されるＦＩＣセルの総数が最後のＦＳＳの残りのアクティブキャリアの数を超えると、マッピングは次のシンボルに進行し、ＦＳＳと正確に同一の方式で継続される。この場合のマッピングのための次のシンボルは、ＦＳＳより多くのアクティブキャリアを有する正常データシンボルである。

【0233】

ＥＡＳメッセージが現在のフレームで送信されると、ＥＡＣはＦＩＣに先行し、ＦＩＣセルは、（ｂ）に示したように、セルインデックスの増加順にＥＡＣの次のセルからマップされる。
ＦＩＣマッピングの完了後、一つ以上のＤＰがマップされ、その後、もしあれば、補助ストリーム及びダミーセルがマップされる。

【0234】

図２０は、本発明の実施例に係るＤＰのタイプを示す図である。
図２０の（ａ）はタイプ１ ＤＰを示し、（ｂ）はタイプ２ ＤＰを示す。

【0235】

先行チャネル、すなわち、ＰＬＳ、ＥＡＣ及びＦＩＣがマップされた後、ＤＰのセルがマップされる。ＤＰは、マッピング方法によって２個のタイプのうち一つに分類される。
タイプ１ ＤＰ：ＤＰは、ＴＤＭによってマップされる。
タイプ２ ＤＰ：ＤＰは、ＦＤＭによってマップされる。

【0236】

ＤＰのタイプは、ＰＬＳ２の静的部分でＤＰ＿ＴＹＰＥフィールドによって指示される。図２０は、タイプ１ ＤＰ及びタイプ２ ＤＰのマッピング順序を示す。タイプ１ ＤＰは、まず、セルインデックスの増加順にマップされ、最後のセルインデックスに到逹した後、シンボルインデックスが１ずつ増加する。次のシルボル内で、ＤＰは、ｐ＝０からセルインデックスの増加順に継続してマップされる。一つのフレームで共にマップされた多数のＤＰで、タイプ１ ＤＰのそれぞれは、ＤＰのＴＤＭマルチプレキシングと類似する形に時間でグループ化される。

【0237】

タイプ２ ＤＰは、まず、シンボルインデックスの増加順にマップされ、フレームの最後のＯＦＤＭシンボルに到逹した後、セルインデックスは１ずつ増加し、シンボルインデックスは第１利用可能なシンボルに後退し、そのシンボルインデックスから増加する。一つのフレームで多数のＤＰを共にマップした後、タイプ２ ＤＰのそれぞれは、ＤＰのＦＤＭマルチプレキシングと類似する形に周波数でグループ化される。

【0238】

一つの制限が必要であれば、すなわち、タイプ１ ＤＰが常にタイプ２ ＤＰに先行すると、タイプ１ ＤＰ及びタイプ２ ＤＰはフレーム内で共存し得る。タイプ１及びタイプ２ ＤＰを伝達するＯＦＤＭセルの総数は、ＤＰの送信のために利用可能なＯＦＤＭセルの総数を超えることができない。

【0239】

【数2】

【0240】

ここで、ＤＤＰ１は、タイプ１ ＤＰによって占有されるＯＦＤＭセルの数であり、ＤＤＰ２は、タイプ２ ＤＰによって占有されるＯＦＤＭセルの数である。ＰＬＳ、ＥＡＣ、ＦＩＣは、いずれもタイプ１ ＤＰと同一の方式でマップされるので、これらは全て「タイプ１のマッピング規則」に従う。そのため、タイプ１のマッピングは、常にタイプ２のマッピングより先行する。

【0241】

図２１は、本発明の実施例に係るＤＰマッピングを示す図である。
（ａ）は、タイプ１ ＤＰをマップするためのＯＦＤＭセルのアドレッシングを示し、（ｂ）は、タイプ２ ＤＰをマップするためのＯＦＤＭセルのアドレッシングを示す。

【0242】

タイプ１ ＤＰ（０，ＤＤＰ１−１）をマップするためのＯＦＤＭセルのアドレッシングは、タイプ１ ＤＰのアクティブデータセルのために定義される。アドレッシング方式は、タイプ１ ＤＰのそれぞれに対するＴＩからのセルがアクティブデータセルに割り当てられる順序を定義する。また、これは、ＰＬＳ２の動的部分内のＤＰの位置をシグナルするのに使用される。

【0243】

ＥＡＣ及びＦＩＣなしで、アドレス０は、最後のＦＳＳ内のＰＬＳを伝達する最後のセルの直後のセルを称する。ＥＡＣが送信され、ＦＩＣがその該当フレームでない場合、アドレス０は、ＥＡＣを伝達する最後のセルの直後のセルを称する。ＦＩＣが該当フレームで送信されると、アドレス０は、ＦＩＣを伝達する最後のセルの直後のセルを称する。タイプ１ ＤＰに対するアドレス０は、（ａ）に示したように、２個の異なるケースを考慮して算出することができる。（ａ）に示した例において、ＰＬＳ、ＥＡＣ及びＦＩＣは全て送信されると仮定する。ＥＡＣ及びＦＩＣのうち一つ又は二つとも省略される場合への拡張は容易である。（ａ）の左側に示したように、ＦＩＣまでの全てのセルをマップした後、ＦＳＳ内に残りのセルが残っている。

【0244】

タイプ２ ＤＰ（０，…，ＤＤＰ２−１）をマップするＯＦＤＭセルのアドレッシングは、タイプ２ ＤＰのアクティブデータセルのために定義される。アドレッシング方式は、タイプ２ ＤＰのそれぞれに対するＴＩからのセルがアクティブデータセルに割り当てられる順序を定義する。また、これは、ＰＬＳ２の動的部分内のＤＰの位置をシグナルするのに使用される。

【0245】

（ｂ）に示したように、３個の少し異なるケースが可能である。（ｂ）の左側上に示した第１ケースでは、最後のＦＳＳ内のセルはタイプ２ ＤＰマッピングに用いられる。中間に示した第２ケースでは、ＦＩＣが正常シンボルのセルを占めるが、そのシンボル上のＦＩＣセルの数はＣ_FSSより小さい。（ｂ）の右側に示した第３ケースは、そのシンボル上にマップされたＦＩＣセルの数がＣ_FSSを超えることを除いては第２ケースと同一である。

【0246】

ＰＬＳ、ＥＡＣ及びＦＩＣは、タイプ１ ＤＰと同一の「タイプ１のマッピング規則」に従うので、タイプ１ ＤＰがタイプ２ ＤＰに先行する場合への拡張は簡単である。
データパイプ単位（ＤＰＵ）は、データセルをフレーム内のＤＰに割り当てる基本単位である。

【0247】

ＤＰＵは、フレーム内にＤＰを位置させるシグナリング単位として定義される。セルマッパ７０１０は、ＤＰのそれぞれに対するＴＩによって生成されたセルをマップすることができる。タイムインターリーバー５０５０は、一連のＴＩブロックを出力し、それぞれのＴＩブロックは、セルのセットで構成される可変数（ｖａｒｉａｂｌｅ ｎｕｍｂｅｒ）のＸＦＥＣＢＬＯＣＫを含む。ＸＦＥＣＢＬＯＣＫ内のセルの数（Ｎ_cells）は、ＦＥＣＢＬＯＣＫサイズ（Ｎ_ldpc）及び星状シンボル当たりの送信ビット数に依存する。ＤＰＵは、与えられたＰＨＹプロファイルでサポートされるＸＦＥＣＢＬＯＣＫ内のセルの数（Ｎ_cells）の全ての可能な値の最も大きい共通除数（ｄｉｖｉｓｏｒ）として定義される。セル内のＤＰＵの長さはＬ_DPUとして定義される。各ＰＨＹプロファイルがＦＥＣＢＬＯＣＫサイズ及び星状シンボル当たりに異なる数の異なる組み合わせをサポートするので、Ｌ_DPUはＰＨＹプロファイルに基づいて定義される。

【0248】

図２２は、本発明の実施例に係るＦＥＣ構造を示す図である。
図２２は、ビットインターリービング前の本発明の実施例に係るＦＥＣ構造を示す。上述したように、データＦＥＣエンコーダは、入力ＢＢＦに対してＦＥＣエンコーディングを行い、アウターコーディング（ＢＣＨ）及びインナーコーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手続を生成することができる。図示したＦＥＣ構造はＦＥＣＢＬＯＣＫに対応する。また、ＦＥＣＢＬＯＣＫ及びＦＥＣ構造は、ＬＤＰＣコードワードの長さに対応する同一の値を有する。

【0249】

図２２に示したように、ＢＣＨエンコーディングはそれぞれのＢＢＦ（Ｋ_bchビット）に適用され、ＬＤＰＣエンコーディングはＢＣＨエンコーディングＢＢＦ（Ｋ_ldpcビット＝Ｎ_bchビット）に適用される。
Ｎ_ldpcの値は、６４８００ビット（長いＦＥＣＢＬＯＣＫ）又は１６２００ビット（短いＦＥＣＢＬＯＣＫ）である。
以下の表２８及び表２９は、それぞれ長いＦＥＣＢＬＯＣＫ及び短いＦＥＣＢＬＯＣＫに対するＦＥＣエンコーディングパラメータを示す。

【0250】

【表28】

【0251】

【表29】

【0252】

ＢＣＨエンコーディング及びＬＤＰＣエンコーディングの動作の細部事項は次の通りである。
１２誤り訂正ＢＣＨコードは、ＢＢＦのアウターエンコーディングに使用される。短いＦＥＣＢＬＯＣＫ及び長いＦＥＣＢＬＯＣＫに対するＢＣＨ生成器多項式は、全ての多項式を共に乗じることによって得られる。

【0253】

ＬＤＰＣコードは、アウターＢＣＨエンコーディングの出力をエンコードするのに使用される。完成したＢ_ldpc（ＦＥＣＢＬＯＣＫ）を生成するために、Ｐ_ldpc（パリティビット）は各Ｉ_ldpc（ＢＣＨエンコーディングＢＢＦ）から体系的にエンコードされ、Ｉ_ldpcに添付される。完成したＢ_ldpc（ＦＥＣＢＬＯＣＫ）は次の数式として表現される。

【0254】

【数3】

【0255】

長いＦＥＣＢＬＯＣＫ及び短いＦＥＣＢＬＯＣＫに対するパラメータは、それぞれ前記表２８及び表２９に与えられる。

【0256】

長いＦＥＣＢＬＯＣＫに対するＮ_ldpc−Ｋ_ldpcを算出する細部手続は次の通りである。
１）パリティビット初期化

【数4】

【0257】

２）パリティチェックマトリックスのアドレスの第１行に特定されたパリティビットアドレスで第１情報ビット（ｉ₀）を累算する。パリティチェックマトリックスのアドレスの細部事項については後で説明する。例えば、レート１３／１５に対して、以下の数式である。

【0258】

【数5】

３）次の３５９個の情報ビット（ｉ_s）（ｓ＝１、２、…、３５９）が次の数式を用いてパリティビットで累算される。

【0259】

【数6】

【0260】

ここで、ｘは、第１ビット（ｉ₀）に対応するパリティビット累算器のアドレスを示し、Ｑ_ldpcは、パリティチェックマトリックスのアドレスで特定されたコードレート従属定数である。継続して、例えば、レート１３／１５に対してＱ_ldpc＝２４であって、よって、情報ビット（ｉ₁）に対して次の動作が行われる。

【0261】

【数7】

【0262】

４）３６１番目の情報ビット（ｉ₃₆₀）に対して、パリティビット累算器のアドレスは、パリティチェックマトリックスのアドレスの第２行に与えられる。類似する方式で、次の３５８個の情報ビット（ｉ_s）（ｓ＝３６１、３６２、…、７１９）に対するパリティビット累算器のアドレスは数式６を用いて得られ、ここで、ｘは、情報ビット（ｉ₃₆₀）に対応するパリティビット累算器のアドレス、パリティチェックマトリックスのアドレスの第２行内のエントリーを示す。

【0263】

５）類似する方式で、３６０個の新たな情報ビットの全てのグループに対して、パリティチェックマトリックスのアドレスからの新たな行がパリティビット累算器のアドレスを探すのに使用される。
情報ビットが全部消尽した後、最終パリティが次のように得られる。

【0264】

６）ｉ＝１から開始する次の動作を順次行う。

【数8】

【0265】

ここで、ｐ_i（ｉ＝０、１、…、Ｎ_dpc−Ｋ_ldpc−１）の最終内容は、パリティビット（ｐ_i）と同一である。

【0266】

【表30】

【0267】

短いＦＥＣＢＬＯＣＫに対するこのＬＤＰＣエンコーディング手続は、表３０及び表３１に取り替え、長いＦＥＣＢＬＯＣＫに対するパリティチェックマトリックスのアドレスを短いＦＥＣＢＬＯＣＫに対するパリティチェックマトリックスのアドレスに取り替えることを除いては、長いＦＥＣＢＬＯＣＫに対するｔ ＬＤＰＣエンコーディング手続に従う。

【0268】

【表31】

【0269】

図２３は、本発明の実施例に係るビットインターリービングを示す図である。
ＬＤＰＣエンコーダの出力はビットインターリーブされ、これは、パリティインターリービング、その後のＱＣＢ（ｑｕａｓｉ−ｃｙｃｌｉｃ ｂｌｏｃｋ）インターリービング及び内部グループインターリービングで構成される。
（ａ）は、ＱＣＢインターリービングを示し、（ｂ）は、内部グループインターリービングを示す。

【0270】

ＦＥＣＢＬＯＣＫはパリティインターリーブされ得る。パリティインターリービングの出力において、ＬＤＰＣコードワードは、長いＦＥＣＢＬＯＣＫ内の１８０個の隣接したＱＣブロック及び短いＦＥＣＢＬＯＣＫ内の１８０個の隣接したＱＣブロックで構成される。長い又は短いＦＥＣＢＬＯＣＫ内のそれぞれのＱＣブロックは３６０ビットで構成される。パリティインターリーブされたＬＤＰＣコードワードは、ＱＣＢインターリービングによってインターリーブされる。ＱＣＢインターリービングの単位はＱＣブロックである。パリティインターリービングの出力におけるＱＣブロックは、図２３に示したように、ＱＣＢインターリービングによってパーミュートされ、ここで、ＦＥＣＢＬＯＣＫ長さによってＮ_cells＝６４８０／η_mod又は１６２００／η_modである。ＱＣＢインターリービングパターンは、変調タイプ及びＬＤＰＣコードレートの各組み合わせに固有である。

【0271】

ＱＣＢインターリービング後、内部グループインターリービングは、以下の表３２に定義された変調タイプ及び順序（η_mod）に従って行われる。また、一つの内部グループに対するＱＣブロックの数（Ｎ_QCB＿_IG）が定義される。

【0272】

【表32】

【0273】

内部グループインターリービングプロセスは、ＱＣＢインターリービング出力のＮ_QCB−_IG個のＱＣブロックで行われる。内部グループインターリービングは、３６０個の列とＮ_QCB＿_IG個の行を用いて内部グループのビットを記入及び判読するプロセスを有する。記入動作において、ＱＣＢインターリービング出力からのビットが行方向に記入される。判読動作は列方向に行われ、各行からｍ個のビットを判読し、ここで、ｍは、ＮＵＣに対して１と同一であり、ＮＣＱに対して２と同一である。

【0274】

図２４は、本発明の実施例に係るセル−ワードデマルチプレキシングを示す図である。
（ａ）は、８及び１２ ｂｐｃｕ ＭＩＭＯに対するセル−ワードデマルチプレキシングを示し、（ｂ）は、１０ ｂｐｃｕ ＭＩＭＯに対するセル−ワードデマルチプレキシングを示す。

【0275】

（ａ）に示したように、ビットインターリービング出力の各セルワード（C_0,l,C_1,l,・・・,C_nmod-1,l）は、(d_1,0,m,d_1,l,m・・・, d_1,nmod-1,m)及び(d_2,0,m,d_2,l,m・・・, d_2,nmod-1,m)にデマルチプレクスされ、これは、一つのＸＦＥＣＢＬＯＣＫに対するセル−ワードデマルチプレキシングプロセスを示す。

【0276】

ＭＩＭＯエンコーディングのための異なるタイプのＮＵＱを用いた１０ ｂｐｃｕ ＭＩＭＯケースに対して、ＮＵＱ−１０２４に対するビットインターリーバーが再使用される。（ｂ）に示したように、ビットインターリーバー出力の各セルワード(c0,1, c1,1,…，c9,1)は、(d0,1,m, c1,1,m…，d1,3,m)及び(d,2,0,m, d2,1,m…，d2,5,m)にデマルチプレクスされる。

【0277】

図２５は、本発明の実施例に係る時間インターリービングを示す図である。
（ａ）〜（ｃ）は、ＴＩモードの例を示す。
タイムインターリーバーはＤＰレベルで動作する。時間インターリービング（ＴＩ）のパラメータは、各ＤＰに対して異なる形に設定することができる。
ＰＬＳ２−ＳＴＡＴデータの一部で表れる次のパラメータはＴＩを構成する。

【0278】

ＤＰ＿ＴＩ＿ＴＹＰＥ（許容値：０又は１）：ＴＩモードを示す。；「０」は、ＴＩグループ当たりに多数のＴＩブロック（１より多いＴＩブロック）を有するモードを示す。この場合、一つのＴＩグループは一つのフレームに直接マップされる（インターフレームインターリービングではない）。「１」は、ＴＩグループ当たり一つのみのＴＩブロックを有するモードを示す。この場合、ＴＩブロックは、１より多いフレームに拡散され得る（インターフレームインターリービング）。

【0279】

ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ：ＤＩ＿ＴＩ＿ＴＹＰＥ＝「０」である場合、このパラメータは、ＴＩグループ当たりのＴＩブロックの数（Ｎ_TI）である。ＤＰ＿ＴＩ＿ＴＹＰＥ＝「１」に対して、このパラメータは、一つのＴＩグループから拡散されたフレームの数（Ｐ_I）である。
ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸ（許容値：０〜１０２３）：ＴＩグループ当たりのＸＦＥＣＢＬＯＣＫの最大数を示す。

【0280】

ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ（許容値：１、２、４、８）：与えられたＰＨＹプロファイルの同一のＤＰを伝達する２個の連続的なフレーム間のフレームの数（Ｉ_JUMP）を示す。

【0281】

ＤＰ＿ＴＩ＿ＢＹＰＡＳＳ（許容値：０又は１）：時間インターリービングがＤＰに使用されない場合、このパラメータは「１」に設定される。時間インターリービングが使用される場合、「０」に設定される。

【0282】

さらに、ＰＬＳ２−ＤＹＮデータからのパラメータ（ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ）は、ＤＰの一つのＴＩグループによって伝達されたＸＦＥＣＢＬＯＣＫの数を示すのに使用される。

【0283】

時間インターリービングがＤＰに使用されない場合、次のＴＩグループ、時間インターリービング動作及びＴＩモードは考慮されない。しかし、スケジューラからの動的構成情報に対する補償ブロックは依然として必要である。各ＤＰにおいて、ＳＳＤ／ＭＩＭＯエンコーディングから受信されたＸＦＥＣＢＬＯＣＫはＴＩグループにグループ化される。すなわち、それぞれのＴＩグループは、整数のＸＦＥＣＢＬＯＣＫのセットであり、動的に可変する数のＸＦＥＣＢＬＯＣＫを含む。インデックスのＴＩグループ内のＸＦＥＣＢＬＯＣＫの数（ｎ）はＮ_xBLOCK＿_Group＿（ｎ）で表示され、ＰＬＳ２−ＤＹＮデータのＤＰ＿ＮＵＭ＿ＢＬＯＣＫとしてシグナルされる。Ｎ_xBLOCK＿_Group＿（ｎ）は、０の最小値から最も大きい値が１０２３である最大値（Ｎ_xBLOCK＿_Group＿_MAX）（ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸに対応）まで変わり得る。

【0284】

各ＴＩグループは、一つのフレームに直接マップされたり、Ｐ_Iフレームにわたって拡散される。また、それぞれのＴＩグループは、１より多いＴＩブロック（Ｎ_TI）に分離され、それぞれのＴＩブロックは、タイムインターリーバーメモリの一つの用途に対応する。ＴＩグループ内のＴＩブロックは、少し異なる数のＸＦＥＣＢＬＯＣＫを含むことができる。ＴＩグループが多数のＴＩブロックに分離されると、一つのフレームのみに直接マップされる。以下の表３３に示したように（時間インターリービングをスキップする追加のオプションを除いて）、時間インターリービングのための３個のオプションが存在する。

【0285】

【表33】

【0286】

各ＤＰにおいて、ＴＩメモリは、入力ＸＦＥＣＢＬＯＣＫ（ＳＳＤ／ＭＩＭＯエンコーディングブロックからの出力ＸＦＥＣＢＬＯＣＫ）を格納する。入力ＸＦＥＣＢＬＯＣＫは、下記数式として定義される。

【数9】

【0287】

ここで、ｄ_n,s,r,qは、ｎ番目のＴＩグループのｓ番目のＴＩブロック内のｒ番目のＸＦＥＣＢＬＯＣＫのｑ番目のセルであって、次のようにＳＳＤ及びＭＩＭＯエンコーディングの出力を示す。

【数10】

【0288】

また、タイムインターリーバーからの出力ＸＦＥＣＢＬＯＣＫは、次のように定義されると仮定する。

【数11】

【0289】

ここで、ｈ_n,s,iは、ｎ番目のＴＩグループのｓ番目のＴＩブロック内のｉ番目の出力セルは、下記数式である。

【数12】

【0290】

一般に、タイムインターリーバーは、フレームビルディングプロセス前にＤＰデータのためのバッファとして動作する。これは、それぞれのＤＰに対する２個のメモリバンクによって達成される。第１ＴＩブロックは第１バンクに記入される。第１バンクが判読される間、第２ＴＩブロックが第２バンクに記入される。

【0291】

ＴＩは、ツイスト行−列ブロックインターリーバーである。ｎ番目のＴＩグループのｓ番目のＴＩブロックに対して、ＴＩメモリの行（Ｎ_r）の数はセルの数（Ｎ_cell）と同一である。すなわち、Ｎ_r＝Ｎ_cellであるが、列の数（Ｎ_c）は数（Ｎ_xBLOCK＿_TI（ｎ，ｓ））と同一である。

【0292】

図２６は、本発明の一実施例に係るツイスト行−列ブロックインターリーバーの基本動作を示す図である。
（ａ）は、タイムインターリーバーの書き込み動作を示し、（ｂ）は、タイムインターリーバーの読み取り動作を示す。第１ＸＦＥＣＢＬＯＣＫは、ＴＩメモリの第１列に列方向に書き込まれ、第２ＸＦＥＣＢＬＯＣＫは次の列に書き込まれ、その他は（ａ）に示した通りである。そして、インターリービングアレイ内に、各セルは対角線方向に読み取られる。第１行（一番左側の列から始める列に沿って右側にある）から最後の行に対角線方向に読み取る間、Ｎｒセルは、（ｂ）に示したように読み取られる。具体的に、連続的に読み取られるＴＩメモリセルの位置を下記数式：

【数13】

である仮定すると、そのようなインターリービングアレイにおける読み取りプロセスは、行インデックスＲ_n,s,i、列インデックスＣ_n,s,i、及び連関したツイスティングパラメータＴ_n,s,iを次の表現のように計算することによって行われる。

【0293】

【数14】

【0294】

Ｓ_shiftは、Ｎ_xBLOCK＿_TI^(n,s)とは関係なく、対角線方向読み取りプロセスに対する共通シフト値であって、それは、次の表現のように、ＰＬＳ２−ＳＴＡＴに与えられたＮ_xBLOCK＿_TI＿_MAXによって決定される。

【0295】

【数15】

その結果、読み取られるセルの位置は、下記数式のような座標によって計算される。

【数16】

【0296】

図２７は、本発明の一実施例に係るツイスト行−列ブロックインターリーバーの動作を示す図である。より具体的に、図２７は、下記数式である場合、仮想ＸＦＥＣＢＬＯＣＫを含む各ＴＩグループのためのＴＩメモリ内のインターリービングアレイを示す。

【数17】

【0297】

可変数字Ｎ_xBLOCK＿_TI^(n,s) ＝Ｎ_rは、Ｎ^'_xBLOCK＿_TI＿_MAXより小さいか又は同一である。そのため、受信側で単一メモリデインターリービングを達成するために、Ｎ_xBLOCK＿_TI^(n,s)とは関係なく、ツイスト行−列ブロックインターリーバーで使用されるためのインターリービングアレイは、仮想ＸＦＥＣＢＬＯＣＫをＴＩメモリに挿入することによってＮ_r×Ｎ_c＝Ｎ_cells×Ｎ^'_xBLOCK＿_TI＿_MAXのサイズに設定され、読み取りプロセスは、次の表現のように行われる。

【0298】

【数18】

【0299】

ＴＩグループの数が３に設定される。タイムインターリーバーのオプションは、ＤＰ＿ＴＩ＿ＴＹＰＥ＝「０」、ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ＝「１」、ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ＝「１」、すなわち、ＮＴＩ＝１、ＩＪＵＭＰ＝１、及びＰＩ＝１によってＰＬＳ２−ＳＴＡＴデータでシグナルされる。各Ｎｃｅｌｌｓ＝３０セルを有する、ＴＩグループ当たりのＸＦＥＣＢＬＯＣＫの数は、それぞれＮｘＢＬＯＣＫ＿ＴＩ（０，０）＝３、ＮｘＢＬＯＣＫ＿ＴＩ（１，０）＝６、及びＮｘＢＬＯＣＫ＿ＴＩ（２，０）＝５によってＰＬＳ２−ＤＹＮデータでシグナルされる。ＸＦＥＣＢＬＯＣＫの最大数は、
下記式につながるＮｘＢＬＯＣＫ＿Ｇｒｏｕｐ＿ＭＡＸによってＰＬＳ２−ＳＴＡＴデータでシグナルされる。

【数19】

【0300】

図２８は、本発明の実施例に係るツイスト行−列ブロックインターリーバーの対角線方向読み取りパターンを示す図である。
より具体的に、図２８は、Ｎ’ｘＢＬＯＣＫ＿ＴＩ＿ＭＡＸ＝７、及びＳｓｈｉｆｔ＝（７−１）／２＝３の各パラメータを有するそれぞれのインターリービングアレイから対角線方向読み取りパターンを示す。前記擬似コード（ｐｓｅｕｄｏｃｏｄｅ）のように示された読み取りプロセスにおいて、Ｖ_i≧Ｎ_cellsＮ_xBLOCK＿_TI^(n,s)である場合、Ｖｉの値はスキップされ、Ｖｉの次に計算された値が使用される。

【0301】

図２９は、本発明の実施例に係るそれぞれのインターリービングアレイからインターリーブされたＸＦＥＣＢＬＯＣＫを示す図である。
図２９は、Ｎ’ｘＢＬＯＣＫ＿ＴＩ＿ＭＡＸ＝７及びＳｓｈｉｆｔ＝３のパラメータを有するそれぞれのインターリービングアレイからインターリーブされたＸＦＥＣＢＬＯＣＫを示す図である。
以下では、本発明の一実施例に係る周波数インターリービング過程に対して説明する。

【0302】

本発明の単一ＯＦＤＭシンボル上で動作する周波数インターリーバー７０２０の目的は、セルマッパ７０１０から受信したデータセルをランダムにインターリーブすることによって、周波数多様性を提供することにある。単一信号フレーム（又はフレーム）で最大インターリービングゲインを得るために、二つの連続するＯＦＤＭシンボルで構成された毎ＯＦＤＭシンボルペアごとに異なるインターリービング−シードが使用される。

【0303】

上述した周波数インターリーバー７０２０は、信号フレームの単位になる送信ブロック内の各セルをインターリーブし、追加的な多様性ゲインを獲得することができる。本発明の周波数インターリーバー７０２０は、少なくとも一つ以上のＯＦＤＭシンボルに対して別個のインターリービングシードを適用したり、複数のＯＦＤＭシンボルを含むフレームに対して別個のインターリービングシードを適用することを一実施例とすることができる。本発明では、上述した周波数インターリービング方法をランダム周波数インターリービング（ランダムＦＩ）と称することができる。

【0304】

上述したように、本発明の一実施例に係る放送信号送信装置又は放送信号送信装置内の周波数インターリーバー７０２０は、少なくとも一つ以上のＯＦＤＭシンボル、すなわち、各ＯＦＤＭシンボル又はペアになった二つのＯＦＤＭシンボル（ペア−ワイズＯＦＤＭシンボル又はそれぞれのＯＦＤＭシンボルペア）ごとに別個のインターリービングシード（又はインターリービングパターン）を適用してランダムＦＩを行うので、周波数多様性を獲得することができる。また、本発明の一実施例に係る周波数インターリーバー７０２０は、各信号フレームごとに別個のインターリービングシードを適用してランダムＦＩを行うことによって、追加的な周波数多様性を獲得することができる。

【0305】

したがって、本発明の一実施例に係る放送信号送信装置又は周波数インターリーバーは、二つのメモリバンクを用いて連続した一対のＯＦＤＭシンボル（ペア−ワイズＯＦＤＭシンボル）単位で周波数インターリービングを行うピンポン（ｐｉｎｇ−ｐｏｎｇ）周波数インターリーバー構造を有することができる。以下では、本発明の一実施例に係る周波数インターリーバーのインターリービング動作をペア−ワイズシンボルＦＩ（又はペア−ワイズＦＩ）又はピンポン（ｐｉｎｇ−ｐｏｎｇ）ＦＩ（ピンポンインターリービング）と称することができる。上述したインターリービング動作はランダムＦＩの実施例に該当し、呼称は設計者の意図によって変更可能である。

【0306】

偶数番目のペア−ワイズＯＦＤＭシンボルと奇数番目のペア−ワイズＯＦＤＭシンボルは、別個のＦＩメモリバンクを通じて不連続的にインターリーブされ得る。また、本発明の一実施例に係る周波数インターリーバーは、各メモリバンクに入力される連続した一対のＯＦＤＭシンボルに対して任意のインターリービングシードを使用して読み取り及び書き込み動作を同時に行うことができる。具体的な動作に対しては後で説明する。

【0307】

単一フレーム内に全てのＯＦＤＭシンボルを合理的及び効率的にインターリーブするために、論理的ＦＩ動作は別個のインターリービングシードを使用し、基本的に毎ＯＦＤＭシンボルペアごとにインターリービングシードを変化させる。

【0308】

この場合、本発明のインターリービングシードは、任意のランダム発生器又は多数のランダム発生器の組み合わせで構成されたランダム発生器で発生することを一実施例とすることができる。また、本発明では、効率的なインターリービングシードの変化のために一つのメインインターリービングシードをサイクリック−シフトし、多様なインターリービングシード、すなわち、各ＯＦＤＭシンボルペアに適用される別個のインターリービングシードを生成することを一実施例とすることができる。この場合、サイクリック−シフティング規則は、ＯＦＤＭシンボルと信号フレーム単位を考慮して階層的に定義することができる。よって、本発明の実施例に係るシンボルオフセットは、サイクリック−シフティング値と称することができる。これは、設計者の意図によって変更可能であり、具体的な内容は後で説明する。

【0309】

また、本発明の一実施例に係る放送信号受信装置は、上述したランダム周波数インターリービングの逆過程を行うことができる。すなわち、本発明の一実施例に係る放送信号受信装置は、入力される連続したＯＦＤＭシンボルペアに対して上述した周波数インターリービングの読み取り及び書き込み動作で使用された一つのインターリービングシードを用いて読み取り及び書き込み過程の逆順に周波数デインターリービングを行うことができる。

【0310】

この場合、本発明の一実施例に係る放送信号受信装置又は放送信号受信装置の周波数デインターリーバーは、ダブルメモリを使用するピンポン構造を使用せず、連続した入力ＯＦＤＭシンボルに対して単一メモリでデインターリービングを行うことができる。したがって、メモリ使用効率性を増加させることができる。また、単一メモリデインターリービング動作と呼ばれる読み取り及び書き込み動作は依然として要求される。そのようなデインターリービング方法は、メモリ使用側面で非常に効率的である。

【0311】

図３０は、本発明の一実施例に係る周波数インターリーバーの動作を示した図である。
図３０は、受信機で単一メモリデインターリービングを可能にする、送信機における二つのメモリバンクを使用する周波数インターリーバーの基本動作を示す。
上述したように、本発明の一実施例に係る周波数インターリーバーは、ピンポンインターリービング動作を行うことができる。

【0312】

一般に、二つのメモリバンクを通じてピンポンインターリービング動作が行われる。提案されたＦＩ動作において、二つのメモリバンクは、各ペアワイズＯＦＤＭシンボル（又はＯＦＤＭシンボルペア）のためのものである。

【0313】

インターリービングのための最大メモリＲＯＭ（読み取り専用メモリ）サイズは、概して最大ＦＦＴサイズの２倍である。送信側において、ＲＯＭサイズ増加は、受信側に比べて少なくクリティカルである。

【0314】

上述したように、偶数番目のペア−ワイズＯＦＤＭシンボルと奇数番目のペア−ワイズＯＦＤＭシンボルは、別個のＦＩメモリバンクを通じて不連続的にインターリーブされ得る。すなわち、第１（偶数番目）ペア−ワイズＯＦＤＭシンボルが第１バンクでインターリーブされる間、第２（奇数番目）ペア−ワイズＯＦＤＭシンボルが第２バンクでインターリーブされる。各ペア−ワイズＯＦＤＭシンボルに対して、単一インターリービングシードが使用される。インターリービングシード及び読み取り−書き込み（又は書き込み−読み取り）動作に基づいて、二つのＯＦＤＭシンボルは連続してインターリーブされる。
本発明の一実施例に係る読み取り−書き込み動作は、衝突なしで同時に行われる。

【0315】

図３０は、上述した周波数インターリーバーの動作を示す。図面に示したように、周波数インターリーバーは、ｄｅｍｕｘ １６０００、二つのメモリバンク、メモリバンク−Ａ １６１００及びメモリバンク−Ｂ １６２００及びｄｅｍｕｘ １６３００を含むことができる。

【0316】

まず、本発明の一実施例に係る周波数インターリーバーは、ペア−ワイズＯＦＤＭシンボルＦＩのための入力される順次的ＯＦＤＭシンボルに対するデマルチプレキシングプロセッシングを行うことができる。その後、本発明の一実施例に係る周波数インターリーバー７０２０は、単一インターリービングシードを有する各メモリバンク−Ａ及びＢで読み取り−書き込みＦＩ動作を行うことができる。図３０に示したように、二つのメモリバンクは各ＯＦＤＭシンボルペアに対して使用される。操作上、第２（奇数番目）ＯＦＤＭシンボルペアがメモリバンク−Ｂでインターリーブされる間、第１（偶数番目）ＯＦＤＭシンボルペアはメモリバンク−Ａでインターリーブされ、ＡとＢとの間で交差して起こる。

【0317】

その後、本発明の一実施例に係る周波数インターリーバーは、連続するＯＦＤＭシンボル送信のためのピンポンＦＩ出力に対するマルチプレキシングプロセッシングを行うことができる。

【0318】

図３１は、本発明の一実施例に係るＭＵＸ及びＤＥＭＵＸ手続に対する基本スイッチモデルである。
図３１は、上述したピンポンＦＩ構造においてメモリバンクＡ／Ｂの入出力に適用されたＤＥＭＵＸとＭＵＸの簡単な動作を示す。

【0319】

ＤＥＭＵＸ及びＭＵＸは、入力される連続するＯＦＤＭシンボルがインターリーブされるように、及び出力されるＯＦＤＭシンボルペアが送信されるようにそれぞれ制御することができる。毎ＯＦＤＭシンボルペアに対して別個のインターリービングシードが使用される。

【0320】

以下では、本発明の一実施例に係る周波数インターリービング読み取り−書き込み動作を説明する。

【0321】

本発明の一実施例に係る周波数インターリーバーは、単一インターリービングシードを選択又は使用することができ、それぞれ第１及び第２ＯＦＤＭシンボルのそれぞれに対する書き込み及び読み取り動作でインターリービングシードを使用することができる。すなわち、本発明の一実施例に係る周波数インターリーバーは、選択した一つの任意のインターリービングシードをペア−ワイズＯＦＤＭシンボルの１番目のＯＦＤＭシンボルに対して書き込み動作に使用し、２番目のＯＦＤＭシンボルに対しては読み取り動作に使用することによって効果的にインターリーブすることができる。仮想的に、二つの別個のインターリービングシードは、二つのＯＦＤＭシンボルに対してそれぞれ適用される。
本発明の実施例に係る読み取り−書き込み動作の詳細な説明は、次の通りである。

【0322】

第１ＯＦＤＭシンボルに対して、本発明の一実施例に係る周波数インターリーバーは、（インターリービングシードによる）メモリにランダム書き込みを行うことができ、その後、リニア読み取りを行うことができる。第２ＯＦＤＭシンボルに対して、本発明の一実施例に係る周波数インターリーバーは、（第１ＯＦＤＭシンボルに対するリニア読み取り動作に影響を受けた）メモリにリニア書き込みを同時に行うことができる。その後、本発明の一実施例に係る周波数インターリーバーは、（インターリービングシードによる）ランダム読み取りを行うことができる。

【0323】

上述したように、本発明の一実施例に係る放送信号送信装置は、複数の信号フレームを時間軸上に連続的に送信することができる。本発明では、一定時間の間送信される信号フレームの集合をスーパーフレームと称することができる。したがって、一つのスーパーフレームはＮ個の信号フレームを含むことができ、各信号フレームは複数のＯＦＤＭシンボルを含むことができる。

【0324】

図３２は、本発明の一実施例に係るメモリバンクの動作を示す。
上述したように、本発明の一実施例に含まれた二つのメモリバンクは、上述した過程を通じて発生した任意のインターリービングシードを各ペア−ワイズＯＦＤＭシンボルに適用することができる。また、各メモリバンクは、毎ペアワイズＯＦＤＭシンボルごとにインターリービングシードを変更することができる。

【0325】

図３３は、本発明の一実施例に係る周波数デインターリービング過程を示した図である。
本発明の一実施例に係る放送信号受信装置は、単一メモリを用いて上述した周波数インターリービング過程の逆過程を行うことができる。本図面は、入力される順次的ＯＦＤＭシンボルに対する単一メモリデインターリービング（ＦＤＩ）を示す。
基本的に、周波数デインターリービング動作は、周波数インターリービング動作の逆過程に従う。単一メモリの使用のために、追加的方法が要求されない。

【0326】

図３３の左側に示したペア−ワイズＯＦＤＭシンボルが連続的に入力されると、図３６の右側に示したように、本発明の一実施例に係る放送信号受信装置は、単一メモリを用いて上述した読み取り及び書き込み動作を行うことができる。この場合、本発明の一実施例に係る放送信号受信装置は、メモリインデックスを生成し、放送信号送信装置で行った周波数インターリービング（書き込み及び読み取り）の逆過程に対応する周波数デインターリービング（読み取り及び書き込み）を行うことができる。利得は、本質的に提案されたペアワイズピンポンインターリービング構造によって発生する。
次の数式は、上述した読み取り−書き込み動作を示す。

【0327】

【数20】

【0328】

Ｃ_j（Ｋ）は、ｉ番目のペアワイズＯＦＤＭシンボル内にランダム生成器によって生成されたランダムシードである。Ｎ_dataは、データセルの数である。

【0329】

【数21】

【0330】

Ｃ_j（Ｋ）は、第１シンボルで使用された同一のランダムシードである。Ｎ_dataは、データセルの数である。

【0331】

第１ＯＦＤＭシンボルに対する上述した数式１２は、すなわち、ｉ番目のペアワイズＯＦＤＭシンボルの（ｊ ｍｏｄ ２）＝０である。第２ＯＦＤＭシンボルに対する数式１３は、すなわち、ｉ番目のペアワイズＯＦＤＭシンボルの（ｊ ｍｏｄ ２）＝１である。Ｆ_jは、インターリーブされたｊ番目のＯＦＤＭシンボル（ベクトル）を意味し、Ｘ_jは、ｊ番目のＯＦＤＭシンボル（ベクトル）の入力ベクトルを意味する。各数式に示したように、本発明の一実施例に係る読み取り及び書き込み動作は、任意のランダム生成器によって発生した一つのランダムシードをペアワイズＯＦＤＭシンボルに適用して行うことができる。
実施例によって、ｊは０，１，．．．，Ｎ_sym-１の値を有することができ、ｋは０，１，．．．，Ｎ_data-１の値を有することができる。

【0332】

図３４は、本発明の一実施例に係る単一信号フレームに適用される周波数インターリービングの概念図である。
上述したように、本発明の一実施例に係る周波数インターリーバー７０２０は、単一フレームで毎ペアワイズＯＦＤＭシンボルインターリービングシードを変更することができる。具体的な内容は後で説明する。

【0333】

図３５は、本発明の一実施例に係る単一信号フレームに適用される周波数インターリービングの論理的動作メカニズムを示した図である。
図３５は、図３４を参照して説明した一つの単一信号フレーム内に使用されるインターリービングシードを効果的に変えるための周波数インターリーバーの論理的動作メカニズム及び関連パラメータを示す。

【0334】

上述したように、本発明では、一つのメインインターリービングシードを任意のシンボルオフセットだけサイクリックシフトし、多様なインターリービングシードを効率的に生成することができる。図３５に示したように、本発明では、上述したシンボルオフセットを毎ペアワイズＯＦＤＭシンボルごとに異なる形に生成し、別個のインターリービングシードを生成することを一実施例とすることができる。この場合、シンボルオフセットは、任意のランダムシンボルオフセット生成器を用いて毎ペアワイズＯＦＤＭシンボルごとに異なる形に発生する。
以下、論理的動作メカニズムを説明する。

【0335】

図３５の下端に位置したブロックに示したように、本発明の一実施例に係る周波数インターリーバー７０２０は、入力されるシンボルインデックスを用いて各信号フレームに含まれた各ＯＦＤＭシンボルに適用するためのシンボルオフセットをランダムに発生させることができる。本発明の一実施例に係るシンボルオフセット（又はランダムシンボルオフセット）は、周波数インターリーバー７０２０に含まれた任意のランダム生成器（又はシンボルオフセット生成器）によって生成することができる。この場合、各シンボルに対するシンボルオフセットは、フレームインデックスがリセットされると、フレームインデックスによって識別される各信号フレーム内の各シンボルに対して発生する。また、本発明の一実施例に係る周波数インターリーバー７０２０は、毎ＯＦＤＭシンボルに対してメインインターリービングシードを発生させたシンボルオフセットだけサイクリックシフトし、多様なインターリービングシードを生成することができる。

【0336】

その後、図３５の上端に位置したブロックに示したように、本発明の一実施例に係る周波数インターリーバー７０２０は、入力されるセルインデックスを用いて各ＯＦＤＭシンボルに含まれた各セルに対してランダムＦＩを行うことができる。本発明の一実施例に係るランダムＦＩパラメータは、周波数インターリーバー７０２０に含まれたランダムＦＩ生成器によって生成することができる。

【0337】

図３６は、本発明の一実施例に係る単一信号フレームに適用される周波数インターリービングの論理的動作メカニズムの数式を示す。
図３６は、上述したシンボルオフセットパラメータ及び各ＯＦＤＭに含まれたセルに適用されるランダムＦＩのパラメータの関係を示す。図３９に示したように、毎ＯＦＤＭシンボルに使用されるオフセットは、上述したシンボルオフセット生成器の階層的な構造を通じて発生し得る。この場合、シンボルオフセット生成器は任意のランダム生成器を用いて設計することができる。
以下の数式は、上述した各メモリバンク内でのインターリービングの変化方法を示す。

【0338】

【数22】

【0339】

Ｔ（Ｋ）は、メインＦＩで使用される、ランダム生成器によって生成されたメインインターリービングシードである。
Ｓ_[j/2]は、ｊ番目のペアワイズＯＦＤＭシンボルで使用される、ランダム生成器によって生成されたランダムシンボルオフセットである。

【0340】

【数23】

【0341】

Ｃ_j（Ｋ）は、第１シンボルに対する同一のランダムシードである。

【0342】

第１ＯＦＤＭシンボルに対する上述した数式１４、すなわち、ｉ番目のペアワイズＯＦＤＭシンボルの（ｊ ｍｏｄ ２）＝０であり、第２ＯＦＤＭシンボルに対する数式１５は、すなわち、ｉ番目のペアワイズＯＦＤＭシンボルの（ｊ ｍｏｄ ２）＝１である。Ｔ（ｋ）は、ランダムシーケンスであって、本発明のメインランダムインターリービングシーケンス又は単一インターリービングシードと同一の概念と見ることができる。ランダムシーケンスは、ランダムインターリービングシーケンス生成器又は後で説明するランダムメインシーケンス生成器で生成することができる。Ｓ_[j/2]は、シンボルオフセットであって、サイクリックシフティング値と称することができ、サブＰＲＢＳシーケンスを基盤にして生成することができる。これについては後で具体的に説明する。
実施例によって、ｊは０，１，．．．，Ｎ_sym-１の値を有することができ、ｋは０，１，．．．，Ｎ_data-１の値を有することができる。

【0343】

図３７は、入力される順次的ＯＦＤＭシンボルの単一メモリデインターリービングを示す図である。
図３７は、放送信号送信装置（又は周波数インターリーバー７０２０）で使用されたインターリービングシードを毎ペアワイズＯＦＤＭシンボルに適用してデインターリービングを行う放送信号受信装置又は放送信号受信装置の周波数デインターリーバーの動作を概念化して示した図である。

【0344】

上述したように、本発明の一実施例に係る放送信号受信装置は、単一メモリを用いて上述した周波数インターリービング過程の逆過程を行うことができる。図３７は、入力される順次的ＯＦＤＭシンボルのための単一メモリデインターリービング（ＦＤＩ）を処理する放送信号受信装置の動作を示す。

【0345】

本発明の一実施例に係る放送信号受信装置は、上述した周波数インターリーバー７０２０の動作の逆過程を行うことができる。したがって、各デインターリービングシードは、上述したインターリービングシードに対応する。

【0346】

上述したように、各メモリバンクＡ／ＢのＯＦＤＭシンボルペアに対するインターリービングプロセスは、単一インターリービングシードを用いる。利用可能な各データセル（セルマッパ７０１０から出力された各セル）は、一つのＯＦＤＭシンボルでインターリーブされる。本発明の実施例に係るＮ_dataは、一つのＯＦＤＭシンボル内のデータセルの数と同一である。Ｎ_dataの最大値はＮ_maxと称することができ、Ｎ_maxは、周波数インターリービングのパラメータであり、各ＦＦＴモードによって異なる形に定義することができる。

【0347】

Ｈｊ（ｋ）は、各ＦＦＴモードに対するランダムインターリービングシーケンス生成器によって生成されるインターリービングアドレスである。ランダムインターリービングシーケンス生成器の構成については後で説明する。上述したように、単一ＯＦＤＭシンボル上で動作する周波数インターリーバー７０２０の目的は、各データセルをランダムにインターリーブすることによって周波数多様性を提供することにある。単一フレームで最大のインターリービングゲインを得るために、別個のインターリービングシードが二つの連続するＯＦＤＭシンボルで構成された毎ＯＦＤＭシンボルペアに対して使用される。別個のインターリービングシードは、ランダムインターリービングシーケンス生成器によって生成されたインターリービングアドレスに基づいて生成することができる。

【0348】

また、別個のインターリービングシードは、上述したように、サイクリックシフティング値に基づいて生成することができる。すなわち、毎シンボルペアで使用される別個のインターリービングアドレスは、毎ＯＦＤＭシンボルペアに対するサイクリックシフティング値を使用することによって生成することができる。

【0349】

上述したように、ＯＦＤＭ生成ブロック１０３０は、ＦＦＴ変換を入力データ上で行うことができる。以下では、実施例に係るランダムインターリービングシーケンス生成器を有する周波数インターリーバー７０２０の動作を説明する。上述したように、本発明の実施例に係るＦＦＴサイズは、１Ｋ、２Ｋ、４Ｋ、８Ｋ、１６Ｋ、３２Ｋ、６４Ｋ又はその他の類似するものであり、設計者の意図によって変更可能である。したがって、インターリービングシード（又はメインインターリービングシード）はＦＦＴサイズに基づいて可変的である。

【0350】

図３８は、本発明の一実施例に係るインターリービングプロセスを示す。
各メモリバンクＡ／ＢにおけるＯＦＤＭシンボルに対するインターリービングプロセスは上述しており、単一インターリービングシーケンスを用いる。第一に、一つのＯＦＤＭシンボルでインターリーブさせる利用可能な各データセル（セルマッパ７０１０から出力された各セル）は、図３８に示したように定義することができる。本発明において、Ｎ_dataはデータセルの数で、フレームシグナリングシンボルに対してＮ_data＝Ｃ_FSSで、正常データに対してＮ_data＝Ｃ_dataで、フレームエッジシンボルに対しててＮ_data＝Ｃ_FESである。さらに、インターリーブされた各データセルは、図３８に示したように定義される。

【0351】

したがって、図３８に示した利用可能な各データセルは、本発明の実施例に係る周波数インターリーバー７０２０の入力になり、図３８に示したインターリーブされた各データセルは、本発明の実施例に係る周波数インターリーバー７０２０の出力になり得る。

【0352】

図３９は、本発明の一実施例に係るインターリーブされたＯＦＤＭシンボルペアを示す数式である。
各メモリバンク内のＯＦＤＭシンボルペアに対してインターリーブされたＯＦＤＭシンボルペアは、図３９のように示すことができる。図３９は、図３８の他の実施例である。図３９の表現は図３８の表現と異なり、二つの表現の基本機能は類似している。

【0353】

図３９の上端に位置したブロックは、各ペアの第１ＯＦＤＭシンボルに対する数式を示し、図３９の下端に位置したブロックは、各ペアの第２ＯＦＤＭシンボルに対する数式を示す。図３９に示したランダム生成器は、後述するランダムインターリービングシーケンス生成器であって、ランダムインターリービングシーケンス生成器は周波数インターリーバー７０２０に含ませることができる。

【0354】

Ｈ_l（ｐ）は、各ＦＦＴモードに対するランダムインターリービングシーケンス生成器によって生成されたインターリービングアドレスであるＨ_j（ｋ）と称することができる。

【0355】

以下では、本発明の一実施例に係るランダムインターリービングシーケンス生成器を説明する。本発明の一実施例に係るランダムインターリービングシーケンス生成器は、上述した周波数インターリーバー７０２０に含ませることができ、上述したように、ランダムシード生成器と称することができる。また、本発明の一実施例に係るランダムインターリービングシーケンス生成器は、インターリービングアドレス生成器又はＰＲＢＳ生成器と称することもできる。これは設計者の意図によって変更可能である。

【0356】

本発明の一実施例に係るランダムインターリービングシーケンス生成器は、上述したように、毎ＯＦＤＭシンボルごとに別個のインターリービングシードを適用して周波数多様性を獲得することができる。ランダムインターリービングシーケンス生成器の論理的構成は、単一ＯＦＤＭシンボル内のインターリービングセルに対するランダムメインシーケンス生成器、及びシンボルオフセット（サイクリックシフティング値）を変更するためのランダムシンボルオフセット生成器（又はシンボルオフセット生成器）を含むことができる。ランダムメインシーケンス生成器はメインシーケンス生成器と称することができる。

【0357】

また、ランダムメインシーケンス生成器はメインＰＲＢＳ生成器と称することができ、これは設計者の意図によって変更可能である。本発明において、本発明の実施例に係るランダムメインシーケンス生成器の出力はメインＰＲＢＳシーケンスと称することができ、これは設計者の意図によって変更可能である。

【0358】

また、本発明の実施例に係るランダムシンボルオフセット生成器はサブＰＲＢＳ生成器と称することができ、本発明の実施例に係るランダムシンボルオフセット生成器の出力はサブＰＲＢＳシーケンスと称することができ、これは設計者の意図によって変更可能である。
以下では、全てのＦＦＴモードでの使用のためのメインＰＲＢＳ生成器及びサブＰＲＢＳ生成器が記述される。

【0359】

図４０は、本発明の一実施例に係るメインＰＲＢＳ生成器の動作を示した数式である。
図４０に示したように、本発明の一実施例に係るメインＰＲＢＳ生成器は、ビットバイナリワードシーケンスＲ_nを基盤にして決定することができ、ＦＦＴモードによってＲｎ値を決定することができる。

【0360】

図４１は、本発明の一実施例に係るサブＰＲＢＳ生成器の動作を示した数式である。
図４１に示したように、本発明の一実施例に係るサブＰＲＢＳ生成器は、ビットバイナリワードシーケンスＧｋを基盤にして決定することができ、ＦＦＴモードによってＧｋ値を決定することができる。

【0361】

図４２は、本発明の一実施例に係るインターリービングアドレス及びサイクリックシフティング値を計算する過程を示した数式である。
図４２の上端に示したように、結果的に、上述したメインＰＲＢＳ生成器及びサブＰＲＢＳ生成器から、毎ＯＦＤＭシンボルペアＨ_l（ｐ）に使用されるインターリービングアドレスを計算することができる。また、図４２の下端に示したように、サイクリックシフティング値は、サブＰＲＢＳ生成器の出力に基づいて毎ＯＦＤＭシンボルペアに対して計算することができる。

【0362】

図４３は、本発明の一実施例に係る周波数インターリービングと関連するパラメータを示したテーブルである。
図４３の（ａ）は、ＦＦＴモードによる本発明の一実施例に係るＮｍａｘ値を示したテーブルであり、図４３の（ｂ）は、上述したサイクリックシフティング値を生成するのに使用される２ビットトグリング（ｔｏｇｇｌｉｎｇ）の値を示したテーブルである。パラメータの値は、設計者の意図によって変更可能である。

【0363】

以下で、各ＦＦＴモードに対するメインＰＲＢＳ生成器及びサブＰＲＢＳ生成器で構成されたインターリービングアドレス生成器のブロックダイヤグラムが記述される。
図４４は、本発明の一実施例に係る８Ｋ ＦＦＴモードのインターリービングアドレス生成器を示した図である。

【0364】

８Ｋ ＦＦＴモードのインターリービングアドレス生成器は、１２ビットのメインＰＲＢＳシーケンス及び１ビットトグリングを基盤にするメインＰＲＢＳ生成器、及び１１ビットのサブＰＲＢＳシーケンス及び２ビットトグリングを基盤にするサブＰＲＢＳ生成器、モジュロオペレータ（ｍｏｄｕｌｏ ｏｐｅｒａｔｏｒ）及びメモリインデックス（ｍｅｍｏｒｙ ｉｎｄｅｘ）を含むことができる。

【0365】

図４４に示したように、このようなモジュロオペレータは、メモリインデックスの前に位置し得る。このようなメモリインデックスチェック及びモジュロオペレータの位置は、単一メモリを有する周波数デインターリーバーのデインターリービングパフォーマンスを増加させるためのものである。上述したように、本発明の一実施例に係る信号フレーム（又はフレーム）は、正常データシンボル（又はデータシンボル）、フレームエッジシンボル及びフレームシグナリングシンボルを含むことができる。この場合、フレームエッジシンボル及びフレームシグナリングシンボルは、正常データシンボルより長さが短いので、単一メモリを有する周波数デインターリーバーのデインターリービングパフォーマンスが低下し得る。したがって、本発明では、周波数デインターリービングパフォーマンスを増加させるために、メモリインデックスチェック以前に行われるモジュロオペレータの動作を提案する。
具体的な動作内容は、図４０〜図４３を参照して説明した通りであるので省略する。

【0366】

図４５は、本発明の一実施例に係る１６Ｋ ＦＦＴモードのインターリービングアドレス生成器を示した図である。
１６Ｋ ＦＦＴモードのインターリービングアドレス生成器は、１３ビットのメインＰＲＢＳシーケンス及び１ビットトグリングを基盤にするメインＰＲＢＳ生成器及び１２ビットのサブＰＲＢＳシーケンス及び２ビットトグリングを基盤にするサブＰＲＢＳ生成器、モジュロオペレータ及びメモリインデックスを含むことができる。
具体的な動作内容は、図４０〜図４４を参照して説明した通りであるので省略する。
図４６は、本発明の一実施例に係る３２Ｋ ＦＦＴモードのインターリービングアドレス生成器を示した図である。

【0367】

３２Ｋ ＦＦＴモードのインターリービングアドレス生成器は、１４ビットのメインＰＲＢＳシーケンス及び１ビットトグリングを基盤にするメインＰＲＢＳ生成器及び１３ビットのサブＰＲＢＳシーケンス及び２ビットトグリングを基盤にするサブＰＲＢＳ生成器、モジュロオペレータ及びメモリインデックスを含むことができる。
具体的な動作内容は、図４０〜図４４を参照して説明した通りであるので省略する。

【0368】

図４７は本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングを示す図である。
前述したように、本発明による周波数インターリーバーは、ＯＦＤＭシンボルごとに異なったインターリービングシーケンスを用いてインターリービングを遂行し、周波数デインターリーバーは受信したＯＦＤＭシンボルに対してシングルメモリデインターリービングを遂行することができる。

【0369】

本発明では、一フレーム内のＯＦＤＭシンボル数が偶数であるか奇数であるかにかかわらず、周波数デインターリーバーがシングルメモリデインターリービングを遂行することができる方法を提案する。このために、ＯＦＤＭシンボル数が偶数であるか奇数であるかによって前述した周波数インターリーバーの構造を違って運営することができる。また、これに係るシグナリング情報を前述したプリアンブル及び／又はＰＬＳ（Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｓｉｇｎａｌｉｎｇ）にさらに定義することができる。これにより、ＯＦＤＭシンボルの個数が偶数の場合に限定されず、いつでもシングルメモリデインターリービングが可能になることができる。

【0370】

ここで、ＰＬＳは毎フレームのＦＳＳ（Ｆｒａｍｅ Ｓｔａｒｔｉｎｇ Ｓｙｍｂｏｌ、ＦＳＳ）に含まれて伝送されることができる。あるいは、実施例によって、ＰＬＳは一番目のＯＦＤＭシンボルに含まれて伝送されることができる。あるいは、ＰＬＳの存在有無によって、ＰＬＳに相当するシグナリングはプリアンブルに全部含まれて伝送されることができる。あるいは、プリアンブル及び／又はＰＬＳに相当するシグナリング情報はブートストラップ情報に含まれて伝送されることもできる。ブートストラップ情報はプリアンブルの前に位置する情報パートであってもよい。
送信部の周波数インターリーバーで活用した処理動作などに関する情報として、ＦＩ＿ｍｏｄｅフィールドとＮ＿ｓｙｍフィールドがあり得る。

【0371】

ＦＩ＿ｍｏｄｅフィールドはプリアンブルに位置することができる１ビットフィールドであってもよい。ＦＩ＿ｍｏｄｅフィールドは毎フレームのＦＳＳ（Ｆｒａｍｅ Ｓｔａｒｔｉｎｇ Ｓｙｍｂｏｌ）又は一番目のＯＦＤＭシンボルに使われたインターリービングスキームを示すことができる。
ＦＩ＿ｍｏｄｅフィールドが指示するインターリービングスキームにはＦＩスキーム＃１とＦＩスキーム＃２があり得る。

【0372】

ＦＩスキーム＃１は、送信側で周波数インターリーバーがＦＳＳに対し、ランダム書き込み（ｒａｎｄｏｍ ｗｒｉｔｉｎｇ）動作遂行後に線形読み取り（ｌｉｎｅａｒ ｒｅａｄｉｎｇ）動作を遂行した場合を意味することができる。この場合はＦＩ＿ｍｏｄｅフィールド値が０である場合に相当することができる。ＰＲＢＳなどを用いた任意のランダムシーケンス生成器によって発生する値を用いて、メモリにランダム書き込み、線形読み取り動作を遂行することができる。ここで、線形書き込みは順次読み取る動作を意味することができる。

【0373】

ＦＩスキーム＃２は、送信側で周波数インターリーバーがＦＳＳに対し、線形書き込み（ｌｉｎｅａｒ ｗｒｉｔｉｎｇ）動作遂行後にランダム読み取り（ｒａｎｄｏｍ ｒｅａｄｉｎｇ）動作を遂行した場合を意味することができる。この場合はＦＩ＿ｍｏｄｅフィールド値が１である場合に相当することができる。同様に、ＰＲＢＳなどを用いた任意のランダムシーケンス生成器によって発生する値を用いて、メモリに線形書き込み、ランダム読み取り動作を遂行することができる。ここで、線形書き込みは順次書き込む動作を行うことを意味することができる。

【0374】

また、ＦＩ＿ｍｏｄｅフィールドは、毎フレームのＦＥＳ（Ｆｒａｍｅ Ｅｄｇｅ Ｓｙｍｂｏｌ）又は最後のＯＦＤＭシンボルに使われたインターリービングスキームを示すことができる。ＦＥＳに適用されるインターリービングスキームはＰＬＳによって伝送されるＮ＿ｓｙｍフィールドの値によって違って指示することができる。すなわち、ＯＦＤＭシンボル数が奇数であるか偶数であるかによって、ＦＩ＿ｍｏｄｅフィールドが指示するインターリービングスキームが変わることができる。二つのフィールド間の関係は前もって送受信側にテーブルとして定義されていってもよい。
ＦＩ＿ｍｏｄｅフィールドは実施例によってプリアンブル外にフレームの他の部分に定義されて伝送されることができる。

【0375】

Ｎ＿ｓｙｍフィールドはＰＬＳパートに位置することができるフィールドであってもよい。Ｎ＿ｓｙｍフィールドのビット数は実施例によって可変的であってもよい。Ｎ＿ｓｙｍフィールドは一フレームに含まれたＯＦＤＭシンボルの個数を指示することができる。よって、受信側ではＯＦＤＭシンボルの個数が偶数であるか奇数であるかを把握することができる。

【0376】

前述した一フレーム内のＯＦＤＭシンボル数に無関係な周波数インターリーバーに対応する周波数デインターリーバーの動作は次のようである。この周波数デインターリーバーは、提案したシグナリングフィールドを活用してＯＦＤＭシンボル数が偶数であるか奇数であるかにかかわらず、シングルメモリデインターリービングを遂行することができる。

【0377】

周波数デインターリーバーは、まずプリアンブルのＦＩ＿ｍｏｄｅフィールドの情報を用いてＦＳＳに対して周波数デインターリービングを遂行することができる。ＦＳＳに活用された周波数インターリービングスキームがＦＩ＿ｍｏｄｅによって指示されるからである。

【0378】

周波数デインターリーバーは、ＦＩ＿ｍｏｄｅフィールドのシグナリング情報とＰＬＳのＮ＿ｓｙｍフィールドのシグナリング情報を用いて、ＦＥＳに対して周波数デインターリービングを遂行することができる。この際、前もって定義されたテーブルを用いて二つのフィールド間の関係を把握することができる。既に定義されたテーブルについては後述する。

【0379】

これ以外のシンボルの全般的なデインターリービング過程は、送信側のインターリービング過程の逆順に遂行することができる。すなわち、入力される連続した一対のＯＦＤＭシンボルに対し、周波数デインターリーバーは一つのインターリービングシーケンスを活用してデインターリービングを遂行することができる。ここで、一つのインターリービングシーケンスは該当の周波数インターリーバーが読み取り及び書き込みに使ったインターリービングシーケンスであってもよい。周波数デインターリーバーは、そのインターリービングシーケンスを用いて逆順に読み取り及び書き込み過程を遂行することができる。

【0380】

しかし、本発明による周波数デインターリーバーはダブルメモリを使うピンポン（ｐｉｎｇｐｏｎｇ）構造を使わなくてもよい。周波数デインターリーバーは、連続した入力ＯＦＤＭシンボルに対し、シングルメモリを活用してデインターリービングを遂行することができる。これにより、周波数デインターリーバーのメモリ使用効率性を向上させることができる。

【0381】

図４８は本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、ＦＳＳのためのＦＩスキームを示す図である。

【0382】

前述したＦＩ＿ｍｏｄｅフィールドとＮ＿ｓｙｍフィールドを用いて、周波数インターリービング過程で適用されるインターリービングスキームを決定することができる。

【0383】

ＦＳＳの場合において、Ｎ＿ｓｙｍフィールドが指示するＯＦＤＭシンボルの数が偶数の場合、ＦＩ＿ｍｏｄｅフィールド値にかかわらず、ＦＩスキーム＃１がＦＳＳに遂行されることができる。

【0384】

Ｎ＿ｓｙｍフィールドが指示するＯＦＤＭシンボルの数が奇数の場合、ＦＩ＿ｍｏｄｅフィールドが０の値を有すれば、ＦＩスキーム＃１がＦＳＳに適用され、１の値を有すれば、ＦＩスキーム＃２がＦＳＳに適用されることができる。すなわち、ＯＦＤＭシンボルの数が奇数の場合、周波数インターリービングにおいてＦＩスキーム＃１と＃２が交互にＦＳＳに適用されることができる。

【0385】

図４９は本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、ＦＥＳのためのリセットモードの動作を示す図である。

【0386】

ＦＥＳに対する周波数インターリービングにおいて、前述したシンボルオフセット生成器はリセットモード（Ｒｅｓｅｔ ｍｏｄｅ）という新概念を導入することができる。リセットモードは、シンボルオフセット生成器によって発生するシンボルオフセット値が‘０’であるモードを意味することができる。

【0387】

ＦＥＳに対する周波数インターリービングにおいて、前述したＦＩ＿ｍｏｄｅフィールドとＮ＿ｓｙｍフィールドを用いてリセットモードの使用可否を決定することができる。

【0388】

Ｎ＿ｓｙｍフィールドが指示するＯＦＤＭシンボルの数が偶数の場合、ＦＩ＿ｍｏｄｅフィールドの値にかかわらず、シンボルオフセット生成器のリセットモードは動作しなくてもよい（ｏｆｆ）。

【0389】

Ｎ＿ｓｙｍフィールドが指示するＯＦＤＭシンボルの数が奇数の場合、ＦＩ＿ｍｏｄｅフィールドの値が０の場合、シンボルオフセット生成器がリセットモードによって動作することができる（ｏｎ）。また、ＦＩ＿ｍｏｄｅフィールドの値が１の場合、シンボルオフセット生成器のリセットモードは動作しなくてもよい（ｏｆｆ）。すなわち、ＯＦＤＭシンボルの数が奇数の場合、周波数インターリービングにおいてリセットモードが交互にオン／オフされることができる。

【0390】

図５０は本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、周波数インターリーバーの入力と出力を数式で示した図である。

【0391】

前述したように、それぞれのメモリバンク−Ａ及びメモリバンク−ＢのＯＦＤＭシンボルペアは前述したインターリービング過程によって処理することができる。前述したように、インターリービングには、一つのメーンインターリービングシードが循環遷移（ｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇ）して生成された多様な他のインターリービングシードを活用することができる。ここで、インターリービングシードはインターリービングシーケンスと言ってもよい。また、インターリービングシードはインターリービング住所値（ｉｎｔｅｒｌｅａｖｉｎｇ ａｄｄｒｅｓｓ ｖａｌｕｅ）又は住所値（ａｄｄｒｅｓｓ ｖａｌｕｅ）、インターリービング住所（ｉｎｔｅｒｌｅａｖｉｎｇ ａｄｄｒｅｓｓ）と言ってもよい。ここで、インターリービング住所値という用語は複数の住所値の集合の意味で、複数の対象を指示するのに使われることもでき、インターリービングシードの意味で、単数の対象を指示するのに使われることもできる。すなわち、実施例によって、インターリービング住所値とはＨ（ｐ）のそれぞれの住所値を意味するか、Ｈ（ｐ）そのものを意味することもできる。

【0392】

一つのＯＦＤＭシンボル内でインターリーブされる周波数インターリービングの入力はＯｍ、ｌと表記することができる（ｔ５００１０）。ここで、それぞれのデータセルはｘ_m、_l、0、・・・、_xm、_l、_Ndata-1と表記することができる。ｐはセルインデックス、ｌはＯＦＤＭシンボルインデックス、ｍはフレームのインデックスを意味することができる。すなわち、ｘ_m、_l、_pはｍ番目フレーム、ｌ番目ＯＦＤＭシンボルのｐ番目データセルを意味することができる。Ｎ_dataはデータセルの個数を意味することができる。Ｎ_symはシンボル（フレームシグナリングシンボル、ノーマルデータシンボル、フレームエッジシンボル）の個数を意味することができる。

【0393】

前述した動作によってインターリービングを経た後のデータセルはＰ_m、_lと表記することができる（ｔ５００２０）。それぞれのインターリーブされたデータセルはｖ_m、_l、0、・・・、_vm、_l、_Ndata-1と表記することができる。ｐ、ｌ、ｍは前述したようなインデックス値を有することができる。

【0394】

図５１は本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、ＦＩスキーム＃１及びＦＩスキーム＃２による周波数インターリービングの論理的動作メカニズムの数式を示す。

【0395】

まず、ＦＩスキーム＃１による周波数インターリービングを説明する。前述したように、各メモリバンクのインターリービングシーケンス（インターリービング住所）を用いて周波数インターリービングを遂行することができる。

【0396】

偶数番目シンボル（ｊｍｏｄ２＝０）に対するインターリービング動作は図示の数式（ｔ５１０１０）のように数学的に記述することができる。入力データｘに対し、インターリービングシーケンス（インターリービング住所）を用いて周波数インターリービングを遂行して出力ｖを得ることができる。ここで、ｐ番目入力データｘは、Ｈ（ｐ）番目出力データｖと同一になるように順序がまじることができる。

【0397】

すなわち、偶数番目シンボル（一番目シンボル）に対しては、インターリービングシーケンスを用いてランダム書き込み過程を先に遂行した後、またこれを順次読む線形読み取り過程を遂行することができる。ここで、インターリービングシーケンス（インターリービング住所）はＰＲＢＳなどを用いた任意のランダムシーケンス生成器によって発生する値であってもよい。

【0398】

奇数番目シンボル（ｊｍｏｄ２＝１）に対するインターリービング動作は図示の数式（ｔ５１０２０）のように数学的に記述することができる。入力データｘに対し、インターリービングシーケンス（インターリービング住所）を用いて周波数インターリービングを遂行して出力ｖを得ることができる。ここで、Ｈ（ｐ）番目入力データｘは、ｐ番目出力データｖと同一になるように順序がまじることができる。すなわち、偶数番目シンボルに対するインターリービング処理と比較したとき、インターリービングシーケンス（インターリービング住所）が反対に（逆に、ｉｎｖｅｒｓｅ）適用することができる。

【0399】

すなわち、奇数番目シンボル（二番目シンボル）に対しては、順にメモリにデータを書き込む線形書き込み動作を先に遂行した後、またこれをインターリービングシーケンスを用いてランダムに読み取るランダム読み取り過程を遂行することができる。同様に、インターリービングシーケンス（インターリービング住所）はＰＲＢＳなどを用いた任意のランダムシーケンス生成器によって発生する値であってもよい。
まず、ＦＩスキーム＃２による周波数インターリービングを説明する。
ＦＩスキーム＃２による周波数インターリービングの場合、偶数番目／奇数番目シンボルに対する動作をＦＩスキーム＃１と反対に遂行することができる。

【0400】

すなわち、偶数番目シンボルに対しては、図示の数式（ｔ５１０２０）によって、線形書き込み動作の後、ランダム読み取り動作を遂行することができる。また、奇数番目シンボルに対しては、図示の数式（ｔ５１０１０）によって、ランダム書き込み動作の後、線形読み取り動作を遂行することができる。詳細な事項は、ＦＩスキーム＃１で説明したもとと同一である。

【0401】

シンボルインデックスｌは０、１、・・・、Ｎ_sym−１、セルインデックスｐは０、１、・・・、Ｎ_data−１と表現することができる。実施例によって、偶数番目シンボルと奇数番目シンボルに対する周波数インターリービング方式が互いに取り替えられることができる。また、実施例によって、ＦＩスキーム＃１とＦＩスキーム＃２による周波数インターリービング方式が互いに取り替えられることができる。

【0402】

図５２は本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、シンボルの個数が偶数の場合の実施例を示す図である。

【0403】

本実施例で、Ｎ＿ｓｙｍフィールドは一フレーム内にＯＦＤＭ個数が偶数であることを指示することができる。本実施例で、一つのフレームは一つのプリアンブルと８個のＯＦＤＭシンボルを持っていることを仮定する。実施例によって、プリアンブルの前にブートストラップ情報がさらに含まれることができる。ブートストラップ情報は示されていない。

【0404】

本実施例で、一フレームはそれぞれ一つのＦＳＳとＦＥＳを含むことができる。ここで、ＦＳＳとＦＥＳの長さは同一であると仮定する。また、Ｎ＿ｓｙｍフィールドの情報はＰＬＳパートに含まれて伝送されるので、周波数デインターリーバーがＦＳＳデコーディング後にこれを確認することができる。また、本実施例で、ＦＥＳに対する動作を遂行する前にＮ＿ｓｙｍフィールドに対するデコーディングが完了すると仮定する。

【0405】

それぞれのフレームのＦＳＳで、シンボルオフセット生成器の値は０にリセットされることができる。よって、それぞれの一番目、二番目シンボルは同じインターリービングシーケンスで処理することができる。また、各フレームの開始ごとに再び＃０シーケンスが動作に使われることができる。その後、順次＃１、＃２シーケンスが周波数インターリーバー／デインターリーバーの動作に使われることができる。

【0406】

図５３は本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、シンボルの個数が偶数の場合の実施例を示す図である。

【0407】

一番目フレームで、プリアンブルのＦＩ＿ｍｏｄｅフィールドから、ＦＳＳがどの方式でインターリーブされたかについての情報を得ることができる。本実施例は、ＯＦＤＭシンボルが偶数の場合なので、ＦＩスキーム＃１のみが使われることができる。

【0408】

その後、ＦＳＳがデコードされ、Ｎ＿ｓｙｍ情報が獲得されることができる。Ｎ＿ｓｙｍ情報から本フレームのシンボル個数が偶数であることが分かる。その後、周波数デインターリーバーがＦＥＳをデコードするとき、獲得されたＦＩ＿ｍｏｄｅ情報とＮ＿ｓｙｍ情報を用いてデコーディングを遂行することができる。シンボルの個数が偶数の場合なので、シンボルオフセット生成器は前述したリセットモードによって動作しない。すなわち、リセットモードはオフ（ｏｆｆ）された状態であってもよい。

【0409】

その後、他のフレームに対しても、偶数のＯＦＤＭシンボルが含まれているので、周波数デインターリーバーが同じ方式で動作することができる。すなわち、ＦＳＳで使われるＦＩスキームはＦＩスキーム＃１であり、ＦＥＳで使われるリセットモードはオフ（ｏｆｆ）された状態であってもよい。

【0410】

図５４は本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、シンボルの個数が奇数の場合の実施例を示す図である。

【0411】

本実施例で、Ｎ＿ｓｙｍフィールドは一フレーム内にＯＦＤＭ個数が奇数であることを指示することができる。本実施例で、一つのフレームは一つのプリアンブルと７個のＯＦＤＭシンボルを持っていることを仮定する。実施例によって、プリアンブルの前にブートストラップ情報がさらに含まれることができる。ブートストラップ情報は示されていない。

【0412】

本実施例で、シンボルの個数が偶数の場合と同様に、一フレームはそれぞれ一つのＦＳＳとＦＥＳを含むことができる。ここで、ＦＳＳとＦＥＳの長さは同一であると仮定する。また、Ｎ＿ｓｙｍフィールドの情報はＰＬＳパートに含まれて伝送されるので、周波数デインターリーバーがＦＳＳデコーディング後にこれを確認することができる。また、本実施例で、ＦＥＳに対する動作を遂行する前にＮ＿ｓｙｍフィールドに対するデコーディングが完了すると仮定する。

【0413】

それぞれのフレームのＦＳＳで、シンボルオフセット生成器の値は０にリセットされることができる。また、任意のフレームのＦＥＳで、ＦＩ＿ｍｏｄｅフィールドとＮ＿ｓｙｍフィールドの値によってシンボルオフセット生成器がリセットモードに従って動作することができる。よって、任意のフレームのＦＥＳで、シンボルオフセット生成器の値が０にリセットされるか、あるいはリセットされなくてもよい。このようなリセット過程はフレームごとに交互に遂行することができる。

【0414】

図示の一番目フレームの最後のシンボル、ＦＥＳでシンボルオフセット生成器のリセットが発生することができる。よって、インターリービングシーケンスは＃０シーケンスにリセットされることができる。よって、周波数インターリーバー／デインターリーバーは該当のＦＥＳを＃０シーケンスに従って処理することができる（ｔ５４０１０）。

【0415】

次のフレームのＦＳＳでは、シンボルオフセット生成器が再びリセットされて＃０シーケンスが使われることができる（ｔ５４０１０）。二番目フレーム（フレーム＃１）のＦＥＳではリセットが発生しなく、三番目フレーム（フレーム＃２）のＦＥＳではリセットが発生することができる。

【0416】

図５５は本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、シンボルの個数が奇数の場合の実施例を示す図である。

【0417】

一番目フレームで、プリアンブルのＦＩ＿ｍｏｄｅフィールドから、ＦＳＳがどの方式でインターリーブされたかについての情報を得ることができる。ＯＦＤＭシンボルが奇数の場合なので、ＦＩスキーム＃１とＦＩスキーム＃２が使われることができる。本実施例の一番目フレームではＦＩスキーム＃１が使われた。

【0418】

その後、ＦＳＳがデコードされてＮ＿ｓｙｍ情報が獲得されることができる。Ｎ＿ｓｙｍ情報から本フレームのシンボル個数が奇数であることが分かる。その後、周波数デインターリーバーがＦＥＳをデコードするとき、獲得されたＦＩ＿ｍｏｄｅ情報とＮ＿ｓｙｍ情報を用いてデコーディングを遂行することができる。シンボルの個数が奇数であり、ＦＩスキーム＃１が使われた場合なので、ＦＩ＿ｍｏｄｅフィールド値は０であることが分かる。ＦＩ＿ｍｏｄｅが０であるので、シンボルオフセット生成器は前述したリセットモードに従って動作することができる。すなわち、リセットモードはオン（ｏｎ）状態であってもよい。

【0419】

リセットモードに従って動作して、シンボルオフセット生成器は０にリセットされることができる。二番目フレームでＦＩ＿ｍｏｄｅフィールド値が１であるので、ＦＩスキーム＃２によってＦＳＳが処理されたことが分かる。やはり、Ｎ＿ｓｙｍフィールドによって、シンボルの個数が奇数であることが分かる。二番目フレームの場合には、ＦＩ＿ｍｏｄｅフィールド値が１であり、シンボル個数が奇数であるので、シンボルオフセット生成器はリセットモードに従って動作しなくてもよい。

【0420】

このような方式で、ＦＳＳで使われるＦＩスキームはＦＩスキーム＃１と＃２が交互にセットされることができる。また、ＦＥＳで使われるリセットモードはオン（ｏｎ）とオフ（ｏｆｆ）が交互にセットされることができる。実施例によって、フレームごとにセッティングが変わらないこともできる。

【0421】

図５６は本発明の一実施例によるフレーム内のシンボル数に影響されないシングルメモリデインターリービングのためのシグナリングにおいて、周波数デインターリーバーの動作を示す図である。

【0422】

周波数デインターリーバーは、先に定義されたＦＩ＿ｍｏｄｅフィールド及び／又はＮ＿ｓｙｍフィールドの情報を用いて周波数デインターリービングを遂行することができる。前述したように、周波数デインターリーバーはシングルメモリを用いて動作することができる。基本的に、周波数デインターリービングは、送信端で遂行した周波数インターリービング過程の逆過程を行って元のデータの手順を復元するようにする過程であってもよい。

【0423】

前述したように、ＦＳＳに対する周波数デインターリービングは、プリアンブルのＦＩ＿ｍｏｄｅフィールド及びＮ＿ｓｙｍフィールドを用いて得たＦＩスキームに関する情報に基づいて動作することができる。ＦＥＳに対する周波数デインターリービングは、ＦＩ＿ｍｏｄｅフィールドとＮ＿ｓｙｍフィールドを介してリセットモードの動作有無を把握した後、それに基づいて動作することができる。

【0424】

すなわち、入力される一対のＯＦＤＭシンボルに対し、周波数デインターリーバーは周波数インターリーバーの読み取り／書き込み動作の逆過程を遂行することができる。この過程で、一つのインターリービングシーケンスが使われることができる。

【0425】

ただ、前述したように、周波数インターリーバーはダブルメモリを使うピンポン構造によるが、周波数デインターリーバーはシングルメモリでデインターリービングを遂行することができる。このシングルメモリ周波数デインターリービングはＦＩ＿ｍｏｄｅフィールド及びＮ＿ｓｙｍフィールドの情報を用いて遂行することができる。この情報により、ＯＦＤＭシンボル個数に影響されず、奇数のＯＦＤＭシンボルを有するフレームに対してもシングルメモリ周波数デインターリービングが可能であってもよい。

【0426】

本発明による周波数インターリーバーはＯＦＤＭシンボルの全てのデータセルを対象として周波数インターリービングを遂行することができる。周波数インターリーバーは、データセルを、各シンボルの可能な（ａｖａｉｌａｂｌｅ）データキャリアにマッピングさせる動作を遂行することができる。

【0427】

本発明による周波数インターリーバーは、ＦＦＴサイズによって違うインターリービングモードで動作することができる。例えば、ＦＦＴサイズが３２Ｋの場合、周波数インターリーバーは、前述したＦＩスキーム＃１のように、偶数番目シンボルに対してはランダム書き込み／線形動作を遂行し、奇数番目シンボルに対しては線形書き込み／ランダム読み取り動作を遂行することができる。また、ＦＦＴサイズが１６Ｋ又は８Ｋの場合、周波数インターリーバーは偶数／奇数にかかわらず、全てのシンボルに対して線形読み取り／ランダム書き込み動作を遂行することができる。

【0428】

インターリービングモードの転換を決定するＦＦＴサイズは実施例によって変更することができる。すなわち、３２Ｋ及び１６Ｋの場合、ＦＩスキーム＃１のように動作し、８Ｋの場合、偶数／奇数に無関係な動作を遂行することもできる。また、全てのＦＦＴサイズに対してＦＩスキーム＃１のように動作することもでき、全てのＦＦＴサイズに対して偶数／奇数に無関係な動作を遂行することもできる。また、実施例によって、特定のＦＦＴサイズに対してはＦＩスキーム＃２のように動作することもできる。

【0429】

このような周波数インターリービングは前述したインターリービングシーケンス（インターリービング住所）を用いて遂行するることができる。インターリービングシーケンスは前述したようにオフセット値を用いて多様に生成することができる。また、住所値チェック（ａｄｄｒｅｓｓ ｃｈｅｃｋ）を遂行して多様なインターリービングシーケンスを生成することができる。

【0430】

図５７は本発明の一実施例による放送信号を伝送する方法を示す図である。
本発明の一実施例による放送信号を伝送する方法は、ＰＬＰデータをエンコードする段階、タイムインターリービングを行う段階、フレームマッピングを行う段階、周波数インターリービングを行う段階及び／又はウェーブフォーム変調を行う段階を含むことができる。

【0431】

まず、各ＰＬＰデータがエンコーダーによってエンコードされることができる。ここで、エンコードとは、前述したＦＥＣエンコーディング、ビットインターリービングなどの一連の動作を含む概念であってもよい。エンコーディングに含まれるプロセスは実施例によって変更されることができる。実施例によって、エンコーダーにはＦＥＣエンコーダー、ビットインターリーバー、星状マッパーが含まれることができる。実施例によって、このエンコーダーをＢＩＣＭエンコーダーと言うことができる。

【0432】

ＰＬＰデータはタイムインターリーバーによってタイムインターリーブされることができる。これは前述したタイムインターリーバーによって遂行されることができる。タイムインターリーバーは、実施例によって、ＢＩＣＭエンコーダーに含まれることもでき、ＢＩＣＭエンコーダーの外部に位置してＢＩＣＭエンコーダーの出力をタイムインターリーブすることもできる。

【0433】

ＰＬＰデータはフレーマーによってフレームにマッピングされることができる。ここで、フレーマーは前述したフレームビルダー、又はその内部のセルマッパーに相当することができる。フレーマーは少なくとも一つの信号フレームに各種の処理が行われたＰＬＰデータをマッピングすることができる。

【0434】

生成された少なくとも一つの信号フレームのデータは周波数インターリーバーによって周波数インターリーブされることができる。周波数インターリーバーは前述したように動作することができる。周波数インターリーバーの動作によって違う放送信号を伝送する方法を提案することができる。

【0435】

ウェーブフォーム変調によって前述した少なくとも一つの信号フレームのデータが変調されることができる。ウェーブフォーム変調はウェーブフォームモジュールによって遂行されることができ、これは実施例によってＯＦＤＭモジュールと言ってもよい。ウェーブフォームモジュールの動作によって、周波数インターリーブされたデータが変調され、その変調されたデータは放送信号に含まれて伝送されることができる。ウェーブフォームモジュールは実施例によって少なくとも一つのアンテナを含むことができる。

【0436】

また、前述した周波数インターリーバーによる周波数インターリービングはインターリービングモードに従って遂行されることができる。ここで、インターリービングモードは少なくとも一つ以上であってもよい。このインターリービングモードはＦＦＴサイズによって決定されることができる。前述したように、周波数インターリーバーは、ＦＦＴサイズが３２Ｋ、１６Ｋ、８Ｋであるかによって、ＦＩスキーム＃１又は＃２が使われることができる。あるいは、周波数インターリーバーは、ＦＦＴサイズが３２Ｋ、１６Ｋ、８Ｋであるかにかかわらず、偶数／奇数番目シンボルに対して同じ動作を遂行することができる。また、言い換えれば、周波数インターリーバーは、ＦＦＴサイズによって、偶数／奇数番目シンボルによってインターリービング住所値（シーケンス）が順方向に適用されることもでき、逆方向に（逆に、ｉｎｖｅｒｓｅ）適用されることもできる。

【0437】

本発明の他の実施例による放送信号を伝送する方法は、ＦＦＴサイズが３２Ｋの場合、偶数番目シンボルと奇数番目シンボルに対して相異なる方式で周波数インターリービングを遂行することができる。ここで、偶数番目シンボルと奇数番目シンボルとは、一つの信号フレームに存在するシンボルを意味する。偶数番目シンボルとは、０番目又は偶数番目に位置するシンボルを意味し、奇数番目シンボルとは、奇数番目に位置するシンボルを意味することができる。前述したＦＩスキームによって偶数番目シンボルと奇数番目シンボルに対する周波数インターリービングが違うことができる。例えば、インターリービング住所値が順方向又は逆方向に適用されることができる。

【0438】

本発明のさらに他の実施例による放送信号を伝送する方法は、ＦＦＴサイズが３２Ｋの場合、信号フレーム内の奇数番目シンボルに対してインターリービング住所値を用いて周波数インターリービングを遂行することができる。また、信号フレーム内の偶数番目シンボルに対してインターリービング住所値の逆（ｉｎｖｅｒｓｅ）を用いて周波数インターリービングを遂行することができる。インターリービング住所値の逆を用いるという意味は、インターリービング住所値を前述したように逆方向に適用するという意味であってもよい。この動作は前述した周波数インターリーバーで遂行されることができる。実施例によって、奇数番目シンボルにインターリービング住所値を順方向に適用し、偶数番目シンボルにインターリービング住所値を逆方向に適用することもできる。実施例によって、他のＦＦＴサイズに対し、前記のような周波数インターリービングが遂行されることもできる。

【0439】

本発明のさらに他の実施例による放送信号を伝送する方法は、ＦＦＴサイズが８Ｋ又は１６Ｋの場合、信号フレーム内のシンボルに対し、インターリービング住所値を用いて周波数インターリービングを遂行することができる。ここで、シンボルとは、偶数番目及び奇数番目シンボルを意味することができる。本実施例で、偶数番目及び奇数番目シンボルの全てにインターリービング住所値が順方向に適用されることもできる。実施例によって、偶数番目及び奇数番目シンボルの全てにインターリービング住所値が逆方向に適用されることもできる。実施例によって、他のＦＦＴサイズに対し、前記のような周波数インターリービングが遂行されることもできる。

【0440】

本発明のさらに他の実施例による放送信号を伝送する方法は、信号フレームの各シンボルに対してインターリービング住所値がそれぞれ違うことができる。すなわち、前述したインターリービング住所値はシンボルのインデックスであるｐをその変数として有するので、各シンボルに対してインターリービング住所値が変わることができる。例えば、偶数番目シンボルと言っても、同じインターリービング方式が適用されることはできるが、インターリービング住所値は偶数番目シンボルの間にも違うことができる。

【0441】

本発明のさらに他の実施例による放送信号を伝送する方法は、各インターリービング住所値をオフセット値を用いて生成することができる。前述したように、インターリービング住所値乃至インターリービングシードはオフセットを用いて多様に生成することができる。各シンボルに対するインターリービング住所値はこのようにオフセット値を用いて生成することができる。実施例によって、このオフセット値も各シンボルに対して変わることができる。また、実施例によって、このオフセット値は二番目シンボルごとに（シンボルペアごとに）変わることもできる。

【0442】

本発明のさらに他の実施例による放送信号を伝送する方法は、前述したエンコーダーがＦＥＣエンコーダー、ビットインターリーバー、及び／又は星状マッパーを含むことができる。すなわち、前述したＰＬＰデータをエンコードする段階は、ＦＥＣエンコーディングを行う段階、ビットインターリービングを行う段階、及び／又は星状マッピングを行う段階を含むことができる。星状マッピングを行う段階は、ＰＬＰデータを星状にマッピングする段階であってもよい。

【0443】

本発明の一実施例による放送信号を受信する方法を説明する。この放送信号受信方法は示されていない。

【0444】

本発明の一実施例による放送信号を受信する方法は、放送信号を受信する段階、周波数デインターリービングを行う段階、フレームパーシングを行う段階、タイムデインターリービングを行う段階、及び／又はＰＬＰデータをデコードする段階を含むことができる。

【0445】

受信機の内／外部のウェーブフォームモジュールは、少なくとも一つの信号フレームを含む放送信号を受信することができる。ここで、ウェーブフォームモジュールは前述した送信機側のウェーブフォームモジュールと対応する役目を果たすことができる。ウェーブフォームモジュールは少なくとも一つの信号フレーム内のデータを復調することができる。ウェーブフォームモジュールは、実施例によって、少なくとも一つのアンテナ及び／又はチューナーを含むことができる。ウェーブフォームモジュールは、実施例によって、ＯＦＤＭモジュールと言ってもよい。

【0446】

周波数デインターリーバーは復調されたデータに周波数デインターリービングを遂行することができる。周波数デインターリービングは前述したように動作することができ、周波数インターリービングの逆動作であってもよい。

【0447】

フレームパーサーは信号フレーム内のデータをパーシングすることができる。ＰＬＰデータは信号フレームからデマッピングされることができる。フレームパーサーは前述したセルデマッパー又はフレームパーサーであってもよい。

【0448】

タイムデインターリーバーは、ＰＬＰデータにタイムデインターリービングを遂行することができる。タイムデインターリーバーはＢＩＣＭデコーダーの内部に位置することもでき、外部に位置することもできる。本実施例では、ＢＩＣＭデコーダーに含まれないと仮定した。

【0449】

ＰＬＰデータはデコーダーによってデコードされることができる。このデコーダーはＢＩＣＭデコーダーと言うことができる。デコーダーには星状デマッパー、ビットデインターリーバー及び／又はＦＥＣデコーダーが含まれることができる。

【0450】

本実施例で、周波数デインターリービングはデインターリービングモードに従って遂行されることができる。デインターリービングモードは少なくとも一つ以上であってもよい。デインターリービングモードは前述したインターリービングモードに対応することができ、デインターリービングモードはＦＦＴサイズによって決定されることができる。前述したように、周波数デインターリーバーは、ＦＦＴサイズが３２Ｋ、１６Ｋ又は８Ｋであるかによって、ＦＩスキーム＃１又は＃２に対応するデインターリービングスキームを使うことができる。あるいは、周波数デインターリーバーは、ＦＦＴサイズが３２Ｋ、１６Ｋ又は８Ｋであるかにかかわらず、偶数／奇数番目シンボルに対して同じ動作を遂行することができる。また、言い換えれば、周波数デインターリーバーは、ＦＦＴサイズによって、偶数／奇数番目シンボルによってデインターリービング住所値（シーケンス）が順方向に適用されることもでき、逆方向に（逆に、ｉｎｖｅｒｓｅ）適用されることもできる。

【0451】

本発明の他の実施例による放送信号を受信する方法は、ＦＦＴサイズが３２Ｋの場合、偶数番目シンボルと奇数番目シンボルに対して相異なる方式で周波数デインターリービングを遂行することができる。ここで、偶数番目シンボルと奇数番目シンボルとは一つの信号フレームに存在するシンボルを意味する。偶数番目シンボルとは０番目又は偶数番目に位置するシンボルを意味し、奇数番目シンボルとは奇数番目に位置するシンボルを意味することができる。前述した周波数デインターリービングスキームによって偶数番目シンボルと奇数番目シンボルに対する周波数デインターリービングが違うことができる。例えば、デインターリービング住所値が順方向又は逆方向に適用されることができる。

【0452】

本発明のさらに他の実施例による放送信号を受信する方法は、ＦＦＴサイズが３２Ｋの場合、信号フレーム内の奇数番目シンボルに対してデインターリービング住所値を用いて周波数デインターリービングを遂行することができる。また、信号フレーム内の偶数番目シンボルに対してデインターリービング住所値の逆（ｉｎｖｅｒｓｅ）を用いて周波数デインターリービングを遂行することができる。デインターリービング住所値の逆を用いるという意味は、デインターリービング住所値を前述したように逆方向に適用するという意味であってもよい。この動作は前述した周波数デインターリーバーで遂行されることができる。実施例によって、奇数番目シンボルにデインターリービング住所値を順方向に適用し、偶数番目シンボルにデインターリービング住所値を逆方向に適用することもできる。実施例によって、他のＦＦＴサイズに対し、前記のような周波数デインターリービングが遂行されることもできる。

【0453】

本発明のさらに他の実施例による放送信号を受信する方法は、ＦＦＴサイズが８Ｋ又は１６Ｋの場合、信号フレーム内のシンボルに対してデインターリービング住所値を用いて周波数デインターリービングを遂行することができる。ここで、シンボルとは偶数番目及び奇数番目シンボルを意味することができる。本実施例で、偶数番目及び奇数番目シンボルの全てにデインターリービング住所値が順方向に適用されることもできる。実施例によって、偶数番目及び奇数番目シンボルの全てにデインターリービング住所値が逆方向に適用されることもできる。実施例によって、他のＦＦＴサイズに対し、前記のような周波数デインターリービングが遂行されることもできる。

【0454】

本発明のさらに他の実施例による放送信号を受信する方法は、信号フレームの各シンボルに対してデインターリービング住所値がそれぞれ異なることができる。すなわち、前述したデインターリービング住所値はシンボルのインデックスであるｐをその変数として有するので、各シンボルに対してデインターリービング住所値が変化することができる。例えば、偶数番目シンボルと言っても、同じデインターリービング方式が適用されることはできるが、デインターリービング住所値は偶数番目シンボルの間に違うことができる。

【0455】

本発明のさらに他の実施例による放送信号を受信する方法は、各デインターリービング住所値がオフセット値を用いて生成されることができる。前述したように、デインターリービング住所値乃至デインターリービングシードはオフセットを用いて多様に生成されることができる。各シンボルに対するデインターリービング住所値はこのようにオフセット値を用いて生成されることができる。実施例によって、このオフセット値も各シンボルに対して変わることができる。また、実施例によって、このオフセット値は二番目シンボルごとに（シンボルペアごとに）変わることもできる。

【0456】

本発明のさらに他の実施例による放送信号を受信する方法は、前述したデコーダーが星状デマッパー、ビットデインターリーバー、及び／又はＦＥＣデコーダー含むことができる。すなわち、前述したＰＬＰデータをデコードする段階は、星状デマッピングを行う段階、ビットデインターリービングを行う段階、及び／又はＦＥＣデコーディング段階を含むことができる。
前述した段階は実施例によって省略するか、あるいは類似／同一の動作を行う他の段階に取り替えることができる。

【0457】

図５８は本発明の一実施例による放送信号を伝送する装置を示す図である。
本発明の一実施例による放送信号を伝送する装置は、エンコーダー、タイムインターリーバー、フレーマー、周波数インターリーバー及び／又はウェーブフォームモジュールを含むことができる。

【0458】

それぞれのエンコーダー、タイムインターリーバー、フレーマー、周波数インターリーバー及び／又はウェーブフォームモジュールは前述した同名のブロック又はモジュールと同一であってもよい。

【0459】

エンコーダーは、前述したＰＬＰデータをエンコードする段階を遂行することができる。タイムインターリーバーは、前述したタイムインターリービングを行う段階を遂行することができる。フレーマーは、前述したフレームマッピングを行う段階を遂行することができる。周波数インターリーバーは、前述した周波数インターリービングを行う段階を遂行することができる。ウェーブフォームモジュールは、前述したウェーブフォーム変調を行う段階を遂行することができる。

【0460】

前述したエンコーダー、タイムインターリーバー、フレーマー、周波数インターリーバー及び／又はウェーブフォームモジュールは、メモリ（又は記憶ユニット）に記憶された連続した遂行過程を行うプロセッサであってもよい。また、前述したエンコーダー、タイムインターリーバー、フレーマー、周波数インターリーバー及び／又はウェーブフォームモジュールは、装置の内／外部に位置するハードウェアエレメントであってもよい。

【0461】

本発明の一実施例による放送信号を受信する装置を説明する。この放送信号受信装置は示されていない。

【0462】

本発明の一実施例による放送信号を受信する装置は、ウェーブフォームモジュール、周波数デインターリーバー、フレームパーサー、タイムデインターリーバー及び／又はデコーダーを含むことができる。

【0463】

それぞれのウェーブフォームモジュール、周波数デインターリーバー、フレームパーサー、タイムデインターリーバー及び／又はデコーダーは前述した同名のブロック又はモジュールと同一であってもよい。

【0464】

ウェーブフォームモジュールは、前述した放送信号を受信する段階を遂行することができる。周波数デインターリーバーは、前述した周波数デインターリービングを行う段階を遂行することができる。フレームパーサーは、前述したフレームパーシングを行う段階を遂行することができる。タイムデインターリーバーは、前述したタイムデインターリービングを行う段階を遂行することができる。デコーダーは、前述したＰＬＰデータをデコードする段階を遂行することができる。

【0465】

前述したウェーブフォームモジュール、周波数デインターリーバー、フレームパーサー、タイムデインターリーバー及び／又はデコーダーはメモリ（又は記憶ユニット）に記憶された連続した過程を行うプロセッサであってもよい。また、前述したウェーブフォームモジュール、周波数デインターリーバー、フレームパーサー、タイムデインターリーバー及び／又はデコーダーは、装置の内／外部に位置するハードウェアエレメントドルであってもよい。

【0466】

前述したモジュールは実施例によって省略されるか、類似／同一の動作を遂行する他のモジュールに取り替えられることができる。

【0467】

モジュール又はユニットはメモリ（又は記憶ユニット）に記憶された連続した遂行過程を実行するプロセッサであり得る。前述した実施例に記述された各段階はハードウェア／プロセッサによって遂行されることができる。前述した実施例に記述されたそれぞれのモジュール／ブロック／ユニットはハードウェア／プロセッサとして動作することができる。また、本発明が提示する方法はコードとして実行されることができる。このコードはプロセッサが読める記録存媒体に使われることができ、よって装置（ａｐｐａｒａｔｕｓ）が提供するプロセッサによって読み取られることができる。

【0468】

説明の便宜のために、各図を分けて説明したが、各図に開示された実施例を併合して新たな実施例を具現するように設計することも可能である。そして、通常の技術者の必要によって、以前に説明した実施例を実行するためのプログラムが記録されているコンピュータで読める記録媒体を設計することも本発明の権利範囲に属する。

【0469】

本発明による装置及び方法は前述したような実施例の構成及び方法に限定して適用されることができるものではなく、前述した実施例を多様に変形することができるように、各実施例の全部又は一部が選択的に組合せられて構成されることもできる。

【0470】

一方、本発明が提案する方法をネットワークデバイスに備えられた、プロセッサが読める記録媒体に、プロセッサが読めるコードとして具現することが可能である。プロセッサが読める記録媒体はプロセッサによって読められるデータが記憶される全ての種類の記録装置を含む。プロセッサが読める記録媒体の例としては、ＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、磁気テープ、フロッピーディスク、光データ記憶装置などがあり、その上、インターネットを介した伝送などのキャリアウェーブの形態に具現されるものも含む。また、プロセッサが読める記録媒体はネットワークを介して連結されたコンピュータシステムに分散され、分散方式でプロセッサが読めるコードが記憶されて実行されることができる。

【0471】

また、以上では本発明の好適な実施例について例示の目的で説明したが、本発明は前述した特定の実施例に限定されなく、請求範囲で請求する本発明の要旨を逸脱しない範疇内で本発明が属する技術分野で通常の知識を有する者によって多様な変形実施が可能なであるのはもちろんのこと、このような変形実施は本発明の技術的思想や見込みから個別的に理解されてはいけないであろう。

【0472】

そして、この明細書では物の発明と方法の発明が一緒に説明されており、必要によって両発明の説明は補充的に適用されることができる。

【0473】

本発明の思想や範囲を逸脱しない範疇内で本発明の多様な変更及び変形が可能であるのは当業者に理解可能である。したがって、本発明は添付の請求項及びその同等な範囲内で提供される本発明の変更及び変形を全て含むものとして理解しなければならない。
この明細書で装置及び方法の発明が一緒に言及され、装置及び方法の発明の説明は互いに補って適用されることができる。

【発明の実施の形態】

【0474】

多様な実施例が本発明を実施するための最善の形態で説明された。

【産業上の利用可能性】

【0475】

本発明は一連の放送信号提供分野に利用される。

【0476】

本発明の思想や範囲を逸脱しない範疇内で本発明の多様な変更及び変形が可能であるのは当業者に明らかである。したがって、本発明は添付の請求項及びその同等な範囲内で提供される本発明の変更及び変形を全て含むものとして理解しなければならない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】

【図42】

【図43】

【図44】

【図45】

【図46】

【図47】

【図48】

【図49】

【図50】

【図51】

【図52】

【図53】

【図54】

【図55】

【図56】

【図57】

【図58】