特許 6571414 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6571414

(24)【登録日】2019年8月16日

(45)【発行日】2019年9月4日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/60 20060101AFI20190826BHJP

   H01L 21/3205 20060101ALI20190826BHJP

   H01L 21/768 20060101ALI20190826BHJP

   H01L 23/522 20060101ALI20190826BHJP

【ＦＩ】

   H01L21/60 301N

   H01L21/88 T

   H01L21/88 S

   H01L21/90 J

【請求項の数】3

【全頁数】6

(21)【出願番号】特願2015-131484(P2015-131484)

(22)【出願日】2015年6月30日

(65)【公開番号】特開2017-17152(P2017-17152A)

(43)【公開日】2017年1月19日

【審査請求日】2018年5月10日

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】島崎 洸一

【審査官】 安田 雅彦

(56)【参考文献】

【文献】 特開昭６２−２１４６３３（ＪＰ，Ａ）

【文献】 特開平０５−２２６３３９（ＪＰ，Ａ）

【文献】 実開平０３−０５３８４３（ＪＰ，Ｕ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／６０

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２３／５２２−５３８

(57)【特許請求の範囲】

【請求項1】

半導体基板の表面に設けられた絶縁膜の上に設けられたボンディングパッドを覆うパッシベーション膜の膜厚が前記ボンディングパッドの膜厚よりも薄い半導体装置であって、前記ボンディングパッドの周囲に空隙を介して最上層の配線層が配置され、前記空隙の幅が、前記パッシベーション膜の膜厚以上であり前記パッシベーション膜の側壁厚の２倍以下であり、前記最上層の配線層が前記ボンディングパッドの周囲に環状に配置され、前記最上層の配線層の上に前記パッシベーション膜が除去されたスリットが前記ボンディングパッドの周囲に環状に設けられていることを特徴とする半導体装置。

【請求項2】

前記最上層の配線層が前記ボンディングパッドの周囲に２重以上に配置されていることを特徴とする請求項１記載の半導体装置。

【請求項3】

前記空隙上のパッシベーション膜の縦方向膜厚が前記ボンディングパッド上のパッシベーション膜の縦方向膜厚より厚いことを特徴とする特徴とする請求項１または２記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ボンディングパッドを備える半導体装置に関する。

【背景技術】

【0002】

従来の半導体装置におけるボンディングパッド周辺の構造は、図６に示すように、半導体基板１０１上に絶縁膜２０１を設け、絶縁膜２０１上に最上層の配線層によってボンディングパッド３０１が形成されており、ボンディングパッド３０１の周辺に空隙を介してダミー配線３０２を設置し、半導体装置を保護するためのパッシベーション膜４０１はボンディングパッド３０１の膜厚以上の膜厚であり、ボンディングパッド３０１とボンディングワイヤとを接続するための開口部５０１をボンディングパッド３０１上に露出させる構造である（例えば、特許文献１参照）。

【0003】

ワイヤボンディング時のストレスや、熱応力によってパッシベーション膜にクラックが発生するのを防止するために、ボンディングパッドの周辺のパッシベーション膜の強度を高くすることでパッシベーションクラックを抑制できることが知られている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平５−２２６３６９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、パッシベーション膜の膜厚がボンディングパッドの膜厚より薄い場合、パッシベーション膜の強度は低下し、ワイヤボンディングや熱応力によってパッシベーションクラックが発生してしまうことがある。

【0006】

本発明は、上記不具合に鑑みてなされ、パッシベーション膜がボンディングパッド膜厚より薄い場合でも、ボンディング時のストレスや熱応力耐性の高い半導体装置を提供することを課題とする。

【課題を解決するための手段】

【0007】

本発明は、上記課題を解決するため、ボンディングパッドと空隙を介し配線層が配置され、パッシベーション膜は前記ボンディングパッドを形成する配線層の膜厚より薄く、前記空隙の幅は前記パッシベーション膜厚以上かつ前記パッシベーション膜厚の２倍以下であり、前記パッシベーション膜堆積後の前記空隙に充填された前記パッシベーション膜厚は前記ボンディングパッド上部のパッシベーション膜より厚くなっていることを特徴とする半導体装置とした。

【発明の効果】

【0008】

本発明では、ボンディングパッドの上部に堆積したパッシベーション膜より、ボンディングパッド側壁のパッシベーション膜を厚くすることで、ボンディング時のストレス耐性が高くなる。

【図面の簡単な説明】

【0009】

【図1】本発明の第１の実施形態を示す半導体装置の断面図である。

【図2】本発明の第２の実施形態を示す半導体装置の断面図である。

【図3】本発明の第３の実施形態を示す半導体装置の断面図である。

【図4】本発明の第４の実施形態を示す半導体装置の平面図である。

【図5】本発明の第５の実施形態を示す半導体装置の平面図である。

【図6】従来の半導体装置におけるボンディングパッドの断面図である。

【発明を実施するための形態】

【0010】

以下、本発明の第１の実施形態について、図１を参照して説明する。
図１に示すように、第１の実施形態によるボンディングパッドとその周辺は、半導体基板１０１の表面に設けられた絶縁膜２０１と、絶縁膜２０１上に形成されたボンディングパッド３０１と、ボンディングパッド３０１の脇の空隙６０１を介して配置された最上層の配線層３０３と、ボンディングパッド３０１と配線層３０３上に設置された半導体基板１０１を保護するためのパッシベーション膜４０１と、ボンディングワイヤを接続するためにボンディングパッド３０１を露出させている開口部５０１とを有する構造となっている。

【0011】

最上層の配線層３０３は、ボンディングパッド３０１の一辺に沿って部分的に１列を配置しても良く、ボンディングパッド３０１の周囲を一重に取り囲んで配置しても良い。図１はボンディングパッド３０１の対向する２辺に沿って最上層の配線層３０３がそれぞれ配置された状態を示している。

【0012】

ここで、最上層の配線層３０３およびボンディングパッド３０１の厚みは、最上層の配線層上のパッシベーション膜４０１の縦方向厚みより厚いことが特徴であり、ボンディングパッド３０１と最上層の配線層３０３との空隙６０１の幅は、最上層の配線層上のパッシベーション膜４０１の縦方向の厚み以上であり、そのパッシベーション膜が最上層の配線層３０３からなる孤立したパターンの側壁に堆積された場合の厚みである側壁厚の２倍以下である。このような設定とすることでボンディングパッド３０１と最上層の配線層との空隙６０１にはパッシベーション膜４０１が埋め込まれ、ボンディングパッド３０１の側壁を覆うパッシベーション膜４０１の厚みは、最上層の配線層３０３が配置されていることにより、ボンディングパッド３０１の上部のパッシベーション膜４０１より厚くなる。そして、ボンディングパッド３０１の側壁を覆うパッシベーション膜４０１の縦方向の厚みはボンディングパッド３０１の縦方向の厚みよりも厚いものとなる。

【0013】

なお、絶縁膜２０１内には他の配線層が含まれていても構わない。また、最上層の配線層の電位はボンディングパッド３０１と同電位でも、異なる電位でも、浮遊電位でも構わない。

【0014】

また、一般にボンディングパッド３０１は長方形あるいは正方形の矩形であるが、他の形状であっても構わない。さらに、パッシベーション膜４０１上にさらにポリイミドなどの樹脂が堆積されていても構わない。

【0015】

ワイヤボンディングがボンディングパッド３０１上になされた時、ボンディングパッド３０１は変形し、ボンディングパッド３０１の側壁から水平方向にパッシベーション膜４０１を押し込む圧力がかかるが、ボンディングパッド３０１の側壁を覆うパッシベーション膜４０１の膜厚が厚いために、ボンディング時のストレス耐性が高くパッシベーション膜４０１のクラック発生を抑制することができる。さらには、ボンディングパッドの側壁を覆うパッシベーション膜の高さが一様であるため、パッシベーション膜の上部で破壊され易いという従来の欠点も解消できる。

【0016】

図２は本発明の第２の実施形態を示す半導体装置の断面図である。第１の実施形態は最上層の配線層３０３をボンディングパッド３０１に隣接して１列もしくは１重に配置した。これに対して、第２の実施形態は最上層の配線層３０３を少なくとも２列もしくは２重以上設置している。このようにすることでボンディングパッド３０１の側壁を覆うパッシベーション膜４０１および最上層の配線層３０３の横方向の厚みは第一の実施形態よりも厚くなり、一層パッシベーション膜４０１のクラック発生をより効果的に抑制することができる。

【0017】

図３は本発明の第３の実施形態を示す半導体装置の断面図である。第１の実施形態では最上層の配線層３０３上のパッシベーション膜４０１は分断されることなく最上層の配線層３０３を覆っていた。これに対して、第３の実施形態は最上層の配線層３０３上の一部においてパッシベーション膜４０１がスリット７０１により分断されている。即ち、ボンディングパッドとは異なる配線層３０３の上においてパッシベーション膜４０１が除去された領域であるスリットが設けられている。パッシベーション膜４０１を分断している領域であるスリットが変形のストレスを緩和するので、本構造においても第一の実施形態同様にパッシベーション膜４０１のクラック発生を抑制することができる。

【0018】

図４は本発明の第４の実施形態を示す半導体装置の平面図である。ボンディングパッド３０１の周囲には空隙６０１を介して設置された最上層の配線層３０３が１重で分断されることなく環状に設置されている。パッシベーション膜４０１のクラック発生を抑制することができる。

【0019】

図５は本発明の第５の実施形態を示す半導体装置の平面図である。ボンディングパッド３０１の周囲には空隙６０１を介して設置された最上層の配線層３０３が１重で分断して設置されている。最上層の配線層３０３が分断されていても、パッシベーション膜４０１のクラック発生を抑制することができる。
図１から図５に示した実施形態の組み合わせによって形成される半導体装置も、同様にパッシベーション膜４０１のクラック発生を抑制することができる。

【符号の説明】

【0020】

１０１ 半導体基板
２０１ 絶縁膜
３０１ ボンディングパッド
３０２ ダミー配線
３０３ 最上層の配線層
４０１ パッシベーション膜
５０１ 開口部
６０１ 配線層の間の空隙
７０１ パッシベーション膜に設けられたスリット

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】