特許 6572516 電子制御回路基板及び電子制御装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6572516

(24)【登録日】2019年8月23日

(45)【発行日】2019年9月11日

(54)【発明の名称】電子制御回路基板及び電子制御装置

(51)【国際特許分類】

   H05K 1/18 20060101AFI20190902BHJP

   H05K 1/02 20060101ALI20190902BHJP

【ＦＩ】

   H05K1/18 S

   H05K1/02 C

   H05K1/02 Q

【請求項の数】3

【全頁数】9

(21)【出願番号】特願2015-251511(P2015-251511)

(22)【出願日】2015年12月24日

(65)【公開番号】特開2017-117928(P2017-117928A)

(43)【公開日】2017年6月29日

【審査請求日】2018年7月4日

(73)【特許権者】

【識別番号】000141901

【氏名又は名称】株式会社ケーヒン

(74)【代理人】

【識別番号】100141139

【弁理士】

【氏名又は名称】及川 周

(74)【代理人】

【識別番号】100169764

【弁理士】

【氏名又は名称】清水 雄一郎

(74)【代理人】

【識別番号】100167553

【弁理士】

【氏名又は名称】高橋 久典

(74)【代理人】

【識別番号】100064908

【弁理士】

【氏名又は名称】志賀 正武

(74)【代理人】

【識別番号】100146835

【弁理士】

【氏名又は名称】佐伯 義文

(72)【発明者】

【氏名】高瀬 徹

(72)【発明者】

【氏名】河内 英明

【審査官】 鹿野 博司

(56)【参考文献】

【文献】 特開２０１３−０９３３７８（ＪＰ，Ａ）

【文献】 特開２００６−０８０１６８（ＪＰ，Ａ）

【文献】 特開平０６−２６８３４１（ＪＰ，Ａ）

【文献】 国際公開第２０１２／１０７４６３（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０５Ｋ １／１８

Ｈ０５Ｋ １／０２

(57)【特許請求の範囲】

【請求項1】

複数のパワー素子が実装された電子制御回路基板であって、
前記パワー素子が接続されたパッドと、前記パッドの周辺に配置された放熱用のビアホールと、が設けられた複数のパワー素子実装領域を有し、
前記パッドは、前記パワー素子のソース端子とゲート端子が接続された一対の小パッド部と、前記一対の小パッド部に対し離間して配置され、前記パワー素子のドレイン端子が接続された大パッド部と、を含み、
前記ビアホールは、前記一対の小パッド部と前記大パッド部との間に配置され、前記一対の小パッド部が対向する対向方向と平行な方向に沿って、複数列で形成された第１の
ビアホールを含み、
前記複数のパワー素子実装領域は、一のパワー素子実装領域に設けられた前記大パッドが、前記一のパワー素子実装領域に隣接する少なくとも一つの他のパワー素子実装領域に設けられた前記第１のビアホールに隣接するように、互い違いに配置されている、ことを特徴とする電子制御回路基板。

【請求項2】

複数のパワー素子が実装された電子制御回路基板であって、
前記パワー素子が接続されたパッドと、前記パッドの周辺に配置された放熱用のビアホールと、が設けられた複数のパワー素子実装領域を有し、
前記パッドは、前記パワー素子のソース端子とゲート端子が接続された一対の小パッド部と、前記一対の小パッド部に対し離間して配置され、前記パワー素子のドレイン端子が接続された大パッド部と、を含み、
前記ビアホールは、前記一対の小パッド部と前記大パッド部との間に配置された第１のビアホールと、前記大パッド部の周囲に配置された第２のビアホールとを含み、
前記第１のビアホールの径は、前記第２のビアホールの径よりも大きく、
前記複数のパワー素子実装領域は、一のパワー素子実装領域に設けられた前記大パッド部が、前記一のパワー素子実装領域に隣接する少なくとも一つの他のパワー素子実装領域に設けられた前記第１のビアホールに隣接するように配置されている、ことを特徴とする電子制御回路基板。

【請求項3】

コネクタを備える電子制御回路基板と、前記コネクタを露出させた状態で前記電子制御回路基板を収容する筐体と、を有する電子制御装置であって、
前記電子制御回路基板として、請求項１または２に記載の電子制御回路基板を有する、ことを特徴とする電子制御装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子制御回路基板及び電子制御装置に関するものである。

【背景技術】

【0002】

従来から、特許文献１に示すような電子制御回路基板が知られている。この電子制御回路基板は、ＭＯＳＦＥＴ等のパワー素子が実装されており、当該パワー素子が発する熱を放熱する放熱構造を備えている。この放熱構造は、パワー素子が発した熱を、パッドを介して基板の表面から裏面に貫通形成したビアホールにより、裏面側の金属膜に伝え、この金属膜から広い面積で放熱する構成になっている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００５−７２１０４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、上記従来技術では、パッドを貫通させた状態でビアホールを複数配置しているため、例えば、メタルマスクによりパッドにはんだを印刷する際、はんだがビアホールに落下し易い。そうすると、はんだが落下した分だけ、フィレットによるはんだ接続の信頼性が低下する、という問題があった。

【0005】

本発明は、上記問題点に鑑みてなされたものであり、はんだ接続の信頼性を確保しつつ、放熱性能を十分に確保できる電子制御回路基板及び電子制御装置の提供を目的とする。

【課題を解決するための手段】

【0006】

上記の課題を解決するために、本発明は、複数のパワー素子が実装された電子制御回路基板であって、前記パワー素子が接続されたパッドと、前記パッドの周辺に配置された放熱用のビアホールと、が設けられた複数のパワー素子実装領域を有し、前記複数のパワー素子実装領域は、一のパワー素子実装領域に設けられた前記パッドが、当該一のパワー素子実装領域に隣接する少なくとも一つの他のパワー素子実装領域に設けられた前記ビアホールに隣接するように配置されている、という構成を採用する。

【0007】

また、本発明においては、前記パッドは、前記パワー素子のソース端子とゲート端子が接続された一対の小パッド部と、前記一対の小パッド部に対し離間して配置され、前記パワー素子のドレイン端子が接続された大パッド部と、を含み、前記ビアホールは、前記一対の小パッド部と前記大パッド部との間に配置された第１のビアホールを含む、という構成を採用する。

【0008】

また、本発明においては、前記複数のパワー素子実装領域は、一のパワー素子実装領域に設けられた前記大パッド部が、当該一のパワー素子実装領域に隣接する少なくとも一つの他のパワー素子実装領域に設けられた前記第１のビアホールに隣接するように、互い違いに配置されている、という構成を採用する。

【0009】

また、本発明においては、前記ビアホールは、さらに、前記大パッド部の周囲に配置された第２のビアホールを含む、という構成を採用する。

【0010】

また、本発明においては、前記第１のビアホールの径は、前記第２のビアホールの径よりも大きい、という構成を採用する。

【0011】

また、本発明においては、コネクタを備える電子制御回路基板と、前記コネクタを露出させた状態で前記電子制御回路基板を収容する筐体と、を有する電子制御装置であって、前記電子制御回路基板として、先に記載の電子制御回路基板を有する、という構成を採用する。

【発明の効果】

【0012】

本発明においては、パッドの周辺に放熱用のビアホールを配置しているため、パッドをビアホールが貫通しておらず、はんだがビアホールに落下することを防止して、はんだ接続の信頼性を確保することができる。また、パワー素子が発した熱は、パッドを介して、そのパッドの周辺配置されたビアホールから放熱されるが、そのパワー素子実装領域に設けられたビアホールだけでなく、隣接する他のパワー素子実装領域に設けられたビアホールからも放熱されるため、放熱性能を十分に確保することができる。
このように、本発明によれば、はんだ接続の信頼性を確保しつつ、放熱性能を十分に確保できる。

【図面の簡単な説明】

【0013】

【図1】本発明の実施形態における電子制御装置の分解斜視図である。

【図2】本発明の実施形態における電子制御回路基板の平面図である。

【図3】本発明の実施形態におけるパワー素子実装領域の平面図である。

【図4】本発明の実施形態の変形例におけるビアホールの配置を示す平面図である。

【発明を実施するための形態】

【0014】

以下、図面を参照して、本発明の一実施形態について説明する。なお、以下の図面において、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。

【0015】

図１は、本発明の実施形態における電子制御装置１の分解斜視図である。
電子制御装置１は、例えば、車両に搭載され、車両扉の自動開閉制御、またはＨＥＶやＥＶの駆動モータの制御を行うＥＣＵ（Electronic Control Unit）として利用されるものである。図１に示すように、電子制御装置１は、電子制御回路基板２と、該電子制御回路基板２を収容するケース３（筐体）と、を備えている。

【0016】

電子制御回路基板２は、プリント配線板２ａと、コネクタ２ｂ等の電子部品を備えている。なお、図１においては、コネクタ２ｂ以外の電子部品の図示は省略している。
プリント配線板２ａは、図示しない配線パターンが形成された矩形状の多層基板である。プリント配線板２ａの４隅には、ケース３にプリント配線板２ａを固定するためのネジ孔２ａ３が設けられ、プリント配線板２ａの中央部には、ネジ孔２ａ４が設けられている。

【0017】

コネクタ２ｂは、例えば、ＰＢＴやＰＰＳ等の耐熱性樹脂から形成されており、プリント配線板２ａの裏面側から表面側へ向けて貫通する２本のコネクタ固定用ネジ４によってプリント配線板２ａにネジ止め固定されている。このコネクタ２ｂは、後述する大電流領域Ｒ１（図２参照）の図示しない配線パターンと電気的に接続される第１接続口２ｂ１と、後述する小電流領域Ｒ２（図２参照）の図示しない配線パターンと電気的に接続される第２接続口２ｂ２と、を有する。

【0018】

ケース３は、電子制御回路基板２を内部に収容して保護する鉄或いはアルミニウム等の金属製ケースであり、下側ケース３１と上側ケース３２との２つのパーツに分割可能な構成となっている。下側ケース３１の４隅には、プリント配線板２ａを固定するためのネジ孔３１ａが設けられている。また、下側ケース３１の中央部には、ネジ孔３１ｂが設けられている。また、上側ケース３２の４隅にも、プリント配線板２ａを固定するためのネジ孔３２ａが設けられている。このケース３は、プリント配線板２ａの外縁部２ａ１と当接している。

【0019】

プリント配線板２ａは、部品実装面を上側にした状態で、プリント配線板２ａのネジ孔２ａ４を上側から下側へ向けて貫通して下側ケース３１のネジ孔３１ｂに螺合する基板固定用ネジ５によって下側ケース３１にネジ止め固定される。上側ケース３２は、下側ケース３１にプリント配線板２ａが固定された状態で、上側ケース３２及びプリント配線板２ａのネジ孔３２ａ、２ａ３を上側から下側へ向けて貫通して下側ケース３１のネジ孔３１ａに螺合するケース固定用ネジ６によって下側ケース３１にネジ止め固定される。
このように、プリント配線板２ａは、コネクタ２ｂを露出させた状態で下側ケース３１と上側ケース３２との間に狭持されている。

【0020】

図２は、本発明の実施形態における電子制御回路基板２の平面図である。
この図に示すように、本実施形態の電子制御回路基板２では、平面視（プリント配線板２ａの厚み方向から見た場合）において、大電流領域Ｒ１と、小電流領域Ｒ２とが左右に分離して設けられている。大電流領域Ｒ１には、駆動モータ等に供給される大電流（相対的に大きな電流、例えば４０Ａ）を流す大電流用内層パターンが形成されている。また、小電流領域Ｒ２には、集積回路等の電子部品に対して供給される電流（相対的に小さな電流、例えば５Ａ）を流す小電流用内層パターンが形成されている。

【0021】

大電流領域Ｒ１と小電流領域Ｒ２は、平面視において重ならずに配置されている。また、大電流領域Ｒ１と小電流領域Ｒ２とは、隙間をあけ、離間されている。つまり、大電流領域Ｒ１と小電流領域Ｒ２との間には、一定のクリアランスが設けられている。この構成によれば、大電流領域Ｒ１と小電流領域Ｒ２とが近接することがなく、互いの電流用内層パターン（特に小電流用内層パターン）にノイズが入り込むことを防止することができる。

【0022】

大電流領域Ｒ１には、複数のパワー素子４０が実装されている。パワー素子４０は、例えば、ＭＯＳＦＥＴであり、ソース端子とゲート端子が、一対のリード４１，４２を介して電子制御回路基板２に電気的に接続され、また、ドレイン端子が、リード４３を介して電子制御回路基板２に電気的に接続されている。複数のパワー素子４０は、電気的に並列接続されている。

【0023】

図３は、本発明の実施形態におけるパワー素子実装領域１００の平面図である。なお、図３は、図２に示す領域Ａの拡大図であり、パッド５０及びビアホール６０を視認するため、パワー素子４０は不図示としている。
電子制御回路基板２には、複数のパワー素子実装領域１００が設定されている。パワー素子実装領域１００には、パッド５０と、ビアホール６０とが設けられている。

【0024】

パッド５０は、パワー素子４０がはんだを介して接続される。パッド５０は、パワー素子４０のソース端子とゲート端子が一対のリード４１，４２（図２参照）を介して接続される一対の小パッド部５１，５２と、一対の小パッド部５１，５２に対し離間して配置され、パワー素子４０のドレイン端子がリード４３（図２参照）を介して接続される大パッド部５３と、を含む。

【0025】

大パッド部５３は、平面視で略正方形に形成されている。一対の小パッド部５１，５２のそれぞれは、大パッド部５３よりも小さい平面視で略長方形に形成されている。一対の小パッド部５１，５２と、大パッド部５３との間には、隙間領域Ｘ１が形成されている。隙間領域Ｘ１は、一対の小パッド部５１，５２の長手方向における長さと、略同一またはそれよりも大きい幅を有している。

【0026】

ビアホール６０は、パッド５０の周辺に配置されている。ビアホール６０は、放熱用のビアホールであり、電子制御回路基板２の絶縁部に貫通して形成され、パッド５０とは電気的に接続されていない。ビアホール６０は、例えば、レーザー加工によって穴あけされ、内面及びその開口周辺がメッキされて導体層が設けられたものである。ビアホール６０は、電子制御回路基板２の裏面に設けられた図示しない放熱板（金属膜）に接続されている。

【0027】

ビアホール６０は、一対の小パッド部５１，５２と大パッド部５３との間の隙間領域Ｘ１に配置されている。以下、隙間領域Ｘ１に配置されたビアホール６０を、第１のビアホール６１と称する。第１のビアホール６１は、一対の小パッド部５１，５２が対向する対向方向（一対の小パッド部５１，５２の短辺方向）と平行な方向に沿って、複数列（本実施形態では２列）で形成されている。

【0028】

複数のパワー素子実装領域１００は、一のパワー素子実装領域１００ａ１（１００ａ２）に設けられたパッド５０が、当該一のパワー素子実装領域１００に隣接する少なくとも一つの他のパワー素子実装領域１００ｂ１（１００ｂ２）に設けられたビアホール６０に隣接するように配置されている。具体的には、複数のパワー素子実装領域１００は、一のパワー素子実装領域１００ａ１に設けられた大パッド部５３が、当該一のパワー素子実装領域１００ａ１に隣接する他のパワー素子実装領域１００ｂ１に設けられた第１のビアホール６１に隣接するように、互い違いに配置されている。

【0029】

すなわち、複数のパワー素子実装領域１００は、マトリクス状に配置されており、同じ行（図３において紙面左右方向）に配置されたあるパワー素子実装領域１００ａ１，１００ａ２…は、同じ向き（左向き）であり、また、その行に隣接する行に配置された、他のパワー素子実装領域１００ｂ１，１００ｂ２…は、パワー素子実装領域１００ａ１，１００ａ２…とは逆向き（右向き）になっている。そして、同じ列（図３において紙面上下方向）に配置されたパワー素子実装領域１００ａ１，１００ｂ１…（また、パワー素子実装領域１００ａ２，１００ｂ２…も同様）は、互いの向きを逆向きにして交互に配置されている。

【0030】

上記構成の電子制御回路基板２によれば、パッド５０の周辺に放熱用のビアホール６０を配置しているため、パッド５０をビアホール６０が貫通しておらず、はんだがビアホール６０に落下することを防止して、はんだ接続の信頼性を確保することができる。また、パワー素子４０が発した熱は、パッド５０を介して、そのパッド５０の周辺配置されたビアホール６０から放熱されるが、そのパワー素子実装領域１００ａ１に設けられたビアホール６０だけでなく、隣接する他のパワー素子実装領域１００ｂ１に設けられたビアホール６０からも放熱されるため、放熱性能を十分に確保することができる。

【0031】

本実施形態では、ビアホール６０（第１のビアホール６１）が、一対の小パッド部５１，５２と大パッド部５３との間に配置されている。一対の小パッド部５１，５２と大パッド部５３との間の隙間領域Ｘ１は、その上方にリード４１，４２（図２参照）が通るデッドスペースであり、このデッドスペースを利用してビアホール６０を配置することにより、パワー素子実装領域１００の面積を小さくし、パワー素子４０を密集配置することができる。これにより、電子制御回路基板２を小型化することができる。

【0032】

また、本実施形態では、図３に示すように、複数のパワー素子実装領域１００は、例えば、一のパワー素子実装領域１００ａ１に設けられた大パッド部５３が、当該一のパワー素子実装領域１００ａ１に隣接する少なくとも一つの他のパワー素子実装領域１００ｂ１に設けられた第１のビアホール６１に隣接するように、互い違いに配置されている。大パッド部５３は、一対の小パッド部５１，５２よりも面積が大きく、また、パワー素子４０から受ける熱量も一対の小パッド部５１，５２より多いため、大パッド部５３に隣接するように第１のビアホール６１を配置することにより、放熱効率を向上させることができる。

【0033】

このように、上述の本実施形態によれば、複数のパワー素子４０が実装された電子制御回路基板２であって、パワー素子４０が接続されたパッド５０と、パッド５０の周辺に配置された放熱用のビアホール６０と、が設けられた複数のパワー素子実装領域１００を有し、複数のパワー素子実装領域１００は、一のパワー素子実装領域１００ａ１（１００ａ２）に設けられたパッド５０が、当該一のパワー素子実装領域１００に隣接する少なくとも一つの他のパワー素子実装領域１００ｂ１（１００ｂ２）に設けられたビアホール６０に隣接するように配置されている、という構成を採用することによって、はんだ接続の信頼性を確保しつつ、放熱性能を十分に確保できる電子制御回路基板２及び電子制御装置１が得られる。

【0034】

以上、図面を参照しながら本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。上述した実施形態において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。

【0035】

例えば、本発明は、図４に示す変形例を採用し得る。
図４は、本発明の実施形態の変形例におけるビアホール６０の配置を示す平面図である。以下の説明において、上述の実施形態と同一又は同等の構成については同一の符号を付し、その説明を簡略若しくは省略する。

【0036】

図４（ａ）に示す変形例では、ビアホール６０が、さらに、大パッド部５３の周囲に配置された第２のビアホール６２を含む。第２のビアホール６２は、大パッド部５３の一対の小パッド部５１，５２と対向する一辺を除く三辺に沿う略コの字状の周辺領域Ｘ２に形成されている。第２のビアホール６２は、第１のビアホール６１と異なり、１列で形成されている。この構成によれば、大パッド部５３の周辺領域Ｘ２からも放熱することができるため、放熱性能を向上させることができる。

【0037】

図４（ｂ）に示す変形例では、第１のビアホール６１ａの径が、第２のビアホール６２ａの径よりも大きい。この構成によれば、大パッド部５３の周辺領域Ｘ２に配置された第２のビアホール６２ａの径を小さくしてパワー素子実装領域１００の面積を小さくすると共に、デッドスペースとなる隙間領域Ｘ１に配置された第１のビアホール６１ａの径を大きくして放熱性能を向上させることができる。したがって、パワー素子実装領域１００の小型化と、放熱性能の向上を両立させることができる。

【0038】

図４（ｃ）に示す変形例では、ビアホール６０が、パッド５０に１つだけ配置された第３のビアホール６３を含む。第３のビアホール６３は、大パッド部５３の中央に配置されている。この構成によれば、第３のビアホール６３を介して大パッド部５３の熱を直接放熱することができるため、放熱性能を向上させることができる。なお、第３のビアホール６３は、複数形成されていないため、はんだが落下し難く、はんだ接続の信頼性を確保することができる。

【0039】

図４（ｄ）に示す変形例では、第３のビアホール６３ａが、大パッド部５３の４隅に配置されている。また、第３のビアホール６３ａの径は、第１のビアホール６１ａの径よりも小さい。この構成によれば、複数の第３のビアホール６３ａを介して大パッド部５３の熱を直接放熱することができるため、放熱性能を向上させることができる。なお、第３のビアホール６３ａの径を小さくすることで、はんだが落下し難くなり、はんだ接続の信頼性を確保することができる。

【0040】

また、例えば、上記実施形態では、パワー素子としてＭＯＳＦＥＴを採用したが、本発明ではＩＧＢＴを採用してもよい。

【0041】

また、ＥＣＵ以外のプリント配線板を備える電子制御装置に対して、本発明を適用することも可能である。

【符号の説明】

【0042】

１…電子制御装置、２…電子制御回路基板、２ｂ…コネクタ、３…ケース（筐体）、４０…パワー素子、５０…パッド、５１，５２…小パッド部、５３…大パッド部、６０…ビアホール、６１（６１ａ）…第１のビアホール、６２（６２ａ）…第２のビアホール、１００（１００ａ１，１００ａ２，１００ｂ１，１００ｂ２）…パワー素子実装領域、Ｘ１…隙間領域、Ｘ２…周辺領域

【図1】

【図2】

【図3】

【図4】