特許 6574743 電源回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6574743

(24)【登録日】2019年8月23日

(45)【発行日】2019年9月11日

(54)【発明の名称】電源回路

(51)【国際特許分類】

   H02J 1/00 20060101AFI20190902BHJP

   H02M 3/00 20060101ALI20190902BHJP

   H02H 9/02 20060101ALI20190902BHJP

【ＦＩ】

   H02J1/00 309Q

   H02M3/00 K

   H02H9/02 E

【請求項の数】4

【全頁数】9

(21)【出願番号】特願2016-179862(P2016-179862)

(22)【出願日】2016年9月14日

(65)【公開番号】特開2018-46665(P2018-46665A)

(43)【公開日】2018年3月22日

【審査請求日】2018年8月28日

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100091982

【弁理士】

【氏名又は名称】永井 浩之

(74)【代理人】

【識別番号】100091487

【弁理士】

【氏名又は名称】中村 行孝

(74)【代理人】

【識別番号】100082991

【弁理士】

【氏名又は名称】佐藤 泰和

(74)【代理人】

【識別番号】100105153

【弁理士】

【氏名又は名称】朝倉 悟

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118843

【弁理士】

【氏名又は名称】赤岡 明

(72)【発明者】

【氏名】脇元 聡

【審査官】 田中 慎太郎

(56)【参考文献】

【文献】 国際公開第２０１１／１５８８９４（ＷＯ，Ａ１）

【文献】 特開２０１５−２１１５７４（ＪＰ，Ａ）

【文献】 特開２００８−１８７８１６（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１６／００３３９８８（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｊ １／００

Ｈ０２Ｈ ９／０２

Ｈ０２Ｍ ３／００

(57)【特許請求の範囲】

【請求項1】

ドレインが入力端子に接続され、ソースが出力端子に接続されたＮチャネル型の第１スイッチング素子と、
ドレインが前記出力端子に接続され、ソースが前記入力端子に接続されたＰチャネル型の第２スイッチング素子と、
前記入力端子から入力された入力電圧を検出する電圧検出回路と、
前記入力電圧を昇圧して前記第１スイッチング素子のゲートへ供給する昇圧回路と、
前記電圧検出回路の検出結果に基づいて、前記第１スイッチング素子と、前記第２スイッチング素子と、前記昇圧回路とを制御する制御回路と、
を備え、
前記電圧検出回路で検出された前記入力電圧が、予め定められた基準電圧以下である場合、前記制御回路は、前記昇圧回路および前記第１スイッチング素子をオンさせるとともに、前記第２スイッチング素子をオフさせ、
前記電圧検出回路で検出された前記入力電圧が、前記基準電圧よりも高い場合、前記制御回路は、前記昇圧回路および前記第１スイッチング素子をオフさせるとともに、前記第２スイッチング素子をオンさせる、電源回路。

【請求項2】

前記第１スイッチング素子から出力された出力電流を検出する電流検出回路と、
前記第１スイッチング素子のバックゲートの電位を、前記入力端子側の第１電位または前記出力端子側の第２電位に切り替え可能なスイッチと、をさらに備え、
前記制御回路は、前記電流検出回路の検出結果に基づいて、前記スイッチを制御する、請求項１に記載の電源回路。

【請求項3】

前記電流検出回路で検出された前記出力電流が、予め定められた基準電流以下である場合、前記制御回路は、前記昇圧回路および前記第１スイッチング素子をオフさせるとともに、前記スイッチを制御して前記バックゲートの電位を前記第１電位に切り替える、請求項２に記載の電源回路。

【請求項4】

前記電流検出回路で検出された前記出力電流が、前記基準電流よりも大きい場合、前記制御回路は、前記昇圧回路をオンさせるとともに、前記スイッチを制御して前記バックゲートの電位を前記第２電位に切り替える、請求項２または３に記載の電源回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、電源回路に関する。

【背景技術】

【0002】

電源回路の一例として、ロードスイッチＩＣが知られている。ロードスイッチＩＣには、負荷に電力を供給するか否か切り替えるスイッチング素子が設けられている。このスイッチング素子が、例えば、Ｎチャネル型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである場合、一般的に、昇圧回路も設けられている。この昇圧回路は、入力電圧を昇圧してＮチャネル型のＭＯＳトランジスタのゲートへ供給する。これにより、入力電圧のレベルに関わらずスイッチング素子のオン抵抗を安定させることが可能となる。しかし、昇圧回路を動作させることによって、ロードスイッチＩＣ全体の消費電流が増加する。

【0003】

一方、上記スイッチング素子が、Ｐチャネル型のＭＯＳトランジスタである場合、昇圧回路は不要であるので、消費電流は抑えられる。しかし、Ｐチャネル型のＭＯＳトランジスタを用いる場合、入力電圧が低下するにつれて、スイッチング動作が不安定になりやすくなる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１６−２５８０１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の実施形態は、消費電流を抑え、かつ安定した動作を確保することができる電源回路を提供することである。

【課題を解決するための手段】

【0006】

本実施形態に係る電源回路は、ドレインが入力端子に接続され、ソースが出力端子に接続されたＮチャネル型の第１スイッチング素子と、ドレインが前記出力端子に接続され、ソースが前記入力端子に接続されたＰチャネル型の第２スイッチング素子と、前記入力端子から入力された入力電圧を検出する電圧検出回路と、前記入力電圧を昇圧して前記第１スイッチング素子のゲートへ供給する昇圧回路と、前記電圧検出回路の検出結果に基づいて、前記第１スイッチング素子と、前記第２スイッチング素子と、前記昇圧回路とを制御する制御回路と、を備える。

【図面の簡単な説明】

【0007】

【図1】第１実施形態に係る電源回路の概略的な構成を示す回路図である。

【図2】入力電圧とスイッチング素子のオン抵抗の関係を示すグラフである。

【図3】入力電圧と電源回路の消費電流との関係を示すグラフである。

【図4】第２実施形態に係る電源回路の概略的な構成を示す回路図である。

【図5】出力電流が基準電流よりも大きい場合のスイッチの状態を示す図である。

【図6】出力電流が基準電流以下である場合のスイッチの状態を示す図である。

【図7】出力電流とスイッチング素子のオン抵抗の関係を示すグラフである。

【図8】出力電流と電源回路の消費電流との関係を示すグラフである。

【図9】出力電流と、出力電流に対する消費電流の比率との関係を示すグラフである。

【発明を実施するための形態】

【0008】

以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。

【0009】

(第１実施形態)
図１は、第１実施形態に係る電源回路の概略的な構成を示す回路図である。以下、負荷(不図示)に電力を供給するか否か切り替えるロードスイッチＩＣに電源回路を適用した実施形態について説明する。ただし、この電源回路は、ロードスイッチＩＣ以外に用いることも可能である。

【0010】

図１に示すように、本実施形態に係る電源回路１は、スイッチング素子Ｑ１、Ｑ２と、電圧検出回路１１と、昇圧回路１２と、制御回路１３と、増幅回路１４と、増幅回路１５と、を備える。ここでは、スイッチング素子Ｑ１がＮチャネル型の第１スイッチング素子に相当し、スイッチング素子Ｑ２がＰチャネル型の第２スイッチング素子に相当する。

【0011】

スイッチング素子Ｑ１は、例えば、Ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いて構成される。スイッチング素子Ｑ１において、ドレインは入力端子２１に接続され、ソースは出力端子２２に接続され、ゲートは増幅回路１４を介して昇圧回路１２に接続されている。

【0012】

ここで、入力端子２１には、外部電源(不図示)が接続されている。入力端子２１には、この外部電源から電力が供給される。また、出力端子２２には、上述した負荷（不図示）が接続されている。この負荷には、種々の回路が該当し、例えば、デジタルカメラの駆動ＩＣが含まれる。

【0013】

スイッチング素子Ｑ２は、例えば、Ｐチャネル型のＭＯＳＦＥＴを用いて構成される。スイッチング素子Ｑ２において、ドレインは出力端子２２に接続され、ソースは入力端子２１に接続され、ゲートは増幅回路１５を介して制御回路１３に接続されている。すなわち、スイッチング素子Ｑ２は、スイッチングＱ１に並列に接続されている。

【0014】

電圧検出回路１１は、入力端子２１に入力された入力電圧を検出して、検出結果を制御回路１３へ出力する。電圧検出回路１１は、例えば、当該入力電圧を、予め定められた基準電圧と比較する比較回路を有する。

【0015】

昇圧回路１２は、制御回路１３の制御に基づいて、上記入力電圧昇圧してスイッチング素子Ｑ１のゲートへ供給する。昇圧回路１２は、例えば、スイッチ１２ａおよびコンデンサ１２ｂを有するチャージポンプ回路で構成される。スイッチ１２ａが制御回路１３の制御に基づいてオンすると、コンデンサ１２ｂが充電される。これにより、入力電圧が昇圧される。なお、昇圧値を調整できるようにするために、複数のスイッチ１２ａおよび複数のコンデンサ１２ｂが、昇圧回路１２に設けられていてもよい。

【0016】

制御回路１３は、制御端子２３から入力された信号に基づいて、スイッチング素子Ｑ１およびスイッチング素子Ｑ２のスイッチング動作を制御する。これにより、制御回路１３は、出力端子２２に接続された負荷へ電力を供給するか否か切り替える。このとき、制御回路１３は、電圧検出回路１１で検出された入力電圧に基づいて、スイッチング素子Ｑ１と、スイッチング素子Ｑ２と、昇圧回路１２と、を制御する。以下、制御回路１３の制御動作について詳しく説明する。

【0017】

電圧検出回路１１で検出された入力電圧が、予め設定された基準電圧以下である場合、制御回路１３は、昇圧回路１２のスイッチ１２ａをオンさせる。スイッチ１２ａのオンによって、昇圧回路１２は入力電圧を昇圧する。昇圧電圧は、増幅回路１４で増幅され、その後、スイッチング素子Ｑ１のゲートに供給される。その結果、スイッチング素子Ｑ１はオンする。

【0018】

また、制御回路１３は、昇圧回路１２のスイッチ１２ａをオンさせると同時に、スイッチング素子Ｑ２をオフさせる。このとき、制御回路１３から出力された電圧信号が、増幅回路１５で増幅されてオフ信号としてスイッチング素子Ｑ２のゲートに入力される。その結果、スイッチング素子Ｑ２はオフする。

【0019】

反対に、電圧検出回路１１で検出された入力電圧が、上記基準電圧よりも高い場合、制御回路１３は、昇圧回路１２のスイッチ１２ａをオフさせる。スイッチ１２ａのオフによって、昇圧回路１２の昇圧動作が停止されるので、スイッチング素子Ｑ１のゲートには電圧が印加されない。その結果、スイッチング素子Ｑ１はオフする。

【0020】

また、このとき、制御回路１３から出力された信号が、増幅回路１５で増幅されてオン信号としてスイッチング素子Ｑ２のゲートに入力される。その結果、スイッチング素子Ｑ２はオンする。

【0021】

図２は、入力電圧とスイッチング素子Ｑ１、Ｑ２のオン抵抗の関係を示すグラフである。また、図３は、入力電圧と電源回路１の消費電流との関係を示すグラフである。図２および図３において、実線Ｌ１は、スイッチング素子Ｑ１とスイッチング素子Ｑ２を組み合わせた場合の特性を示す。点線Ｌ２は、スイッチング素子Ｑ１および昇圧回路１２を組み合わせた場合の特性を示す。点線Ｌ３は、スイッチング素子Ｑ２を単独で使用した場合の特性を示す。

【0022】

入力電圧が基準電圧よりも高いときには、上述したように、スイッチング素子Ｑ１がオフ状態である一方で、スイッチング素子Ｑ２はオン状態である。このとき、図２に示すように、入力電圧が基準電圧よりも高い領域では、スイッチング素子Ｑ２のオン抵抗は、比較的小さい。また、当該領域では、昇圧回路１２はオフ状態となっている。そのため、図３に示すように、電源回路１の消費電流は抑えられる。

【0023】

一方、入力電圧が基準電圧以下に低下したとき、仮に、スイッチング素子Ｑ２がオン状態である場合、図２のＬ３に示すように、入力電圧が低下するにつれて、スイッチング素子Ｑ２のオン抵抗が急激に増加する。また、入力電圧が低下するにつれて、スイッチング素子Ｑ２のゲート-ソース間の電圧が低下するので、スイッチング素子Ｑ２のスイッチング動作が、不安定になりやすい。

【0024】

そこで、本実施形態に係る電源回路１では、上述したように、入力電圧が基準電圧以下に低下した場合、制御回路１３が、スイッチングＱ２をオフさせると同時に、昇圧回路１２およびスイッチング素子Ｑ１をオンさせる。その結果、昇圧回路１２によって、スイッチング素子Ｑ１のゲート-ソース間の電圧が、入力電圧のレベルに関わらず一定になるので、スイッチング素子Ｑ１のスイッチング動作が安定する。

【0025】

以上説明した本実施形態によれば、入力電圧が基準電圧よりも低い領域では、昇圧回路１２を用いてＮチャネル型のスイッチング素子Ｑ１を駆動することによって、安定した動作を確保することができる。また、入力電圧が基準電圧よりも高い領域では、Ｐチャネル型のスイッチング素子Ｑ２を駆動することによって、消費電流を抑えることができる。

【0026】

（第２実施形態）
図４は、第２実施形態に係る電源回路の概略的な構成を示す回路図である。図４では、上述した第１実施形態に係る電源回路と同じ構成要素には同じ符号を付し、詳細な説明を省略する。図４に示すように、本実施形態に係る電源回路２は、第１の実施形態に係る電源回路１の構成要素に加えて、電流検出回路１６と、スイッチ１７と、をさらに備える。

【0027】

電流検出回路１６は、スイッチング素子Ｑ１から出力された出力電流、換言すると、出力端子２２に接続された負荷（不図示）に供給される電流を検出する。電流検出回路１６は、例えば、上記出力電流の経路に設けられた抵抗と、この抵抗の両端の電圧を所定電圧と比較する比較回路と、を有する。この所定電圧は、予め定められた基準電流に対応する。換言すると、電流検出回路１６は、上記出力電流と上記基準電流とを比較する。

【0028】

スイッチ１７は、制御回路１３の制御に基づいて、スイッチング素子Ｑ１のバックゲートの電位を、入力端子２１側の第１電位または出力端子２２側の第２電位に切り替える。この第１電位はスイッチング素子Ｑ１のドレイン電位に相当し、また、第２電位はスイッチング素子Ｑ１のソース電位に相当する。

【0029】

制御回路１３は、第１実施形態と同様に、入力電圧と基準電圧との比較結果に基づいて、スイッチング素子Ｑ１またはスイッチング素子Ｑ２を選択する。スイッチング素子Ｑ１が選択された場合、本実施形態では、制御回路１３は、電流検出回路１６で検出された出力電流に基づいて、スイッチ１７を制御する。以下、制御回路１３によるスイッチ１７の制御動作について、図５および図６を参照して詳しく説明する。

【0030】

図５は、出力電流が基準電流よりも小さい場合のスイッチ１７の状態を示す図である。図６は、出力電流が基準電流よりも大きい場合のスイッチ１７の状態を示す図である。図５および図６では、説明をわかりやすくするために、スイッチング素子Ｑ２の記載を省略している。

【0031】

電流検出回路１６で検出された出力電流が予め定められた基準電流以下である場合、すなわち、軽負荷が出力端子２２に接続されている場合、制御回路１３は、昇圧回路１２をオフさせる。これにより、スイッチング素子Ｑ１のゲートには、電圧が入力されない。

【0032】

さらに、図５に示すように、制御回路１３は、スイッチング素子Ｑ１のバックゲートの電位が第１電位になるようにスイッチ１７を制御する。これにより、バックゲートの電位がドレイン電位と同じになるので、ボディダイオードＤ１の向きは、電流方向に対して順方向になる。したがって、電流は、スイッチング素子Ｑ１のボディダイオードＤ１を流れて出力される。

【0033】

一方、電流検出回路１６で検出された出力電流が、上記基準電流よりも大きい場合、すなわち、重負荷が出力端子２２に接続されている場合、制御回路１３は、昇圧回路１２をオンさせる。これにより、スイッチング素子Ｑ１のゲートには、昇圧回路１２で昇圧された電圧が入力される。

【0034】

さらに、図６に示すように、制御回路１３は、スイッチング素子Ｑ１のバックゲートの電位が第２電位になるようにスイッチ１７を制御する。これにより、バックゲートの電位がソース電位と同じになるので、ボディダイオードＤ１の向きは、電流方向に対して逆方向になる。したがって、電流は、スイッチング素子Ｑ１のドレイン‐ソース間を流れて出力される。

【0035】

図７は、出力電流とスイッチング素子Ｑ１のオン抵抗の関係を示すグラフである。また、図８は、出力電流と電源回路の消費電流との関係を示すグラフである。さらに、図９は、出力電流と、出力電流に対する消費電流の比率との関係を示すグラフである。

【0036】

図７、図８および図９において、実線Ｌ１１は、スイッチ１７を用いてスイッチング素子Ｑ１のバックゲートの電位を切り替えた場合の特性を示す。点線Ｌ１２は、スイッチ１７が設けられていない場合の特性を示す。

【0037】

出力電流が基準電流よりも大きいときには、上述したように、昇圧回路１２を用いてスイッチング素子Ｑ１をオンさせている。そのため、図７に示すように、出力電流が増加してもスイッチング素子Ｑ１のオン抵抗をほぼ一定に保つことができる。

【0038】

一方、出力電流が基準電流以下になったとき、昇圧回路１２は停止し、スイッチング素子Ｑ１のボディダイオードＤ１が電流経路となっている。その結果、図８に示すように、スイッチ１７が設けられていない場合に比べて消費電流を抑えることができる。

【0039】

また、図９に示すように、スイッチ１７が設けられていない場合、出力電流が基準電流よりも小さい領域では、出力電流に対する消費電流の比率が高くなる。しかし、本実施形態のように昇圧回路１２をオフしてスイッチング素子Ｑ１のボディダイオードＤ１を用いると、消費電流の比率を大幅に下げることができる。これにより、電源回路２を介して負荷に電力を供給する外部電源の負担を軽減するとともに、外部電源の電力を効率よく負荷に供給することができる。

【0040】

なお、本実施形態では、出力電流が基準電流よりも大きい領域では、昇圧回路１２およびスイッチング素子Ｑ１がオン状態となっている。しかし、図９に示すように、出力電流が基準電流よりも大きい領域では、出力電流に対する消費電流の比率が低下する。そのため、昇圧回路１２の駆動によって消費電流が増加しても、この消費電流が上記電源に及ぼす影響は小さなものとなる。

【0041】

以上説明した本実施形態によれば、第１実施形態と同様に、入力電圧が基準電圧よりも低い領域では、昇圧回路１２を用いてＮチャネル型のスイッチング素子Ｑ１を駆動することによって、安定した動作を確保することができる。また、入力電圧が基準電圧よりも高い領域では、Ｐチャネル型のスイッチング素子Ｑ２を駆動することによって、消費電流を抑えることができる。

【0042】

さらに、本実施形態では、出力電流が基準電流よりも低い領域では、スイッチング素子Ｑ１のボディダイオードＤ１を電流経路に用いている。これにより、昇圧回路１２をオフできるので、消費電流をより抑えることができる。

【0043】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0044】

１、２ 電源回路 １１ 電圧検出回路、１２ 昇圧回路、１３ 制御回路、１６ 電流検出回路、１７ スイッチ、Ｑ１ 第１スイッチング素子、Ｑ２ 第２スイッチング素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】