特許 6583640 電力変換回路の制御装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6583640

(24)【登録日】2019年9月13日

(45)【発行日】2019年10月2日

(54)【発明の名称】電力変換回路の制御装置

(51)【国際特許分類】

   H02M 3/155 20060101AFI20190919BHJP

【ＦＩ】

   H02M3/155 P

【請求項の数】11

【全頁数】21

(21)【出願番号】特願2016-548936(P2016-548936)

(86)(22)【出願日】2015年9月17日

(86)【国際出願番号】JP2015076453

(87)【国際公開番号】WO2016043262

(87)【国際公開日】20160324

【審査請求日】2018年9月9日

(31)【優先権主張番号】特願2014-192040(P2014-192040)

(32)【優先日】2014年9月19日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】591143021

【氏名又は名称】イサハヤ電子株式会社

(72)【発明者】

【氏名】黒川 不二雄

【審査官】 栗栖 正和

(56)【参考文献】

【文献】 特開２００８−０４３０５７（ＪＰ，Ａ）

【文献】 特開２００７−１５１３２０（ＪＰ，Ａ）

【文献】 国際公開第２０１１／０４８７９６（ＷＯ，Ａ１）

【文献】 米国特許出願公開第２０１４／０２５３０５８（ＵＳ，Ａ１）

【文献】 米国特許第８５９３１２５（ＵＳ，Ｂ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

スイッチのオン・オフにより、入力エネルギーのリアクトルへの蓄積と、前記リアクトルに蓄積したエネルギーの放出を繰り返えし行う電力変換回路の制御装置において：
前記制御装置は、
前記電力変換回路の出力電圧を検出する出力検出部と、
前記電力変換回路をスイッチング制御するための制御量Ｔを、前記出力電圧の値と、ゲイン関数Ｋに基づき計算する制御量計算部と、
前記制御量計算部により計算された制御量Ｔに基づき、前記ゲイン関数Ｋを、第２値Ｔ_２より大きい領域で定義された第１ゲイン関数Ｋ_１（Ｔ）または第１値Ｔ_１より小さい領域で定義された第２ゲイン関数Ｋ_２（Ｔ）に設定するゲイン設定部と、
を備え、
第１ゲイン関数Ｋ_１（Ｔ）はゲイン要素としてｋ_１ｘ（ｘ＝１，２，・・・，Ｍ）を含み、かつ第２ゲイン関数Ｋ_２（Ｔ）はゲイン要素としてｋ_２ｘ（ｘ＝１，２，・・・，Ｍ）を含み、
前記第１ゲイン関数Ｋ_１のゲイン要素ｋ_１ｘと前記第２ゲイン関数Ｋ_２のゲイン要素ｋ_２ｘとの間には、次の関係が成立し、
ｋ_２ｘ≧ｋ_１ｘ（ただし、ｘは１，２，・・・，Ｍの全て）
ｋ_２ｘ＞ｋ_１ｘ（ただし、ｘは１，２，・・・，Ｍの少なくとも１つ）
前記ゲイン設定部は、
前記制御量Ｔが前記第１値Ｔ_１より大きい場合においては、現在のゲイン関数Ｋを前記第１ゲイン関数Ｋ_１に維持または変更し、
前記制御量Ｔが前記第２値Ｔ_２より小さい場合においては、現在のゲイン関数Ｋを、前記第２ゲイン関数Ｋ_２に維持または変更し、
前記制御量Ｔが前記第２値Ｔ_２より大きく、かつ前記第１値Ｔ_１より小さい場合においては、現在のゲイン関数Ｋを、前記第１ゲイン関数Ｋ_１に維持しまたは前記第２ゲイン関数Ｋ_２に維持する、
電力変換回路の制御装置。

【請求項2】

スイッチのオン・オフにより、入力エネルギーのリアクトルへの蓄積と、前記リアクトルに蓄積したエネルギーの放出を繰り返えし行う電力変換回路の制御装置において：
前記制御装置は、
前記電力変換回路の出力電圧を検出する出力検出部と、
前記電力変換回路をスイッチング制御するための制御量Ｔを、前記出力電圧の値と、ゲイン関数Ｋに基づき計算する制御量計算部と、
前記制御量計算部により計算された制御量Ｔに基づき、前記ゲイン関数Ｋを、第２値Ｔ_２より小さい領域で定義された第１ゲイン関数Ｋ_１（Ｔ）または第１値Ｔ_１より大きい領域で定義された第２ゲイン関数Ｋ_２（Ｔ）に設定するゲイン設定部と、
を備え、
第１ゲイン関数Ｋ_１（Ｔ）はゲイン要素としてｋ_１ｘ（ｘ＝１，２，・・・，Ｍ）を含み、かつ第２ゲイン関数Ｋ_２（Ｔ）はゲイン要素としてｋ_２ｘ（ｘ＝１，２，・・・，Ｍ）を含み、
前記第１ゲイン関数Ｋ_１のゲイン要素ｋ_１ｘと前記第２ゲイン関数Ｋ_２のゲイン要素ｋ_２ｘとの間には、次の関係が成立し、
ｋ_２ｘ≧ｋ_１ｘ（ただし、ｘは１，２，・・・，Ｍの全て）
ｋ_２ｘ＞ｋ_１ｘ（ただし、ｘは１，２，・・・，Ｍの少なくとも１つ）
前記ゲイン設定部は、
前記制御量Ｔが前記第１値Ｔ_１より小さい場合においては、現在のゲイン関数Ｋを前記第１ゲイン関数Ｋ_１に維持または変更し、
前記制御量Ｔが前記第２値Ｔ_２より大きい場合においては、現在のゲイン関数Ｋを、前記第２ゲイン関数Ｋ_２に維持または変更し、
前記制御量Ｔが前記第２値Ｔ_２より小さく、かつ前記第１値Ｔ_１より大きい場合においては、現在のゲイン関数Ｋを、前記第１ゲイン関数Ｋ_１に維持しまたは前記第２ゲイン関数Ｋ_２に維持する、
電力変換回路の制御装置。

【請求項3】

前記設定に際して、
前記ゲイン設定部は、
（ｉ） 前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ_１に設定されている場合において、前記制御量Ｔが前記第２値Ｔ_２より大きい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ_１に維持し、
（ｉｉ） 前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ_１に設定されている場合において、前記第２値Ｔ_２より小さい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ_２に変更し、
（ｉｉｉ） 前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ_２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ_１より小さい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ_２に維持し、
（ｉｖ） 前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ_２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ_１より大きい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ_１に変更する、
請求項１に記載の電力変換回路の制御装置。

【請求項4】

前記設定に際して、
前記ゲイン設定部は、
（ｉ） 前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ_１に設定されている場合において、前記制御量Ｔが前記第２値Ｔ_２より小さい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ_１に維持し、
（ｉｉ） 前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ_１に設定されている場合において、前記第２値Ｔ_２より大きい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ_２に変更し、
（ｉｉｉ） 前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ_２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ_１より大きい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ_２に維持し、
（ｉｖ） 前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ_２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ_１より小さい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ_１に変更する、
請求項２に記載の電力変換回路の制御装置。

【請求項5】

前記制御量Ｔがフィードバック制御量、前記ゲイン関数Ｋを構成するゲイン要素がフィードバックゲインである請求項１または２に記載の電力変換回路の制御装置。

【請求項6】

さらに、ＰＷＭ信号生成部を備え、
前記ＰＷＭ信号生成部は、前記制御量計算部からの制御量Ｔに基づきＰＷＭ信号を生成する請求項１または２に記載の電力変換回路の制御装置。

【請求項7】

前記制御量計算部により計算された制御量Ｔが、スイッチのオンタイム値、オフタイム値またはスイッチング周期である請求項１または２に記載の電力変換回路の制御装置。

【請求項8】

前記制御量計算部により計算された制御量Ｔが、過去の制御量Ｔの平均値である請求項１または２に記載の電力変換回路の制御装置。

【請求項9】

前記第１ゲイン関数Ｋ_１および前記第２ゲイン関数Ｋ_２のうち、前記の関係、
ｋ_２ｘ（Ｔ）＞ｋ_１ｘ（Ｔ）
を満足するゲイン要素が、
ＰＩＤ制御、ＰＩ制御またはＰＤ制御における比例ゲイン、積分ゲインまたは微分ゲイン、または、
ＩＩＲフィルタ，ＦＩＲフィルタにおけるフィルタ係数、
を含む請求項１または２に記載の電力変換回路の制御装置。

【請求項10】

前記第１値Ｔ_１は、リアクトル電流臨界モードの制御点に対応する請求項１または２に記載の電力変換回路の制御装置。

【請求項11】

前記「第１値Ｔ_１より小さい」は「第１値Ｔ_１以下」を含み、
前記「第１値Ｔ_１より大きい」は「第１値Ｔ_１以上」を含み、
前記「第２値Ｔ_２より小さい」は「第２値Ｔ_２以下」を含み、
前記「第２値Ｔ_２より大きい」は「第２値Ｔ_２以上」を含む、
請求項１または２に記載の電力変換回路の制御装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＤＣ／ＤＣコンバータ等の電力変換回路の制御に際して、出力電流を検出することなく、制御状態に応じてゲインを切り換える電力変換回路の制御装置に関する。
具体的には、最新または過去の制御量Ｔに基づき、前記ゲインの切り換えの判断を行う電力変換回路の制御装置に関する。

【背景技術】

【0002】

図１は、電力変換回路（ＤＣ／ＤＣコンバータ）８および電力変換回路８に接続された制御装置９の構成を示す図である。
図１において、電力変換回路８は、スイッチ（Ｔｒ）８１、リアクトル（Ｌ）８２、転流用のダイオード（Ｄ）８３およびキャパシタ（Ｃ_ｏ）８４とからなる。
図１の電力変換回路８では、スイッチ８１がオンのときにはリアクトル８２を介して、直流電源５１からのエネルギーが負荷５２に供給される。
スイッチ８１がオフのときにはリアクトル８２に蓄えられたエネルギーが負荷（Ｒ）５２に供給される。
なお、ゲインを変更する技術については、特許文献１を参照されたい。

【0003】

電力変換回路８の制御装置９は、出力検出部９１、制御量計算部９２、ゲイン設定部９３およびＰＷＭ信号生成部９４からなる。
出力検出部９１は、電力変換回路８の出力端子ｂ_１，ｂ_２に現れる電圧値（アナログ出力電圧ｅ_Ｏ）を取り込む。
出力検出部９１は、図示しないプリアンプとＡ／Ｄ変換器とからなり、取り込んだアナログ出力電圧ｅ_Ｏをデジタル出力電圧値Ｅ_Ｏ変換する。

【0004】

制御量計算部９２は、電力変換回路８をスイッチング制御するための制御量Ｔ_ｏｎを計算する。
制御量Ｔ_ｏｎは、図１ではＰＩＤフィードバック制御量Ｎ_{ＰＩＤ，ｎ}であり、以下の式で表される。
Ｎ_{ＰＩＤ，ｎ}＝Ｎ_Ｂ−Ｋ_Ｐ（Ｎ_ｎ−Ｎ_Ｒ）−Ｋ_Ｄ（Ｎ_ｎ−Ｎ_ｎ−１）−Ｋ_ＩΣ（Ｎ_ｎ−Ｎ_Ｒ）
ｎ：サンプリング回数（時間）を表すインデックス
Ｎ_Ｂ：バイアス値
Ｎ_Ｒ：基準値
Ｋ_Ｐ：比例ゲイン
Ｋ_Ｄ：微分ゲイン
Ｋ_Ｉ：積分ゲイン

【0005】

制御量計算部９２の計算結果Ｎ_{ＰＩＤ，ｎ}（Ｔ_ｏｎ）は、ＰＷＭ信号生成部９４に送られる。
ＰＷＭ信号生成部９４は、ＰＷＭ信号Ｓ_ＰＷＭを生成し、このＰＷＭ信号Ｓ_ＰＷＭをドライブ回路９５に送出する。ドライブ回路９５は、ＰＷＭ信号Ｓ_ＰＷＭに基づき駆動信号ＯＮ／ＯＦＦを生成し、これを電力変換回路８のスイッチ８１に送出する。

【0006】

電力変換回路８では、リアクトル電流ｉ_Ｌのモードには、リアクトル電流ｉ_Ｌが連続するモード（リアクトル電流連続モード：ＣＣＭ）と、リアクトル電流ｉ_Ｌが不連続となるモード（リアクトル電流不連続モード：ＤＣＭ）とがある。
リアクトル電流ｉ_Ｌが連続モードである場合に、出力電流ｉ_ｏが減少すると、リアクトル電流ｉ_Ｌは連続モード（図２（Ａ））から不連続モード（図２（Ｂ））に遷移する。
また、リアクトル電流ｉ_Ｌが不連続モードである場合に、出力電流ｉ_ｏが増加すると、リアクトル電流ｉ_Ｌは不連続モード（図２（Ｂ））から連続モード（図２（Ａ））に遷移する。

【0007】

ところが、フィードバックゲイン（比例ゲインＫ_Ｐ，微分ゲインＫ_Ｄ，積分ゲインＫ_Ｉ）を固定値とした制御の場合には、図３（Ａ）の特性図に示すように、出力電流ｉ_ｏが小さい領域（リアクトル電流ｉ_Ｌが不連続となる領域）では、出力電圧Ｅ_ｏが異常に上昇することがある。

【0008】

リアクトル電流ｉ_Ｌが不連続となる領域では、フィードバックゲイン（通常、積分ゲイン関数Ｋ_Ｉ）を大きくすれば、図３（Ｂ）の特性図に示すように、出力電圧の異常上昇を抑制することができる。
しかし、フィードバックゲインを大きくしたまま、リアクトル電流連続モードでの制御を行うと、電力変換回路８の動作が不安定になるという問題が生じる。

【0009】

そこで、リアクトル電流連続モードと、リアクトル電流不連続モードとで異なるフィードバックゲインを適用する技術が提案されている。
この技術では、図４に示すように、出力電圧検出部９１１が、電力変換回路８の出力電圧ｅ_ｏを図示しないプリアンプおよびＡ／Ｄ変換器を介してデジタル電流値Ｅ_ｏとして取り込む。
また、出力電流検出部９１２が、電力変換回路８の出力電流ｉ_ｏを、出力電流検出用抵抗（ｒ_ｓ）８５における電圧降下として検出する。すなわち、出力電流検出部９１２は、上記の電圧降下を図示しないプリアンプおよびＡ／Ｄ変換器を介してデジタル電流値Ｅ_Ｉｏとして取り込む。

【0010】

ゲイン設定部９３は、現在、リアクトル電流ｉ_Ｌが連続モードにあるのか不連続モードにあるのかを、出力電流ｉ_ｏの値（Ｉ_１）に基づいて推定する。
そして、ゲイン設定部９３は、リアクトル電流ｉ_Ｌが連続モードにあると判断した場合（ｉ_ｏ＞Ｉ_１）には、積分ゲイン関数Ｋ_Ｉの値を小さい値Ｋ_Ｉ１に設定する。
逆に、リアクトル電流が不連続モードにあると判断した場合（ｉ_ｏ＜Ｉ_１）にはＰＩＤ制御における積分ゲイン関数Ｋ_Ｉの値を大きい値Ｋ_Ｉ２に設定することができる。

【0011】

ところが、出力電流ｉ_ｏの変化状態によっては、リアクトル電流ｉ_Ｌは、連続モードと不連続モードとの間で、交互に頻繁に遷移する場合があり、制御が不安定になる。
このため、フィードバックゲイン（積分ゲイン関数Ｋ_Ｉ）を切り換える場合には、通常、図５にも示すように、ヒステリシス特性を持つ制御が行われ、制御は安定に行われる。

【先行技術文献】

【特許文献】

【0012】

【特許文献1】特開２００８−４３０５７号公報

【発明の概要】

【発明が解決しようとする課題】

【0013】

しかし、図４に示した電力変換回路８では、出力電流検出用抵抗（ｒ_ｓ）８５における電圧降下のために、電力損失が増大するという問題がある。
また、図４に示した電力変換回路８では、出力電流ｉ_ｏを検出するために出力電流検出部９１２（プリアンプおよびＡ／Ｄ変換器）が必要となり、部品点数が増大するという問題もある。

【0014】

本発明は、ＤＣ／ＤＣコンバータ等の電力変換回路の制御に際して、出力電流を検出することなく、制御状態に応じてゲインを切り換えることを目的とする。
本発明は、具体的には、生成された最新または過去の制御量に基づき、ゲインの設定を行うことを目的とする。

【課題を解決するための手段】

【0015】

電力変換回路の制御（典型的にはＰＷＭ制御）においては、出力電流ｉｏが減少すればスイッチのオンタイムも減少する（スイッチのオフタイムが増加する）。
また、当該制御において、出力電流ｉｏが増加すればスイッチのオンタイムも増加する（スイッチのオフタイムが減少する）。
すなわち、電力変換回路のＰＷＭ制御においては、出力電流ｉｏとスイッチのオンタイム（または、オフタイム、スイッチング周期）には、ある相関関係がある。
一方、スイッチのオンタイムやオフタイムは、電力変換回路の出力電圧から計算される。
本発明者は、これらの事実に着目し、ゲインの切換えをスイッチのオンタイムやオフタイムの値に基づき行うことができれば、出力電流の検出をすることなく、ゲインの切り換えやゲインの値の設定ができる、との知見を得て本発明を完成するに至った。

【0016】

（１）
スイッチのオン・オフにより、入力エネルギーのリアクトルへの蓄積と、前記リアクトルに蓄積したエネルギーの放出を繰り返えし行う電力変換回路の制御装置において：
前記制御装置は、
前記電力変換回路の出力電圧を検出する出力検出部と、
前記電力変換回路をスイッチング制御するための制御量Ｔを、前記出力電圧の値と、ゲイン関数Ｋに基づき計算する制御量計算部と、
前記制御量計算部により計算された制御量Ｔに基づき、前記ゲイン関数Ｋを、第２値Ｔ_２より大きい領域で定義された第１ゲイン関数Ｋ_１（Ｔ）または第１値Ｔ_１より小さい領域で定義された第２ゲイン関数Ｋ_２（Ｔ）に設定するゲイン設定部と、
を備え、
第１ゲイン関数Ｋ_１（Ｔ）はゲイン要素としてｋ_１ｘ（ｘ＝１，２，・・・，Ｍ）を含み、かつ第２ゲイン関数Ｋ_２（Ｔ）はゲイン要素としてｋ_２ｘ（ｘ＝１，２，・・・，Ｍ）を含み、
前記第１ゲイン関数Ｋ_１のゲイン要素ｋ_１ｘと前記第２ゲイン関数Ｋ_２のゲイン要素ｋ_２ｘとの間には、次の関係が成立し、
ｋ_２ｘ≧ｋ_１ｘ（ただし、ｘは１，２，・・・，Ｍの全て）
ｋ_２ｘ＞ｋ_１ｘ（ただし、ｘは１，２，・・・，Ｍの少なくとも１つ）
前記ゲイン設定部は、
前記制御量Ｔが前記第１値Ｔ_１より大きい場合においては、現在のゲイン関数Ｋを前記第１ゲイン関数Ｋ_１に維持または変更し、
前記制御量Ｔが前記第２値Ｔ_２より小さい場合においては、現在のゲイン関数Ｋを、前記第２ゲイン関数Ｋ_２に維持または変更し、
前記制御量Ｔが前記第２値Ｔ_２より大きく、かつ前記第１値Ｔ_１より小さい場合においては、現在のゲイン関数Ｋを、前記第１ゲイン関数Ｋ_１に維持しまたは前記第２ゲイン関数Ｋ_２に維持する、
電力変換回路の制御装置。

【0017】

（２）
スイッチのオン・オフにより、入力エネルギーのリアクトルへの蓄積と、前記リアクトルに蓄積したエネルギーの放出を繰り返えし行う電力変換回路の制御装置において：
前記制御装置は、
前記電力変換回路の出力電圧を検出する出力検出部と、
前記電力変換回路をスイッチング制御するための制御量Ｔを、前記出力電圧の値と、ゲイン関数Ｋに基づき計算する制御量計算部と、
前記制御量計算部により計算された制御量Ｔに基づき、前記ゲイン関数Ｋを、第２値Ｔ_２より小さい領域で定義された第１ゲイン関数Ｋ_１（Ｔ）または第１値Ｔ_１より大きい領域で定義された第２ゲイン関数Ｋ_２（Ｔ）に設定するゲイン設定部と、
を備え、
第１ゲイン関数Ｋ_１（Ｔ）はゲイン要素としてｋ_１ｘ（ｘ＝１，２，・・・，Ｍ）を含み、かつ第２ゲイン関数Ｋ_２（Ｔ）はゲイン要素としてｋ_２ｘ（ｘ＝１，２，・・・，Ｍ）を含み、
前記第１ゲイン関数Ｋ_１のゲイン要素ｋ_１ｘと前記第２ゲイン関数Ｋ_２のゲイン要素ｋ_２ｘとの間には、次の関係が成立し、
ｋ_２ｘ≧ｋ_１ｘ（ただし、ｘは１，２，・・・，Ｍの全て）
ｋ_２ｘ＞ｋ_１ｘ（ただし、ｘは１，２，・・・，Ｍの少なくとも１つ）
前記ゲイン設定部は、
前記制御量Ｔが前記第１値Ｔ_１より小さい場合においては、現在のゲイン関数Ｋを前記第１ゲイン関数Ｋ_１に維持または変更し、
前記制御量Ｔが前記第２値Ｔ_２より大きい場合においては、現在のゲイン関数Ｋを、前記第２ゲイン関数Ｋ_２に維持または変更し、
前記制御量Ｔが前記第２値Ｔ_２より小さく、かつ前記第１値Ｔ_１より大きい場合においては、現在のゲイン関数Ｋを、前記第１ゲイン関数Ｋ_１に維持しまたは前記第２ゲイン関数Ｋ_２に維持する、
電力変換回路の制御装置。
（１）の制御装置は、電力変換回路をスイッチのオンタイムにより制御する場合やスイッチング周期により制御する場合（デューティ比が固定であることもあるし、デューティ比が変化することもある）に適用される。一方、（２）の制御装置は、電力変換回路をスイッチのオフタイムにより制御する場合に適用される。
なお、ゲイン要素（第１ゲイン要素ｋ_１ｘおよび第２ゲイン要素ｋ_２ｘ）は、全てが定数であってもよいし、少なくとも１つが過去の制御量Ｔの値により変化する変数（すなわち、Ｔの関数）であってもよい。
過去の制御量Ｔの値は、たとえば、ゲインが設定されるスイッチング周期（インデックス：ｎ）より数周期前の値であってもよい。
また、後述するように、過去の制御量Ｔの値は、ゲインが設定されるスイッチング周期（インデックス：ｎ）より前の、複数周期の値の平均値であってもよい。
この複数周期の値の平均値は、移動平均であってもよい。

【0018】

（３）
前記設定に際して、
前記ゲイン設定部は、
（ｉ） 前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ_１に設定されている場合において、前記制御量Ｔが前記第２値Ｔ_２より大きい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ_１に維持し、
（ｉｉ） 前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ_１に設定されている場合において、前記第２値Ｔ_２より小さい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ_２に変更し、
（ｉｉｉ） 前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ_２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ_１より小さい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ_２に維持し、
（ｉｖ） 前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ_２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ_１より大きい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ_１に変更する、
（１）に記載の電力変換回路の制御装置。

【0019】

（４）
前記設定に際して、
前記ゲイン設定部は、
（ｉ） 前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ_１に設定されている場合において、前記制御量Ｔが前記第２値Ｔ_２より小さい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ_１に維持し、
（ｉｉ） 前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ_１に設定されている場合において、前記第２値Ｔ_２より大きい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ_２に変更し、
（ｉｉｉ） 前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ_２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ_１より大きい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ_２に維持し、
（ｉｖ） 前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ_２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ_１より小さい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ_１に変更する、
（２）に記載の電力変換回路の制御装置。

【0020】

（５）
前記制御量Ｔがフィードバック制御量、前記ゲイン関数Ｋを構成するゲイン要素がフィードバックゲインである（１）または（２）に記載の電力変換回路の制御装置。

【0021】

（６）
さらに、ＰＷＭ信号生成部を備え、
前記ＰＷＭ信号生成部は、前記制御量計算部からの制御量Ｔに基づきＰＷＭ信号を生成する（１）または（２）に記載の電力変換回路の制御装置。

【0022】

（７）
前記制御量計算部により計算された制御量Ｔが、スイッチのオンタイム値、オフタイム値またはスイッチング周期である（１）または（２）に記載の電力変換回路の制御装置。 本実施形態では、電力変換回路の制御方式が、オンタイム制御のときはスイッチのオンタイム値が制御量Ｔとなり、オフタイム制御のときはスイッチのオンタイム値が制御量Ｔとなり、たとえばデューティ比固定のスイッチング周期制御のときはスイッチング周期が制御量Ｔとなる。

【0023】

（８）
前記制御量計算部により計算された制御量Ｔが、過去の制御量Ｔの平均値である（１）または（２）に記載の電力変換回路の制御装置。
すなわち、過去の制御量Ｔの値は、ゲインが設定されるスイッチング周期（インデックス：ｎ）より前の、複数周期の値の平均値であってもよい。この複数周期の値の平均値は、移動平均であってもよい。

【0024】

（９）
前記第１ゲイン関数Ｋ_１および前記第２ゲイン関数Ｋ_２のうち、前記の関係、
ｋ_２ｘ（Ｔ）＞ｋ_１ｘ（Ｔ）
を満足するゲイン要素が、
ＰＩＤ制御、ＰＩ制御またはＰＤ制御における比例ゲイン、積分ゲインまたは微分ゲイン、または、
ＩＩＲフィルタ，ＦＩＲフィルタにおけるフィルタ係数、
を含む（１）または（２）に記載の電力変換回路の制御装置。

【0025】

（１０）
前記第１値Ｔ_１は、リアクトル電流臨界モードの制御点に対応する（１）または（２）に記載の電力変換回路の制御装置。
（１１）
前記「第１値Ｔ_１より小さい」は「第１値Ｔ_１以下」を含み、
前記「第１値Ｔ_１より大きい」は「第１値Ｔ_１以上」を含み、
前記「第２値Ｔ_２より小さい」は「第２値Ｔ_２以下」を含み、
前記「第２値Ｔ_２より大きい」は「第２値Ｔ_２以上」を含む、
（１）または（２）に記載の電力変換回路の制御装置。

【0026】

なお、第１値Ｔ_１や第２値Ｔ_２は、現在の制御量Ｔに対応して動的に変化してもよい。
たとえば、直前の制御量Ｔの値が、リアクトル電流の臨界モード点に対応する点から離れている場合には、第２値Ｔ_２を第１値Ｔ_１に近い値とすることができ、直前の制御量Ｔの値が、リアクトル電流の臨界モード点に対応する点に近い場合には、第２値Ｔ_２を第１値Ｔ_１から離れた値とすることができる。

【0027】

第１ゲイン関数Ｋ_１および第２ゲイン関数Ｋ_２として、種々の関数を使用することができる。
すなわち、本発明において、制御量Ｔが第１値Ｔ_１と第２値Ｔ_２との間にあるときは、第１ゲイン関数Ｋ_１および第２ゲイン関数Ｋ_２とによりループ（閉じた図形）が形成される。
この閉じた図形は、ひし形、三角形とすることができる。
たとえば、第１ゲイン関数Ｋ_１を定数とし、第２ゲイン関数Ｋ_２を単調減少関数とすることもできる。

【0028】

本発明では、リアクトル電流が連続モードから不連続モードに遷移すると想定される制御量Ｔを第１値Ｔ_１とした。
制御量Ｔがスイッチのオンタイムであるとき（制御量Ｔ_ｏｎ）は、第１値Ｔ_１よりも小さい値を第２値Ｔ_２とし、制御量Ｔがスイッチのオフタイムであるとき（制御量Ｔ_ｏｆｆ）は、第１値Ｔ_１よりも大きい値を第２値Ｔ_２とする。

【発明の効果】

【0029】

ゲインの適切な切換えが、出力電流を検出せずに行われるので、出力電流検出用の抵抗が不要となり、電力損失が大幅に低減される。
また、出力電流を検出するためのプリアンプおよびＡ／Ｄ変換器が不要となる。

【0030】

本発明は、ＤＣ／ＤＣコンバータ等の電力変換回路の制御に際して、出力電流を検出することなく、制御状態に応じてゲインを切り換えることができる。
本発明は、具体的には、生成された最新または過去の制御量に基づき、ゲインの設定を行うことができる。

【図面の簡単な説明】

【0031】

【図1】図１は、電力変換回路（ＤＣ／ＤＣコンバータ）および従来の制御装置を示す図である。

【図2】図２（Ａ）はリアクトル電流が連続モードであるときの電流波形を示す図である。 図２（Ｂ）はリアクトル電流が不連続モードであるときの電流波形を示す図である。

【図3】図３（Ａ）は出力電流が小さくリアクトル電流が不連続となる領域で、出力電圧が異常上昇する様子を示す特性図である。 図３（Ｂ）はリアクトル電流が不連続となる領域で、フィードバックゲインを大きくしたことにより電圧上昇が生じていない様子を示す特性図である。

【図4】図４は、リアクトル電流の連続モードと、リアクトル電流の不連続モードで異なるゲインを適用する従来の電力変換装置の説明図である。

【図5】図５は、図４のゲイン設定部により設定されるゲインの特性を示す図である。

【図6】図６は電力変換回路（ＤＣ／ＤＣコンバータ）および当該電力変換回路に本発明の制御装置が接続された様子を示す説明図である。

【図7】図７は図６に示した制御装置の詳細説明図である。

【図8】図８は、出力電圧ｅ_ｏ、Ｋ_Ｉ決定タイミング、Ｋ_Ｉ反映タイミングおよびオンタイムＴ_ｏｎを示すタイミング図である。

【図9】図９は、ヒステリシスが矩形である積分ゲイン関数Ｋ_Ｉの例を示す図である。

【図10】図１０は、ヒステリシスが単調減少関数と定数との組み合わせである積分ゲイン関数Ｋ_Ｉの例を示す図である。

【図11】図１１は、降圧型の出力電流とオンタイムとの関係を示す図である。

【図12】図１２は、ヒステリシス特性が矩形である積分ゲイン関数Ｋ_Ｉによる制御を行ったときのオンタイムＴ_ｏｎ、積分ゲイン関数Ｋ_Ｉ、出力電圧ｅ_ｏ、アクトル電流ｉ_Ｌの時間推移を示す図である。

【図13】図１３は、ヒステリシス特性が定数と単調減少関数の組み合わせである積分ゲイン関数Ｋ_Ｉによる制御を行ったときのオンタイムＴ_ｏｎ、積分ゲイン関数Ｋ_Ｉ、出力電圧ｅ_ｏ、アクトル電流ｉ_Ｌの時間推移を示す図である。

【図14】図１４は、ヒステリシス特性が矩形である積分ゲイン関数Ｋ_Ｉによる制御を行ったときのオンタイムＴ_ｏｎ、積分ゲイン関数Ｋ_Ｉ、出力電圧ｅ_ｏ、アクトル電流ｉ_Ｌの時間推移を示す図である。

【図15】図１５は、ヒステリシス特性が定数と単調減少関数の組み合わせである積分ゲイン関数Ｋ_Ｉによる制御を行ったときのオンタイムＴ_ｏｎ、積分ゲイン関数Ｋ_Ｉ、出力電圧ｅ_ｏ、アクトル電流ｉ_Ｌの時間推移を示す図である。

【図16】図１６は、ヒステリシス特性が矩形である積分ゲイン関数Ｋ_Ｉを示す図である。

【図17】図１７は、ヒステリシス特性が定数と単調減少関数の組み合わせである積分ゲイン関数Ｋ_Ｉを示す図である

【発明を実施するための形態】

【0032】

図６は本発明の制御装置１および制御装置１が接続された電力変換回路（ＤＣ／ＤＣコンバータ）２を示す説明図である。
図６において、電力変換回路２は、スイッチ（Ｔｒ）２１、リアクトル（Ｌ）２２、転流用のダイオード（Ｄ）２３およびキャパシタ（Ｃ_ｏ）２４を備えている。
スイッチ２１とリアクトル２２は直列に接続されている。
ダイオード２３のカソード端子は、スイッチ２１とリアクトル２２との接続点に接続され、ダイオード２３のアノード端子は、グランドＧＮＤに接続されている。
キャパシタ２４は、リアクトル２２の出力端子とグランドＧＮＤとの間（ｂ１，ｂ２間）に接続されている。

【0033】

電力変換回路２の入力端子（ａ１，ａ２）には直流電源５１が接続され、電力変換回路２の出力端子（ｂ１，ｂ２）には負荷（Ｒ）５２が接続されている。
図６では、スイッチ２１のオンにより、直流電源５１から供給されたエネルギーは負荷５２に供給されるとともにリアクトル２３に蓄積される。また、スイッチ２１のオフにより、リアクトル２３に蓄積したエネルギーは、負荷５２に供給（放出）される。

【0034】

図６において、制御装置１は出力検出部１１と、制御量計算部１２と、ゲイン設定部１３、ＰＷＭ信号生成部１４とを備えている。
図６では、制御装置１の出力側（ＰＷＭ信号生成部１４の出力側）には、ドライブ回路３が接続されている。

【0035】

図７は図６に示した制御装置１の詳細説明図である。
図７において、出力検出部１１はプリアンプ１１１とＡ／Ｄ変換器１１２とからなる。 電力変換回路２のアナログ出力電圧ｅ_Ｏはプリアンプ１１１により増幅され、増幅された信号は、Ａ／Ｄ変換器１１２によりデジタル信号Ｅ_Ｏに変換される。
Ａ／Ｄ変換器１１２は、デジタル信号Ｅ_Ｏをオンオフ周期ごとにサンプリングしている。
図７では、デジタル信号Ｅ_Ｏは、デジタル値Ｎ_ｎ（ｎはインデックス）でも示されている。

【0036】

制御量計算部１２は、ＰＤ制御要素計算部１２１と、Ｉ制御要素計算部１２２と、ＰＩＤ制御量計算部１２３とからなる。
オンタイム値Ｔ_ｏｎは、電力変換回路２をスイッチング制御するための制御量（フィードバック制御量）であり、以下では、Ｎ_{ＰＩＤ，ｎ}としても表される。
ＰＩＤ制御量計算部１２３は、制御量Ｎ_{ＰＩＤ，ｎ}を、デジタル値Ｎ_ｎとゲイン関数Ｋとに基づき計算する。
ゲイン関数Ｋは、第１ゲイン関数Ｋ_１または第２ゲイン関数Ｋ_２の何れかに設定される。
本実施形態では、第１ゲイン関数Ｋ_１および第２ゲイン関数Ｋ_２は、それぞれ３つのフィードバックゲイン要素からなる。
すなわち、第１ゲイン関数Ｋ_１は、フィードバックゲインＫ_Ｐ１，Ｋ_Ｄ１，Ｋ_Ｉ１を持ち、Ｋ_Ｉ１のみが変数である。
また、第２ゲイン関数Ｋ_２は、フィードバックゲインＫ_Ｐ２，Ｋ_Ｄ２，Ｋ_Ｉ２を持ち、Ｋ_Ｉ２のみが変数である。
本実施形態では、Ｋ_Ｐ１＝Ｋ_Ｐ２、Ｋ_Ｄ１＝Ｋ_Ｄ２である。
したがって、以下、第１ゲイン関数Ｋ_１を、Ｋ_１（Ｋ_Ｐ，Ｋ_Ｄ，Ｋ_Ｉ１）で表し、第２ゲイン関数Ｋ_２をＫ_２（Ｋ_Ｐ，Ｋ_Ｄ，Ｋ_Ｉ２）で表す。
本実施形態では、Ｉ制御要素計算部１２２が後述するゲイン決定部１３１から積分ゲイン関数Ｋ_Ｉ（Ｋ_Ｉ１またはＫ_Ｉ２）を受け取り、積分制御要素を計算する。
ＰＩＤ制御量計算部１２３がＰＤ制御要素計算部１２１からの計算結果と、Ｉ制御要素計算部１２２からの計算結果を受け取り、ＰＩＤ制御量をＰＷＭ信号生成部１４に渡す。

【0037】

本実施形態では、ゲイン設定部１３は、ゲイン決定部１３１と、ゲイン設定記憶部１３２と、過去制御量記憶部１３３とを有している。ゲイン設定記憶部１３２は、レジスタとすることができ、直前のゲイン関数Ｋが第１ゲイン関数Ｋ_１であるか第２ゲイン関数Ｋ_２であるかの情報が記録される。
ゲイン決定部１３１は、ゲイン設定記憶部１３２を参照して現在のゲイン関数Ｋが、第１ゲイン関数Ｋ_１であるのか、第２ゲイン関数Ｋ_２であるのかを知ることができる。
ゲイン決定部１３１は、制御量計算部１２により計算されたインデックス（ｎ）の制御量（オンタイム値Ｔ_ＯＮ，ｎ）を取得し、次のスイッチング周期（インデックス：ｎ）において使用される制御量（オンタイム値Ｔ_ＯＮ，ｎ）と現在のゲイン関数Ｋとから、次回のスイッチング周期（インデックス：ｎ＋１）のゲイン関数Ｋを、第１ゲイン関数Ｋ_１に設定するのか、第２ゲイン関数Ｋ_２に設定するのかを決定する。

【0038】

ゲイン決定部１３１は、次に記載したテーブル（［表１］および［表２］）により、次回（インデックス：ｎ＋１）のゲイン関数Ｋを、第１ゲイン関数Ｋ_１または第２ゲイン関数Ｋ_２の何れに設定するのかを決定することができる。

【0039】

【表1】

【0040】

【表2】

表１と表２とは、実質上の同一の内容である。

【0041】

前述したように、出力電流ｉｏが減少すると、リアクトル電流ｉ_Ｌが連続モード（ＣＣＭ）から不連続モード（ＤＣＭ）に遷移する。
本実施形態では、リアクトル電流ｉ_Ｌが連続モード（ＣＣＭ）から不連続モード（ＤＣＭ）に遷移すると想定される制御量Ｔ_ｏｎを第１値Ｔ_１としている。
そして、制御量Ｔ_ｏｎ（Ｎ_{ＰＩＤ，ｎ}）はスイッチのオンタイムであるので、第１値よりも小さい値を第２値Ｔ_２とした。

【0042】

ゲイン決定部１３１により設定されたゲイン関数Ｋは、次回（インデックス：ｎ＋１）のスイッチング周期において、制御装置１による制御に反映される。
すなわち、ゲイン関数Ｋがゲイン関数Ｋ_１に設定されたときは、Ｋは次式となる。
Ｋ＝Ｋ_１（Ｋ_Ｐ，Ｋ_Ｄ，Ｋ_Ｉ１）
また、Ｔ_ＯＮはデジタル値Ｎ_{ＰＩＤ，ｎ}で表される。
Ｎ_{ＰＩＤ，ｎ}
＝Ｎ_Ｂ−Ｋ_Ｐ（Ｎ_ｎ−Ｎ_Ｒ）
−Ｋ_Ｄ（Ｎ_ｎ−Ｎ_ｎ−１）
−Ｋ_Ｉ１Σ（Ｎ_ｎ−Ｎ_Ｒ）

【0043】

ゲイン関数Ｋがゲイン関数Ｋ_２に設定されたときは、Ｋは次式となる。
Ｋ_２＝Ｋ_２（Ｋ_Ｐ，Ｋ_Ｄ，Ｋ_Ｉ２）
また、Ｔ_ＯＮはデジタル値Ｎ_{ＰＩＤ，ｎ}で表される。
Ｎ_{ＰＩＤ，ｎ}
＝Ｎ_Ｂ−Ｋ_Ｐ（Ｎ_ｎ−Ｎ_Ｒ）
−Ｋ_Ｄ（Ｎ_ｎ−Ｎ_ｎ−１）
−Ｋ_Ｉ２Σ（Ｎ_ｎ−Ｎ_Ｒ）
ここで、Ｋ_Ｉ１とＫ_Ｉ２との間には次の関係が成立する。
Ｋ_Ｉ１＜Ｋ_Ｉ２

【0044】

ゲイン決定部１３１は、オンタイム値Ｔの第１値Ｔ_１を、リアクトル電流ｉ_Ｌの臨界値（リアクトル電流連続モードＣＣＭとリアクトル電流不連続モードＤＣＭとの境界）に対応させることができる。
ゲイン決定部１３１は、オンタイム値Ｔの第２値Ｔ_２は、Ｔ_２＜Ｔ_１であれば適宜に設定できる。
第２値Ｔ_２は、現在の制御量に対応して動的に変化してもよい。

【0045】

ゲイン決定部１３１がゲイン関数を決定するに際して、制御量Ｔは過去の制御量の平均値とすることができる。
本実施形態では、過去制御量記憶部１３３には過去の制御量Ｔが記憶されている。
ゲイン決定部１３１は、過去制御量記憶部１３３を参照して制御量Ｔを、過去の制御量
の移動平均として算出している。

【0046】

図８により、図７に示した制御装置１の動作を詳細に説明する。
図８は、出力電圧ｅ_ｏ、Ｋ_Ｉ決定タイミング、Ｋ_Ｉ反映タイミングおよびオンタイムＴ_ｏｎ，ｚを示すタイミング図である。
なお、以下の説明において、ｎ−１回のスイッチング周期においてサンプリングした出力電圧ｅ_ｏについての処理を（ａ１）−（ａ５）で示す。
ｎ−２回のスイッチング周期においてサンプリングした出力電圧ｅ_ｏについての処理の一部を（ｚ４）−（ｚ５）で示し、ｎ回のスイッチング周期においてサンプリングした出力電圧ｅ_ｏについての処理の一部を（ｂ１）−（ｂ３）で示してある。

【0047】

（ａ１） まず、ｎ−１回のスイッチング周期（インデックスｎ−１）において、出力電圧ｅ_ｏが検出される。図には表されていないが、ｅ_ｏのデジタル値はＥ_{ｏ，ｎ−１}である。（ａ２） 次に、ｎ回のスイッチング周期におけるオンタイムＴ_ｏｎ，ｎが計算される。
（ａ３） オンタイムＴ_ｏｎ，ｎは制御に反映される。なお、オンタイムＴ_ｏｎ，ｎの計算には、
ｎ−２回のスイッチング周期におけるオンタイムＴ_ｏｎ，ｎに基づき決定されたゲイン関数（積分ゲイン関数Ｋ_Ｉ）が採用されている（図８における（ｚ５）も参照）。
（ａ４） （ｎ＋１）回のスイッチング周期におけるＫ_Ｉが決定される。
（ａ５） オンタイムＴ_{ｏｎ，ｎ＋１}に、決定された最新のＫ_Ｉが反映される（図８における（ｂ３）も参照）。

【0048】

図９および図１０に、ゲイン関数Ｋの例を示す。本実施形態では、ゲイン関数Ｋのゲイン要素のうち変化するゲイン要素は積分ゲイン関数Ｋ_Ｉのみである。したがって、図９および図１０では、積分ゲイン関数Ｋ_Ｉのみを示す。

【0049】

図９において、ヒステリシスは矩形であり、積分ゲイン関数Ｋ_Ｉは、第１値Ｔ_１より大きい領域では第１ゲイン関数Ｋ_１（定数）に設定され、第２値Ｔ_２より小さい領域では第２ゲイン関数Ｋ_２（定数）に設定されている。
また、第１値Ｔ_１より小さくかつ第２値Ｔ_２より大きい領域では、積分ゲイン関数Ｋ_Ｉは、第１ゲイン関数Ｋ_１または第２ゲイン関数Ｋ_２に設定される。

【0050】

図１０において、ヒステリシス特性は単調減少関数と定数との組み合わせであり、積分ゲイン関数Ｋ_Ｉは、第１値Ｔ_１より大きい領域では第１ゲイン関数Ｋ_１（定数）に設定され、第２値Ｔ_２より小さい領域では第２ゲイン関数Ｋ_２（変数）に設定されている。
また、積分ゲイン関数Ｋ_Ｉは、第１値Ｔ_１より小さくかつ第２値Ｔ_２より大きい領域では、第１ゲイン関数Ｋ_１（定数）または第２ゲイン関数Ｋ_２（変数）に設定される。

【0051】

《出力電流とオンタイムとの関係》
図１１は、降圧型の出力電流とオンタイムとの関係を示す図である。
ＣＣＭにおけるＴ_ｏｎとＩ_ｏの関係式は以下の式で表される。

【数1】

リアクトル電流ｉ_Ｌの連続モード（ＣＣＭ）と不連続モード（ＤＣＭ）との臨界におけるオンタイムＴ_ｏｎと出力電流（ディジタル値Ｉ_ｏ）との関係は、以下の式で表される。

【数2】

さらに、不連続モード（ＤＣＭ）における制御量（オンタイムＴ_ｏｎ）と出力電流Ｉ_ｏの関係は、以下の式で表される。

【数3】

以上から、出力電流Ｉ_ｏに基づき設定していたゲイン関数Ｋの設定（または変更）は、オンタイムＴ_ｏｎに基づき設定できることがわかる。

【0052】

《シミュレーション例》
図１２は、ヒステリシス特性が矩形である積分ゲイン関数Ｋ_Ｉによる制御を行ったときのオンタイムＴ_ｏｎ、積分ゲイン関数Ｋ_Ｉ、出力電圧ｅ_ｏ、リアクトル電流ｉ_Ｌの時間推移を示す図である。
ここでは、Ｋ_Ｐ＝６，Ｋ_Ｄ＝３，Ｃ＝４７０μＦ、移動平均５０回、出力電流が臨界点におけるリアクトル電流ｉ_Ｌが（５Ｖ／５０Ω）から（５Ｖ／７１．５Ω）に変化させている。
ゲインは、急激に切り替えられており、出力波形にやや悪影響が現れている。

【0053】

図１３は、ヒステリシス特性が定数と単調減少関数の組み合わせである積分ゲイン関数Ｋ_Ｉによる制御を行ったときのオンタイムＴ_ｏｎ、積分ゲイン関数Ｋ_Ｉ、出力電圧ｅ_ｏ、アクトル電流ｉ_Ｌの時間推移を示す図である。
ここでは、Ｋ_Ｐ＝６，Ｋ_Ｄ＝３，Ｃ＝４７０μＦ、移動平均５０回、出力電流が臨界点におけるリアクトル電流ｉ_Ｌが（５Ｖ／５０Ω）から（５Ｖ／７１．５Ω）に変化させている。
ゲインは、緩やかに切り替えられており、出力波形には良好な応答が現れていることがわかる。

【0054】

図１４は、ヒステリシス特性が矩形である積分ゲイン関数Ｋ_Ｉによる制御を行ったときのオンタイムＴ_ｏｎ、積分ゲイン関数Ｋ_Ｉ、出力電圧ｅ_ｏ、アクトル電流ｉ_Ｌの時間推移を示す図である。
ここでは、Ｋ_Ｐ＝６，Ｋ_Ｄ＝３，Ｃ＝４７０μＦ、移動平均５０回、出力電流が臨界点におけるリアクトル電流ｉ_Ｌが（５Ｖ／１００Ω）から（５Ｖ／５０Ω）に変化させている。
ゲインは、急激に切り替えられており、出力波形にやや悪影響が現れている。

【0055】

図１５は、ヒステリシス特性が定数と単調減少関数の組み合わせである積分ゲイン関数Ｋ_Ｉによる制御を行ったときのオンタイムＴ_ｏｎ、積分ゲイン関数Ｋ_Ｉ、出力電圧ｅ_ｏ、アクトル電流ｉ_Ｌの時間推移を示す図である。
ここでは、Ｋ_Ｐ＝６，Ｋ_Ｄ＝３，Ｃ＝４７０μＦ、移動平均５０回、出力電流が臨界点におけるリアクトル電流ｉ_Ｌが（５Ｖ／１００Ω）から（５Ｖ／５０Ω）に変化させている。
ゲインは、緩やかに切り替えられており、出力波形には良好な応答が現れていることがわかる。

【0056】

《制御量Ｔがスイッチのオフタイム値である場合》
制御量計算部１２により計算された制御量Ｔは、スイッチのオフタイム値とすることができる。

【0057】

図１６は、ヒステリシス特性が矩形である積分ゲイン関数Ｋ_Ｉを示している。図１６では、オフタイム値Ｔ_ｏｆｆが増加した場合に第１値Ｔ_１と第２値Ｔ_２との間でヒステリシスループが形成されている。

【0058】

図１７は、ヒステリシス特性が定数と単調減少関数の組み合わせである積分ゲイン関数Ｋ_Ｉを示している。図１７では、オフタイム値Ｔ_ｏｆｆが増加した場合に第１値Ｔ_１と第２値Ｔ_２との間でヒステリシスループが形成されている。第１値Ｔ_１は、リアクトル電流臨界モードの制御点に対応する。

【0059】

《ヒステリシスループの態様》
本発明において、制御量Ｔが第１値Ｔ_１と第２値Ｔ_２との間にあるときは、第１ゲイン関数Ｋ_１および第２ゲイン関数Ｋ_２とによりループ（閉じた図形）が形成される。
この閉じた図形は、ひし形、三角形等とすることができる。

【符号の説明】

【0060】

１ 制御装置
２ 電力変換回路（ＤＣ／ＤＣコンバータ）
３ ドライブ回路
１１ 出力検出部
１２ 制御量計算部
１３ ゲイン設定部
１４ ＰＷＭ信号生成部
２１ スイッチ
２２ リアクトル
２３ 転流用のダイオード
２４ キャパシタ
５１ 直流電源
５２ 負荷
１１１ プリアンプ
１１２ Ａ／Ｄ変換器
１２１ ＰＤ制御要素計算部
１２２ Ｉ制御要素計算部
１２３ ＰＩＤ制御量計算部
１３１ ゲイン決定部
１３２ ゲイン設定記憶部
１３３ 過去制御量記憶部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】