特許 6586036 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6586036

(24)【登録日】2019年9月13日

(45)【発行日】2019年10月2日

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 25/065 20060101AFI20190919BHJP

   H01L 25/07 20060101ALI20190919BHJP

   H01L 25/18 20060101ALI20190919BHJP

   H01L 21/60 20060101ALI20190919BHJP

【ＦＩ】

   H01L25/08 Y

   H01L25/08 E

   H01L21/60 301A

【請求項の数】2

【全頁数】10

(21)【出願番号】特願2016-51543(P2016-51543)

(22)【出願日】2016年3月15日

(65)【公開番号】特開2017-168586(P2017-168586A)

(43)【公開日】2017年9月21日

【審査請求日】2018年1月31日

【前置審査】

(73)【特許権者】

【識別番号】318010018

【氏名又は名称】東芝メモリ株式会社

(74)【代理人】

【識別番号】100176599

【弁理士】

【氏名又は名称】高橋 拓也

(74)【代理人】

【識別番号】100205095

【弁理士】

【氏名又は名称】小林 啓一

(74)【代理人】

【識別番号】100208775

【弁理士】

【氏名又は名称】栗田 雅章

(72)【発明者】

【氏名】岩政 直樹

【審査官】 加藤 芳健

(56)【参考文献】

【文献】 特開２０１５−１７６９０６（ＪＰ，Ａ）

【文献】 特開２００２−２２２８８９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２５／０６５

Ｈ０１Ｌ ２１／６０

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２５／１８

(57)【特許請求の範囲】

【請求項1】

接続端子を有する基板上に第１半導体チップを設け、
前記接続端子と、前記第１半導体チップ上の接続電極とをワイヤにて接続し、
矩形状の第１接着層と、前記第１接着層の四隅に位置し前記第１接着層における２対の
対辺のうち少なくとも１対の対辺のそれぞれの下部に開口部が形成された柱状の第２接着
層と、を有する接着部をフィルム状の絶縁材料の接着剤をスタンプすることで形成し、
前記接着部を、前記第２接着層の一部が前記ワイヤ及び前記接続端子に接触し、前記接
続電極とは接触しないように前記第１半導体チップの上に設け、
前記接着部の上に第２半導体チップを設け、
前記接着部と前記第１半導体チップとの間を含む領域をモールド材で封止し、
前記ワイヤの前記接続電極からの最大高さが前記接続電極と前記第１接着層との間隔よ
りも小さくなる、半導体装置の製造方法。

【請求項2】

接続端子を有する基板上に第１半導体チップを設け、
前記接続端子と、前記第１半導体チップ上の接続電極とをワイヤにて接続し、
矩形状の第１接着層と、前記第１接着層の四隅に位置し前記第１接着層における２対の
対辺のうち少なくとも１対の対辺のそれぞれの下部に開口部が形成された柱状の第２接着
層と、を有する接着部をフィルム状の接着剤をブレード加工により必要な箇所だけ薄膜化
することで形成し、
前記接着部を、前記第２接着層の一部が前記ワイヤ及び前記接続端子に接触し、前記接
続電極とは接触しないように前記第１半導体チップの上に設け、
前記接着部の上に第２半導体チップを設け、
前記接着部と前記第１半導体チップとの間を含む領域をモールド材で封止し、
前記ワイヤの前記接続電極からの最大高さが前記接続電極と前記第１接着層との間隔よ
りも小さくなる、半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

近年、半導体パッケージにおいて、半導体チップにダイアタッチフィルム（ＤＡＦ：Die Attach Film）等の接着剤を用いてメモリチップを積層する構造（ＦＯＤ：Film On Die）が広く利用されている。しかしながら、ダイアタッチフィルムを用いて半導体チップ同士を接着させると、モールド加工をした際に、基板上に接着したチップにより半導体パッケージに凹凸が生じ、その凹凸に起因する半導体基板の反りが問題となる場合がある。さらに、Ａｌ（アルミニウム）電極パッド上にＡｕ（金）ボンディングワイヤが接続される場合、ソルダーレジストや接着剤に含まれるＣｌ（塩素）イオンにより、Ａｌが腐食し、Ａｌ電極パッドとＡｕボンディングワイヤがオープンとなる可能性がある。

【0003】

また、半導体チップを支柱チップにより支える構造もあるが、半導体チップと配線基板とを接続するワイヤが、支柱チップに接触することにより、半導体パッケージ内の配線がショートする可能性がある。このため、ワイヤの配置が制限され、すなわち、半導体チップのレイアウトが制限されることとなる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１３−６２３２８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

そこで、本発明が解決しようとする課題は、パッドの腐食を低減させ、さらに半導体チップとワイヤの配置の自由度を向上する構造を提案することである。

【課題を解決するための手段】

【0006】

実施形態によれば、接続端子を有する基板上に第１半導体チップを設け、接続端子と、
第１半導体チップ上の接続電極とをワイヤにて接続し、矩形状の第１接着層と、第１接着
層の四隅に位置し第１接着層における２対の対辺のうち少なくとも１対の対辺のそれぞれ
の下部に開口部が形成された柱状の第２接着層と、を有する接着部をフィルム状の絶縁材
料の接着剤をスタンプすることで形成し、接着部を第２接着層の一部がワイヤ及び接続端
子に接触し、接続電極とは接触しないように第１半導体チップの上に設け、接着部の上に
第２半導体チップを設け、接着部と第１半導体チップとの間を含む領域をモールド材で封
止し、ワイヤの接続電極からの最大高さが接続電極と第１接着層との間隔よりも小さくな
る。

【図面の簡単な説明】

【0007】

【図1】一実施形態に係る半導体装置を模式的に示す正面図。

【図2】一実施形態に係る半導体装置を模式的に示す平面図。

【図3】一実施形態に係る半導体装置を模式的に示す平面断面図。

【図4A】一変形例に係る半導体装置を模式的に示す正面図。

【図4B】図４Ａに係る半導体装置のＡ−Ａ断面図。

【図5A】一変形例に係る半導体装置を模式的に示す正面図。

【図5B】図５Ｂに係る半導体装置のＡ−Ａ断面図

【図6A】一変形例に係る半導体装置を模式的に示す正面図。

【図6B】図６Ｂに係る半導体装置のＡ−Ａ断面図。

【発明を実施するための形態】

【0008】

以下、図面を参照して、本発明の実施形態について説明する。本実施形態は、本発明を限定するものではない。

【0009】

本発明の実施形態に係る半導体装置は、第１半導体チップと接触せずに、第１半導体チップを覆うように設置された机状の第２接着剤を介して第２半導体チップを設置することにより、半導体装置の反りを抑制するとともに、第１半導体チップの電極とボンディングワイヤの接続部分における腐食を抑制するとともに、第１半導体チップに接続されるボンディングワイヤと接着剤との位置関係の自由度を向上するものである。より詳しく、以下に説明する。

【0010】

図１は、本実施形態に係る半導体装置１を模式的に示す正面図である。この図１に示すように、半導体装置１は、例えば、半導体パッケージであり、基板１０と、第１接着剤１２と、第１半導体チップ１４と、第１接続端子１６と、第１接続電極１８と、第１ワイヤ２０と、接着部２２と、第２半導体チップ２４と、第２接着剤２６と、第２接続端子２８と、第２接続電極３０と、第２ワイヤ３２と、モールド材３４と、を備えて構成される。なお、以下、全ての図において、各構成要素の大きさの比や、細かい配置などは、実施形態を理解しやすいように示されているため、実際の比や配置とは異なる。また、模式的に示す図であるので、チップや基板上の配線等は、省略している。

【0011】

基板１０は、所謂ウエハやダイであり、シリコン等により形成される。半導体装置１である半導体パッケージは、この基板１０上に形成される。

【0012】

第１接着剤１２は、第１半導体チップ１４を基板１０上に固定するための絶縁材料の接着剤である。この第１接着剤１２は、例えば、接着剤をフィルム状に加工したダイアタッチフィルムであり、第１半導体チップ１４の基板１０と接着させる面に装着し、その後基板１０へと固定される。

【0013】

第１半導体チップ１４は、所謂インターフェースチップやコントローラチップであり、基板１０上に第１接着剤１２を介して設置される。この第１半導体チップ１４は、半導体装置１と外部を接続するインターフェースを構成するチップであり、データの書込及び読出を制御するチップである。

【0014】

第１接続端子１６は、基板１０上の配線と第１半導体チップ１４上の配線とを接続するために基板１０上に形成される接続端子である。この第１接続端子１６は、例えば、Ｃｕ（銅）の端子にＮｉ（ニッケル）やＡｕをめっきしたものである。図１に示すように、第１接続端子１６は、基板１０上に複数個設置されている。

【0015】

第１接続電極１８は、第１半導体チップ１４上に設置された電極であり、第１半導体チップ１４上の配線と、基板１０上の配線とを接続する電極である。この第１接続電極１８は、例えば、Ａｌにより形成されるパッド状の電極である。第１接続電極１８は、第１半導体チップ１４上に複数個配置されている。

【0016】

第１ワイヤ２０は、所謂ボンディングワイヤであり、基板１０上の配線と第１半導体チップ１４上の配線とを、第１接続端子１６及び第１接続電極１８とを介して接続するワイヤである。すなわち、本実施形態においては、複数の第１接続端子１６と複数の第１接続電極１８との間を、複数の第１ワイヤ２０が電気的に接続している。この第１ワイヤ２０は、例えば、ＡｕやＣｕにより形成される。

【0017】

接着部２２は、第２半導体チップ２４を基板上に固定するための絶縁材料の接着剤である。この接着部２２も、第１接着剤１２と同様に、例えば、接着剤をフィルム状に加工したダイアタッチフィルムの一種である。接着部２２は、図１に示すように、第２半導体チップ２４と接する上部の第１接着層２２ａと、基板１０と接する下部の第２接着層２２ｂとを備えて構成される。また、第２接着層２２ｂは、その一部にモールド材３４を通過させるための開口部２２ｃを有している。

【0018】

第１接着層２２ａは、第２半導体チップ２４との接触面とほぼ同等の面積を有する、矩形状の薄い接着層である。一方の第２接着層２２ｂは、第１接着層２２ａに比べて厚い接着層である。この第２接着層２２ｂの厚さは、第１半導体チップ１４の上方において、第１ワイヤ２０と第１接着層２２ａとが接触しない程度の高さとなるように、その厚さが確保されている。本実施形態においては、第１接続電極１８に接続する第１ワイヤ２０が最も高くなる箇所で、第１ワイヤ２０が第１接着層２２ａに接触しない程度の厚さを有している。言い換えると、第１ワイヤ２０の第１接続電極１８からの最大高さが、第１接着層２２ａと第１接続電極１８との間隔より小さい。なお、第１接着剤１２と、接着部２２を構成する接着剤とは、接着作用のある同じ絶縁材料から構成されていてもよいし、違う絶縁材料から構成されていてもよい。

【0019】

第２半導体チップ２４は、所謂メモリチップであり、接着部２２上に複数設置される。この第２半導体チップ２４は、データの書込や読出をするメモリチップである。図１に示すように、第２半導体チップ２４は、この第２半導体チップ２４上の第２接続電極３０の領域を確保できる程度にずらして積層され、全体として１つのメモリアレイを構成する。なお、構成によっては、第２半導体チップ２４を１枚とすることもできる。

【0020】

第２接着剤２６は、第２半導体チップ２４同士を接着する接着剤である。すなわち、複数の第２半導体チップ２４が、第２接着剤２６を介して、積層される。この第２接着剤２６も、第１接着剤１２や接着部２２と同様に、ダイアタッチフィルムで構成されていてもよい。

【0021】

第２接続端子２８は、基板１０上の配線と第２半導体チップ２４上の配線とを接続するために基板１０上に設置される接続端子である。この第２接続端子２８は、例えば、Ｃｕの端子にＮｉやＡｕをめっきしたものである。第１接続端子１６と同様に、第２接続端子２８は、第２半導体チップ２４との接続をするために複数個設置されている。

【0022】

第２接続電極３０は、第２半導体チップ２４上に設置された電極であり、第２半導体チップ２４上の配線と、基板１０上の配線とを接続する電極である。この第２接続電極３０は、例えば、Ａｌにより形成されるパッド状の電極である。また、第２接続電極３０も、第２半導体チップ２４上に複数個設置されている。

【0023】

第２ワイヤ３２は、所謂ボンディングワイヤであり、基板１０上の配線と第２半導体チップ２４上の配線とを、第２接続端子２８及び第２接続電極３０とを介して接続するワイヤである。すなわち、本実施形態においては、複数の第２接続端子２８と複数の第２接続電極３０との間を、複数の第２ワイヤ３２が電気的に接続している。この第２ワイヤ３２は、例えば、ＡｕやＣｕにより形成される。

【0024】

モールド材３４は、第１半導体チップ１４と、第２半導体チップ２４とを基板１０に封止する絶縁材料のモールド材であり、例えば、エポキシ樹脂、シリカの粉末、カーボンブラック等を主体とするモールド樹脂である。なお、この図１においては、説明の便宜上、モールド材３４は、一部を省略して図示されているが、モールド材３４は、基板１０上に、基板１０上に設置された種々の半導体チップや接続ワイヤを覆うような形で配置されている。

【0025】

図２は、図１に示す半導体装置１の平面図である。なお、この図２においては、モールド材３４は説明のために図示していない。また、以下で示す平面断面図においても、説明の便宜上、モールド材３４の図示は省略している。

【0026】

この図２に示すように、半導体装置１を平面からみると、複数の第２半導体チップ２４がずらして積層されている。また、これらの第２半導体チップ２４の端部において、複数の第２接続電極３０を介して複数の第２ワイヤ３２が、基板１０上の複数の第２接続端子２８と接続することにより、第２半導体チップ２４と基板１０とが接続されている。

【0027】

破線は、第２半導体チップ２４の下方にある、第１半導体チップ１４を示す。このように、平面視において、第１半導体チップ１４は、第２半導体チップ２４により覆われるように設置されている。

【0028】

図３は、半導体装置１の第１半導体チップ１４を上方から見た平面断面図であり、図１のＡ−Ａ断面図に相当する。図３に示すように、第１半導体チップ１４は、その上面に、複数の第１接続電極１８が配置され、複数の第１ワイヤ２０と複数の第１接続端子１６を介して、基板１０と接続されている。

【0029】

図中の破線は、図示されない接着部２２の第１接着層２２ａが存在する領域を示している。第２接着層２２ｂは、この図３に示すように、矩形状の第１接着層２２ａの４隅において、柱状となるように配置されている。さらに、第２接着層２２ｂ同士の間には、接着層を有しない開口部２２ｃがそれぞれ配置されている。接着部２２は、この開口部２２ｃにおいて、第１接着層２２ａの下部には接着層を有しないように形成されている。すなわち、接着部２２は、第１接着層２２ａを天板とし、第２接着層２２ｂを脚とするような机状に形成されている。また、第２接着層２２ｂは、図３に示すように、その一部において、第１接続端子１６及び第１ワイヤ２０と接触していてもよい。

【0030】

このように構成された半導体装置１は、例えば、基板１０の下方に設けられた図示しないはんだボール等のインターフェースを介して、外部と接続される。外部から入力された信号は、第１半導体チップ１４により処理され、メモリにアクセスするための制御信号へと変換される。この第１半導体チップ１４が出力したメモリアクセスの制御信号により、第２半導体チップ２４上に配置されているメモリのデータの書込及び読出を行う。そして、このデータを外部とやりとりすることにより、本実施形態に係る半導体装置１は、例えば、メモリとして作用する。

【0031】

以上のように、本実施形態に係る半導体装置１の構造によれば、第１半導体チップ１４と第２半導体チップ２４との間に、机状の接着部２２を設置することにより、半導体パッケージが形成される。第１半導体チップ１４と、第１ワイヤ２０とが接続する領域に、接着部２２が接触しないことにより、この第１半導体チップ１４と第１ワイヤ２０との接続部における腐食を抑制することが可能となる。

【0032】

例えば、第１接続電極１８は、ＡｕとＡｌの合金やＣｕとＡｌの合金で形成され、第１ワイヤ２０は、Ａｌで形成されるが、これらが接続する部分は、接着剤に含まれるＣｌイオン等の不純物により腐食する。本実施形態によれば、この第１接続電極１８と第１ワイヤ２０とが接続されている箇所は、接着部２２を構成する接着剤とは接触しないため、接触によるＣｌ等に起因する腐食を防ぐことができる。この結果、接着部２２を構成する接着剤のＣｌイオン濃度を低く抑える必要性が下がるため、素材の選択の自由度が高くなる。

【0033】

また、第１接着層２２ａと第１半導体チップ１４との間がモールド材３４によって封止され、第１接着層２２ａと第１半導体チップ１４とが直接接触しないため、第１半導体チップ１４により押し上げられた接着部２２により第２半導体チップ２４に凹凸が生じることを抑制できる。すなわち、モールド形成をした後においても、基板１０の反りや凹凸を抑制することが可能となる。この結果、接着部２２を構成する接着剤の粘度を低く抑える必要がなくなり、半導体チップ同士を接着するために、粘度の高い接着剤、例えば、フィルム状の接着剤等を用いることが可能となる。

【0034】

さらに、接着部２２は、絶縁材料からなる接着剤により構成されるので、第１半導体チップ１４と基板１０とを接続する第１ワイヤ２０と接触しても電気的にショートすることがない。この結果、第１半導体チップ１４と、第１接続端子１８と、第１ワイヤ２０と、接着部２２との位置関係を選択する自由度を高めることが可能となる。

【0035】

なお、接着部２２は、例えば、フィルム状の接着剤にスタンプ処理を施すことにより第１接着層２２ａと第２接着層２２ｂを形成することもできるし、フィルム状の接着剤をブレード加工などにより必要な箇所だけ薄膜化することにより形成することもできる。また、別々に作成された第１接着層２２ａと第２接着層２２ｂとを接着することにより接着部２２を形成することもできる。

【0036】

（変形例）
以下、図を用いて開口部２２ｃの配置や大きさの違いによる、いくつかの変形例を示す。以下、図中において、図１乃至図３と同じ符号は同じものを示す符号であるので、詳しい説明は省略する。

【0037】

図４Ａは、一変形例であり、上述した実施形態とは開口の大きさが異なる半導体装置１の正面図である。また、図４Ｂは、図４Ａに示すＡ−Ａ断面図である。この図４Ａに示すように、図１と比較すると、第２接着層２２ｂの正面から見た幅が狭くなり、開口部２２ｃの幅が広くなっている。上面から見たのが図４Ｂである。図３と比較すると、それぞれの第２接着層２２ｂの断面が、左右方向に狭くなり、上下方向に広くなっている。このような構造としても、上述した実施形態と同様の効果を得ることが可能である。

【0038】

図５Ａは、別の変形例であり、第１接着層２２ａの２対の対辺のうち、一方の対辺のそれぞれの下部において、開口部２２ｃを有しない構造とした半導体装置１の正面図である。この図５Ａに示すように、正面視において、接着部２２は、開口部２２ｃを有しない。図５Ｂは、図５Ａに示すＡ−Ａ断面図である。この図５Ｂに示すように、もう一方の対辺のそれぞれの下部において、開口部２２ｃを有している構造としている。すなわち、第１接着層２２ａの４隅の下部にある柱状の第２接着層２２ｂのうち、一方の対辺にあるそれぞれの第２接着層２２ｂの幅が広くなり、接続したものとなる。

【0039】

図６Ａ及び図６Ｂは、さらに別の変形例であり、図５Ａ及び図５Ｂに示す半導体装置１とは、逆の対辺の下部において開口部２２ｃを有しない構造となっている。この図５Ａ、図５Ｂ、図６Ａ及び図６Ｂに示す半導体装置１のように、第１接着層２２ａの２対の対辺のうち、いずれかの対辺のそれぞれの下部に開口部２２ｃを有していれば、他方の対辺の下部には、開口部２２ｃを有しなくてもよい。

【0040】

なお、いずれの場合においても、第２接着層２２ｂは、第１接続端子１６上に重なるように構成されているが、これは一例であり、必ずしもこのように重なっている必要はない。また、上述したように変形例を示したが、いずれの場合においても、第１接着層２２ａの２対の対辺のうち、少なくとも一方の対辺のそれぞれの下部には、開口部２２ｃを有している。このようにすることにより、モールド材３４をウエハ上に流し込む際に、モールド材が隅々まで行き渡ることが可能となる。

【0041】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、当然のことながら、本発明の要旨の範囲内で、これらの実施の形態を部分的に適宜組み合わせることも可能である。

【符号の説明】

【0042】

１：半導体装置、１０：基板、１４：第１導電体チップ、１６：第１接続端子、１８：第１接続電極、２０：第１ワイヤ、２２：接着部、２２ａ：第１接着層、２２ｂ：第２接着層、２２ｃ：開口部、２４：第２導電体チップ、２８：第２接続端子、３０：第２接続電極、３２：第２ワイヤ、３４：モールド材

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5A】

【図5B】

【図6A】

【図6B】