特許 6589530 半導体光素子を作製する方法、半導体光素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6589530

(24)【登録日】2019年9月27日

(45)【発行日】2019年10月16日

(54)【発明の名称】半導体光素子を作製する方法、半導体光素子

(51)【国際特許分類】

   G02F 1/025 20060101AFI20191007BHJP

   G02B 6/132 20060101ALI20191007BHJP

   G02B 6/136 20060101ALI20191007BHJP

【ＦＩ】

   G02F1/025

   G02B6/132

   G02B6/136

【請求項の数】10

【全頁数】32

(21)【出願番号】特願2015-195926(P2015-195926)

(22)【出願日】2015年10月1日

(65)【公開番号】特開2017-68163(P2017-68163A)

(43)【公開日】2017年4月6日

【審査請求日】2018年3月22日

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100136722

【弁理士】

【氏名又は名称】▲高▼木 邦夫

(74)【代理人】

【識別番号】100174399

【弁理士】

【氏名又は名称】寺澤 正太郎

(74)【代理人】

【識別番号】100108257

【弁理士】

【氏名又は名称】近藤 伊知良

(72)【発明者】

【氏名】北村 崇光

【審査官】 佐藤 宙子

(56)【参考文献】

【文献】 特開２０１４−２０２８１５（ＪＰ，Ａ）

【文献】 特開２０１３−０４４７９３（ＪＰ，Ａ）

【文献】 特開２０１４−１９７１５０（ＪＰ，Ａ）

【文献】 特開２０１５−０５７６４９（ＪＰ，Ａ）

【文献】 特開２００９−１３５３３１（ＪＰ，Ａ）

【文献】 特開２００２−２９９７６３（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１４／０１９９０１４（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０２Ｆ １／００−１／１２５，１／２１−７／００

Ｇ０２Ｂ ６／１２−６／１４

Ｈ０１Ｓ ５／００−５／５０

(57)【特許請求の範囲】

【請求項1】

半導体光素子を作製する方法であって、
半導体主面の第１エリア、第２エリア及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を含む第１半導体メサと、前記半導体主面上に設けられ前記第１半導体メサを覆う下部絶縁体領域と、前記第１半導体メサの前記第１部分に接続された電極と、前記電極に接続され前記下部絶縁体領域上を延在する配線電極とを含む基板生産物を準備する工程と、
前記基板生産物上に上部絶縁体領域を形成する工程と、
前記配線電極に到達するスルーホールを前記上部絶縁体領域に形成する工程と、
前記上部絶縁体領域に前記スルーホールを形成した後に、前記上部絶縁体領域上に導電体を形成する工程と、
を備え、
前記下部絶縁体領域は、前記第１エリアにおいて前記第１部分の上面に到達する第１開口と、前記第３エリアにおいて前記第３部分上に設けられた被覆部とを含み、
前記基板生産物を準備する前記工程は、
コンタクト層のための半導体層を含む半導体積層を加工して、該半導体積層から前記第１半導体メサを形成する工程と、
前記半導体メサの側面及び上面を覆う構造物を形成する工程と、
前記第１半導体メサの前記第２部分の上面に到達するエッチング開口を前記構造物に形成する工程と、
前記第２部分の前記コンタクト層の一部又は全部を除くと共に前記第１部分及び前記第３部分に前記コンタクト層を残すように、前記構造物の前記エッチング開口を用いて前記第１半導体メサの前記第２部分の加工を行う工程と、
を含み、
前記導電体は、前記半導体メサの前記第１部分又は前記第３部分上を延在する、半導体光素子を作製する方法。

【請求項2】

前記基板生産物を準備する前記工程は、前記第１半導体メサの前記第１部分の上面に到達する接続開口を前記構造物に形成して、前記構造物から絶縁性埋込領域を形成する工程を更に含み、
前記下部絶縁体領域は前記絶縁性埋込領域を含み、前記絶縁性埋込領域は、前記第１開口と、前記第２エリアにおいて前記第２部分の上面に到達する第２開口とを含み、
前記電極は、前記絶縁性埋込領域の前記第１開口を前記接続開口として利用して前記第１半導体メサの前記第１部分に接触を成し、
前記第２開口は、エッチング開口を前記構造物に形成する前記工程において、前記構造物の前記エッチング開口として形成される、請求項１に記載された半導体光素子を作製する方法。

【請求項3】

前記基板生産物は、前記下部絶縁体領域に覆われた第２半導体メサを含み、
前記基板生産物は、前記第１半導体メサ及び前記第２半導体メサを搭載する半絶縁性半導体基板を含み、
前記第１半導体メサ及び前記第２半導体メサは、前記半絶縁性半導体基板の主面上に設けられた導電性半導体領域上に設けられ、
前記第１半導体メサ及び前記第２半導体メサは、前記導電性半導体領域に接続された導電性の下部半導体領域、コア層及び上部半導体層を備え、前記コンタクト層は前記上部半導体層上に設けられ、
前記絶縁性埋込領域は、前記第１半導体メサ上の第１シリコン系無機絶縁体と、前記第１シリコン系無機絶縁体上に形成された第１樹脂とを備え、前記上部絶縁体領域は、第２シリコン系無機絶縁体と、前記第２シリコン系無機絶縁体上に形成された第２樹脂とを備える、請求項１又は請求項２に記載された半導体光素子を作製する方法。

【請求項4】

半導体光素子を作製する方法であって、
半導体主面の第１エリア、第２エリア、及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を有し半導体積層を含む半導体メサ上及び前記半導体主面上に、前記半導体メサの側面及び上面を覆う絶縁性埋込領域を作製する工程と、
前記半導体主面の前記第１エリア及び前記半導体メサの前記第１部分上の前記絶縁性埋込領域を除去して、前記半導体メサの前記第１部分に到達する第１開口を前記絶縁性埋込領域に形成する工程と、
前記第１開口を形成した後に、前記半導体メサの前記第１部分上に電極を形成する工程と、
前記半導体主面の前記第２エリア上の前記絶縁性埋込領域を除去して、前記半導体メサの前記第２部分に到達する第２開口を前記絶縁性埋込領域に形成する工程と、
前記第２開口を用いて前記半導体メサの前記半導体積層内のコンタクト層の一部又は全部をエッチングにより除去する工程と、
前記第１開口、前記第２開口及び前記電極を形成した後に、前記半導体主面の前記第３エリアにおいて前記半導体メサを横切る導電体を形成する工程と、
を備え、
前記電極は、前記半導体メサの前記第１部分において前記第１開口を介して前記コンタクト層に接触を成す、半導体光素子を作製する方法。

【請求項5】

前記第２開口は、前記第１開口の形成に先立って形成される、請求項４に記載された半導体光素子を作製する方法。

【請求項6】

半導体光素子を作製する方法であって、
半導体主面の第１エリア、第２エリア及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を有し半導体積層を備える半導体メサ上及び前記半導体主面上に、前記半導体メサを埋め込むダミー領域を作製する工程と、
前記半導体メサの前記第２部分上の前記ダミー領域を除去して、前記半導体メサの前記第２部分上に位置するエッチング開口を前記ダミー領域に形成する工程と、
前記半導体メサの前記第２部分の前記半導体積層のコンタクト層の一部又は全部を前記ダミー領域の前記エッチング開口を用いてエッチングにより除去する工程と、
前記半導体メサの前記第２部分において前記エッチングを行った後に、前記ダミー領域を除去する工程と、
前記ダミー領域を除去した後に、前記半導体メサを覆う絶縁性埋込領域を作製する工程と、
前記半導体メサの前記第１部分上の前記絶縁性埋込領域を除去して、前記半導体メサの前記第１部分上に位置する接続開口を前記絶縁性埋込領域に形成する工程と、
前記絶縁性埋込領域に前記接続開口を形成した後に、前記絶縁性埋込領域の前記接続開口に前記半導体メサの前記第１部分上に電極を形成する工程と、
前記電極を形成した後に、前記半導体主面の前記第２エリア又は前記第３エリアにおいて前記半導体メサを横切る導電体を形成する工程と、
を備え、
前記電極は、前記半導体メサの前記第１部分において前記コンタクト層に接触を成す、半導体光素子を作製する方法。

【請求項7】

前記ダミー領域は、ＳＯＧ（スピン・オン・グラス）を備える、請求項６に記載された半導体光素子を作製する方法。

【請求項8】

絶縁性埋込領域を作製する前記工程では、前記半導体メサ上及び前記半導体主面上に絶縁膜を成長すると共に前記絶縁膜上に埋込領域を形成し、
前記絶縁性埋込領域の前記絶縁膜は、シリコン系無機絶縁体を備え、前記絶縁性埋込領域の前記埋込領域は、樹脂を備える、請求項２、及び請求項４〜請求項７のいずれか一項に記載された半導体光素子を作製する方法。

【請求項9】

半導体光素子であって、
半導体主面の第１エリア、第２エリア、及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を有する半導体メサと、
前記半導体メサ上及び前記半導体主面上に設けられた絶縁膜、並びに前記絶縁膜上に設けられた埋込領域を含み、前記半導体メサの前記第１部分上に位置する第１開口及び前記半導体メサの前記第２部分上に位置する第２開口を有する絶縁性埋込領域と、
前記絶縁性埋込領域の前記第２開口を覆う絶縁性の被覆層と、
前記絶縁性埋込領域の前記第１開口を介して前記半導体メサの前記第１部分に接触を成す電極と、
前記第３エリア上において前記絶縁性埋込領域及び前記半導体メサを横切るように延在する導電体と、
を備え、
前記絶縁性埋込領域は樹脂を備え、
前記半導体メサの前記第１部分及び前記第３部分はコンタクト層を含み、前記半導体メサの前記第２部分はコンタクト層を含まない、半導体光素子。

【請求項10】

半導体光素子であって、
半導体主面の第１エリア、第２エリア、及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を有する半導体メサと、
前記半導体メサ上及び前記半導体主面上に設けられた絶縁膜、並びに前記絶縁膜上に設けられた埋込領域を含み、前記半導体メサの前記第１部分上に位置する第１開口及び前記半導体メサの前記第２部分上に位置する第２開口を有する絶縁性埋込領域と、
前記絶縁性埋込領域の前記第２開口を覆う絶縁性の被覆層と、
前記絶縁性埋込領域の第１開口を介して前記半導体メサの前記第１部分に接触を成す電極と、
前記絶縁性埋込領域、前記被覆層、及び前記電極上に設けられた上部絶縁体領域と、
前記上部絶縁体領域上に設けられ、前記半導体主面の前記第２エリア又は前記第３エリア上において前記半導体メサを横切るように延在する導電体と、
を備え、
前記半導体メサの前記第１部分及び前記第３部分はコンタクト層を含み、前記半導体メサの前記第２部分はコンタクト層を含まず、
前記絶縁性埋込領域は第１樹脂を備え、前記上部絶縁体領域は第２樹脂を備える、半導体光素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体光素子を作製する方法、及び半導体光素子に関する。

【背景技術】

【0002】

特許文献１及び特許文献２は、マッハツェンダ変調器を開示する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許４２３５１５４号公報

【特許文献2】特開２０１０−２５６７６１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

電気接続を必要とする半導体メサは、良好な電気接続のために、比較的高濃度のドーパントを含む半導体層、例えばコンタクト層を含み、このコンタクト層は金属層に接合を成す。しかし、コンタクト層内のドーパントによる光吸収は、半導体メサを伝搬する光の強度を低下させる。このような半導体メサの構造は、コンタクト層又は該コンタクト層のための半導体層の選択的な除去により光学損失を低減できる。例えば、特許文献１は、コンタクト層を除去した後に、半導体メサを半導体で埋め込むと共にこの埋込領域及び半導体メサから導波路を形成するという、煩雑な方法を開示する。特許文献２は、半導体メサの幅がコンタクト層の幅より太い導波路を開示する。或いは、選択的な除去は、コンタクト層の除去のためのエッチャントに起因して、望まれない構造物が半導体光素子内に形成されることがある。

【0005】

本発明の一側面は、上記の事情を鑑みて為されたものであり、半導体メサにおける最上部分を所望のエリアにおいて除去することを可能にする、半導体光素子を作製する方法を提供することを目的とする。また、本発明の別の側面は、所望の部分にコンタクト層を備えない半導体メサを含む半導体光素子を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一側面に係る半導体光素子を作製する方法は、半導体主面の第１エリア、第２エリア及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を含む第１半導体メサと、前記半導体主面上に設けられ前記第１半導体メサを覆う下部絶縁体領域と、前記第１半導体メサの前記第１部分に接続された電極と、前記電極に接続され前記下部絶縁体領域上を延在する配線電極とを含む基板生産物を準備する工程と、前記基板生産物上に上部絶縁体領域を形成する工程と、前記配線電極に到達するスルーホールを前記上部絶縁体領域に形成する工程と、前記上部絶縁体領域に前記スルーホールを形成した後に、前記上部絶縁体領域上に導電体を形成する工程と、を備え、前記下部絶縁体領域は、前記第１エリアにおいて前記第１部分の上面に到達する第１開口と、前記第３エリアにおいて前記第３部分上に設けられた被覆部とを含み、前記基板生産物を準備する前記工程は、コンタクト層のための半導体層を含む半導体積層を加工して、該半導体積層から前記第１半導体メサを形成する工程と、前記半導体メサの側面及び上面を覆う構造物を形成する工程と、前記第１半導体メサの前記第２部分の上面に到達するエッチング開口を前記構造物に形成する工程と、前記第２部分の前記コンタクト層の一部又は全部を除くと共に前記第１部分及び前記第３部分に前記コンタクト層を残すように、前記構造物の前記エッチング開口を用いて前記第１半導体メサの前記第２部分の加工を行う工程と、を含み、前記導電体は、前記半導体メサの前記第２部分又は前記第３部分上を延在する。

【0007】

本発明の別の側面に係る半導体光素子を作製する方法は、半導体主面の第１エリア、第２エリア、及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を有し半導体積層を含む半導体メサ上及び前記半導体主面上に、前記半導体メサの側面及び上面を覆う絶縁性埋込領域を作製する工程と、前記半導体主面の前記第１エリア及び前記半導体メサの前記第１部分上の前記絶縁性埋込領域を除去して、前記半導体メサの前記第１部分に到達する第１開口を前記絶縁性埋込領域に形成する工程と、前記第１開口を形成した後に、前記半導体メサの前記第１部分上に電極を形成する工程と、前記半導体主面の前記第２エリア上の前記絶縁性埋込領域を除去して、前記半導体メサの前記第２部分に到達する第２開口を前記絶縁性埋込領域に形成する工程と、前記第２開口を用いて前記半導体メサの前記半導体積層内のコンタクト層の一部又は全部をエッチングにより除去する工程と、前記第１開口、前記第２開口及び前記電極を形成した後に、前記半導体主面の前記第３エリアにおいて前記半導体メサを横切る導電体を形成する工程と、を備え、前記電極は、前記半導体メサの前記第１部分において前記第１開口を介して前記コンタクト層に接触を成す。

【0008】

本発明の更なる別の側面に係る半導体光素子を作製する方法は、半導体主面の第１エリア、第２エリア及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を有し半導体積層を備える半導体メサ上及び前記半導体主面上に、前記半導体メサを埋め込むダミー領域を作製する工程と、前記半導体メサの前記第２部分上の前記ダミー領域を除去して、前記半導体メサの前記第２部分上に位置するエッチング開口を前記ダミー領域に形成する工程と、前記半導体メサの前記第２部分の前記半導体積層のコンタクト層の一部又は全部を前記ダミー領域の前記エッチング開口を用いてエッチングにより除去する工程と、前記半導体メサの前記第２部分において前記エッチングを行った後に、前記ダミー領域を除去する工程と、前記ダミー領域を除去した後に、前記半導体メサを覆う絶縁性埋込領域を作製する工程と、前記半導体メサの前記第１部分上の前記絶縁性埋込領域を除去して、前記半導体メサの前記第１部分上に位置する接続開口を前記絶縁性埋込領域に形成する工程と、前記絶縁性埋込領域に前記接続開口を形成した後に、前記絶縁性埋込領域の前記接続開口に前記半導体メサの前記第１部分上に電極を形成する工程と、前記電極を形成した後に、前記半導体主面の前記第２エリア又は前記第３エリアにおいて前記半導体メサを横切る導電体を形成する工程と、を備え、前記電極は、前記半導体メサの前記第１部分において前記コンタクト層に接触を成す。

【0009】

本発明のまた更なる別の側面に係る半導体光素子は、半導体主面の第１エリア、第２エリア、及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を有する半導体メサと、前記半導体メサ上及び前記半導体主面上に設けられた絶縁膜、並びに前記絶縁膜上に設けられた埋込領域を含み、前記半導体メサの前記第１部分上に位置する第１開口及び前記半導体メサの前記第２部分上に位置する第２開口を有する絶縁性埋込領域と、前記絶縁性埋込領域の前記第２開口を覆う絶縁性の被覆層と、前記絶縁性埋込領域の前記第１開口を介して前記半導体メサの前記第１部分に接触を成す電極と、前記第３エリア上において前記絶縁性埋込領域及び前記半導体メサを横切るように延在する導電体と、を備え、前記絶縁性埋込領域は樹脂を備え、前記半導体メサの前記第１部分及び前記第３部分はコンタクト層を含み、前記半導体メサの前記第２部分はコンタクト層を含まない。

【0010】

本発明の更なるまた別の側面に係る半導体光素子は、半導体主面の第１エリア、第２エリア、及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を有する半導体メサと、前記半導体メサ上及び前記半導体主面上に設けられた絶縁膜、並びに前記絶縁膜上に設けられた埋込領域を含み、前記半導体メサの前記第１部分上に位置する第１開口及び前記半導体メサの前記第２部分上に位置する第２開口を有する絶縁性埋込領域と、前記絶縁性埋込領域の前記第２開口を覆う絶縁性の被覆層と、前記絶縁性埋込領域の第１開口を介して前記半導体メサの前記第１部分に接触を成す電極と、前記絶縁性埋込領域、前記被覆層、及び前記電極上に設けられた上部絶縁体領域と、前記上部絶縁体領域上に設けられ、前記半導体主面の前記第２エリア又は前記第３エリア上において前記半導体メサを横切るように延在する導電体と、を備え、前記半導体メサの前記第１部分及び前記第３部分はコンタクト層を含み、前記半導体メサの前記第２部分はコンタクト層を含まず、前記絶縁性埋込領域は第１樹脂を備え、前記上部絶縁体領域は第２樹脂を備える。

【0011】

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

【発明の効果】

【0012】

以上説明したように、本発明の一側面によれば、半導体メサにおける最上部分を所望のエリアにおいて除去することを可能にする、半導体光素子を作製する方法が提供される。また、本発明の別の側面によれば、所望の部分にコンタクト層を備えない半導体メサを含む半導体光素子が提供される。

【図面の簡単な説明】

【0013】

【図1】図１は、複数のマッハツェンダ−変調器をモノリシックに集積する半導体光素子の一例を模式的に示す平面図である。

【図2】図２は、半導体光素子の一例として示されるマッハツェンダ−変調器の導波路メサ及び電極の配置を模式的に示す図面である。

【図3】図３は、第１実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図4】図４は、第１実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図5】図５は、第１実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図6】図６は、第１実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図7】図７は、第１実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図8】図８は、第１実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図9】図９は、第１実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図10】図１０は、第１実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図11】図１１は、第１実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図12】図１２は、本実施形態に係る半導体光素子を模式的に示す図面である。

【図13】図１３は、第２実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図14】図１４は、第２実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図15】図１５は、第２実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図16】図１６は、第２実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図17】図１７は、第２実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図18】図１８は、第３実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図19】図１９は、第３実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図20】図２０は、第３実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図21】図２１は、第３実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図22】図２２は、第３実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。

【図23】図２３は、本実施形態に係る半導体光素子を模式的に示す図面である。

【図24】図２４は、本実施形態に係る半導体光素子を模式的に示す図面である。

【図25】図２５は、マッハツェンダ変調器のアーム導波路の導波路軸の方向にとられた素子断面を示す図面である。

【発明を実施するための形態】

【0014】

引き続き、いくつかの具体例を説明する。

【0015】

一形態に係る半導体光素子を作製する方法は、（ａ）半導体主面の第１エリア、第２エリア及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を含む第１半導体メサと、前記半導体主面上に設けられ前記第１半導体メサを覆う下部絶縁体領域と、前記第１半導体メサの前記第１部分に接続された電極と、前記電極に接続され前記下部絶縁体領域上を延在する配線電極とを含む基板生産物を準備する工程と、（ｂ）前記基板生産物上に上部絶縁体領域を形成する工程と、（ｃ）前記配線電極に到達するスルーホールを前記上部絶縁体領域に形成する工程と、（ｄ）前記上部絶縁体領域に前記スルーホールを形成した後に、前記上部絶縁体領域上に導電体を形成する工程と、を備え、前記下部絶縁体領域は、前記第１エリアにおいて前記第１部分の上面に到達する第１開口と、前記第３エリアにおいて前記第３部分上に設けられた被覆部とを含み、前記基板生産物を準備する前記工程は、コンタクト層のための半導体層を含む半導体積層を加工して、該半導体積層から前記第１半導体メサを形成する工程と、前記半導体メサの側面及び上面を覆う構造物を形成する工程と、前記第１半導体メサの前記第２部分の上面に到達するエッチング開口を前記構造物に形成する工程と、前記第２部分の前記コンタクト層の一部又は全部を除くと共に前記第１部分及び前記第３部分に前記コンタクト層を残すように、前記構造物の前記エッチング開口を用いて前記第１半導体メサの前記第２部分の加工を行う工程と、を含み、前記導電体は、前記半導体メサの前記第２部分又は前記第３部分上を延在する。

【0016】

この半導体光素子を作製する方法によれば、基板生産物の準備に際して、半導体メサを形成した後に、第１半導体メサの側面及び半導体主面を覆う構造物を用いて、第２部分からコンタクト層の一部又は全部を除くための加工を行う。加工に際して構造物における被覆のお陰で、第１半導体メサの第２部分内のコンタクト層の一部又は全部が、第２部分内のコンタクト層以外の半導体層並びに第１部分及び第３部分に対して選択的に除かれる。この加工工程の結果、第１半導体メサの第１部分及び第３部分ではコンタクト層が元のまま残されており、第２部分では加工の結果としてコンタクト層の一部又は全部が除去されている。第１半導体メサを形成した後における上記加工に際して構造物が半導体主面を覆うので、コンタクト層の有無の切り替えは、第１半導体メサの上面に位置する。これ故に、半導体メサを形成する工程を備える既存の工程フロー内に、上記の加工処理（コンタクト層の加工処理）を取り込める。
また、半導体光素子において、第１半導体メサのコンタクト層内のドーパントに起因する光吸収が第２部分において低減されている。一方、第１半導体メサの第１部分のコンタクト層は、半導体積層と電極との電気接触を良好にする。また、絶縁性埋込領域、電極、及び配線電極上に上部絶縁体領域を形成するので、第１半導体メサは、第１半導体メサの第２部分又は第３部分上を延在する導電体から上部絶縁体領域によって隔置される。導電体は、第１半導体メサを横切るために上部絶縁体領域上を延在できる。

【0017】

一形態に係る半導体光素子を作製する方法では、前記基板生産物を準備する前記工程は、前記第１半導体メサの前記第１部分の上面に到達する接続開口を前記構造物に形成して、前記構造物から絶縁性埋込領域を形成する工程を更に含み、前記下部絶縁体領域は前記絶縁性埋込領域を含み、前記絶縁性埋込領域は、前記第１開口と、前記第２エリアにおいて前記第２部分の上面に到達する第２開口とを含み、前記電極は、前記絶縁性埋込領域の前記第１開口を前記接続開口として利用して前記第１半導体メサの前記第１部分に接触を成し、前記第２開口は、エッチング開口を前記構造物に形成する前記工程において、前記構造物の前記エッチング開口として形成される。

【0018】

この半導体光素子を作製する方法によれば、半導体光素子のための絶縁性埋込領域の第２開口が、第１半導体メサの第２部分からコンタクト層の一部又は全部を除去するために用いられる。絶縁性埋込領域の第１開口が、第１半導体メサの第１部分内のコンタクト層への接続のために用いられる。

【0019】

一形態に係る半導体光素子を作製する方法では、前記基板生産物は、前記下部絶縁体領域に覆われた第２半導体メサを含み、前記基板生産物は、前記第１半導体メサ及び前記第２半導体メサを搭載する半絶縁性半導体基板を含み、前記第１半導体メサ及び前記第２半導体メサは、前記半絶縁性半導体基板の主面上に設けられた導電性半導体領域上に設けられ、前記第１半導体メサ及び前記第２半導体メサは、前記導電性半導体領域に接続された導電性の下部半導体領域、コア層及び上部半導体層を備え、前記コンタクト層は前記上部半導体層上に設けられ、前記絶縁性埋込領域は、前記第１半導体メサ上の第１シリコン系無機絶縁体と、前記第１シリコン系無機絶縁体上に形成された第１樹脂とを備え、前記上部絶縁体領域は、第２シリコン系無機絶縁体と、前記第２シリコン系無機絶縁体上に形成された第２樹脂とを備える。

【0020】

この半導体光素子を作製する方法によれば、上部絶縁体領域の樹脂は、上部絶縁体領域に平坦な表面を提供できる。また、上部絶縁体領域のシリコン系無機絶縁体は、導電体にその下地に対して良好な密着性を提供できる。

【0021】

一形態に係る半導体光素子を作製する方法は、（ａ）半導体主面の第１エリア、第２エリア、及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を有し半導体積層を含む半導体メサ上及び前記半導体主面上に絶縁膜を成長すると共に前記絶縁膜上に埋込領域を形成して、前記絶縁膜及び前記埋込領域を含み前記半導体メサの側面及び上面を覆う絶縁性埋込領域を作製する工程と、（ｂ）前記半導体主面の前記第１エリア及び前記半導体メサの前記第１部分上の前記絶縁膜及び前記埋込領域を除去して、前記半導体メサの前記第１部分に到達する第１開口を前記絶縁性埋込領域に形成する工程と、（ｃ）前記第１開口を形成した後に、前記半導体メサの前記第１部分上に電極を形成する工程と、（ｄ）前記半導体主面の前記第２エリア上の前記絶縁膜及び前記埋込領域を除去して、前記半導体メサの前記第２部分に到達する第２開口を前記絶縁性埋込領域に形成する工程と、（ｅ）前記第２開口を用いて前記半導体メサの前記半導体積層内のコンタクト層の一部又は全部をエッチングにより除去する工程と、（ｇ）前記第１開口、前記第２開口及び前記電極を形成した後に、前記半導体主面の前記第３エリアにおいて前記半導体メサを横切る導電体を形成する工程と、を備え、前記電極は、前記半導体メサの前記第１部分において前記コンタクト層に接触を成す。

【0022】

この半導体光素子を作製する方法によれば、絶縁性埋込領域の第２開口に露出された半導体メサの第２部分を部分的にエッチングするので、絶縁性埋込領域により半導体メサの第２部分の側面を保護しながら、半導体メサ内の第２部分においては半導体積層内のコンタクト層の一部又は全部を除くことができる。この第２部分においては、半導体メサのコンタクト層内のドーパントに起因する光吸収が低減される。一方、半導体メサの第１部分のコンタクト層は、半導体メサの半導体積層と電極との電気接触を良好にする。第３エリア上の導電体は、絶縁性埋込領域上を延在して、絶縁性埋込領域の開口を備えない第３部分において半導体メサを横切ることができる。

【0023】

一形態に係る半導体光素子を作製する方法は、前記第２開口は、前記第１開口の形成に先立って形成される。

【0024】

この半導体光素子を作製する方法によれば、第１開口の形成に先立って、第２部分のコンタクト層が除去される。

【0025】

一形態に係る半導体光素子を作製する方法は、（ａ）半導体主面の第１エリア、第２エリア及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を有し半導体積層を備える半導体メサ上及び前記半導体主面上に、前記半導体メサを埋め込むダミー領域を作製する工程と、（ｂ）前記半導体メサの前記第２部分上の前記ダミー領域を除去して、前記半導体メサの前記第２部分上に位置するエッチング開口を前記ダミー領域に形成する工程と、（ｃ）前記ダミー領域の前記エッチング開口に露出された前記半導体メサの前記第２部分の前記半導体積層のコンタクト層の一部又は全部をエッチングにより除去する工程と、（ｄ）前記半導体メサの前記第２部分において前記エッチングを行った後に、前記ダミー領域を除去する工程と、（ｅ）前記ダミー領域を除去した後に、前記半導体メサ上及び前記半導体主面上に絶縁膜を成長すると共に前記絶縁膜上に埋込領域を形成して、前記絶縁膜及び前記埋込領域を含み前記半導体メサを覆う絶縁性埋込領域を作製する工程と、（ｆ）前記半導体メサの前記第１部分上の前記絶縁膜及び前記埋込領域を除去して、前記半導体メサの前記第１部分上に位置する接続開口を前記絶縁性埋込領域に形成する工程と、（ｇ）前記絶縁性埋込領域に前記接続開口を形成した後に、前記絶縁性埋込領域の前記接続開口に前記半導体メサの前記第１部分上に電極を形成する工程と、（ｈ）前記電極を形成した後に、前記半導体主面の前記第２エリア又は前記第３エリアにおいて前記半導体メサを横切る導電体を形成する工程と、を備え、前記電極は、前記半導体メサの前記第１部分において前記コンタクト層に接触を成す。

【0026】

この半導体光素子を作製する方法によれば、半導体メサを覆うダミー領域を作製すると共に、ダミー領域の加工により、半導体メサの第２部分上に位置する開口をダミー領域に形成する。ダミー領域は、半導体メサの第２部分上に位置する開口を有すると共に、半導体メサの側面を覆っている。これ故に、ダミー領域により半導体メサの側面をエッチャントから保護しながら、エッチングにより半導体積層内のコンタクト層の一部又は全部を半導体メサの第２部分から除くことができる。この第２部分においては、半導体メサのコンタクト層内のドーパントに起因する光吸収が低減される。一方、半導体メサの第１部分のコンタクト層は、半導体積層と電極との電気接触を良好にする。この電気接触のために、半導体メサの第２部分における部分的なエッチングの後にダミー領域は除去されると共に、この除去の後に半導体メサを埋め込むように絶縁性埋込領域が形成される。電気接続の配線のための導電体は、絶縁性埋込領域上を延在して、第１エリア又は第３エリア上において半導体メサを横切ることができる。

【0027】

一形態に係る半導体光素子を作製する方法では、前記ダミー領域は、ＳＯＧ（スピン・オン・グラス）を備える。

【0028】

この半導体光素子を作製する方法によれば、半導体メサの埋込に際して用いられるＳＯＧに、平坦な表面を提供できる。

【0029】

一形態に係る半導体光素子を作製する方法では、前記絶縁性埋込領域の前記絶縁膜は、シリコン系無機絶縁体を備え、前記絶縁性埋込領域の前記埋込領域は、樹脂を備える。

【0030】

この半導体光素子を作製する方法によれば、埋込領域の樹脂は、半導体メサの埋込に際して用いられる絶縁性埋込領域に平坦な表面を提供できる。また、絶縁膜のシリコン系無機絶縁体は、電極及び導電体がその下地に対して良好な密着性を提供することを可能にする。

【0031】

一形態に係る半導体光素子は、（ａ）半導体主面の第１エリア、第２エリア、及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を有する半導体メサと、（ｂ）前記半導体メサ上及び前記半導体主面上に設けられた絶縁膜、並びに前記絶縁膜上に設けられた埋込領域を含み、前記半導体メサの前記第１部分上に位置する第１開口及び前記半導体メサの前記第２部分上に位置する第２開口を有する絶縁性埋込領域と、（ｃ）前記絶縁性埋込領域の前記第２開口を覆う絶縁性の被覆層と、（ｄ）前記絶縁性埋込領域の第１開口を介して前記半導体メサの前記第１部分に接触を成す電極と、（ｅ）前記第３エリア上において、前記絶縁性埋込領域及び前記半導体メサを横切るように延在する導電体と、を備え、前記絶縁性埋込領域は樹脂を備え、前記半導体メサの前記第１部分及び前記第３部分はコンタクト層を含み、前記半導体メサの前記第２部分はコンタクト層を含まない。

【0032】

この半導体光素子によれば、絶縁性埋込領域の第１開口において半導体積層内のコンタクト層の一部又は全部が半導体メサの第１部分において除かれる。この第１部分においては、半導体メサのコンタクト層内のドーパントに起因する光吸収が低減される。一方、半導体メサの第２部分のコンタクト層は、半導体積層と電極との電気接触を良好にする。導電体は、第２エリア上の絶縁性埋込領域及び半導体メサ上の延在を避けて、絶縁性埋込領域及び半導体メサを横切るように延在できる。

【0033】

一形態に係る半導体光素子は、（ａ）半導体主面の第１エリア、第２エリア、及び第３エリア上にそれぞれ設けられた第１部分、第２部分及び第３部分を有する半導体メサと、（ｂ）前記半導体メサ上及び前記半導体主面上に設けられた絶縁膜、並びに前記絶縁膜上に設けられた埋込領域を含み、前記半導体メサの前記第１部分上に位置する第１開口及び前記半導体メサの前記第２部分上に位置する第２開口を有する絶縁性埋込領域と、（ｃ）前記絶縁性埋込領域の前記第２開口を覆う絶縁性の被覆層と、（ｄ）前記絶縁性埋込領域の第１開口を介して前記半導体メサの前記第１部分に接触を成す電極と、（ｅ）前記絶縁性埋込領域、前記被覆層、及び前記電極上に設けられた上部絶縁体領域と、（ｆ）前記上部絶縁体領域上に設けられ、前記半導体主面の前記第２エリア又は前記第３エリア上において前記半導体メサを横切るように延在する導電体と、を備え、前記半導体メサの前記第１部分及び前記第３部分はコンタクト層を含み、前記半導体メサの前記第２部分はコンタクト層を含まず、前記絶縁性埋込領域は第１樹脂を備え、前記上部絶縁体領域は第２樹脂を備える。

【0034】

この半導体光素子によれば、導電体は、上部絶縁体領域及び絶縁性埋込領域上を延在して、半導体メサを横切ることができる。

【0035】

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、半導体光素子を作製する方法、及び半導体光素子に係る本実施形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

【0036】

図１は、複数のマッハツェンダ−変調器をモノリシックに集積する半導体光素子の一例を模式的に示す平面図である。図２は、半導体光素子の一例として示されるマッハツェンダ−変調器の導波路メサ及び電極の配置を模式的に示す図面である。図１を参照すると、半導体光素子１１は、複数のマッハツェンダ−変調器ＭＺ１、ＭＺ２、ＭＺ３、ＭＺ４を含む。マッハツェンダ−変調器ＭＺ１、ＭＺ２、ＭＺ３、ＭＺ４が、第１分岐導波路Ｗ１ＤＶ、第２分岐導波路Ｗ２ＤＶ及び第３分岐導波路Ｗ３ＤＶを介して入力導波路ＷＧＩＮに光学的に結合される。入力導波路ＷＧＩＮは入力ポートＬＰ０に結合されている。マッハツェンダ−変調器ＭＺ１、ＭＺ２が、第４分岐導波路Ｗ４ＤＶを介して第１出力導波路Ｗ１ＧＴに光学的に結合され、また、マッハツェンダ−変調器ＭＺ３、ＭＺ４が、第５分岐導波路Ｗ５ＤＶを介して第２出力導波路Ｗ２ＧＴに光学的に結合される。第１出力導波路Ｗ１ＧＴ及び第２出力導波路Ｗ２ＧＴは、それぞれ、第１出力ポートＬＰ１及び第２出力ポートＬＰ２に結合されている。第１出力ポートＬＰ１及び第２出力ポートＬＰ２は、ぞれぞれ、光出力（Ｘ）及び光出力（Ｙ）を提供する。

【0037】

図２を参照すると、マッハツェンダ−変調器ＭＺ１、ＭＺ２、ＭＺ３、ＭＺ４の各々は、入力側分岐導波路Ｍ１ＤＶ、第１アーム導波路Ｗ１ＡＲＭ、第２アーム導波路Ｗ２ＡＲＭ、及び出力側分岐導波路Ｍ２ＤＶを含む。マッハツェンダ−変調器ＭＺ１、ＭＺ２、ＭＺ３、ＭＺ４の各々において、第１変調電極ＥＤ１Ｍ及び第１位相調整電極ＥＤ１Ｐが第１アーム導波路Ｗ１ＡＲＭ上に設けられ、第２変調電極ＥＤ２Ｍ及び第２位相調整電極ＥＤ２Ｐが第２アーム導波路Ｗ２ＡＲＭ上に設けられる。マッハツェンダ−変調器ＭＺ２の出力は、第１（π／２）位相シフタＰ１ＳＨを介してマッハツェンダ−変調器ＭＺ１の出力と合波される。マッハツェンダ−変調器ＭＺ４の出力は、第２（π／２）位相シフタＰ２ＳＨを介してマッハツェンダ−変調器ＭＺ３の出力と合波される。外側位相調整電極ＥＤ１ＰＭ、ＥＤ２ＰＭ、ＥＤ３ＰＭ、ＥＤ４ＰＭは、ぞれぞれ、マッハツェンダ−変調器ＭＺ１、ＭＺ２、ＭＺ３、ＭＺ４の出力導波路上に設けられる。マッハツェンダ−変調器ＭＺ１、ＭＺ２からの変調光は、それぞれ、外側位相調整電極ＥＤ１ＰＭ、ＥＤ２ＰＭによる位相調整を受けた後に合波されて、合波光が第１出力導波路Ｗ１ＧＴを伝搬する。また、マッハツェンダ−変調器ＭＺ３、ＭＺ４からの変調光は、それぞれ、外側位相調整電極ＥＤ３ＰＭ、ＥＤ４ＰＭによる位相調整を受けた後に合波されて、合波光が第２出力導波路Ｗ２ＧＴを伝搬する。

【0038】

図１に示されるように、第１伝送線ＥＷ１、第２伝送線ＥＷ２、第３伝送線ＥＷ３、及び第４伝送線ＥＷ４は、パッド電極（ＰＳ１〜ＰＳ４）からの個々の変量信号を受けるために、それぞれ、マッハツェンダ−変調器ＭＺ１、ＭＺ２、ＭＺ３、ＭＺ４の第１変調電極ＥＤＭ１及び第１位相調整電極ＥＤ１Ｐに接続される。第１終端線ＴＷ１、第２終端線ＴＷ２、第３終端線ＴＷ３、及び第４終端線ＴＷ４は、個々の終端のためにパッド電極（ＰＴ１〜ＰＴ４）に接続され、それぞれ、マッハツェンダ−変調器ＭＺ１、ＭＺ２、ＭＺ３、ＭＺ４の第１変調電極ＥＤ１Ｍに接続される。第１位相調整電極ＥＤ１Ｐ及び外側位相調整電極ＥＤ１ＰＭは、パッド電極（ＰＰ１、ＰＰ２）に接続される。第１伝送線ＥＷ１、第２伝送線ＥＷ２、第３伝送線ＥＷ３、及び第４伝送線ＥＷ４、並びに第１終端線ＴＷ１、第２終端線ＴＷ２、第３終端線ＴＷ３、及び第４終端線ＴＷ４の一部又は全部は、光導波路を横切る。

【0039】

図２において、半導体光素子１１は、第１部分１１ａ、第２部分１１ｂ及び第３部分１１ｃを備える。第１部分１１ａでは、光導波路のための半導体メサを覆う絶縁埋込領域は、半導体メサの上面上に開口を有する。電極が、開口を介して半導体メサのコンタクト層に接触を成す。第２部分１１ｂでは、光導波路のための半導体メサは、光吸収を避けるためにコンタクト層を含まない。第３部分１１ｃは、第１部分１１ａ及び第２部分１１ｂの一方から他方への切り替えの領域であり、第３部分１１ｃでは、半導体メサは、コンタクト層を含むけれども、電極の接続のための開口が絶縁埋込領域に設けられていない。第３部分１１ｃは、必要な場合に設けられる。

【0040】

上記の実施形態に係る半導体光素子１１を作製する方法を説明する。作製工程における部材と半導体光素子１１の対応物との関連に関する理解を容易にするために、可能な場合には、図１及び図２に示された参照符合を図３〜図１１に付する。

【0041】

図３〜図１１は、第１実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。図３は、半導体光素子の一部分であって一対のアーム導波路を形成すべきエリアにおいて該アーム導波路の導波路軸に交差する線に沿ってとられた断面を示す。半導体の結晶の成長のための基板（例えば図３の（ａ）部における基板１３）を準備する。基板１３は、例えば半絶縁性ＩｎＰウエハであることができる。基板１３上に、半導体光素子１１のための複数の半導体層（下部半導体層のための第１導電型半導体層、コア層のためのｉ型半導体層、上部半導体層のための第２導電型半導体層、及びコンタクト層のための高ドープ半導体層）を順にエピタキシャルに成長して、半導体積層（例えば図３の（ａ）部における一点鎖線の半導体積層１５）を形成する。

【0042】

図３の（ａ）部に示されるように、工程Ｓ１０１では、半導体積層１５上に導波路の形状を規定する第１マスク１７を形成する。第１マスク１７を用いて半導体積層１５をエッチングして、光導波路のための半導体メサ１９及び第１導電型半導体領域２０を形成する。半導体メサ１９は第１導電型半導体領域２０上に位置しており、第１導電型半導体領域２０は、第１導電型半導体層に由来する。半導体メサ１９は、下部半導体層２１ａ、コア層２１ｂ、上部半導体層２１ｃ、及びコンタクト層２１ｄを含む。第１マスク１７は例えばＳｉＮであることができる。半導体積層１５のエッチングは、例えば塩素系ガスを用いるドライエッチングであることができる。エッチングの後に、第１マスク１７を除去する。
半導体積層１５及び半導体メサ１９の一例。
第１導電型半導体領域２０及び下部半導体層２１ａのための第１導電型半導体層：ｎ型ＳｉドープＩｎＰ。
コア層２１ｂのためのｉ型半導体層： ＡｌＧａＩｎＡｓ井戸層及びＡｌＩｎＡｓバリア層から成る多層量子井戸構造。
上部半導体層２１ｃのための第２導電型半導体層：ｐ型ＺｎドープＩｎＰ。
コンタクト層２１ｄのための高ドープ半導体層：ｐ型ＺｎドープＧａＩｎＡｓ。

【0043】

第１マスク１７を除去した後に、図３の（ｂ）部に示されるように、工程Ｓ１０２では、素子分離エリアを規定する第２マスク２３を半導体メサ１９及び第１導電型半導体領域２０上に形成する。第２マスク２３のパターンは、例えばマッハツェンダ−変調器ＭＺ１、ＭＺ２、ＭＺ３、ＭＺ４毎に第１導電型半導体領域２０を分離するように規定される。第２マスク２３を用いて第１導電型半導体領域２０をエッチングして、マッハツェンダ−変調器ＭＺ１、ＭＺ２、ＭＺ３、ＭＺ４のための素子分離メサ２５を形成すると共に、これら素子分離メサ２５の間のエリアに基板１３を露出させる。半導体メサ１９は素子分離メサ２５上に位置しており、素子分離メサ２５は、第１導電型半導体領域２０に由来する。第２マスク２３は例えばＳｉＮであることができる。第１導電型半導体領域２０のエッチングは、例えば塩素系ガスを用いるドライエッチングであることができる。エッチングの後に、第２マスク２３を除去する。

【0044】

図３の（ｃ）部に示されるように、工程Ｓ１０３では、半導体メサ１９、半導体主面１３ｄ（基板１３の主面内の露出エリア）及び素子分離メサ２５上に第１絶縁層２７を成長する。第１絶縁層２７は、例えばシリコン系無機絶縁膜であることができ、具体的にはシリコン酸化物（例えばＳｉＯ_２）等である。半導体光素子１１の埋込領域のための樹脂体２９を第１絶縁層２７上に形成する。樹脂体２９の形成は、例えば塗布工程及び塗布後の熱処理工程を含む。樹脂体２９は、半導体メサ１９の上面及び側面上に設けられて半導体メサ１９を埋め込む。樹脂体２９の表面は、実質的に平坦である。樹脂体２９は、例えばベンゾシクロブテン（ＢＣＢ）等であることができる。本実施例では、第１絶縁層２７及び樹脂体２９は、絶縁性埋込領域３１を構成する。第１絶縁層２７の厚さは、例えば０．０５〜０．５μｍ程度であり、樹脂体２９の厚さは、素子分離メサ２５上において、例えば３．０〜７．５μｍ程度である。半導体メサ１９の高さは、例えば２．０〜３．５μｍ程度である。素子分離メサ２５上において、樹脂体２９の厚さは半導体メサ１９の高さより大きい。

【0045】

半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃにおける断面を参照しながら、引き続く工程の説明を行う。半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃは、それぞれ、半導体光素子１１における第１部分１１ａ、第２部分１１ｂ及び第３部分１１ｃに対応する。

【0046】

引き続く工程では、第２部分１９ｂにおけるコンタクト層の部分的な除去、及び第１部分１９ａに接触を成す電極の形成を行う。本実施例では、半導体メサ９におけるコンタクト層の部分的な除去を行った後に、第１部分１９ａに接触を成す電極の形成を行うけれども、実施形態はこの順序に限定されない。

【0047】

図４は、コンタクト層の部分的な除去を行う工程における生産物を模式的に示す図面である。図４の（ａ）部、（ｂ）部及び（ｃ）部は、それぞれ、半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃに工程Ｓ１０４において行われる処理を示す。半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃは、それぞれ、基板１３の第１エリア１３ａ、第２エリア１３ｂ及び第３エリア１３ｃ上に設けられる。第１エリア１３ａ、第２エリア１３ｂ及び第３エリア１３ｃは、半導体主面１３ｄを構成する。

【0048】

工程Ｓ１０４では、半導体メサ１９の第２部分１９ｂのコンタクト層の除去のための第３マスク３３を形成する。工程Ｓ１０３の生産物の絶縁性埋込領域３１上に第３マスク３３を形成する。第３マスク３３は、第２エリア１３ｂ上及び第２部分１９ｂ上に開口３３ａを有する。第３マスク３３は、第１エリア１３ａ上及び第１部分１９ａ上、並びに第３エリア１３ｃ上及び第３部分１９ｃ上に設けられて、第３マスク３３を用いる処理から第１エリア１３ａ上及び第１部分１９ａ上並びに第３エリア１３ｃ上の樹脂体２９を保護する。開口３３ａは、半導体メサ１９の延在方向に第２部分１９ｂにわたって設けられており、開口３３ａの幅ＭＷ３は、半導体メサ１９の幅Ｗ１９より大きいことが良い。開口３３ａの幅ＭＷ３は、例えば１．０〜２０μｍ程度である。開口３３ａの幅ＭＷ３及び半導体メサ１９の幅Ｗ１９は、半導体メサ１９の延在方法に交差する方法に規定される。図２に示された半導体光素子１１を作製する方法では、第３部分１９ｃは、第１部分１９ａ及び第２部分１９ｂの一方から他方への切り替えのために第１部分１９ａと第２部分１９ｂとの間に設けられる。

【0049】

第３マスク３３を用いて、第２エリア１３ｂにおける絶縁性埋込領域３１に、第２部分１９ｂの上面に到達する第２開口３１ｂを形成する。第２開口３１ｂの形成のために、第３マスク３３を用いたドライエッチングにより第３マスク３３の開口３３ａのパターンを樹脂体２９及び第１絶縁層２７に転写する。ドライエッチングは、例えばＣＦ_４／Ｏ_２のエッチャントを用いることができる。この工程Ｓ１０４では、第３マスク３３の開口３３ａ及び絶縁性埋込領域３１の第２開口３１ｂには、半導体メサ１９の第２部分１９ｂの上面が現れている。第２開口３１ｂを有する絶縁性埋込領域３１が、半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃの側面を覆うと共に第１部分１９ａ及び第３部分１９ｃの上面を覆う構造物として役立つ。第３マスク３３を除去することなく、次の工程を行う。

【0050】

図５は、コンタクト層の部分的な除去を行う工程における生産物を模式的に示す図面である。図５の（ａ）部、（ｂ）部及び（ｃ）部は、それぞれ、半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃに工程Ｓ１０５において行われる処理を示す。絶縁性埋込領域３１（半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃの側面を覆うと共に、第１部分１９ａ及び第３部分１９ｃの上面を覆う構造物）の第２開口３１ｂを利用して、半導体メサ１９の第２部分１９ｂのコンタクト層２１ｄの一部又は全部を除去する。この除去は、例えばウエットエッチングにより行われることができ、このためのエッチャントは、例えば硫酸及び過酸化水素の混合水溶液（硫酸／過酸化水素水／水＝３／２／４０）を備えることができ、厚さ２００ｎｍのＧａＩｎＡｓ層のエッチング時間は、例えば７分である。コンタクト層２１ｄに対する所望のエッチング量（コンタクト層２１ｄの一部又は全部）のためのウエットエッチングが完了した後に、第３マスク３３を除去する。本実施例は、第２部分１９ｂのコンタクト層２１ｄの全部を除去する。

【0051】

絶縁性埋込領域３１（半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃの側面を覆うと共に、第１部分１９ａ及び第３部分１９ｃの上面を覆う構造物）によって覆われている第１部分１９ａ及び第３部分１９ｃのコンタクト層２１ｄは、エッチングされない。

【0052】

コンタクト層のエッチングの際に生じる可能性がある樹脂体の変質に対して厳格な回避を確実にすることを必要とする場合には、工程Ｓ１０４Ｍを行うことができる。工程Ｓ１０４Ｍは、第３マスク３３を用いたドライエッチングにより第３マスク３３の開口３３ａのパターンを樹脂体２９及び第１絶縁層２７に工程Ｓ１０４において転写した後に、工程Ｓ１０５におけるコンタクト層２１ｄのエッチングに先だって行われる。図６は、工程Ｓ１０４Ｍにおける生産物を模式的に示す図面である。工程Ｓ１０４Ｍにおいて、図６の（ａ）部に示されるように、保護用の無機絶縁膜３７及び第４マスク３９を形成する。無機絶縁膜３７は、例えばシリコン系無機絶縁体を備えることができ、本実施例では、第１絶縁層２７と同じ材料からなる。第２部分１９ｂの上面を覆っていた第１絶縁層２７を除去した後に、無機絶縁膜３７を成長して樹脂体２９及び第２部分１９ｂの上面を覆う。第４マスク３９は、第２部分１９ｂの上面に位置する開口３９ａを有する。開口３９ａの幅（第４幅ＭＷ４）は、半導体メサ１９の上面の幅に等しい或いはより大きく、開口３９ａの縁は半導体メサ１９の側面上の第１絶縁層２７の外側面の位置より内側であることが良い。第４マスク３９を用いて無機絶縁膜３７をエッチングして、図６の（ｂ）部に示されるように、無機絶縁膜３７に開口３７ａを形成する。第４マスク３９の形成のための正確なパターン形成を容易にするためには、第３マスク３３における開口３３ａの幅を大きくし、開口３３ａの幅は、例えば１．０μｍ以上であることが良い。

【0053】

開口３７ａを有する無機絶縁膜３７を形成した後に、この無機絶縁膜３７をマスクとして用いて、工程Ｓ１０５と同様にコンタクト層２１ｄのエッチングを行うことができる。

【0054】

工程Ｓ１０６では、半導体メサ１９の上面（半導体メサ１９のコンタクト層２１ｄ）に電気的な接続を形成するために、図７に示されるように、第５マスク４１を用いて、第１部分１９ａの上面に到達する第１開口３１ａを第１エリア１３ａにおける絶縁性埋込領域３１に形成する。第１開口３１ａの形成のために、図７の（ｂ）部に示されるように、第５マスク４１を用いたドライエッチングにより第５マスク４１の開口パターン４１ａを樹脂体２９及び第１絶縁層２７に転写する。ドライエッチングは、例えばＣＦ_４／Ｏ_２のエッチャントを用いることができる。この工程Ｓ１０６では、第５マスク４１の開口パターン４１ａ及び絶縁性埋込領域３１の第１開口３１ａには、半導体メサ１９の第１部分１９ａの上面が現れている。第２開口３１ｂを有する絶縁性埋込領域３１が、半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃの側面を覆うと共に、第３部分１９ｃの上面を覆う構造物として役立つ。本実施例では、絶縁性埋込領域３１に、第２開口３１ｂを形成した後に第１開口３１ａを形成する工程順を採用する。しかしながら、第２開口３１ｂ及び第１開口３１ａの作製の順序が、入れ替えることができる。

【0055】

本実施例では、半導体メサ１９の下部半導体層２１ａに電気的な接続を形成するために、図８の（ａ）部に示されるように、第６マスク４３を用いて、半導体メサ１９の間に位置する素子分離メサ２５の上面に到達する第３開口３１ｃを第１エリア１３ａにおける絶縁性埋込領域３１に形成する。第３開口３１ｃの形成のために、図８の（ｂ）部に示されるように、第６マスク４３を用いたドライエッチングにより第６マスク４３の開口４３ａのパターンを樹脂体２９及び第１絶縁層２７に転写する。図８の（ｃ）部に示されるように、半導体メサ１９の第２部分１９ｂ及び第２エリア１３ｂ（同様に、第３部分１９ｃ及び第３エリア１３ｃ）は、第６マスク４３により覆われている。ドライエッチングは、例えばＣＦ_４／Ｏ_２のエッチャントを用いることができる。第６マスク４３の開口４３ａ及び絶縁性埋込領域３１の第３開口３１ｃには、素子分離メサ２５内の第１導電型半導体の上面が現れている。絶縁性埋込領域３１は、半導体メサ１９の第１部分１９ａに位置する第１開口３１ａと、第２部分１９ｂに位置する第２開口３１ｂと、第１エリア１３ａにおける半導体メサ１９の間の素子分離メサ２５上に位置する第３開口３１ｃとを含む。可能な場合には、単一のマスクを用いたエッチングにより第１開口３１ａ及び第３開口３１ｃを形成するようにしてもよい。

【0056】

図９は、オーミック電極を形成する工程における生産物を模式的に示す図面である。図９の（ａ）部、（ｂ）部及び（ｃ）部は、それぞれ、半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃに工程Ｓ１０７において行われる処理を示す。工程Ｓ１０７では、オーミック電極を形成する。オーミック電極の形成には、リフトオフ法が用いられる。リフトオフ法では、オーミック電極の形状を規定する開口パターンを有するリフトオフマスクを形成すると共に、この後にオーミック電極用の金属層を堆積する。リフトオフマスクを除去すると、オーミック電極が残される。本実施例では、第１エリア１３ａ上の半導体メサ１９の第１部分１９ａの上面に第１開口３１ａを介して接触を成す第１オーミック電極４５ａを形成すると共に、第１エリア１３ａ上の半導体メサ１９間の素子分離メサ２５の上面に第３開口３１ｃを介して接触を成す第２オーミック電極４５ｂを形成する。
第１オーミック電極４５ａ：ＴｉＰｔＡｕ。
第２オーミック電極４５ｂ：ＡｕＧｅＮｉＡｕ。
第２部分１９ｂの第２開口３１ｂにはいかなるオーミック電極も形成されない。

【0057】

この半導体光素子を作製する方法によれば、絶縁性埋込領域３１の第２開口３１ｂに露出された半導体メサ１９の第２部分１９ｂを部分的にエッチングするに際して、絶縁性埋込領域３１により半導体メサ１９の第２部分１９ｂの側面を保護しながら、半導体メサ１９内の第２部分１９ｂにおいては半導体積層内のコンタクト層２１ｄの一部又は全部を除くことができる。この第２部分１９ｂにおいては、半導体メサ１９のコンタクト層２１ｄ内のドーパントに起因する光吸収が低減される。電極（第１オーミック電極４５ａ）は、絶縁性埋込領域３１の第１開口３１ａを介して半導体メサ１９の第１部分１９ａのコンタクト層２１ｄに接触を成す。第１部分１９ａのコンタクト層２１ｄは、電極（第１オーミック電極４５ａ）に対する電気接触を良好にする。

【0058】

図１０は、オーミック電極を形成する工程における生産物を模式的に示す図面である。図１０の（ａ）部、（ｂ）部及び（ｃ）部は、それぞれ、半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃに工程Ｓ１０８において行われる処理を示す。オーミック電極を形成して後に、工程Ｓ１０８では、金属配線又はパッド電極のための導電体を形成するための準備を行う。導電体の形成に先立って、基板の全面に、具体的には第１エリア１３ａ、第２エリア１３ｂ及び第３エリア１３ｃに被覆層４７を成長する。被覆層４７は、例えばシリコン系無機絶縁膜であることができ、具体的にはシリコン酸化物（例えばＳｉＯ_２）等であることができる。被覆層４７は、第２エリア１３ｂ上の第２部分１９ｂ及び絶縁性埋込領域３１上に設けられ、具体的には第２エリア１３ｂ上の第２部分１９ｂの上面に設けられて絶縁性埋込領域３１の第２開口３１ｂを塞ぐ。被覆層４７は、第２開口３１ｂにおいて、第２部分１９ｂの上面及び絶縁性埋込領域３１の無機絶縁体にしっかりと密着して、樹脂体上の被覆層４７の膜剥がれの発生を低減する。

【0059】

この被覆層４７上に、オーミック電極への接続のための開口を規定する第７マスク４９を形成する。第７マスク４９は、第２エリア１３ｂ及び第３エリア１３ｃ上の絶縁性埋込領域３１及び被覆層４７を覆うと共に、第１エリア１３ａ上の第１オーミック電極４５ａ上の第１開口パターン４９ａと、第２オーミック電極４５ｂ上の第２開口パターン４９ｂとを含む。第７マスク４９を用いて被覆層４７をエッチングして、第１オーミック電極４５ａ及び第２オーミック電極４５ｂ上の被覆層４７にそれぞれ第１接続開口４７ａ及び第２接続開口４７ｃを形成する。エッチングの後に、第７マスク４９を除去する。

【0060】

図１１は、オーミック電極を形成する工程における生産物を模式的に示す図面である。図１１の（ａ）部、（ｂ）部及び（ｃ）部は、それぞれ、半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃに工程Ｓ１０９において行われる処理を示す。オーミック電極を形成して後に、工程Ｓ１０９では、金属配線又はパッド電極のための導電体を形成する。導電体の形状、具体的には金属配線又はパッド電極のための導電体の形状を規定する第８マスク５１を形成する。第８マスク５１は、第１エリア１３ａ上の第１オーミック電極４５ａに設けられる導電体のための第１開口５１ａ、第２オーミック電極４５ｂに設けられる導電体のための第２開口５１ｂ、並びに第３エリア１３ｃ上の絶縁性埋込領域３１上に設けられる導電体のための第３開口５１ｃを有する。第８マスク５１を用いたメッキ工程により、第８マスク５１によって規定された開口部分に導電体５３が形成される。メッキ工程では、例えば金（Ａｕ）をメッキにより成長させることができる。導電体５３は、第１エリア１３ａ上の第１オーミック電極４５ａに第１接続開口４７ａを介して繋がる第１導電体部分５３ａ（５３）、第２オーミック電極４５ｂに第２接続開口４７ｃを介して繋がる第２導電体部分５３ｂ（５３）、並びに第３エリア１３ｃの絶縁性埋込領域３１上を延在する第３導電体部分５３ｃ（５３）を含む。メッキ工程の後に、第８マスク５１を除去する。導電体５３は、第３エリア１３ｃ上の絶縁性埋込領域３１上を延在して、絶縁性埋込領域３１が開口を備えない第３部分１９ｃにおいて半導体メサ１９を横切ることができる。

【0061】

これらの工程により、半導体光素子１１が作製される。図１２は、作製工程の説明において参照された第１エリア１３ａ、第２エリア１３ｂ及び第３エリア１３ｃにおける素子断面を示す。半導体光素子１１は、半導体メサ１９、絶縁性埋込領域３１、被覆層４７、電極（４５ａ、５３ａ）、及び導電体５３（５３ｃ）を備える。半導体メサ１９は、半導体からなる半導体主面１３ｄの第１エリア１３ａ、第２エリア１３ｂ、及び第３エリア１３ｃ上にそれぞれ設けられた第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃを有する。絶縁性埋込領域３１は、半導体メサ１９上及び半導体主面１３ｄ上に設けられた第１絶縁層２７、並びに第１絶縁層２７上に設けられた埋込領域のための樹脂体２９を含む。絶縁性埋込領域３１は、半導体メサ１９の第１部分１９ａ上に位置する第１開口３１ａ及び半導体メサ１９の第２部分１９ｂ上に位置する第２開口３１ｂを有する。被覆層４７は、絶縁性を有しており。また絶縁性埋込領域３１の第２開口３１ｂを覆う。電極（４５ａ、５３ａ）は、半導体メサ１９の第１部分１９ａにおいてコンタクト層２１ｄに接触を成す。電極（４５ｂ、５３ｂ）は、絶縁性埋込領域３１の第３開口３１ｃを介して素子分離メサ２５上の半導体上面に接触を成す。導電体５３（５３ｃ）は、第２エリア１３ｂ上の絶縁性埋込領域３１及び半導体メサ１９を避けて、絶縁性埋込領域３１及び半導体メサ１９を横切るように延在する。半導体メサ１９の第１部分１９ａ及び第３部分１９ｃはコンタクト層２１ｄを含み、半導体メサ１９の第２部分１９ｂはコンタクト層を含まない。

【0062】

この半導体光素子１１によれば、絶縁性埋込領域３１の第２開口３１ｂにおいて半導体積層１５内のコンタクト層２１ｄの一部又は全部が半導体メサ１９の第２部分１９ｂにおいて除かれる。この第２部分１９ｂにおいては、半導体メサ１９のコンタクト層２１ｄ内のドーパントに起因する光吸収が低減される。さらに第２部分１９ｂにおいてコンタクト層２１ｄを除去することは、第１部分１１ａ間の電気的な分離抵抗を上げることに寄与する。分離抵抗を上げることにより、半導体光素子１１の電気的応答の帯域の劣化を抑制することができる。一方、半導体メサ１９の第１部分１９ａのコンタクト層２１ｄは、半導体積層１５と電極（４５ａ、５３ａ）との電気接触を良好にする。導電体５３（５３ｃ）は、第２エリア１３ｂ上の絶縁性埋込領域３１及び半導体メサ１９上の延在を避けて、半導体メサ１９を横切るように絶縁性埋込領域３１上を延在できる。

【0063】

本実施形態に係る半導体光素子１１を作製する別の方法を説明する。以下の作製工程における部材と半導体光素子１１の対応物との関連に関する理解を容易にするために、可能な場合には、図１及び図２に示された参照符合を図１３〜図１６に付する。

【0064】

図１３〜図１６は、第２実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。図１３は、半導体光素子の一部分であって一対のアーム導波路を形成すべきエリアにおいて該アーム導波路の導波路軸に交差する線に沿った断面を示す。半導体の結晶の成長のための基板（例えば図１３の（ａ）部における基板１３）を準備する。基板１３上に、半導体光素子１１のための複数の半導体層（下部半導体層のための第１導電型半導体層、コア層のためのｉ型半導体層、上部半導体層のための第２導電型半導体層、及びコンタクト層のための高ドープ半導体層）を順にエピタキシャルに成長して、半導体積層を形成する。

【0065】

図１３の（ａ）部に示されるように、工程Ｓ２０１では、フォトリソグラフィ及びエッチング（工程Ｓ１０１と同様に第１マスク１７）を用いて、半導体積層（図３における半導体積層１５）から光導波路のための半導体メサ１９及び第１導電型半導体領域２０を形成する。半導体メサ１９は第１導電型半導体領域２０上に位置しており、半導体メサ１９及び第１導電型半導体領域２０は、第１導電型半導体層に由来する。半導体メサ１９は、下部半導体層２１ａ、コア層２１ｂ、上部半導体層２１ｃ、及びコンタクト層２１ｄを含む。

【0066】

工程Ｓ２０２では、図１３の（ｂ）部に示されるように、半導体メサ１９を覆うダミー領域５５を形成する。ダミー領域５５は、半導体主面１３ｄ（第１エリア１３ａ、第２エリア１３ｂ及び第３エリア１３ｃ）の全体にわたって形成される。具体的には、半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃ並びに第１導電型半導体領域２０の表面を覆う第１ダミー絶縁膜５７を成長する。第１ダミー絶縁膜５７は、シリコン系無機絶縁膜であることができ、シリコン系無機絶縁膜は、例えば化学的気相成長法により成長された厚さ５００ｎｍのＳｉＮであることができる。第１ダミー絶縁膜５７上に、ダミー埋込領域５９を形成する。ダミー埋込領域５９は、例えば、スピン・オン・グラス（ＳＯＧ）を備えることができる。ＳＯＧは、塗布及び塗布後の熱処理により形成されることができ、熱処理されたＳＯＧの厚さは、半導体メサ１９の側面及び上面を覆う厚さであり、例えば半導体メサ１９の上面上において１〜５００ｎｍ程度である。ダミー埋込領域５９上に第２ダミー絶縁膜６１を成長する。第２ダミー絶縁膜６１は、シリコン系無機絶縁膜であることができ、シリコン系無機絶縁膜は、例えば化学的気相成長法により成長されたＳｉＯＮであることができる。塗布及び焼成により形成されるＳＯＧを用いて半導体メサ１９を埋め込むので、ダミー領域５５は、フォトリソグラフィを適用可能な優れた平坦性を示す。

【0067】

工程Ｓ２０３では、図１３の（ｃ）部に示されるように、ダミー領域５５上に、半導体メサ１９の第２部分１９ｂ上のダミー埋込領域５９を除去するためのマスク６２（例えば、レジストマスク）を形成する。マスク６２は、半導体メサ１９の第１部分１９ａ及び第３部分１９ｃを覆うと共に、第２部分１９ｂ上に位置する第１コンタクト開口６２ａを有する。マスク６２を用いたエッチングによりダミー領域５５を加工して、半導体メサ１９の第２部分１９ｂ上に位置する開口５５ａをダミー領域５５に形成する。具体的には、ＣＦ_４ガスを用いたドライエッチングにより、ＳｉＯＮ／ＳＯＧ／ＳｉＮの絶縁膜積層をエッチングして、第２部分１９ｂ上の上面を露出させる。第２部分１９ｂ上の上面はコンタクト層２１ｄから構成される。ダミー領域５５は、半導体メサ１９の第２部分１９ｂの上面を露出させる開口５５ａ（５７ａ、５９ａ、６１ａ）を有すると共に、第１部分１９ａ及び第３部分１９ｃの上面及び側面を覆う。半導体メサ１９の第２部分１９ｂにおける下部半導体層２１ａ、コア層２１ｂ及び上部半導体層２１ｃは、ダミー領域５５によって覆われている。開口５５ａを有するダミー領域５５は、半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃの側面を覆うと共に、第２部分１９ｂ及び第３部分１９ｃの上面を覆う構造物として役立つ。本実施例では、エッチングの後に、マスク６２を残す。

【0068】

ダミー領域５５に開口５５ａを形成した後に、図１４の（ａ）部に示されるように、工程Ｓ２０４では、ダミー領域５５をマスクとして用いて、開口５５ａに露出させる第２部分１９ｂのコンタクト層２１ｄの一部又は全部を除去する。コンタクト層２１ｄ（例えばｐ＋型ＧａＩｎＡｓ）の除去は、例えばウエットエッチングにより行われることができ、このためのエッチャントは、例えば硫酸及び過酸化水素の混合水溶液（硫酸／過酸化水素水／水＝３／２／４０）を備えることができる。本実施例は、第２部分１９ｂのコンタクト層２１ｄの全部を除去するので、エッチングされた第２部分１９ｂの上面は、上部半導体層２１ｃから構成される。

【0069】

工程Ｓ２０５では、コンタクト層２１ｄの除去の後に、図１４の（ｂ）部に示されるように、エッチングの後に、マスク６２（レジストマスク）を除去すると共に、ダミー領域５５を除去する。レジストマスクの剥離は、Ｏ２プラズマ処理により行われ、ダミー領域５５（ＳｉＯＮ／ＳＯＧ／ＳｉＮ）の除去は、バッファドフッ酸（ＢＨＦ）により行われる。ダミー領域５５の除去により、半導体メサ１９及び第１導電型半導体領域２０が露出される。

【0070】

ダミー領域５５を除去した後に、図１４の（ｃ）部に示されるように、工程Ｓ２０６では、素子分離エリアを規定するマスク（工程Ｓ１０２における第２マスク２３）を半導体メサ１９及び第１導電型半導体領域２０の半導体主面上に形成する。このマスクは、第２マスク２３と同様に、例えばＳｉＮであることができる。エッチングにより、マッハツェンダ−変調器ＭＺ１、ＭＺ２、ＭＺ３、ＭＺ４毎に素子分離メサ２５が形成される。マッハツェンダ−変調器ＭＺ１、ＭＺ２、ＭＺ３、ＭＺ４毎に第１導電型半導体領域２０を分離する素子分離メサ２５の形成により、素子分離メサ２５の間のエリアに基板１３を露出させる。半導体メサ１９は素子分離メサ２５上に位置しており、素子分離メサ２５は、第１導電型半導体領域２０に由来する。素子分離メサの形成の後に、素子分離用の第２マスク２３を除去する。

【0071】

図１５の（ａ）部に示されるように、工程Ｓ２０７では、半導体メサ１９、並びに基板１３の半導体主面１３ｄ内の露出エリア及び素子分離メサ２５といった半導体主面上に第１絶縁層２７を成長する。第１絶縁層２７は、例えばシリコン系無機絶縁膜であることができ、具体的にはシリコン窒化物（例えばＳｉＮ）等であることができる。半導体光素子１１の埋込領域のための樹脂体２９を第１絶縁層２７上に形成する。樹脂体２９の形成は、例えば塗布工程及び塗布後の熱処理工程を含む。樹脂体２９は、半導体メサ１９の上面及び側面上に設けられて半導体メサ１９を埋め込む。樹脂体２９の表面は、実質的に平坦であることができる。樹脂体２９は、例えばベンゾシクロブテン（ＢＣＢ）等であることができる。本実施例では、第１絶縁層２７及び樹脂体２９は、絶縁性埋込領域６３を構成する。絶縁性埋込領域６３は、半導体メサ１９を覆う第１絶縁層２７及び樹脂体２９を含む。

【0072】

工程Ｓ２０８では、半導体メサ１９の第１部分１９ａの上面（半導体メサ１９のコンタクト層２１ｄ）に電気的な接続を形成するために、図１５の（ｂ）部に示されるように、マスク（工程Ｓ１０６における第５マスク４１）を用いて、第１部分１９ａの上面に到達する第１コンタクト開口６３ａ（第１開口３１ａのような開口）を第１エリア１３ａにおける絶縁性埋込領域６３に形成する。本実施例では、半導体メサ１９の下部半導体層２１ａに電気的な接続を形成するために、図１５の（ｂ）部に示されるように、半導体メサ１９の間に位置する素子分離メサ２５の上面に到達する第３コンタクト開口６３ｃ（第３開口３１ｃのような開口）を第１エリア１３ａにおける絶縁性埋込領域６３に形成する。第１コンタクト開口６３ａ、６３ｂの形成のために、マスク（工程Ｓ１０６における第５マスク４１）を用いたドライエッチングにより行われる。絶縁性埋込領域６３は、絶縁性埋込領域３１が第１部分１９ａ上の第１開口３１ａ及び第３開口３１ｃに加えて第２開口３１ｂを有する点で、絶縁性埋込領域３１と異なる。

【0073】

引き続く工程において、絶縁性埋込領域６３の第１コンタクト開口６３ａ及び第３コンタクト開口６３ｃにそれぞれ、第１エリア１３ａ上の半導体メサ１９の第１部分１９ａの上面に絶縁性埋込領域６３の第１コンタクト開口６３ａを介して接触を成す第１オーミック電極４５ａを形成すると共に、第１エリア１３ａ上の半導体メサ１９間の素子分離メサ２５の上面に絶縁性埋込領域６３の第３コンタクト開口６３ｃを介して接触を成す第２オーミック電極４５ｂを形成する。第２部分１９ｂ及び第３部分１９ｃの上面は、絶縁性埋込領域６３により覆われている。第２部分１９ｂ及び第３部分１９ｃには、電極の接続はない。

【0074】

この半導体光素子１１を作製する方法によれば、絶縁性埋込領域６３は半導体メサ１９の第２部分１９ｂを覆っているけれども、絶縁性埋込領域６３の形成に先立って、ダミー領域５５により絶縁性埋込領域３１により半導体メサ１９の第２部分１９ｂの側面を保護しながら、半導体積層内のコンタクト層２１ｄの一部又は全部が除かれている。この第２部分１９ｂにおいては、半導体メサ１９のコンタクト層２１ｄ内のドーパントに起因する光吸収が低減される。一方、電極（第１オーミック電極４５ａ）は、絶縁性埋込領域６３の第１コンタクト開口６３ａを介して半導体メサ１９の第１部分１９ａのコンタクト層２１ｄに接触を成す。第１部分１９ａのコンタクト層２１ｄは、電極（第１オーミック電極４５ａ）に対する電気接触を良好にする。

【0075】

オーミック電極を形成して後に、金属配線又はパッド電極のための導電体を形成するための準備を行う。図１６の（ａ）部に示されるように、工程Ｓ２１０では、導電体の形成に先立って、基板の全面に、具体的には第１エリア１３ａ、第２エリア１３ｂ及び第３エリア１３ｃに被覆層４７を成長する。第２部分１９ｂ及び第３部分１９ｃの上面は、絶縁性埋込領域６３により覆われているので、被覆層４７は、絶縁性埋込領域６３及び電極（第１オーミック電極４５ａ及び第２オーミック電極４５ｂ）上に成長される。この成長の後に、第７マスク４９と同様に開口マスク６５を形成する。開口マスク６５は、第１エリア１３ａ上の第１部分１９ａの上面上の第１オーミック電極４５ａに位置する開口、及び第１エリア１３ａ上の素子分離メサ２５の表面上の第２オーミック電極４５ｂに位置する開口を有する。開口マスク６５を用いて被覆層４７をエッチングして、第１オーミック電極４５ａ及び第２オーミック電極４５ｂ上にそれぞれ到達する第１接続開口４７ａ及び第２接続開口４７ｃを被覆層４７に形成する。エッチングの後に、マスクを除去する。第２部分１９ｂ及び第３部分１９ｃの上面は、被覆層４７及び絶縁性埋込領域６３により覆われている。

【0076】

第１オーミック電極４５ａ及び第２オーミック電極４５ｂ並びに第１接続開口４７ａ及び第２接続開口４７ｃを形成した後に、工程Ｓ２１１では、金属配線又はパッド電極のための導電体を形成する。導電体の形状、具体的には金属配線又はパッド電極のための導電体の形状を規定するメッキマスク６７を形成する。
メッキマスク６７は、第１エリア１３ａ上の第１オーミック電極４５ａに設けられる導電体のための第１開口６７ａ、第２オーミック電極４５ｂに設けられる導電体のための第２開口６７ｂ、並びに第３エリア１３ｃ（及び／又は第２エリア１３ｂ）上の絶縁性埋込領域６３上に設けられる導電体のための第３開口（例えば図１１の第３開口５１ｃ）を有する。メッキマスク６７を用いたメッキ工程により、メッキマスク６７によって規定された開口部分に導電体５３が形成される。メッキ工程では、例えば金（Ａｕ）をメッキにより成長させることができる。導電体５３は、第１エリア１３ａ上の第１オーミック電極４５ａに第１接続開口４７ａを介して繋がる第１導電体部分５３ａ（５３）、第２オーミック電極４５ｂに第２接続開口４７ｃを介して繋がる第２導電体部分５３ｂ（５３）、並びに第３エリア１３ｃ（及び／又は第２エリア１３ｂ）の絶縁性埋込領域３１上を延在する第３導電体部分５３ｃ（５３）を含む。メッキ工程の後に、メッキマスク６７を除去する。導電体５３は、絶縁性埋込領域６３上を延在して、絶縁性埋込領域６３が開口を備えない第２部分１９ｂ及び第３部分１９ｃにおいて半導体メサ１９を横切ることができる。

【0077】

この半導体光素子１１を作製する方法によれば、半導体メサ１９を覆うダミー領域５５を作製すると共に、ダミー領域５５の加工により、半導体メサ１９の第２部分１９ｂ上に位置する開口５５ａをダミー領域５５に形成する。ダミー領域５５は、半導体メサ１９の第２部分１９ｂ上に位置する開口５５ａを有すると共に、半導体メサ１９の側面を覆っている。これ故に、ダミー領域５５により半導体メサ１９の側面をエッチャントから保護しながら、エッチングにより半導体積層内のコンタクト層２１ｄの一部又は全部を半導体メサ１９の第２部分１９ｂから除くことができる。この第２部分１９ｂにおいては、半導体メサ１９のコンタクト層２１ｄ内のドーパントに起因する光吸収が低減される。一方、半導体メサ１９の第１部分１９ａ内のコンタクト層２１ｄは、半導体積層と電極との電気接触を良好にする。この電気接触のために、半導体メサ１９の第２部分１９ｂにおける部分的なエッチングの後にダミー領域５５は除去されると共に、この除去の後に半導体メサ１９を埋め込むように絶縁性埋込領域６３が形成される。電気接続の配線のための導電体５３が、絶縁性埋込領域６３上を延在して、第２エリア１３ｂ又は第３エリア１２ｃ上において半導体メサを横切ることができる。

【0078】

実施形態に係る半導体光素子１１を作製する更なる方法を説明する。図１７〜図２１は、第２実施形態に係る半導体光素子を作製する方法の主要な工程における生産物の断面を示す図面である。以下の作製工程における部材と半導体光素子１１の対応物との関連に関する理解を容易にするために、可能な場合には、図１及び図２に示された参照符合を図１７〜図２１に付する。

【0079】

工程Ｓ３０１では、基板生産物を準備する。図１７に示されるように、基板生産物は、半導体主面１３ｄ上に設けられた半導体メサ１９と、半導体主面１３ｄ上に設けられ半導体メサ１９を覆う下部絶縁体領域７１と、半導体メサ１９上に設けられた第１オーミック電極４５ａと、素子分離メサ２５上に設けられた第２オーミック電極４５ｂと、第１オーミック電極４５ａといった電極に接続され下部絶縁体領域７１上を延在する配線電極（図１８の配線電極７３）とを含む。

【0080】

工程Ｓ３０１は、例えば第１工程、第２工程、第３工程、及び第４工程を含む。第１工程では、図３及び工程Ｓ１０１を参照しながら説明したように、コンタクト層２１ｄのための半導体層を含む半導体積層１５を加工して、該半導体積層１５から半導体メサ１９を形成する。

【0081】

第２工程では、第２部分１９ｂを露出させる第２開口３１ｂを有すると共に半導体メサ１９の第１部分１９ａ及び第３部分１９ｃと半導体メサ１９の側面とを覆う構造物（絶縁性埋込領域３１）を形成する。具体的には、図５及び工程Ｓ１０５を参照しながら説明したように、第２開口３１ｂを有する絶縁性埋込領域３１が、半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃの側面を覆うと共に、第１部分１９ａ及び第３部分１９ｃの上面を覆う構造物として役立つ。或いは、図１３の（ｃ）部及び工程Ｓ２０３を参照しながら説明したように、開口５５ａを有するダミー領域５５が、半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃの側面を覆うと共に、第１部分１９ａ及び第３部分１９ｃの上面を覆う構造物として役立つ。

【0082】

第３工程では、上記の構造物を用いて半導体メサ１９の加工を行って、第２部分１９ｂのコンタクト層２１ｄの一部又は全部を除く。具体的には、図５及び工程Ｓ１０５を参照しながら説明したように、絶縁性埋込領域３１（半導体メサ１９の第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃの側面を覆うと共に、第１部分１９ａ及び第３部分１９ｃの上面を覆う構造物）の第２開口３１ｂを利用して、半導体メサ１９の第２部分１９ｂのコンタクト層２１ｄの一部又は全部を除去する。或いは、図１４の（ａ）部及び工程Ｓ２０４を参照しながら説明したように、ダミー領域５５をマスクとして用いて、開口５５ａに露出させる第２部分１９ｂのコンタクト層２１ｄの一部又は全部を除去する。

【0083】

第４工程では、絶縁性埋込領域３１、６３の第１コンタクト開口３１ａ、６３ａを介して半導体メサ１９の第１部分１９ａにおいてコンタクト層２１ｄに接触を成すように電極（第１オーミック電極４５ａ）を形成する。具体的には、図９及び工程Ｓ１０７を参照しながら説明したように、第１エリア１３ａ上の半導体メサ１９の第１部分１９ａの上面に第１開口３１ａを介して接触を成す第１オーミック電極４５ａを形成すると共に、第１エリア１３ａ上の半導体メサ１９間の素子分離メサ２５の上面に第３開口３１ｃを介して接触を成す第２オーミック電極４５ｂを形成する。或いは、図１５の（ｃ）部及び工程Ｓ２０９を参照しながら説明したように、第１エリア１３ａ上の半導体メサ１９の第１部分１９ａの上面に絶縁性埋込領域６３の第１コンタクト開口６３ａを介して接触を成す第１オーミック電極４５ａを形成すると共に、第１エリア１３ａ上の半導体メサ１９間の素子分離メサ２５の上面に絶縁性埋込領域６３の第３コンタクト開口６３ｃを介して接触を成す第２オーミック電極４５ｂを形成する。

【0084】

これらの説明から理解されるように、基板生産物を準備するために、工程Ｓ１０１から工程Ｓ１０８の作製過程を利用でき、また工程Ｓ２０１から工程Ｓ２０９の作製過程を利用できる。図１７は、工程Ｓ１０１から工程Ｓ１０８の作製過程から得られる基板生産物を示す。図１７の（ａ）部は、第２エリア１３ｂにおける生産物の断面を示し、図１７の（ｂ）部は、第１エリア１３ａにおける生産物の断面を示す。下部絶縁体領域７１は、第２エリアにおいて第２部分１９ｂ上に設けられた被覆層４７と、第１エリア１３ａにおいて第１部分１９ａの上面に到達する第１開口７１ａと、第１エリア１３ａにおいて素子分離メサ２５の上面に到達する第３開口７１ｃとを含む。

【0085】

工程Ｓ３０２では、図１８に示されるように、基板生産物の作製のために、第１オーミック電極４５ａといった電極に接続されるように、下部絶縁体領域７１上を延在する配線電極７３を形成する。配線電極７３は、メッキパターンを規定するパターンマスク７５を用いて形成される。パターンマスク７５は、第１エリア１３ａ上の第１オーミック電極４５ａに接続される配線電極のための第１開口７５ａ及び第２オーミック電極４５ｂに接続される配線電極のための第２開口７５ｂを有する。パターンマスク７５を用いたメッキ工程により、パターンマスク７５によって規定された開口部分に配線電極７３が形成される。メッキ工程では、例えば金（Ａｕ）をメッキにより成長させることができる。配線電極７３は、第１エリア１３ａ上の第１オーミック電極４５ａに第１開口７１ａを介して繋がる第１配線電極部分７３ａ（７３）、第２オーミック電極４５ｂに第２開口７１ｂを介して繋がる第２配線電極部分７３ｂ（７３）を含む。メッキ工程の後に、パターンマスク７５を除去する。この工程の結果、上記の基板生産物が作製される。

【0086】

以下の説明では、工程Ｓ１０１から工程Ｓ１０８の作製過程を適用して作製された基板生産物に、引き続く工程を適用する、図１８を参照すると、下部絶縁体領域７１は絶縁性埋込領域３１を含み、第１エリア１３ａにおいて第１部分１９ａの上面に到達する第１開口７１ａと、第２エリアにおいて第２部分１９ｂの上面に到達する第２開口７１ｂと、第１エリア１３ａにおいて素子分離メサ２５の上面に到達する第３開口７１ｃとを有する。下部絶縁体領域７１は第３エリア１３ｃにおいて第３部分１９ｃの上面を被覆する。この半導体光素子１１を作製する方法によれば、半導体光素子のための絶縁性埋込領域３１の第２開口３１ｂが、半導体メサ１９の第２部分１９ｂからコンタクト層２１ｄの一部又は全部を除するために用いられる。絶縁性埋込領域３１の第１開口３１ａが、半導体メサ１９の第１部分１９ａ内のコンタクト層２１ｄへの接続のために用いられる。

【0087】

工程Ｓ３０３では、図１９に示されるように、基板生産物上に上部絶縁体領域７７を形成する。図１９の（ａ）部は、半導体メサ１９の第２部分１９ｂを表す断面を示し、図１９の（ｂ）部は、半導体メサ１９の第１部分１９ａを表す断面を示す。本実施例では、基板生産物上に第２絶縁層７９を成長する。第２絶縁層７９は、例えばシリコン系無機絶縁膜であることができ、具体的にはシリコン酸化物（例えばＳｉＯ_２）等であることができる。具体的には、図１９の（ｂ）部に示されるように、配線電極７３の表面を覆っている。半導体光素子１１の埋込領域のための第２樹脂体８１を第２絶縁層７９上に形成する。第２樹脂体８１の形成は、例えば塗布工程及び塗布後の熱処理工程を含む。第２樹脂体８１は、例えばベンゾシクロブテン（ＢＣＢ）等であることができる。第２樹脂体８１上に第３絶縁層８３を成長する。第３絶縁層８３は、例えばシリコン系無機絶縁膜であることができ、具体的にはシリコン酸化物（例えばＳｉＯ_２）等であることができる。本実施例では、第２絶縁層７９、第２樹脂体８１及び第３絶縁層８３が、上部絶縁体領域７７を構成する。第２絶縁層７９の厚さは、例えば０．１〜０．５μｍ程度であり、第３絶縁層８３の厚さは、例えば０．１〜０．５μｍ程度である。２層の樹脂体を備える半導体光素子１１において、第２樹脂体８１の厚さは、半導体メサ１９上において、例えば１．０〜４．０μｍ程度であり、一方、樹脂体２９の厚さは、素子分離メサ２５上において、例えば３．０〜７．５μｍ程度である。半導体メサ１９の高さは、例えば２．０〜３．５μｍ程度である。樹脂体２９の厚さは第２樹脂体８１の厚さより大きいことが良い。

【0088】

第２樹脂体８１は、基板生産物の全体にわたって形成されて、下部絶縁体領域７１の第３開口７１ｃを埋め込むので、第２樹脂体８１の表面は、生産物の全体にわたって実質的に平坦であることができる。二度の樹脂塗布に起因して、第３開口７１ｃの外側の素子分離メサ２５上には、第１絶縁層２７、樹脂体２９及び被覆層４７、第２絶縁層７９、第２樹脂体８１及び第３絶縁層８３が順に配列されている。一方、第３開口７１ｃでは、二度の樹脂の塗布を行ったけれども、第２絶縁層７９、第２樹脂体８１及び第３絶縁層８３が、第２配線電極部分７３ｂ（７３）上に順に配列されて、より簡素な層間構造が形成されている。また、第１配線電極部分７３ａ（７３）上には、第２絶縁層７９、第２樹脂体８１及び第３絶縁層８３が順に配列されている。

【0089】

工程Ｓ３０４では、図２０に示されるように、上部絶縁体領域７７に第１スルーホール７７ａ及び第２スルーホール７７ｂを形成する。図２０の（ａ）部は、半導体メサ１９の第２部分１９ｂを表す断面を示し、図２０の（ｂ）部は、半導体メサ１９の第１部分１９ａを表す断面を示す。スルーホールの形成のために、スルーホールマスク８５を形成する。スルーホールマスク８５の材料は、例えばレジストであることができる。スルーホールマスク８５を用いたドライエッチングにより、上部絶縁体領域７７を加工する。第１スルーホール７７ａ及び第２スルーホール７７ｂは、それぞれ、第１配線電極部分７３ａ及び第２配線電極部分７３ｂに到達する。二度の樹脂の塗布を行ったけれども、第１配線電極部分７３ａ及び第２配線電極部分７３ｂ上には、第２絶縁層７９、第２樹脂体８１及び第３絶縁層８３からなる積層体が設けられている、スルーホール形成のためのエッチングは、ＣＦ_４、Ｏ_２ガスを用いたドライエッチングを用いて行われる。第１スルーホール７７ａ及び第２スルーホール７７ｂを形成した後に、スルーホールマスク８５を除去する。

【0090】

工程Ｓ３０５では、図２１及び図２２に示されるように、第１スルーホール７７ａ及び第２スルーホール７７ｂを形成した後に、上部絶縁体領域７７上に導電体８７を形成する。図２１の（ａ）部は、半導体メサ１９の第２部分１９ｂを表す断面を示し、図２１の（ｂ）部は、半導体メサ１９の第１部分１９ａを表す断面を示す。図２２は、半導体メサ１９の第３部分１９ｃを表す断面を示す。本実施例では、第２メッキマスク８９を用いて導電体８７をメッキ法により作製する。導電体８７が、上部絶縁体領域７７のシリコン系無機絶縁体上に形成されるとき、その下地に対して良好な密着性を提供できる。具体的には、導電体８７は金（Ａｕ）を備えることができる。導電体８７の第１導体部８７ａは、半導体メサ１９の第１部分１９ａ及び第１エリア１３ａ上に位置する第１配線電極部分７３ａに第１スルーホール７７ａを介して接続されるように形成され、また第２導体部８７ｂは、素子分離メサ２５及び第１エリア１３ａ上に位置する第２配線電極部分７３ｂに第２スルーホール７７ｂを介して接続されるように形成される。また、導電体８７の第３導体部８７ｃは、半導体メサ１９の第３部分１９ｃ上を延在するように形成され、必要な場合には、半導体メサ１９の第２部分１９ｂ上を延在するように形成される。

【0091】

この半導体光素子１１を作製する方法によれば、基板生産物の準備に際して、半導体メサ１９を形成した後に、半導体メサ１９の側面及び半導体主面を覆う構造物（例えば、下部絶縁体領域７１）を用いて、第２部分１９ｂからコンタクト層２１ｄの一部又は全部を除くための加工を行う。この加工に際して構造物（例えば、下部絶縁体領域７１）の被覆のお陰で、半導体メサ１９の第２部分１９ｂ内のコンタクト層２１ｄの一部又は全部が、第２部分１９ｂ内のコンタクト層２１ｄ以外の半導体層並びに第１部分１９ａ及び第３部分１９ｃに対して選択的に除かれる。この加工工程の結果、半導体メサ１９の第１部分１９ａ及び第３部分１９ｃではコンタクト層２１ｄが元のまま残されており、第２部分１９ｂでは加工の結果としてコンタクト層２１ｄの一部又は全部が除去されている。半導体メサ１９を形成した後における上記加工に際して構造物（例えば、下部絶縁体領域７１）が半導体主面を覆うので、コンタクト層２１ｄの有無の切り替えは、半導体メサ１９の上面に位置する。これ故に、半導体メサ１９を形成する工程を備える既存の工程フロー内に、上記の加工処理（コンタクト層２１ｄの加工処理）を取り込める。

【0092】

半導体光素子１１において、半導体メサ１９のコンタクト層２１ｄ内のドーパントに起因する光吸収が第２部分１９ｂにおいて低減されている。一方、半導体メサ１９の第１部分１９ａのコンタクト層２１ｄは、半導体積層と電極との電気接触を良好にする。また、絶縁性埋込領域３１、第１オーミック電極４５ａ、及び配線電極７３上に上部絶縁体領域７７を形成するので、半導体メサ１９は、半導体メサ１９の第２部分１９ｂ又は第３部分１９ｃ上を延在する導電体８７から上部絶縁体領域７７によって隔置される。導電体８７は、半導体メサ１９を横切るために上部絶縁体領域７７上を延在できる。

【0093】

図２３及び図２４は、上記の工程によって作製される半導体光素子を模式的に示す図面である。図２３の（ａ）部は、半導体メサ１９の第２部分１９ｂに係る素子断面を示し、図２３の（ｂ）部は、半導体メサ１９の第１部分１９ａに係る素子断面を示す。図２４は、半導体メサ１９の第３部分１９ｃに係る素子断面を示す。半導体光素子１１は、半導体メサ１９と、上部絶縁体領域７７と、第１オーミック電極４５ａと、導電体８７とを備える。半導体メサ１９は、半導体主面１３ｄの第１エリア１３ａ、第２エリア１３ｂ、及び第３エリア１３ｃ上にそれぞれ設けられた第１部分１９ａ、第２部分１９ｂ及び第３部分１９ｃを有する。下部絶縁体領域７１は、絶縁性埋込領域３１及び被覆層４７を含む。絶縁性埋込領域３１は、半導体メサ１９上及び半導体主面１３ｄ上に設けられた第１絶縁層２７、並びに第１絶縁層２７上に設けられた埋込領域（例えば、樹脂体２９）を含み、絶縁性埋込領域３１は、半導体メサ１９の第１部分１９ａ上に位置する第１開口３１ａ及び半導体メサ１９の第２部分１９ｂ上に位置する第２開口３１ｂを有する。被覆層４７は、絶縁性の材料からなり、絶縁性埋込領域３１上に設けられて、これにより第２開口３１ｂを覆う。第１オーミック電極４５ａは、絶縁性埋込領域３１の第１開口３１ａを介して半導体メサ１９の第１部分１９ａに接触を成す。上部絶縁体領域７７は、絶縁性埋込領域３１、被覆層４７、及び第１オーミック電極４５ａ上に設けられる。導電体８７は、上部絶縁体領域７７上に設けられ、第２エリア１３ｂ又は第３エリア１３ｃ上において半導体メサ１９を横切るように延在する。半導体メサ１９の第１部分１９ａ及び第３部分１９ｃはコンタクト層２１ｄを含み、第２部分１９ｂはコンタクト層を含まない。絶縁性埋込領域３１は、ＢＣＢといった第１樹脂を備え、上部絶縁体領域７７は、ＢＣＢといった第２樹脂を備える。この半導体光素子１１によれば、導電体８７は、上部絶縁体領域７７及び絶縁性埋込領域３１上を延在して、半導体メサ１９を横切ることができる。

【0094】

図２５は、マッハツェンダ変調器のアーム導波路の導波路軸の方向にとられた素子断面を示す図面である。図２５に示される実施例では、半導体メサ１９における切り替えは、第１部分１９ａと第２部分１９ｂとの間に第３部分１９ｃが設けられている。第１オーミック電極４５ａが第１開口３１ａを介して第１部分１９ａに接触を成しており、また第２部分１９ｂに先立つ第３部分１９ｃ上において終端している。第２開口３１ｂは、第２部分１９ｂ上に設けられ、第２部分１９ｂと第３部分１９ｃとの境界で終端している。

【0095】

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

【産業上の利用可能性】

【0096】

以上説明したように、本実施形態によれば、半導体メサにおける最上部分を所望のエリアにおいて除去することを可能にする、半導体光素子を作製する方法が提供される。また、本実施形態によれば、所望の部分にコンタクト層を備えない半導体メサを含む半導体光素子が提供される。

【符号の説明】

【0097】

１１…半導体光素子、１３…基板、１３ａ…第１エリア、１３ｂ…第２エリア、１３ｃ…第３エリア、１３ｄ…半導体主面、１９…半導体メサ、１９ａ…第１部分、１９ｂ…第２部分、１９ｃ…第３部分、２７…第１絶縁層、２９…樹脂体、３１…絶縁性埋込領域、３１ａ…第１開口、３１ｂ…第２開口、４５ａ…第１オーミック電極、４５ｂ…第２オーミック電極、４７…被覆層、５３…導電体、７１…下部絶縁体領域、７７…上部絶縁体領域、８７…導電体。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】