特許 6590147 導波路型光メモリ素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6590147

(24)【登録日】2019年9月27日

(45)【発行日】2019年10月16日

(54)【発明の名称】導波路型光メモリ素子

(51)【国際特許分類】

   G02F 1/095 20060101AFI20191007BHJP

   G02B 6/126 20060101ALI20191007BHJP

   G02B 6/12 20060101ALI20191007BHJP

   G11B 11/105 20060101ALI20191007BHJP

【ＦＩ】

   G02F1/095

   G02B6/126

   G02B6/12 367

   G11B11/105 501A

   G11B11/105 506D

【請求項の数】8

【全頁数】11

(21)【出願番号】特願2015-189874(P2015-189874)

(22)【出願日】2015年9月28日

(65)【公開番号】特開2017-67843(P2017-67843A)

(43)【公開日】2017年4月6日

【審査請求日】2018年8月9日

(73)【特許権者】

【識別番号】304021417

【氏名又は名称】国立大学法人東京工業大学

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100092624

【弁理士】

【氏名又は名称】鶴田 準一

(74)【代理人】

【識別番号】100114018

【弁理士】

【氏名又は名称】南山 知広

(74)【代理人】

【識別番号】100165191

【弁理士】

【氏名又は名称】河合 章

(74)【代理人】

【識別番号】100119987

【弁理士】

【氏名又は名称】伊坪 公一

(72)【発明者】

【氏名】庄司 雄哉

(72)【発明者】

【氏名】水本 哲弥

【審査官】 廣崎 拓登

(56)【参考文献】

【文献】 国際公開第２００９／１０７１９４（ＷＯ，Ａ１）

【文献】 特開２０１４−２１１５５０（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１２／０２３６３８９（ＵＳ，Ａ１）

【文献】 C. Rios, et al.，"Integrated all-photonic non-volatile multi-level memory"，Nature Photonics，２０１５年 ９月２１日，Vol.9，pp.725-732

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０２Ｂ ６／１２− ６／１４

Ｇ０２Ｆ １／００− １／１２５

１／２１− ７／００

Ｇ１１Ｂ １１／００−１３／０８

Ｇ１１Ｃ １１／１８−１１／３０

１１／４２−１３／０６

２５／００

ＪＳＴＰｌｕｓ／ＪＳＴ７５８０（ＪＤｒｅａｍＩＩＩ）

ＩＥＥＥ Ｘｐｌｏｒｅ

Ｇｏｏｇｌｅ Ｓｃｈｏｌａｒ

(57)【特許請求の範囲】

【請求項1】

シリコンオンインシュレータ（ＳＯＩ）構造のシリコン層で形成された光導波路と、
前記光導波路の一部分上に少なくとも磁気光学層によって形成した記憶領域と、を備え、
前記記憶領域は入力光の吸収によって発熱し前記磁気光学層をキュリー温度以上に加熱する、導波路型光メモリ素子。

【請求項2】

請求項１に記載の導波路型光メモリ素子において、前記記憶領域にはさらに入力光の吸収によって発熱する発熱層を備える、導波路型光メモリ素子。

【請求項3】

請求項２に記載の導波路型光メモリ素子において、前記記憶領域における前記磁気光学層はＣｏＦｅ₂Ｏ₄で形成され、前記発熱層は金属酸化物で形成される、導波路型光メモリ素子。

【請求項4】

請求項１乃至３の何れか一項に記載の導波路型光メモリ素子において、前記光導波路は、入力用の第１の直線導波路と出力用の第２の直線導波路と前記第１、第２の直線導波路間に配置されたリング導波路とを備え、前記記憶領域は前記リング導波路の一部分上に形成される、導波路型光メモリ素子。

【請求項5】

請求項１乃至３の何れか一項に記載の導波路型光メモリ素子において、前記光導波路はマッハツェンダー型干渉計を構成し、前記記憶領域は前記マッハツェンダー型干渉計の一方の分岐導波路の一部分上に形成され、さらに、前記記憶領域まで書き込み光をガイドするための書き込み用光導波路を備える、導波路型光メモリ素子。

【請求項6】

請求項４に記載の導波路型光メモリ素子において、前記第１の直線導波路は、書き込み用の光入端子と読み出し用の参照光入力端子とを備える、導波路型光メモリ素子。

【請求項7】

請求項５に記載の導波路型光メモリ素子において、前記マッハツェンダー型干渉計の光入力端子は読み出し用の参照光入力端子を構成する、導波路型光メモリ素子。

【請求項8】

請求項１乃至７の何れか一項に記載の導波路型光メモリ素子を複数個シリコン基板上に実装して構成した、多ビット構造光メモリ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、磁気光学効果、特に非相反移相効果を利用した、導波路型光メモリ素子に関する。

【背景技術】

【0002】

光通信等において、光バケット信号の衝突を回避するため、データのバッファリングやルーティング（経路制御）処理が必要となる。低速の光通信では、光−電気変換（光→光検出器→電気→メモリ→半導体レーザー→光）によりこれを行うことができる。しかしながら、４０Ｇ／１００Ｇｂｐｓの光通信等においては、１Ｔｂｐｓ程度の切り替え速度が必要で、従来の電子回路だけに信号処理を頼った手法では速度、消費電力の問題に行き当ってしまう。このため、光信号を光のままで信号処理を行う技術の実現が必要で、集積光デバイスによる光パケットスイッチが必要となる。

【0003】

光パケットスイッチは、パケット単位で光スイッチングを行うもので、最も効率の良い方法であるが、時間の粒度が非常に細かく、まだ実現に多くの課題を残している。特に、この方式では同時に同一の出力ポートを要求するパケットが到着したときの競合を解決する手段として、バッファへ記憶することが必須であり、従ってメモリが必要となる。

【0004】

これまでに、光ファイバ遅延線と光スイッチによる衝突回避を利用した光バーストスイッチ（特許文献１参照）も報告されているが、この方式ではバーストは光信号のまま中継するが、光メモリ素子がないため、ファイバーループの遅延量は固定でバースト制御であり、柔軟性に欠ける。またフォトニック結晶で構成した光メモリ素子を用いた光スイッチ（非特許文献１参照）も発表されているが、この光メモリ素子は揮発性のため、ＤＲＡＭのように状態維持のための常時の電源投入（以下、状態保持電力）が必要となり、電力を大きく消費する。

【0005】

従って、実用的な光パケットスイッチを実現するためには、光−電気変換を介さず光によって情報の書き込み読み出しを実現することが可能で、且つ不揮発性の光メモリが必須である。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００６−４１８９６号公報

【非特許文献】

【0007】

【非特許文献1】「Ｌａｒｇｅ−ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ ｏｆ ｗａｖｅｌｅｎｇｔｈ−ａｄｄｒｅｓｓａｂｌｅ ａｌｌ−ｏｐｔｉｃａｌ ｍｅｍｏｒｉｅｓ ｏｎ ａ ｐｈｏｔｏｎｉｃ ｃｒｙｓｔａｌ ｃｈｉｐ」 Ｋｕｒａｍｏｃｈｉ等、“Ｎａｔｕｒｅ Ｐｈｏｔｏｎｉｃｓ”、ｖｏｌ．８， Ｊｕｎｅ ２０１４

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、光−電気変換を介さずに光によって情報の書き込み、読み出しが可能で、且つ不揮発性の、新規な光メモリ素子を提供することを課題とする。

【課題を解決するための手段】

【0009】

上記課題を解決するために、本発明の導波路型光メモリ素子は、シリコンオンインシュレータ（ＳＯＩ）構造のシリコン層で形成された光導波路と、前記光導波路の一部分上に少なくとも磁気光学層によって形成した記憶領域とを備え、前記記憶領域は入力光の吸収によって発熱し前記磁気光学層をキュリー温度以上に加熱するように構成されている。

【0010】

上記の導波路型光メモリ素子において、前記記憶領域はさらに前記入力光の吸収によって発熱する発熱層を備えていても良い。前記記憶領域における前記磁気光学層はＣｏＦｅ₂Ｏ₄で形成され、前記発熱層は金属酸化物で形成されても良い。

【0011】

上記の導波路型光メモリ素子において、前記光導波路は、入力用の第１の直線導波路と出力用の第２の直線導波路と前記第１、第２の直線導波路間に配置されたリング導波路とを備え、前記記憶領域は前記リング導波路の一部分上に形成されて得る。

【0012】

上記の導波路型光メモリ素子において、前記光導波路はマッハツェンダー型干渉計を構成し、前記記憶領域は前記マッハツェンダー型干渉計の一方の分岐導波路の一部分上に形成され、さらに、前記記憶領域まで書き込み光をガイドするための書き込み用光導波路を備えていても良い。

【0013】

上記の導波路型光メモリ素子において、前記第１の直線導波路は、書き込み用の光入端子と読み出し用の参照光入力端子とを備えても良い。マッハツェンダー型干渉計を用いる場合は、当該干渉計の光入力端子を読取のための参照光入力端子としても良い。

【0014】

上記の導波路型光メモリ素子を複数個シリコン基板上に実装して多ビット構造の光メモリを構成しても良い。

【発明の効果】

【0015】

本発明の導波路型光メモリ素子は、シリコン光導波路の一部分上に、レーザー光の吸収によって発熱し磁気光学層をキュリー温度以上に加熱する記録領域を備えている。磁気光学層の加熱に同期して外部磁場を記憶領域に印加すると、印加された磁場の磁化方向が磁気光学層に記録され、キュリー温度磁気記録が行われる。外部磁場が、光導波路を伝搬する光（ＴＭ偏光）の伝搬方向に直交する磁化方向を有する場合、磁場の印加によって伝搬光に非相反移相効果、即ち、磁化方向依存性の位相変化が生じる。従って、本発明では、光の伝搬方向に直交し且つ互いに対向する二方向の磁場を記憶領域にキュリー温度磁気記録することにより、「０」、「１」の書込みを行い、このような磁化方向の違いに基づく位相変化を利用して、書きこまれた情報を読み出すようにしている。

【0016】

例えば、本発明の導波路光メモリ素子を、リング導波路とリング導波路を挟んで対向する第１、第２の直線導波路で構成されるリング型共振器において、リング導波路上に記憶領域を設けた構造とする。ここで、キュリー温度磁気記録された磁化方向によって生じる伝搬光の位相変化を含んだ、リング導波路の総合位相差が０（または２πの整数倍）となるように、記憶領域の形状を設計しておくと、リング共振器は共振し、入力された参照光を外部へ光出力する（「１」の出力）。一方、反対方向の磁場を記憶していると、位相変化が異なるために、リング導波路の総合位相差は０とはならず（または、≠２ｍπ、ｍは任意の整数）、共振しない。従って外部出力はない（「０」の出力）。このようにして、キュリー温度磁気記録された異なる二つの磁気方向を、「１」、「０」として読み出すことができる。なお、リング型共振器のＱ値は高く、わずかな位相差でも共振しないので、高感度の光メモリ素子を形成することができる。

【0017】

ＭＺＩ光干渉計の一方の分岐導波路の途中に記憶領域を設けた、本発明の導波路光メモリ素子では、光導波路による書き込み光の光吸収による熱発生とそれに同期した外部磁場印加によるキュリー温度磁気記録を行う。ＭＺＩ光干渉計では、分岐導波路間の位相差に依存して出力強度が変化するので、記憶領域の磁気光学材料の一方の磁化方向に対して、分岐導波路間の位相差がπになるように記憶領域を設計すると、出力光（読み出し光）は「０」となり、他方（反対）の磁化方向の場合に位相差が「０」（または２πの整数倍）となるように設計すると出力光は「１」となる。

【0018】

以上の様に、本発明の導波路型光メモリ素子では、光−電気変換を行うことなく光によって書き込み読み出しができるので、高速動作が可能である。また、磁気光学効果を利用した不揮発性メモリであるため、状態保持電力を必要とせず、電力消費の小さい光メモリを実現することができる。

【図面の簡単な説明】

【0019】

【図1】本発明の第１の実施形態に係る導波路型光メモリ素子の概略構成を示す図。

【図2】図１に示す記憶領域の断面構造を示す図。

【図3】磁気光学層材料の結晶構造を示す図。

【図4】第１の実施形態に係る導波路型メモリ素子への書き込み操作を説明するための図。

【図5】第１の実施形態に係る導波路型光メモリ素子へのリセット操作を説明するための図。

【図6】第１の実施形態に係る導波路型光メモリ素子からの「１」の読み出し操作を説明するための図。

【図7】第１の実施形態に係る導波路型光メモリ素子からの「０」の読み出し操作を説明するための図。

【図8】第１の実施形態に係る導波路型光メモリ素子によって構成した多ビット構造光メモリの概略構成を示す図。

【図9】本発明の第２の実施形態に係る導波路型光メモリ素子の概略構成を示す図。

【発明を実施するための形態】

【0020】

以下に、図面を参照して、本発明の種々の実施形態に係る導波路型光メモリ素子の構成およびその動作について説明する。

【0021】

図１は、本発明の第１の実施形態に係る導波路型光メモリ素子１０の概略構成を示す斜視図であり、本実施形態では、リング型共振器を利用して光メモリ素子を構成している。図１において、１はＳｉＯ₂等の絶縁層で構成されるクラッド層であり、その上に形成されるシリコン基板とともにいわゆるＳＯＩ（シリコンオンインシュレータ）基板を構成する。２は、ＳＯＩ基板１上に形成されたシリコン基板から形成されるリング導波路であり、半径がμｍオーダー（例えば５μｍ）のリング状に形成されている。３、４は、リング導波路２を挟んで形成された第１、第２の直線導波路であり、第１の直線導波路３は書き込み光入力用の第１の入力端子３ａおよび参照光入力用の第２の入力端子３ｂを備え、第２の直線導波路４は少なくとも１個の読み出し端子４ａを備えている。この光メモリ素子の大きさは、全体で数１０μｍ程度である。

【0022】

リング導波路２は、第１、第２の直線導波路３、４とともにリング型共振器（波長フィルタ）を構成する。即ち、特定の波長、例えば光通信用の波長帯１．５５μｍの光が第１の直線導波路３に入力された場合、共振してその波長の光を第２の直線導波路４に出力するように設計されている。図１では、第１、第２の直線導波路３、４とリング導波路２の端部とが離れているように描かれているが、実際は、リングの端から５０ｎｍまで直線導波路を近接させたカプラとなっている。リング型共振器で大きな共振効率を得るためには、直線導波路とリング間のカプラによる光結合はむしろ小さい方が良く、実際に制作すると直線導波路３、４とリング導波路２を単に近接させた形状となる。５はリング導波路の一部分上に形成した記憶領域を示している。

【0023】

図２に、この記憶領域５の断面形状を示す。図２において、５０はリング導波路２の一部であり、ＳＯＩ基板１上のシリコン光導波層の一部である。５１は光導波層５０上に形成された中間層であり、この実施形態ではＭｇＯで形成されている。中間層５１は光導波路５０上に磁気光学層を形成するにあたって、磁気光学層５２の結晶性を高めるために導入されたものであり、原理上はなくても良い。磁気光学層５２は、磁気光学効果が大きく且つキュリー点の低い材料、例えばＣｏＦｅ₂Ｏ₄で形成されるが、キュリー温度操作のために、他の元素を添加し、あるいは一部の元素を他の元素と置換した構造を有していても良い。

【0024】

５３は発熱層であり、例えば、光の吸収、発熱効率の高いＴｉＯ₂等の金属酸化物で形成される。発熱層５３は、リング導波路２を伝搬する光の少なくとも一部を吸収して発熱し、磁気光学層５２をキュリー温度以上に加熱するために設けられている。磁気光学層５２がキュリー温度以上に熱せられると、磁気光学層５２が本来有していた磁化方向が消失し、外部磁界方向に磁化される。この磁化方向は、磁気光学層５２の温度が低下してキュリー温度以下となった場合でもそのまま保持される。

【0025】

本実施形態では、光メモリ素子への情報の書き込み、読み出しを同じ波長の光で行うことを想定しているために、磁気光学層５２としては光の吸収が小さい（低損失）材料が好ましい。なお、図示はしていないが、記憶領域５を含むリング導波路２、第１、第２の直線導波路３、４の全体は、ＳｉＯ₂等で形成される第２のクラッド層によって被覆されている。なお、図２に示す実施形態では、記憶領域５を少なくとも磁気光学層５２と発熱層５３を積層して形成しているが、磁気光学層５２自体をキュリー温度が低い材料で形成すれば、磁気光学層５２自身の光吸収による発熱により、磁気光学層５２がキュリー温度以上となって磁気光学効果を発現する。従ってその場合は、別個に発熱層を設ける必要が無い。

【0026】

図１において、６は、リング導波路２の記憶領域５の上に、外部より印加される磁場を示す。記憶領域５には、後述する情報の書き込み、リセットのために、磁気光学層５２のキュリー温度以上の加熱と同期して、互いに反転する二方向の磁場が印加される。この磁場６は、さらに、リング導波路２の光の伝搬方向と直交する磁化方向を有している。

【0027】

図３は、磁気光学層５２の材料であるＣｏＦｅ₂Ｏ₄の結晶構造を示す。磁気光学層５２の材料としては、キュリー温度が低く且つ磁気光学効果の大きい材料であれば良く、ＣｏＦｅ₂Ｏ₄に限定されるものではない。しかしながら、ＣｏＦｅ₂Ｏ₄のキュリー温度は５２０［℃］であり、またファラデー回転係数は３７０００［ｄｅｇ／ｃｍ］であって、一般的な磁気光学材料であるＣｅ：ＹＩＧの４５００［ｄｅｇ／ｃｍ］と比べて大きなファラデー回転係数を有している。そのため、本発明の導波路型光メモリ素子の磁気光学層材料として適している。

【0028】

以下に、図４および５を参照して、図１に示す導波路型光メモリ素子１０へのキュリー温度磁気記録およびリセットについて説明する。図４は、書き込み操作を示している。この書き込みは、熱−磁気記録に基づいている。第１の直線導波路３の第１の入力端子１ａから書き込みのためのレーザー光を入力すると、このレーザー光は、第１の直線導波路３に光カップリングされたリング導波路２へ透過し、記憶領域５の発熱層５３に吸収されて磁気光学層５２を加熱する。この加熱で磁気光学層５２がキュリー温度以上となると、磁気光学層５２は本来の磁化方向を消失する。従って、加熱と同期して外部磁界Ｍを印加すると、磁気光学層５２は外部磁界の方向に磁化され、温度が低下した場合でもその磁化方向を記憶する。本実施形態では、この状態を情報「１」の書き込みとする。

【0029】

図５は、リセット操作（あるいは「０」の書込み）を示している。第１の直線導波路３の第２の入力端子３ｂからリセットのためのレーザー光を入力すると、第１の直線導波路３に光カップリングされたリング導波路２にレーザー光が透過し、記憶領域５の発熱層５３を加熱する。この加熱によって、磁気光学層５２がキュリー温度以上となり、本来の、あるいは書込まれていた磁化方向Ｍを消失する。従って、加熱と同期して書き込みのための外部磁界と反対方向の磁界−Ｍを印加すると、磁気光学層５２の磁化方向が反転し、書き込みがリセットされる。本実施形態では、この状態を情報「０」の書き込み、あるいはリセットとしている。

【0030】

図６は、図４および５に示す手順によって書きこまれた情報「１」、「０」を読み出すための動作原理を示している。一般に、リング導波路の偏光の伝搬係数は、磁化方向によって異なる。図６に示すように、外部磁界によって磁化された記憶領域５のＴＭモード偏光に対する伝搬定数をβ₁、その部分の長さをＬ_M、リング導波路２の記憶領域５以外の部分の伝搬定数をβ、その部分の長さをＬ、とすると、リング導波路２の総合位相差は、
βＬ＋β₁Ｌ_M
で示すことができる。この位相差が０または同位相のとき、即ち、
βＬ＋β₁Ｌ_M＝２ｍπ （ｍは任意の整数）
のとき、リング導波路２は参照光に共振し、参照光を第２の直線導波路４に伝達して出力させる。即ち、βＬ＋β₁Ｌ_M＝２ｍπとなるように記憶領域５および外部磁場の方向を設計しておくことによって、参照光の入力により、書き込まれた情報「１」が出力される。

【0031】

一方、図７に示すように、リセット操作によって、記憶領域５が反対方向に磁化されている場合、その部分の伝搬係数はβ₀（≠β₁）で示される。従って、リング導波路２の総合位相差は、
βＬ＋β₀Ｌ_M≠２ｍπ
となり、共振しない。これによって、参照光は第２の直線導波路４に伝達されず、出力端子４ａからは光出力がない。即ち、情報「０」が出力される。

【0032】

リング型共振器は共振のＱ値は高く、従ってわずかな位相差でも共振しないので、情報の読み出しを高感度で行うことができる。

【0033】

図４および５に示す書き込み、リセット操作において、書き込み光とリセット光を第１の直線導波路３の異なる入力端子から導入しているが、同一の入力端子から導入することも可能である。しかしながら、異なる入力端子から導入した方が書き込み、リセットの効率が良い。その理由は次のとおりである。

【0034】

理想的には、磁性体が磁化されたリング導波路では、
・情報「０」を記憶した磁化状態では「右回り」で共振するため、リングの左上から右上に光は透過せず、
・情報「１」を記憶した磁化状態では「左周り」で共振するため、リングの左上から右上に光が透過するので、これによって読み出し動作が可能となる。

【0035】

書き込み光やリセット光は、リング導波路で共振した方が発熱の効率は高まるので、
・書き込みは、情報「０」を「１」に書き換えることであり、従って左下から書き込み光を導入して右回り共振を起こし、
・リセットは、情報「１」を「０」入力書き換えることであり、従って左上からリセット光を導入して左回り共振を起こす。これによって、効率の良い書き込み、リセットが可能となる。

【0036】

図８は、本発明の他の実施形態に係る多ビット構造光メモリ３０の概略構造を示す。この光メモリ３０は、図１、２に示した光メモリ素子１０を、シリコン基板上に複数個並列して実装した構成を有する。図８において、１２は、個々の光メモリ素子１０の書き込み用入力端子を共通に接続する導波路であって、その一端は外部光入力端子１４を構成する。書き込み光データ（例えば、１０１１０・・・）は、光入力端子１４から光メモリ内へシリアルに導入される。また、個々の光メモリ素子１０の書き込み用光入力端子は、シリアル―パラレル変換器１６を介して個別の外部ゲートパルス入力端子１６に光接続されている。

【0037】

個々の光メモリ素子１０の参照光入力端子は、個別の外部端子１８に光接続され、光メモリ素子１０の読み出し操作のための参照光およびリセット操作のためのリセット光が入力される。さらに、個々の光メモリ素子１０の読み出し端子は、共通の読み出し用導波路２０に個別のパラレル―シリアル変換器（例えば、受動カプラ）２２を介して光接続され、光メモリの外部出力端子２４を介して外部に出力される。書き込み、リセット操作のための外部磁場Ｍ、−Ｍは、全ての光メモリ素子１０に一斉に印加される。

【0038】

上記光メモリ３０をパケット通信用の光スイッチとして用いる場合、パケット長に対応した数（イーサネット（登録商標）では可変長、最大１５１８バイト）の光メモリ素子を、図８に示すように並列に並べる。リセット操作は全ての光メモリ素子１０に対して一斉におこない、書き込みは必要なビットのみを選択して行う。従って、外部磁場を与えるコイルは１個で良い。また、この光スイッチの全体のサイズは、リング型共振器の数で決まる。リング型共振器または後述するＭＺＩ干渉計のサイズは数十μｍであり、例えば２０μｍサイズの干渉計を１５００個一列に並べるとその長さは３０ｍｍとなる。あるいは、２０μｍサイズの干渉計を縦５０個×横３０個とすると、面積１ｍｍ角以内となる。

【0039】

以上の様に、図８の多ビット構造光メモリでは、微小面積で、光信号を電気信号に変換することなく磁気的にデータを記憶し、任意の時間、タイミングで記憶したデータのバッファリングやルーティング処理を高速で行うことができる。また、磁気記憶であるので、書き込まれたデータを保持するための状態保持電力を必要とせず、省電力の多ビット構造光メモリを提供することができる。

【0040】

図９は、本発明のさらに他の実施形態に係る導波路型光メモリ素子４０の概略構成を示す斜視図である。本実施形態では、マッハツェンダー型干渉計（ＭＺＩ）とその一方の分岐導波路の途中に設けた記憶領域とで構成され、この記憶領域は、図２に示したものと同じ構成を有している。本実施形態でも、記憶領域を反転する二方向に磁化することによって、情報を書き込むようにしている。

【0041】

図９において、３１は図１、２の光メモリ素子と同様のＳＯＩ構造におけるクラッド層であり、その上にシリコンで形成された導波路が形成されている。３２は入力光導波路、３３は出力光導波路、３４、３５は分岐光導波路である。

【0042】

本実施形態に係る光メモリ素子３０は、一方の分岐光導波路３５上に記憶領域３６を設け、記憶領域３６に書き込み光およびリセット光を導入するための書き込み、リセット用導波路３７を設けている。記憶領域３６は、図１、２に示したリング型共振器を用いる光メモリ素子１０の記憶領域と同じ材料、構造を有している。図１、２の光メモリ素子１０と同様に、記憶領域３６には、光の伝搬方向に直交する方向の外部磁場Ｍ、−Ｍが印加される。これにより、非相反移相効果が発現し、磁化方向依存の位相変化が生じる。この磁化方向は、記憶領域の磁気光学層をキュリー温度以上とすることによって、記憶される。

【0043】

ＭＺＩ光干渉計では、分岐光導波路間の位相差に依存して出力強度が変化する。従って、例えば、記憶領域の磁気光学材料のある磁化方向において分岐光導波路の合波点での位相差がπ（またはπの整数倍）となるように設計しておくと、出力光（読み出し光）は「０」、反対の磁化方向の場合に位相差が０（または２πの整数倍）となるように設計すると、出力光は「１」となる動作を与えることができる。

【0044】

図９に示すＭＺＩ干渉計を利用した導波路型光メモリ素子を用いて、図１の導波路型光メモリ素子の場合と同様に、多ビット構造光メモリを構成することができることは勿論である。

【0045】

なお、ＭＺＩ干渉計において非相反移相効果を利用した光アイソレータについては、本出願人による特願２０１４−０４５５４４および特許第５１８２７９９号に記載されている。

【0046】

以上の様に、本発明の導波路型光メモリ素子では、光−電気変換を行うことなく、光によって書きこみ読出しを行うことが可能であり、従って、高速の光パケットスイッチを実現できる。さらに、書きこまれた情報は不揮発性であり、ＤＲＡＭのような状態保持電力を必要としないので、省電力の光パケットスイッチを実現可能である。

【符号の説明】

【0047】

１ クラッド層
２ リング導波路
３、４ 直線導波路
５ 記憶領域
１０ 導波路型光メモリ素子
３０ 多ビット構造光メモリ
４０ 導波路型光メモリ素子
５０ シリコン層
５１ 中間層
５２ 磁気光学層
５３ 発熱層
Ｍ、−Ｍ 外部磁場

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】