特許 6591912 半導体素子パッケージおよび半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6591912

(24)【登録日】2019年9月27日

(45)【発行日】2019年10月16日

(54)【発明の名称】半導体素子パッケージおよび半導体装置

(51)【国際特許分類】

   H01L 23/02 20060101AFI20191007BHJP

   H01L 23/12 20060101ALI20191007BHJP

【ＦＩ】

   H01L23/02 H

   H01L23/12 301C

【請求項の数】6

【全頁数】12

(21)【出願番号】特願2016-34198(P2016-34198)

(22)【出願日】2016年2月25日

(65)【公開番号】特開2017-152560(P2017-152560A)

(43)【公開日】2017年8月31日

【審査請求日】2018年10月10日

(73)【特許権者】

【識別番号】000006633

【氏名又は名称】京セラ株式会社

(72)【発明者】

【氏名】川頭 芳規

【審査官】 河合 俊英

(56)【参考文献】

【文献】 特開２００３−２４９５９６（ＪＰ，Ａ）

【文献】 特開２００９−１５８５１１（ＪＰ，Ａ）

【文献】 特開２００７−２６６４１７（ＪＰ，Ａ）

【文献】 特開２００２−１９０５４１（ＪＰ，Ａ）

【文献】 特開２００７−２３５１４９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２３／０２

Ｈ０１Ｌ ２３／１２

(57)【特許請求の範囲】

【請求項1】

板状の第１誘電体層と、
前記第１誘電体層の第１面に配設され、一端部に端子接続部を有する信号導体配線と、
前記第１誘電体層の前記第１面に配設され、前記信号導体配線と所定幅の間隙を介して前記信号導体配線に沿って設けられる接地導体配線と、
前記第１誘電体層の前記第１面に対向する第２面に積層され、平面視で前記端子接続部に対応する部分に第１切欠きを有している第２誘電体層と、
前記第２誘電体層の前記第１誘電体層と反対側に積層され、平面視で前記第１切欠きと同じ部分に前記第１切欠きよりも大きく前記第１切欠きを取り囲むように配設されている第２切欠きを有する第３誘電体層と、
前記第１誘電体層と前記第２誘電体層とを貫通し、前記接地導体配線と導通して接地電位に接続される接地貫通導体と、
前記端子接続部に接続されたリード端子と、を含むことを特徴とする半導体素子パッケージ。

【請求項2】

前記第１誘電体層の前記第１面に配設される、前記信号導体配線の前記端子接続部と前記信号導体配線の他端部との間の配線部分を覆う帯状部を有する第４誘電体層をさらに含むことを特徴とする請求項１記載の半導体素子パッケージ。

【請求項3】

前記第２誘電体層と前記第３誘電体層との間に配設される、前記接地貫通導体と導通して接地電位に接続される接地導体層をさらに含むことを特徴とする請求項１または２記載の半導体素子パッケージ。

【請求項4】

前記信号導体配線の前記端子接続部の配線幅が、前記信号導体配線の前記端子接続部を除く他の部分の配線幅よりも大きいことを特徴とする請求項１〜３のいずれか１つに記載の半導体素子パッケージ。

【請求項5】

前記第２誘電体層は、平面視で前記端子接続部の一部と重なり、前記リード端子と離れて位置した張り出し部を有していることを特徴とする請求項１〜４のいずれか１つに記載の半導体素子パッケージ。

【請求項6】

請求項１〜５のいずれか１つに記載の半導体素子パッケージと、
前記第１誘電体層の前記第１面に搭載される半導体素子と、を含むことを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高周波信号を伝送する半導体素子パッケージおよび半導体装置に関する。

【背景技術】

【0002】

高周波信号処理用演算素子等の半導体素子、発光素子および受光素子等の光半導体素子、その他の各種半導体素子は、これら半導体素子を保護するとともに、半導体素子と外部の回路とを接続するために半導体素子パッケージに収納されて用いられる。

【0003】

半導体素子パッケージには、半導体素子と接続して電気信号を伝送する信号配線が設けられる。この信号配線は、特性インピーダンスが全長にわたって一定の値となることが要求される。信号配線中に特性インピーダンスが変化する部分が存在すると、その部分で信号の反射が生じる等して信号の伝送特性が劣化する。

【0004】

特許文献１記載の接続基板は、半導体素子または回路基板と信号線路または接地線路とが接続するための接続用バンプが設けられている。この場合、接続用バンプによって容量結合が大きくなって、インピーダンスの不整合が起きてしまうという問題がある。この問題に対して、接続用バンプが設けられる部分の絶縁基板の厚みを薄くし、容量結合を小さくしてインピーダンス不整合を緩和している。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００９−２８３９０３号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

高周波半導体素子を取り扱う半導体素子パッケージには、接地電位の安定性向上、伝送損失の低減などのために、接地貫通導体、いわゆるグランドビアが設けられる。接地貫通導体は、絶縁基板の厚みを薄くした部分から一定の距離を空けて設けるという制約があるため、特許文献１のように、容量結合を小さくしようとして絶縁基板の厚みを薄くする部分を形成すると、接地貫通導体の設ける領域が小さくなり、十分な信号伝送特性を得ることができない。

【課題を解決するための手段】

【0007】

本発明の一つの態様の半導体素子パッケージは、板状の第１誘電体層と、
前記第１誘電体層の第１面に配設され、一端部に端子接続部を有する信号導体配線と、
前記第１誘電体層の前記第１面に配設され、前記信号導体配線と所定幅の間隙を介して前記信号導体配線に沿って設けられる接地導体配線と、
前記第１誘電体層の前記第１面に対向する第２面に積層され、平面視で前記端子接続部に対応する部分に第１切欠きを有している第２誘電体層と、
前記第２誘電体層の前記第１誘電体層と反対側に積層され、平面視で前記第１切欠きと同じ部分に前記第１切欠きよりも大きく前記第１切欠きを取り囲むように配設されている第２切欠きを有する第３誘電体層と、
前記第１誘電体層と前記第２誘電体層とを貫通し、前記接地導体配線と導通して接地電位に接続される接地貫通導体と、
前記端子接続部に接続されたリード端子と、を含むことを特徴とする。

【0008】

また本発明の一つの態様の半導体装置は、上記の半導体素子パッケージと、
前記第１誘電体層の前記第１面に搭載される半導体素子と、を含むことを特徴とする。

【発明の効果】

【0009】

本発明の一つの態様の半導体素子パッケージによれば、第２誘電体層が張り出し部を有することにより、第１誘電体層と第２誘電体層とを貫通する接地貫通導体を、端子接続部に近付けて配設することができ、信号伝送特性を向上させることができる。

【0010】

また本発明の一つの態様の半導体装置によれば、上記の半導体素子パッケージを備えることにより、信号伝送特性が向上した半導体装置を提供することができる。

【図面の簡単な説明】

【0011】

【図1】本発明の実施形態である半導体素子パッケージを上面側から見た斜視図である。

【図2】半導体素子パケージを下面側から見た斜視図である。

【図3】半導体素子パッケージの平面図である。

【図4】図３の切断面線Ａ−Ａにおける半導体素子パッケージの部分拡大断面図である。

【図5】第１誘電体層の一部を拡大した平面図である。

【図6】第２誘電体層の一部を拡大した平面図である。

【図7】第３誘電体層の一部を拡大した平面図である。

【図8】誘電体基板の平面図であって、信号導体配線および接地導体配線を拡大し、各誘電体層を透視した平面図である。

【図9】半導体装置１００を示す断面図である。

【発明を実施するための形態】

【0012】

図１は、本発明の実施形態である半導体素子パッケージを上面側から見た斜視図であり、図２は、半導体素子パッケージを裏返して見た下面側の斜視図である。図３は、半導体素子パッケージの平面図であり、図４は、図３の切断面線Ａ−Ａにおける半導体素子パッケージの部分拡大断面図である。

【0013】

半導体素子パッケージ１は、誘電体基板２、信号導体配線３、接地導体配線４、枠部材５およびリード端子６を含む。

【0014】

誘電体基板２は、誘電体材料からなる矩形板状の基板であり、複数の誘電体層が積層されて成る。誘電体基板２の一方主面には、信号導体配線３および接地導体配線４が設けられている。本実施形態では、誘電体基板２の３つの辺において、それぞれ信号導体配線３および接地導体配線４が設けられている。信号導体配線３および接地導体配線４は、誘電体基板２の１つの辺のみに設けられていてもよく、２つの辺または４つの辺に設けられていてもよい。また、本実施の形態例のように、一つの場所に複数の信号導体配線３および接地導体配線４を並べて設けても良い。なお、図が煩雑化するのを避けるため、全ての信号導体配線３および接地導体配線４に符号を付していない。

【0015】

図５を参照すれば判るように、信号導体配線３は、例えば高周波信号などの信号伝送を行う配線であって、一端部３ａが誘電体基板２の辺近傍に位置し、他端部３ｂが一端部３ａよりも内方に位置するように設けられている。信号導体配線３は、一端部３ａにリード端子６が接続される端子接続部である接続パッドを有している。以下では、接続パッド３ａと記載する。

【0016】

信号導体配線３は、各信号導体配線３が独立した個別の電気信号を伝送してもよく、一対の信号導体配線として、互いに位相が逆の差動信号を伝送する差動信号配線であっても
よい。本実施の形態例においては、２本の信号導体配線３に差動信号を流す例を示している。２本の信号導体配線３の間には、細い接地導体配線４が設けられている。

【0017】

接地導体配線４は、一定の電位を維持するように設けられ、例えば接地電位に接続されている。接地導体配線４は、信号導体配線３と所定幅の間隙を介して信号導体配線３に沿って設けられる。接地導体配線４は、信号導体配線３と同様に、一端部４ａが誘電体基板２の辺近傍に位置し、他端部４ｂが一端部４ａよりも内方に位置するように設けられている。接地導体配線４は、一端部４ａにリード端子６が接続される接続パッドを有している。以下では、接続パッド４ａと記載する。

【0018】

信号導体配線３の接続パッド３ａと接地導体配線４の接続パッド４ａは、誘電体基板２の辺に平行な方向に配列され、本実施形態では、２つの接続パッド４ａの間に２つの接続パッド３ａが配設されて、差動信号線路として動作するようにされている。

【0019】

本実施形態では、信号導体配線３は略直線状に形成されている。接続パッド３ａは、リード端子６との接合強度を確保して接続する必要があるために、信号導体配線３の接続パッド３ａを除く他の部分に比べて配線幅が大きくなっている。この接続パッド３ａは、配線幅が相対的に大きいために、容量成分が大きくなり、接続パッド３ａの特性インピーダンスは、その他の配線部分の特性インピーダンスより低下する。さらに、接続パッド３ａにリード端子６が接続されると、接続パッド３ａおよびリード端子６の接続部と、その周囲との間に生じる容量成分が大きくなり、接続パッド３ａおよびリード端子６の接続部における特性インピーダンスはさらに低下することになる。

【0020】

接続パッド３ａおよびリード端子６の接続部における特性インピーダンスの低下の影響を小さくするために、誘電体基板２の接続パッド３ａとは反対側の部分に切欠きが設けられる。切欠きによって、接続パッド３ａ直下の誘電体厚みが薄くなり、誘電体基板２の誘電率に起因する容量成分を小さくすることができる。したがって、大きな線路幅とリード端子の接続による容量成分の増加と相殺させて、特性インピーダンスの低下を緩和することができる。この誘電体基板２の切欠きについて、以下で詳細に説明する。

【0021】

本実施形態の誘電体基板２は、第１誘電体層２１、第２誘電体層２２および第３誘電体層２３の３つの誘電体層が積層されて構成されている。さらに、誘電体基板２の主面上には、主面の４辺に沿った枠状に形成された第４誘電体層である枠部材５が設けられている。

【0022】

図５は、第１誘電体層の一部を拡大した平面図であり、図６は、第２誘電体層の一部を拡大した平面図であり、図７は、第３誘電体層の一部を拡大した平面図である。図５〜図７の平面図は、信号導体配線３および接地導体配線４が設けられた１つの辺部分を拡大して示している。また、図８は、誘電体基板２の平面図であって、信号導体配線３および接地導体配線４を拡大し、各誘電体層を透視した平面図である。図８には、各誘電体層に配設された信号導体配線３、接地導体配線４、接地貫通導体７、接地導体層８とともに、第２誘電体層２２に設けられた第１切欠き２２ａ、張り出し部２２ｂおよび第３誘電体層２３に設けられた第２切欠き２３ａのそれぞれの位置関係がわかるように、これらを重ねた透視図を示している。

【0023】

第１誘電体層２１は、板状に構成され、誘電体基板２の一方主面となる一方主面２１ａ（第１面２１ａ）を有している。すなわち、第１誘電体層２１の一方主面２１ａには、信号導体配線３および接地導体配線４が配設されている。図５に二点鎖線で仮想的に示しているように、枠部材５は、信号導体配線３の接続パッド３ａと他端部３ｂとの間の中間部分である配線部分３ｃを覆っている。信号導体配線３の配線部分３ｃは、第１誘電体層２
１と枠部材５との間に挟まれた内層配線部分として設けられる。信号導体配線３の接続パッド３ａは、枠部材５の外側に位置しており、第１誘電体層２１の表層配線部分である。信号導体配線３の他端部３ｂは、枠部材５の内側に位置しており、第１誘電体層２１の表層配線部分である。

【0024】

第２誘電体層２２は、第１誘電体層２１と同じ板状に構成され、外形も第１誘電体層２１と同じである。図４を参照すれば判るように、第２誘電体層２２は、第１誘電体層２１の他方主面２１ｂ（第２面２１ｂ）に積層される。さらに、第２誘電体層２２の、第１誘電体層２１の反対側には、第３誘電体層２３が積層される。第３誘電体層２３は、第１誘電体層２１および第２誘電体層２２と同じ板状に構成され、外形も第１誘電体層２１および第２誘電体層２２と同じである。

【0025】

誘電体基板２の厚みは、例えば０．３ｍｍ〜３ｍｍ、第１誘電体層２１の厚みは、例えば０．１ｍｍ〜１ｍｍ、第２誘電体層２２の厚みは、例えば０．１ｍｍ〜１ｍｍ、第３誘電体層２３の厚みは、０．１ｍｍ〜１ｍｍである。

【0026】

第２誘電体層２２には、上記のように接続パッド３ａの容量成分の増加を抑制するために、第１切欠き２２ａが設けられている。この第１切欠き２２ａは、平面視で、接続パッド３ａと、この接続パッド３ａの両側にある接地導体配線４と接続パッド３ａとの間の間隙部分を含む部分に対向する部分が切欠かれた切欠きである。

【0027】

または、図８に示されるように、第１切欠き２２ａは、２本の接続パッド３ａの間を中心とし、２本の接続パッド３ａのそれぞれ一部を含む位置に設けられる。

【0028】

また、第３誘電体層２３にも第２誘電体層２２と同様に接続パッド３ａの容量成分の増加を抑制するために、第２切欠き２３ａが設けられている。この第２切欠き２３ａは、平面視で第１切欠き２２ａと同じ部分に、第１切欠き２２ａよりも大きく切り欠かれて、第１切欠き２２ａと重なるように設けられている。すなわち、第２切欠き２３ａは、第１切欠き２２ａを取り囲むように設けられている。このために、平面視で、第２切欠き２３ａの内側に第２誘電体層２２が張り出し、その張り出した張り出し部２２ｂの内側に第１切欠き２２ａが設けられる構成とされている。

【0029】

第２切欠き２３ａは、平面視で、接続パッド３ａと、この接続パッド３ａの両側にある接地導体配線４の接続パッド４ａと接続パッド３ａとの間の間隙部分を含む部分に対応する部分が切欠かれた切欠きである。第２切欠き２３ａは、第１切欠き２２ａよりも接続パッド４ａと接続パッド３ａとの間の間隙部分を広く取り囲んでいる。

【0030】

第１切欠き２２ａおよび第２切欠き２３ａの形状は、本実施形態では、平面視で矩形状、特に角丸矩形状であるが、接続パッド３ａに対応する部分が切欠かれるような形状であればどのような形状であってもよい。例えば、三角形状および台形形状を含む多角形状、半円形状、半楕円形状、半長円形状等であってもよい。

【0031】

このように、第２誘電体層２２と第３誘電体層２３には、第１切欠き２２ａおよび第２切欠き２３ａがそれぞれ設けられているために、接続パッド３ａの直下に当たる部分の誘電体が、第１誘電体層２１のみとなり、接続パッド３ａの容量成分の低下を緩和することができる。

【0032】

ここで、本実施形態の誘電体基板２には、第１誘電体層２１と第２誘電体層２２とを貫通し、接地導体配線４と導通して接地電位に接続される接地貫通導体７が設けられる。接地貫通導体７は、誘電体基板２の内層部分において、信号導体配線３の片側または両側に
、信号導体配線３に沿って、すなわち信号伝送方向に沿って複数設けられている。これら複数の接地貫通導体７は、信号導体配線３から一定間隔を空けて設けられている。複数の接地貫通導体７間における高周波共振を抑制するために、複数の接地貫通導体７の間隔は、伝送信号の波長をλとする場合、λ／４以下とすることが好ましい。

【0033】

また、本実施形態の誘電体基板２には、第２誘電体層２２と第３誘電体層２３との間に、ベタ状の接地導体層８が設けられている。接地貫通導体７は、第１誘電体層２１と第２誘電体層２２とを貫通しており、一方端部が接地導体配線４に接続され、他方端部が接地導体層８に接続されている。接地導体配線４は、接続パッド４ａに接続されるリード端子６を介して外部の接地電位に接続されており、これに連なる接地貫通導体７および接地導体層８も接地電位に接続される。

【0034】

信号導体配線３の接続パッド３ａおよび他端部３ｂを除く中間の配線部分３ｃと、他端部３ｂとは、片側または両側に接地導体配線４が配設され、さらに第２誘電体層２２を挟んで接地導体層８が配設され、これらの接地導体を結合した状態で高周波信号等の電気信号が伝送される。接地貫通導体７は、接地導体配線４と接地導体層８とを接続して安定した接地電位を確保するとともに、信号導体配線３とも結合して信号導体配線３の信号伝送特性を向上させる。

【0035】

接地貫通導体７は、一般的に誘電体層の端部近傍においては、端面から所定の距離だけ離れた位置に設ける必要がある。誘電体層と接地貫通導体７とは、熱膨張係数が異なるので温度変化によってそれぞれに応力が生じる。そして、誘電体層が薄い部分では、この応力に起因したクラックや割れが誘電体層に生じる虞がある。そのため、誘電体層に切欠きが設けられている場合、切欠きの内面である端面から所定の距離を空けて接地貫通導体７を設けなければならない。十分な距離を空けないと、誘電体層と接地貫通導体７との熱膨張係数の違いによって切欠き付近にクラックや割れが発生する虞が生じる。即ち、切欠きを設けることで、接続パッド３ａの容量成分の増大を抑制しようとすると、切欠きの近傍、すなわち接続パッド３ａおよび配線部分３ｃの接続パッド３ａに連なる部分の近傍には接地貫通導体７を設けることができず、切欠き近傍では接地導体配線４と接地導体層８とを接地貫通導体７によって接続できないという問題がある。これは、接続パッド３ａにおける高周波信号の信号伝送特性を劣化させることになる。

【0036】

本実施形態では、第２誘電体層２２に設けられた第１切欠き２２ａが、第２切欠き２３ａから内方に張り出す張り出し部２２ｂを介して第２切欠き２３ａの内側に設けられている。張り出し部２２ｂは、その厚みが第２誘電体層２２と同じ厚みであってもよく、第２誘電体層２２より薄くてもよいが、第２誘電体層２２の厚みに対して５０％以上の厚みを有する。

【0037】

張り出し部２２ｂが設けられることによって、接続パッド３ａの直下近傍における第２誘電体層２２における端面の位置（第１切欠き２２ａの位置）が、第２切欠き２３ａの内面から張り出し部２２ｂだけ内側の端面の位置となり、端面位置の変化に伴って、接地貫通導体７を接続パッド３ａにより近い位置に配設することができる。接続パッド３ａにより近い位置に接地貫通導体７を配設することで、接続パッド３ａにおける信号伝送特性の劣化を緩和することができる。しかも、第２誘電体層２２と接地貫通導体７との熱膨張係数の違いによって生じるクラックや割れが、第２誘電体層２２に発生することがない。

【0038】

このように、従来の第１切欠き２２ａが第２切欠き２３ａと同じ位置に同じ大きさで設けられる構成に比べて、張り出し部２２ｂの長さだけ接地貫通導体７を接続パッド３ａに近づけて配設することができる。例えば、図８に示す接地貫通導体７ａは、第１切欠き２２ａが第２切欠き２３ａの位置にあれば、もっと後方（信号導体導体配線３の他端部３ｂ
側）に配置されるべきであるが、第１切欠き２２ａが図の位置にあり、張り出し部２２ｂがあるために、この位置に設けることができる。

【0039】

張り出し部２２ｂは、第２切欠き２３ａの内方に収まる大きさであって、第１切欠き２２ａと第２切欠き２３ａとの間にどのような大きさで設けられていてもよいが、少なくとも平面視で接続パッド３ａの一部と重なり、リード端子６と重ならない位置にまで張り出して設けられていることが好ましい。

【0040】

リード端子６と重なる位置にまで張り出し部２２ｂが張り出してしまうと、接地貫通導体７を、より接続パッド３ａに近づけて配設することができるが、切欠きを設けたことによる接続パッド３ａの容量成分を抑制する効果が弱まることになる。

【0041】

また、本実施形態の張り出し部２２ｂは、第２切欠き２３ａの内面全体にわたって設けているが、内面の一部に設けられていてもよく、内面の複数箇所に設けられていてもよい。張り出し部２２ｂが、第２切欠き２３ａの内面の一部に設けられていれば、少なくとも張り出し部２２ｂが設けられた部分において、接地貫通導体７を接続パッド３ａに近づけて配設することができる。

【0042】

また、張り出し部２２ｂの張り出し量、すなわち第１切欠き２２ａの内面から外方に向かう方向の張り出し部２２ｂの長さは、張り出し部２２ｂ全体にわたって一様であってもよく、部分ごとに異なっていてもよい。

【0043】

張り出し部２２ｂが、第２切欠き２３ａの内面全体にわたって設けられ、かつ張り出し量が、張り出し部２２ｂの全体にわたって一様である場合、平面視で第１切欠き２２ａは第２切欠き２３ａの相似形の形状になる。これにより、第１切欠き２２ａの内面と第２切欠き２３ａの内面位置との間に生じる応力が一部に集中することを抑制できる。

【0044】

また、図４の断面図に示されるように、第２誘電体層２２に張り出し部２２ｂを設けることで、接続パッド３ａ直下の切欠きにおいて、第２誘電体層２２と第３誘電体層２３とが階段状となっている。

【0045】

上記のように、誘電体基板２は複数の誘電体層が積層されてなり、表層および内層に、少なくとも導体配線または導体層が配設された誘電体多層基板である。

【0046】

誘電体基板２を構成する誘電体層の各層は、誘電体材料からなる。また、枠部材５も誘電体基板２の各層と同様に誘電体材料からなる。誘電体材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。

【0047】

信号導体配線３および接地導体配線４および接地導体層８ならびに接地貫通導体７は、金、銀、銅、ニッケル、タングステン、モリブデンおよびマンガンなどの金属材料から成り、誘電体基板２の各誘電体層表面にメタライズ層やめっき層等の形態で同時焼成されたり、金属めっきされてなるものでもよい。また、金属材料が所定の形状に加工されて作製され、誘電体層の表面に設けられためっき層などの金属層に、ろう材等の接合材を介して接合されていてもよい。各誘電体層との同時焼成が可能な金属材料に限らず、例えば鉄、ニッケル、コバルトおよびクロム等からなる金属材料またはこれらを含む合金が所定の形状に加工され、誘電体層の表面に設けられためっき層に、ろう材で接合されたものも使用できる。

【0048】

誘電体基板２および枠部材５が、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして作製することができる。まず酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形して矩形シート状の複数のセラミックグリーンシートを作製する。次にこれらのセラミックグリーンシートを積層して積層体を作製する。その後、この積層体を１３００〜１６００℃の温度で焼成することによって、誘電体基板２および枠部材５を作製することができる。なお、セラミックグリーンシートは、必ずしも１つの誘電体層について１つのグリーンシートである必要はなく、１つの誘電体層について複数のグリーンシートを積層していてもよい。

【0049】

また、誘電体基板２および枠部材５が酸化アルミニウム質焼結体からなる場合、各導体配線および導体層は、例えばタングステンを含んでなり、次のようにして作製することができる。タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストをセラミックグリーンシートの表面に、所定のパターン形状となるように、スクリーン印刷法等の方法で印刷する。その後、他のセラミックグリーンシートを積層し、これらのセラミックグリーンシートおよび金属ペーストを同時焼成する方法で、誘電体基板２および枠部材５を形成することができる。

【0050】

リード端子６は、鉄、ニッケル、コバルトおよびクロム等からなる金属材料またはこれらを含む合金などの金属材料からなり、帯状または棒状部材である。リード端子６は、接続パッド３ａおよび接続パッド４ａに、銀−銅ろうやはんだ等のろう材、導電性樹脂などの接合材を介して接合される。

【0051】

次に半導体素子パッケージ１を備える半導体装置１００について説明する。図９は、半導体装置を示す断面図である。

【0052】

半導体装置１００は、上記の半導体素子パッケージ１と、第１誘電体層２１の一方主面２１ａに搭載される半導体素子１０，１１と、を含む。半導体素子パッケージ１の枠部材５に取り囲まれる空間に半導体素子１０，１１が搭載され、半導体素子１０，１１と信号導体配線３および接地導体配線４とが、接続部材１２によって電気的に接続される。なお、図９では、半導体素子１１と信号導体配線３および接地導体配線４と接続する接続部材は省略しているが、例えば、半導体素子１１は、半導体素子１０と接続する信号導体配線３および接地導体配線４が設けられている辺とは、異なる辺に設けられている信号導体配線３および接地導体配線４と、接続部材１２によって電気的に接続される。

【0053】

本実施形態では、半導体素子パッケージ１に収納される半導体素子１０，１１は、ＣＰＵ（中央演算処理装置）などの演算素子であってもよく、半導体メモリなどの記憶素子であってもよく、その他の高周波半導体素子であってもよい。

【0054】

半導体素子１０，１１と信号導体配線３および接地導体配線４との接続は、電気信号が伝送できればどのような接続でもよく、接続部材１２であるボンディングワイヤによる接続、フリップチップ接続、異方性導電フィルム（ＡＣＦ）による接続などであってもよい。

【0055】

半導体装置１００は、さらに蓋部材を備えていてもよい。蓋部材は、枠部材５の上面にろう材などの接合材によって固定される。また、蓋部材を備えない場合は、封止樹脂によって半導体素子１０，１１を封止するようにしてもよい。

【符号の説明】

【0056】

１ 半導体素子パッケージ
２ 誘電体基板
３ 信号導体配線
３ａ 接続パッド
３ｂ 他端部
３ｃ 配線部分
４ 接地導体配線
４ａ 接続パッド
４ｂ 他端部
５ 枠部材、または第４誘電体層
６ リード端子
７ 接地貫通導体
８ 接地導体層
１０，１１ 半導体素子
１２ 接続部材
２１ 第１誘電体層
２１ａ 第１面、または一方主面
２１ｂ 第２面、または他方主面
２２ 第２誘電体層
２１ａ 第１切欠き
２２ｂ 張り出し部
２３ 第３誘電体層
２３ａ 第２切欠き
１００ 半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】