特許 6593104 圧電素子、圧電モジュール及び電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6593104

(24)【登録日】2019年10月4日

(45)【発行日】2019年10月23日

(54)【発明の名称】圧電素子、圧電モジュール及び電子機器

(51)【国際特許分類】

   H04R 17/00 20060101AFI20191010BHJP

   H01L 41/113 20060101ALI20191010BHJP

   H01L 41/047 20060101ALI20191010BHJP

   A61B 8/14 20060101ALI20191010BHJP

【ＦＩ】

   H04R17/00 330H

   H01L41/113

   H01L41/047

   A61B8/14

【請求項の数】7

【全頁数】24

(21)【出願番号】特願2015-213457(P2015-213457)

(22)【出願日】2015年10月29日

(65)【公開番号】特開2017-85426(P2017-85426A)

(43)【公開日】2017年5月18日

【審査請求日】2018年10月4日

(73)【特許権者】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】110000637

【氏名又は名称】特許業務法人樹之下知的財産事務所

(72)【発明者】

【氏名】松田 洋史

【審査官】 秋山 直人

(56)【参考文献】

【文献】 特開２００８−００５９９６（ＪＰ，Ａ）

【文献】 特開２００８−０２６２７５（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１５／０２７３５２６（ＵＳ，Ａ１）

【文献】 特開２００８−２２７１４６（ＪＰ，Ａ）

【文献】 特開２００２−２７１８９７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｒ １７／００

Ａ６１Ｂ ８／１４

Ｈ０１Ｌ ４１／０４７

Ｈ０１Ｌ ４１／１１３

(57)【特許請求の範囲】

【請求項1】

可撓膜と、
前記可撓膜に設けられる圧電体と、
前記圧電体に当接し、かつ、前記可撓膜の厚み方向に互いに離間して設けられた複数の第一電極と、
前記圧電体に当接し、かつ、前記可撓膜の厚み方向から見た平面視において前記複数の第一電極に対して離間し、前記厚み方向に互いに離間して設けられた複数の第二電極と、を備え、
前記複数の第一電極は、短絡されており、
前記複数の第二電極は、短絡されている
ことを特徴とする圧電素子。

【請求項2】

請求項１に記載の圧電素子において、
前記第一電極と前記第二電極とは、前記平面視において、所定のギャップを介して配置され、
前記複数の第一電極の一つと、前記複数の第二電極の一つと、を含む複数の電極対を有し、
前記電極対に含まれる前記第一電極及び前記第二電極は、前記可撓膜の表面に平行な平面内に位置する
ことを特徴とする圧電素子。

【請求項3】

請求項２に記載の圧電素子において、
前記第一電極は、前記圧電体と前記可撓膜との間に位置する第一下部電極と、前記圧電体の前記可撓膜とは反対側の面に位置する第一上部電極とを有し、
前記第二電極は、前記圧電体と前記可撓膜との間に位置する第二下部電極と、前記圧電体の前記可撓膜とは反対側の面に位置する第二上部電極とを有する
ことを特徴とする圧電素子。

【請求項4】

請求項１から請求項３のいずれか１項の記載の圧電素子において、
前記第一電極及び前記第二電極とは絶縁され、前記平面視における前記第一電極と前記第二電極との間に、前記厚み方向に互いに離間して設けられた複数の第三電極を備え、
前記複数の第三電極は、短絡されている
ことを特徴とする圧電素子。

【請求項5】

請求項４に記載の圧電素子において、
前記厚み方向に互いに離間した前記複数の第三電極により１つの電極組が構成され、
前記電極組は、複数設けられ、
前記複数の電極組が、前記平面視において、前記第一電極と前記第二電極との間で、かつ、前記圧電体の中心位置と重ならない位置に互いに離間して設けられている
ことを特徴とする圧電素子。

【請求項6】

可撓膜と、
前記可撓膜に設けられる圧電体と、
前記圧電体に当接し、かつ、前記可撓膜の厚み方向に互いに離間して設けられた複数の第一電極と、
前記圧電体に当接し、かつ、前記可撓膜の厚み方向から見た平面視において前記複数の第一電極に対して離間し、前記厚み方向に互いに離間して設けられた複数の第二電極と、を備える圧電素子と、
前記第一電極及び前記第二電極と電気的に接続される端子部を有する配線基板と、を備え、
前記複数の第一電極は、短絡されており、
前記複数の第二電極は、短絡されている
ことを特徴とする圧電モジュール。

【請求項7】

可撓膜と、
前記可撓膜に設けられる圧電体と、
前記圧電体に当接し、かつ、前記可撓膜の厚み方向に互いに離間して設けられた複数の第一電極と、
前記圧電体に当接し、かつ、前記可撓膜の厚み方向から見た平面視において前記複数の第一電極に対して離間し、前記厚み方向に互いに離間して設けられた複数の第二電極と、を備える圧電素子と、
前記圧電素子を制御する制御部と、を備え、
前記複数の第一電極は、短絡されており、
前記複数の第二電極は、短絡されている
ことを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、圧電素子、圧電モジュール及び電子機器に関する。

【背景技術】

【0002】

従来、圧電層の圧電効果に基づいて超音波を送受信可能に構成される超音波変換器が知られている（例えば特許文献１）。
特許文献１に記載の超音波変換器は、基板と、当該基板上に設けられた圧電層と、圧電層の同じ面上に配置された第１の電極及び第２の電極と、を備える。このように構成された超音波変換器では、例えば、超音波によって生じた圧電層の歪みに応じた電気信号を出力する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００２−２７１８９７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、上述のように構成された圧電素子を外部回路に接続する際に、圧電素子と外部回路との間でインピーダンスマッチングを図ることにより、超音波測定を適切に実施することができる。
しかしながら、特許文献１に記載の超音波変換器が有する圧電素子は、薄膜の圧電層、第１の電極、及び第２の電極により構成される。このため、圧電素子の静電容量は、外部回路の浮遊容量に対して小さいため、当該圧電素子の静電容量に応じた容量リアクタンスを有する超音波変換器と、外部回路との間でのインピーダンスマッチングが困難であった。したがって、インピーダンス不整合による影響により、高精度の測定が困難であった。

【0005】

本発明は、外部回路とのインピーダンスマッチングを容易に行うことができる圧電素子、圧電モジュール及び電子機器を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一適用例に係る圧電素子は、可撓膜と、前記可撓膜に設けられる圧電体と、前記圧電体に当接し、かつ、前記可撓膜の厚み方向に互いに離間して設けられた複数の第一電極と、前記圧電体に当接し、かつ、前記可撓膜の厚み方向から見た平面視において前記複数の第一電極に対して離間し、前記厚み方向に互いに離間して設けられた複数の第二電極と、を備え、前記複数の第一電極は、短絡されており、前記複数の第二電極は、短絡されていることを特徴とする。

【0007】

本適用例では、互いに短絡された複数の第一電極と、同様に短絡された複数の第二電極とが、圧電体に当接し、かつ、平面視において離間して配置されている。この圧電素子では、複数の第一電極及び複数の第二電極によって形成された複数のキャパシターが、並列接続された構成となる。したがって、上述の圧電体の上面に互いに離間して配置された二つの電極を備える従来の圧電素子の静電容量と比べて、圧電素子の合成静電容量を大きくすることができる。これにより、外部回路が有する浮遊容量の影響を抑制でき、外部回路とのインピーダンスマッチングを容易に行うことができる。

【0008】

本適用例に係る圧電素子において、前記第一電極と前記第二電極とは、前記平面視において、所定のギャップを介して配置され、前記複数の第一電極の一つと、前記複数の第二電極の一つと、を含む複数の電極対を有し、前記電極対に含まれる前記第一電極及び前記第二電極は、前記可撓膜の表面に平行な平面内に位置することが好ましい。

【0009】

ここで、電極対に含まれる第一電極及び第二電極が、可撓膜の表面に平行な平面内に位置するとは、当該第一電極と、第二電極との可撓膜からの距離が等しいことを意味する。
本適用例では、各電極対を構成する第一電極及び第二電極は、可撓膜の表面に平行な平面内において所定のギャップを介して配置されている。このような構成では、複数の電極対間において第一電極及び第二電極の間の距離を均等とすることにより、複数の電極対のうち電極間の距離が最小となる電極対に電荷が集中することを抑制できる。したがって、各電極対をキャパシターとして機能させることができ、圧電素子の静電容量をより確実に増大させることができる。

【0010】

本適用例に係る圧電素子において、前記第一電極は、前記圧電体と前記可撓膜との間に位置する第一下部電極と、前記圧電体の前記可撓膜とは反対側の面に位置する第一上部電極とを有し、前記第二電極は、前記圧電体と前記可撓膜との間に位置する第二下部電極と、前記圧電体の前記可撓膜とは反対側の面に位置する第二上部電極とを有することが好ましい。

【0011】

本適用例では、圧電体と可撓膜との間に位置する第一下部電極と第二下部電極とを有し、圧電体の可撓膜とは反対側の面に位置する第一上部電極と第二上部電極とを有する。このような構成では、可撓膜上に第一下部電極及び第二下部電極を形成した後に、当該第一下部電極及び第二下部電極を下地として、圧電体の少なくとも一部を形成することができる。したがって、第一下部電極及び第二下部電極の表面性状に応じて、圧電素子の配向性を調整することができ、所望の配向性、すなわち圧電特性を有する圧電素子を形成することが容易である。また、圧電体を形成した後に、第一上部電極及び第二上部電極を形成するため、圧電体の一部を形成し、当該一部の上に第一上部電極及び第二上部電極を形成し、そして、第一上部電極と第二上部電極を覆うように圧電体の他の一部を形成する場合と比べて、均一な膜質を有する圧電体を形成することができる。

【0012】

本適用例に係る圧電素子において、前記第一電極及び前記第二電極とは絶縁され、前記平面視における前記第一電極と前記第二電極との間に、前記厚み方向に互いに離間して設けられた複数の第三電極を備え、前記複数の第三電極は、短絡されていることが好ましい。

【0013】

本適用例では、第一電極と第二電極との間に、第三電極を配置する。これにより、第一電極と第三電極との間、及び、第二電極と第三電極との間に静電容量が形成され、対向面の面積が増大するため、圧電素子における合成静電容量を増大させることができる。したがって、上述の外部回路が有する浮遊容量の影響をより確実に抑制でき、外部回路とのインピーダンスマッチングをより容易に行うことができる。

【0014】

本適用例に係る圧電素子において、前記厚み方向に互いに離間した前記複数の第三電極により１つの電極組が構成され、前記電極組は、複数設けられ、前記複数の電極組が、前記平面視において、前記第一電極と前記第二電極との間で、かつ、前記圧電体の中心位置と重ならない位置に互いに離間して設けられていることが好ましい。

【0015】

本適用例では、圧電素子は、厚み方向に互いに離間した複数の第三電極により１つの電極組が構成され、この電極組の複数が、第一電極と前記第二電極との間の、圧電体の中心位置と重ならない位置に、互いに離間して設けられる。このような構成では、上述のように、電極間の対向面の面積を増大させることができ、圧電素子における合成静電容量を増大させることができる。これにより、上述の外部回路が有する浮遊容量の影響をより確実に抑制できる。
また、複数の電極組のうち、平面視において上記中心位置を挟む２つの電極組は、圧電体の歪みが多くなる中心位置を含みキャパシターを構成することとなる。このため、例えば、本適用例の圧電素子を用いて超音波を検出する場合のように、圧電体の歪みに応じた大きさの出力（例えば電圧）を検出する際に、当該出力を大きくすることができ、検出感度を向上させることができる。

【0016】

本発明の一適用例に係る圧電モジュールは、可撓膜と、前記可撓膜に設けられる圧電体と、前記圧電体に当接し、かつ、前記可撓膜の厚み方向に互いに離間して設けられた複数の第一電極と、前記圧電体に当接し、かつ、前記可撓膜の厚み方向から見た平面視において前記複数の第一電極に対して離間し、前記厚み方向に互いに離間して設けられた複数の第二電極と、を備える圧電素子と、前記第一電極及び前記第二電極と電気的に接続される端子部を有する配線基板と、を備え、前記複数の第一電極は、短絡されており、前記複数の第二電極は、短絡されていることを特徴とする。

【0017】

本適用例では、上記適用例の圧電素子と同様に、複数の第一電極及び複数の第二電極によって形成される複数のキャパシターの並列接続として構成される圧電素子を備えるため、上述の圧電体の上面に互いに離間して配置された二つの電極を備える従来の圧電素子の静電容量と比べて、合成静電容量を大きくすることができる。したがって、本適用例によれば、圧電素子の合成静電容量を大きくすることにより、外部回路が有する浮遊容量の影響を抑制でき、外部回路とのインピーダンスマッチングを容易に行うことができる。

【0018】

本発明の一適用例に係る電子機器は、可撓膜と、前記可撓膜に設けられる圧電体と、前記圧電体に当接し、かつ、前記可撓膜の厚み方向に互いに離間して設けられた複数の第一電極と、前記圧電体に当接し、かつ、前記可撓膜の厚み方向から見た平面視において前記複数の第一電極に対して離間し、前記厚み方向に互いに離間して設けられた複数の第二電極と、を備える圧電素子と、前記圧電素子を制御する制御部と、を備え、前記複数の第一電極は、短絡されており、前記複数の第二電極は、短絡されていることを特徴とする。

【0019】

本適用例では、上記適用例の圧電素子と同様に、複数の第一電極及び複数の第二電極によって形成される複数のキャパシターの並列接続として構成される圧電素子を備えるため、上述の圧電体の上面に互いに離間して配置された二つの電極を備える従来の圧電素子の静電容量と比べて、合成静電容量を大きくすることができる。したがって、本適用例によれば、圧電素子の合成静電容量を大きくすることにより、外部回路が有する浮遊容量の影響を抑制でき、外部回路とのインピーダンスマッチングを容易に行うことができる。

【図面の簡単な説明】

【0020】

【図1】第一実施形態の超音波測定装置の概略構成を示す斜視図。

【図2】第一実施形態の超音波測定装置の概略構成を示すブロック図。

【図3】第一実施形態における超音波センサーの概略構成を示す平面図。

【図4】第一実施形態の超音波デバイスにおける素子基板の送信領域の概略構成を示す平面図。

【図5】図４におけるＡ−Ａ線で切断した超音波センサーの断面図。

【図6】第一実施形態の超音波デバイスにおける素子基板の受信領域の概略構成を示す平面図。

【図7】第一実施形態における受信用トランスデューサーの概略構成を示す平面図。

【図8】図７におけるＢ−Ｂ線で切断した超音波センサーの概略構成を示す断面図。

【図9】第一実施形態における受信用トランスデューサーの製造方法の概略を模式的に示す図。

【図10】第二実施形態における受信用トランスデューサーの概略構成を示す平面図。

【図11】第二実施形態における受信用トランスデューサーの概略構成を示す断面図。

【図12】第三実施形態における受信用トランスデューサーの概略構成を示す平面図。

【図13】第三実施形態における受信用トランスデューサーの概略構成を示す断面図。

【図14】受信用トランスデューサーの一変形例の概略構成を示す平面図。

【発明を実施するための形態】

【0021】

［第一実施形態］
以下、本発明に係る第一実施形態の電子機器としての超音波測定装置について、図面に基づいて説明する。
［超音波測定装置１の構成］
図１は、本実施形態の超音波測定装置１の概略構成を示す斜視図である。図２は、超音波測定装置１の概略構成を示すブロック図である。
本実施形態の超音波測定装置１は、本発明における超音波装置に相当し、図１に示すように、超音波プローブ２と、超音波プローブ２にケーブル３を介して電気的に接続された制御装置１０と、を備えている。
この超音波測定装置１は、超音波プローブ２を生体（例えば人体）の表面に当接させ、超音波プローブ２から生体内に超音波を送出する。また、生体内の器官にて反射された超音波を超音波プローブ２にて受信し、その受信信号に基づいて、例えば生体内の内部断層画像を取得したり、生体内の器官の状態（例えば血流等）を測定したりする。

【0022】

［超音波プローブ２の構成］
図３は、超音波プローブ２における超音波センサー２４の概略構成を示す平面図である。
超音波プローブ２は、筐体２１と、筐体２１内部に設けられた超音波デバイス２２と、超音波デバイス２２を制御するためのドライバ回路等が設けられた配線基板２３と、を備えている。なお、超音波デバイス２２と、配線基板２３とにより超音波センサー２４が構成され、当該超音波センサー２４は、本発明の圧電モジュールを構成する。

【0023】

［筐体２１の構成］
筐体２１は、図１示すように、例えば平面視矩形状の箱状に形成され、厚み方向に直交する一面（センサー面２１Ａ）には、センサー窓２１Ｂが設けられており、超音波デバイス２２の一部が露出している。また、筐体２１の一部（図１に示す例では側面）には、ケーブル３の通過孔２１Ｃが設けられ、ケーブル３は、通過孔２１Ｃから筐体２１の内部の配線基板２３に接続されている。また、ケーブル３と通過孔２１Ｃとの隙間は、例えば樹脂材等が充填されることで、防水性が確保されている。
なお、本実施形態では、ケーブル３を用いて、超音波プローブ２と制御装置１０とが接続される構成例を示すが、これに限定されず、例えば超音波プローブ２と制御装置１０とが無線通信により接続されていてもよく、超音波プローブ２内に制御装置１０の各種構成が設けられていてもよい。

【0024】

［超音波デバイス２２の構成］
超音波デバイス２２は、図３に示すように、超音波を送信する送信アレイＴＲと、超音波を受信する受信アレイＲＲと、が形成されたアレイ領域Ａｒ１を有する。なお、図３では、送信アレイＴＲと受信アレイＲＲとが略同一アレイ面積を有しているが、これに限定されず、例えば、受信アレイＲＲが送信アレイＴＲよりも小さいサイズに構成されていてもよい。また、送信アレイＴＲ及び受信アレイＲＲの配置位置に関しても、図３の例に限られず、例えば、送信アレイＴＲ内の一部に、受信アレイＲＲが設けられる構成や、送信アレイＴＲと受信アレイＲＲとが例えばＸ方向（スキャン方向）に沿って交互に配列される構成などとしてもよい。
送信アレイＴＲは、超音波を送信する複数の送信用トランスデューサー５１がアレイ状に配置され構成される。また、受信アレイＲＲは、超音波を受信する複数の受信用トランスデューサー５２がアレイ状に配置され構成される。このように構成された超音波デバイス２２では、送信アレイＴＲから超音波を送信し、測定対象で反射された反射波を受信アレイＲＲで受信する。
なお、以下の説明では、後述する１次元アレイ構造を有する送信アレイＴＲのスキャン方向をＸ方向とし、スキャン方向に直交するスライス方向をＹ方向とする。

【0025】

図４は、超音波デバイス２２の送信アレイＴＲにおける素子基板４１を、封止板４３とは反対側（作動面側）から見た平面図である。図５は、図４におけるＡ−Ａ線で切断した超音波センサー２４の断面図である。図６は、受信アレイＲＲの構成を模式的に示す図である。図７は、素子基板４１の作動面側から見た受信用トランスデューサー５２を模式的に示す平面図である。また、図８は、図７のＢ−Ｂ線で切断した際の断面を模式的に示す断面図である。
超音波センサー２４を構成する超音波デバイス２２は、図５に示すように、素子基板４１と、封止板４３と、音響整合層４４と、音響レンズ４５（図１参照）と、により構成されている。本実施形態では、図５から図８に示すように、送信アレイＴＲ及び受信アレイＲＲにおいて、素子基板４１、封止板４３、音響整合層４４、及び音響レンズ４５は共通となる。

【0026】

本実施形態では、素子基板４１のアレイ領域Ａｒ１は、送信領域Ａｒ１１と、受信領域Ａｒ１２とを含む。送信領域Ａｒ１１には、複数の送信用トランスデューサー５１（図４，５参照）がアレイ状に配置されることで送信アレイＴＲが構成される。また、受信領域Ａｒ１２には、複数の受信用トランスデューサー５２（図６，７，８参照）がアレイ状に配置されることで受信アレイＲＲが構成される。以下、これらの送信アレイＴＲ、及び受信アレイＲＲについて、より詳細に説明する。

【0027】

（送信アレイＴＲの構成）
送信アレイＴＲは、図４に示すように、素子基板４１の送信領域Ａｒ１１にアレイ状に配置された複数の送信用トランスデューサー５１により構成される。
送信アレイＴＲでは、Ｙ方向（スライス方向）に並ぶ複数の送信用トランスデューサー５１により、１つの送信チャンネルとしての送信用トランスデューサー群５１Ａが構成される。また、送信アレイＴＲでは、複数の送信用トランスデューサー群５１Ａが、Ｘ方向（スキャン方向）に沿って設けられて１次元アレイを構成する。

【0028】

（送信用トランスデューサー５１の構成）
送信用トランスデューサー５１は、図５に示すように、素子基板４１と、素子基板４１上に設けられた駆動素子４１３と、を含み構成される。
素子基板４１は、基板本体部４１１と、基板本体部４１１に積層された支持膜４１２と、を備えている。また、素子基板４１のアレイ領域Ａｒ１の外側には、端子領域Ａｒ２が設けられており、各送信用トランスデューサー５１に接続された電極線が引き出されている。
基板本体部４１１は、例えばＳｉ等の半導体基板である。この基板本体部４１１の送信領域Ａｒ１１内には、各送信用トランスデューサー５１に対応した開口部４１１Ａが設けられている。

【0029】

支持膜４１２は、基板本体部４１１の一方の面に設けられ、開口部４１１Ａを閉塞する。支持膜４１２のうち、開口部４１１Ａを閉塞する領域は、後述する駆動素子４１３の駆動により、膜厚方向に振動される振動部４１２Ａとなり、振動部４１２Ａが振動されることで、超音波が出力（送信）される。つまり、上述する送信用トランスデューサー５１を構成する素子基板４１の一部とは、開口部４１１Ａを閉塞する支持膜４１２の振動部４１２Ａであり、振動部４１２Ａと駆動素子４１３により送信用トランスデューサー５１が構成される。この支持膜４１２は、例えばＳｉＯ_２や、ＳｉＯ_２及びＺｒＯ_２の積層体等より構成される。

【0030】

駆動素子４１３は、各開口部４１１Ａを閉塞する支持膜４１２、すなわち振動部４１２Ａ上に設けられ、下部電極４１４、圧電膜４１５、及び上部電極４１６を備える。
このような駆動素子４１３は、下部電極４１４及び上部電極４１６の間に所定周波数の矩形波電圧が印加されることで、圧電膜４１５が、面内方向に伸縮する。圧電膜４１５の支持膜４１２側は下部電極４１４を介して支持膜４１２に接合されているので、圧電膜４１５の支持膜４１２側と、反対側とでは、伸縮量が異なり、この差によって圧電膜４１５が膜厚方向に変位して振動する。この圧電膜４１５の振動により、支持膜４１２の振動部４１２Ａも振動して超音波が送出される。

【0031】

また、本実施形態では、図４に示すように、上記のような送信用トランスデューサー５１が、素子基板４１の送信領域Ａｒ１１内に、Ｘ方向及びＹ方向に沿って複数設けられている。
ここで、下部電極４１４は、Ｙ方向に沿う直線状に形成され、Ｙ方向に沿って並ぶ複数の送信用トランスデューサー５１に跨って設けられている。下部電極４１４で連結されたＹ方向（スライス方向）に並ぶ複数の送信用トランスデューサー５１により上述の送信用トランスデューサー群５１Ａが構成される。また、下部電極４１４は、端子領域Ａｒ２まで延出する。端子領域Ａｒ２において、下部電極４１４の端部に設けられた下部電極端子４１４Ｐは、配線基板２３に電気的に接続されている。

【0032】

一方、上部電極４１６は、Ｘ方向に沿って並ぶ複数の送信用トランスデューサー５１に跨って設けられた上部電極本体部４１６Ａと、上部電極本体部４１６Ａの端部同士を連結する上部電極連結部４１６Ｂとを備えている。上部電極連結部４１６Ｂの端部は、端子領域Ａｒ２まで延出する。端子領域Ａｒ２において、上部電極連結部４１６Ｂの端部に設けられた上部電極端子４１６Ｐは、配線基板２３に電気的に接続されている。

【0033】

（受信アレイＲＲの構成）
受信アレイＲＲは、図６に示すように、素子基板４１のアレイ領域Ａｒ１における受信領域Ａｒ１２にアレイ状に配置された複数の受信用トランスデューサー５２により構成される。本実施形態の受信アレイＲＲでは、複数の受信用トランスデューサー５２により１つの受信チャンネルとしての受信用トランスデューサー群５２Ａが構成され、当該受信用トランスデューサー５２がＸ方向に複数設けられている。

【0034】

受信用トランスデューサー群５２Ａは、図６に示すように、Ｙ方向に沿って設けられた一対の電極線５２１，５２２と、これら一対の電極線５２１，５２２の間で並列に接続された複数の受信用トランスデューサー５２と、を備える。
電極線５２１，５２２は、受信領域Ａｒ１２から端子領域Ａｒ２に亘って設けられ、端子領域Ａｒ２の端子５２１Ｐ，５２２Ｐにて配線基板２３に電気的に接続されている。

【0035】

（受信用トランスデューサー５２の構成）
受信用トランスデューサー５２は、本発明の圧電素子であり、図７に示すように、素子基板４１の一部と、当該素子基板４１の支持膜４１２上に積層された受信素子４２１と、を備えている。
受信用トランスデューサー５２は、本発明の圧電素子であり、図７に示すように、素子基板４１の一部と、当該素子基板４１の支持膜４１２上に積層された受信素子４２１と、を備えている。
上述のように、本実施形態では、送信アレイＴＲと受信アレイＲＲとにおいて、素子基板４１は共通部材であり、基板本体部４１１及び支持膜４１２により構成されている。
基板本体部４１１の受信領域Ａｒ１２内には、図６，７，８に示すように、各受信用トランスデューサー５２に対応した開口部４１１Ｂが設けられている。これらの開口部４１１Ｂは、受信する超音波の周波数に応じた開口サイズを有する。例えば、送信アレイＴＲから測定対象に超音波を送信し、測定対象にて反射された２次高調波を受信アレイＲＲにて受信する場合、開口部４１１Ｂの開口サイズは、送信用トランスデューサー５１における開口部４１１Ａよりも小さい開口サイズとなる。

【0036】

また、支持膜４１２は、送信用トランスデューサー５１と同様、開口部４１１Ｂを閉塞する。支持膜４１２のうち、開口部４１１Ｂを閉塞する領域は、超音波を受信した際に変位し可撓部４１２Ｂとなり、本発明における可撓膜を構成する。可撓部４１２Ｂが変形すると、可撓部４１２Ｂ上に設けられた受信素子４２１も変形し、受信素子４２１から電気信号が出力される。つまり、上述した受信用トランスデューサー５２を構成する素子基板４１の一部とは、開口部４１１Ｂを閉塞する支持膜４１２の可撓部４１２Ｂであり、可撓部４１２Ｂと受信素子４２１とを少なくとも含み受信用トランスデューサー５２が構成される。

【0037】

受信素子４２１は、第一下部電極４２２及び第二下部電極４２３と、圧電膜４２４と、第一上部電極４２５及び第二上部電極４２６とを備え、図７に示すように、平面視において、開口部４１１Ｂの中心を通り、Ｙ方向に沿う仮想線Ｌに対して略線対称に形成されている。この受信素子４２１は、圧電膜４２４の歪みによって、第一下部電極４２２及び第二下部電極４２３の間、並びに、第一上部電極４２５及び第二上部電極４２６の間に生じた電位差に応じた電気信号を出力する。

【0038】

第一下部電極４２２及び第二下部電極４２３は、支持膜４１２上に設けられ、平面視において、Ｘ方向に所定のギャップＧ１を介して対向している。
これら第一下部電極４２２及び第二下部電極４２３は、例えば、Ｉｒ，Ｐｔ，ＩｒＯｘ，Ｔｉ，ＴｉＯｘ等の導電性の電極材料により形成される。この際、支持膜４１２の＋Ｚ側の表面を遷移金属酸化物であるＺｒＯ_２により構成することにより、電極材料を支持膜４１２上に好適に密着させることができる。

【0039】

第一下部電極４２２は、本発明の第一電極に相当し、Ｚ方向に沿って見た平面視（以下、単に平面視とも称する）において、Ｘ方向に沿って開口部４１１Ｂの内外に亘って設けられる。第一下部電極４２２は、平面視において、圧電膜４２４と重なる第一下部電極本体部４２２Ａと、第一下部電極本体部４２２Ａから−Ｘ方向に延出し、電極線５２１に接続する第一下部引出部４２２Ｂと、を有する。この第一下部電極４２２の＋Ｘ側の端面４２２Ｃは、開口部４１１Ｂの内側に位置する。

【0040】

第二下部電極４２３は、本発明の第二電極に相当し、平面視において、Ｘ方向に沿って開口部４１１Ｂの内外に亘って設けられる。第二下部電極４２３は、平面視において、圧電膜４２４と重なる第二下部電極本体部４２３Ａと、第二下部電極本体部４２３Ａから＋Ｘ方向に延出し、電極線５２２に接続する第二下部引出部４２３Ｂと、を有する。この第二下部電極本体部４２３Ａは、第一下部電極本体部４２２Ａと下部電極対４２０Ａを成す。下部電極対４２０Ａを構成する第一下部電極本体部４２２Ａと第二下部電極本体部４２３Ａとは、支持膜４１２と平行な同一面（ＸＹ面に平行な面）上に配置されている。また、第二下部電極４２３の−Ｘ側の端面４２３Ｃは、開口部４１１Ｂの内側に位置し、第一下部電極４２２の端面４２２Ｃと所定のギャップＧ１を介して対向している。このように、第一下部電極４２２と第二下部電極４２３とは、平面視において互いに離間し、絶縁されている。

【0041】

圧電膜４２４は、本発明の圧電体に相当し、平面視において、第一下部電極本体部４２２Ａ及び第二下部電極本体部４２３Ａを覆い、開口部４１１Ｂ内に設けられる。本実施形態では、圧電膜４２４は、平面視において、Ｘ方向を長手方向とする矩形状を有する。圧電膜４２４は、例えば、ペロブスカイト構造を有する遷移金属酸化物、より具体的には、鉛（Ｐｂ）、チタン（Ｔｉ）及びジルコニウム（Ｚｒ）を含むチタン酸ジルコン酸鉛（ＰＺＴ）を用いて形成される。この圧電膜４２４は、ＺｒとＴｉとの組成比が５２：４８となるように形成される。上記組成比となるように、ＰＺＴを成膜することにより、良好な圧電特性、すなわち特に高い圧電定数（ｅ定数）を有する圧電膜４２４を形成することができる。

【0042】

第一上部電極４２５及び第二上部電極４２６は、少なくとも一部が圧電膜４２４上に設けられ、かつ、平面視においてＸ方向に所定のギャップＧ１を介して対向している。
これら第一上部電極４２５及び第二上部電極４２６は、例えば、第一下部電極４２２及び第二下部電極４２３と同様に、Ｉｒ，Ｐｔ，ＩｒＯｘ，Ｔｉ，ＴｉＯｘ等の導電性の電極材料により形成される。

【0043】

第一上部電極４２５は、本発明の第一電極に相当し、平面視において、第一下部電極４２２と重畳する位置に設けられる。この第一上部電極４２５は、平面視において、圧電膜４２４上に設けられる第一上部電極本体部４２５Ａと、第一上部電極本体部４２５Ａから−Ｘ方向に延出する第一上部引出部４２５Ｂと、を有する。この第一上部電極４２５の＋Ｘ側の端面４２５Ｃは、開口部４１１Ｂの内側に位置する。
第一上部電極本体部４２５Ａは、平面視において、第一下部電極本体部４２２Ａと重畳する位置に設けられ、圧電膜４２４に当接している。すなわち、第一上部電極本体部４２５Ａは、圧電膜４２４を介して、当該圧電膜４２４の厚み方向に第一下部電極本体部４２２Ａと離間している。
第一上部引出部４２５Ｂは、第一下部引出部４２２Ｂ上に設けられ、電極線５２１に接続する。すなわち、第一下部電極４２２及び第二下部電極４２３は、短絡されている。

【0044】

第二上部電極４２６は、本発明の第二電極に相当し、平面視において、第二下部電極４２３と重畳する位置に設けられる。この第二上部電極４２６は、平面視において、圧電膜４２４と重なる第二上部電極本体部４２６Ａと、第二上部電極本体部４２６Ａから−Ｘ方向に延出する第二上部引出部４２６Ｂと、を有する。この第二上部電極本体部４２６Ａは、第一上部電極本体部４２５Ａと上部電極対４２０Ｂを成し、この上部電極対４２０Ｂは、支持膜４１２と平行な同一面上に配置されている。第二上部電極４２６の−Ｘ側の端面４２６Ｃは、開口部４１１Ｂの内側に位置し、第一上部電極４２５の端面４２５Ｃと所定のギャップＧ１を介して対向している。このように、第一上部電極４２５と第二上部電極４２６とは、平面視において互いに離間し、絶縁されている。
第二上部電極本体部４２６Ａは、平面視において、第二下部電極本体部４２３Ａと重畳する位置に設けられ、圧電膜４２４に当接している。すなわち、第二上部電極本体部４２６Ａは、圧電膜４２４を介して、当該圧電膜４２４の厚み方向に第二下部電極本体部４２３Ａと離間している。
第二上部引出部４２６Ｂは、第二下部引出部４２３Ｂ上に設けられ、電極線５２２に接続する。すなわち、第二下部電極４２３及び第二上部電極４２６は、短絡されている。

【0045】

上述の受信用トランスデューサー５２では、送信用トランスデューサー５１から送信された後に反射された反射超音波により支持膜４１２が振動されると、当該振動に応じた電位差が圧電膜４２４に発生し、第一下部電極４２２及び第二下部電極４２３間と、に発生する前記電位差を検出することで、受信した超音波を検出することが可能となる。

【0046】

［封止板４３、音響整合層４４、音響レンズ４５の構成］
封止板４３は、素子基板４１の強度を補強するために設けられ、例えば４２アロイ等の金属板や、半導体基板等により構成され、素子基板４１に接合されている。封止板４３の材質や厚みは、送信用トランスデューサー５１及び受信用トランスデューサー５２の周波数特性に影響を及ぼすため、送受信する超音波の中心周波数に基づいて設定することが好ましい。

【0047】

音響整合層４４は、図５に示すように、素子基板４１の封止板４３とは反対側の面に設けられている。具体的には、音響整合層４４は、素子基板４１と音響レンズ４５との間に充填され、かつ、基板本体部４１１の表面から所定の厚み寸法で形成される。
音響レンズ４５は、音響整合層４４上に設けられ、図１に示すように、筐体２１のセンサー窓２１Ｂから外部に露出する。
これらの音響整合層４４や音響レンズ４５は、送信用トランスデューサー５１から送信された超音波を測定対象である生体に効率よく伝搬させ、また、生体内で反射した超音波を効率よく受信用トランスデューサー５２に伝搬させる。このため、音響整合層４４及び音響レンズ４５は、素子基板４１の各トランスデューサー５１，５２の音響インピーダンスと、生体の音響インピーダンスとの中間の音響インピーダンスに設定されている。

【0048】

［配線基板２３の構成］
配線基板２３は、超音波デバイス２２が接合され、各トランスデューサー５１，５２を制御するためのドライバ回路等が設けられる。この配線基板２３は、図２に示すように、端子部２３１、選択回路２３２、送信回路２３３、受信回路２３４、及びコネクタ部２３５（図３参照）を備えている。
端子部２３１は、配線基板２３に超音波デバイス２２が接合された際に、素子基板４１の端子領域Ａｒ２に引き出された各電極線（下部電極４１４、上部電極４１６、電極線５２１，５２２）が電気的に接続される。各電極線と端子部２３１とは、ＦＰＣ（FlexiblePrinted Circuits）２５（図３参照）により接続される。

【0049】

なお、本実施形態では、各送信用トランスデューサー５１の共通電極である上部電極４１６が接続された端子部２３１は、例えばグラウンド回路等に接続され、上部電極４１６が、所定の共通電位（例えば０電位）に設定される。
また、本実施形態では、受信用トランスデューサー５２に接続される電極線５２１，５２２のうちの一方、例えば、電極線５２２が接続された端子部２３１は、例えばグランド回路等に接続され、第二下部電極４２３及び第二上部電極４２６が、共通電位（例えば０電位）に設定される。

【0050】

選択回路２３２は、制御装置１０の制御に基づいて、超音波センサー２４と送信回路２３３とを接続する送信接続、及び超音波センサー２４と受信回路２３４とを接続する受信接続を切り替える。
送信回路２３３は、制御装置１０の制御により送信接続に切り替えられた際に、選択回路２３２を介して超音波センサー２４に超音波を発信させる旨の送信信号を出力する。
受信回路２３４は、制御装置１０の制御により受信接続に切り替えられた際に、選択回路２３２を介して超音波センサー２４から入力された受信信号を制御装置１０に出力する。受信回路２３４は、例えば低雑音増幅回路、電圧制御アッテネーター、プログラマブルゲインアンプ、ローパスフィルター、Ａ／Ｄコンバーター等を含んで構成されており、受信信号のデジタル信号への変換、ノイズ成分の除去、所望信号レベルへの増幅等の各信号処理を実施した後、処理後の受信信号を制御装置１０に出力する。
コネクタ部２３５は、送信回路２３３、受信回路２３４に接続されている。また、コネクタ部２３５にはケーブル３が接続されており、上述したように、このケーブル３は、筐体２１の通過孔２１Ｃから引き出されて制御装置１０に接続されている。

【0051】

［制御装置１０の構成］
制御装置１０は、本発明の制御部に相当し、図２に示すように、例えば、操作部１１と、表示部１２と、記憶部１３と、演算部１４と、を備えて構成されている。この制御装置１０は、例えば、タブレット端末やスマートフォン、パーソナルコンピューター等の端末装置を用いてもよく、超音波プローブ２を操作するための専用端末装置であってもよい。
操作部１１は、ユーザーが超音波測定装置１を操作するためのＵＩ（user interface）であり、例えば表示部１２上に設けられたタッチパネルや、操作ボタン、キーボード、マウス等により構成することができる。
表示部１２は、例えば液晶ディスプレイ等により構成され、画像を表示させる。
記憶部１３は、超音波測定装置１を制御するための各種プログラムや各種データを記憶する。
演算部１４は、例えばＣＰＵ（Central Processing Unit）等の演算回路や、メモリー等の記憶回路により構成されている。そして、演算部１４は、記憶部１３に記憶された各種プログラムを読み込み実行することで、送信回路２３３に対して送信信号の生成及び出力処理の制御を行い、受信回路２３４に対して受信信号の周波数設定やゲイン設定などの制御を行う。

【0052】

［受信用トランスデューサー５２の製造方法］
次に、受信用トランスデューサー５２の製造方法を説明する。
図９（Ａ）〜図９（Ｄ）は、受信用トランスデューサー５２の製造方法における各工程を模式的に示す図である。
先ず、図９（Ａ）に示すように、素子基板４１上に支持膜４１２を形成する（支持膜形成工程）。例えば、単結晶シリコンによって構成された素子基板４１の表面に熱酸化被膜を形成した後、スパッタリング等によって例えばＺｒ層を形成し、当該Ｚｒ層に熱酸化処理を施すことでＺｒＯ_２層が形成することによって、支持膜４１２が形成される。

【0053】

次に、図９（Ｂ）に示すように、支持膜４１２上に第一下部電極４２２及び第二下部電極４２３を形成する（下部電極形成工程）。第一下部電極４２２及び第二下部電極４２３は、例えば、スパッタ法により電極材料を形成し、電極材料をエッチング処理等によりパターニングすることで形成される。電極材料としては、上述したように、例えばＩｒ，Ｐｔ，ＩｒＯｘ，Ｔｉ，ＴｉＯｘ等を用いることができ、本実施形態ではＰｔを用いる。

【0054】

次に、図９（Ｃ）に示すように、圧電膜４２４を形成する（圧電膜形成工程）。例えば、支持膜４１２、第一下部電極４２２、及び第二下部電極４２３上にＰＺＴ溶液を塗布し、乾燥工程及び脱脂工程を実施することにより圧電膜を形成する。そして、形成された圧電膜のパターニングを行うことにより圧電膜４２４が形成される。
例えば、溶液法により圧電膜４２４としてのＰＺＴを形成する。溶液法を用いたＰＺＴの形成では、支持膜４１２、第一下部電極４２２、及び第二下部電極４２３上にＰＺＴ溶液を塗布する（塗布工程）。この後、塗布されたＰＺＴ溶液を焼成する（焼成工程）。焼成工程では、例えばプレベーク４００℃、ＲＴＡ焼成７００℃の条件にて実施する。この後、形成された圧電膜を、エッチング処理（イオンミリング）によりパターニングし、図９（Ｃ）に示すような圧電膜４２４を形成する（パターニング工程）。
なお、支持膜４１２の＋Ｚ側の面がＺｒＯ_２により構成されている場合、圧電膜４２４が、ＺｒＯ_２と、下部電極４２２，４２３上に形成される。これにより、ＰＺＴの結晶配向性を（１００）配向に揃えやすくなる。なお、塗布工程及び焼成工程は、複数回繰り返して実施され、これにより、所望厚み寸法の圧電膜が形成される。

【0055】

次に、図９（Ｄ）に示すように、第一上部電極４２５及び第二上部電極４２６を形成する（上部電極形成工程）。第一上部電極４２５及び第二上部電極４２６は、上述の第一下部電極４２２及び第二下部電極４２３と同様に、例えば、スパッタリング等により金属層を形成した後、パターニングを行うことにより形成される。
この後、基板本体部４１１の支持膜４１２とは反対側の面に対してエッチング処理を行い、図９（Ｅ）に示すように、基板本体部４１１に開口部４１１Ｂを形成する（開口部形成工程）。
以上により、受信用トランスデューサー５２が形成される。

【0056】

［第一実施形態の作用効果］
本実施形態での受信用トランスデューサー５２は、互いに短絡された第一下部電極４２２及び第一上部電極４２５（第一電極）と、同様に短絡された第二下部電極４２３及び第二上部電極４２６（第二電極）とを有する。そして、第一下部電極４２２及び第二下部電極４２３と、第一上部電極４２５及び第二上部電極４２６とが、それぞれ圧電膜４２４に当接し、かつ、平面視において所定距離だけ離間して配置されている。
この受信用トランスデューサー５２では、第一下部電極４２２及び第二下部電極４２３によって形成されるキャパシターと、第一上部電極４２５及び第二上部電極４２６によって形成されるキャパシターとが、並列に接続された構成となる。このため、第一電極と第二電極とをそれぞれ一つずつ備える受信用トランスデューサーの静電容量と比べて、合成静電容量を大きくすることができる。このように、受信用トランスデューサー５２の合成静電容量を大きくできるため、受信用トランスデューサー５２に接続される配線基板２３等の外部回路が有する浮遊容量の影響を抑制でき、外部回路とのインピーダンスマッチングを容易に行うことができる。したがって、受信用トランスデューサー５２から出力される信号の損失を抑制でき、超音波の検出精度を向上させることができる。

【0057】

また、下部電極対４２０Ａを成す第一下部電極本体部４２２Ａ及び第二下部電極本体部４２３Ａは、支持膜４１２に平行な同一平面上に、所定のギャップＧ１を介して離間して設けられる。また、上部電極対４２０Ｂを成す第一上部電極本体部４２５Ａ及び第二上部電極本体部４２６Ａも同様に、支持膜４１２に平行な同一平面上に、所定のギャップＧ１を介して離間して設けられる。このような構成では、各電極対４２０Ａ，４２０Ｂにおいて電極間の距離が均等となるため、電極間の距離が最小となる電極対に電荷が集中することを抑制できる。したがって、各電極対をキャパシターとして機能させることができ、静電容量をより確実に増大させることができる。

【0058】

また、本実施形態では、矩形状の圧電膜４２４に長手方向（Ｘ方向）に沿って、各電極４２２，４２３，４２５，４２６が設けられている。また、各電極対４２０Ａ，４２０Ｂは、平面視において、圧電膜４２４の歪みが周辺部よりも比較的に大きい中央部を挟んで対向している。このような構成では、各電極対４２０Ａ，４２０Ｂをキャパシターとして機能させる際に、圧電膜４２４の歪みに応じた出力値を大きくすることができ、超音波の検出感度を向上させることができる。

【0059】

また、圧電膜４２４と支持膜４１２との間に位置する第一下部電極４２２と第二下部電極４２３とを有し、圧電膜４２４の支持膜４１２とは反対側の面に位置する第一上部電極４２５と第二上部電極４２６とを有する。このような構成では、支持膜４１２上に第一下部電極４２２及び第二下部電極４２３を形成した後に、当該第一下部電極及び第二下部電極を下地として圧電膜４２４の一部を形成することができる。したがって、第一下部電極４２２及び第二下部電極４２３の表面性状に応じて、圧電膜４２４の配向性を調整することができ、所望の配向性すなわち圧電特性を有する圧電膜４２４をより確実に形成することができる。

【0060】

［第二実施形態］
次に、本発明に係る第二実施形態について説明する。
上記第一実施形態では、受信用トランスデューサー５２は、第一下部電極４２２及び第二下部電極４２３が対向し、第一上部電極４２５及び第二上部電極４２６が対向して配置されていた。これに対して、第二実施形態では、第一下部電極４２２及び第二下部電極４２３の間、並びに、第一上部電極４２５及び第二上部電極４２６の間に、第三電極が配置される点で相違する。
以下、本実施形態に係る受信用トランスデューサーについて説明する。なお、以降の説明にあたり、第一実施形態と同様の構成については、同符号を付し、その説明を省略又は簡略化する。

【0061】

図１０は、素子基板４１の作動面側から見た受信用トランスデューサー５３を模式的に示す平面図である。また、図１１は、図１０のＣ−Ｃ線で切断した際の断面を模式的に示す断面図である。
受信用トランスデューサー５３は、素子基板４１と、当該素子基板４１の支持膜４１２上に積層された受信素子４２１Ａと、を備えている。
受信素子４２１Ａは、第一下部電極４２２及び第二下部電極４２３と、圧電膜４２４と、第一上部電極４２５及び第二上部電極４２６と、下部中間電極５３１と、上部中間電極５３２と、を備える。

【0062】

下部中間電極５３１は、本発明の第三電極に相当し、平面視において、Ｙ方向に沿って開口部４１１Ｂの内外に亘って支持膜４１２上に設けられる。下部中間電極５３１は、平面視において圧電膜４２４と重なる下部本体部５３１Ａと、下部本体部５３１Ａの±Ｙ側の端部からＹ方向に沿って延出する下部引出部５３１Ｂと、を有する。

【0063】

下部本体部５３１Ａは、平面視において、第一下部電極４２２と第二下部電極４２３との間で、かつ、各下部電極４２２，４２３から等距離となる位置に配置されている。下部中間電極５３１の−Ｘ側の端面５３１Ｃ１は、第一下部電極４２２の端面４２２Ｃと所定のギャップＧ２を介して対向している。また、下部中間電極５３１の＋Ｘ側の端面５３１Ｃ２は、第二下部電極４２３の端面４２３Ｃと所定のギャップＧ３を介して対向している。これらのギャップＧ２及びギャップＧ３のギャップ寸法（電極間の離間距離）は同一となる。

【0064】

上部中間電極５３２は、本発明の第三電極に相当し、平面視において、下部中間電極５３１と重畳する位置に設けられる。上部中間電極５３２は、平面視において下部本体部５３１Ａと重なる上部本体部５３２Ａと、下部引出部５３１Ｂと重なる上部引出部５３２Ｂと、を有する。

【0065】

上部本体部５３２Ａは、平面視において、第一上部電極４２５と第二上部電極４２６との間で、かつ、各電極４２５，４２６から等距離となる位置に配置されている。上部中間電極５３２の−Ｘ側の端面５３２Ｃ１は、第一上部電極４２５の端面４２５Ｃと所定のギャップＧ２を介して対向している。また、上部中間電極５３２の＋Ｘ側の端面５３２Ｃ２は、第二上部電極４２６の端面４２６Ｃと所定のギャップＧ３を介して対向している。
上部引出部５３２Ｂは、下部引出部５３１Ｂ上に設けられる。すなわち、上部中間電極５３２は、下部中間電極５３１と短絡している。

【0066】

なお、下部中間電極５３１及び上部中間電極５３２は、Ｙ方向に沿って、受信領域Ａｒ１２から端子領域Ａｒ２に亘って設けられる。すなわち、下部中間電極５３１及び上部中間電極５３２は、Ｙ方向に沿って設けられた複数の受信用トランスデューサー５３における共通の電極である。

【0067】

このように構成された受信用トランスデューサー５３では、第一下部電極４２２及び第二下部電極４２３と、第一上部電極４２５及び第二上部電極４２６とは、それぞれ電極線５２１及び電極線５２２を介して、配線基板２３の受信回路２３４に含まれる共通電位回路に接続され、共通電位（例えば０電位）に設定されている。すなわち、第一下部電極４２２、第二下部電極４２３、第一上部電極４２５、及び第二上部電極４２６は、共通電極（ＣＯＭ電極）として機能する。
一方、下部中間電極５３１及び上部中間電極５３２は、端子領域Ａｒ２において配線基板２３の受信回路２３４に接続されている。これにより、下部中間電極５３１と第一下部電極４２２（第二下部電極４２３）との間の電位差（上部中間電極５３２と第一上部電極４２５（第二上部電極４２６）との間の電位差）に応じた信号が、配線基板２３に出力される。すなわち、下部中間電極５３１及び上部中間電極５３２は、上記電位差に応じた信号を出力する信号電極（ＳＩＧ電極）として機能する。
なお、本実施形態では、各中間電極５３１，５３２をＳＩＧ電極とし、各第一電極４２２，４２５及び各第二電極４２３，４２６をＣＯＭ電極とする例を示したが、これに限定されず、例えば、各中間電極５３１，５３２をＣＯＭ電極とし、各第一電極４２２，４２５及び各第二電極４２３，４２６をＳＩＧ電極として機能させてもよい。この場合、各第一電極４２２，４２５及び各第二電極４２３，４２６から出力された電圧信号を加算して、超音波の受信信号として検出する。

【0068】

［第二実施形態の作用効果］
本実施形態では、第一下部電極４２２及び第二下部電極４２３の間に下部中間電極５３１が配置され、第一下部電極４２２及び下部中間電極５３１の間と、第二下部電極４２３及び下部中間電極５３１の間とに静電容量が形成される。また、第一上部電極４２５及び第二上部電極４２６の間に上部中間電極５３２が配置され、第一上部電極４２５及び上部中間電極５３２の間と、第二上部電極４２６及び上部中間電極５３２の間とに静電容量が形成される。このような構成では、電極間の対向面の面積を増大させることができ、受信用トランスデューサー５２における合成静電容量を増大させることができる。したがって、外部回路の浮遊容量の影響を抑制でき、外部回路との間でのインピーダンスマッチングを容易に行うことができる。

【0069】

また、第一下部電極４２２及び下部中間電極５３１と、第二下部電極４２３及び下部中間電極５３１とが、所定の寸法のギャップを介して離間している。また、第一上部電極４２５及び上部中間電極５３２と、第二上部電極４２６及び上部中間電極５３２とが、所定のギャップＧ２を介して離間している。すなわち、静電容量を形成する各電極対において電極間の距離が等しくなるように構成されている。このため、電極間の距離が最小となる電極対に電荷が集中することを抑制できる。したがって、各電極対をキャパシターとして機能させることができ、静電容量をより確実に増大させることができる。

【0070】

［第三実施形態］
次に、本発明に係る第三実施形態について説明する。
上記第二実施形態では、第一電極（第一下部電極４２２及び第一上部電極４２５）と、第二電極（第二下部電極４２３及び第二上部電極４２６）との間に一組の第三電極（下部中間電極５３１及び上部中間電極５３２）が配置されていた。これに対して、第三実施形態では、複数組（例えば偶数組）の第三電極が、Ｚ方向に見た平面視において、第一電極及び第二電極との離間方向における中央部分以外の位置に、互いに離間して配置される点で相違する。

【0071】

図１２は、素子基板４１の作動面側から見た受信用トランスデューサー５４を模式的に示す平面図である。また、図１３は、図１２のＤ−Ｄ線で切断した際の断面を模式的に示す断面図である。
受信用トランスデューサー５４は、素子基板４１と、当該素子基板４１の支持膜４１２上に積層された受信素子４２１Ｂと、を備えている。
受信素子４２１Ｂは、第一下部電極４２２及び第二下部電極４２３と、圧電膜４２４と、第一上部電極４２５及び第二上部電極４２６と、の他に、第一電極組５４０Ａとしての第一下部中間電極５４１及び第一上部中間電極５４２と、第二電極組５４０Ｂとしての第二下部中間電極５４３及び第二上部中間電極５４４と、を備える。

【0072】

第一下部中間電極５４１は、本発明の第三電極に相当し、平面視において、Ｙ方向に沿って開口部４１１Ｂの内外に亘って支持膜４１２上に設けられる。第一下部中間電極５４１は、第二実施形態の受信用トランスデューサー５３が備える下部中間電極５３１と同様に構成され、第一下部本体部５４１Ａと、第一下部引出部５４１Ｂと、を有する。この第一下部中間電極５４１は、−Ｘ側の端面５４１Ｃ１が、第一下部電極４２２の端面４２２Ｃと、所定のギャップＧ４を介して対向するように配置されており、それ以外の点では、上述の下部中間電極５３１と同様に構成される。

【0073】

第一上部中間電極５４２は、本発明の第三電極に相当し、平面視において、第一下部中間電極５４１と重畳する位置に設けられ、第一下部中間電極５４１と短絡している。この第一上部中間電極５４２は、第二実施形態の受信用トランスデューサー５３が備える上部中間電極５３２と同様に構成され、第一上部本体部５４２Ａと、第一下部引出部５４２Ｂと、を有し、−Ｘ側の端面５４２Ｃ１が、第一上部電極４２５の端面４２５Ｃと所定のギャップＧ４を介して対向している。

【0074】

第二下部中間電極５４３は、本発明の第三電極に相当し、第一下部中間電極５４１と略同様に構成され、第二下部本体部５４３Ａと、第二下部引出部５４３Ｂと、を有し、第一下部電極本体部４２２Ａ、第二下部電極４２３、及び第一下部中間電極５４１と同一平面上に配置されている。この第二下部中間電極５４３は、平面視において、−Ｘ側の端面５４３Ｃ１が、第一下部中間電極５４１の＋Ｘ側の端面５４１Ｃ２と、所定のギャップＧ５を介して対向するように配置されている。また、第二下部中間電極５４３は、＋Ｘ側の端面５４３Ｃ２が、第二下部電極４２３の端面４２３Ｃと、所定のギャップＧ６を介して対向するように配置されている。

【0075】

第二上部中間電極５４４は、本発明の第三電極に相当し、第一上部中間電極５４２と略同様に構成され、第二上部本体部５４４Ａと、第二上部引出部５４４Ｂと、を有し、第二下部中間電極５４３と短絡している。この第二上部本体部５４４Ａは、第一上部電極本体部４２５Ａ、第二上部電極本体部４２６Ａ、及び第一上部本体部５４２Ａと同一平面上に配置されている。また、第二上部中間電極５４４は、平面視において、−Ｘ側の端面５４４Ｃ１が、第一上部中間電極５４２の＋Ｘ側の端面５４２Ｃ２と、所定のギャップＧ６を介して対向するように配置されている。また、第二上部中間電極５４４は、＋Ｘ側の端面５４４Ｃ２が、第二上部電極４２６の端面４２６Ｃと、所定のギャップＧ６を介して対向するように配置されている。これらのギャップＧ４，Ｇ５，Ｇ６のギャップ寸法（電極間の離間距離）は同一となる。

【0076】

このように構成された受信用トランスデューサー５４は、Ｙ方向に沿い、圧電膜４２４の平面視における中心位置を通り、Ｙ方向に沿う仮想線Ｌに対して略線対称となるように構成される。すなわち、第一上部電極４２５（第一下部電極４２２）と、第一電極組５４０Ａと、第二電極組５４０Ｂと、第二上部電極４２６（第二下部電極４２３）とが、平面視において等間隔、かつ互いに離間して配置される。また、第一電極組５４０Ａと第二電極組５４０Ｂとは、平面視において、仮想線Ｌを挟み、すなわち圧電膜４２４の中心を挟む位置に配置される。

【0077】

ここで、本実施形態では、第一下部電極４２２及び第一上部電極４２５と、第二下部中間電極５４３及び第二上部中間電極５４４とは、ＣＯＭ電極として機能し、共通電位（例えば０電位）に設定されている。また、第二下部電極４２３及び第二上部電極４２６と、第一下部中間電極５４１及び第一上部中間電極５４２は、ＳＩＧ電極として機能し、配線基板２３に接続され、電極間の電位差に応じた信号を出力する。

【0078】

［第三実施形態の作用効果］
本実施形態では、第一電極組５４０Ａと、第二電極組５４０Ｂとが、第一上部電極４２５（第一下部電極４２２）と、第二上部電極４２６（第二下部電極４２３）との間の、圧電膜４２４の中心位置と重ならない位置に、互いに離間して設けられる。このような構成では、第二実施形態と同様に電極間の対向面の面積を増大させることができ、受信用トランスデューサー５２における合成静電容量を増大させることができる。
また、第一電極組５４０Ａと、第二電極組５４０Ｂとが、平面視において上記中心位置を挟むように配置される。これにより、第一下部中間電極５４１（第一上部中間電極５４２）と、第二下部中間電極５４３（第二上部中間電極５４４）とは、圧電膜４２４の歪みが大きくなる中心位置を含みキャパシターを構成することとなる。このため、超音波を検出する際に、受信用トランスデューサー５４からの出力（電圧）を大きくすることができ、検出感度を向上させることができる。

【0079】

また、同一平面上に形成された各電極が、所定寸法のギャップＧ４，Ｇ５，Ｇ６を介して配置されている。このため、上述のように、電極間の距離が最小となる電極対に電荷が集中することを抑制できる。したがって、各電極対をキャパシターとして機能させることができ、静電容量をより確実に増大させることができる。

【0080】

［変形例］
なお、本発明は上述の各実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良、及び各実施形態を適宜組み合わせる等によって得られる構成は本発明に含まれるものである。
上記第一実施形態では、電極対を成し、キャパシターを形成する第一電極と、第二電極とが、同一平面上に配置され、かつ、所定のギャップを介して離間している構成を例示した。また、第二及び第三実施形態では、電極対を成し、キャパシターを形成する第一電極と、第二電極と、第三電極とが、同一平面上に形成され、かつ、所定のギャップを介して離間している構成を例示したが、本発明はこれに限定されない。すなわち、第一電極と、第二電極と、第三電極との少なくともいずれか１つが、同一平面上に形成されていなくてもよい。また、各電極対の距離が、異なっていてもよい。

【0081】

上記各実施形態では、複数の第一電極は、平面視において、少なくとも圧電膜４２４と重なる領域において、互いに重畳するように設けられる構成を例示したが、本発明はこれに限定されない。例えば、平面視において、複数の第一電極の少なくとも一部が重なるように配置されてもよく、重ならない位置に配置されてもよい。また、平面視において、複数の第一電極が異なる形状であってもよい。なお、上記各実施形態のように、複数の第一電極が、平面視において互いに重畳するように設けることにより、圧電膜４２４に対して、第一電極の面積を大きくすることができ、合成容量をより確実に増大させることができる。なお、第二電極及び第三電極についても同様である。

【0082】

上記各実施形態では、第一電極、第二電極、及び第三電極の数が同数である構成を例示したが、本発明はこれに限定されず、数が異なっていてもよい。例えば、２つの第一電極及び第二電極と、１つの第三電極とを備える構成でもよい。具体的には、第二実施形態において、圧電膜４２４の内部に、かつ、各第一電極及び第二電極から等距離となる位置に一つの第三電極を設ける構成としてもよい。
また、上記各実施形態では、圧電膜４２４の表面（±Ｚ側の面）に接するように各電極が形成される構成を例示したが、本発明はこれに限定されない。すなわち、上述のように、圧電膜４２４の内部に電極が形成される構成としてもよい。

【0083】

上記第三実施形態では、複数の第三電極からなる電極組を２組備える構成を例示したが本発明はこれに限定されない。例えば、３組以上備える構成を採用してもよい。なお、４組以上の偶数組の電極組を備え、平面視において、圧電膜４２４の中央位置と重ならない位置に、第三電極を設けることにより、超音波を受信した際に圧電膜４２４の歪みが大きくなる位置を用いてキャパシターを構成することができ、受信用トランスデューサー５２の出力を増大させることができる。

【0084】

上記各実施形態では、受信用トランスデューサーは、平面視において、Ｙ方向に平行で、かつ、圧電膜４２４の中心位置を通る仮想線に対して略線対称に構成されていたが、本発明はこれに限定されない。例えば、平面視において、第一電極と第二電極とのギャップの中心位置が、上記仮想線と重ならないように構成されてもよい。

【0085】

上記各実施形態では、受信用トランスデューサーは、平面視において矩形状の圧電膜４２４を有し、矩形状の第一電極及び第二電極を備えるように構成されたが、本発明において、圧電膜４２４、第一電極、第二電極、第三電極の形状は、上記各実施形態の形状に限定されない。例えば、圧電膜の平面形状として、各種多角形状、円状、及び楕円状等を採用してもよい。具体的には、受信用トランスデューサーとして、平面視において円状の圧電膜と、圧電膜の中心位置に重なる円状の第一電極と、第一電極の周囲の少なくとも一部を囲む環状の第二電極と、を備える構成を採用してもよい。また、さらに、第一電極と第二電極との間に、環状の第三電極を備える構成としてもよい。

【0086】

上記第一実施形態では、受信用トランスデューサー群５２Ａは、電極線５２１，５２２の間で、複数の受信用トランスデューサー５２が並列に接続される構成を示すが、これに限定されない。
図１４は、受信アレイＲＲの一変形例を模式的に示す平面図である。
図１４に示す例の受信用トランスデューサー群５２Ｂは、Ｙ方向に沿って設けられた一対の電極線５２１，５２２と、これら一対の電極線５２１，５２２の間で複数（図１４に示す例では３つ）の受信用トランスデューサー５２がＸ方向に沿って直列に接続された直列部ＳＣと、を有する。そして、直列部ＳＣは、Ｙ方向に沿って複数配置され、一対の電極線５２１，５２２の間で並列に接続されている。
このような構成では、直列部ＳＣに接続された各受信用トランスデューサー５２から出力される電圧信号が加算されて出力されるので、受信信号を大きくでき、受信感度の向上を図れる。

【0087】

上記各実施形態では、送信アレイＴＲ（送信用トランスデューサー５１）及び受信アレイＲＲ（受信用トランスデューサー５２，５３，５４）において、素子基板４１、封止板４３、音響整合層４４、及び音響レンズ４５を共通部材とする例を示したが、これに限定されない。
例えば、送信用素子基板に送信アレイＴＲを設け、受信用素子基板に受信アレイＲＲを設ける構成としてもよい。封止板４３、音響整合層、及び音響レンズ４５においても同様に、送信アレイＴＲと受信アレイＲＲとにおいて、それぞれ別部材としてもよい。

【0088】

上記実施形態では、支持膜４１２（可撓部４１２Ｂ）の基板本体部４１１とは反対側に、音響整合層４４及び音響レンズ４５が設けられる構成を例示したが、これに限定されない。
例えば、音響整合層４４及び音響レンズ４５が支持膜４１２（可撓部４１２Ｂ）の基板本体部４１１側に設けられ、開口部４１１Ａ，４１１Ｂ内に音響整合層４４が充填される構成としてもよい。この場合、封止板４３は、支持膜４１２の基板本体部４１１とは反対側に設けられ、平面視において、開口部４１１Ａ，４１１Ｂに対向する位置に凹溝を備える構成とする。このような構成では、送信用トランスデューサー５１や受信用トランスデューサー５２，５３，５４の各電極が、音響整合層４４側に露出せず、超音波デバイス２２における防水性を高めることができる。

【0089】

上記各実施形態では、生体内の器官を測定対象とする超音波測定機を例示したが、本発明はこれに限定されない。例えば、各種構造物を測定対象として、当該構造物の欠陥の検出や老朽化の検査を行う超音波測定機に、本発明を適用することができる。また、例えば、半導体パッケージやウェハ等を測定対象として、当該測定対象の欠陥を検出する超音波測定機にも本発明を適用することができる。

【0090】

その他、本発明の実施の際の具体的な構造は、本発明の目的を達成できる範囲で上記各実施形態及び変形例を適宜組み合わせることで構成してもよく、また他の構造などに適宜変更してもよい。

【符号の説明】

【0091】

１…超音波測定装置（電子機器）、２…超音波プローブ、１０…制御装置、１３…記憶部、１４…演算部、２２…超音波デバイス、２３…配線基板、２４…超音波センサー（圧電モジュール）、４１…素子基板、４３…封止板、４４…音響整合層、４５…音響レンズ、５２，５３，５４…受信用トランスデューサー、５２Ａ，５２Ｂ…受信用トランスデューサー群、２３３…送信回路、２３４…受信回路、４１１…基板本体部、４１１Ｂ…開口部、４１２…支持膜、４１２Ｂ…可撓部（可撓膜）、４２０Ａ…下部電極対、４２０Ｂ…上部電極対、４２１，４２１Ａ，４２１Ｂ…受信素子、４２２…第一下部電極、４２２Ａ…第一下部電極本体部、４２２Ｂ…第一下部引出部、４２２Ｃ…端面、４２３…第二下部電極、４２３Ａ…第二下部電極本体部、４２３Ｂ…第二下部引出部、４２３Ｃ…端面、４２４…圧電膜（圧電体）、４２５…第一上部電極、４２５Ａ…第一上部電極本体部、４２５Ｂ…第一上部引出部、４２５Ｃ…端面、４２６…第二上部電極、４２６Ａ…第二上部電極本体部、４２６Ｂ…第二上部引出部、４２６Ｃ…端面、５２１，５２２…電極線、５３１…下部中間電極、５３１Ａ…下部本体部、５３１Ｂ…下部引出部、５３１Ｃ１…−Ｘ側の端面、５３１Ｃ２…＋Ｘ側の端面、５３２…上部中間電極、５３２Ａ…上部本体部、５３２Ｂ…上部引出部、５３２Ｃ１…−Ｘ側の端面、５３２Ｃ２…＋Ｘ側の端面、５４０Ａ…第一電極組、５４０Ｂ…第二電極組、５４１…第一下部中間電極、５４１Ａ…第一下部本体部、５４１Ｂ…第一下部引出部、５４１Ｃ１…端面、５４１Ｃ２…端面、５４２…第一上部中間電極、５４２Ａ…第一上部本体部、５４２Ｂ…第一上部引出部、５４２Ｃ１…−Ｘ側の端面、５４２Ｃ２…＋Ｘ側の端面、５４３…第二下部中間電極、５４３Ａ…第二下部本体部、５４３Ｂ…第二下部引出部、５４３Ｃ１…−Ｘ側の端面、５４３Ｃ２…＋Ｘ側の端面、５４４…第二上部中間電極、５４４Ａ…第二上部本体部、５４４Ｂ…第二上部引出部、５４４Ｃ１…−Ｘ側の端面、５４４Ｃ２…＋Ｘ側の端面、Ａｒ１２…受信領域、Ｇ１〜Ｇ６…ギャップ、ＲＲ…受信アレイ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】