特許 6593136 配線基板積層体、半導体装置、及び半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6593136

(24)【登録日】2019年10月4日

(45)【発行日】2019年10月23日

(54)【発明の名称】配線基板積層体、半導体装置、及び半導体装置の製造方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20191010BHJP

   H05K 3/00 20060101ALI20191010BHJP

   H05K 3/18 20060101ALI20191010BHJP

【ＦＩ】

   H01L23/12 N

   H01L23/12 501B

   H05K3/00 X

   H05K3/18 A

   H05K3/00 T

【請求項の数】13

【全頁数】18

(21)【出願番号】特願2015-235809(P2015-235809)

(22)【出願日】2015年12月2日

(65)【公開番号】特開2017-103364(P2017-103364A)

(43)【公開日】2017年6月8日

【審査請求日】2018年11月21日

(73)【特許権者】

【識別番号】000003193

【氏名又は名称】凸版印刷株式会社

(74)【代理人】

【識別番号】110001276

【氏名又は名称】特許業務法人 小笠原特許事務所

(72)【発明者】

【氏名】藤田 貴志

【審査官】 庄司 一隆

(56)【参考文献】

【文献】 特開２００９−２８３７８８（ＪＰ，Ａ）

【文献】 特開２０１２−０６９７３４（ＪＰ，Ａ）

【文献】 特開２０１２−２５３３４５（ＪＰ，Ａ）

【文献】 特開２０１６−１７８１０１（ＪＰ，Ａ）

【文献】 国際公開第２０１５／１９９０３０（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２３／１２−２３／１５

Ｈ０５Ｋ ３／００

３／１０− ３／２６

３／３８

(57)【特許請求の範囲】

【請求項1】

透明性を有する支持体と、
前記支持体の主面上に設けられ、光の照射により分解可能な樹脂を含む接着剤層と、
前記接着剤層の上層に設けられるパターニングされた導電層と、
前記パターニングされた導電層の上層に設けられる配線基板とを備え、
前記配線基板は、
前記パターニングされた導電層の上層に設けられる２層以上の樹脂層と、
前記２層以上の樹脂層の層間に設けられ、互いに分離された第１の配線パターン及び第２の配線パターンと、
前記第１の配線パターンと接続する第１の接続端子と、
前記第２の配線パターンと接続する第２の接続端子と、
前記パターニングされた導電層の上層に設けられ、前記第１の配線パターンと接続する第１の接続パッド及び前記第２の配線パターンと接続する第２の接続パッドとを有し、
前記第１の接続端子と前記第１の接続パッドとの間の抵抗値ｒ１と、前記第２の接続端子と前記第２の接続パッドとの間の抵抗値ｒ２と、前記第１の接続パッドと前記第２の接続パッドとの間の抵抗値Ｒとが、ｒ１＜Ｒ、かつｒ２＜Ｒ、かつＲ＜１００００Ωを満たす、配線基板積層体。

【請求項2】

前記支持体は、ガラス基板である、請求項１に記載の配線基板積層体。

【請求項3】

前記支持体の前記主面の最大高さ粗さは、０．０１μｍ以上５μｍ以下である、請求項１又は２に記載の配線基板積層体。

【請求項4】

前記接着剤層は、前記支持体の前記主面上に設けられ、前記光の照射により分解可能な樹脂を含む剥離層と、前記剥離層の上層に設けられる保護層とを有し、
前記保護層は、照射される光から前記配線基板を保護するように構成される、請求項１〜３のいずれか一項に記載の配線基板積層体。

【請求項5】

前記配線基板の厚さは、０．００１ｍｍ以上１ｍｍ以下である、請求項１〜４のいずれか一項に記載の配線基板積層体。

【請求項6】

請求項１〜５のいずれか一項に記載の配線基板積層体から前記支持体を除去した前記配線基板と、
表面に突起電極が設けられており、当該突起電極を介して前記配線基板の前記第１の配線パターンまたは前記第２の配線パターンに接続される半導体チップと、
を備える半導体装置。

【請求項7】

前記第１の配線パターンまたは前記第２の配線パターンと前記半導体チップとは、はんだを含む前記第１の接続端子または前記第２の接続端子を介して互いに接続されている、請求項６に記載の半導体装置。

【請求項8】

前記第１の配線パターンまたは前記第２の配線パターンと前記半導体チップとは、金を含む前記第１の接続端子または前記第２の接続端子を介して互いに接続されている、請求項６又は７に記載の半導体装置。

【請求項9】

請求項１〜５のいずれか一項に記載される配線基板積層体を準備する工程と、
前記配線基板積層体の前記配線基板に半導体チップを搭載すると共に、前記第１の配線パターン及び前記第２の配線パターンに当該半導体チップを接合する工程と、
前記支持体を介して前記接着剤層に光を照射することによって、前記支持体を前記配線基板から剥離する工程と、
を備える半導体装置の製造方法。

【請求項10】

前記光は、レーザー光である、請求項９に記載の半導体装置の製造方法。

【請求項11】

前記第１の配線パターン及び前記第２の配線パターンに接合された前記半導体チップを封止樹脂で覆う工程を更に備える、請求項９又は１０に記載の半導体装置の製造方法。

【請求項12】

前記支持体を前記配線基板から剥離する工程の後において、前記配線基板から前記接着剤層を除去する工程を更に備える、請求項９〜１１のいずれか一項に記載の半導体装置の製造方法。

【請求項13】

前記支持体を前記配線基板から剥離する工程の後において、
前記配線基板に外部接続端子を設ける工程と、
前記配線基板を切断して個片化する工程と、を更に備える請求項９〜１２のいずれか一項に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法に関する。

【背景技術】

【0002】

近年、半導体チップ及び外部接続部材を用いた半導体装置が、電子機器及び自動車等の様々な分野に用いられている。下記特許文献１には、半導体チップ上に再配線層及び外部接続端子を有する外部接続部材が直接形成される半導体装置の製造方法が記載されている。この製造方法では、再配線層及び外部接続端子を有する外部接続部材が半導体チップ領域内に形成される。当該製造方法によって設けられた半導体装置は、Ｆａｎ−ｉｎ型のＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ：ウエハレベルパッケージ）と呼ばれている。

【0003】

また、下記特許文献２には、支持基板に固定された半導体チップの周囲を覆う絶縁層を形成し、当該半導体チップ上及び当該絶縁層上に再配線層及び外部接続端子を有する外部接続部材が形成される半導体装置の製造方法が記載されている。この製造方法では、半導体チップの外縁より外側の周辺領域にも再配線層及び外部接続端子を有する外部接続部材が形成される。当該製造方法によって設けられた半導体装置は、Ｆａｎ−ｏｕｔ型のＷＬＰと呼ばれている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平１１−１１１８９６号公報

【特許文献2】特開２０１１−１８７４７３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、半導体チップを実装する前に導通検査を行うことが可能な配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係る配線基板積層体は、透明性を有する支持体と、支持体の主面上に設けられ、光の照射により分解可能な樹脂を含む接着剤層と、接着剤層の上層に設けられる高抵抗導電層と、パターニングされた導電層の上層に設けられる配線基板とを備え、配線基板は、高抵抗導電層の上層の一部に設けられる導電層と、パターニングされた導電層の上層に設けられる２層以上の樹脂層と、２層以上の樹脂層の層間に設けられ、互いに分離された第１の配線パターン及び第２の配線パターンと、第１の配線パターンと接続する第１の接続端子と、第２の配線パターンと接続する第２の接続端子と、導電層の上層に設けられ、第１の配線パターンと接続する第１の接続パッド及び第２の配線パターンと接続する第２の接続パッドとを有し、第１の接続端子と第１の接続パッドとの間の抵抗値ｒ１と、第２の接続端子と第２の接続パッドとの間の抵抗値ｒ２と、第１の接続パッドと第２の接続パッドとの間の抵抗値Ｒとが、ｒ１＜Ｒ、かつｒ２＜Ｒ、かつＲ＜１００００Ωを満たす。

【0007】

また、支持体はガラス基板であってもよい。

【0008】

また、支持体の主面の最大高さ粗さは、０．０１μｍ以上５μｍ以下であってもよい。

【0009】

また、接着剤層は、支持体の主面上に設けられ、光の照射により分解可能な樹脂を含む剥離層と、剥離層の上層に設けられる保護層とを有してもよい。

【0010】

また、配線基板の厚さは、０．００１ｍｍ以上１ｍｍ以下であってもよい。

【0011】

また、支持体の主面の最大高さ粗さは、０．０１μｍ以上５μｍ以下であってもよい。

【0012】

また、配線基板の厚さは、０．００１ｍｍ以上１ｍｍ以下であってもよい。

【0013】

また、本発明に係る半導体装置は、上述の配線基板積層体から支持体を除去した配線基板と、表面に突起電極が設けられており、当該突起電極を介して配線基板の第１の配線パターンまたは第２の配線パターンに接続される半導体チップと、を備える。

【0014】

また、第１の配線パターンまたは第２の配線パターンと半導体チップとは、はんだを含む第１の接続端子または第２の接続端子を介して互いに接続されていてもよい。

【0015】

また、第１の配線パターンまたは第２の配線パターンと半導体チップとは、金を含む第１の接続端子または第２の接続端子を介して互いに接続されていてもよい。

【0016】

また、本発明に係る半導体装置の製造方法は、本発明に係る配線基板積層体を準備する工程と、配線基板積層体の配線基板に半導体チップを搭載すると共に、第１の配線パターン及び第２の配線パターンに当該半導体チップを接合する工程と、支持体を介して接着剤層に光を照射することによって、支持体を配線基板から剥離する工程と、を備える。

【0017】

また、光はレーザー光であってもよい。

【0018】

また、本発明に係る半導体装置の製造方法は、上述の配線基板積層体を準備する工程と、配線基板積層体の配線基板に半導体チップを搭載すると共に、第１の配線パターン及び第２の配線パターンに当該半導体チップを接合する工程と、支持体を配線基板から剥離する工程と、を備える。

【0019】

また、第１の配線パターン及び第２の配線パターンに接合された半導体チップを封止樹脂で覆う工程を更に備えてもよい。

【0020】

また、支持体を配線基板から剥離する工程の後において、配線基板から接着剤層を除去する工程を更に備えてもよい。

【0021】

また、支持体を配線基板から剥離する工程の後において、配線基板に外部接続端子を設ける工程と、配線基板を切断して個片化する工程と、を更に備えてもよい。

【発明の効果】

【0022】

本発明によれば、半導体チップを実装する前に導通検査を行うことが可能な配線基板積層体を実現できる。

【図面の簡単な説明】

【0023】

【図1】本発明の一実施形態に係る半導体装置を説明する図

【図2】本発明の一実施形態に係る配線基板積層体を示す図

【図3】本発明の一実施形態に係る配線基板積層体の製造方法を説明する図

【図4】本発明の一実施形態に係る半導体装置の製造方法を説明する図

【図5】本発明の一実施形態に係る半導体装置の製造方法を説明する図

【図6】本発明の一実施形態の変形例に係る配線基板積層体を示す図

【図7】本発明の一実施形態に係る配線基板積層体の導電検査方法を説明するための概略図

【発明を実施するための形態】

【0024】

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

【0025】

図１は、実施形態に係る配線基板積層体を用いて製造された半導体装置１を説明する図である。図１に示されるように、半導体装置１は、配線基板２１と、半導体チップ２２と、アンダーフィル２４と、モールド樹脂２５と、複数の外部接続端子３１とを備えている。なお、配線基板２１の詳細については後述する。

【0026】

半導体チップ２２は、例えば半導体基板表面に形成されるトランジスタ又はダイオード等を有する集積回路（ＩＣ又はＬＳＩ）であり、略直方体形状を有している。半導体チップ２２に用いられる半導体基板としては、例えばシリコン基板（Ｓｉ基板）、窒化ガリウム基板（ＧａＮ基板）、又は炭化ケイ素基板（ＳｉＣ基板）等の無機物を主成分とした基板が用いられる。本実施形態では、半導体基板としてシリコン基板が用いられる。シリコン基板を用いて形成される半導体チップ２２の線膨張係数（ＣＴＥ：Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ）は、約２ｐｐｍ／℃〜４ｐｐｍ／℃（例えば３ｐｐｍ／℃）である。本実施形態における線膨張係数は、例えば２０℃〜２６０℃の温度範囲内における温度の上昇に対応して変化する長さの変化率とする。

【0027】

半導体チップ２２の表面２２ａには、突起電極（バンプとも言う）２３が設けられている。半導体チップ２２は、この突起電極２３を介して配線基板２１の主面２１ａに露出する配線パターン（図示せず）と電気的に接続している。突起電極２３は、例えばＡｕ、Ａｇ、Ｃｕ、Ａｌ等の金属もしくはこれらの合金、ＣｕにＡｕめっき等を施した金属複合体、又は、Ｓｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−ＢｉもしくはＡｕ系等のはんだによって形成される。突起電極２３は、半導体チップ２２の領域内全体に配置されていてもよいし、半導体チップ２２の周辺領域に配置されていてもよい。半導体チップ２２と配線基板積層体２１とを互いに接続する方式としては、例えばワイヤボンディング方式又はフリップチップ方式が挙げられる。本実施形態では、実装面積の縮小化及び作業の効率化の観点から、フリップチップ方式によって半導体チップ２２及び配線基板２１が互いに接続されている。

【0028】

アンダーフィル２４は、半導体チップ２２を配線基板２１上に固定及び封止するために用いられる接着剤である。アンダーフィル２４としては、例えば、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等を加えた材料が用いられる。アンダーフィル２４は、液状であってもよいし、フィルム状であってもよい。

【0029】

モールド樹脂２５は、半導体チップ２２を覆って封止及び保護するために用いられる封止樹脂である。モールド樹脂２５としては、例えば、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等を加えた材料が用いられる。

【0030】

外部接続端子３１は、配線基板２１の裏面２１ｂ上に設けられている。外部接続端子３１は、配線基板２１内に設けられている配線パターンを介して半導体チップ２２と電気的に接続している。外部接続端子３１は、例えばＳｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、又はＳｎ−Ｂｉ等のはんだによって形成される。外部接続端子３１がはんだによって形成される場合、外部接続端子３１の形成箇所となる部分、すなわち配線基板２１の裏面２１ｂ上の配線パターンが露出した部分に、例えばＮｉめっき、Ａｕめっき、又はＳｎめっきが施されてもよく、プレソルダー処理が施されてもよく、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）等の有機被膜処理が施されてもよい。

【0031】

図２は、実施形態に係る配線基板積層体１１を示す図であって、半導体チップ２２の実装前の状態を示す図である。図２に示す配線基板積層体１１は、支持体１２と、接着剤層１３と、配線基板２１とを備えている。配線基板２１は、第１樹脂層１４と、接続パッド１５と、パターニングされた導電層５１と、配線パターン１８と、第２樹脂層１９と、接続端子２０とを有している。配線パターン１８と、樹脂層はさらに積層されていてもよい。例えば、第２樹脂層１９の上に別の配線パターン１８が積層され、さらに第３樹脂層を積層してもよい。配線基板２１の厚さの下限値は、例えば０．００１ｍｍ以上であってもよく、０．０１ｍｍ以上であればよりよく、０．０３ｍｍ以上であればさらによい。また、配線基板２１の厚さの上限値は、例えば１ｍｍ以下であってもよく、０．８ｍｍ以下であればよりよく、０．５ｍｍ以下であればさらによい。配線基板２１の厚さが０．００１ｍｍ以上であることによって、配線基板２１に設けられる配線パターン１８を第１樹脂層１４及び第２樹脂層１９によって保護することができる。配線基板２１の厚さが１ｍｍ以下であることによって、支持体１２と配線基板２１との線膨張率等の差に起因した配線基板積層体１１の反りを抑制できる。なお、本明細書における配線基板２１の厚さとは、パターニングされた導電層５１との界面から第２樹脂層１９又は配線パターン１８の最上面に至るまでの厚み方向の寸法である。ここで、「厚み方向」とは、配線基板積層体１１の主面に対して垂直な方向をいう。

【0032】

支持体１２の主面１２ａは、例えば略矩形状、略円形状、又は略楕円形状等である。支持体１２は、光を透過する性質（透明性）を有する材料から構成される基板とし、例えばレーザー光のような特定の波長を透過する性質を有するものでもよい。支持体１２が透過する光の波長の範囲は、例えば３００ｎｍ以上２０００ｎｍ以下でもよく、３００ｎｍ以上１１００ｎｍ以下でもよい。支持体１２は、例えばガラス基板が用いられる。支持体１２にガラス基板を用いることで、安価で、かつ、強度を高くすることができると共に、支持体１２の大型化が容易にできる。また、支持体１２の表面の粗さを容易に調整することができる。ガラスとしては、例えば石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又はサファイアガラス等が用いられる。ガラスの線膨張係数は、上述した半導体チップ２２の線膨張係数と近い値であることが好ましい。半導体チップ２２の線膨張係数と近い値であれば、配線基板積層体１１に半導体チップ２２を搭載する際に発生する位置ずれを抑制することができ、その結果、半導体チップ２２と配線基板積層体１１との接合部分が破壊されることを抑制することができる。よって、ガラスの線膨張係数は、例えば−１ｐｐｍ／℃以上１０．０ｐｐｍ／℃以下でもよく、特に０．５ｐｐｍ／℃以上５．０ｐｐｍ／℃以下が好適である。また、ＪＩＳ Ｂ ０６０１：２０１３に基づいた支持体１２の主面１２ａにおける最大高さ粗さＲｚは、例えば０．０１μｍ以上５μｍ以下でもよく、０．１μｍ以上３μｍ以下でもよい。支持体１２の主面１２ａの最大高さ粗さＲｚが０．０１μｍ以上であることによって、支持体１２を準備するコストの増加を抑制することができる。支持体１２の主面１２ａの最大高さ粗さＲｚが５μｍ以下であることによって、主面１２ａの凹凸に起因した配線パターン１８の断線及び短絡等を抑制できる。

【0033】

接着剤層１３は、支持体１２とパターニングされた導電層５１とを互いに接着するための層である。
接着剤層１３は、支持体１２の主面１２ａ上に設けられており、光の照射により分解可能な樹脂を含んでいる。本実施形態において、接着剤層１３を分解させるための光としてレーザー光を使用するので、接着剤層１３に含まれる、光の照射により分解可能な樹脂として、レーザー光が照射されることによって熱分解可能な樹脂が用いられる。接着剤層１３に含まれる樹脂としては、例えばエポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の１種又はこれらの樹脂の２種類以上が混合された樹脂等が用いられる。接着剤層１３の厚さは、例えば２０μｍ〜１００μｍである。

【0034】

パターニングされた導電層５１は、接着剤層１３上に設けられる層であり、例えば配線基板の配線に用いられるＣｕ、またはＡｇ、Ａｌ、Ａｕ、Ｃｒ、Ｔｉ、Ｐｔ、Ｎｉ、Ｗ、Ｍｏ、Ｉｒ、Ｈｆ、Ｐｄ、Ｒｈ、Ｒｕ、Ｔａ、Ｂｉ、Ｎｂ、Ｓｎのいずれか、または上記のいずれかを含む合金、または上記のいずれかを含む酸化物、酸化インジウムスズ（ＩＴＯ）、アルミドープ酸化亜鉛（ＡＺＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）、インジウムドープ酸化亜鉛（ＩＺＯ）、フッ素ドープ酸化亜鉛（ＦＺＯ）、酸化亜鉛（ＺＮＯ）、アンチモンドープ酸化スズ（ＡＴＯ）、フッ素ドープ酸化スズＦＴＯ等が用いられる。パターニングされた導電層５１の厚さは、例えば５ｎｍ〜２０ｎｍであり、パターニングされた導電層５１の開口面積率は導電層５１の材質がＣｕの場合８０．０％〜９９．６％である。導電層５１は、めっき処理の際の給電層としての機能を持たせても良い。パターニングされた導電層５１の開口率を上げることで、半導体チップ２２の実装前に、配線間の短絡検査及び接続パッドと接続端子との間の断線検査を行うことが可能となる。これにより、半導体チップ２２の実装前に配線基板積層体１１が良品であるか否かを判断することができるため、半導体装置１の歩留まりを向上させることが可能となる。尚、半導体チップ２２の実装前における配線基板積層体１１の導電検査方法の詳細については後述する。

【0035】

第１樹脂層１４は、パターニングされた導電層５１上に設けられる樹脂層であり、開口部１４ａを有している。第１樹脂層１４は、例えばエポキシ樹脂、ポリイミド、マレイミド樹脂、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー、又はシリコーン等の樹脂材料及びこれらの複合材料を含む。また、第１樹脂層１４は、無機フィラー又は有機フィラーが含まれていてもよい。第１樹脂層１４は、例えばエポキシ樹脂及びガラス繊維が組み合わせた材料を含んでもよい。第１樹脂層１４として、例えばエポキシ系の絶縁性樹脂等からなるソルダーレジストが用いられてもよい。第１樹脂層１４の厚さは、例えば０．５μｍ〜１００μｍである。

【0036】

接続パッド１５は、例えばＡｕ等の金属から構成される導電層であり、第１樹脂層１４の開口部１４ａ内に設けられている。接続パッド１５は、開口部１４ａ内においてパターニングされた導電層５１と接している。接続パッド１５の厚さは、例えば０．００３μｍ〜３０μｍである。

【0037】

配線パターン１８は、例えばＡｕ、Ｃｕ、Ｎｉ等の金属から構成される導電層であり、第１樹脂層１４及び接続パッド１５上に設けられている。配線パターン１８は、第１樹脂層１４の開口部１４ａを介して接続パッド１５に電気的に接続されている。配線パターン１８の厚さは、例えば１μｍ〜２０μｍである。

【0038】

第２樹脂層１９は、第１樹脂層１４及び配線パターン１８上に設けられる樹脂層であり、開口部１９ａを有している。第２樹脂層１９は、例えばエポキシ樹脂、ポリイミド、マレイミド樹脂、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー、又はシリコーン等の樹脂材料又はこれらの複合材料が用いられる。また、第２樹脂層１９は、無機フィラー又は有機フィラーが含まれていてもよい。第２樹脂層１９は、例えばエポキシ樹脂及びガラス繊維が組み合わせた材料を含んでもよい。第２樹脂層１９として、例えばエポキシ系の絶縁性樹脂等からなるソルダーレジストが用いられてもよい。第２樹脂層１９に設けられている開口部１９ａは、第１樹脂層１４の開口部１４ａと重なっておらず、配線パターン１８の一部を露出するように設けられている。第２樹脂層１９の厚さは、例えば０．５μｍ〜３０μｍである。

【0039】

接続端子２０は、第２樹脂層１９の開口部１９ａ内に設けられる端子であり、配線パターン１８が半導体チップ２２の突起電極２３（図１参照）と電気的接続しやすいように設けられている。接続端子２０は、例えば共晶はんだ又は鉛フリーはんだ（Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、又はＳｎ−Ｂｉ等）によって形成される。接続端子２０は、種々の金属からなる導電層上に共晶はんだ又は鉛フリーはんだが設けられた端子でもよい。はんだを含む接続端子２０を介して配線パターン１８と半導体チップ２２の突起電極２３とが接続されることにより、配線パターン１８と半導体チップ２２との間に位置ずれが発生した場合であっても、接続端子２０に含まれるはんだによってずれを埋めることができ、半導体チップ２２と配線基板積層体１１との間に発生する接続不良を抑制することができる。また、開口部１９ａに、Ｎｉ、Ａｕ、Ｓｎ等のめっき処理を施す、又はＯＳＰ等の有機被膜処理を施すことにより、接続端子２０を形成してもよい。また、接続端子２０は、配線パターン１８に金めっきを行うことにより形成してもよい。この場合、接続端子２０の導電性が向上すると共に、接続端子２０の腐食が抑制される。半導体チップ２２の突起電極２３が金ボールバンプ（例えば、Ａｕ、Ａｕを含む合金、表面にＡｕめっきを施した金属複合体による金バンプ、又はＡｕ系のはんだによって形成されたバンプ）である場合、当該突起電極２３と金めっきが施された接続端子２０との接合性が向上する。

【0040】

次に、図３の（ａ）〜（ｉ）を参照しながら、実施形態に係る配線基板積層体１１の製造方法を説明する。図３の（ａ）〜（ｉ）は、配線基板積層体１１の製造方法の一例を説明する図である。

【0041】

まず、図３の（ａ）に示されるように、支持体１２の主面１２ａ上に接着剤層１３を形成する。接着剤層１３は、例えば印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等の公知の方法にて形成される。

【0042】

次に、図３の（ｂ）に示されるように、接着剤層１３上に導電層５１ａを形成する。導電層５１ａは、例えば真空プレス法、真空ラミネート法、ロールラミネート法、無電解めっき法、電解めっき法、スパッタ法等の公知の方法にて形成される。

【0043】

次に、図３の（ｃ）に示されるように、図３の（ｂ）において形成した導電層５１ａ上に接続パッド１５を形成する。接続パッド１５は、例えばめっき処理によって設けられる。導電層５１ａは、めっき処理の際の給電層としての機能を果たす。

【0044】

次に、図３の（ｄ）に示されるように、導電層５１ａを、隣接する接続パッド１５同士が導電層５１ａを介して接続されるようにパターニングし、パターニングされた導電層５１を形成する。パターニングされた導電層５１はフォトリソグラフィー法等の公知の方法によって形成される。

【0045】

次に、図３の（ｅ）に示されるように、パターニングされた導電層５１上に第１樹脂層１４を設けた後、当該第１樹脂層１４に開口部１４ａを形成する。第１樹脂層１４は、例えば印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等の公知の方法にて形成される。開口部１４ａは、例えば第１樹脂層１４に対してレーザーの照射、又はフォトリソグラフィーを行い、第１樹脂層１４の一部を除去することによって形成される。

【0046】

次に、図３の（ｆ）に示されるように、第１樹脂層１４及び接続パッド１５上にシード層１６を設ける。シード層１６は、第１樹脂層１４の開口部１４ａを介して接続パッド１５に接続されている。シード層１６は、例えば無電解めっき法、スパッタ法、又はＣＶＤ法等によって形成される。また、第１樹脂層１４にＣｕ等から構成される導体箔を貼り付けることによって、シード層１６を形成してもよい。シード層１６は、例えばＣｕ層、ＮｉめっきがなされたＣｕ層、ＡｕめっきがなされたＣｕ層、はんだめっきがなされたＣｕ層、Ａｌ層、又はＡｇ／Ｐｄ合金層等によって形成される。本実施形態では、コスト、電気特性、及び製造容易性の観点からＣｕ層が用いられる。

【0047】

次に、図３の（ｇ）に示されるように、シード層１６上に開口部１７ａを有するレジスト１７を設ける。そして、開口部１７ａによって露出されたシード層１６の一部に、例えばめっき処理を施すことによって当該一部を厚くする。ここで、シード層１６のうち、めっき処理等が施されていない相対的に薄い領域を第１領域１６ａとし、めっき処理等が施されて相対的に厚い領域を第２領域１６ｂとする。第１領域１６ａは、第１樹脂層１４及びレジスト１７の間に存在する領域である。第２領域１６ｂは、例えばＣｕ層、ＮｉめっきがなされたＣｕ層、ＡｕめっきがなされたＣｕ層、はんだめっきがなされたＣｕ層、Ａｌ層、又はＡｇ／Ｐｄ合金層等によって形成される。本実施形態では、コスト、電気特性、及び製造容易性の観点からＣｕ層が用いられる。また、レジスト１７としては、例えばネガ型又はポジ型のフォトレジストが用いられる。

【0048】

次に、図３の（ｈ）に示されるように、レジスト１７及びシード層１６における第１領域１６ａを除去することによって配線パターン１８を形成する。レジスト１７は、例えばリフトオフによって第１樹脂層１４上から除去されてもよいし、エッチングによって除去されてもよい。第１領域１６ａは、例えばウェットエッチング又はドライエッチングによって除去される。第１領域１６ａが除去されることによって、第２領域１６ｂが配線パターン１８となる。第２領域１６ｂの一部は、第１領域１６ａと同時にエッチングされてもよい。すなわち、本実施形態における配線パターン１８は、セミアディティブ法によって形成される。セミアディティブ法とは、Ｃｕ層等のシード層１６を形成し、レジストをシード層１６上に形成し、シード層１６における露出した部分を電解めっき法等により厚膜化し、レジストを除去した後、薄いシード層をエッチングして配線パターンを得る方法である。

【0049】

次に、図３の（ｈ）に示されるように、配線パターン１８の形成後、第２樹脂層１９を第１樹脂層１４及び配線パターン１８上に形成し、第２樹脂層１９の一部に開口部１９ａを形成する。第２樹脂層１９は、例えば印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等の公知の方法にて形成される。開口部１９ａは、例えば第２樹脂層１９に対してレーザーの照射、又はフォトリソグラフィーを行い、第２樹脂層１９の一部を除去することによって形成される。開口部１９ａの形成によって、配線パターン１８の一部が露出される。

【0050】

最後に、図３の（ｉ）に示されるように、開口部１９ａ内に接続端子２０を形成する。接続端子２０は、例えば共晶はんだ又は鉛フリーはんだを開口部１９ａ内に供給することによって設けられる。以上によって、支持体１２と、接着剤層１３と、パターニングされた導電層５１と、第１樹脂層１４、接続パッド１５、配線パターン１８、第２樹脂層１９及び接続端子２０を含む配線基板２１とを有する配線基板積層体１１を形成する。

【0051】

次に、図４の（ａ）〜（ｅ）及び図５の（ａ）〜（ｄ）を参照しながら、本実施形態に係る配線基板積層体１１を用いて半導体装置１を製造する方法を説明する。図４の（ａ）〜（ｅ）及び図５の（ａ）〜（ｄ）は、半導体装置１の製造方法を説明する図である。

【0052】

まず、図４の（ａ）に示されるように、支持体１２、接着剤層１３、パターニングされた導電層５１及び配線基板２１を有する配線基板積層体１１を準備する。尚、図４及び図５において、配線基板２１の層構成については記載を省略しているが、配線基板積層体１１は、図２及び図３の（ｉ）で説明したものである。

【0053】

次に、図４の（ｂ）に示されるように、配線基板積層体１１に複数の半導体チップ２２を搭載する。具体的には、配線基板積層体１１における配線基板２１の主面２１ａ上に、半導体チップ２２をフリップチップ方式にて搭載する。半導体チップ２２を配線基板積層体１１に搭載する際、半導体チップ２２の突起電極２３と配線基板積層体１１の接続端子２０（図２を参照）とが、互いに接続される。また、半導体チップ２２及び配線基板積層体１１の間にアンダーフィル２４を設けておくことによって、半導体チップ２２及び配線基板積層体１１を固定すると共に、半導体チップ２２と配線基板積層体１１との隙間を封止する。アンダーフィル２４は、半導体チップ２２を配線基板積層体１１に搭載した後に、半導体チップ２２及び配線基板積層体１１の間に供給してもよい。また、半導体チップ２２又は配線基板積層体１１に予めアンダーフィル２４を付着しておき、半導体チップ２２を配線基板積層体１１に搭載すると同時にアンダーフィル２４による封止を完了させてもよい。例えば、加熱又は光照射による硬化処理をアンダーフィル２４に施すことによって、アンダーフィル２４による半導体チップ２２及び配線基板積層体１１の固定及び封止を行う。アンダーフィル２４は、必ずしも設けなくてもよい。

【0054】

次に、図４の（ｃ）に示されるように、配線基板２１の主面２１ａ上にモールド樹脂２５を形成する。この際、モールド樹脂２５によって半導体チップ２２を埋設する。モールド樹脂２５は、例えばトランスファーモールド法又はポッティング法等の公知の方法にて形成される。半導体チップ２２は、モールド樹脂２５によって封止されるように覆われていてもよい。

【0055】

次に、図４の（ｄ）に示されるように、支持体１２を介して接着剤層１３にレーザー光Ｌを照射する。支持体１２全体に渡ってレーザー光Ｌを照射してもよいし、支持体１２の所望の位置にレーザー光Ｌを照射してもよい。本実施形態では、接着剤層１３内の樹脂を確実に分解する観点から、直線的に往復させながら支持体１２全体にレーザー光Ｌを照射する。レーザー光Ｌは、例えば３００ｎｍ以上２０００ｎｍ以下の波長を有してもよく、３００ｎｍ以上１５００ｎｍ以下の波長を有していてもよく、３００ｎｍ以上１１００ｎｍ以下の波長を有していてもよい。レーザー光Ｌを出射する装置の一例として１０６４ｎｍの波長の光を出射するＹＡＧレーザー装置、５３２ｎｍの波長の２倍の高調波の光を出射するＹＡＧレーザー装置、又は７８０ｎｍ〜１３００ｎｍの波長の光を出射する半導体レーザー装置等が挙げられる。支持体１２は透明性を有しており、レーザー光Ｌを透過する。よって、支持体１２を透過したレーザー光Ｌのエネルギーは、接着剤層１３に吸収される。吸収されたレーザー光Ｌのエネルギーは、接着剤層１３内にて熱エネルギーに変換される。この熱エネルギーによって、接着剤層１３の樹脂は熱分解温度に達し、熱分解する。これによって、接着剤層１３が支持体１２と配線基板２１とを接着する力が弱まる。レーザー光Ｌを用いることで、接着剤層１３内の樹脂が分解するために必要な熱エネルギーを十分に加えることができ、接着剤層１３の接着力を効果的に弱めることができる。また、レーザー光Ｌは支持体１２を介して接着剤層１３に照射されるため、半導体チップ２２にレーザー光Ｌによるダメージを与えずに接着剤層１３の接着力を効果的に弱めることができる。

【0056】

次に、図４の（ｅ）に示されるように、配線基板２１から支持体１２を剥離する。支持体１２を配線基板２１から剥離する方法は、手動でもよいし機械を用いて行ってもよい。導電層５１に接着剤層１３が付着している場合、パターニングされた導電層５１から接着剤層１３を除去する。例えば、パターニングされた導電層５１の裏面５１ｂに粘着テープを貼り付けた後ピールすることにより、裏面５１ｂ上に残存していた接着剤層１３をパターニングされた導電層５１から除去する。また、裏面５１ｂを過マンガン酸カリウム水溶液及び水酸化ナトリウム水溶液の混合溶液等に浸漬して接着剤層１３を除去してもよいし、当該混合溶液を裏面５１ｂにスプレーすることによって接着剤層１３を除去してもよい。また、裏面５１ｂをアセトン又はメチルエチルケトン等の有機溶剤に浸漬して接着剤層１３を除去してもよいし、当該有機溶剤を裏面５１ｂにスプレーすることによって接着剤層１３を除去してもよい。次に、配線基板２１からパターニングされた導電層５１を剥離する。パターニングされた導電層５１は、例えばエッチングによって除去される。

【0057】

以上により、図５の（ａ）に示されるように、支持体１２から剥離され、半導体チップ２２が実装された配線基板２１を得る。

【0058】

次に、図５の（ｂ）に示されるように、配線基板２１の裏面２１ｂ上に複数の外部接続端子３１を形成する。具体的には、配線基板２１の接続パッド１５（図２を参照）が形成された部分に、外部接続端子３１を形成する。例えばはんだボール搭載法等によって外部接続端子３１を形成する。

【0059】

次に、図５の（ｃ）に示されるように、モールド樹脂２５にダイシングテープ３３を貼り付けた後、各半導体チップ２２の間の領域に位置する配線基板２１及びモールド樹脂２５を切断し、個片化する。例えばダイシングソー又はレーザー等を用いて配線基板２１及びモールド樹脂２５を切断する。以上により、図５の（ｄ）に示されるように、配線基板積層体１１を用いて形成された半導体装置１が製造される。

【0060】

以上に説明した本実施形態に係る配線基板積層体１１は、半導体チップ２２と外部装置とを接続するための外部接続部材として機能する配線基板２１を備えている。これにより、半導体チップ２２と外部接続部材を有する配線基板積層体１１とを別々に製造することができるため、半導体装置１の製造効率の改善に供される。また、この配線基板積層体１１の支持体１２は透明性を有している。これにより、支持体１２を介して接着剤層１３に光が照射されることによって樹脂が分解し、接着剤層１３の接着力を弱めることができる。したがって、半導体チップ２２と配線基板積層体１１の配線基板２１とを接合した後に、容易に支持体１２を配線基板２１から剥離することができ、当該配線基板積層体１１を用いて製造される半導体装置１の薄型化が可能になる。さらに支持体１２を有する配線基板積層体１１を用いて半導体装置１を製造することによって、配線基板積層体１１のハンドリングを容易にすることができる。

【0061】

（変形例１）
図６は、変形例に係る配線基板積層体１１を示す図である。第１変形例として、図６に示されるように、支持体１２の主面１２ａ上に設けられる接着剤層１３Ａは、支持体１２の主面１２ａ上に設けられる剥離層４１と、剥離層４１上に設けられる保護層４２とを有していてもよい。剥離層４１は、光の照射により分解可能な樹脂を含んでいる。当該樹脂は、上記実施形態の接着剤層１３に含まれる光の照射により分解可能な樹脂と同一の樹脂である。また、剥離層４１は、銅、ニッケル、金、銀、チタン、クロム、アルミニウム等の金属およびこれらの金属酸化物を含んでいてもよい。剥離層４１の厚さは、例えば１μｍ〜１０μｍである。保護層４２は、支持体１２方向から照射される光から配線基板２１を保護するように構成されている。保護層４２としては、例えばエポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の１種又はこれらの樹脂の２種類以上が混合された樹脂等が用いられる。保護層４２は、印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等およびこれらを組み合わせた方法によって形成される。保護層４２の厚さは、配線基板２１を光から保護する観点から、剥離層４１よりも十分に大きく、例えば２０μｍ〜１００μｍである。このように接着剤層１３Ａが剥離層４１及び保護層４２を有することによって、上記実施形態と同等の効果を奏することに加えて、配線基板２１に光のエネルギーが伝達することを抑制できる。したがって、配線基板２１の第１樹脂層１４及び第２樹脂層１９に含まれる樹脂が光によって分解されることを抑制でき、半導体装置１の歩留まりが向上する。

【0062】

尚、配線基板積層体１１、半導体装置１及び半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態及び変形例を適宜組み合わせてもよい。また、配線基板積層体１１に積層される半導体チップ２２は、個片化される配線基板２１の領域に複数搭載されてもよい。また、配線基板積層体１１には、半導体チップ２２以外の部材（例えばコンデンサ等の受動部品）が搭載されていてもよい。

【0063】

また、例えば第１樹脂層１４における開口部１４ａと第２樹脂層１９における開口部１９ａとは、互いに重なっていてもよい。さらに、例えば配線基板２１における接続端子２０は、必ずしも設けられていなくてもよい。

【0064】

また、配線基板積層体１１における配線パターン１８は、セミアディティブ法に限らず、例えばサブトラクティブ法又はフルアディティブ法等の公知の方法にて形成されてもよい。ここで、サブトラクティブ法とは、Ｃｕ層等の導体層上にレジストを形成して不要な導体層をエッチングした後、レジストを剥離して配線パターンを得る方法である。また、フルアディティブ法は、樹脂層上に無電解めっき触媒を吸着させ、レジストを樹脂層上に形成し、このレジストを絶縁膜として残したまま触媒を活性化させ、無電解めっき法によりレジスト開口部内にＣｕ等の導体を析出させた後、レジストを除去して所望の配線パターンを得る方法である。

【0065】

また、第２樹脂層１９上に、新たな配線パターンと第３樹脂層とを形成してもよい。つまり、配線基板２１は、樹脂層を３層有してもよい。さらに、上述した配線パターン及び樹脂層の形成を繰り返すことによって、配線パターン及び樹脂層が多数積層された配線基板２１を形成することもできる。

【0066】

（半導体チップの実装前における配線基板積層体の導電検査方法）
次に、上述した配線基板積層体１１の導電検査方法について説明する。この導電検査方法の理解を容易にするため、図７を参照しながら説明する。

【0067】

図７は、配線基板積層体１１の導電検査の方法の一例を示す図である。尚、図７に示す配線基板積層体１１は、図２で説明したものである。

【0068】

接続端子２０ａと接続パッド１５ａとの間の配線抵抗の設計値をｒ１、接続端子２０ｂと接続パッド１５ｂとの間の配線抵抗の設計値をｒ２、接続パッド１５ａと接続パッド１５ｂとの間の配線抵抗の設計値をＲとする。尚、説明の便宜上、各接続端子及び各接続パッドをａ、ｂの添え字で識別している。なお、ｒ１、ｒ２、Ｒを実測する方法は、２端子電気測定法、４端子電気測定法等が用いられる。実測値は設計値からずれていても、設計値±３０％の範囲に入っていれば導通検査で正常な判定は十分行える。

【0069】

パターニングされた導電層５１は、配線パターン１８、接続パッド１５及び導電層５２よりも抵抗値が大きい材料であって、ｒ１＜Ｒ、ｒ２＜Ｒ、かつＲ＜１００００Ωを満たす材料により形成される。

【0070】

次に、図７に示されるように、接続パッド１５ａに接続される接続端子２０ａと、接続パッド１５ｂに接続される接続端子２０ｂとに、それぞれプローブ６０ａ及びプローブ６０ｂを接触させ、プローブ６０ａとプローブ６０ｂとの間の抵抗値Ｚを測定する。

【0071】

このとき、配線抵抗ｒ１、ｒ２、Ｒ及び測定した抵抗値Ｚと、導電検査結果との関係性は、以下のようになる。
Ｚ≒ｒ１＋ｒ２＋Ｒ：設計値通り、導通状態は良好
Ｚ≪ｒ１＋ｒ２＋Ｒ：接続端子２０ａと接続端子２０ｂとの間において短絡を生じている可能性があるため、この配線基板積層体は不良品
Ｚ≫ｒ１＋ｒ２＋Ｒ：接続端子２０ａと接続パッド１５ａとの間、または、接続端子２０ｂと接続パッド１５ｂとの間において断線を生じている可能性があるため、この配線基板積層体は不良品

【0072】

本実施形態に係る配線基板積層体の導電検査方法では、パターニングされた導電層５１は、接続端子２０ａと接続パッド１５ａとの間の配線抵抗の設計値ｒ１及び接続端子２０ｂと接続パッド１５ｂとの間の配線抵抗の設計値ｒ２よりも、接続パッド１５ａと接続パッド１５ｂとの間の配線抵抗の設計値Ｒのほうが大きくなるような材料により形成されている。そのため、設計値ｒ１、設計値ｒ２及び設計値Ｒと、導通検査により測定された抵抗値Ｚとに基づいて、配線基板積層体１１の導通状態を判断することが可能となる。このため、半導体チップ２２の実装前に配線基板積層体１１が良品であるか否かを判断することができる。その結果、良品のみが半導体チップ２２を実装する工程に移されるため、半導体装置１の歩留まりを向上させることが可能となる。

【実施例】

【0073】

本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。

【0074】

（実施例１）
（配線基板積層体）
支持体１２の主面１２ａ上に、接着剤層１３として、剥離層４１及び保護層４２を順に形成した。支持体１２として、ガラス（ＯＡ−１０Ｇ（日本電気硝子株式会社製）、１．１ｍｍ厚）を使用した。支持体１２の線膨張係数は、約４ｐｐｍ／℃であった。支持体１２の主面１２ａ上の剥離層４１は、３Ｍ Ｌｉｇｈｔ−Ｔｏ−Ｈｅａｔ−Ｃｏｎｖｅｒｓｉｏｎ（ＬＴＨＣ）Ｒｅｌｅａｓｅ Ｃｏａｔｉｎｇ（住友スリーエム株式会社製）を用いて形成した。保護層４２は、３Ｍ ＵＶ−Ｃｕｒａｂｌｅ Ａｄｈｅｓｉｖｅ ＬＣ−５２００（住友スリーエム株式会社製）を用いて形成した。剥離層４１及び保護層４２は、いずれもスピンコート法により形成した。

【0075】

次に、接着剤層１３上に、導電層５１ａを形成した。導電層５１ａは、Ｃｕをスパッタリング蒸着で厚み１０ｎｍに形成した。次に、導電層５１ａ上に接続パッド１５をめっき処理によって形成した。接続パッド１５は、導電層５１ａ上に、厚み１μｍの電解Ａｕめっきと、厚み３μｍの電解Ｎｉめっきと、厚み７μｍの電解Ｃｕめっきとを、この順に形成した。接続パッド１５は、直径１００μｍであり、５００μｍピッチで配置した。導電層５１ａをフォトリソグラフィーにより開口率９８．４％でパターニングした。

【0076】

次に、パターニングされた導電層５１上に第１樹脂層１４を設けた後、当該第１樹脂層１４に直径３０μｍの開口部１４ａを形成した。第１樹脂層１４は、真空ラミネート法によって高抵抗導電層５１上に形成した。第１樹脂層１４として、ＡＢＦ−ＧＸ−Ｔ３１（味の素ファインテクノ株式会社製）を使用した。開口部１４ａは、レーザー照射により設けた。そして、当該開口部１４ａ内に接続パッド１５を露出させた。

【0077】

次に、第１樹脂層１４及び接続パッド１５上に無電解Ｃｕめっきでシード層１６を形成した。次に、シード層１６上にドライフィルムレジストで配線幅１５μｍのパターンを形成した後、さらにセミアディティブ法によって厚み１０μｍの配線パターン１８を形成した。配線パターン１８の材料はＣｕとした。また、配線パターン１８を形成した後、第１樹脂層１４及び配線パターン１８上に厚み２０μｍの第２樹脂層１９を形成し、開口部１９ａを第２樹脂層１９に設けた。第２樹脂層１９は、真空ラミネート法によって第１樹脂層１４及び配線パターン１８上に形成した。第２樹脂層１９として、ＰＦＲ−８００ ＡＵＳ ＳＲ１（太陽インキ製造株式会社製）を使用した。開口部１９ａは、フォトリソグラフィーにより設けた。

【0078】

最後に、開口部１９ａ内の配線パターン１８上にＯＳＰ処理を施すことにより接続端子２０を形成し、配線基板２１を有する配線基板積層体１１を作製した。第１樹脂層１４、第２樹脂層１９及び配線パターン１８からなる配線基板２１の厚さは、約約５０μｍだった。

【0079】

作製した配線基板積層体１１に対し、半導体チップ２２の実装前に、配線基板積層体１１の各接続端子にプローブ６０を順次接触させ、導通検査を行い、電気検査法で接続端子間の検査抵抗値Ｚを測定した。その結果、任意の隣接する接続端子間の検査抵抗値Ｚは実測値で３２．０Ωとなった。同一の基板で支持体１２、接着剤層１３、シード層１６を除去し、同一箇所の接続端子２０ａと接続パッド１５ａとの間の配線抵抗の値ｒ１は実測値で１．２Ω、接続端子２０ｂと接続パッド１５ａと隣り合う任意の接続パッド１５ｂとの間の配線抵抗の値ｒ２は実測値で１．３Ω、任意の接続パッド１５ａと接続パッド１５ｂとの間の配線抵抗の値Ｒは実測値で３６２Ωとなっていた。検査は５つの基板に対し、それぞれ同一基板内で各５箇所の実測値の平均値で評価を行った。以上から、配線基板積層体１１が導通しているか否か、つまり良品か否かを判断することができ、良品のみが半導体チップを実装する工程に移されたことにより、半導体装置１の歩留まりを向上させることができた。

【0080】

（半導体装置）
次に、実施例１で得られた配線基板積層体１１に半導体チップ２２を搭載した。半導体チップ２２は、Ｃｕポストの先端にＳｎ−３．５はんだ層を形成した突起電極２３を有しているものを用いた。また、半導体チップ２２の線膨張係数は、約３ｐｐｍ／℃であった。配線基板積層体１１には予めアンダーフィル２４を供給しておいた。半導体チップ２２の突起電極２３と配線基板積層体１１の接続端子２０との位置合わせを行った後、半導体チップ２２を配線基板積層体１１に圧着させ、加熱した。この後、半導体チップ２２を含む配線基板積層体１１の上面を、トランスファーモールド法により、モールド樹脂２５を用いて封止した。そして、配線基板積層体１１の支持体１２側より、直線的に往復させながら支持体全体に波長１０６４ｎｍのＹＡＧレーザーを照射し、支持体１２を配線基板２１から剥離した。さらに、配線基板２１及び接着剤層１３に粘着テープを貼り付けた後に当該粘着テープをピールすることにより、接着剤層１３を配線基板２１より除去した。次に、パターニングされた導電層５１をエッチングによって配線基板積層体１１より除去した。次に、配線基板２１にＳｎ−３Ａｇ−０．５Ｃｕはんだボールを搭載し、外部接続端子３１を形成した。この構成体をダイシングテープに貼り付け、ダイシングすることによって、半導体装置１を得た。

【0081】

（Ｘ線透視装置による観察）
上記のようにして作成された半導体装置１について、Ｘ線透視装置（株式会社ユニハイトシステム製、ＸＶＡ−１６０α）にて観察を行った。半導体装置１を観察した結果、半導体チップ２２の突起電極２３と配線基板２１の接続端子２０との間には、トータルピッチ７ｍｍに対して、設計値から約２μｍの位置ずれが生じていた。ここで、半導体装置１の形成に用いられる配線基板積層体１１の支持体１２として、樹脂の中で線膨張係数が比較的低いポリイミド製の支持体１２を用いた場合、半導体チップ２２の突起電極２３と当該配線基板積層体１１の接続端子２０との間には、通常、設計値から約１５μｍの位置ずれが生じる。このような支持体１２の材質による位置ずれの違いは、ポリイミド製の支持体１２の線膨張係数は約１２ｐｐｍ／℃〜５０ｐｐｍ／℃であり、半導体チップ２２の線膨張係数（約２ｐｐｍ／℃〜４ｐｐｍ／℃）と大きく異なるからだと考えられる。したがって、配線基板積層体１１にガラス製の支持体１２を用いた方が、樹脂製の支持体１２を用いるよりも、半導体チップ２２と配線基板積層体１１との間に発生する位置ずれが小さくなっていることが確認できた。

【産業上の利用可能性】

【0082】

本発明は、半導体装置の製造に用いる配線基板積層体に利用できる。

【符号の説明】

【0083】

１ 半導体装置
１１ 配線基板積層体
１２ 支持体
１３，１３Ａ 接着剤層
１４ 第１樹脂層
１５ 接続パッド
１６ シード層
１７ レジスト
１８ 配線パターン
１９ 第２樹脂層
２０ 接続端子
２１ 配線基板
２２ 半導体チップ
２３ 突起電極
２４ アンダーフィル
２５ モールド樹脂
３１ 外部接続端子
３３ ダイシングテープ
４１ 剥離層
４２ 保護層
Ｌ レーザー光
５１ パターニングされた導電層
５１ａ 導電層
６０ プローブ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】