特許 6593192 方向性結合器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6593192

(24)【登録日】2019年10月4日

(45)【発行日】2019年10月23日

(54)【発明の名称】方向性結合器

(51)【国際特許分類】

   H01P 5/18 20060101AFI20191010BHJP

【ＦＩ】

   H01P5/18 K

【請求項の数】11

【全頁数】29

(21)【出願番号】特願2016-12041(P2016-12041)

(22)【出願日】2016年1月26日

(65)【公開番号】特開2017-135485(P2017-135485A)

(43)【公開日】2017年8月3日

【審査請求日】2018年10月19日

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】110002907

【氏名又は名称】特許業務法人イトーシン国際特許事務所

(74)【代理人】

【識別番号】100107559

【弁理士】

【氏名又は名称】星宮 勝美

(74)【代理人】

【識別番号】100166257

【弁理士】

【氏名又は名称】城澤 達哉

(74)【代理人】

【識別番号】100076233

【弁理士】

【氏名又は名称】伊藤 進

(72)【発明者】

【氏名】芦田 裕太

(72)【発明者】

【氏名】大塚 識顕

(72)【発明者】

【氏名】木島 壯氏

(72)【発明者】

【氏名】匂坂 康則

(72)【発明者】

【氏名】後藤 哲三

【審査官】 佐藤 当秀

(56)【参考文献】

【文献】 特開2015−154373（ＪＰ，Ａ）

【文献】 米国特許出願公開第2004／0263281（ＵＳ，Ａ１）

【文献】 特開2014−155054（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｐ ５／１８

(57)【特許請求の範囲】

【請求項1】

第１のポートと、
第２のポートと、
第３のポートと、
第４のポートと、
前記第１のポートと前記第２のポートを接続する主線路と、
それぞれ主線路に対して電磁界結合する線路からなる第１の副線路部および第２の副線路部と、
入力信号に対して位相が遅延した信号を出力する移相器とを備えた方向性結合器であって、
前記第１の副線路部と前記移相器と前記第２の副線路部は、回路構成上、前記第３のポートと前記第４のポートの間に、この順に直列に設けられ、
前記移相器の前記入力信号に対する前記移相器の出力信号の位相遅延量は、前記入力信号の周波数が高くなるほど大きくなり、
前記位相遅延量が９０度となるときの前記入力信号の周波数の２倍の周波数は、前記位相遅延量が１８０度となるときの前記入力信号の周波数よりも低いことを特徴とする方向性結合器。

【請求項2】

更に、前記第１ないし第４のポート、前記主線路、前記第１および第２の副線路部ならびに前記移相器を一体化するための積層体であって、積層された複数の誘電体層と複数の導体層とを含む積層体を備えたことを特徴とする請求項１記載の方向性結合器。

【請求項3】

前記積層体は、前記複数の誘電体層および複数の導体層の積層方向の両端に位置する上面と底面を有し、
前記移相器は、前記主線路ならびに前記第１および第２の副線路部に比べて、前記上面により近い位置にあることを特徴とする請求項２記載の方向性結合器。

【請求項4】

第１のポートと、
第２のポートと、
第３のポートと、
第４のポートと、
前記第１のポートと前記第２のポートを接続する主線路と、
それぞれ主線路に対して電磁界結合する線路からなる第１の副線路部および第２の副線路部と、
入力信号に対して位相が遅延した信号を出力する移相器とを備えた方向性結合器であって、
前記第１の副線路部と前記移相器と前記第２の副線路部は、回路構成上、前記第３のポートと前記第４のポートの間に、この順に直列に設けられ、
前記移相器は、前記第１の副線路部と前記第２の副線路部を接続する第１の経路と、第２の経路を含み、
前記第１の経路は、それぞれインダクタンスを有し互いに誘導結合する第１のインダクタンス要素と第２のインダクタンス要素を含み、
前記第１のインダクタンス要素と前記第２のインダクタンス要素の各々は、互いに反対側に位置する第１の端部および第２の端部を有し、
前記第１のインダクタンス要素の前記第１の端部は、前記第１の副線路部に接続され、
前記第２のインダクタンス要素の前記第１の端部は、前記第２の副線路部に接続され、
前記第１のインダクタンス要素の前記第２の端部と前記第２のインダクタンス要素の前記第２の端部は、互いに接続され、且つ前記第２の経路を介してグランドに接続され、
前記第２の経路は、第１のキャパシタを含むことを特徴とする方向性結合器。

【請求項5】

前記第１のインダクタンス要素は第１の線路であり、前記第２のインダクタンス要素は第２の線路であることを特徴とする請求項４記載の方向性結合器。

【請求項6】

前記第１の線路と前記第２の線路は、互いに容量結合することを特徴とする請求項５記載の方向性結合器。

【請求項7】

前記第１の線路は、第１の線路部分を含み、
前記第２の線路は、前記第１の線路部分に対向する第２の線路部分を含み、
前記第１の線路部分は、回路構成上、前記第１の副線路部に最も近い第１の端縁と、その反対側の第２の端縁とを有し、
前記第２の線路部分は、回路構成上、前記第２の副線路部に最も近い第１の端縁と、その反対側の第２の端縁とを有し、
前記第２の線路部分の前記第１の端縁は、物理的に、前記第１の線路部分のうち、前記第１の線路部分の前記第２の端縁に最も近く、前記第２の線路部分の前記第２の端縁は、物理的に、前記第１の線路部分のうち、前記第１の線路部分の前記第１の端縁に最も近いことを特徴とする請求項５または６記載の方向性結合器。

【請求項8】

前記移相器は、更に、前記第１のインダクタンス要素の前記第１の端部と前記第２のインダクタンス要素の前記第１の端部を接続する第３の経路を有し、
前記第３の経路は、第２のキャパシタを含むことを特徴とする請求項４ないし７のいずれかに記載の方向性結合器。

【請求項9】

前記第２の経路は、更に、前記第１のキャパシタに対して直列に接続されたインダクタを含むことを特徴とする請求項４ないし８のいずれかに記載の方向性結合器。

【請求項10】

更に、前記第１ないし第４のポート、前記主線路、前記第１および第２の副線路部ならびに前記移相器を一体化するための積層体であって、積層された複数の誘電体層と複数の導体層とを含む積層体を備えたことを特徴とする請求項４ないし９のいずれかに記載の方向性結合器。

【請求項11】

前記積層体は、前記複数の誘電体層および複数の導体層の積層方向の両端に位置する上面と底面を有し、
前記移相器は、前記主線路ならびに前記第１および第２の副線路部に比べて、前記上面により近い位置にあることを特徴とする請求項１０記載の方向性結合器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、広帯域で使用可能な方向性結合器に関する。

【背景技術】

【0002】

方向性結合器は、例えば、携帯電話機、無線ＬＡＮ通信機器等の無線通信機器の送受信回路において、送受信信号のレベルを検出するために用いられている。

【0003】

従来の方向性結合器としては、以下のような構成のものが知られている。この方向性結合器は、入力ポートと、出力ポートと、結合ポートと、終端ポートと、主線路と、副線路を備えている。主線路の一端は入力ポートに接続され、主線路の他端は出力ポートに接続されている。副線路の一端は結合ポートに接続され、副線路の他端は終端ポートに接続されている。主線路と副線路は、電磁界結合する。終端ポートは、例えば５０Ωの抵抗値を有する終端抵抗を介して接地されている。入力ポートには高周波信号が入力され、この高周波信号は出力ポートから出力される。結合ポートからは、入力ポートに入力された高周波信号の電力に応じた電力を有する結合信号が出力される。

【0004】

方向性結合器の特性を表す主要なパラメータとしては、結合度、アイソレーションおよび結合ポートの反射損失がある。以下、これらの定義について説明する。まず、入力ポートに電力Ｐ１の高周波信号が入力された場合に、結合ポートから出力される信号の電力をＰ３とする。また、出力ポートに電力Ｐ０２の高周波信号が入力された場合に、結合ポートから出力される信号の電力をＰ０３とする。また、結合ポートに電力Ｐ５の高周波信号が入力された場合に、結合ポートで反射される信号の電力をＰ６とする。また、結合度、アイソレーションおよび結合ポートの反射損失を、それぞれ記号Ｃ、Ｉ、ＲＬで表す。これらは、以下の式で定義される。

【0005】

Ｃ＝１０ｌｏｇ（Ｐ３／Ｐ１）［ｄＢ］
Ｉ＝１０ｌｏｇ（Ｐ０３／Ｐ０２）［ｄＢ］
ＲＬ＝１０ｌｏｇ（Ｐ６／Ｐ５）［ｄＢ］

【0006】

従来の方向性結合器では、入力ポートに入力される高周波信号の周波数が高くなるほど結合度が大きくなるため、結合度の周波数特性が平坦ではないという問題があった。結合度が大きくなるというのは、結合度を−ｃ（ｄＢ）と表したときに、ｃの値が小さくなることである。

【0007】

特許文献１ないし３には、上記の問題を解決するための方向性結合器が記載されている。特許文献１に記載された方向性結合器は、主線路と、それぞれ主線路に対して電磁界結合する第１および第２の副線路と、第１の副線路と第２の副線路の間に設けられた位相変換部とを備えている。位相変換部は、所定の周波数帯域において、周波数が高くなるに従って０度以上１８０度以下の範囲で単調増加する絶対値を有する位相のずれを通過信号に対して生じさせる。位相変換部は、具体的にはローパスフィルタである。

【0008】

特許文献２に記載された方向性結合器は、主線路と副線路を備えている。副線路は、それぞれ主線路に対して電磁界結合する２つの結合部と、２つの結合部の間に設けられた非結合部とを含んでいる。非結合部は、長い線路からなる遅延線と言える。

【0009】

特許文献３に記載された方向性結合器は、主線路と、それぞれ主線路に対して電磁界結合する第１および第２の副線路部と、第１の副線路部と第２の副線路部の間に設けられた整合回路とを備えている。

【0010】

非特許文献１には、ＬＣ回路からなる全域通過回路が記載されている。

【先行技術文献】

【特許文献】

【0011】

【特許文献1】特開２０１３−００５０７６号公報

【特許文献2】特開２０１３−２１４８４０号公報

【特許文献3】特開２０１５−１５４３７３号公報

【非特許文献】

【0012】

【非特許文献1】Ａ．Ｂ．ウィリアムズ著、加藤康雄 監訳、「電子フィルタ回路設計ハンドブック」、マグロウヒル出版株式会社、１９８５年１１月２５日、ｐ．３２１−３２４

【発明の概要】

【発明が解決しようとする課題】

【0013】

近年、ＬＴＥ（Long Term Evolution）規格の移動体通信システムが実用化され、ＬＴＥ規格の発展規格であるＬＴＥ−Ａｄｖａｎｃｅｄ規格の移動体通信システムの実用化が検討されている。ＬＴＥ−Ａｄｖａｎｃｅｄ規格における主要技術の一つに、キャリアアグリゲーション（Carrier Aggregation、以下ＣＡとも記す。）がある。ＣＡは、コンポーネントキャリアと呼ばれる複数のキャリアを同時に用いて広帯域伝送を可能にする技術である。

【0014】

ＣＡに対応した移動体通信機器では、複数の周波数帯域が同時に使用される。そのため、ＣＡに対応した移動体通信機器では、複数の周波数帯域の複数の信号について利用可能な方向性結合器、すなわち広帯域で使用可能な方向性結合器が求められている。

【0015】

広帯域で使用可能な方向性結合器に求められる特性は、広い周波数帯域において、周波数の変化に伴う結合度の変化が抑制されていることである。この点に関して、特許文献１ないし３に記載された方向性結合器では、必ずしも十分な特性が得られなかった。

【0016】

本発明はかかる問題点に鑑みてなされたもので、その目的は、広い周波数帯域において、周波数の変化に伴う結合度の変化が抑制された方向性結合器を提供することにある。

【課題を解決するための手段】

【0017】

本発明の第１および第２の観点の方向性結合器は、第１のポートと、第２のポートと、第３のポートと、第４のポートと、第１のポートと第２のポートを接続する主線路と、それぞれ主線路に対して電磁界結合する線路からなる第１の副線路部および第２の副線路部と、入力信号に対して位相が遅延した信号を出力する移相器とを備えている。第１の副線路部と移相器と第２の副線路部は、回路構成上、第３のポートと第４のポートの間に、この順に直列に設けられている。

【0018】

本発明の第１の観点の方向性結合器では、移相器の入力信号に対する移相器の出力信号の位相遅延量は、入力信号の周波数が高くなるほど大きくなる。位相遅延量が９０度となるときの入力信号の周波数の２倍の周波数は、位相遅延量が１８０度となるときの入力信号の周波数よりも低い。

【0019】

本発明の第２の観点の方向性結合器では、移相器は、第１の副線路部と第２の副線路部を接続する第１の経路と、第２の経路を含んでいる。第１の経路は、それぞれインダクタンスを有し互いに誘導結合する第１のインダクタンス要素と第２のインダクタンス要素を含んでいる。第１のインダクタンス要素と第２のインダクタンス要素の各々は、互いに反対側に位置する第１の端部および第２の端部を有している。第１のインダクタンス要素の第１の端部は、第１の副線路部に接続されている。第２のインダクタンス要素の第１の端部は、第２の副線路部に接続されている。第１のインダクタンス要素の第２の端部と第２のインダクタンス要素の第２の端部は、互いに接続され、且つ第２の経路を介してグランドに接続されている。第２の経路は、第１のキャパシタを含んでいる。

【0020】

第１のインダクタンス要素は第１の線路であってもよく、第２のインダクタンス要素は第２の線路であってもよい。第１の線路と第２の線路は、互いに容量結合してもよい。

【0021】

また、第１の線路は第１の線路部分を含んでいてもよく、第２の線路は、第１の線路部分に対向する第２の線路部分を含んでいてもよい。第１の線路部分は、回路構成上、第１の副線路部に最も近い第１の端縁と、その反対側の第２の端縁とを有している。第２の線路部分は、回路構成上、第２の副線路部に最も近い第１の端縁と、その反対側の第２の端縁とを有している。第２の線路部分の第１の端縁は、物理的に、第１の線路部分のうち、第１の線路部分の第２の端縁に最も近く、第２の線路部分の第２の端縁は、物理的に、第１の線路部分のうち、第１の線路部分の第１の端縁に最も近い。

【0022】

移相器は、第１の経路と第２の経路を含んでいる場合には、更に、第１のインダクタンス要素の第１の端部と第２のインダクタンス要素の第１の端部を接続する第３の経路を有していてもよい。第３の経路は、第２のキャパシタを含んでいる。

【0023】

また、第２の経路は、更に、第１のキャパシタに対して直列に接続されたインダクタを含んでいてもよい。

【0024】

本発明の第１および第２の観点の方向性結合器は、更に、第１ないし第４のポート、主線路、第１および第２の副線路部ならびに移相器を一体化するための積層体を備えていてもよい。積層体は、積層された複数の誘電体層と複数の導体層とを含んでいる。積層体は、複数の誘電体層および複数の導体層の積層方向の両端に位置する上面と底面を有していてもよい。移相器は、主線路ならびに第１および第２の副線路部に比べて、上面により近い位置にあってもよい。

【発明の効果】

【0025】

本発明の第１および第２の観点の方向性結合器は、第１および第２の副線路部と移相器を備えている。本発明の第１の観点の方向性結合器では、移相器の入力信号に対する移相器の出力信号の位相遅延量は、入力信号の周波数が高くなるほど大きくなり、位相遅延量が９０度となるときの入力信号の周波数の２倍の周波数は、位相遅延量が１８０度となるときの入力信号の周波数よりも低い。また、本発明の第２の観点の方向性結合器における移相器によれば、本発明の第１の観点の方向性結合器における移相器の上記の特性を実現することが可能になる。これらのことから、本発明の第１および第２の観点の方向性結合器によれば、広い周波数帯域において、周波数の変化に伴う結合度の変化が抑制された方向性結合器を実現することができるという効果を奏する。

【図面の簡単な説明】

【0026】

【図1】本発明の第１の実施の形態に係る方向性結合器の回路構成の第１の例を示す回路図である。

【図2】本発明の第１の実施の形態に係る方向性結合器の回路構成の第２の例を示す回路図である。

【図3】本発明の第１の実施の形態に係る方向性結合器の斜視図である。

【図4】図３に示した方向性結合器の積層体の内部を示す斜視図である。

【図5】図３に示した方向性結合器の積層体の内部を示す斜視図である。

【図6】図３に示した方向性結合器の積層体における１層目ないし４層目の誘電体層の一面を示す説明図である。

【図7】図３に示した方向性結合器の積層体における５層目ないし８層目の誘電体層の一面を示す説明図である。

【図8】図３に示した方向性結合器の積層体における９層目ないし１２層目の誘電体層の一面を示す説明図である。

【図9】図３に示した方向性結合器の積層体における１３層目ないし１６層目の誘電体層の一面を示す説明図である。

【図10】図１に示した移相器の特性と図２に示した移相器の特性を示す特性図である。

【図11】第１のインダクタンス要素と第２のインダクタンス要素の誘導結合の結合係数を変えたときの移相器の特性の変化を示す特性図である。

【図12】本発明の第１の実施の形態に係る方向性結合器の結合度の周波数特性を示す特性図である。

【図13】本発明の第１の実施の形態に係る方向性結合器のアイソレーションの周波数特性を示す特性図である。

【図14】本発明の第１の実施の形態に係る方向性結合器の第１のポートと第２のポートの間の挿入損失の周波数特性を示す特性図である。

【図15】本発明の第１の実施の形態に係る方向性結合器の第１のポートの反射損失の周波数特性を示す特性図である。

【図16】本発明の第１の実施の形態に係る方向性結合器の第３のポートと第４のポートの間の挿入損失の周波数特性を示す特性図である。

【図17】本発明の第１の実施の形態に係る方向性結合器の第３のポートの反射損失の周波数特性を示す特性図である。

【図18】第１の比較例の方向性結合器の回路構成を示す回路図である。

【図19】第２の比較例の方向性結合器の回路構成を示す回路図である。

【図20】第３の比較例の方向性結合器の回路構成を示す回路図である。

【図21】第１ないし第３の比較例の方向性結合器における遅延部と本発明の第１の実施の形態に係る方向性結合器における移相器の特性を示す特性図である。

【図22】第１ないし第３の比較例の方向性結合器と本発明の第１の実施の形態に係る方向性結合器の結合度の周波数特性を示す特性図である。

【図23】本発明の第１の実施の形態に係る方向性結合器の第１の変形例の回路構成を示す回路図である。

【図24】本発明の第１の実施の形態に係る方向性結合器の第２の変形例の回路構成を示す回路図である。

【図25】本発明の第２の実施の形態に係る方向性結合器の回路構成を示す回路図である。

【図26】本発明の第２の実施の形態に係る方向性結合器の積層体の内部を示す斜視図である。

【図27】本発明の第２の実施の形態に係る方向性結合器の積層体の内部を示す斜視図である。

【図28】本発明の第２の実施の形態に係る方向性結合器の積層体における１２層目ないし１５層目の誘電体層の一面を示す説明図である。

【図29】本発明の第２の実施の形態に係る方向性結合器の変形例の回路構成を示す回路図である。

【発明を実施するための形態】

【0027】

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１および図２を参照して、本発明の第１の実施の形態に係る方向性結合器の回路構成について説明する。図１は、本実施の形態に係る方向性結合器の回路構成の第１の例を示している。図２は、本実施の形態に係る方向性結合器の回路構成の第２の例を示している。図１および図２に示したように、本実施の形態に係る方向性結合器１は、第１のポート１１と、第２のポート１２と、第３のポート１３と、第４のポート１４とを備えている。本実施の形態では、特に、第１のポート１１は入力ポートであり、第２のポート１２は出力ポートであり、第３のポート１３は結合ポートであり、第４のポート１４は終端ポートである。第４のポート１４は、例えば５０Ωの抵抗値を有する終端抵抗を介して接地される。

【0028】

方向性結合器１は、更に、第１のポート１１と第２のポート１２を接続する主線路１０と、それぞれ、主線路１０に対して電磁界結合する線路からなる第１の副線路部２０Ａおよび第２の副線路部２０Ｂと、移相器３０とを備えている。第１の副線路部２０Ａと移相器３０と第２の副線路部２０Ｂは、回路構成上、第３のポート１３と第４のポート１４の間に、この順に直列に設けられている。

【0029】

第１の副線路部２０Ａは、互いに反対側に位置する第１の端部２０Ａ１および第２の端部２０Ａ２を有している。第２の副線路部２０Ｂは、互いに反対側に位置する第１の端部２０Ｂ１および第２の端部２０Ｂ２を有している。第１の副線路部２０Ａの第１の端部２０Ａ１は、第３のポート１３に接続されている。第２の副線路部２０Ｂの第１の端部２０Ｂ１は、第４のポート１４に接続されている。

【0030】

移相器３０は、第１の副線路部２０Ａと第２の副線路部２０Ｂを接続する第１の経路３１と、第２の経路３２を含んでいる。第１の経路３１は、それぞれインダクタンスを有し互いに誘導結合する第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２を含んでいる。第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２の各々は、互いに反対側に位置する第１の端部および第２の端部を有している。以下、第１のインダクタンス要素Ｌ１の第１の端部と第２の端部をそれぞれ符号Ｌ１ａ，Ｌ１ｂで表し、第２のインダクタンス要素Ｌ２の第１の端部と第２の端部をそれぞれ符号Ｌ２ａ，Ｌ２ｂで表す。

【0031】

第１のインダクタンス要素Ｌ１の第１の端部Ｌ１ａは、第１の副線路部２０Ａの第２の端部２０Ａ２に接続されている。第２のインダクタンス要素Ｌ２の第１の端部Ｌ２ａは、第２の副線路部２０Ｂの第２の端部２０Ｂ２に接続されている。第１のインダクタンス要素Ｌ１の第２の端部Ｌ１ｂと第２のインダクタンス要素Ｌ２の第２の端部Ｌ２ｂは、互いに接続され、且つ第２の経路３２を介してグランドに接続されている。図１および図２に示したように、第２の経路３２は、第１のキャパシタＣ１を含んでいる。

【0032】

ここで、第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２の構成について詳しく説明する。第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２は、それぞれ、線路であってもよいし、集中定数素子であるインダクタであってもよい。図１に示した第１の例は、第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２がそれぞれ線路である例である。図２に示した第２の例は、第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２がそれぞれインダクタである例である。

【0033】

第１の例では、第１のインダクタンス要素Ｌ１を第１の線路とし、第２のインダクタンス要素Ｌ２を第２の線路とする。第１の線路と第２の線路は、少なくとも誘導結合する。第１の線路と第２の線路は、更に、分布定数回路のように、第１の線路と第２の線路の間のキャパシタンスが第１および第２の線路に沿って連続的に分布するように容量結合してもよい。

【0034】

また、第１の例では、第１の線路は、第１の線路部分を含んでいてもよく、第２の線路は、第１の線路部分に対向する第２の線路部分を含んでいてもよい。第１の線路部分は、回路構成上、第１の副線路部２０Ａに最も近い第１の端縁と、その反対側の第２の端縁とを有している。第２の線路部分は、回路構成上、第２の副線路部２０Ｂに最も近い第１の端縁と、その反対側の第２の端縁とを有している。第２の線路部分の第１の端縁は、物理的に、第１の線路部分のうち、第１の線路部分の第２の端縁に最も近い。第２の線路部分の第２の端縁は、物理的に、第１の線路部分のうち、第１の線路部分の第１の端縁に最も近い。第１および第２の線路部分については、後で更に詳しく説明する。

【0035】

第２の例では、図２に示したように、第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２は、集中定数素子であるキャパシタを介して容量結合してもよい。具体的に説明すると、図２に示した移相器３０は、更に、第１のインダクタンス要素Ｌ１の第１の端部Ｌ１ａと第２のインダクタンス要素Ｌ２の第１の端部Ｌ２ａを接続する第３の経路３３を有している。第３の経路３３は、第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２を容量結合させる第２のキャパシタＣ２を含んでいる。

【0036】

主線路１０は、第１の副線路部２０Ａと電磁界結合する第１の部分１０Ａと、第２の副線路部２０Ｂと電磁界結合する第２の部分１０Ｂとを有している。ここで、第１の部分１０Ａと第１の副線路部２０Ａとを合わせて第１の結合部４０Ａと言う。また、第２の部分１０Ｂと第２の副線路部２０Ｂとを合わせて第２の結合部４０Ｂと言う。

【0037】

次に、本実施の形態に係る方向性結合器１の作用について説明する。第１のポート１１には高周波信号が入力され、この高周波信号は第２のポート１２から出力される。第３のポート１３からは、第１のポート１１に入力された高周波信号の電力に応じた電力を有する結合信号が出力される。

【0038】

第１のポート１１と第３のポート１３の間には、第１の結合部４０Ａを経由する第１の信号経路と、第２の結合部４０Ｂおよび移相器３０を経由する第２の信号経路が形成される。第１のポート１１に高周波信号が入力されたとき、第３のポート１３から出力される結合信号は、それぞれ第１および第２の信号経路を通過した信号が合成されて得られる信号である。方向性結合器１の結合度は、第１および第２の結合部４０Ａ，４０Ｂの各々の単独の結合度と、それぞれ第１および第２の信号経路を通過した信号の位相の関係とに依存する。

【0039】

第２のポート１２と第３のポート１３の間には、第１の結合部４０Ａを経由する第３の信号経路と、第２の結合部４０Ｂおよび移相器３０を経由する第４の信号経路が形成される。方向性結合器１のアイソレーションは、第１および第２の結合部４０Ａ，４０Ｂの各々の単独の結合度と、それぞれ第３および第４の信号経路を通過した信号の位相の関係とに依存する。

【0040】

本実施の形態における移相器３０は、入力信号に対して位相が遅延した信号を出力する。移相器３０の入力信号に対する移相器３０の出力信号の位相遅延量は、入力信号の周波数が高くなるほど大きくなる。位相遅延量が９０度となるときの入力信号の周波数の２倍の周波数は、位相遅延量が１８０度となるときの入力信号の周波数よりも低い。この移相器３０の特性については、後で更に詳しく説明する。

【0041】

次に、方向性結合器１の構造の一例について説明する。ここでは、図１に示した第１の例の回路構成に対応する方向性結合器１の構造の一例について説明する。図３は、方向性結合器１の斜視図である。図３に示した方向性結合器１は、第１ないし第４のポート１１〜１４、主線路１０、第１および第２の副線路部２０Ａ，２０Ｂならびに移相器３０を一体化するための積層体５０を備えている。後で詳しく説明するが、積層体５０は、積層された複数の誘電体層と複数の導体層とを含んでいる。

【0042】

積層体５０は、外周部を有する直方体形状をなしている。積層体５０の外周部は、上面５０Ａと、底面５０Ｂと、４つの側面５０Ｃ〜５０Ｆとを含んでいる。上面５０Ａと底面５０Ｂは互いに反対側を向き、側面５０Ｃ，５０Ｄも互いに反対側を向き、側面５０Ｅ，５０Ｆも互いに反対側を向いている。側面５０Ｃ〜５０Ｆは、上面５０Ａおよび底面５０Ｂに対して垂直になっている。積層体５０において、上面５０Ａおよび底面５０Ｂに垂直な方向が、複数の誘電体層および複数の導体層の積層方向である。図３では、この積層方向を、記号Ｔを付した矢印で示している。上面５０Ａと底面５０Ｂは、積層方向Ｔの両端に位置する。

【0043】

図３に示した方向性結合器１は、第１の端子１１１と、第２の端子１１２と、第３の端子１１３と、第４の端子１１４と、２つのグランド端子１１５，１１６を備えている。第１ないし第４の端子１１１，１１２，１１３，１１４は、それぞれ、図１に示した第１ないし第４のポート１１，１２，１３，１４に対応している。グランド端子１１５，１１６は、グランドに接続される。端子１１１〜１１６は、積層体５０の底面５０Ｂに配置されている。

【0044】

次に、図４ないし図９を参照して、積層体５０について詳しく説明する。積層体５０は、積層された１６層の誘電体層を有している。以下、この１６層の誘電体層を、下から順に１層目ないし１６層目の誘電体層と呼ぶ。図４および図５は、それぞれ、積層体５０の内部を示す斜視図である。図６において（ａ）〜（ｄ）は、それぞれ、１層目ないし４層目の誘電体層のパターン形成面を示している。図７において（ａ）〜（ｄ）は、それぞれ、５層目ないし８層目の誘電体層のパターン形成面を示している。図８において（ａ）〜（ｄ）は、それぞれ、９層目ないし１２層目の誘電体層のパターン形成面を示している。図９において（ａ）〜（ｄ）は、それぞれ、１３層目ないし１６層目の誘電体層のパターン形成面を示している。

【0045】

図６（ａ）に示したように、１層目の誘電体層５１のパターン形成面には、第１ないし第４の端子１１１，１１２，１１３，１１４と、グランド端子１１５，１１６とが形成されている。また、誘電体層５１には、それぞれ端子１１１，１１２，１１３，１１４，１１５，１１６に接続されたスルーホール５１Ｔ１，５１Ｔ２，５１Ｔ３，５１Ｔ４，５１Ｔ５，５１Ｔ６が形成されている。

【0046】

図６（ｂ）に示したように、２層目の誘電体層５２のパターン形成面には、導体層５２１，５２２，５２３，５２４と、グランド用導体層５２５とが形成されている。また、誘電体層５２には、スルーホール５２Ｔ１，５２Ｔ２，５２Ｔ３，５２Ｔ４，５２Ｔ５，５２Ｔ６が形成されている。スルーホール５２Ｔ１と、図６（ａ）に示したスルーホール５１Ｔ１は、導体層５２１に接続されている。スルーホール５２Ｔ２と、図６（ａ）に示したスルーホール５１Ｔ２は、導体層５２２に接続されている。スルーホール５２Ｔ３と、図６（ａ）に示したスルーホール５１Ｔ３は、導体層５２３に接続されている。スルーホール５２Ｔ４と、図６（ａ）に示したスルーホール５１Ｔ４は、導体層５２４に接続されている。スルーホール５２Ｔ５，５２Ｔ６と、図６（ａ）に示したスルーホール５１Ｔ５，５２Ｔ６は、導体層５２５に接続されている。

【0047】

図６（ｃ）に示したように、３層目の誘電体層５３には、スルーホール５３Ｔ１，５３Ｔ２，５３Ｔ３，５３Ｔ４，５３Ｔ５，５３Ｔ６が形成されている。スルーホール５３Ｔ１〜５３Ｔ６には、それぞれ図６（ｂ）に示したスルーホール５２Ｔ１〜５２Ｔ６が接続されている。

【0048】

図６（ｄ）に示したように、４層目の誘電体層５４のパターン形成面には、導体層５４１が形成されている。また、誘電体層５４には、スルーホール５４Ｔ１，５４Ｔ２，５４Ｔ３，５４Ｔ４，５４Ｔ５，５４Ｔ６が形成されている。スルーホール５４Ｔ１，５４Ｔ３〜５４Ｔ６には、それぞれ図６（ｃ）に示したスルーホール５３Ｔ１，５３Ｔ３〜５３Ｔ６が接続されている。スルーホール５４Ｔ２は、導体層５４１と、図６（ｃ）に示したスルーホール５３Ｔ２に接続されている。

【0049】

図７（ａ）に示したように、５層目の誘電体層５５のパターン形成面には、主線路１０を構成するために用いられる導体層５５１と、第２の副線路部２０Ｂを構成するために用いられる導体層５５２とが形成されている。導体層５５１，５５２の各々は、第１端と第２端を有している。また、誘電体層５５には、スルーホール５５Ｔ３，５５Ｔ４，５５Ｔ５，５５Ｔ６が形成されている。スルーホール５５Ｔ３，５５Ｔ５，５５Ｔ６には、それぞれ図６（ｄ）に示したスルーホール５４Ｔ３，５４Ｔ５，５４Ｔ６が接続されている。スルーホール５５Ｔ４は、導体層５５２における第１端の近傍部分に接続されている。図６（ｄ）に示したスルーホール５４Ｔ１は、導体層５５１における第１端の近傍部分に接続されている。図６（ｄ）に示したスルーホール５４Ｔ２は、導体層５５１における第２端の近傍部分に接続されている。図６（ｄ）に示したスルーホール５４Ｔ４は、導体層５５２における第２端の近傍部分に接続されている。

【0050】

図７（ｂ）に示したように、６層目の誘電体層５６には、スルーホール５６Ｔ３，５６Ｔ４，５６Ｔ５，５６Ｔ６が形成されている。スルーホール５６Ｔ３〜５６Ｔ６には、それぞれ図７（ａ）に示したスルーホール５５Ｔ３〜５５Ｔ６が接続されている。

【0051】

図７（ｃ）に示したように、７層目の誘電体層５７のパターン形成面には、第１の副線路部２０Ａを構成するために用いられる導体層５７１が形成されている。導体層５７１は、第１端と第２端を有している。また、誘電体層５７には、スルーホール５７Ｔ３，５７Ｔ４，５７Ｔ５，５７Ｔ６が形成されている。スルーホール５７Ｔ３は、導体層５７１における第１端の近傍部分に接続されている。スルーホール５７Ｔ４，５７Ｔ５，５７Ｔ６には、それぞれ図７（ｂ）に示したスルーホール５６Ｔ４，５６Ｔ５，５６Ｔ６が接続されている。図７（ｂ）に示したスルーホール５６Ｔ３は、導体層５７１における第２端の近傍部分に接続されている。

【0052】

図７（ｄ）に示したように、８層目の誘電体層５８には、スルーホール５８Ｔ３，５８Ｔ４，５８Ｔ５，５８Ｔ６が形成されている。スルーホール５８Ｔ３〜５８Ｔ６には、それぞれ図７（ｃ）に示したスルーホール５７Ｔ３〜５７Ｔ６が接続されている。

【0053】

図８（ａ）に示したように、９層目の誘電体層５９のパターン形成面には、グランド用導体層５９１が形成されている。また、誘電体層５９には、スルーホール５９Ｔ３，５９Ｔ４，５９Ｔ５，５９Ｔ６が形成されている。スルーホール５９Ｔ３，５９Ｔ４には、それぞれ図７（ｄ）に示したスルーホール５８Ｔ３，５８Ｔ４が接続されている。スルーホール５９Ｔ５，５９Ｔ６と、図７（ｄ）に示したスルーホール５８Ｔ５，５８Ｔ６は、導体層５９１に接続されている。

【0054】

図８（ｂ）に示したように、１０層目の誘電体層６０のパターン形成面には、第１のキャパシタＣ１を構成するために用いられる導体層６０１が形成されている。また、誘電体層６０には、スルーホール６０Ｔ３，６０Ｔ４，６０Ｔ５，６０Ｔ６，６０Ｔ７が形成されている。スルーホール６０Ｔ３〜６０Ｔ６には、それぞれ図８（ａ）に示したスルーホール５９Ｔ３〜５９Ｔ６が接続されている。スルーホール６０Ｔ７は、導体層６０１に接続されている。

【0055】

図８（ｃ）に示したように、１１層目の誘電体層６１のパターン形成面には、グランド用導体層６１１が形成されている。また、誘電体層６１には、スルーホール６１Ｔ３，６１Ｔ４，６１Ｔ７が形成されている。スルーホール６１Ｔ３，６１Ｔ４，６１Ｔ７には、それぞれ図８（ｂ）に示したスルーホール６０Ｔ３，６０Ｔ４，６０Ｔ７が接続されている。図８（ｂ）に示したスルーホール６０Ｔ５，６０Ｔ６は、導体層６１１に接続されている。

【0056】

図８（ｄ）に示したように、１２層目の誘電体層６２のパターン形成面には、導体層６２１が形成されている。また、誘電体層６２には、スルーホール６２Ｔ３，６２Ｔ４，６２Ｔ７，６２Ｔ８が形成されている。スルーホール６２Ｔ３，６２Ｔ４には、それぞれ図８（ｃ）に示したスルーホール６１Ｔ３，６１Ｔ４が接続されている。スルーホール６２Ｔ７，６２Ｔ８と、図８（ｃ）に示したスルーホール６１Ｔ７は、導体層６２１に接続されている。

【0057】

図９（ａ）に示したように、１３層目の誘電体層６３のパターン形成面には、導体層６３１が形成されている。また、誘電体層６３には、スルーホール６３Ｔ３，６３Ｔ４，６３Ｔ７，６３Ｔ８が形成されている。スルーホール６３Ｔ３，６３Ｔ７，６３Ｔ８には、それぞれ図８（ｄ）に示したスルーホール６２Ｔ３，６２Ｔ７，６２Ｔ８が接続されている。スルーホール６３Ｔ４と、図８（ｄ）に示したスルーホール６２Ｔ４は、導体層６３１に接続されている。

【0058】

図９（ｂ）に示したように、１４層目の誘電体層６４のパターン形成面には、第１のインダクタンス要素Ｌ１を構成するために用いられる導体層６４１が形成されている。導体層６４１は、第１端と第２端を有している。また、誘電体層６４には、スルーホール６４Ｔ４，６４Ｔ８が形成されている。スルーホール６４Ｔ４，６４Ｔ８には、それぞれ図９（ａ）に示したスルーホール６３Ｔ４，６３Ｔ８が接続されている。図９（ａ）に示したスルーホール６３Ｔ３は、導体層６４１における第１端の近傍部分に接続されている。図９（ａ）に示したスルーホール６３Ｔ７は、導体層６４１における第２端の近傍部分に接続されている。

【0059】

図９（ｃ）に示したように、１５層目の誘電体層６５のパターン形成面には、第２のインダクタンス要素Ｌ２を構成するために用いられる導体層６５１が形成されている。導体層６５１は、第１端と第２端を有している。図９（ｂ）に示したスルーホール６４Ｔ４は、導体層６５１における第１端の近傍部分に接続されている。図９（ｂ）に示したスルーホール６４Ｔ８は、導体層６５１における第２端の近傍部分に接続されている。

【0060】

図９（ｄ）に示したように、１６層目の誘電体層６６のパターン形成面には、マーク６６１が形成されている。

【0061】

図３に示した積層体５０は、１層目の誘電体層５１のパターン形成面が積層体５０の底面５０Ｂになるように、１層目ないし１６層目の誘電体層５１〜６６が積層されて構成される。

【0062】

図４は、側面５０Ｃ側から見た積層体５０の内部を示している。図５は、側面５０Ｅ側から見た積層体５０の内部を示している。

【0063】

以下、図１に示した方向性結合器１の第１の例の回路の構成要素と、図６ないし図９に示した積層体５０の内部の構成要素との対応関係について説明する。主線路１０は、図７（ａ）に示した導体層５５１によって構成されている。導体層５５１における第１端の近傍部分は、スルーホール５１Ｔ１、導体層５２１およびスルーホール５２Ｔ１，５３Ｔ１，５４Ｔ１を介して、第１の端子１１１に接続されている。導体層５５１における第２端の近傍部分は、スルーホール５１Ｔ２、導体層５２２およびスルーホール５２Ｔ２，５３Ｔ２，５４Ｔ２を介して、第２の端子１１２に接続されている。

【0064】

図７（ｃ）に示した導体層５７１の一部は、誘電体層５５，５６を介して、導体層５５１の一部に対向している。第１の副線路部２０Ａは、上記の導体層５７１の一部によって構成されている。導体層５７１における第２端の近傍部分は、スルーホール５１Ｔ３、導体層５２３およびスルーホール５２Ｔ３，５３Ｔ３，５４Ｔ３，５５Ｔ３，５６Ｔ３を介して、第３の端子１１３に接続されている。

【0065】

図７（ａ）に示した導体層５５２の一部は、導体層５５１の一部に対向している。第２の副線路部２０Ｂは、上記の導体層５５２の一部によって構成されている。導体層５５２における第２端の近傍部分は、スルーホール５１Ｔ４、導体層５２４およびスルーホール５２Ｔ４，５３Ｔ４，５４Ｔ４を介して、第４の端子１１４に接続されている。

【0066】

第１のインダクタンス要素Ｌ１は、図９（ｂ）に示した導体層６４１によって構成されている。導体層６４１における第１端の近傍部分は、スルーホール５７Ｔ３，５８Ｔ３，５９Ｔ３，６０Ｔ３，６１Ｔ３，６２Ｔ３，６３Ｔ３を介して、第１の副線路部２０Ａを構成する導体層５７１に接続されている。導体層６４１とスルーホール６３Ｔ３との接続箇所は、第１のインダクタンス要素Ｌ１の第１の端部Ｌ１ａに対応する。導体層６４１とスルーホール６３Ｔ７との接続箇所は、第１のインダクタンス要素Ｌ１の第２の端部Ｌ１ｂに対応する。

【0067】

第２のインダクタンス要素Ｌ２は、図９（ｃ）に示した導体層６５１によって構成されている。導体層６５１における第１端の近傍部分は、スルーホール５５Ｔ４，５６Ｔ４，５７Ｔ４，５８Ｔ４，５９Ｔ４，６０Ｔ４，６１Ｔ４，６２Ｔ４、導体層６３１およびスルーホール６３Ｔ４，６４Ｔ４を介して、第２の副線路部２０Ｂを構成する導体層５５２に接続されている。導体層６５１とスルーホール６４Ｔ４との接続箇所は、第２のインダクタンス要素Ｌ２の第１の端部Ｌ２ａに対応する。導体層６５１とスルーホール６４Ｔ８との接続箇所は、第２のインダクタンス要素Ｌ２の第２の端部Ｌ２ｂに対応する。

【0068】

第１のキャパシタＣ１は、図８（ａ）〜（ｃ）に示した導体層５９１，６０１，６１１と、導体層５９１，６０１の間の誘電体層５９と、導体層６０１，６１１の間の誘電体層６０とによって構成されている。導体層５９１，６１１は、スルーホール５１Ｔ５，５１Ｔ６、導体層５２５、スルーホール５２Ｔ５，５２Ｔ６，５３Ｔ５，５３Ｔ６，５４Ｔ５，５４Ｔ６，５５Ｔ５，５５Ｔ６，５６Ｔ５，５６Ｔ６，５７Ｔ５，５７Ｔ６，５８Ｔ５，５８Ｔ６，５９Ｔ５，５９Ｔ６，６０Ｔ５，６０Ｔ６を介して、グランド端子１１５，１１６に接続されている。導体層６０１は、スルーホール６０Ｔ７，６１Ｔ７を介して、図８（ｄ）に示した導体層６２１に接続されている。導体層６２１は、スルーホール６２Ｔ７，６３Ｔ７を介して、第１のインダクタンス要素Ｌ１を構成する導体層６４１に接続されている。また、導体層６２１は、スルーホール６２Ｔ８，６３Ｔ８，６４Ｔ８を介して、第２のインダクタンス要素Ｌ２を構成する導体層６５１に接続されている。

【0069】

以下、積層体５０を備えた方向性結合器１の構造上の特徴について説明する。積層体５０において、第１のインダクタンス要素Ｌ１を構成する導体層６４１と、第２のインダクタンス要素Ｌ２を構成する導体層６５１と、第１のキャパシタＣ１を構成する導体層５９１，６０１，６１１および誘電体層５９，６０は、主線路１０を構成する導体層５５１、第１の副線路部２０Ａを構成する導体層５７１および第２の副線路部２０Ｂを構成する導体層５５２に比べて、上面５０Ａにより近い位置にある。従って、移相器３０は、主線路１０ならびに第１および第２の副線路部２０Ａ，２０Ｂに比べて、上面５０Ａにより近い位置にある。

【0070】

また、第１のインダクタンス要素Ｌ１を構成する導体層６４１と、第２のインダクタンス要素Ｌ２を構成する導体層６５１は、第１のキャパシタＣ１を構成する導体層５９１，６０１，６１１および誘電体層５９，６０に比べて、上面５０Ａにより近い位置にある。

【0071】

導体層６４１，６５１と、主線路１０を構成する導体層５５１の間には、グランド用導体層５９１が介在している。従って、第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２は、主線路１０に対して電磁界結合しない。

【0072】

前述のように、方向性結合器１の第１の例では、第１のインダクタンス要素Ｌ１は第１の線路であり、第２のインダクタンス要素Ｌ２は第２の線路である。第１の線路は、図９（ｂ）に示した導体層６４１によって構成されている。第２の線路は、図９（ｃ）に示した導体層６５１によって構成されている。

【0073】

第１の線路は、第１の線路部分３１Ａを含んでいる。図９（ｂ）では、第１の線路部分３１Ａを、ハッチングを付して表している。第１の線路部分３１Ａは、回路構成上、第１の副線路部２０Ａに最も近い第１の端縁３１Ａａと、その反対側の第２の端縁３１Ａｂとを有している。第１の端縁３１Ａａは、第１のインダクタンス要素Ｌ１の第１の端部Ｌ１ａの近傍に位置する。第２の端縁３１Ａｂは、第１のインダクタンス要素Ｌ１の第２の端部Ｌ１ｂの近傍に位置する。

【0074】

第２の線路は、第１の線路部分３１Ａに対向する第２の線路部分３１Ｂを含んでいる。図９（ｃ）では、第２の線路部分３１Ｂを、ハッチングを付して表している。第２の線路部分３１Ｂは、回路構成上、第２の副線路部２０Ｂに最も近い第１の端縁３１Ｂａと、その反対側の第２の端縁３１Ｂｂとを有している。第１の端縁３１Ｂａは、第２のインダクタンス要素Ｌ２の第１の端部Ｌ２ａの近傍に位置する。第２の端縁３１Ｂｂは、第２のインダクタンス要素Ｌ２の第２の端部Ｌ２ｂの近傍に位置する。

【0075】

図９（ｂ），（ｃ）に示したように、第２の線路部分３１Ｂの第１の端縁３１Ｂａは、物理的に、第１の線路部分３１Ａのうち、第２の端縁３１Ａｂに最も近い。第２の線路部分３１Ｂの第２の端縁３１Ｂｂは、物理的に、第１の線路部分３１Ａのうち、第１の端縁３１Ａａに最も近い。

【0076】

以下、本実施の形態における移相器３０の特性と、それによる効果について説明する。図１０は、図１に示した移相器３０の特性と図２に示した移相器３０の特性を示す特性図である。図１０に示した特性は、シミュレーションによって求めたものである。このシミュレーションでは、図１に示した移相器３０は、第１のインダクタンス要素Ｌ１である第１の線路と、第２のインダクタンス要素Ｌ２である第２の線路が、第１の線路と第２の線路の間のキャパシタンスが第１および第２の線路に沿って連続的に分布するように容量結合するものとしている。また、シミュレーションでは、図２に示した移相器３０は、第２のキャパシタＣ２を含む第３の経路３３を備えたものとしている。また、シミュレーションでは、図１に示した移相器３０の反射損失の周波数特性と、図２に示した移相器３０の反射損失の周波数特性がほぼ等しくなるように、図１に示した移相器３０と図２に示した移相器３０を設計した。

【0077】

図１０において、横軸は周波数を示し、縦軸は移相器３０の反射損失および移相器３０における入力信号と出力信号の間の位相差を示している。図１０において、符号７１を付した線は、図１に示した移相器３０の反射損失の周波数特性を示している。符号７２を付した線は、図２に示した移相器３０の反射損失の周波数特性を示している。符号７３を付した線は、図１に示した移相器３０における入力信号と出力信号の間の位相差の周波数特性を示している。符号７４を付した線は、図２に示した移相器３０における入力信号と出力信号の間の位相差の周波数特性を示している。

【0078】

以下の説明では、移相器３０の入力信号に対する移相器３０の出力信号の位相遅延量を、移相器３０における位相遅延量と言う。図１０において、位相差が０度から−１８０度の範囲内にあるときは、移相器３０における位相遅延量は、位相差の絶対値である。図１０において、位相差が０度より大きく１８０度以下の範囲内にあるときは、移相器３０における位相遅延量は、３６０度から位相差を引いた値である。

【0079】

図１０から理解されるように、図１に示した移相器３０と図２に示した移相器３０のいずれにおいても、移相器３０における位相遅延量は、入力信号の周波数が高くなるほど大きくなっている。

【0080】

本実施の形態に係る方向性結合器１では、方向性結合器１の使用周波数帯域において、第１のポート１１の入力信号の周波数が高くなるほど、第１および第２の結合部４０Ａ，４０Ｂの各々の単独の結合度が大きくなる。一方、移相器３０における位相遅延量は、第１のポート１１の入力信号の周波数が高くなるほど大きくなる。移相器３０における位相遅延量が１８０度に近づくほど、第１の結合部４０Ａを経由する信号経路を通過した信号と、第２の結合部４０Ｂおよび移相器３０を経由する信号経路を通過した信号が打ち消し合う度合いが大きくなる。これにより、周波数の変化に伴う方向性結合器１の結合度の変化が抑制される。

【0081】

また、図１０に示したように、図１に示した移相器３０における位相差の周波数特性７３と、図２に示した移相器３０における位相差の周波数特性７４のいずれも、下に凸の曲線で表される。この場合、図１に示した移相器３０と図２に示した移相器３０のいずれにおいても、位相遅延量が９０度となるときの入力信号の周波数の２倍の周波数は、位相遅延量が１８０度となるときの入力信号の周波数よりも低い。位相遅延量が９０度となるときの入力信号の周波数の２倍の周波数は、位相遅延量が１８０度となるときの入力信号の周波数よりも低いという、本実施の形態における移相器３０の要件は、位相差の周波数特性が下に凸の曲線で表されることを意味している。

【0082】

ここで、位相差の周波数特性が下に凸の曲線で表されることの意義について説明する。前述のように、移相器３０における位相遅延量が１８０度に近づくほど、第１の結合部４０Ａを経由する信号経路を通過した信号と、第２の結合部４０Ｂおよび移相器３０を経由する信号経路を通過した信号が打ち消し合う度合いが大きくなる。位相差の周波数特性が下に凸の曲線で表されるということは、位相差の周波数特性が直線で表される場合に比べて、位相遅延量が１８０度となるときの入力信号の周波数を含む所定の周波数範囲の全域において、位相遅延量が１８０度に近づくということである。従って、本実施の形態によれば、位相差の周波数特性が直線で表される場合に比べて、より広い周波数帯域において、周波数の変化に伴う方向性結合器１の結合度の変化を抑制することが可能になる。

【0083】

図１０に示したように、図２に示した移相器３０における位相差の周波数特性７４は、図１に示した移相器３０における位相差の周波数特性７３に比べて、下に凸の度合いが大きい。そのため、移相器３０の構成としては、図１に示した第１の例よりも、図２に示した第２の例の方が好ましい。

【0084】

図１１は、第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２の誘導結合の結合係数Ｋを変えたときの移相器３０の特性の変化を示す特性図である。図１１に示した特性は、シミュレーションによって求めたものである。このシミュレーションでは、移相器３０の構成は、図２に示した第２の例において、第２のキャパシタＣ２を含む第３の経路３３を備えた構成としている。

【0085】

図１１において、横軸は周波数を示し、縦軸は移相器３０の反射損失および移相器３０における入力信号と出力信号の間の位相差を示している。図１１において、符号７５を付した線は、結合係数Ｋが０．７であるときの移相器３０の反射損失の周波数特性を示している。符号７６を付した線は、結合係数Ｋが０．８であるときの移相器３０の反射損失の周波数特性を示している。符号７７を付した線は、結合係数Ｋが０．７であるときの移相器３０における入力信号と出力信号の間の位相差の周波数特性を示している。符号７８を付した線は、結合係数Ｋが０．８であるときの移相器３０における入力信号と出力信号の間の位相差の周波数特性を示している。

【0086】

図１１において、結合係数Ｋが０．８であるときの位相差の周波数特性７８は、結合係数Ｋが０．７であるときの位相差の周波数特性７７に比べて、下に凸の度合いが大きい。このことから、結合係数Ｋは大きいほど好ましいと言える。

【0087】

ここで、非特許文献１を参照して、本実施の形態における移相器３０によって、下に凸の曲線で表される位相差の周波数特性が得られる理由について説明する。本実施の形態における移相器３０は、２次の全域通過伝達関数を実現する回路である。この移相器３０における位相差をβとする。非特許文献１のｐ．３２０の式（７−１０）に基づいて、位相差βは、角周波数ωと、伝達関数の極の共振角周波数ωｒと、極のＱを用いて、以下の式（１）で表される。

【0088】

β＝−２ｔａｎ^−１｛ωωｒ／Ｑ（ωｒ^２−ω^２）｝ …（１）

【0089】

βのωに関する二次導関数は、以下の式（２）で表される。

【0090】

ｄ^２β／ｄω^２＝［４Ｑ（１＋２Ｑ）ωｒ^５ω／｛Ｑ^２（ω^２−ωｒ^２）^２＋ω^２ωｒ^２｝^２］・［｛Ｑ^２（ω^２／ωｒ^２−１）^２／（１＋２Ｑ）＋（１−２Ｑ）］ …（２）

【0091】

ωｒは０より大きく、Ｑは０以上であることから、１−２Ｑが０以上すなわちＱが１／２以下であれば、任意のωについて、式（２）で表されるｄ^２β／ｄω^２は０以上となる。任意のωについてｄ^２β／ｄω^２が０以上であるということは、位相差βの周波数特性が下に凸の曲線で表されるということである。従って、本実施の形態における移相器３０では、Ｑが１／２以下であれば、下に凸の曲線で表される位相差の周波数特性が得られる。

【0092】

次に、第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２の誘導結合の結合係数Ｋについて説明する。この結合係数Ｋは、非特許文献１のｐ．３２４の式（７−２３）に基づいて、以下の式（３）で表される。

【0093】

Ｋ＝（１−Ｑ^２）／（１＋Ｑ^２） …（３）

【0094】

式（３）から、Ｑが１／２以下であるとき、結合係数Ｋは０．６以上となる。従って、本実施の形態における移相器では、結合係数Ｋは０．６以上であることが好ましい。

【0095】

また、本実施の形態における３０移相器では、図１に示した第１の例と図２に示した第２の例のいずれにおいても、第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２は、結合係数Ｋが正の値となるように誘導結合する必要がある。そのためには、第１の例では、互いに対向する第１の線路部分３１Ａと第２の線路部分３１Ｂが前述のような物理的な配置になるように、第１の線路と第２の線路を配置する必要がある。

【0096】

本実施の形態に係る方向性結合器１では、第４のポート１４が、負荷である終端抵抗を介して接地され、この終端抵抗の抵抗値（例えば５０Ω）と等しい出力インピーダンスを有する信号源が第３のポート１３に接続された場合に、方向性結合器１の使用周波数帯域において、第３のポート１３から第４のポート１４側を見たときの反射係数の絶対値が０またはその近傍の値になることが好ましい。そのため、移相器３０は、全域通過フィルタの特性を有していることが好ましい。

【0097】

ここで、移相器３０が全域通過フィルタの特性を有するための要件について説明する。図２に示した第２の例では、移相器３０が全域通過フィルタの特性を有するための要件は、キャパシタＣ１を開放して得られる並列共振回路の共振周波数と、キャパシタＣ２を短絡して得られる直列共振回路の共振周波数が等しいことである。そのため、図２に示した第２の例では、移相器３０が全域通過フィルタの特性を有するためには、キャパシタＣ２が必要である。

【0098】

図１に示した第１の例では、第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２が、第１の線路と第２の線路の間のキャパシタンスが第１および第２の線路に沿って連続的に分布するように容量結合するか、第２の例のように集中定数素子であるキャパシタＣ２を介して容量結合するか、あるいはその両方を満たすことによって、移相器３０が全域通過フィルタの特性を有するようにすることが可能である。

【0099】

次に、図１２ないし図１７を参照して、本実施の形態に係る方向性結合器１の特性の一例について説明する。図１２は、方向性結合器１の結合度の周波数特性を示す特性図である。図１２において、横軸は周波数を示し、縦軸は結合度を示している。結合度を−ｃ（ｄＢ）と表すと、図１２に示した例では、１０００〜７０００ＭＨｚの周波数帯域において、ｃの値は、２０以上の十分な大きさである。

【0100】

図１３は、方向性結合器１のアイソレーションの周波数特性を示す特性図である。図１３において、横軸は周波数を示し、縦軸はアイソレーションを示している。アイソレーションを−ｉ（ｄＢ）と表すと、図１３に示した例では、１０００〜７０００ＭＨｚの周波数帯域において、ｉの値は、４０以上の十分な大きさである。

【0101】

図１４は、方向性結合器１における第１のポート１１と第２のポート１２の間の挿入損失の周波数特性を示す特性図である。図１４において、横軸は周波数を示し、縦軸は挿入損失を示している。図１５は、方向性結合器１における第１のポート１１の反射損失の周波数特性を示す特性図である。図１５において、横軸は周波数を示し、縦軸は反射損失を示している。図１６は、方向性結合器１における第３のポート１３と第４のポート１４の間の挿入損失の周波数特性を示す特性図である。図１６において、横軸は周波数を示し、縦軸は挿入損失を示している。図１７は、方向性結合器１における第３のポート１３の反射損失の周波数特性を示す特性図である。図１７において、横軸は周波数を示し、縦軸は反射損失を示している。図１４ないし図１７に示した特性は、いずれも、１０００〜７０００ＭＨｚの周波数帯域において良好な特性である。

【0102】

図１２ないし図１７に示した特性を有する方向性結合器１は、少なくとも１０００〜７０００ＭＨｚの広い周波数帯域において使用可能である。

【0103】

次に、第１ないし第３の比較例の方向性結合器と本実施の形態に係る方向性結合器１の特性を比較する。

【0104】

図１８は、第１の比較例の方向性結合器１０１を示している。第１の比較例の方向性結合器１０１は、特許文献１に記載された方向性結合器に相当する。第１の比較例の方向性結合器１０１は、本実施の形態に係る方向性結合器１における移相器３０の代わりに遅延部１３０を備えている。遅延部１３０は、具体的にはローパスフィルタである。遅延部１３０は、２つのインダクタＬ１０１，Ｌ１０２と、３つのキャパシタＣ１０１，Ｃ１０２，Ｃ１０３とを含んでいる。インダクタＬ１０１，Ｌ１０２の各々は、互いに反対側に位置する第１の端部および第２の端部を有している。インダクタＬ１０１の第１の端部は、第１の副線路部２０Ａの第２の端部２０Ａ２に接続され、且つキャパシタＣ１０１を介してグランドに接続されている。インダクタＬ１０２の第１の端部は、第２の副線路部２０Ｂの第２の端部２０Ｂ２に接続され、且つキャパシタＣ１０３を介してグランドに接続されている。インダクタＬ１０１の第２の端部とインダクタＬ１０２の第２の端部は、互いに接続され、且つキャパシタＣ１０２を介してグランドに接続されている。

【0105】

図１９は、第２の比較例の方向性結合器２０１を示している。第２の比較例の方向性結合器２０１は、特許文献２に記載された方向性結合器に相当する。第２の比較例の方向性結合器２０１は、本実施の形態に係る方向性結合器１における移相器３０の代わりに、遅延部２３０を備えている。遅延部２３０は、具体的には、長い線路からなる遅延線である。遅延部２３０は、互いに反対側に位置する第１の端部および第２の端部を有している。遅延部２３０の第１の端部は、第１の副線路部２０Ａの第２の端部２０Ａ２に接続されている。遅延部２３０の第２の端部は、第２の副線路部２０Ｂの第２の端部２０Ｂ２に接続されている。遅延部２３０は、主線路１０に対して電磁界結合しない。

【0106】

図２０は、第３の比較例の方向性結合器３０１を示している。第３の比較例の方向性結合器３０１は、特許文献３に記載された方向性結合器に相当する。第３の比較例の方向性結合器３０１は、本実施の形態に係る方向性結合器１における移相器３０の代わりに遅延部３３０を備えている。遅延部３３０は、具体的には整合回路である。遅延部３３０は、２つのインダクタＬ３０１，Ｌ３０２と、２つのキャパシタＣ３０１，Ｃ３０２とを含んでいる。インダクタＬ３０１，Ｌ３０２の各々は、互いに反対側に位置する第１の端部および第２の端部を有している。インダクタＬ３０１の第１の端部は、第１の副線路部２０Ａの第２の端部２０Ａ２に接続されている。インダクタＬ１０１の第２の端部は、第２の副線路部２０Ｂの第２の端部２０Ｂ２に接続されている。キャパシタＣ３０１は、インダクタＬ３０１の第１の端部とインダクタＬ３０２の第１の端部とを接続している。キャパシタＣ３０２は、インダクタＬ３０１の第２の端部とインダクタＬ３０２の第１の端部とを接続している。インダクタＬ３０２の第２の端部は、グランドに接続されている。

【0107】

図２１は、本実施の形態における移相器３０と第１ないし第３の比較例における遅延部１３０，２３０，３３０の特性を示す特性図である。図２１において、横軸は周波数を示し、縦軸は位相差を示している。ここで言う位相差とは、本実施の形態における移相器３０と第１ないし第３の比較例における遅延部１３０，２３０，３３０の各々における、入力信号と出力信号の間の位相差である。図２１において、位相差が０度から−１８０度の範囲内にあるときは、移相器３０と第１ないし第３の比較例における遅延部１３０，２３０，３３０の各々における位相遅延量は、位相差の絶対値である。図２１において、位相差が０度より大きく１８０度以下の範囲内にあるときは、移相器３０と第１ないし第３の比較例における遅延部１３０，２３０，３３０の各々における位相遅延量は、３６０度から位相差を引いた値である。

【0108】

図２１において、符号８０を付した線は、本実施の形態における移相器３０の位相差の周波数特性を示している。符号８１を付した線は、第１の比較例における遅延部１３０の位相差の周波数特性を示している。符号８２を付した線は、第２の比較例における遅延部２３０の位相差の周波数特性を示している。符号８３を付した線は、第３の比較例における遅延部３３０の位相差の周波数特性を示している。

【0109】

図２１に示したように、第２の比較例における遅延部２３０の位相差の周波数特性は、直線で表される。第１の比較例における遅延部１３０と第３の比較例における遅延部３３０の位相差の周波数特性は、上に凸の曲線で表される。本実施の形態における移相器３０の位相差の周波数特性８０は、下に凸の曲線で表される。

【0110】

図２２は、本実施の形態に係る方向性結合器１と第１ないし第３の比較例の方向性結合器１０１，２０１，３０１の結合度の周波数特性を示す特性図である。図２２において、横軸は周波数を示し、縦軸は結合度を示している。

【0111】

図２２において、符号９０を付した線は、本実施の形態に係る方向性結合器１の結合度の周波数特性を示している。符号９１を付した線は、第１の比較例の方向性結合器１０１の結合度の周波数特性を示している。符号９２を付した線は、第２の比較例の方向性結合器２０１の結合度の周波数特性を示している。符号９３を付した線は、第３の比較例の方向性結合器３０１の結合度の周波数特性を示している。

【0112】

図２２から、本実施の形態に係る方向性結合器１によれば、第１ないし第３の比較例の方向性結合器１０１，２０１，３０１に比べて、周波数の変化に伴う結合度の変化を抑制できることが分かる。

【0113】

［変形例］
次に、図２３および図２４を参照して、本実施の形態に係る方向性結合器１の第１および第２の変形例について説明する。図２３は、方向性結合器１の第１の変形例の回路構成を示している。図２４は、方向性結合器１の第２の変形例の回路構成を示している。第１および第２の変形例では、第２の経路３２は、第１のキャパシタＣ１に対して直列に接続されたインダクタＬ３を含んでいる。

【0114】

図２３に示した第１の変形例では、図１に示した方向性結合器１の回路構成の第１の例において、第１のインダクタンス要素Ｌ１の第２の端部Ｌ１ｂと第２のインダクタンス要素Ｌ２の第２の端部Ｌ２ｂの接続点と、第１のキャパシタＣ１との間にインダクタＬ３が設けられている。

【0115】

図２４に示した第２の変形例では、図２に示した方向性結合器１の回路構成の第２の例において、第１のインダクタンス要素Ｌ１の第２の端部Ｌ１ｂと第２のインダクタンス要素Ｌ２の第２の端部Ｌ２ｂの接続点と、第１のキャパシタＣ１との間にインダクタＬ３が設けられている。

【0116】

インダクタＬ３は、第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２の誘導結合の結合係数Ｋを小さくすることと同等の機能を有する。そのため、インダクタＬ３は、移相器３０の特性を調整するために、必要に応じて設けられる。

【0117】

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。始めに、図２２を参照して、本実施の形態に係る方向性結合器の回路構成について説明する。本実施の形態に係る方向性結合器１の構成は、図１に示した方向性結合器１において、移相器３０が、更に第１のインダクタンス要素Ｌ１の第１の端部Ｌ１ａと第２のインダクタンス要素Ｌ２の第１の端部Ｌ２ａを接続する第３の経路３３を有した構成である。第３の経路３３は、集中定数素子である第２のキャパシタＣ２を含んでいる。本実施の形態において、第１のインダクタンス要素Ｌ１である第１の線路と、第２のインダクタンス要素Ｌ２である第２の線路は、第１の線路と第２の線路の間のキャパシタンスが第１および第２の線路に沿って連続的に分布するように容量結合してもよいし、しなくてもよい。

【0118】

次に、図２６ないし図２８を参照して、本実施の形態における積層体５０について詳しく説明する。図２６および図２７は、それぞれ、積層体５０の内部を示す斜視図である。本実施の形態における積層体５０は、第１の実施の形態における１２層目ないし１５層目の誘電体層６２，６３，６４，６５の代わりに、１２層目ないし１５層目の誘電体層１６２，１６３，１６４，１６５を有している。図２８において（ａ）〜（ｄ）は、それぞれ、１２層目ないし１５層目の誘電体層１６２〜１６５のパターン形成面を示している。

【0119】

図２８（ａ）に示したように、１２層目の誘電体層１６２のパターン形成面には、導体層１６２１，１６２２が形成されている。導体層１６２１，１６２２の各々は、第１端と第２端を有している。また、誘電体層１６２には、スルーホール１６２Ｔ３，１６２Ｔ４，１６２Ｔ７，１６２Ｔ８が形成されている。スルーホール１６２Ｔ３は、導体層１６２１における第１端の近傍部分と、図８（ｃ）に示したスルーホール６１Ｔ３に接続されている。スルーホール１６２Ｔ４は、導体層１６２２における第１端の近傍部分に接続されている。スルーホール１６２Ｔ７には、図８（ｃ）に示したスルーホール６１Ｔ７が接続されている。スルーホール１６２Ｔ８は、導体層１６２１における第２端の近傍部分に接続されている。図８（ｃ）に示したスルーホール６１Ｔ４は、導体層１６２２における第２端の近傍部分に接続されている。

【0120】

図２８（ｂ）に示したように、１３層目の誘電体層１６３には、スルーホール１６３Ｔ３，１６３Ｔ４，１６３Ｔ７，１６３Ｔ８が形成されている。スルーホール１６３Ｔ３，１６３Ｔ４，１６３Ｔ７，１６３Ｔ８には、それぞれ図２８（ａ）に示したスルーホール１６２Ｔ３，１６２Ｔ４，１６２Ｔ７，１６２Ｔ８が接続されている。

【0121】

図２８（ｃ）に示したように、１４層目の誘電体層１６４のパターン形成面には、第１のインダクタンス要素Ｌ１を構成するために用いられる導体層１６４１と、第２のキャパシタＣ２を構成するために用いられる導体層１６４２とが形成されている。導体層１６４１は、第１端と第２端を有している。また、誘電体層１６４には、スルーホール１６４Ｔ４，１６４Ｔ７が形成されている。スルーホール１６４Ｔ４には、図２８（ｂ）に示したスルーホール１６３Ｔ４が接続されている。スルーホール１６４Ｔ７と、図２８（ｂ）に示したスルーホール１６３Ｔ７は、導体層１６４１における第２端の近傍部分に接続されている。図２８（ｂ）に示したスルーホール１６３Ｔ３は、導体層１６４２に接続されている。図２８（ｂ）に示したスルーホール１６３Ｔ８は、導体層１６４１における第１端の近傍部分に接続されている。

【0122】

図２８（ｄ）に示したように、１５層目の誘電体層１６５のパターン形成面には、第２のインダクタンス要素Ｌ２を構成するために用いられる導体層１６５１と、第２のキャパシタＣ２を構成するために用いられる導体層１６５２とが形成されている。導体層１６５１は、第１端と第２端を有している。導体層１６５２は、導体層１６５１の第１端に接続されている。図２８（ｃ）に示したスルーホール１６４Ｔ４は、導体層１６５２に接続されている。図２８（ｃ）に示したスルーホール１６４Ｔ７は、導体層１６５１における第２端の近傍部分に接続されている。

【0123】

本実施の形態では、第１のインダクタンス要素Ｌ１は、図２８（ｃ）に示した導体層１６４１によって構成されている。また、第２のインダクタンス要素Ｌ２は、図２８（ｄ）に示した導体層１６５１によって構成されている。導体層１６５１における第２端の近傍部分は、スルーホール１６４Ｔ７を介して、導体層１６４１の第２端の近傍部分に接続されている。導体層１６４１における第２端の近傍部分は、図８（ｂ），（ｃ）に示したスルーホール６０Ｔ７，６１Ｔ７と、図２８（ａ），（ｂ）に示したスルーホール１６２Ｔ７，１６３Ｔ７を介して、第１のキャパシタＣ１を構成する導体層６０１（図８（ｂ）参照）に接続されている。

【0124】

導体層１６４１とスルーホール１６３Ｔ８との接続箇所は、第１のインダクタンス要素Ｌ１の第１の端部Ｌ１ａに対応する。導体層１６４１とスルーホール１６３Ｔ７との接続箇所は、第１のインダクタンス要素Ｌ１の第２の端部Ｌ１ｂに対応する。導体層１６５１と導体層１６５２との境界は、第２のインダクタンス要素Ｌ２の第１の端部Ｌ２ａに対応する。導体層１６５１とスルーホール１６４Ｔ７との接続箇所は、第２のインダクタンス要素Ｌ２の第２の端部Ｌ２ｂに対応する。

【0125】

第２のキャパシタＣ２は、図２８（ｃ），（ｄ）に示した導体層１６４２，１６５２と、導体層１６４２，１６５２の間の誘電体層１６４とによって構成されている。導体層１６５２は、第２のインダクタンス要素Ｌ２を構成する導体層１６５１に接続されている。また、導体層１６５２は、図７（ａ）〜（ｄ）および図８（ａ）〜（ｃ）に示したスルーホール５５Ｔ４，５６Ｔ４，５７Ｔ４，５８Ｔ４，５９Ｔ４，６０Ｔ４，６１Ｔ４と、図２８（ａ）に示した導体層１６２２と、図２８（ａ）〜（ｃ）に示したスルーホール１６２Ｔ４，１６３Ｔ４，１６４Ｔ４を介して、第２の副線路部２０Ｂを構成する導体層５５２（図７（ａ）参照）に接続されている。

【0126】

第１のインダクタンス要素Ｌ１を構成する導体層１６４１における第１端の近傍部分は、図２８（ａ），（ｂ）に示したスルーホール１６２Ｔ８，１６３Ｔ８を介して、図２８（ａ）に示した導体層１６２１に接続されている。また、第２のキャパシタＣ２を構成する導体層１６４２は、図２８（ａ），（ｂ）に示したスルーホール１６２Ｔ３，１６３Ｔ３を介して、導体層１６２１に接続されている。導体層１６２１は、図７（ｃ），（ｄ）および図８（ａ）〜（ｃ）に示したスルーホール５７Ｔ３，５８Ｔ３，５９Ｔ３，６０Ｔ３，６１Ｔ３を介して、第１の副線路部２０Ａを構成する導体層５７１（図７（ｃ）参照）に接続されている。

【0127】

以下、積層体５０を備えた方向性結合器１の構造上の特徴について説明する。積層体５０において、第１のインダクタンス要素Ｌ１を構成する導体層１６４１と、第２のインダクタンス要素Ｌ２を構成する導体層１６５１と、第１のキャパシタＣ１を構成する導体層５９１，６０１，６１１および誘電体層５９，６０（図８（ａ）〜（ｃ）参照）と、第２のキャパシタＣ２を構成する導体層１６４２，１６５２および誘電体層１６４は、主線路１０を構成する導体層５５１（図７（ａ）参照）、第１の副線路部２０Ａを構成する導体層５７１（図７（ｃ）参照）および第２の副線路部２０Ｂを構成する導体層５５２（図７（ａ）参照）に比べて、上面５０Ａ（図３参照）により近い位置にある。従って、移相器３０は、主線路１０ならびに第１および第２の副線路部２０Ａ，２０Ｂに比べて、上面５０Ａにより近い位置にある。

【0128】

また、第１のインダクタンス要素Ｌ１を構成する導体層１６４１と、第２のインダクタンス要素Ｌ２を構成する導体層１６５１は、第１のキャパシタＣ１を構成する導体層５９１，６０１，６１１および誘電体層５９，６０に比べて、上面５０Ａにより近い位置にある。

【0129】

導体層１６４１，１６５１と、主線路１０を構成する導体層５５１の間には、グランド用導体層５９１（図８（ａ）参照）が介在している。従って、第１のインダクタンス要素Ｌ１と第２のインダクタンス要素Ｌ２は、主線路１０に対して電磁界結合しない。

【0130】

前述のように、本実施の形態に係る方向性結合器１では、第１のインダクタンス要素Ｌ１は第１の線路であり、第２のインダクタンス要素Ｌ２は第２の線路である。第１の線路は、図２８（ｃ）に示した導体層１６４１によって構成されている。第２の線路は、図２８（ｄ）に示した導体層１６５１によって構成されている。

【0131】

第１の線路は、第１の線路部分３１Ａを含んでいる。図２８（ｃ）では、第１の線路部分３１Ａを、ハッチングを付して表している。第１の線路部分３１Ａは、回路構成上、第１の副線路部２０Ａに最も近い第１の端縁３１Ａａと、その反対側の第２の端縁３１Ａｂとを有している。第１の端縁３１Ａａは、第１のインダクタンス要素Ｌ１の第１の端部Ｌ１ａの近傍に位置する。第２の端縁３１Ａｂは、第１のインダクタンス要素Ｌ１の第２の端部Ｌ１ｂの近傍に位置する。

【0132】

第２の線路は、第１の線路部分３１Ａに対向する第２の線路部分３１Ｂを含んでいる。図２８（ｄ）では、第２の線路部分３１Ｂを、ハッチングを付して表している。第２の線路部分３１Ｂは、回路構成上、第２の副線路部２０Ｂに最も近い第１の端縁３１Ｂａと、その反対側の第２の端縁３１Ｂｂとを有している。第１の端縁３１Ｂａは、第２のインダクタンス要素Ｌ２の第１の端部Ｌ２ａの近傍に位置する。第２の端縁３１Ｂｂは、第２のインダクタンス要素Ｌ２の第２の端部Ｌ２ｂの近傍に位置する。

【0133】

図２８（ｃ），（ｄ）に示したように、第２の線路部分３１Ｂの第１の端縁３１Ｂａは、物理的に、第１の線路部分３１Ａのうち、第２の端縁３１Ａｂに最も近い。第２の線路部分３１Ｂの第２の端縁３１Ｂｂは、物理的に、第１の線路部分３１Ａのうち、第１の端縁３１Ａａに最も近い。

【0134】

本実施の形態に係る方向性結合器１は、第２のキャパシタＣ２を含む第３の経路３３を備えている。そのため、本実施の形態では、第１のインダクタンス要素Ｌ１である第１の線路と第２のインダクタンス要素Ｌ２である第２の線路の間において、第１の線路と第２の線路の間のキャパシタンスが第１および第２の線路に沿って連続的に分布するような容量結合は、弱くてもよいし無くてもよい。

【0135】

［変形例］
次に、図２９を参照して、本実施の形態に係る方向性結合器１の変形例について説明する。この変形例では、第２の経路３２は、第１のキャパシタＣ１に対して直列に接続されたインダクタＬ３を含んでいる。インダクタＬ３は、第１のインダクタンス要素Ｌ１の第２の端部Ｌ１ｂと第２のインダクタンス要素Ｌ２の第２の端部Ｌ２ｂの接続点と、第１のキャパシタＣ１との間に設けられている。インダクタＬ３の機能は、第１の実施の形態で説明した通りである。

【0136】

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

【0137】

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明の方向性結合器では、第３のポートと第４のポートの間に、第１および第２の副線路部と移相器に加えて、１組以上の追加の副線路部と移相器が設けられていてもよい。この場合には、回路構成上、第３のポートと第４のポートの間に、副線路部と移相器が交互に並ぶように、３つ以上の副線路部と２つ以上の移相器が設けられる。

【符号の説明】

【0138】

１…方向性結合器、１０…主線路、１１…第１のポート、１２…第２のポート、１３…第３のポート、１４…第４のポート、２０Ａ…第１の副線路部、２０Ｂ…第２の副線路部、３０…移相器、３１…第１の経路、３２…第２の経路、３３…第３の経路、Ｃ１…第１のキャパシタ、Ｃ２…第２のキャパシタ、Ｌ１…第１のインダクタンス要素、Ｌ２…第２のインダクタンス要素。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】