特許 6596948 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6596948

(24)【登録日】2019年10月11日

(45)【発行日】2019年10月30日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H02H 9/02 20060101AFI20191021BHJP

   H01L 25/07 20060101ALI20191021BHJP

   H01L 25/18 20060101ALI20191021BHJP

   H03K 17/08 20060101ALI20191021BHJP

   H03K 17/081 20060101ALI20191021BHJP

   H03K 17/0812 20060101ALI20191021BHJP

   H03K 17/695 20060101ALI20191021BHJP

【ＦＩ】

   H02H9/02 E

   H01L25/04 C

   H03K17/08 C

   H03K17/081

   H03K17/0812

   H03K17/695

【請求項の数】5

【全頁数】14

(21)【出願番号】特願2015-117263(P2015-117263)

(22)【出願日】2015年6月10日

(65)【公開番号】特開2017-5862(P2017-5862A)

(43)【公開日】2017年1月5日

【審査請求日】2018年3月14日

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100092152

【弁理士】

【氏名又は名称】服部 毅巖

(72)【発明者】

【氏名】岩水 守生

(72)【発明者】

【氏名】吉田 泰樹

【審査官】 坂東 博司

(56)【参考文献】

【文献】 特開平０５−２５９８５２（ＪＰ，Ａ）

【文献】 特開平０５−１２２８３９（ＪＰ，Ａ）

【文献】 特開２００２−１９０７２７（ＪＰ，Ａ）

【文献】 特開２０１４−０８２７４４（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１１／０１６３７９６（ＵＳ，Ａ１）

【文献】 英国特許出願公開第０２２７８０２５（ＧＢ，Ａ）

【文献】 欧州特許出願公開第００７３５６８１（ＥＰ，Ａ２）

【文献】 米国特許第０８３８４４６７（ＵＳ，Ｂ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｈ ９／０２

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２５／１８

Ｈ０３Ｋ １７／０８

Ｈ０３Ｋ １７／０８１

Ｈ０３Ｋ １７／０８１２

Ｈ０３Ｋ １７／６９５

(57)【特許請求の範囲】

【請求項1】

パワー半導体素子を駆動する駆動回路を備えた半導体装置において、
前記駆動回路は、
前記パワー半導体素子のゲート電圧をクランプするゲートクランプ回路と、
前記パワー半導体素子の通電時にカウントを開始するタイマ回路と、
発振器および前記発振器の発振信号によるスイッチング動作によって昇圧した前記ゲート電圧を出力する多段昇圧部を有し、前記パワー半導体素子をオンするときの前記ゲート電圧を生成する昇圧回路と、
を備え、
前記ゲートクランプ回路は、前記タイマ回路からの信号に基づいて前記多段昇圧部の段数を低減して前記ゲート電圧を低減させる回路であり、
前記タイマ回路は、カウント開始から一定時間後に前記ゲートクランプ回路を動作させて前記パワー半導体素子の通電能力を低減させるようにした半導体装置。

【請求項2】

パワー半導体素子を駆動する駆動回路を備えた半導体装置において、
前記駆動回路は、
前記パワー半導体素子のゲート電圧をクランプするゲートクランプ回路と、
前記パワー半導体素子の通電時にカウントを開始するタイマ回路と、
発振器および前記発振器の発振信号によるスイッチング動作によって昇圧した前記ゲート電圧を出力する多段昇圧部を有し、前記パワー半導体素子をオンするときの前記ゲート電圧を生成する昇圧回路と、
を備え、
前記ゲートクランプ回路は、前記タイマ回路からの信号に基づいて前記発振器の発振周波数を低減して前記ゲート電圧を低減させる回路であり、
前記タイマ回路は、カウント開始から一定時間後に前記ゲートクランプ回路を動作させて前記パワー半導体素子の通電能力を低減させるようにした半導体装置。

【請求項3】

前記一定時間は、前記パワー半導体素子の通電開始時に流れる突入電流が終了するまでの時間とした請求項１または２記載の半導体装置。

【請求項4】

前記昇圧回路は、チャージポンプ回路である請求項１または２記載の半導体装置。

【請求項5】

前記駆動回路とともに前記パワー半導体素子を一体に備えている請求項１または２記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、モータなどを制御するパワー半導体素子を含む半導体装置に関し、特に負荷が短絡して過電流が流れたときにパワー半導体素子を熱的破壊から保護する半導体装置に関する。

【背景技術】

【0002】

自動車には、モータおよびこれをスイッチング制御する半導体装置が多く搭載されており、このような半導体装置としては、小型化および温度環境の高温化に伴う信頼性の向上が求められている。半導体装置の小型化および高信頼性化に対して、パワー半導体素子と、このパワー半導体素子を駆動する駆動回路とを１チップ化、または、１パッケージ化したものが開発されている。駆動回路には、制御回路と、パワー半導体素子を保護する保護回路とを備えている。保護回路は、たとえば、パワー半導体素子の過熱状態を監視し、過熱状態を検出すると、制御回路に通知する。制御回路は、保護回路からパワー半導体素子の過熱状態が通知されると、パワー半導体素子をオフするなどの制御を行う。半導体装置は、また、パワー半導体素子を流れる電流を監視する過電流制限回路を備えている。この過電流制限回路は、パワー半導体素子に流れる電流を間接的に検出し、検出した電流値が設定した過電流制限値を超えたときにパワー半導体素子に流す電流を制限する回路を有している（たとえば、特許文献１参照）。

【0003】

ここで、モータのような誘導性負荷をスイッチング制御する半導体装置では、モータ起動時に突入電流が流れる。すなわち、パワー半導体素子をオンにすると、パワー半導体素子およびモータに電流が流れ始める。このとき、初期に流れる電流は、定常運転時の電流値より大きな電流となり、その後、電流は、徐々に低下して安定した定格電流に整定するが、この定格電流に達するまでに流れる大きな電流が突入電流である。このため、パワー半導体素子は、そのオン制御のときには、そのような突入電流を考慮した電流をモータに供給できるように制御されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平１１−１９５９７１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、負荷がその定格電流で駆動されているとき、負荷が短絡事故を起こした場合、パワー半導体素子は、少なくとも突入電流よりも大きな電流が流れ続けるために、パワー半導体素子は、急激に温度上昇することになる。この場合、保護回路が過熱状態を検出してパワー半導体素子の保護動作を開始するまでに、パワー半導体素子が熱破壊される温度まで上昇してしまうことがある。また、このような大電流が流れることにより、配線基板の焼損、電源電圧の変動による周辺デバイスの誤動作などが発生する可能性がある。なお、過電流制限回路を内蔵した半導体装置においても、過電流制限値が突入電流のピーク値よりも大きく設定されているため、負荷が短絡した場合、パワー半導体素子は、突入電流のピーク値よりも大きな電流が流れ続けることになる。この場合も、パワー半導体素子は、急激に温度上昇するので、急激な温度上昇により熱破壊されることなどの問題点がある。

【0006】

本発明はこのような点に鑑みてなされたものであり、負荷短絡が起きたとしても、パワー半導体素子が急激な温度上昇をすることのないようにした半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明では上記の課題を解決するために、パワー半導体素子を駆動する駆動回路を備えた半導体装置が提供される。この半導体装置は、前記駆動回路が前記パワー半導体素子のゲート電圧をクランプするゲートクランプ回路と、前記パワー半導体素子の通電時にカウントを開始するタイマ回路と、発振器および前記発振器の発振信号によるスイッチング動作によって昇圧した前記ゲート電圧を出力する多段昇圧部を有し、前記パワー半導体素子をオンするときの前記ゲート電圧を生成する昇圧回路と、を備え、前記ゲートクランプ回路は、前記タイマ回路からの信号に基づいて前記多段昇圧部の段数を低減して前記ゲート電圧を低減させる回路であり、前記タイマ回路は、カウント開始から一定時間後に前記ゲートクランプ回路を動作させて前記パワー半導体素子の通電能力を低減させるようにした。

【発明の効果】

【0008】

上記構成の半導体装置は、パワー半導体素子の通電開始から一定時間後にパワー半導体素子の通電能力を低減させているので、負荷短絡が発生したときの短絡電流を小さくできるという利点がある。このため、短絡電流によるパワー半導体素子の急激な温度上昇がないため、パワー半導体素子および基板配線の焼損を防止でき、また、電源電圧の変動による周辺デバイスの誤動作を防止できるので、高い信頼性を確保することができる。さらに、突入電流の通電時には、パワー半導体素子の通電能力を低減していないので、パワー半導体素子の無駄な発熱を防止することができる。

【図面の簡単な説明】

【0009】

【図1】第１の実施の形態に係る半導体装置を示す回路構成図である。

【図2】第１の実施の形態に係る半導体装置のチャージポンプ回路の構成例を示す回路図である。

【図3】第１の実施の形態に係る半導体装置のゲートクランプ回路の構成例を示す回路図である。

【図4】モータ動作時の動作波形を示す図である。

【図5】モータ動作時に負荷短絡となった場合の動作波形を示す図である。

【図6】パワーＭＯＳＦＥＴの静特性例を示す図である。

【図7】第２の実施の形態に係る半導体装置を示す回路構成図である。

【図8】第３の実施の形態に係る半導体装置を示す回路構成図である。

【図9】第３の実施の形態に係る半導体装置のチャージポンプ回路の構成例を示す回路図である。

【図10】第４の実施の形態に係る半導体装置のチャージポンプ回路を構成する発振回路の例を示す回路図である。

【発明を実施するための形態】

【0010】

以下、本発明の実施の形態について、車載モータ駆動用の半導体パワースイッチに適用した場合を例に図面を参照して詳細に説明する。なお、各実施の形態は、矛盾のない範囲で複数の実施の形態を組み合わせて実施することができる。また、以下の説明において、端子名とその端子における電圧、信号などは、同じ符号を用いることがある。

【0011】

図１は第１の実施の形態に係る半導体装置を示す回路構成図である。
第１の実施の形態に係る半導体装置１０は、モータ駆動用のパワー半導体素子１１と、このパワー半導体素子１１を駆動する駆動回路とを１チップ化、または、１パッケージ化したＩＰＳ（インテリジェントパワースイッチ）としている。この半導体装置１０は、電源１の正極端子とモータ２との間に配置されているので、ハイサイドＩＰＳと呼ばれている。

【0012】

この半導体装置１０では、パワー半導体素子１１にパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を用いているが、このパワーＭＯＳＦＥＴに限定されるものではない。たとえば、パワー半導体素子１１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のような他のパワーデバイスを用いることができる。

【0013】

パワー半導体素子１１のドレインは、車載バッテリとする電源１の正極端子が接続される端子ＶＣＣに接続され、ソースは、モータ２が接続される端子ＯＵＴに接続されている。パワー半導体素子１１のゲートは、ゲート電圧昇圧用のチャージポンプ回路１２の出力に接続され、端子ＧＮＤの電位を基準とするチャージポンプ回路１２の入力は、端子ＧＮＤの電位を基準とする制御回路１３の出力に接続され、制御回路１３の入力は、端子ＩＮに接続されている。制御回路１３は、また、端子ＧＮＤ（または、内部ＧＮＤの電位を基準とする保護回路１４に接続されている。この保護回路１４は、たとえば、パワー半導体素子１１が過熱状態にあるかどうかを検出したり、端子ＶＣＣの電源電圧が低下した状態にあるかどうかを検出したりして、そのような状態が検出されると、制御回路１３に通知する動作を行う。パワー半導体素子１１は、ゲートに端子ＯＵＴの電位に対して所定電圧（しきい値電圧）以上の電圧を印加することでオンすることができる。よって、チャージポンプ回路１２の出力電圧は、端子ＯＵＴの電位を考慮して設定される。また、前記した内部ＧＮＤは、電圧ＶＣＣの電源ラインから生成する（図示せず）。内部ＧＮＤの電位は、電源ＶＣＣ（たとえば１２Ｖ）より所定電圧（たとえば５Ｖ）低い。

【0014】

制御回路１３は、さらに、引抜ＭＯＳＦＥＴ１５のゲートとタイマ回路１６の入力とに接続されている。引抜ＭＯＳＦＥＴ１５は、そのドレインおよびソースがパワー半導体素子１１のゲートおよびソースにそれぞれ接続され、パワー半導体素子１１をオフするときにそのゲート容量に充電された電荷を引き抜いてスイッチング時間を短縮するためのものである。

【0015】

タイマ回路１６の出力は、ゲートクランプ回路１７の入力に接続され、ゲートクランプ回路１７の出力は、パワー半導体素子１１のゲートに接続されている。タイマ回路１６は、制御回路１３の入力となる端子ＩＮにパワー半導体素子１１をオンにする信号の入力があったときにカウントを開始し、一定時間（突入電流通電時間）の経過後にゲートクランプ回路１７を動作させる信号を出力する。ゲートクランプ回路１７は、タイマ回路１６からの信号を受けて、パワー半導体素子１１のゲート電圧をクランプしてパワー半導体素子１１の通電能力を低下させる。

【0016】

なお、タイマ回路１６は、端子ＧＮＤ（または、内部ＧＮＤ）の電位を基準に動作し、ゲートクランプ回路１７は、端子ＯＵＴの電位を基準に動作するため、タイマ回路１６からゲートクランプ回路１７への信号伝達は、レベルシフト回路を介して行われる。また、この半導体装置１０の端子ＧＮＤは、車両のボディに接続される。

【0017】

図２は第１の実施の形態に係る半導体装置のチャージポンプ回路の構成例を示す回路図である。
チャージポンプ回路１２は、制御回路１３から出力される信号に基づいて発振を行う発振回路（発振器）２１と、この発振回路２１が発振した信号を論理反転するインバータ２２と、たとえば３段で構成した昇圧回路（多段昇圧部）２３とを有している。

【0018】

発振回路２１は、制御回路１３からパワー半導体素子１１をオンまたはオフする論理信号を入力し、パワー半導体素子１１をオンする起動信号を入力したときだけ、発振動作を行い、発振信号を出力する。

【0019】

インバータ２２は、発振回路２１から出力された発振信号を反転して出力する。
昇圧回路２３では、１段目がインバータ２４と、コンデンサ２５と、２つのダイオード２６，２７とを有し、２段目がインバータ２８と、コンデンサ２９と、２つのダイオード３０，３１とを有し、３段目がインバータ３２と、コンデンサ３３と、２つのダイオード３４，３５とを有している。

【0020】

１段目のインバータ２４の入力は、インバータ２２の出力に接続され、インバータ２４の出力は、コンデンサ２５の一方の端子に接続され、コンデンサ２５の他方の端子は、ダイオード２６のカソードおよびダイオード２７のアノードに接続されている。ダイオード２６のアノードは、電圧ＶＣＣの電源ラインに接続されている。電圧ＶＣＣの電源ラインは、半導体装置１０の端子ＶＣＣに接続されている。

【0021】

２段目のインバータ２８の入力は、発振回路２１の出力に接続され、インバータ２８の出力は、コンデンサ２９の一方の端子に接続され、コンデンサ２９の他方の端子は、ダイオード３０のカソード、ダイオード３１のアノードおよび１段目のダイオード２７のカソードに接続されている。ダイオード３０のアノードは、電圧ＶＣＣの電源ラインに接続されている。

【0022】

３段目のインバータ３２の入力は、インバータ２２の出力に接続され、インバータ３２の出力は、コンデンサ３３の一方の端子に接続され、コンデンサ３３の他方の端子は、ダイオード３４のカソードおよびダイオード３５のアノードに接続されている。ダイオード３４のアノードは、電圧ＶＣＣの電源ラインに接続され、ダイオード３５のカソードは、このチャージポンプ回路１２の出力を構成している。

【0023】

以上の構成のチャージポンプ回路１２によれば、発振回路２１は、制御回路１３からパワー半導体素子１１の起動信号を入力することによって発振動作を開始する。発振回路２１から出力された信号が、たとえばＬ（ロー）レベルの場合、その信号は、インバータ２２により反転されてＨ（ハイ）レベルとなり、昇圧回路２３の１段目のインバータ２４に入力される。これにより、インバータ２４の出力がＬレベルになることによってコンデンサ２５の一方の端子がグランドＧＮＤに接続され、コンデンサ２５は、ダイオード２６を介して電源ラインの電圧ＶＣＣが充電される。この結果、コンデンサ２５の端子電圧は、ＶＣＣ−Ｖｆ（Ｖｆは、ダイオード２６の順方向電圧）となる。

【0024】

発振回路２１から出力された信号がＨレベルになると、その信号は、インバータ２２により反転されてＬレベルとなり、昇圧回路２３の１段目のインバータ２４に入力される。これにより、インバータ２４の出力がＨレベルになることによってコンデンサ２５の一方の端子には、電源ラインの電圧ＶＣＣが印加され、この結果、コンデンサ２５の他方の端子の電圧は、２ＶＣＣ−Ｖｆとなる。このとき、昇圧回路２３の２段目のインバータ２８には、Ｈレベルの信号が入力されているので、インバータ２８の出力は、Ｌレベルとなる。これにより、コンデンサ２９の一方の端子がグランドＧＮＤに接続され、コンデンサ２９の他方の端子には、１段目のダイオード２７を介して２ＶＣＣ−Ｖｆの電圧が印加される。この結果、コンデンサ２９の端子電圧は、２ＶＣＣ−２Ｖｆ（Ｖｆは、ダイオード２６，２７の順方向電圧で、同じ値を有しているとする）となる。

【0025】

次に、発振回路２１から出力された信号がＬレベルになると、その信号は、２段目のインバータ２８に入力されてインバータ２８の出力をＨレベル、すなわち、電源ラインの電圧ＶＣＣにする。この結果、コンデンサ２９の他方の端子の電圧は、２ＶＣＣ−２Ｖｆの電圧にＶＣＣが重畳されて３ＶＣＣ−２Ｖｆとなる。このとき、昇圧回路２３の３段目のインバータ３２には、Ｈレベルの信号が入力されているので、インバータ３２の出力は、Ｌレベルとなる。これにより、コンデンサ３３の一方の端子がグランドＧＮＤに接続され、コンデンサ３３の他方の端子には、２段目のダイオード３１を介して３ＶＣＣ−２Ｖｆの電圧が印加される。この結果、コンデンサ３３の端子電圧は、３ＶＣＣ−３Ｖｆ（Ｖｆは、ダイオード２６，２７，３１の順方向電圧で、同じ値を有しているとする）となる。このようにして昇圧された電圧は、ダイオード３５を介してチャージポンプ回路１２の出力に出力される。この出力信号は、発振回路２１から出力される信号のＬレベルおよびＨレベルが交互に繰り返されることにより継続して得られ、パワー半導体素子１１のゲート電圧となる。

【0026】

図３は第１の実施の形態に係る半導体装置のゲートクランプ回路の構成例を示す回路図である。
ゲートクランプ回路１７は、ダイオード群４１とＭＯＳＦＥＴ４２とを有している。ダイオード群４１は、複数のダイオードを直列に接続して構成され、ダイオード群４１のアノードは、パワー半導体素子１１のゲートに接続され、ダイオード群４１のカソードは、ＭＯＳＦＥＴ４２のドレインに接続されている。ＭＯＳＦＥＴ４２のゲートは、タイマ回路１６の出力に接続され、ＭＯＳＦＥＴ４２のソースは、半導体装置１０の端子ＯＵＴに接続されている。

【0027】

ゲートクランプ回路１７は、タイマ回路１６からタイムカウント中を表すＬレベルの信号が入力されると、ＭＯＳＦＥＴ４２がオフとなるため、パワー半導体素子１１のゲート電圧は、モータ２の突入電流以上の電流を流すことができる電圧値に維持されている。タイマ回路１６からタイムアップを表すＨレベルの信号が入力されると、ＭＯＳＦＥＴ４２がオンとなり、パワー半導体素子１１のゲート電圧は、ダイオード群４１を構成するダイオードのそれぞれの順方向電圧の和となる値に低減される。この電圧は、モータ２が起動後の動作に必要な電流を流すことができるゲート電圧であり、その値は、ダイオード群４１を構成するダイオードの数によって調整される。たとえば、モータ２の起動時にパワー半導体素子１１のゲートに印加される電圧が、端子ＯＵＴの電位を基準にして１０ボルト程度高い値に設定されているとする。また、モータ２が起動した後では、ゲートクランプ回路１７は、パワー半導体素子１１のゲートに印加される電圧を４ボルト程度にクランプするとする。この場合、ダイオード群４１を構成するダイオードのそれぞれの順方向電圧が０．７ボルト、ＭＯＳＦＥＴ４２のオン抵抗による電圧降下を０．５ボルトとすると、ダイオード群４１は、５個のダイオードによって構成されることになる。

【0028】

次に、図４ないし図６を参照しながら半導体装置１０の動作について説明する。
図４はモータ動作時の動作波形を示す図、図５はモータ動作時に負荷短絡となった場合の動作波形を示す図、図６はパワーＭＯＳＦＥＴの静特性例を示す図である。

【0029】

まず、正常動作時においては、図４に示したように、端子ＩＮにＨレベルの信号ＩＮが印加されると、制御回路１３およびチャージポンプ回路１２が動作してパワー半導体素子１１のゲート・ソース間電圧ＶＧＳが生成され、同時に、タイマ回路１６が起動する。このときのゲート・ソース間電圧ＶＧＳは、図６の例では、１０ボルトとしてある。

【0030】

パワー半導体素子１１のゲートにゲート・ソース間電圧ＶＧＳが印加されると、パワー半導体素子１１がオンし、モータ２が起動する。このとき、パワー半導体素子１１には、モータ２が起動するときの突入電流が流れ、その後、電流は、徐々に低下して安定した定格電流に整定していく。

【0031】

タイマ回路１６が起動してから一定時間（突入電流が終了するまでの時間）が経過すると、ゲートクランプ回路１７が動作し、パワー半導体素子１１のゲート・ソース間電圧ＶＧＳを低減させ、これ以降は、低減されたゲート・ソース間電圧ＶＧＳが維持される。このときのゲート・ソース間電圧ＶＧＳは、図６の例では、４ボルトとしてある。

【0032】

次に、モータ２が起動し、正常に動作しているときに負荷短絡が発生する場合について説明する。負荷短絡が発生した時点では、パワー半導体素子１１のゲート・ソース間電圧ＶＧＳは、既にゲートクランプ回路１７によって低減され、パワー半導体素子１１の通電能力が低減されているので、負荷短絡電流もその通電能力に応じた値に低減される。すなわち、図６に示したように、負荷短絡によりパワー半導体素子１１のドレイン・ソース間電圧ＶＤＳが電源１の電圧ＶＣＣになったときには、ドレイン電流（短絡電流）は、ゲート・ソース間電圧ＶＧＳが４ボルトのときの飽和電流までしか流れない。この電流は、ゲート・ソース間電圧ＶＧＳを低減していないときの飽和電流（図６の破線の丸印）に比べて大きく低減しているため、負荷短絡による短絡電流の急増が小さく、短絡電流によるパワー半導体素子１１の発熱も低減される。この様子は、電流の変化を示す図５においても見ることができ、破線で示した、ゲート電圧クランプなしの場合に比べて、負荷短絡時の電流が大きく低減している。

【0033】

このように、モータ２の突入電流が流れた後にパワー半導体素子１１のゲート電圧を絞っておくことで、たとえ、負荷短絡があったとしても、短絡電流は、絞られたゲート電圧によって規定された電流しか流れない。したがって、短絡電流による発熱が少なく、パワー半導体素子１１は、急激な温度上昇による熱破壊から保護される。

【0034】

なお、第１の実施の形態に係る半導体装置１０では、図４および図５に示したように、ゲート・ソース間電圧ＶＧＳの低減を連続的なものにしているが、段階的に低減させるようにしてもよい。

【0035】

図７は第２の実施の形態に係る半導体装置を示す回路構成図である。なお、この図７において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

【0036】

第２の実施の形態に係る半導体装置５０は、電流制限回路を備えたハイサイドＩＰＳに適用した場合を示している。すなわち、電流制限回路は、電流センス用のＭＯＳＦＥＴ５１と、抵抗５２と、ゲート電圧低減用のＭＯＳＦＥＴ５３とを有している。

【0037】

ＭＯＳＦＥＴ５１のドレインは、端子ＶＣＣに接続され、ＭＯＳＦＥＴ５１のソースは、抵抗５２の一方の端子に接続され、抵抗５２の他方の端子は、端子ＯＵＴに接続されている。ＭＯＳＦＥＴ５１のゲートは、チャージポンプ回路１２の出力に接続されている。ＭＯＳＦＥＴ５１のソースと抵抗５２との接続点は、ＭＯＳＦＥＴ５３のゲートに接続され、ＭＯＳＦＥＴ５３のドレインは、ＭＯＳＦＥＴ５１のゲートに接続され、ＭＯＳＦＥＴ５３のソースは、端子ＯＵＴに接続されている。

【0038】

この半導体装置５０によれば、パワー半導体素子１１がチャージポンプ回路１２の出力によってオンされているとき、ＭＯＳＦＥＴ５１もオンにされる。このとき、ＭＯＳＦＥＴ５１には、パワー半導体素子１１を流れる電流に応じた電流が流れ、その電流は、抵抗５２を流れることによって電圧に変換され、その電圧は、ＭＯＳＦＥＴ５３のゲートに印加される。

【0039】

ここで、パワー半導体素子１１に過電流が流れると、その過電流に比例した電流がＭＯＳＦＥＴ５１にも流れ、これにより生成された抵抗５２の端子電圧がＭＯＳＦＥＴ５３のゲートに印加され、ＭＯＳＦＥＴ５３をオンにする。ＭＯＳＦＥＴ５３がオンすると、パワー半導体素子１１のゲート・ソース間電圧ＶＧＳが低減され、パワー半導体素子１１のドレイン電流が低減される。なお、ＭＯＳＦＥＴ５３をオンにするときの過電流制限値は、抵抗５２の値によって設定され、たとえば、モータ２の突入電流のピーク値と負荷短絡時のドレイン電流値との間の値に設定される。

【0040】

この半導体装置５０においても、半導体装置１０と同様に、パワー半導体素子１１をオンするときに、タイマ回路１６が起動され、タイマ回路１６がタイムアップしたとき、ゲートクランプ回路１７を起動してパワー半導体素子１１のゲート電圧を低減する。これにより、半導体装置５０は、モータ２の起動特性を何ら損なうことなく、負荷短絡の発生時には、短絡電流を抑制でき、負荷短絡による発熱を抑えることができる。

【0041】

図８は第３の実施の形態に係る半導体装置を示す回路構成図、図９は第３の実施の形態に係る半導体装置のチャージポンプ回路の構成例を示す回路図である。なお、この図８および図９において、図１および図２に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

【0042】

この第３の実施の形態に係る半導体装置６０は、第１の実施の形態に係る半導体装置１０と比較して、半導体装置１０のゲートクランプ回路１７の機能をチャージポンプ回路１２ａに持たせるように変更している。すなわち、チャージポンプ回路１２ａは、ゲートクランプ部１７ａを備え、タイマ回路１６から信号を受けることによってチャージポンプの能力を低減し、パワー半導体素子１１の通電能力を低減するようにしている。

【0043】

この目的のため、チャージポンプ回路１２ａは、図９に示したように、ゲートクランプ部１７ａを備えている。このゲートクランプ部１７ａは、タイマ回路１６からの信号を受けて昇圧回路２３の３段目を無効にするスイッチとしての機能を有し、インバータ６１およびＭＯＳＦＥＴ６２を有している。

【0044】

インバータ６１の入力は、タイマ回路１６の出力に接続され、インバータ６１の出力は、ＭＯＳＦＥＴ６２のゲートに接続されている。ＭＯＳＦＥＴ６２のドレインは、インバータ２２の出力に接続され、ＭＯＳＦＥＴ６２のソースは、３段目のインバータ３２の入力に接続されている。

【0045】

これにより、タイマ回路１６が起動しているとき、インバータ６１には、Ｌレベルの信号が入力されているので、インバータ６１は、Ｈレベルの信号を出力し、ＭＯＳＦＥＴ６２をオンし、昇圧回路２３の３段目を有効にする。すると、パワー半導体素子１１のゲートには、３段の昇圧回路２３によって昇圧された信号が印加され、パワー半導体素子１１は、モータ２の突入電流を流すことができるようになる。

【0046】

次に、タイムアウトしたタイマ回路１６からＨレベルの信号がインバータ６１に入力されると、インバータ６１は、Ｌレベルの信号を出力し、ＭＯＳＦＥＴ６２をオフし、昇圧回路２３の３段目を無効にする。すると、パワー半導体素子１１のゲートには、２段の昇圧回路２３によって昇圧された信号が印加され、パワー半導体素子１１は、モータ２の動作を維持できるような電流を流すことができるようになる。

【0047】

これにより、チャージポンプ回路１２ａは、ゲートクランプ回路１７が行っていた機能と同様の機能を有し、モータ２の動作中に負荷短絡が起きても、パワー半導体素子１１に突入電流のピーク値を超えるような電流が流れることはない。なお、この第３の実施の形態に係る半導体装置６０では、モータ起動後のモータ動作において、ダイオード群４１およびＭＯＳＦＥＴ４２に常時電流が流れるゲートクランプ回路１７を使用していないため、半導体装置１０よりも消費電力を低く抑えることができる。

【0048】

図１０は第４の実施の形態に係る半導体装置のチャージポンプ回路を構成する発振回路の例を示す回路図である。
第４の実施の形態に係る半導体装置は、図８に示した半導体装置６０と同様の構成を有するが、ゲートクランプ部１７ａの実現方法を図９に示したものと相違している。すなわち、図８のチャージポンプ回路１２ａは、昇圧回路２３の段数を減らすことによってチャージポンプの能力を低減しているのに対し、第４の実施の形態に係る半導体装置では、発振回路２１の発振周波数を落とすことでチャージポンプの能力を低減している。したがって、図８に示した半導体装置６０において、チャージポンプ回路１２ａは、図２に示したチャージポンプ回路１２と同じ構成を有し、その発振回路２１を図１０に示す発振回路２１ａで構成している。

【0049】

発振回路２１ａは、ＮＡＮＤ回路７１と、コンデンサ７２，７４と、インバータ７３，７５と、ゲートクランプ部１７ｂとを有している。ゲートクランプ部１７ｂは、スイッチ７６と、コンデンサ７７とを有している。

【0050】

ゲートクランプ部１７ｂは、スイッチ７６とコンデンサ７７とを直列に接続して構成され、スイッチ７６は、タイマ回路１６からの信号によってスイッチングする素子であって、たとえば、ＭＯＳＦＥＴなどで構成される。スイッチ７６の一方の端子は、コンデンサ７４の一方の端子に接続され、スイッチ７６の他方の端子は、コンデンサ７７の一方の端子に接続され、コンデンサ７７の他方の端子は、コンデンサ７４の他方の端子に接続される。したがって、ゲートクランプ部１７ｂは、タイマ回路１６からの信号により、コンデンサ７４にコンデンサ７７を並列に接続可能にしてコンデンサ７４の容量を可変にすることができる。

【0051】

ＮＡＮＤ回路７１の出力は、コンデンサ７２の一方の端子とインバータ７３の入力とにそれぞれ接続され、コンデンサ７２の他方の端子は、半導体装置の端子ＧＮＤに接続されている。インバータ７３の出力は、ゲートクランプ部１７ｂのスイッチ７６の一方の端子と、コンデンサ７４の一方の端子と、インバータ７５の入力とにそれぞれ接続されている。ゲートクランプ部１７ｂのコンデンサ７７の他方の端子とコンデンサ７４の他方の端子とは、半導体装置の端子ＧＮＤに接続されている。インバータ７５の出力は、発振回路２１ａの出力を構成するとともに、ＮＡＮＤ回路７１の一方の端子に接続され、ＮＡＮＤ回路７１の他方の端子は、制御回路１３の出力に接続されている。

【0052】

ＮＡＮＤ回路７１は、他方の端子にＬレベルの信号が入力されたとき、Ｈレベルの信号を出力し、Ｈレベルの信号が入力されたときには、一方の端子に入力された信号の論理レベルを反転した信号を出力する。このため、この発振回路２１ａは、ＮＡＮＤ回路７１のインバータ機能と、インバータ７３，７５とを環状に接続してリングオシレータを構成している。発振回路２１ａの、発振周波数は、ＮＡＮＤ回路７１およびインバータ７３の出力にそれぞれ配置されたコンデンサ７２，７４の容量値によって決められ、モータ起動時は、コンデンサ７２，７４の容量値で決まる周波数で発振する。モータ起動後のモータ動作では、ゲートクランプ部１７ｂのコンデンサ７４の容量値だけコンデンサ７４の容量を増やすことで発振回路２１ａの発振周波数を低下させ、チャージポンプの汲み上げ回数を低減することで能力を低減している。

【0053】

以上の実施の形態では、ハイサイドＩＰＳに適用した場合について説明したが、チャージポンプを持たないローサイドＩＰＳにおいても、本発明を同じように適用することが可能である。また、半導体装置は、パワー半導体素子１１と、その周辺の駆動回路とを１チップ化、または、１パッケージ化したもので説明したが、パワー半導体素子１１を除いた駆動回路にも、同じように適用することができる。

【符号の説明】

【0054】

１ 電源
２ モータ
１０ 半導体装置
１１ パワー半導体素子
１２，１２ａ チャージポンプ回路
１３ 制御回路
１４ 保護回路
１５ 引抜ＭＯＳＦＥＴ
１６ タイマ回路
１７ ゲートクランプ回路
１７ａ，１７ｂ ゲートクランプ部
２１，２１ａ 発振回路（発振器）
２２ インバータ
２３ 昇圧回路（多段昇圧部）
２４ インバータ
２５ コンデンサ
２６，２７ ダイオード
２８ インバータ
２９ コンデンサ
３０，３１ ダイオード
３２ インバータ
３３ コンデンサ
３４，３５ ダイオード
４１ ダイオード群
４２ ＭＯＳＦＥＴ
５０ 半導体装置
５１ ＭＯＳＦＥＴ
５２ 抵抗
５３ ＭＯＳＦＥＴ
６０ 半導体装置
６１ インバータ
６２ ＭＯＳＦＥＴ
７１ ＮＡＮＤ回路
７２ コンデンサ
７３ インバータ
７４ コンデンサ
７５ インバータ
７６ スイッチ
７７ コンデンサ
ＧＮＤ 端子
ＩＮ 端子
ＯＵＴ 端子
ＶＣＣ 端子
ＶＤＳ ドレイン・ソース間電圧
ＶＧＳ ゲート・ソース間電圧

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】