特許 6597768 電気光学装置および電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6597768

(24)【登録日】2019年10月11日

(45)【発行日】2019年10月30日

(54)【発明の名称】電気光学装置および電子機器

(51)【国際特許分類】

   G02F 1/1368 20060101AFI20191021BHJP

【ＦＩ】

   G02F1/1368

【請求項の数】13

【全頁数】23

(21)【出願番号】特願2017-250706(P2017-250706)

(22)【出願日】2017年12月27日

(65)【公開番号】特開2019-117264(P2019-117264A)

(43)【公開日】2019年7月18日

【審査請求日】2018年12月5日

【早期審査対象出願】

(73)【特許権者】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】100116665

【弁理士】

【氏名又は名称】渡辺 和昭

(74)【代理人】

【識別番号】100194102

【弁理士】

【氏名又は名称】磯部 光宏

(74)【代理人】

【識別番号】100179475

【弁理士】

【氏名又は名称】仲井 智至

(74)【代理人】

【識別番号】100216253

【弁理士】

【氏名又は名称】松岡 宏紀

(72)【発明者】

【氏名】及川 広之

(72)【発明者】

【氏名】二村 徹

(72)【発明者】

【氏名】藤川 紳介

【審査官】 横井 亜矢子

(56)【参考文献】

【文献】 特開２００４−１７０６５６（ＪＰ，Ａ）

【文献】 特開２０１２−１０３３８５（ＪＰ，Ａ）

【文献】 特開２００２−１９６３６２（ＪＰ，Ａ）

【文献】 特開２００３−１３１２６１（ＪＰ，Ａ）

【文献】 特開２０１０−０７８８４０（ＪＰ，Ａ）

【文献】 特開２００５−０９１４９５（ＪＰ，Ａ）

【文献】 特開２００８−２４９９７５（ＪＰ，Ａ）

【文献】 特開２００９−１９９０２９（ＪＰ，Ａ）

【文献】 特開２００３−０８４６８７（ＪＰ，Ａ）

【文献】 特開２０１６−２１８３８２（ＪＰ，Ａ）

【文献】 特開２０１５−２０３７４３（ＪＰ，Ａ）

【文献】 特開２０１７−０９７０８６（ＪＰ，Ａ）

【文献】 国際公開第０１／０８１９９４（ＷＯ，Ａ１）

【文献】 特開２００３−１９７９１７（ＪＰ，Ａ）

【文献】 中国特許出願公開第１０５１４０２９４（ＣＮ，Ａ）

【文献】 米国特許第０４７５１１９６（ＵＳ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０２Ｆ １／１３６−１／１３６８

Ｊａｐｉｏ−ＧＰＧ／ＦＸ

(57)【特許請求の範囲】

【請求項1】

第１基板と、
前記第１基板の一方面側に設けられた画素電極と、
前記第１基板と前記画素電極との間の層に設けられ、第１方向に延在する走査線と、
前記第１基板と前記画素電極との間の層に設けられ、前記走査線に交差する第２方向に延在するデータ線と、
ゲート電極と、前記第１方向および前記第２方向の各々に沿って延在する半導体層とを備えたトランジスターと、
前記第１基板と前記トランジスターとの間の層に設けられ、前記半導体層に平面視で重なる第１遮光層と、
前記第１遮光層と前記半導体層との間の層で前記半導体層に平面視で重なる第２遮光層と、
前記トランジスターと前記画素電極との間の層に設けられ、定電位が供給された第１導電層と、
前記第１遮光層と前記第１導電層とを電気的に接続し、前記半導体層に沿う第１コンタクトホールおよび第２コンタクトホールが設けられた第１層間絶縁膜と、
前記走査線に対して平面視で重なる領域のうち、前記ゲート電極に対して前記半導体層のソース・ドレイン領域とは反対側で、前記第２遮光層と前記ゲート電極との間に第３コンタクトホールを有する第２層間絶縁膜と、
を有し、
前記第１コンタクトホールの内壁には、遮光性の導電材料によって構成された第１遮光壁が設けられ、
前記第２コンタクトホールの内壁には、遮光性の導電材料によって構成された第２遮光壁が設けられ、
前記第３コンタクトホールの内壁には、遮光性の導電材料によって構成された第３遮光壁が設けられ、
前記ゲート電極は、前記半導体層と重なる第１電極部と、前記走査線と平面視で重なり、前記第１電極部から前記ソース・ドレイン領域とは反対側に向けて突出した第２電極部とを備え、
平面視で前記第１遮光壁と前記第２遮光壁との間に、前記半導体層のうち、少なくとも前記ソース・ドレイン領域が延在しており、
前記第３遮光壁は、前記第２遮光層および前記第２電極部に平面視で重なる位置に設けられていることを特徴とする電気光学装置。

【請求項2】

請求項１に記載の電気光学装置において、
前記ソース・ドレイン領域は、前記画素電極に電気的に接続されていることを特徴とする電気光学装置。

【請求項3】

請求項１に記載の電気光学装置において、
前記半導体層のうち、少なくとも、前記トランジスターのゲート電極の前記ソース・ドレイン領域側の端部にゲート絶縁層を介して重なる半導体層部分が前記第１遮光壁と前記第２遮光壁との間に位置することを特徴とする電気光学装置。

【請求項4】

請求項３に記載の電気光学装置において、
前記ソース・ドレイン領域は、前記画素電極と電気的に接続される第１領域と、前記第１領域より不純物濃度が低く、チャネル領域と前記第１領域とに挟まれた第２領域と、を有し、
前記第２領域の全体が前記第１遮光壁と前記第２遮光壁との間に位置することを特徴とする電気光学装置。

【請求項5】

請求項３または４に記載の電気光学装置において、
前記第１遮光壁および前記第２遮光壁は、前記半導体層に沿って前記第１方向に延在していることを特徴とする電気光学装置。

【請求項6】

請求項３から５までの何れか一項に記載の電気光学装置において、
前記第１遮光壁は、前記第１コンタクトホールを埋める第１プラグであり、
前記第２遮光壁は、前記第２コンタクトホールを埋める第２プラグであることを特徴とする電気光学装置。

【請求項7】

請求項３から６までの何れか一項に記載の電気光学装置において、
前記第１導電層は、遮光性を有し、前記半導体層部分に平面視で重なっていることを特徴とする電気光学装置。

【請求項8】

請求項３から７までの何れか一項に記載の電気光学装置において、
前記第１遮光層は、前記走査線と平面視で重なるように前記第１方向に延在していることを特徴とする電気光学装置。

【請求項9】

第１基板と、
前記第１基板の一方面側に設けられた画素電極と、
前記第１基板と前記画素電極との間の層に設けられ、第１方向に延在する走査線と、
前記第１基板と前記画素電極との間の層に設けられ、前記走査線に交差する第２方向に延在するデータ線と、
ゲート電極と、前記第１方向および前記第２方向の各々に沿って延在する半導体層とを備えたトランジスターと、
前記第１基板と前記トランジスターとの間の層に設けられ、前記半導体層に平面視で重なる第１遮光層と、
前記第１遮光層と前記半導体層との間の層で前記半導体層に平面視で重なる第２遮光層と、
前記トランジスターと前記画素電極との間の層に設けられ、定電位が供給された第１導電層と、
前記第１遮光層と前記第１導電層とを電気的に接続し、前記半導体層に沿う第１コンタクトホールおよび第２コンタクトホールが設けられた第１層間絶縁膜と、
前記走査線に対して平面視で重なる領域のうち、前記ゲート電極に対して前記半導体層のソース・ドレイン領域とは反対側で、前記第２遮光層と前記ゲート電極との間に第３コンタクトホールを有する第２層間絶縁膜と、
を有し、
前記第１コンタクトホールの内壁には、遮光性の導電材料によって構成された第１遮光壁が設けられ、
前記第２コンタクトホールの内壁には、遮光性の導電材料によって構成された第２遮光壁が設けられ、
前記第３コンタクトホールの内壁には、遮光性の導電材料によって構成された第３遮光壁が設けられ、
平面視で前記第１遮光壁と前記第２遮光壁との間に、前記半導体層のうち、少なくとも前記ソース・ドレイン領域が延在しており、
前記走査線は、前記ゲート電極と前記画素電極との間の層に設けられ、
前記ゲート電極と前記走査線とは、平面視で前記ゲート電極に対して前記ソース・ドレイン領域とは反対側で、前記ゲート電極と前記走査線との間に介在する第３層間絶縁膜に設けられた第４コンタクトホールを介して電気的に接続されていることを特徴とする電気光学装置。

【請求項10】

第１基板と、
前記第１基板の一方面側に設けられた画素電極と、
前記第１基板と前記画素電極との間の層に設けられ、第１方向に延在する走査線と、
前記第１基板と前記画素電極との間の層に設けられ、前記走査線に交差する第２方向に延在するデータ線と、
ゲート電極と、前記第１方向および前記第２方向の各々に沿って延在する半導体層とを備えたトランジスターと、
前記第１基板と前記トランジスターとの間の層に設けられ、前記半導体層に平面視で重なる第１遮光層と、
前記トランジスターと前記画素電極との間の層に設けられ、定電位が供給された第１導電層と、
前記第１導電層と前記画素電極との間の層に設けられた第２導電層と、
前記第１遮光層と前記第１導電層とを電気的に接続し、前記半導体層に沿う第１コンタクトホールおよび第２コンタクトホールが設けられた第１層間絶縁膜と、
前記第１導電層と前記第２導電層との間に、一部が前記第１コンタクトホールに連通する第５コンタクトホールと、一部が前記第２コンタクトホールに連通する第６コンタクトホールとが設けられた第４層間絶縁膜と、
を有し、
前記第５コンタクトホールから前記第１コンタクトホールまでの内壁には、遮光性の導電材料によって構成された第１遮光壁が設けられ、
前記第６コンタクトホールから前記第２コンタクトホールまでの内壁には、遮光性の導電材料によって構成された第２遮光壁が設けられ、
平面視で前記第１遮光壁と前記第２遮光壁との間に、前記半導体層のうち、少なくとも前記ソース・ドレイン領域が延在していることを特徴とする電気光学装置。

【請求項11】

請求項１０に記載の電気光学装置において、
前記第２導電層は第１容量電極であり、
前記第１導電層と前記画素電極との間には、前記第１容量電極に対して誘電体層を介して平面視で重なる第２容量電極が設けられ、
前記第２容量電極は、前記画素電極に電気的に接続されていることを特徴とする電気光学装置。

【請求項12】

請求項１から１１までの何れか一項に記載の電気光学装置において、
前記第１基板に対向する第２基板と、
前記第２基板の前記第１基板側の面に形成された共通電極と、
前記第１基板と前記第２基板との間に設けられた電気光学層と、
を有し、
前記定電位は、前記共通電極に印加される共通電位であることを特徴とする電気光学装置。

【請求項13】

請求項１から１２までのいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、画素スイッチング用のトランジスターの半導体層がＬ字形状に屈曲した電気光学装置、および電子機器に関するものである。

【背景技術】

【0002】

液晶装置等の電気光学装置では、画素電極および画素スイッチング用のトランジスター電極が形成された素子基板と、対向基板に形成された対向基板との間に電気光学層が設けられており、例えば、対向基板から入射した光源光が素子基板から出射される際に光源光を画素毎に変調する。かかる電気光学装置に関し、画素の配置ピッチの縮小に対応する目的で、トランジスターの半導体層をＬ字形状に屈曲させた態様が提案されている（特許文献１参照）。また、特許文献１には、半導体層のチャネル領域と、画素電極が電気的に接続されたソース・ドレイン領域との半導体層部分の両側に、ゲート電極に電気的に接続された遮光壁を設けて、光源光が半導体層部分に入射することに起因する光リーク電流の発生を抑制することが提案されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１２−１０３３８５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１に記載の構成のように、半導体層のチャネル領域と、画素電極が電気的に接続されたソース・ドレイン領域との半導体層部分の両側にゲート電極に電気的に接続された遮光壁を設けた場合、ゲート電極に供給される走査信号の電気的な影響が半導体層部分に及ぶおそれがあることから、半導体層部分と遮光壁とを十分に離間させる必要がある。その結果、遮光壁によって、画素の開口領域（光が透過可能な領域）が狭くなって、光の利用効率が低下するという問題点がある。

【0005】

以上の問題点に鑑みて、本発明の課題は、Ｌ字形状に屈曲した半導体層に遮光壁を設けた場合でも、画素の開口領域が狭くなることを抑制することができる電気光学装置、および電子機器を提供することにある。

【課題を解決するための手段】

【0006】

上記課題を解決するため、本発明の電気光学装置の一態様は、第１基板と、前記第１基板の一方面側に設けられた画素電極と、前記第１基板と前記画素電極との間の層に設けられ、第１方向に延在する走査線と、前記第１基板と前記画素電極との間の層に設けられ、前記走査線に交差する第２方向に延在するデータ線と、ゲート電極と、前記第１方向および前記第２方向の各々に沿って延在する半導体層とを備えたトランジスターと、前記第１基板と前記トランジスターとの間の層に設けられ、前記半導体層に平面視で重なる第１遮光層と、前記第１遮光層と前記半導体層との間の層で前記半導体層に平面視で重なる第２遮光層と、前記トランジスターと前記画素電極との間の層に設けられ、定電位が供給された第１導電層と、前記第１遮光層と前記第１導電層とを電気的に接続し、前記半導体層に沿う第１コンタクトホールおよび第２コンタクトホールが設けられた第１層間絶縁膜と、前記走査線に対して平面視で重なる領域のうち、前記ゲート電極に対して前記半導体層のソース・ドレイン領域とは反対側で、前記第２遮光層と前記ゲート電極との間に第３コンタクトホールを有する第２層間絶縁膜と、を有し、前記第１コンタクトホールの内壁には、遮光性の導電材料によって構成された第１遮光壁が設けられ、前記第２コンタクトホールの内壁には、遮光性の導電材料によって構成された第２遮光壁が設けられ、前記第３コンタクトホールの内壁には、遮光性の導電材料によって構成された第３遮光壁が設けられ、前記ゲート電極は、前記半導体層と重なる第１電極部と、前記走査線と平面視で重なり、前記第１電極部から前記ソース・ドレイン領域とは反対側に向けて突出した第２電極部とを備え、平面視で前記第１遮光壁と前記第２遮光壁との間に、前記半導体層のうち、少なくとも前記ソース・ドレイン領域が延在しており、前記第３遮光壁は、前記第２遮光層および前記第２電極部に平面視で重なる位置に設けられていることを特徴とする。

【0007】

本発明では、半導体層がＬ字形状になっているため、半導体層の第１方向および第２方向のサイズを短くした場合でも、適正なチャネル長を確保することができる。従って、画素の配置ピッチの縮小等に対応することができる。また、半導体層に第１基板側には第１遮光層が重なっているため、第１基板側から入射した光が半導体層に入射することを抑制することができる。また、ソース・ドレイン領域が第１コンタクトホールと第２コンタクトホールとの間で延在しているため、ソース・ドレイン領域に斜め光や回折光などの光が入射することを第１コンタクトホールおよび第２コンタクトホールの内部に形成された導電材料によって抑制することができる。従って、光リーク電流の発生を抑制することができる。ここで、第１コンタクトホールおよび第２コンタクトホールの内部の導電材料は、定電位が印加されため、第１コンタクトホールおよび第２コンタクトホールをソース・ドレイン領域に接近させても、ソース・ドレイン領域に電気的な影響が及びにくい。従って、第１コンタクトホールおよび第２コンタクトホールをソース・ドレイン領域に接近させることができるので、画素の開口領域が狭くなることを抑制することができる。

【0008】

本発明において、前記ソース・ドレイン領域は、前記画素電極に電気的に接続されている態様を採用することができる。

【0009】

本発明において、前記第１コンタクトホールの内壁には、遮光性の導電材料によって構成された第１遮光壁が設けられ、前記第２コンタクトホールの内壁には、遮光性の導電材料によって構成された第２遮光壁が設けられている態様を採用することができる。かかる態様によれば、ソース・ドレイン領域に斜め光や回折光などの光が入射することを第１遮光壁および第２遮光膜によって効果的に抑制することができる。従って、光リーク電流の発生を効果的に抑制することができる。

【0010】

本発明において、前記半導体層のうち、少なくとも、前記トランジスターのゲート電極の前記ソース・ドレイン領域側の端部にゲート絶縁層を介して重なる半導体層部分が前記第１遮光壁と前記第２遮光壁との間に位置する態様を採用することができる。かかる態様によれば、第１基板側から入射した光が、ゲート電極の端部にゲート絶縁層を介して重なる半導体層部分に入射することを効果的に抑制することができる。従って、光リーク電流の発生を効果的に抑制することができる。

【0011】

本発明において、前記ソース・ドレイン領域は、前記画素電極と電気的に接続される第１領域と、前記第１領域より不純物濃度が低く、チャネル領域と前記第１領域とに挟まれた第２領域と、を有し、前記第２領域の全体が前記第１遮光壁と前記第２遮光壁との間に位置する態様を採用することができる。かかる態様によれば、第２領域（ＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ Ｄｒａｉｎ）領域）への光の入射を効果的に抑制することができるので、光リーク電流の発生を効果的に抑制することができる。

【0012】

本発明において、前記第１遮光壁および前記第２遮光壁は、前記半導体層に沿って前記第１方向に延在している態様を採用することができる。かかる態様によれば、ソース・ドレイン領域への光の入射を効果的に抑制することができるので、光リーク電流の発生を効果的に抑制することができる。

【0013】

本発明において、前記第１遮光壁は、前記第１コンタクトホールを埋める第１プラグであり、前記第２遮光壁は、前記第２コンタクトホールを埋める第２プラグである態様を採用することができる。かかる態様によれば、第１導電層を構成する材料等にかかわらず、遮光性の高い材料によって第１遮光壁および第２遮光壁を構成することができるので、第１遮光壁および第２遮光壁の遮光性を高めることができる。

【0014】

本発明において、前記第１導電層は、遮光性を有し、前記半導体層部分に平面視で重なっている態様を採用することができる。かかる態様によれば、画素電極側から半導体層部分への光の入射を第１導電層によって抑制することができるので、光リーク電流の発生を抑制することができる。

【0015】

本発明において、前記第１遮光層は、前記走査線と平面視で重なるように前記第１方向に延在している態様を採用することができる。かかる態様によれば、第１基板側から入射した光が半導体層に入射することをより抑制することができるので、光リーク電流の発生をより抑制することができる。

【0016】

本発明において、前記第１遮光層と前記半導体層との間の層で前記半導体層に平面視で重なる第２遮光層と、前記走査線に対して平面視で重なる領域のうち、前記半導体層部分に対して前記ソース・ドレイン領域とは反対側で、前記第２遮光層と前記ゲート電極との間に介在する第２層間絶縁膜を貫通する第３コンタクトホールと、前記第３コンタクトホールの内壁を覆う導電材料によって構成された第３遮光壁と、を有する態様を採用することができる。かかる態様によれば、第１遮光壁および第２遮光壁が形成されていない側から半導体層部分等に光が入射することを第３遮光壁によって抑制することができる。従って、光リーク電流の発生をより抑制することができる。

【0017】

本発明において、前記ゲート電極は、前記半導体層と重なる第１電極部と、前記走査線と平面視で重なり、前記第１電極部から前記ソース・ドレイン領域とは反対側に向けて突出した第２電極部と、を備え、前記第３コンタクトホールは、前記第２遮光層および前記第２電極部に平面視で重なる位置に設けられている態様を採用することができる。かかる態様によれば、第３コンタクトホールが走査線に平面視で重なっているため、第３遮光壁を設けても、画素の開口領域が狭くなることを抑制することができる。

【0018】

本発明において、前記走査線は、前記ゲート電極と前記画素電極との間の層に設けられ、前記ゲート電極と前記走査線とは、前記半導体層部分に対して前記ソース・ドレイン領域とは反対側で、前記ゲート電極と前記走査線との間に介在する第３層間絶縁膜を貫通する第４コンタクトホールを介して電気的に接続されている態様を採用することができる。かかる態様によれば、第１遮光層と半導体層との間に走査線を設けた場合と違って、走査線が、第１遮光壁および第２遮光壁の形成を妨げない。

【0019】

本発明において、前記第１導電層と前記画素電極との間の層に設けられた第２導電層を有し、前記第２層間絶縁膜には、前記第２層間絶縁膜のうち、前記第１導電層と前記第２導電層との間に介在する第４層間絶縁膜を貫通して一部が前記第１コンタクトホールに連通する第５コンタクトホールと、前記第４層間絶縁膜を貫通して一部が前記第２コンタクトホールに連通する第６コンタクトホールと、が設けられ、前記第１遮光壁は、前記第５コンタクトホールから前記第１コンタクトホールまで一体に設けられ、前記第２遮光壁は、前記第６コンタクトホールから前記第２コンタクトホールまで一体に設けられている態様を採用することができる。かかる態様によれば、第２導電層を介して第１導電層に共通電位を供給することができる。また、第１遮光壁および第２遮光壁を利用して第１導電層と第２導電層との電気的な接続を行うことができる。

【0020】

本発明において、前記第２導電層は第１容量電極であり、前記第１導電層と前記画素電極との間には、前記第１容量電極に対して誘電体層を介して平面視で重なる第２容量電極が設けられ、前記第２容量電極は、前記画素電極に電気的に接続されている態様を採用することができる。かかる態様によれば、第１導電層に対する中継電極として用いた第２導電層を利用して保持容量を形成することができる。

【0021】

本発明において、前記第１基板に対向する第２基板と、前記第２基板の前記第１基板側の面に形成された共通電極と、前記第１基板と前記第２基板との間に設けられた電気光学層と、を有し、定電位は、前記共通電極に印加される共通電位である態様を採用することができる。かかる態様によれば特に、第１遮光壁および第２遮光壁を半導体層部分に接近させても、電気的な影響が半導体層部分に及びにくい。従って、第１遮光壁および第２遮光壁を半導体層部分に接近させることができるので、画素の開口領域が狭くなることを抑制することができる。

【0022】

本発明に係る電気光学装置は、各種電子機器に用いられる。本発明では、電子機器のうち、投射型表示装置に電気光学装置を用いる場合、投射型表示装置には、電気光学装置に供給される光を出射する光源部と、電気光学装置によって変調された光を投射する投射光学系と、が設けられる。

【図面の簡単な説明】

【0023】

【図1】本発明を適用した電気光学装置の平面図。

【図2】図１に示す電気光学装置の断面図。

【図3】図１に示す電気光学装置の電気的構成を示すブロック図。

【図4】図１に示す電気光学装置において隣り合う複数の画素の平面図。

【図5】図４に示す画素の１つを拡大して示す平面図。

【図6】図４および図５に示す画素のＡ−Ａ′断面図。

【図7】図４および図５に示す画素のＢ−Ｂ′断面図。

【図8】図４および図５に示す画素のＣ−Ｃ′断面図。

【図9】図５に示す第１遮光層、第１導電層、および第２導電層等の平面図。

【図10】図５に示す第２遮光層、ゲート電極、および走査線等の平面図。

【図11】図５に示す保持容量等の平面図。

【図12】図５に示すデータ線等の平面図。

【図13】図５に示す容量線等の平面図。

【図14】本発明を適用した電気光学装置を用いた投射型表示装置（電子機器）の概略構成図。

【発明を実施するための形態】

【0024】

図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明において、素子基板に形成される層を説明する際、上層側あるいは表面側とは基板が位置する側とは反対側（対向基板が位置する側）を意味し、下層側とは基板が位置する側を意味する。以下の説明では、トランジスター３０のソース・ドレインのうち、データ線６ａに電気的に接続されている側をソースとし、画素電極９ａに電気的に接続されている側をドレインとして説明する。

【0025】

（電気光学装置の構成）
図１は、本発明を適用した電気光学装置１００の平面図である。図２は、図１に示す電気光学装置１００の断面図である。図１および図２に示すように、電気光学装置１００では、素子基板１０と対向基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、素子基板１０と対向基板２０とが対向している。シール材１０７は対向基板２０の外縁に沿うように枠状に設けられており、素子基板１０と対向基板２０との間でシール材１０７によって囲まれた領域に液晶層等の電気光学層８０が配置されている。従って、電気光学装置１００は液晶装置として構成されている。シール材１０７は、光硬化性を備えた接着剤、あるいは光硬化性および熱硬化性を備えた接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。素子基板１０および対向基板２０はいずれも四角形であり、電気光学装置１００の略中央には、表示領域１０ａが四角形の領域として設けられている。かかる形状に対応して、シール材１０７も略四角形に設けられ、シール材１０７の内周縁と表示領域１０ａの外周縁との間には、矩形枠状の周辺領域１０ｂが設けられている。

【0026】

素子基板１０は、基板本体として、石英基板やガラス基板等の透光性の第１基板１９を有している。第１基板１９の対向基板２０側の一方面１９ｓ側において、表示領域１０ａの外側には、素子基板１０の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が形成され、この一辺に隣接する他の辺に沿って走査線駆動回路１０４が形成されている。端子１０２には、フレキシブル配線基板（図示せず）が接続されており、素子基板１０には、フレキシブル配線基板を介して各種電位や各種信号が入力される。

【0027】

第１基板１９の一方面１９ｓにおいて、表示領域１０ａには、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等からなる透光性の複数の画素電極９ａ、および複数の画素電極９ａの各々に電気的に接続する画素スイッチング用のトランジスター（図２には図示せず）がマトリクス状に形成されている。画素電極９ａに対して対向基板２０側には第１配向膜１８が形成されており、画素電極９ａは、第１配向膜１８によって覆われている。

【0028】

対向基板２０は、基板本体として、石英基板やガラス基板等の透光性の第２基板２９を有している。第２基板２９において素子基板１０と対向する一方面２９ｓ側には、ＩＴＯ膜等からなる透光性の共通電極２１が形成されており、共通電極２１に対して素子基板１０側には第２配向膜２８が形成されている。共通電極２１は、第２基板２９の略全面に形成されており、第２配向膜２８によって覆われている。第２基板２９の一方面２９ｓ側には、共通電極２１に対して素子基板１０とは反対側に、樹脂、金属または金属化合物からなる遮光性の遮光層２７が形成され、遮光層２７と共通電極２１との間に透光性の保護層２６が形成されている。遮光層２７は、例えば、表示領域１０ａの外周縁に沿って延在する額縁状の見切り２７ａとして形成されている。遮光層２７は、隣り合う画素電極９ａにより挟まれた領域と平面視で重なる領域に遮光層２７ｂ（ブラックマトリクス）として形成される場合もある。素子基板１０の周辺領域１０ｂのうち、見切り２７ａと平面視で重なるダミー画素領域１０ｃには、画素電極９ａと同時形成されたダミー画素電極９ｂが形成されている。

【0029】

第１配向膜１８および第２配向膜２８は、ＳｉＯ_ｘ（ｘ＜２）、ＳｉＯ_２、ＴｉＯ_２、ＭｇＯ、Ａｌ_２Ｏ_３等の斜方蒸着膜からなる無機配向膜（垂直配向膜）であり、電気光学層８０に用いた負の誘電率異方性を備えた液晶分子を傾斜配向させている。このため、液晶分子は、素子基板１０および対向基板２０に対して所定の角度を成している。このようにして、電気光学装置１００は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードの液晶装置として構成されている。

【0030】

素子基板１０には、シール材１０７より外側において対向基板２０の角部分と重なる領域に、素子基板１０と対向基板２０との間で電気的導通をとるための基板間導通用電極１０９が形成されている。基板間導通用電極１０９には、導電粒子を含んだ基板間導通材１０９ａが配置されており、対向基板２０の共通電極２１は、基板間導通材１０９ａおよび基板間導通用電極１０９を介して、素子基板１０側に電気的に接続されている。このため、共通電極２１は、素子基板１０の側から共通電位が印加されている。

【0031】

本形態の電気光学装置１００において、画素電極９ａおよび共通電極２１がＩＴＯ膜（透光性導電膜）により形成されており、電気光学装置１００は、透過型液晶装置として構成されている。かかる電気光学装置１００では、素子基板１０および対向基板２０のうち、一方側の基板から電気光学層８０に入射した光が他方側の基板を透過して出射される間に変調されて画像を表示する。本形態では、矢印Ｌで示すように、対向基板２０から入射した光が素子基板１０を透過して出射される間に電気光学層８０によって画素毎に変調され、画像を表示する。

【0032】

（電気光学装置１００の電気的構成）
図３は、図１に示す電気光学装置１００の電気的構成を示すブロック図である。図３において、電気光学装置１００は、ＶＡモードの液晶パネル１００ｐを備えており、液晶パネル１００ｐは、その中央領域に複数の画素１００ａがマトリクス状に配列された表示領域１０ａを備えている。液晶パネル１００ｐにおいて、図１および図２等を参照して説明した素子基板１０では、表示領域１０ａの内側に、第１方向Ｘに延在する複数の走査線３ａと、第２方向Ｙに延在する複数のデータ線６ａとが形成されており、複数の走査線３ａと複数のデータ線６ａとの各交差に対応して複数の画素１００ａが構成されている。複数の走査線３ａは、走査線駆動回路１０４に電気的に接続され、複数のデータ線６ａは、データ線駆動回路１０１に接続されている。また、複数のデータ線６ａには、第２方向Ｙにおいてデータ線駆動回路１０１とは反対側で検査回路１０５が電気的に接続している。

【0033】

複数の画素１００ａの各々には、電界効果型トランジスター等からなる画素スイッチング用のトランジスター３０、およびトランジスター３０に電気的に接続された画素電極９ａが形成されている。トランジスター３０のソースにはデータ線６ａが電気的に接続され、トランジスター３０のゲートには走査線３ａが電気的に接続され、トランジスター３０のドレインには、画素電極９ａが電気的に接続されている。データ線６ａには画像信号が供給され、走査線３ａには走査信号が供給される。本形態では、走査線駆動回路１０４は、表示領域１０ａに対してＸ方向の一方側Ｘ１および他方側Ｘ２に走査線駆動回路１０４ｓ、１０４ｔとして構成されており、Ｘ方向の一方側Ｘ１の走査線駆動回路１０４ｓは、奇数番目の走査線３ａを駆動し、Ｘ方向の他方側Ｘ２の走査線駆動回路１０４ｔは、偶数番目の走査線３ａを駆動する。

【0034】

各画素１００ａにおいて、画素電極９ａは、図１および図２を参照して説明した第２基板２９の共通電極２１と電気光学層８０を介して対向し、液晶容量５０ａを構成している。各画素１００ａには、液晶容量５０ａで保持される画像信号の変動を防ぐために、液晶容量５０ａと並列に保持容量５５が付加されている。本実施形態では、保持容量５５を構成するために、第１基板１９には、複数の画素１００ａに跨って延在する容量線５ａが形成されており、容量線５ａには共通電位が供給されている。図３では、１本の容量線５ａが第１方向Ｘに延在するように示されているが、容量線５ａは、第２方向Ｙに延在する構成が採用される他、第１方向Ｘおよび第２方向Ｙの双方に延在する構成が採用される場合もある。

【0035】

（画素１００ａの概略構成）
図４は、図１に示す電気光学装置１００において隣り合う複数の画素１００ａの平面図である。図５は、図４に示す画素１００ａの１つを拡大して示す平面図である。図６は、図４および図５に示す画素１００ａのＡ−Ａ′断面図であり、半導体層３１ａに沿って切断したときの様子を模式的に示す断面図である。図７は、図４および図５に示す画素１００ａのＢ−Ｂ′断面図であり、第１遮光壁４３１および第２遮光壁４３２を通る位置に沿って切断したときの様子を模式的に示す断面図である。図８は、図４および図５に示す画素１００ａのＣ−Ｃ′断面図であり、走査線３ａに沿って切断したときの様子を模式的に示す断面図である。なお、図４〜図１３では、各層を認識しやすいように、配線等の幅や厚さの縮尺を異ならしめてある。また、図４、図５および後述する図９〜図１３では、各層を以下の線で表してある。また、図４、図５および後述する図９〜図１３では、互いの端部が平面視で重なり合う層については、層の形状等が分かりやすいように、端部の位置をずらしてある。
第１遮光層１ａ＝太い一点鎖線
第２遮光層２ａ＝細くて長い破線
半導体層３１ａ＝細くて短い破線
ゲート電極３３ａ＝細い二点鎖線
第１導電層４ａ＝太くて短い破線
走査線３ａおよび中継電極３ｂ、３ｃ＝太い実線
第２導電層７ａ（第１容量電極）および中継電極７ｂ、７ｃ＝細い実線
第２容量電極８ａおよび中継電極８ｂ、８ｄ＝細い一点鎖線
データ線６ａおよび中継電極６ｃ、６ｄ＝太くて長い破線
容量線５ａおよび中継電極５ｃ＝太い二点鎖線
画素電極９ａ＝極太の実線

【0036】

図４および図５に示すように、素子基板１０において対向基板２０と対向する面には、複数の画素１００ａの各々に画素電極９ａが形成されており、隣り合う画素電極９ａにより挟まれた画素間領域に沿って第１遮光層１ａ、走査線３ａ、データ線６ａ、および容量線５ａが延在している。第１遮光層１ａおよび走査線３ａは、画素間領域において第１方向Ｘに延在し、データ線６ａおよび容量線５ａは、画素間領域において第２方向Ｙに延在している。データ線６ａと走査線３ａとの交差に対応してトランジスター３０が形成されている。ここで、第１遮光層１ａ、走査線３ａ、データ線６ａ、および容量線５ａは、遮光性を有している。従って、第１遮光層１ａ、走査線３ａ、データ線６ａ、容量線５ａ、およびこれらの配線と同層に形成された領域は、光が通過しない遮光領域１１であり、遮光領域１１で囲まれた領域は、光が透過する開口領域１２である。

【0037】

図６および図７に示すように、素子基板１０において、第１基板１９の一方面１９ｓ側には、層間絶縁膜４１〜４９が順に形成されており、第１基板１９と層間絶縁膜４１との間に第１遮光層１ａが形成され、層間絶縁膜４１の層間に第２遮光層２ａ、半導体層３１ａ、ゲート電極３３ａ、第１導電層４ａ、走査線３ａ、第２導電層７ａ、第２容量電極８ａ、データ線６ａ、および容量線５ａが形成されている。層間絶縁膜４９の第１基板１９とは反対側の面に画素電極９ａおよび第１配向膜１８が順に形成されている。従って、走査線３ａは、第１基板１９と画素電極９ａとの間で第１方向Ｘに延在し、データ線６ａは、走査線３ａと画素電極９ａとの間で走査線３ａに交差する第２方向Ｙに延在し、第１基板１９とデータ線６ａとの間で走査線３ａとデータ線６ａとの交差に対応してトランジスター３０が設けられている。

【0038】

（各層の詳細説明）
図６、図７および図８を参照するとともに、以下の図９〜図１３を適宜、参照して、素子基板１０の詳細構成を説明する。図９は、図５に示す第１遮光層１ａ、第１導電層４ａ、および第２導電層７ａ等の平面図である。図１０は、図５に示す第２遮光層２ａ、ゲート電極３３ａ、および走査線３ａ等の平面図である。図１１は、図５に示す保持容量５５等の平面図である。図１２は、図５に示すデータ線６ａ等の平面図である。図１３は、図５に示す容量線５ａ等の平面図である。なお、図９〜図１３には、それらの図に示す電極等の電気的な接続に関連するコンタクトホールを示すとともに、基準となる位置を示すために半導体層３１ａを示してある。

【0039】

まず、図５および図９に示すように、素子基板１０において、第１基板１９と層間絶縁膜４１との間（第１基板１９と半導体層３１ａとの間）には、走査線３ａと平面視で重なるように、第１方向Ｘに直線的に延在する第１遮光層１ａが形成されている。第１遮光層１ａは、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、第１遮光層１ａは、タングステンシリサイド（ＷＳｉ）、タングステン、窒化チタン等の遮光膜からなる。

【0040】

図５および図１０に示すように、層間絶縁膜４１と層間絶縁膜４２との間には、第２遮光層２ａが形成されている。第２遮光層２ａは、走査線３ａと平面視で重なるように第１方向Ｘに延在する第１部分２ａ１と、第１部分２ａ１の延在方向の途中部分からデータ線６ａと重なるように第２方向Ｙの一方側に突出する第２部分２ａ２とを備えている。

【0041】

層間絶縁膜４２と層間絶縁膜４３との間には、画素スイッチング用のトランジスター３０が構成されている。本形態において、トランジスター３０は、層間絶縁膜４２の第１基板１９とは反対側の面に形成された半導体層３１ａと、半導体層３１ａの画素電極９ａ側に積層されたゲート絶縁層３２と、ゲート絶縁層３２の画素電極９ａ側で半導体層３１ａａに平面視で重なるゲート電極３３ａとを備えている。

【0042】

半導体層３１ａａは、走査線３ａおよびデータ線６ａの双方に重なるように屈曲して、第１方向Ｘおよび第２方向Ｙに延在するＬ字形状を有しており、ゲート電極３３ａと平面視で重なる屈曲部分がチャネル領域３１ｇになっている。ゲート電極３３ａは、半導体層３１ａと平面視で重なるように第２方向Ｙに延在する第１電極部３３ａ１を備えており、第１電極部３３ａ１が半導体層３１ａと平面視で重なっている。従って、半導体層３１ａは、データ線６ａに平面視で重なるように第２方向Ｙに延在してデータ線６ａに電気的に接続された第１ソース・ドレイン領域３１ｂと、走査線３ａに平面視で重なるように第１方向Ｘに延在して画素電極９ａに電気的に接続された第２ソース・ドレイン領域３１ｃと、第１ソース・ドレイン領域３１ｂと第２ソース・ドレイン領域３１ｃとを結ぶチャネル領域３１ｇとを備えている。

【0043】

本形態において、トランジスター３０は、ＬＤＤ構造を有している。従って、第１ソース・ドレイン領域３１ｂ、および第２ソース・ドレイン領域３１ｃは各々、チャネル領域３１ｇから離間する位置に高濃度の不純物が導入された第１領域３１ｂ１、３１ｃ１を備え、チャネル領域３１ｇと第１領域３１ｂ１、３１ｃ１との間には、第１領域３１ｂ１、３１ｃ１より不純物濃度が低い第２領域３１ｂ２、３１ｃ２を備えている。従って、半導体層３１ａにおいて、第２ソース・ドレイン領域３１ｃとチャネル領域３１ｇとの境界部分は、半導体層３１ａのうち、ゲート電極３３ａの第２ソース・ドレイン領域３１ｃ側の端部とゲート絶縁層３２を介して重なる半導体層部分３１ｃ０である。

【0044】

半導体層３１ａは、ポリシリコン膜（多結晶シリコン膜）等によって構成されており、ゲート絶縁層３２は、半導体層３１ａを熱酸化したシリコン酸化膜からなる第１ゲート絶縁層と、減圧ＣＶＤ法等により形成されたシリコン酸化膜からなる第２ゲート絶縁層との２層構造からなる。ゲート電極３３ａは、導電性ポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、ゲート電極３３ａは、導電性ポリシリコン膜からなる。ゲート電極３３ａは、第１電極部３３ａ１から第１方向Ｘの一方側Ｘ１（第２ソース・ドレイン領域３１ｃ）とは反対側に突出した第２電極部３３ａ２を有しており、第２電極部３３ａ２は、走査線３ａおよび第２遮光層２ａと平面視で重なっている。

【0045】

再び図５および図９において、ゲート電極３３ａと画素電極９ａとの間（層間絶縁膜４３と層間絶縁膜４４との間）には、第１導電層４ａが形成されている。第１導電層４ａは、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、第１導電層４ａは、タングステンシリサイド（ＷＳｉ）、タングステン、窒化チタン等の遮光膜からなる。本形態において、第１導電層４ａは、データ線６ａと平面視で重なる本体部分４ａ１と、本体部分４ａ１から第２ソース・ドレイン領域３１ｃに重なるように突出した突部４ａ２とを有しており、チャネル領域３１ｇおよび第２ソース・ドレイン領域３１ｃの第２領域３１ｃ２と平面視で重なっている。

【0046】

再び図５および図１０において、走査線３ａは、ゲート電極３３ａと画素電極９ａとの間（層間絶縁膜４４と層間絶縁膜４５との間）に設けられている。ゲート電極３３ａと走査線３ａとは、第２ソース・ドレイン領域３１ｃとは反対側でゲート電極３３ａの第２電極部３３ａ２と走査線３ａとの間に介在する第３層間絶縁膜（層間絶縁膜４３、４４）を貫通する第４コンタクトホール４４ｄを介して電気的に接続されている。本形態において、第４コンタクトホール４４ｄの内部は、タングステン等の金属膜からなるプラグ４４３によって埋められており、ゲート電極３３ａと走査線３ａは、プラグ４４３を介して電気的に接続されている。なお、層間絶縁膜４４と層間絶縁膜４５との間には、走査線３ａと同時形成された中継電極３ｂ、３ｃが形成されている。中継電極３ｂは、ソース電極として、層間絶縁膜４３、４４を貫通するコンタクトホール４４ｂを介して第１ソース・ドレイン領域３１ｂの第１領域３１ｂ１に電気的に接続されている。中継電極３ｃは、ドレイン電極として、層間絶縁膜４３、４４を貫通するコンタクトホール４４ｃを介して第２ソース・ドレイン領域３１ｃの第１領域３１ｃ１に電気的に接続されている。コンタクトホール４４ｂ、４４ｃの内部は、タングステン等の金属膜からなるプラグ４４１、４４２によって埋められており、中継電極３ｂ、３ｃは各々、プラグ４４１、４４２を介して第１領域３１ｂ１、３１ｃ１に電気的に接続されている。従って、層間絶縁膜４４の表面は、化学的機械研磨（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）等によって、プラグ４４１、４４２、４４３の表面と連続した平面になっている。

【0047】

再び図５および図９において、第１導電層４ａと画素電極９ａとの間（層間絶縁膜４５と層間絶縁膜４６）には、第２導電層７ａが設けられている。第２導電層７ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、第２導電層７ａは、例えば、Ｔｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層／ＴｉＮ（窒化チタン）層の多層構造や、ＴｉＮ層／Ａｌ層／ＴｉＮ層の多層構造からなる。層間絶縁膜４５と層間絶縁膜４６との間には、第２導電層７ａと同時形成された中継電極７ｂ、７ｃが設けられている。中継電極７ｂ、７ｃは各々、層間絶縁膜４５を貫通するコンタクトホール４５ｂ、４５ｃを介して中継電極３ｂ、３ｃに電気的に接続されている。コンタクトホール４５ｂ、４５ｃの内部は、タングステン等の金属膜からなるプラグ４５１、４５２によって埋められており、中継電極７ｂ、７ｃは各々、プラグ４５１、４５２を介して中継電極３ｂ、３ｃに電気的に接続されている。従って、層間絶縁膜４５の表面は、化学的機械研磨等によって、プラグ４５１、４５２の表面と連続した平面になっている。

【0048】

図５および図１１に示すように、第２導電層７ａは、第２導電層７ａと画素電極９ａとの間（層間絶縁膜４５と層間絶縁膜４６）に形成された第２容量電極８ａと保持容量５５を構成する第１容量電極である。より具体的には、層間絶縁膜４６には、第２導電層７ａまで到達した貫通穴４６ｇが形成されており、層間絶縁膜４６の表面に形成された誘電体層４０および第２容量電極８ａは、貫通穴４６ｇの底部で第２導電層７ａ（第１容量電極）に重なっている。第２容量電極８ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、第２容量電極８ａは、例えば、Ｔｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層／ＴｉＮ（窒化チタン）層の多層構造や、ＴｉＮ層／Ａｌ層／ＴｉＮ層の多層構造からなる。ここで、第２導電層７ａは後述する容量線５ａに電気的に接続されて、共通電位が印加されている。これに対して、第２容量電極８ａは、画素電極９ａおよび第２ソース・ドレイン領域３１ｃに電気的に接続されている。このため、第２容量電極８ａは、層間絶縁膜４６を貫通するコンタクトホール４６ｃを介して中継電極７ｃに電気的に接続されている。

【0049】

また、層間絶縁膜４５と層間絶縁膜４６との間に第２容量電極８ａと同時形成された中継電極８ｂ、８ｄが設けられている。中継電極８ｂ、８ｄは各々、層間絶縁膜４６を貫通するコンタクトホール４６ｂ、４６ｄを介して中継電極７ｂおよび第２導電層７ａに電気的に接続されている。コンタクトホール４６ｂ、４６ｃ、４６ｄの内部は、タングステン等の金属膜からなるプラグ４６１、４６２、４６３によって埋められており、第２容量電極８ａおよび中継電極８ｂ、８ｄは各々、プラグ４６１、４６２、４６３を介して中継電極７ｃ、７ｂおよび第２導電層７ａに電気的に接続されている。従って、層間絶縁膜４６の表面は、プラグ４６１、４６２、４６３の表面と連続した平面を構成している。

【0050】

図５および図１２に示すように、層間絶縁膜４７と層間絶縁膜４８との間には、第２方向Ｙに延在するデータ線６ａが形成されている。データ線６ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、データ線６ａは、例えば、Ｔｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層／ＴｉＮ（窒化チタン）層の多層構造や、ＴｉＮ層／Ａｌ層／ＴｉＮ層の多層構造からなる。データ線６ａは、データ線６ａと中継電極８ｂとの間に介在する層間絶縁膜４７に形成されたコンタクトホール４７ｂを介して中継電極８ｂに電気的に接続されている。

【0051】

層間絶縁膜４７と層間絶縁膜４８との間には、データ線６ａと同時形成された中継電極６ｃ、６ｄが形成されており、中継電極６ｃ、６ｄは各々、層間絶縁膜４７を貫通するコンタクトホール４７ｃ、４７ｄを介して第２容量電極８ａおよび中継電極８ｄに電気的に接続されている。コンタクトホール４７ｂ、４７ｃ、４７ｄの内部は、タングステン等の金属膜からなるプラグ４７１、４７２、４７３によって埋められており、データ線６ａおよび中継電極６ｃ、６ｄは各々、プラグ４７１、４７２、４７３を介して中継電極８ｂ、第２容量電極８ａ、および中継電極８ｄに電気的に接続されている。従って、層間絶縁膜４７の表面は、プラグ４７１、４７２、４７３の表面と連続した平面を構成している。

【0052】

層間絶縁膜４８と層間絶縁膜４９との間には、第２方向Ｙに延在する容量線５ａが形成されており、容量線５ａには共通電位が印加されている。容量線５ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、容量線５ａは、例えば、Ｔｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層／ＴｉＮ（窒化チタン）層の多層構造や、ＴｉＮ層／Ａｌ層／ＴｉＮ層の多層構造からなる。容量線５ａは、容量線５ａと中継電極６ｄとの間に介在する層間絶縁膜４８に形成されたコンタクトホール４８ｄを介して中継電極６ｄに電気的に接続されている。従って、容量線５ａは、第２導電層７ａ（第１容量電極）に電気的に接続され、第２導電層７ａに共通電位を印加している。

【0053】

層間絶縁膜４８と層間絶縁膜４９との間には、容量線５ａと同時形成された中継電極５ｃが形成されており、中継電極５ｃは各々、層間絶縁膜４８を貫通するコンタクトホール４８ｃを介して中継電極６ｃに電気的に接続されている。コンタクトホール４８ｃ、４８ｄの内部は、タングステン等の金属膜からなるプラグ４８２、４８３によって埋められており、中継電極５ｃおよび容量線５ａが各々、プラグ４８２、４８３を介して中継電極６ｃ、６ｄに電気的に接続されている。従って、層間絶縁膜４８の表面は、プラグ４８２、４８３の表面と連続した平面を構成している。

【0054】

層間絶縁膜の表面には画素電極９ａおよび第１配向膜１８が順に積層されている。画素電極９ａは、画素電極９ａと中継電極５ｃとの間に介在する層間絶縁膜４９に形成されたコンタクトホール４９ｃを介して中継電極５ｃに電気的に接続されている。従って、画素電極９ａは、第２容量電極８ａおよび第２ソース・ドレイン領域３１ｃの第１領域３１ｃ１に電気的に接続されている。コンタクトホール４９ｃの内部は、タングステン等の金属膜からなるプラグ４９２によって埋められており、画素電極９ａは、プラグ４９２を介して中継電極５ｃに電気的に接続されている。従って、層間絶縁膜４９の表面は、プラグ４９２の表面と連続した平面を構成している。

【0055】

（遮光壁の構成）
図５、図７および図９に示すように、素子基板１０では、第１遮光層１ａと第１導電層４ａとは、第１遮光層１ａと第１導電層４ａとの間に介在する第１層間絶縁膜（層間絶縁膜４１、４２、４３）に半導体層３１ａに沿うように設けられた第１コンタクトホール４３ｅおよび第２コンタクトホール４３ｆを介して電気的に接続されている。また、第１方向Ｘまたは第２方向Ｙから見て、第１コンタクトホール４３ｅと第２コンタクトホール４３ｆとの間では、半導体層３１ａのうち、少なくとも第２ソース・ドレイン領域３１ｃが延在している。本形態では、第１方向Ｘから見て、第１コンタクトホール４３ｅと第２コンタクトホール４３ｆとの間では、半導体層３１ａのうち、少なくとも第２ソース・ドレイン領域３１ｃが延在している。また、半導体層３１ａのうち、少なくとも、ゲート電極３３ａの第２ソース・ドレイン領域３１ｃ側の端部とゲート絶縁層３２を介して重なる半導体層部分３１ｃ０が第１コンタクトホール４３ｅと第２コンタクトホール４３ｆとの間に位置する。

【0056】

従って、半導体層部分３１ｃ０に第１ソース・ドレイン領域３１ｂとは反対側で対向する位置には、第１遮光層１ａと第１導電層４ａとの間に介在する第１層間絶縁膜（層間絶縁膜４１、４２、４３）を貫通する第１コンタクトホール４３ｅが形成され、半導体層部分３１ｃ０を挟んで第１コンタクトホール４３ｅとは反対側には、第１層間絶縁膜（層間絶縁膜４１、４２、４３）を貫通する第２コンタクトホール４３ｆが形成されている。

【0057】

ここで、第１コンタクトホール４３ｅの内側には、第１コンタクトホール４３ｅの内壁を覆うように遮光性の導電材料が形成されており、かかる導電材料によって、第１遮光壁４３１が構成されている。また、第２コンタクトホール４３ｆの内側には、第２コンタクトホール４３ｆの内壁を覆うように遮光性の導電材料が形成されており、かかる導電材料によって、第２遮光壁４３２が構成されている。従って、第１遮光層１ａと第１導電層４ａとは、半導体層部分３１ｃ０の両側に形成された第１コンタクトホール４３ｅおよび第２コンタクトホール４３ｆの内部を介して電気的に接続されている。すなわち、第１遮光層１ａと第１導電層４ａとは、半導体層部分３１ｃ０の両側に形成された第１遮光壁４３１および第２遮光壁４３２を介して電気的に接続されている。第１遮光壁４３１および第２遮光壁４３２は、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、第１遮光壁４３１および第２遮光壁４３２は、タングステンからなる。タングステンは、第１コンタクトホール４３ｅおよび第２コンタクトホール４３ｆを埋めた状態にあり、第１遮光壁４３１および第２遮光壁４３２は各々、タングステンによって構成された第１プラグおよび第２プラグである。

【0058】

ここで、第１コンタクトホール４３ｅ（第１遮光壁４３１）および第２コンタクトホール４３ｆ（第２遮光壁４３２）は、半導体層３１ａに沿って第１方向Ｘに延在しており、第２ソース・ドレイン領域３１ｃの第２領域３１ｃ２の全体が第１遮光壁４３１と第２遮光壁４３２との間に位置する

【0059】

本形態において、第１導電層４ａと画素電極９ａとの間には、第１導電層４ａと第２導電層７ａとの間に介在する第４層間絶縁膜（層間絶縁膜４４、４５）を貫通して一部が第１コンタクトホール４３ｅに連通する第５コンタクトホール４５ｅが形成されており、第１遮光壁４３１は、第５コンタクトホール４５ｅから第１コンタクトホール４３ｅまで一体に設けられている。また、第１導電層４ａと第２導電層７ａとの間に介在する第４層間絶縁膜（層間絶縁膜４４、４５）には、一部が第２コンタクトホール４３ｆに連通する第６コンタクトホール４５ｆが形成されており、第２遮光壁４３２は、第６コンタクトホール４５ｆから第２コンタクトホール４３ｆまで一体に設けられている。このため、第１遮光壁４３１および第２遮光壁４３２を利用して第１導電層４ａと第２導電層７ａとの電気的な接続を行うことができ、第１遮光壁４３１および第２遮光壁４３２に共通電位を印加することができる。

【0060】

また、本形態では、第１遮光層１ａと半導体層３１ａとの間には半導体層３１ａに平面視で重なる第２遮光層２ａが形成されており、走査線３ａに対して平面視で重なる領域のうち、半導体層部分３１ｃ０に対して第２ソース・ドレイン領域３１ｃとは反対側には、第２遮光層２ａとゲート電極３３ａの第２電極部３３ａ２との間に介在する層間絶縁膜４２（第２層間絶縁膜）およびゲート絶縁層３２を貫通する第３コンタクトホール４２ｄが形成されている。また、第３コンタクトホール４２ｄの内壁を覆うように導電材料が形成されており、かかる導電材料によって第３遮光壁４２１が設けられている。従って、第３遮光壁４２１は、ゲート電極３３ａと電気的に接続されている。本形態において、第３遮光壁４２１は、ゲート電極３３ａの第２電極部３３ａ２のうち、第３コンタクトホール４２ｄの内側に形成された部分である。

【0061】

（本形態の主な効果）
以上説明したように、本形態の電気光学装置１００において、トランジスター３０の半導体層３１ａは、走査線３ａおよびデータ線６ａの双方に重なるように屈曲して、第１方向Ｘおよび第２方向Ｙに延在するＬ字形状を有している。半導体層３１ａの第１方向Ｘおよび第２方向Ｙのサイズを短くした場合でも、半導体層３１ａに十分な長さを確保することができるので、適正なチャネル長を確保することができる。従って、画素１００ａの配置ピッチの縮小等に対応することができる。

【0062】

また、半導体層３１ａに第１基板１９側には第１遮光層１ａが重なっている。特に本形態では、第１遮光層１ａは、走査線３ａと平面視で重なるように第１方向Ｘに延在している。従って、第１基板１９側から出射した光が反射して再び第１基板１９に入射したときでも、光が半導体層３１ａに入射することを抑制することができる。従って、光リーク電流の発生を抑制することができる。

【0063】

また、半導体層３１ａのチャネル領域３１ｇと、第２ソース・ドレイン領域３１ｃとの半導体層部分３１ｃ０の両側に第１コンタクトホール４３ｅおよび第２コンタクトホール４３ｆとが設けられているため、半導体層部分３１ｃ０に斜め光や回折光などの光が入射することを抑制することができる。従って、光リーク電流の発生を抑制することができる。しかも、第１コンタクトホール４３ｅおよび第２コンタクトホール４３ｆには、第１遮光壁４３１および第２遮光壁４３２が設けられているため、半導体層部分３１ｃ０に斜め光や回折光などの光が入射することをより効果的に抑制することができる。従って、光リーク電流の発生をより効果的に抑制することができる。ここで、第１コンタクトホール４３ｅおよび第２コンタクトホール４３ｆの内部に形成された導電材料（第１１遮光壁４３１および第２遮光壁４３２）は、定電位が印加される。特に本形態では、第１遮光壁４３１および第２遮光壁４３２は、共通電位が印加される。このため、第１遮光壁４３１および第２遮光壁４３２を半導体層部分３１ｃ０に接近させても、第１遮光壁４３１および第２遮光壁４３２からの電気的な影響が半導体層部分３１ｃ０に及びにくい。従って、第１遮光壁４３１および第２遮光壁４３２を半導体層部分３１ｃ０に接近させることができ、第１遮光壁４３１および第２遮光壁４３２が大きく張り出さない。従って、第１遮光壁４３１および第２遮光壁４３２を形成することによって画素１００ａの開口領域１２が狭くなることを抑制することができる。

【0064】

また、第１遮光壁４３１および第２遮光壁４３２は各々、半導体層３１ａに沿って第１方向Ｘに延在しており、第２ソース・ドレイン領域３１ｃの第２領域３１ｃ２（ＬＤＤ領域）の全体が第１遮光壁４３１と第２遮光壁４３２との間に位置する。このため、第２領域３１ｃ２への光の入射を抑制することができるので、光リーク電流の発生をより抑制することができる。また、第１遮光壁４３１および第２遮光壁４３２は各々、第１コンタクトホール４３ｅを埋める第１プラグであり、第２遮光壁４３２は、第２コンタクトホール４３ｆを埋める第２プラグである。このため、第１導電層を構成する材料等にかかわらず、遮光性の高い材料によって第１遮光壁４３１および第２遮光壁４３２を構成することができるので、第１遮光壁４３１および第２遮光壁４３２の遮光性を高めることができる。

【0065】

また、第１導電層４ａは、遮光性を有しているため、画素電極９ａ側から半導体層部分３１ｃ０への光の入射を第１導電層４ａによって抑制することができる。従って、光リーク電流の発生をより抑制することができる。また、半導体層部分３１ｃ０に対して第２ソース・ドレイン領域３１ｃとは反対側には、第３遮光壁４２１（第３コンタクトホール４２ｄ）が設けられている。このため、第１遮光壁４３１および第２遮光壁４３２が形成されていない側から半導体層部分３１ｃ０等に光が入射することを第３遮光壁４２１によって抑制することができる。従って、光リーク電流の発生をより抑制することができる。また、第３遮光壁４２１（第３コンタクトホール４２ｄ）は、ゲート電極３３ａにおいて第２ソース・ドレイン領域３１ｃとは反対側に向けて突出した第２電極部３３ａ２と平面視で重なる位置に設けられておる。従って、第３遮光壁４２１が走査線３ａに平面視で重なっているため、第３遮光壁４２１を設けても、画素１００ａの開口領域１２が狭くなることを抑制することができる。

【0066】

また、走査線３ａは、ゲート電極３３ａと画素電極９ａとの間に設けられているため、第１遮光層１ａと半導体層３１ａとの間に走査線３ａを設けた場合と違って、走査線３ａが、第１遮光壁４３１および第２遮光壁４３２の形成を妨げない。

【0067】

（他の実施形態）
上記実施形態において、中継電極同士の接続にプラグを用いたが、上層側の電極の一部がコンタクトホールの底部で下層側の電極に接している態様を採用してもよい。上記実施形態では、トランジスター３０がＬＤＤ構造の場合を説明したが、第１ソース・ドレイン領域３１ｂおよび第２ソース・ドレイン領域３１ｃがゲート電極３３ａの端部から離間したオフセットゲート構造の場合に本発明を適用してもよい。上記実施形態では、対向基板２０から光源光が入射する場合を説明したが、素子基板１０から光源光が入射する場合に本発明を適用してもよい。上記実施形態では、透過型の電気光学装置１００に本発明を適用したが、反射型の電気光学装置に本発明を適用してもよい。

【0068】

［電子機器への搭載例］
図１４は、本発明を適用した電気光学装置１００を用いた投射型表示装置（電子機器）の概略構成図である。なお、以下の説明では、互いに異なる波長域の光が供給される複数の光変調装置２００（Ｒ）、（Ｇ）、（Ｂ）が用いられているが、いずれの光変調装置２００（Ｒ）、（Ｇ）、（Ｂ）にも、本発明を適用した電気光学装置１００が用いられている。図１４に示す投射型表示装置２１０は、前方に設けられたスクリーン２１１に画像を投射する前方投影型のプロジェクターである。投射型表示装置２１０は、光源２１２と、ダイクロイックミラー２１３、２１４と、光変調装置２００（Ｒ）、（Ｇ）、（Ｂ）と、投射光学系２１８と、クロスダイクロイックプリズム２１９と、リレー系２２０とを備えている。光変調装置２００（Ｒ）、（Ｇ）、（Ｂ）は各々、図２等を参照して説明した光変調装置２００であり、光Ｌの進行方向に沿って、第１偏光素子２４１、光学補償素子２５０、電気光学装置１００、および第２偏向素子２４２を有している。

【0069】

光源２１２は、例えば、赤色光、緑色光および青色光を含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー２１３は、光源２１２からの赤色光ＬＲを透過させるとともに緑色光ＬＧおよび青色光ＬＢを反射する構成となっている。また、ダイクロイックミラー２１４は、ダイクロイックミラー２１３で反射された緑色光ＬＧおよび青色光ＬＢのうち青色光ＬＢを透過させるとともに緑色光ＬＧを反射する構成となっている。このように、ダイクロイックミラー２１３、２１４は、光源２１２から出射された光を赤色光ＬＲと緑色光ＬＧと青色光ＬＢとに分離する色分離光学系を構成する。ダイクロイックミラー２１３と光源２１２との間には、インテグレーター２２１および偏光変換素子２２２が光源２１２から順に配置されている。インテグレーター２２１は、光源２１２から照射された光の照度分布を均一化する。偏光変換素子２２２は、光源２１２からの光を例えばｓ偏光のような特定の振動方向を有する偏光に変換する。

【0070】

光変調装置２００（Ｒ）は、ダイクロイックミラー２１３を透過して反射ミラー２２３で反射した赤色光ＬＲを画像信号に応じて変調する。光変調装置２００（Ｒ）に入射した赤色光ＬＲは第１偏光素子２４１を透過して例えばｓ偏光に変換される。液晶パネル１００ｐは、入射したｓ偏光を画像信号に応じた変調によってｐ偏光（中間調であれば円偏光又は楕円偏光）に変換する。さらに、第２偏向素子２４２は、ｓ偏光を遮断してｐ偏光を透過させる。従って、光変調装置２００（Ｒ）は、画像信号に応じて赤色光ＬＲを変調し、変調した赤色光ＬＲをクロスダイクロイックプリズム２１９に向けて出射する。

【0071】

光変調装置２００（Ｇ）は、ダイクロイックミラー２１３で反射した後にダイクロイックミラー２１４で反射した緑色光ＬＧを、画像信号に応じて緑色光ＬＧを変調し、変調した緑色光ＬＧをクロスダイクロイックプリズム２１９に向けて出射する。

【0072】

光変調装置２００（Ｂ）は、ダイクロイックミラー２１３で反射し、ダイクロイックミラー２１４を透過した後でリレー系２２０を経た青色光ＬＢを画像信号に応じて変調し、変調した青色光ＬＢをクロスダイクロイックプリズム２１９に向けて出射する。

【0073】

リレー系２２０は、リレーレンズ２２４ａ、２２４ｂと反射ミラー２２５ａ、２２５ｂとを備えている。リレーレンズ２２４ａ、２２４ｂは、青色光ＬＢの光路が長いことによる光損失を防止するために設けられている。リレーレンズ２２４ａは、ダイクロイックミラー２１４と反射ミラー２２５ａとの間に配置されている。

【0074】

リレーレンズ２２４ｂは、反射ミラー２２５ａ、２２５ｂの間に配置されている。反射ミラー２２５ａは、ダイクロイックミラー２１４を透過してリレーレンズ２２４ａから出射した青色光ＬＢをリレーレンズ２２４ｂに向けて反射するように配置されている。反射ミラー２２５ｂは、リレーレンズ２２４ｂから出射した青色光ＬＢを光変調装置２００（Ｂ）に向けて反射するように配置されている。

【0075】

クロスダイクロイックプリズム２１９は、２つのダイクロイック膜２１９ａ、２１９ｂをＸ字型に直交配置した色合成光学系である。ダイクロイック膜２１９ａは青色光ＬＢを反射して緑色光ＬＧを透過する。ダイクロイック膜２１９ｂは赤色光ＬＲを反射して緑色光ＬＧを透過する。

【0076】

従って、クロスダイクロイックプリズム２１９は、光変調装置２００（Ｒ）、（Ｇ）、（Ｂ）の各々で変調された赤色光ＬＲ、緑色光ＬＧおよび青色光ＬＢを合成し、投射光学系２１８に向けて出射するように構成されている。投射光学系２１８は、投影レンズ（図示略）を有しており、クロスダイクロイックプリズム２１９で合成された光をスクリーン２１１に投射するように構成されている。

【0077】

なお、赤色用および青色用の光変調装置２００（Ｒ）、（Ｂ）にλ／２位相差補償素子を設け、これらの光変調装置２００（Ｒ）、（Ｂ）からクロスダイクロイックプリズム２１９に入射する光をｓ偏光とし、光変調装置２００（Ｇ）にはλ／２位相差補償素子を設けない構成として光変調装置２００（Ｇ）からクロスダイクロイックプリズム２１９に入射する光をｐ偏光とする構成も採用できる。

【0078】

クロスダイクロイックプリズム２１９に入射する光を異なる種類の偏光とすることで、ダイクロイック膜２１９ａ、２１９ｂの反射特性を考慮して最適化された色合成光学系を構成できる。一般に、ダイクロイック膜２１９ａ、２１９ｂはｓ偏光の反射特性に優れているので、上述したようにダイクロイック膜２１９ａ、２１９ｂで反射される赤色光ＬＲおよび青色光ＬＢをｓ偏光とし、ダイクロイック膜２１９ａ、２１９ｂを透過する緑色光ＬＧをｐ偏光とするとよい。

【0079】

［他の投射型表示装置］
投射型表示装置において、光源部として、各色の光を出射するＬＥＤ光源、レーザー光源等を用い、かかる光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。

【0080】

本発明を適用した電気光学装置１００については、上記の電子機器の他にも、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）等、各種電子機器に用いてもよい。また、本発明を適用した電気光学装置１００は、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。

【符号の説明】

【0081】

１ａ…第１遮光層、２ａ…第２遮光層、３ａ…走査線、４ａ…第１導電層、５ａ…容量線、６ａ…データ線、７ａ…第２導電層、８ａ…第２容量電極、９ａ…画素電極、１０…素子基板、１０ａ…表示領域、１１…遮光領域、１２…開口領域、１９…第１基板、２０…対向基板、２１…共通電極、２９…第２基板、３０…トランジスター、３１ａ…半導体層３１ａｂ…第１ソース・ドレイン領域、３１ｃ…第２ソース・ドレイン領域、３１ｃ０…半導体層部分、３１ｃ１…第１領域、３１ｃ２…第２領域、３１ｇ…チャネル領域、３２…ゲート絶縁層、３３ａ…ゲート電極、３３ａ１…第１電極部、３３ａ２…第２電極部、４０…誘電体層、４１、４２、４３、４４、４５、４６、４７、４８、４９…層間絶縁膜、４２ｄ…第３コンタクトホール、４３ｅ…第１コンタクトホール、４３ｆ…第２コンタクトホール、４４ｄ…第４コンタクトホール、４５ｅ…第５コンタクトホール、４５ｆ…第６コンタクトホール、４６ｇ…貫通穴、８０…電気光学層、１００…電気光学装置、１００ａ…画素、２００…光変調装置、２１０…投射型表示装置、２１２…光源、２１３、２１４…ダイクロイックミラー、２１８…投射光学系、２１９…クロスダイクロイックプリズム、４３１…第１遮光壁、４３２…第２遮光壁。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】