【図1】本発明による一実施例の伝送システムにおける多重フレームの構成を示す図である。

【図2】本発明による一実施例の伝送システムにおける送信装置のブロック図である。

【図3】本発明による一実施例の伝送システムにおける受信装置のブロック図である。

【図4】本発明による一実施例の変調波信号の一例を示す図である。

【図5】ＬＤＰＣ符号用検査行列の基本構造を示す図である。

【図6】本発明による一実施例の符号化器の処理過程を示すフローチャートである。

【図7】本発明による一実施例の伝送システムにおける検査行列初期値テーブル（符号化率９３／１２０）の説明図である。

【図8】本発明による一実施例の送信装置における送信信号を生成するフローチャートである。

【図9】本発明による一実施例の送信装置におけるＭ値変調におけるビットインターリーブ処理の構成図である。

【図10】本発明による一実施例の受信装置における復号器の処理過程を示すフローチャートである。

【図11】本発明による一実施例の受信装置における受信信号を生成するフローチャートである。

【図12】本発明による一実施例の受信装置におけるＭ値変調におけるデインターリーブ処理の構成図である。

【図13】本発明に係るＬＤＰＣ符号化率９３／１２０の際のＬＤＰＣ符号検査行列の仕様を示す図である。

【図14】本発明に係るＬＤＰＣ符号化率９３／１２０のＬＤＰＣ符号検査行列適用時のビットインターリーブの読み出し方向を示す図である。

【図15】１６ＡＰＳＫの信号点配置を示す図である。

【図16】３２ＡＰＳＫの信号点配置を示す図である。

【図17】本発明に係る１６ＡＰＳＫにおけるＬＤＰＣ符号化率９３／１２０のＬＤＰＣ符号検査行列適用時の半径比の好適例を示す図である。

【図18】本発明に係る３２ＡＰＳＫにおけるＬＤＰＣ符号化率９３／１２０のＬＤＰＣ符号検査行列適用時の半径比の好適例を示す図である。

【図19】本発明に係る検査行列初期値テーブル（表１）によるＬＤＰＣ符号化率９３／１２０に関するπ／２シフトＢＰＳＫ変調時のＣ／Ｎ対ＢＥＲ特性を示す図である。

【図20】本発明に係る検査行列初期値テーブル（表１）によるＬＤＰＣ符号化率９３／１２０に関するＱＰＳＫ変調時のＣ／Ｎ対ＢＥＲ特性を示す図である。

【図21】本発明に係る検査行列初期値テーブル（表１）によるＬＤＰＣ符号化率９３／１２０に関する８ＰＳＫ変調時のＣ／Ｎ対ＢＥＲ特性を示す図である。

【図22】本発明に係る検査行列初期値テーブル（表１）によるＬＤＰＣ符号化率９３／１２０に関する１６ＡＰＳＫ変調時のＣ／Ｎ対ＢＥＲ特性を示す図である。

【図23】本発明に係る検査行列初期値テーブル（表１）によるＬＤＰＣ符号化率９３／１２０に関する３２ＡＰＳＫ変調時のＣ／Ｎ対ＢＥＲ特性を示す図である。

【図24】本発明に係るＬＤＰＣ符号化率９３／１２０における変調方式別の所要Ｃ／Ｎを例示する図である。

【図25】本発明に係るＬＤＰＣ符号化率９３／１２０における変調方式８ＰＳＫのインターリーバの構成を示す図である。

【図26】本発明に係るＬＤＰＣ符号化率９３／１２０における変調方式１６ＡＰＳＫのインターリーバの構成を示す図である。

【図27】本発明に係るＬＤＰＣ符号化率９３／１２０における変調方式３２ＡＰＳＫのインターリーバの構成を示す図である。

【図28】本発明に係るＬＤＰＣ符号化率９３／１２０における変調方式８ＰＳＫのデインターリーバの構成を示す図である。

【図29】本発明に係るＬＤＰＣ符号化率９３／１２０における変調方式１６ＡＰＳＫのデインターリーバの構成を示す図である。

【図30】本発明に係るＬＤＰＣ符号化率９３／１２０における変調方式３２ＡＰＳＫのデインターリーバの構成を示す図である。