特許第6620412号(P6620412)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本ケミコン株式会社の特許一覧

<>
  • 特許6620412-コンデンサおよびその製造方法 図000002
  • 特許6620412-コンデンサおよびその製造方法 図000003
  • 特許6620412-コンデンサおよびその製造方法 図000004
  • 特許6620412-コンデンサおよびその製造方法 図000005
  • 特許6620412-コンデンサおよびその製造方法 図000006
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6620412
(24)【登録日】2019年11月29日
(45)【発行日】2019年12月18日
(54)【発明の名称】コンデンサおよびその製造方法
(51)【国際特許分類】
   H01G 4/30 20060101AFI20191209BHJP
【FI】
   H01G4/30 201H
   H01G4/30 201C
   H01G4/30 311Z
   H01G4/30 513
   H01G4/30 517
【請求項の数】5
【全頁数】13
(21)【出願番号】特願2015-68231(P2015-68231)
(22)【出願日】2015年3月30日
(65)【公開番号】特開2016-189379(P2016-189379A)
(43)【公開日】2016年11月4日
【審査請求日】2018年3月14日
(73)【特許権者】
【識別番号】000228578
【氏名又は名称】日本ケミコン株式会社
(74)【代理人】
【識別番号】100083725
【弁理士】
【氏名又は名称】畝本 正一
(74)【代理人】
【識別番号】100140349
【弁理士】
【氏名又は名称】畝本 継立
(74)【代理人】
【識別番号】100153305
【弁理士】
【氏名又は名称】畝本 卓弥
(72)【発明者】
【氏名】仲野 裕一
【審査官】 柴垣 俊男
(56)【参考文献】
【文献】 特開昭58−106816(JP,A)
【文献】 特開2002−367848(JP,A)
【文献】 特開2000−216045(JP,A)
【文献】 特開平02−153514(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01G 4/30
(57)【特許請求の範囲】
【請求項1】
内部電極と誘電体層とが交互に積層された内部電極群を複数備え、かつ、複数の前記内部電極群が高さ方向に積み重ねられたコンデンサ素子と、
前記コンデンサ素子の縁面部に形成された外部電極と、
前記外部電極に接続されるリード線と、
を備え、
前記リード線が前記コンデンサ素子の高さ方向に二分の一以下の長さの範囲に配置され、前記内部電極群の内部電極に対応する部分にのみ半田によって接続されたことを特徴とするコンデンサ。
【請求項2】
さらに、前記外部電極に半田付けされた前記リード線の上から前記コンデンサ素子を被覆する外装樹脂層と、
を備えることを特徴とする請求項1に記載のコンデンサ。
【請求項3】
前記外部電極は、前記リード線が接続されていない範囲を粗面化したことを特徴とする請求項1または2に記載のコンデンサ。
【請求項4】
内部電極と誘電体層とを複数層に積層した内部電極群を複数備え、かつ、複数の前記内部電極群を高さ方向に積み重ねてコンデンサ素子を形成する工程と、
前記内部電極間に接続されまたは2以上の内部電極群に接続される外部電極を前記コンデンサ素子の縁面部に設置する工程と、
前記コンデンサ素子の二分の一以下の長さの範囲にリード線を配置し、前記内部電極群の内部電極に対応する部分にのみ前記リード線を前記外部電極に半田によって接続する工程と、
を含むことを特徴とするコンデンサの製造方法。
【請求項5】
さらに、前記リード線を配置しない部分に露出させた前記外部電極の面部を粗面化する工程と、
を含むことを特徴とする請求項4に記載のコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層セラミックコンデンサなどのコンデンサの構造およびその製造技術に関する。
【背景技術】
【0002】
積層セラミックコンデンサは、大容量化や高周波特性などの電気的特性に優れる。
【0003】
斯かる特性を備える積層セラミックコンデンサではたとえば、シート状セラミック誘電体に内部電極を形成して交互に積層、焼結して素子を形成し、この素子に露出させた内部電極の露出部に銅や銀などの電極層を形成し、この電極層にリード線などの外部端子が半田付けされることが知られている(例えば、特許文献1、特許文献2、特許文献3、特許文献4)。リード線などの半田付けには一般に加熱を伴う。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平04−352408号公報
【特許文献2】実開平02−047025号公報
【特許文献3】実開昭63−036025号公報
【特許文献4】実開昭62−192622号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、素子に接続されるリード線は、外部の配線接続に用いられ、一定の導電性とともに半田付けなどによる接続が可能な大きさを持っている。このため、素子が小さくなると、素子に対するリード線の占める割合が増し、リード線によって製品重量が大きくなるという課題がある。
【0006】
リード線に対する外力がリード線の根元部分から素子側の接続部分に加わり、この接続部分を劣化させるという課題がある。そして、斯かるセラミックコンデンサでは大容量化が求められている。この容量は、内部電極の大きさに依存しており、基板の実装面積を大きくすることなく大容量化を実現するためには、内部電極の積層枚数を増やす必要があり、積層枚数が増加した分だけ高さ方向に高くなる。この場合、振動が基板に加わった際に、セラミックコンデンサの高さが高いので振動し易い構造となる。さらに、重量のあるリード線が高い位置にあることで、重心が高くなり、より振動がし易く、リード線の根元に加わる応力が大きくなる。外力がリード線の根元部分に集中すると、リード線の破断などの損傷を生じるという課題がある。また、応力が加わるリード線の根元部分のセラミック誘電体にクラックが生じるという課題もある。
【0007】
なお、本明細書において、コンデンサの高さ方向とは、図1のY軸方向を指し、「上」、「高い」は、内部電極群4−1が配置されている方向、「下」、「低い」は内部電極群4−2が配置されている方向をいう。
【0008】
素子中のセラミック誘電体の熱膨張係数はリード線などの金属より小さく、リード線の半田付けなどで加熱を受けると、熱膨張係数差による歪みを生じ、セラミック誘電体にクラックを生じ易いという課題がある。
【0009】
そこで、本発明の主たる目的は上記課題に鑑み、製品重量に対するリード線の割合を低減し、外力による影響を軽減させることにある。
【0010】
また、本発明の他の目的は上記課題に鑑み、加熱によるクラックなどの製品劣化を防止することにある。
【課題を解決するための手段】
【0011】
上記目的を達成するため、本発明のコンデンサの一側面によれば、内部電極と誘電体層とが交互に積層された内部電極群を複数備え、かつ、複数の前記内部電極群が高さ方向に積み重ねられたコンデンサ素子と、前記コンデンサ素子の縁面部に形成された外部電極と、前記外部電極に接続されるリード線とを備え、前記リード線が前記コンデンサ素子の高さ方向に二分の一以下の長さの範囲に配置され、前記内部電極群の内部電極に対応する部分にのみ半田によって接続されている。
【0012】
上記コンデンサによれば、さらに、前記外部電極に半田付けされた前記リード線の上から前記コンデンサ素子を被覆する外装樹脂層を備えてよい。
【0013】
上記コンデンサによれば、前記外部電極は、前記リード線が接続されない範囲を粗面化してよい。
【0015】
上記目的を達成するため、本発明のコンデンサの製造方法の一側面によれば、内部電極と誘電体層とを複数層に積層した内部電極群を複数備え、かつ、複数の前記内部電極群を高さ方向に積み重ねてコンデンサ素子を形成する工程と、前記内部電極間に接続されまたは2以上の内部電極群に接続される外部電極を前記コンデンサ素子の縁面部に設置する工程と、前記コンデンサ素子の二分の一以下の長さの範囲にリード線を配置し、前記内部電極群の内部電極に対応する部分にのみ前記リード線を前記外部電極に半田によって接続する工程とを含んでいる。
【0016】
上記コンデンサの製造方法によれば、さらに、前記外部電極に半田付けされた前記リード線の上から外装樹脂層を被覆してよい。
【0017】
上記コンデンサの製造方法によれば、さらに、前記リード線を配置しない部分に露出させた前記外部電極の面部を粗面化する工程を含んでよい。
【発明の効果】
【0018】
本発明のコンデンサ又はその製造方法によれば、次の何れかの効果が得られる。
【0019】
(1) 素子に対するリード線の占める割合を低減でき、コンデンサの製品重量を抑制することができる。
【0020】
(2) セラミックコンデンサの高さ方向に対して、セラミック誘電体の基板側である下半分にのみにリード線を取り付けることで、セラミックコンデンサの上方の重量を低減でき、重心を低くできる。そのため、基板に振動が加わっても、セラミックコンデンサが振動し難くなり、リード線の根元に付加される応力を小さくすることができる。
【0021】
(3) 素子の内部電極はリード線接続部によって並列化されており、外部電極に接続されるリード線の接続範囲を縮小しても、コンデンサ特性を劣化させることなく、リード線接続部によって等価直列抵抗を低減することができる。
【0022】
(4) リード線に外力が作用しても、リード線の根元部分から素子との接続部分に加わる応力を低減でき、リード線の接続部分の劣化や、リード線の破断を防止できる。
【0023】
(5) 素子中のセラミック誘導体とリード線などの金属との間に熱膨張係数差があったとしても、リード線の接続範囲が縮小化される分だけ加熱歪み幅を小さくでき、クラックを防止できる。
【0024】
(6) 製品劣化を防止でき、コンデンサの信頼性を高めることができる。
【図面の簡単な説明】
【0025】
図1】第一の実施の形態に係るコンデンサの素子側断面を示す図である。
図2図1に示すコンデンサのIIa部およびIIb部を拡大して示す図である。
図3図1に示すコンデンサの IIIa− IIIa線断面および IIIb− IIIb線断面を示す図である。
図4】リード線接続面部の一部を省略したコンデンサを示す図である。
図5】第二の実施の形態に係るコンデンサの一部を示す図である。
【発明を実施するための形態】
【0026】
〔第一の実施の形態〕
【0027】
図1は、第一の実施の形態に係る積層セラミックコンデンサの断面を示している。この積層セラミックコンデンサ(以下、単に「コンデンサ」と称する)2は、本発明のコンデンサの一例であり、斯かる構成に本発明が限定されるものではない。
【0028】
このコンデンサ2には一例として、長方形状の積層セラミックコンデンサ素子(以下、単に「素子」と称する)4が備えられている。
【0029】
この素子4のたとえば、短手方向(X軸方向)の縁面部には、外部電極6の一例として下地電極層6−1が形成され、この下地電極層6−1の上に上地電極層6−2が形成されている。この外部電極6では下地電極層6−1および上地電極層6−2が積層して形成され、下地電極層6−1は導電性の良い電極層としてたとえば、銅電極層であり、上地電極層6−2は半田付け性の良い電極層としてたとえば、銀電極層である。
【0030】
各上地電極層6−2の表面部にはリード線8−1、8−2が配置され、半田10によって上地電極層6−2に接続されている。この実施の形態では下地電極層6−1で素子4側に電気的に接続を行い、下地電極層6−1に固着されている上地電極層6−2でリード線8−1、8−2の接続を行っている。
【0031】
素子4には外面を被覆する外装樹脂層16が設置されており、素子4、下地電極層6−1の縁部、上地電極層6−2およびリード線8−1、8−2の素子4側から傾斜部14の中途部分まで外装樹脂層16によって被覆されている。
【0032】
各リード線8−1、8−2は、各上地電極層6−2の長手方向(Y軸方向)のリード線引出し側の縁部である素子端18から二分の一幅内に設置されている。この実施の形態において、各上地電極層6−2の長手方向の長さをA、リード線8−1、8−2の各上地電極層6−2に重なる長さをBとするとたとえば、
B≦A/2 ・・・(1)
の関係である。
【0033】
各リード線8−1、8−2の中途部にはたとえば、素子端18の近傍側の位置に屈曲部12−1、素子端18から離れた位置に屈曲部12−2が形成され、屈曲部12−1、12−2の間に傾斜部14が形成されている。各屈曲部12−1、12−2により、素子4のX軸方向の素子幅W1(上地電極層6−2面間の幅)に対し、各リード線8−1、8−2の配置間隔W2が対向方向に狭められている。
【0034】
素子4の縁面間を素子幅W1、この素子幅W1に対して各リード線8−1、8−2の配置間隔W2とすると、狭小化幅ΔWは、
ΔW=W1−W2 ・・・(2)
であり、リード線径をφとすると、狭小化幅ΔWはたとえば、
ΔW/2≧φ ・・・(3)
に設定し、または、
ΔW/2<φ ・・・(4)
に設定してもよい。傾斜部14の区間長をDとすると、傾斜部14の傾斜角度をθとすれば、tanθは、
tanθ=D÷ΔW/2 ・・・(5)
であり、たとえば、θ=80〜45〔度〕程度とすればよい。
【0035】
図2のAは、図1のIIa部を拡大して示している。各下地電極層6−1の縁には張出し部24が形成され、各張出し部24を素子4のY軸方向の端面側に回り込ませて設置されている。
【0036】
図2のBは、図1のIIb部を拡大して示している。各下地電極層6−1の縁には既述した張出し部24が形成され、各張出し部24を素子4のY軸方向の端面側に回り込ませて設置されている。
【0037】
各リード線8−1、8−2には、傾斜部14の中途部まで外装樹脂層16の形成領域が延長されている。リード線8−1、8−2の傾斜部14の中途部には、外装樹脂層16に延長部16−1、16−2が形成されている。これにより、リード線8−1、8−2が素子4と一体に外装樹脂層16で被覆されている。
【0038】
図3のAは、図1の IIIa− IIIa線断面を示している。この実施の形態の素子4には、複数の単位素子の一例として2つの内部電極群4−1、4−2が含まれている。各内部電極群4−1、4−2は、複数の内部電極20と、誘電体層の一例であるセラミック誘電体層22とを交互に積層して形成されている。リード線8−1側には複数の内部電極20−1、リード線8−2側には複数の内部電極20−2が存在する。
【0039】
この素子4のセラミック誘電体層22にはたとえば、BaTiO3 (チタン酸バリウム)系セラミックが用いられる。他の誘電体材料として、BaTiO3 系セラミックのBa(バリウム)の一部をCaやSrに置換し、またはTi(チタン)の一部をZrに置換した(Ba,Ca,Sr)(Ti,Zr)O3 系セラミックを用いてもよい。
【0040】
内部電極20には、Ag,Ag−Pd,Pd,Cuなどの貴金属、これらの合金の他、Ni、Alなどの卑金属を用いてもよく、これら貴金属や卑金属から適宜選択して用いればよい。
【0041】
外部電極6にはCu、Agなどの導電性金属を用いればよく、上地電極層6−2には半田付け可能な金属が好ましい。
【0042】
コンデンサ2の製造方法の一例によれば、セラミック誘電体層22の一例としてセラミック誘電体シートを形成し、その表面に複数の内部電極20を並べて塗布や印刷によって形成し、その上にセラミック誘電体層が形成される。このセラミック誘電体層の上に複数の内部電極20を積層されるように塗布や印刷によって形成し、その上にさらにセラミック誘電体層が形成される。このような積層を必要な容量に応じた枚数になるまで繰り返して、複数の素子が並んで構成される積層ブロック体が形成され、この積層ブロック体を焼成した後、積層ブロック体から素子4を切り出せばよい。たとえば、素子4は、1つの内部電極20を範囲とする素子チップ、または平面方向に複数の内部電極20たとえば、この実施の形態のように平面方向に2つの内部電極20を範囲とする素子チップのいずれでもよい。
【0043】
図3のBは、図1の IIIb− IIIb線断面を示している。既述の製造方法によれば、内部電極20として、交互に配置された内部電極20−1、20−2の縁部を素子4の縁面部に露出させることができる。
【0044】
素子4の各縁面部には下地電極層6−1が形成され、下地電極層6−1の一方には内部電極20−1が接続され、下地電極層6−1の他方には内部電極20−2が接続されている。各下地電極層6−1の上に上地電極層6−2が形成される。
【0045】
上地電極層6−2の上には既述の通り、リード線8−1または8−2が配置され、半田10によって接続された後、素子4、素子4上のリード線8−1、8−2、下地電極層6−1の縁部、上地電極層6−2の露出部が外装樹脂層16で被覆される。
【0046】
図4は、外装樹脂層16の一部を除いてコンデンサ2のリード線接続側面部を示している。
【0047】
上地電極層6−2には既述したように、たとえば、リード線8−1が上地電極層6−2の長手方向(Y軸方向)の素子端18側から二分の一幅内に設置され、半田10によって接続されている。この半田10はたとえば、長円形状であり、径幅W3、径幅W4を備えている。
【0048】
この半田10の領域上には外装樹脂層16が形成され、半田10は外装樹脂層16によって被覆されている。
【0049】
<第一の実施の形態の効果など>
この第一の実施の形態の特徴事項や利点を列挙すれば以下の通りである。
【0050】
(1) 素子4は複数の単位素子としてたとえば、2つの内部電極群4−1、4−2を備えており、各内部電極群4−1、4−2の静電容量をC1、C2とすれば、内部電極群4−1、4−2の並列化により、素子4の合成容量Cは、
C=C1+C2 ・・・(6)
となり、C>C1、C>C2であり、コンデンサ2の大容量化が図られる。つまり、単位素子である内部電極群を必要に応じて増加させれば、外部電極6での並列化と相まってさらなる大容量化が可能である。
【0051】
(2)合成容量Cを2つの内部電極群4−1、4−2を備えて得ることで、1つの内部電極群で得るよりも内部電極20の1層あたりの表面積を小さくでき、かつ、1つの内部電極群の積層枚数も少なくでき、電歪の影響を少なくできる。つまり、セラミックコンデンサの容量は内部電極の総面積に依存するので、大容量を得るためには、1層あたりの内部電極層の表面積を大きくするか、積層枚数を増やす必要がある。しかし、そのような構造にした場合、電歪の影響が大きくなる。電歪の影響を受けると、内部電極群積層方向に膨張する動きと、内部電極20がその中心側に引っ張られるように収縮方向の力が働く。このとき、1層あたりの内部電極層の表面積を大きくすると、中心側に収縮する力が大きくなり、積層枚数を増やすと積層方向に膨張する力が大きくなる。しかしながら、第一の実施の形態においては、2つ内部電極群4−1、4−2を用いることで、内部電極20の1層当たりの表面積を小さくし、かつ、1内部電極群あたりの積層枚数も抑える構造を採用しつつ、大容量化を図れる。
【0052】
(3) 素子4の長さAに対し、リード線8−1、8−2の配置領域の長さBがB≦A/2に設定されているので、素子4に対するリード線8−1、8−2の占める割合を減少させ、コンデンサ2の製品重量を小さくできる。つまり、コンデンサ2の軽量化とともにコンパクト化を図ることができる。体積に対する容量を拡大できる。
【0053】
(4) 素子4に対してリード線8−1、8−2の配置領域がリード線8−1、8−2の根元側にシフトしているので、コンデンサ2の軽量化とともに素子4の重心をリード線8−1、8−2の根元側に移動させることができ、製品重量や振動加速度による外力が素子4に作用しても、素子4の振動や振れを抑制でき、リード線8−1、8−2の破断を防止できる。
【0054】
(5) 素子4の外部電極6の一部である上地電極層6−2に対する各リード線8−1、8−2の配置領域を素子4の素子端18側にしたので、素子4の振動や振れを抑制でき、リード線8−1、8−2の破断を防止できる。
【0055】
(6) 素子4の内、内部電極群4−2の内部電極20に対応する部分にのみ、リード線8−1、8−2が接続されているため、電歪による接続部の欠陥を抑制できる。前述したように、素子4は電歪の影響により、変位する力が働く。このとき、リード線8−1、8−2の接続部は、内部電極20が接続面に対して幅方向に膨らむ力が働く。一方で、内部電極群4−1、4−2の内部電極20が配置されない素子4の中心部分は電歪の影響を受けず変位しない。リード線8−1、8−2の接続面が電歪の影響を受ける部分と受けない部分が順に配置された場合、リード線8−1、8−2の接続部全体でみたときに、変位量が異なる部分が多数存在し、接続箇所に影響を及ぼす可能性がある。しかし、素子4の下方部分にのみリード線8−1、8−2を接続させると電歪による変位量の差が小さく、接続部に影響を受け難く、接続強度が向上する。
【0056】
(7) また、素子4の長さAに対し、リード線8−1、8−2の接続の長さBがB≦A/2に設定されている場合には、電歪の影響を受けても接続強度を維持できる。たとえ、電歪変位量が大きくなり、内部電極20が配置されている部分に対応するリード線8−1、8−2との接続部の強度が低下しても、内部電極20が配置されておらず、電歪の影響を受けない素子4の中心部分のリード線8−1、8−2との接続部は接続強度に影響を受けず、セラミックコンデンサ全体として、接続強度を維持する。
【0057】
(8) 素子4の外部電極6の一部である上地電極層6−2に対する各リード線8−1、8−2の重なりおよび半田10の接続領域を狭くしたので、半田10に対する応力を軽減でき、リード線8−1、8−2の根元部分の接着強度を高め、素子4の振動や振れを抑制でき、リード線8−1、8−2の破断を防止できる。
【0058】
(9) 各リード線8−1、8−2の傾斜部14まで外装樹脂層16を設置したので、外装樹脂層16が持つ剛性によって素子4の素子端18と各リード線8−1、8−2の根元部分を補強でき、リード線8−1、8−2の根元部分の接着強度を高め、リード線8−1、8−2の根元部分への応力集中を防止でき、リード線8−1、8−2の破断を防止できる。また、応力によるセラミック誘電体層22のクラックも抑制できる。
【0059】
(10) 素子4中のセラミック誘導体などのセラミック誘電体層22とリード線8−1、8−2との間に熱膨張係数差があったとしても、リード線8−1、8−2の接続範囲が縮小化される分だけ加熱歪み幅を小さくでき、素子4のクラック発生を防止できる。
【0060】
(11) 半田付けされたリード線8−1、8−2の上から外装樹脂層16で素子4を被覆しているので、リード線8−1、8−2と外部電極6との接着面積の縮小を外装樹脂層16で補うことができ、素子4に対するリード線8−1、8−2の固定強度を高めることができる。
【0061】
(12) 素子4の各内部電極20−1、20−2はリード線接続部にある外部電極6の下地電極層6−1および上地電極層6−2で並列化されており、外部電極6に接続されるリード線8−1、8−2の接続範囲を縮小しても、コンデンサ特性を劣化させることなく、等価直列抵抗を低減することができる。
【0062】
(13) リード線8−1、8−2に外力が作用しても、リード線8−1、8−2の根元部分から素子4との接続部分に加わる応力を低減でき、リード線8−1、8−2の接続部分の劣化や、リード線8−1、8−2の破断などの損傷を防止できる。
【0063】
(14) 図2のAに示すように、下地電極層6−1の張出し部24を素子4の端面側に回り込ませているので、素子4に対する下地電極層6−1との固着性および一体性を高め、素子4と外部電極6との固着性を高めることができる。
【0064】
(15) 製品劣化を防止でき、コンデンサ2の電気的特性や堅牢性などを高め、製品の信頼性を高めることができる。
【0065】
〔第二の実施の形態〕
【0066】
図5は、第二の実施の形態に係るコンデンサ2の一部を示している。このコンデンサ2では、リード線8−1、8−2が配置される領域に外部電極6の上地電極層6−2が形成されている。つまり、リード線8−1、8−2が配置されない領域には、上地電極層6−2が形成されず、上地電極層6−2が存在しない下地電極層6−1のみの外部電極領域6−3が形成されている。
【0067】
この外部電極領域6−3には上地電極層6−2を形成することなく酸化処理により、下地電極層6−1の表面をたとえば、粗面化する。外部電極領域6−3には粗面化領域として粗面化面26が形成されている。この粗面化面26には、直接に外装樹脂層16が設置され、外装樹脂層16が粗面化面26に密着している。
【0068】
酸化処理は、下地電極層6−1を塗布、乾燥させてから、上地電極層6−2を塗布、乾燥した後に行う焼付け処理の際に、下地電極層6−1の露出面を酸化させることで実現しても良いし、下地電極層6−1を塗布、乾燥後に焼付け処理をして、酸化処理させた後、一部を露出させて上地電極層6−2を形成させることで、備えてもよい。
【0069】
<第二の実施の形態の効果など>
この第二の実施の形態の特徴事項や利点を列挙すれば以下の通りである。
【0070】
(1) 素子4に対する上地電極層6−2の形成範囲を小さくでき、銀などの電極材料を低減でき、製造コストを抑制できる。
【0071】
(2) 下地電極層6−1の粗面化により、その粗面化面26と外装樹脂層16との密着性が高められ、外装樹脂層16による素子4の防護性を高めることができる。
【0072】
(3) 外装樹脂層16と外部電極6との密着性と、外装樹脂層16が持つ剛性により、上地電極層6−2とリード線8−1、8−2との接合を補強でき、リード線8−1、8−2の破断などの損傷発生を防止できる。
【0073】
<実験結果>
【0074】
第一の実施の形態のように、素子4に対するリード線8−1、8−2の接続範囲を減少しても、リード線8−1、8−2の素子4に対する引っ張り強度が低下しないことが確認された。実験は、リード線8−1、8−2をそれぞれ反対方向に張力を加えた際に、外部電極6からリード線8−1、8−2が剥がれたときの引張り強度〔N〕を比較することで確認した。
【0075】
リード線8−1、8−2の上から素子4に外装樹脂層16を被覆したので、外装樹脂層16の厚さやその剛性に応じてリード線8−1、8−2の引っ張り強度が向上することが確認された。実測ではリード線8−1、8−2の引っ張り強度が2倍以上に高められることが確認された。
【0076】
第二の実施の形態のように、上地電極層6−2を形成しない領域にある下地電極層6−1の表面を粗面化し、外装樹脂層16を設置すると、下地電極層6−1に対する外装樹脂層16の密着強度が高まり、リード線8−1、8−2の素子4に対する引っ張り強度を増大させることが確認された。
【0077】
下地電極層6−1に対する外装樹脂層16の密着強度が高まり、外装樹脂層16が剥がれ難く、温度サイクル化でも外装樹脂層16のクラック発生頻度を低下できることが確認された。
【0078】
〔他の実施の形態〕
【0079】
(1) 上記実施の形態では、コンデンサの一例として積層セラミックコンデンサを例示したが、本発明は他のコンデンサに適用してもよい。
【0080】
(2) 上記実施の形態では、リード線8−1、8−2を配置しない範囲に上地電極層6−2を形成することなく、下地電極層6−1を露出させて粗面化しているが、これに限定されない。リード線8−1、8−2を配置しない範囲にも上地電極層6−2を形成し、この上地電極層6−2のうち、リード線8−1、8−2を配置しない範囲の表面を粗面化し、上地電極層6−2の粗面化面との外装樹脂層16との密着性を高めてもよい。
【0081】
(3) 上記実施の形態では、2つの素子として内部電極群4−1、4−2を備える構造としたが、1つの素子としてもよいし、3つの素子を備えるものでもよく、セラミックコンデンサの高さが高いものであれば、本発明の効果は得られる。特に、Y軸方向の幅W1よりAが大きい場合に有効である。
【0082】
(4) 上記実施の形態では、外部電極6が下地電極層6−1と上地電極層6−2を備える構成としたが、一層構造の外部電極や、二層以上の電極層を備える外部電極でよい。たとえば、内部電極との接続性を考慮し、銅電極層を形成した後、ニッケルメッキ層、錫メッキ層を順次形成してもよいし、銅電極層を形成した後、銀のフィラーを混在させた樹脂、ニッケルメッキ層、錫メッキ層を順次形成してもよい。
【0083】
以上説明したように、本発明の最も好ましい実施の形態等について説明した。本発明は、上記記載に限定されるものではない。特許請求の範囲に記載され、又は発明を実施するための形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能である。斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
【産業上の利用可能性】
【0084】
本発明のコンデンサ及びその製造方法は、素子に対してリード線の配置領域がリード線の根元側にシフトしているので、コンデンサの軽量化とともに素子の重心をリード線の根元側に移動させることができ、製品重量や振動加速度による外力が素子に作用しても、素子の振動や振れを抑制でき、リード線の破断を防止できるなど、有益である。
【符号の説明】
【0085】
2 コンデンサ
4 素子
4−1、4−2 内部電極群
6 外部電極
6−1 下地電極層
6−2 上地電極層
8−1、8−2 リード線
10 半田
12−1、12−2 屈曲部
14 傾斜部
16 外装樹脂層
16−1、16−2 延長部
18 素子端
20 内部電極
20−1、20−2 内部電極
22 セラミック誘電体層
24 張出し部
26 粗面化面

図1
図2
図3
図4
図5