特許 6622123 検査装置、検査方法およびプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6622123

(24)【登録日】2019年11月29日

(45)【発行日】2019年12月18日

(54)【発明の名称】検査装置、検査方法およびプログラム

(51)【国際特許分類】

   G06F 11/22 20060101AFI20191209BHJP

   G06F 11/28 20060101ALI20191209BHJP

   G06F 11/36 20060101ALI20191209BHJP

   G05B 23/02 20060101ALI20191209BHJP

【ＦＩ】

   G06F11/22 675F

   G06F11/22 673F

   G06F11/22 675E

   G06F11/28 199

   G06F11/36 136

   G05B23/02 V

【請求項の数】9

【全頁数】18

(21)【出願番号】特願2016-53059(P2016-53059)

(22)【出願日】2016年3月16日

(65)【公開番号】特開2017-167856(P2017-167856A)

(43)【公開日】2017年9月21日

【審査請求日】2018年4月19日

(73)【特許権者】

【識別番号】301063496

【氏名又は名称】東芝デジタルソリューションズ株式会社

(73)【特許権者】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】特許業務法人酒井国際特許事務所

(72)【発明者】

【氏名】梅田 謹公

(72)【発明者】

【氏名】荒木 大

(72)【発明者】

【氏名】中野 裕規

(72)【発明者】

【氏名】石川 周平

【審査官】 漆原 孝治

(56)【参考文献】

【文献】 特開２０１３−１６８０４５（ＪＰ，Ａ）

【文献】 特開平０５−１１９９８７（ＪＰ，Ａ）

【文献】 青木 翼，ＵＰＰＡＡＬによるモデル検査適用ガイドラインの作成，情報処理学会研究報告（２００８−ＳＥ−１５９），日本，社団法人情報処理学会，２００８年 ３月１７日，第2008巻,第29号，pp.203-210

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ １１／２２

Ｇ０５Ｂ ２３／０２

Ｇ０６Ｆ １１／２８

Ｇ０６Ｆ １１／３６

(57)【特許請求の範囲】

【請求項1】

特定のソフトウェアに基づく動作ログが示す時系列の動作が要求仕様通りの動作であるかを判定するための時制論理式における信号名または定数のうち少なくともいずれかを疑似的な記述とした疑似形式記述を入力する入力手段と、
疑似的な表現と、時制論理式の表現とを関連付ける対応情報を用いて、前記疑似形式記述の中の表現を、前記対応情報により関連付けられる時制論理式の表現に置き換えることにより第１時制論理式を生成する生成手段と、
前記動作ログについて、前記第１時制論理式を用いて、該第１時制論理式が示す時系列の動作となるか否かの判定を行う判定手段と、
を備えた検査装置。

【請求項2】

前記第１時制論理式から、前記判定手段による該第１時制論理式についての判定結果の妥当性を確認するための第２時制論理式に変換する第１変換手段を、さらに備え、
前記判定手段は、前記動作ログに対して、前記第１時制論理式および前記第２時制論理式を用いて、該第１時制論理式および該第２時制論理式それぞれが示す時系列の動作となるか否かの判定を行う請求項１に記載の検査装置。

【請求項3】

前記第１変換手段は、特定の時制論理式から、該特定の時制論理式についての前記判定結果の妥当性を確認する別の時制論理式に変換するための変換情報を用いて、前記第１時制論理式から前記第２時制論理式に変換する請求項２に記載の検査装置。

【請求項4】

前記対応情報は、前記特定のソフトウェア中の信号名の疑似的な表現と、前記信号名の時制論理式での表現とを関連付ける信号対応情報、および、前記特定のソフトウェア中の定数名の疑似的な表現と、前記定数の値とを関連付ける定数対応情報のうち少なくとも一方を含む請求項１に記載の検査装置。

【請求項5】

前記動作ログを、前記判定手段による判定に即した時系列データに変換する第２変換手段を、さらに備え、
前記判定手段は、前記時系列データに対して、前記第１時制論理式を用いて、該第１時制論理式が示す時系列の動作となるか否かの判定を行う請求項１に記載の検査装置。

【請求項6】

前記第２変換手段は、前記動作ログを、ＶＣＤ（Ｖａｌｕｅ Ｃｈａｎｇｅ Ｄｕｍｐ）形式の前記時系列データに変換する請求項５に記載の検査装置。

【請求項7】

前記判定手段は、判定結果を表示装置に表示させる請求項１に記載の検査装置。

【請求項8】

特定のソフトウェアに基づく動作ログが示す時系列の動作が要求仕様通りの動作であるかを判定するための時制論理式における信号名または定数のうち少なくともいずれかを疑似的な記述とした疑似形式記述を入力する入力ステップと、
疑似的な表現と、時制論理式の表現とを関連付ける対応情報を用いて、前記疑似形式記述の中の表現を、前記対応情報により関連付けられる時制論理式の表現に置き換えることにより第１時制論理式を生成する生成ステップと、
前記動作ログについて、前記第１時制論理式を用いて、該第１時制論理式が示す時系列の動作となるか否かの判定を行う判定ステップと、
を有する検査方法。

【請求項9】

コンピュータを、
特定のソフトウェアに基づく動作ログが示す時系列の動作が要求仕様通りの動作であるかを判定するための時制論理式における信号名または定数のうち少なくともいずれかを疑似的な記述とした疑似形式記述を入力する入力手段と、
疑似的な表現と、時制論理式の表現とを関連付ける対応情報を用いて、前記疑似形式記述の中の表現を、前記対応情報により関連付けられる時制論理式の表現に置き換えることにより第１時制論理式を生成する生成手段と、
前記動作ログについて、前記第１時制論理式を用いて、該第１時制論理式が示す時系列の動作となるか否かの判定を行う判定手段と、
して機能させるためのプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、検査装置、検査方法およびプログラムに関する。

【背景技術】

【0002】

制御ソフトウェアは、連続的に動作し続けることが通常であるため、その動作を検査するには、ある時刻における入力と出力とのペアが期待通りの値または状態であるかを判定するだけではなく、時系列的な信号の変化、および変化のタイミングが要求仕様通りであるかを判定する必要がある。従来は、制御ソフトウェアの時系列的な動作を検査するとき、テストケースを入力して検査対象を動かし、検査作業者が入出力信号の波形を目視で確認しながら人手で合否を判定していた。このため、制御ソフトウェアの動作を検査するのに手間がかかったり、確認漏れが生じやすい、といった問題があった。

【0003】

このような制御ソフトウェアの時系列的な動作を検査するための方式として、アサーションベース検証と呼ばれる方式がある。アサーションベース検証では、要求仕様をアサーションと呼ばれる時制（時相）論理式について形式記述をして、論理回路または制御ソフトウェアをシミュレーションしてアサーションを満足するかを動的に判定したり、時系列データについての動作ログに対して同様の合否判定を実施したりすることができる。

【0004】

このような、アサーションベース検証を採用した技術として、マイクロコンピュータの制御プログラムによる時系列的な動作に対するアサーションを満足するか否かを検証する検証装置が提案されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００８−１５２５４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

上述のような制御ソフトウェアの時系列的な動作を検査する前提としてアサーションを作成する必要があるが、アサーションは、アサーション記述言語であるＰＳＬ／ＳＴＬ（Ｐｒｏｐｅｒｔｙ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｌａｎｇｕａｇｅ／Ｓｉｇｕｎａｌ Ｔｅｍｐｏｒａｌ Ｌｏｇｉｃ）等の言語により作成する。しかしながら、要求仕様作成段階では、具体的な信号名、および時間制約等については未設計であり、かつ、アサーション記述言語でアサーションを作成する際にも作成者の相当の習熟が要求されるという問題があった。

【0007】

本発明は、上記に鑑みてなされたものであって、設計段階で作成したアサーションの疑似的な記述から、時制論理式を容易に作成することができる検査装置、検査方法およびプログラムを提供することを目的とする。

【課題を解決するための手段】

【0008】

実施形態の検査装置は、入力手段と、生成手段と、判定手段と、を備える。入力手段は、特定のソフトウェアに基づく動作ログが示す時系列の動作が要求仕様通りの動作であるかを判定するための時制論理式における信号名または定数のうち少なくともいずれかを疑似的な記述とした疑似形式記述を入力する。生成手段は、疑似的な表現と、時制論理式の表現とを関連付ける対応情報を用いて、疑似形式記述の中の表現を、対応情報により関連付けられる時制論理式の表現に置き換えることにより第１時制論理式を生成する。判定手段は、動作ログについて、第１時制論理式を用いて、第１時制論理式が示す時系列の動作となるか否かの判定を行う。

【図面の簡単な説明】

【0009】

【図1】第１の実施形態に係る検査装置のハードウェア構成の一例を示す図である。

【図2】第１の実施形態に係る検査装置の機能ブロックの構成の一例を示す図である。

【図3】第１の実施形態に係る検査装置のデータフローの一例を示す図である。

【図4】期待動作を示す疑似形式記述の一例を示す図である。

【図5】禁止動作を示す疑似形式記述の一例を示す図である。

【図6】信号表の一例を示す図である。

【図7】定数表の一例を示す図である。

【図8】期待動作を示す時制論理式の一例を示す図である。

【図9】禁止動作を示す時制論理式の一例を示す図である。

【図10】ＣＳＶ形式の時系列データの一例を示す図である。

【図11】ＶＣＤ形式の時系列データの一例を示す図である。

【図12】時系列データを波形表示した例を示す図である。

【図13】第１の実施形態に係る検査装置が出力する合否判定結果表の一例を示す図である。

【図14】第２の実施形態に係る検査装置の機能ブロックの構成の一例を示す図である。

【図15】第２の実施形態に係る検査装置のデータフローの一例を示す図である。

【図16】時制論理式から妥当性確認式へ変換するための変換表の一例を示す図である。

【図17】妥当性確認式の一例を示す図である。

【図18】第２の実施形態に係る検査装置が出力する合否判定結果表の一例を示す図である。

【発明を実施するための形態】

【0010】

以下の図面において、同一の部分には同一の符号が付してある。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる場合がある。したがって、具体的な厚みおよび寸法は以下の説明を参酌して判断すべきものである。

【0011】

（第１の実施形態）
図１は、第１の実施形態に係る検査装置のハードウェア構成の一例を示す図である。図１を参照しながら、検査装置の一例であるＰＣ１のハードウェア構成について説明する。

【0012】

図１に示すように、検査装置の一例であるＰＣ１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１２と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１３と、表示装置１４と、通信Ｉ／Ｆ１５と、補助記憶装置１６と、操作装置１７と、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）ドライブ１８と、を備えている。上述の各部は、アドレスバスおよびデータバス等のバス２０によって互いに通信可能に接続されている。

【0013】

ＣＰＵ１１は、ＰＣ１全体の動作を制御する演算装置である。ＲＯＭ１２は、ＣＰＵ１１が各機能を制御するために実行するＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）またはファームウェア等のプログラムを記憶する不揮発性記憶装置である。ＲＡＭ１３は、ＣＰＵ１１のワークメモリ等として機能する揮発性記憶装置である。

【0014】

表示装置１４は、ＣＰＵ１１により実行されているアプリケーションの画面等を表示する装置である。表示装置１４は、例えば、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）ディスプレイ、液晶ディスプレイ、または有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ等である。

【0015】

通信Ｉ／Ｆ１５は、外部機器と通信する装置である。通信Ｉ／Ｆ１５は、例えば、ＮＩＣ（Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｃａｒｄ）等の通信装置である。通信Ｉ／Ｆ１５の通信プロトコルとして、例えば、ＴＣＰ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｃｏｎｔｒｏｌ Ｐｒｏｔｏｃｏｌ）／ＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）またはＵＤＰ（Ｕｓｅｒ Ｄａｔａｇｒａｍ Ｐｒｏｔｏｃｏｌ）／ＩＰ等を適用できる。

【0016】

補助記憶装置１６は、プログラム、ソースコード、および各種データ等を蓄積して記憶する記憶装置である。補助記憶装置１６は、例えば、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、またはＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）等の記憶装置によって実現される。

【0017】

操作装置１７は、ユーザによってＣＰＵ１１に対して所定の処理を実行させるための操作入力を行う装置である。操作装置１７は、例えば、マウス、キーボード、テンキー、タッチパッド、またはタッチパネル等の操作入力装置である。

【0018】

ＤＶＤドライブ１８は、着脱自在な記憶媒体の一例としてのＤＶＤ−ＲＯＭ（ＤＶＤ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１９に対するデータの読み出し等を制御する装置である。なお、上述の着脱可能な記録媒体の他の例として、ＣＤ−Ｒ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅｃｏｒｄａｂｌｅ）、ＤＶＤ―Ｒ（ＤＶＤ Ｒｅｃｏｒｄａｂｌｅ）またはブルーレイディスク（登録商標）等のコンピュータで読み出しまたは書き込み可能な記録媒体であってもよい。

【0019】

図２は、第１の実施形態に係る検査装置の機能ブロックの構成の一例を示す図である。図２を参照しながら、ＰＣ１の機能ブロックの構成について説明する。

【0020】

図２に示すように、ＰＣ１は、各機能を実現する手段として、入力手段１０１と、時制論理式生成手段１０２（生成手段）と、記憶手段１０３と、時系列データ変換手段１０４（第２変換手段）と、合否判定手段１０５（判定手段）と、を有する。

【0021】

入力手段１０１は、後述する動作ログの時系列データの変化およびその変化のタイミングが要求仕様通りであるかを判定するためのアサーションと呼ばれる時制論理式を生成するために、時制論理式の疑似的な記述である疑似形式記述を入力する機能部である。入力手段１０１は、例えば、検査作業者により操作装置１７から操作入力された疑似形式記述を入力するものとしてもよく、または、予め作成され、かつ、記憶手段１０３に記憶された疑似形式記述を読み出して入力するものとしてもよい。

【0022】

時制論理式生成手段１０２は、入力手段１０１により入力された疑似形式記述、ならびに、後述する記憶手段１０３に記憶された信号表２１１（対応情報の一例、信号対応情報）および定数表２１２（対応情報の一例、定数対応情報）から、時制論理式（第１時制論理式）を生成する機能部である。

【0023】

記憶手段１０３は、プログラム、ソースコード、および後述する動作ログ等の各種データ等を記憶する機能である。また、記憶手段１０３は、上述のように、予め作成された疑似形式記述を記憶しているものとしてよい。記憶手段１０３は、図１に示す補助記憶装置１６によって実現される。

【0024】

時系列データ変換手段１０４は、記憶手段１０３に記憶された動作ログを読み出し、その動作ログを、後述する合否判定手段１０５による合否判定処理を行うために適したファイル形式の時系列データに変換する機能部である。動作ログから変換する時系列データのファイル形式としては、例えば、ＣＳＶ（Ｃｏｍｍａ−Ｓｅｐａｒａｔｅｄ Ｖａｌｕｅｓ）形式、またはＶＣＤ（Ｖａｌｕｅ Ｃｈａｎｇｅ Ｄｕｍｐ）形式等が挙げられる。また、ここで、動作ログとは、制御ソフトウェア（特定のソフトウェアの一例）のモデル上でシミュレーションを行った場合に出力されるデータログ、または、実際に制御ソフトウェアが実装された装置（例えば、車両等に搭載されるＥＣＵ（Ｅｎｇｉｎｅ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）等）が動作した場合に出力されるデータログ等を示す。

【0025】

合否判定手段１０５は、時系列データ変換手段１０４により変換された時系列データに対して、時制論理式生成手段１０２により生成された時制論理式を用いて、その時制論理式が示す時系列の動作となるか否かの合否判定処理を行う機能部である。

【0026】

上述の入力手段１０１、時制論理式生成手段１０２、時系列データ変換手段１０４および合否判定手段１０５は、図１に示すＣＰＵ１１が補助記憶装置１６等に記憶されたプログラムをＲＡＭ１３に読み出して実行することにより実現される。なお、入力手段１０１、時制論理式生成手段１０２、時系列データ変換手段１０４および合否判定手段１０５は、すべてがプログラムの実行により実現されることに限定されるものではなく、少なくとも一部がＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）またはＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のハードウェア回路によって実現されるものとしてもよい。

【0027】

また、図２に示す機能ブロックの構成は、機能を概念的に示したものであって、このような構成に限定されるものではない。例えば、図２で独立した機能部として図示した複数の機能部を、１つの機能部として構成してもよい。一方、図２の１つの機能部が有する機能を複数に分割し、複数の機能部として構成するものとしてもよい。

【0028】

図３は、第１の実施形態に係る検査装置のデータフローの一例を示す図である。図４は、期待動作を示す疑似形式記述の一例を示す図である。図５は、禁止動作を示す疑似形式記述の一例を示す図である。図６は、信号表の一例を示す図である。図７は、定数表の一例を示す図である。図８は、期待動作を示す時制論理式の一例を示す図である。図９は、禁止動作を示す時制論理式の一例を示す図である。図３〜９を参照しながら、本実施形態に係る検査装置（ＰＣ１）の時制論理式の生成動作について説明する。

【0029】

制御ソフトウェア（例えば、車両のＥＣＵに実装されるソフトウェア等）に対しては、その動作等を規定するための要求仕様があり、制御ソフトウェアを開発するためには、その要求仕様通りに動作するか否かを検査する必要がある。制御ソフトウェアが要求仕様通りの動作となっているか否かを検査するために、本実施形態に係る検査装置（ＰＣ１）は、上述のように、制御ソフトウェアについての動作のデータログである動作ログを検査対象とし、動作ログの時系列データの変化およびその変化のタイミングが要求仕様通りであるかを検査する。本実施形態では、動作ログの時系列データの変化およびその変化のタイミングが要求仕様通りであるかを検査するために、アサーションと呼ばれる時制論理式を生成して用いる。アサーションである時制論理式は、ＰＳＬ／ＳＴＬ等のアサーション記述言語で表される。

【0030】

まず、検査作業者は、要求仕様に基づく動作となっているか否かを判定するための時制論理式の疑似的な記述である疑似形式記述２０１を作成する。この場合、検査作業者は、疑似形式記述２０１を、操作装置１７から直接操作入力するものとしてもよく、または、操作入力した１または複数の疑似形式記述２０１を、記憶手段１０３に記憶させるものとしてもよい。入力手段１０１は、操作装置１７から操作入力された疑似形式記述２０１、または、記憶手段１０３に記憶された疑似形式記述２０１を読み出して入力し、入力した疑似形式記述２０１を時制論理式生成手段１０２に送る。なお、疑似形式記述２０１の記憶先はＰＣ１内の記憶手段１０３に限定されるものではなく、ＰＣ１の外部の装置（例えば、外部の記憶装置または外部のサーバ装置等）に記憶されるものとしてもよい。この場合、入力手段１０１は、外部の装置から通信Ｉ／Ｆ１５を介して疑似形式記述２０１を読み出して入力するものとすればよい。

【0031】

例えば、図４に、入力手段１０１により入力される疑似形式記述２０１の一例として、疑似形式記述２０１ａを示す。図４に示す疑似形式記述２０１ａは、上述のＰＳＬ／ＳＴＬの形式に則った記述形式を採用している。図４に示す疑似形式記述２０１ａの「ｔ０１」は、アサーションである疑似形式記述２０１ａの識別情報を示す。「ａｓｓｅｒｔ」は、疑似形式記述２０１ａがアサーションであることを示す。「ａｌｗａｙｓ（）」は、括弧内に示す式（動作）が常に成り立つことを示す。「ｒｉｓｅ（）」は、括弧内の式または信号が真になる（立ち上がる）ことを示す。「ｅｖｅｎｔｕａｌｌｙ［Ａ：Ｂ］（）」は、「Ａ」から「Ｂ」の間に、括弧内の式が真になることを示す。すなわち、疑似形式記述２０１ａは、「駆動信号の立ち上がりから３周期以内に、駆動信号が発生する、ということが常に成り立つ」という時系列的な動作を示す。

【0032】

図４では、要求仕様として期待される動作（期待動作）を示す疑似的な時制論理式としての疑似形式記述２０１ａを示した。図５に、入力手段１０１により入力される疑似形式記述２０１の別の例として、疑似形式記述２０１ｂを示す。図５に示す疑似形式記述２０１ｂの「ａｌｗａｙｓ［Ａ：Ｂ］（）」は、括弧内の式が真になる期間が「Ａ」から「Ｂ」の間継続することを示す。すなわち、疑似形式記述２０１ｂは、「駆動信号の立ち上がりから、１０１［ｍｓ］以上にわたって駆動要求がオフの状態が続く、という動作を少なくとも１つ含む」という時系列的な動作を示し、要求仕様として禁止される動作（禁止動作）を示す疑似的な時制論理式を示す。

【0033】

制御ソフトウェアの設計仕様作成等の段階では、具体的な信号名（プログラムコード中の変数名等）および定数の値等が決定していない場合がある。そこで、本実施形態では、具体的な信号名および定数の値が決定していなくても、図４および５の疑似形式記述２０１ａ、２０１ｂが示すように、「駆動信号」、「駆動要求」、「３周期」というように日本語での記述のように人間が分かりやすい表現を許容する疑似形式記述を、検査作業者は作成することが可能となっている。したがって、検査作業者は、合否判定手段１０５が合否判定の処理を行うために必要となる時制論理式を直接作成する必要がない。

【0034】

次に、時制論理式生成手段１０２は、入力手段１０１から、入力された疑似形式記述２０１を受け取り、さらに、記憶手段１０３に記憶された信号表２１１および定数表２１２を参照する。なお、信号表２１１および定数表２１２の記憶先はＰＣ１内の記憶手段１０３に限定されるものではなく、ＰＣ１の外部の装置（例えば、外部の記憶装置または外部のサーバ装置等）に記憶されるものとしてもよい。この場合、時制論理式生成手段１０２は、通信Ｉ／Ｆ１５を介して、外部の装置に記憶された信号表２１１および定数表２１２を参照するものとすればよい。

【0035】

信号表２１１は、制御ソフトウェアの設計仕様作成等の段階で作成された疑似形式記述２０１中で表現された信号名（仕様記述時の信号名）と、制御ソフトウェアのコード中で用いられる英数表記の信号名（変数名）と、その信号（変数）のデータ型とを関連付ける表である。例えば、図６に、時制論理式生成手段１０２に参照される信号表２１１の一例として、信号表２１１ａを示す。図６の信号表２１１ａが示すように、例えば、疑似形式記述２０１ａの信号名「駆動信号」は、制御ソフトウェアのコード中で用いられる信号名として「ｄ＿ｓｔａｒｔ」と定義され、その信号（変数）のデータ型が「ｂ」（ブール値）であることを示す。また、例えば、信号名「速度」は、制御ソフトウェアのコード中で用いられる信号名として「ｖｅｌ」と定義され、その信号（変数）のデータ型が「ａ」（アナログ値（実数値））であることを示す。

【0036】

また、定数表２１２は、制御ソフトウェアの設計仕様作成等の段階で作成された疑似形式記述２０１中で表現された定数名（仕様記述時の定数名）と、制御ソフトウェアのコード中で用いられる英数表記の定数名と、その定数の値とを関連付ける表である。例えば、図７に、時制論理式生成手段１０２に参照される定数表２１２の一例として、定数表２１２ａを示す。図７の定数表２１２ａが示すように、例えば、疑似形式記述２０１ａの定数名「周期」は、制御ソフトウェアのコード中で用いられる定数名として「Ｔ」と定義され、その値が「１６」であること示す。

【0037】

すなわち、信号表２１１および定数表２１２は、制御ソフトウェアについての一通りの開発が終了し、その過程で作成された、疑似形式記述２０１中の表現と、信号名、定数名、型、および値等を関連付ける表である。時制論理式生成手段１０２は、疑似形式記述２０１中の表現を、信号表２１１および定数表２１２により関連付けられる信号名および型、ならびに、値で置き換えることによって、アサーションである時制論理式２２１を生成する。

【0038】

例えば、時制論理式生成手段１０２が、図４に示した疑似形式記述２０１ａ（期待動作）から、図６および７に示した信号表２１１ａ、および定数表２１２ａを用いて、時制論理式２２１の一例である図８に示す時制論理式２２１ａを生成する場合、具体的に以下のような置き換えを行う。まず、時制論理式生成手段１０２は、信号表２１１ａを参照して、疑似形式記述２０１ａの「駆動信号」という信号名を、図８に示すように「ｂ：ｄ＿ｓｔａｒｔ」のようにブール値およびコード中の信号名に置き換える。同様に、時制論理式生成手段１０２は、信号表２１１ａを参照して、疑似形式記述２０１ａの「駆動要求」という信号名を、「ｂ：ｄ＿ｒｅｑ」のようにブール値およびコード中の信号名に置き換える。さらに、時制論理式生成手段１０２は、疑似形式記述２０１ａの「３周期」という表現を、定数表２１２ａを参照して、定数名「周期」が、コード中では定数名「Ｔ」であり、その値が「１６」であることを把握し、３×１８＝４８［ｍｓ］を示すものとして、「４８」という値に置き換える。このような時制論理式生成手段１０２による置き換えによって生成された時制論理式２２１ａは、「ブール値である信号ｄ＿ｓｔａｒｔの立ち上がりから４８［ｍｓ］以内に、ブール値である信号ｄ＿ｒｅｑが発生する、ということが常に成り立つ」という時系列的な動作を示す期待動作のアサーションとなる。

【0039】

同様に、時制論理式生成手段１０２は、図５に示す疑似形式記述２０１ｂ（禁止動作）から、図６および７に示した信号表２１１ａ、および定数表２１２ａを用いて、時制論理式２２１の一例である図９に示す時制論理式２２１ｂを生成する。時制論理式生成手段１０２による置き換えによって生成された時制論理式２２１ｂは、「ブール値である信号ｄ＿ｓｔａｒｔの立ち上がりから、１０１［ｍｓ］以上にわたってブール値であるｄ＿ｒｅｑがオフの状態が続く、という動作を少なくとも１つ含む」という時系列的な動作を示す禁止動作のアサーションとなる。

【0040】

なお、疑似形式記述２０１は、アサーション記述言語であるＰＳＬ／ＳＴＬ等の形式に即した記述で必ずしも作成する必要はなく、例えば、同じくアサーション記述言語であるＳＶＡ（Ｓｙｓｔｅｍ Ｖｅｒｉｌｏｇ Ａｓｓｅｒｔｉｏｎｓ）等の形式に即した記述であってもよく、時制論理式生成手段１０２により最終的に時制論理式が生成できるような疑似的な時制論理式を表す記述であればよい。

【0041】

また、時制論理式生成手段１０２は、疑似形式記述２０１中の表現を、信号表２１１および定数表２１２により信号名、定数名、型、および値等で置き換えるものとしているが、置き換えに利用する表として信号表２１１および定数表２１２に限定されるものではない。例えば、信号表２１１および定数表２１２の少なくとも一方を用いて置き換えに利用するものとしてもよい。また、例えば、疑似形式記述２０１の作成段階では決定されていない信号名および定数名を、人間が分かりやすい日本語表現により表すのみとしていたが、その他のシンボル（例えば、「ａｌｗａｙｓ」、「ｒｉｓｅ」、および「ｅｖｅｎｔｕａｌｌｙ」等）を日本語で表現して疑似形式記述２０１を作成可能としてもよい。この場合、別途、これらのシンボルの日本語表現と、そのシンボルとを関連付ける表を用意し、時制論理式生成手段１０２は、その表を参照して、疑似形式記述２０１のこれらの日本語表現を、対応するシンボルに置き換えて時制論理式２２１を生成するものとすればよい。

【0042】

図１０は、ＣＳＶ形式の時系列データの一例を示す図である。図１１は、ＶＣＤ形式の時系列データの一例を示す図である。図１２は、時系列データを波形表示した例を示す図である。図３および１０〜１２を参照しながら、本実施形態に係る検査装置（ＰＣ１）の動作ログから時系列データへの変換動作について説明する。

【0043】

図３に示すように、時系列データ変換手段１０４は、記憶手段１０３に記憶された動作ログ２３１のデータを読み出し、その動作ログ２３１を、合否判定手段１０５による合否判定処理を行うために適したファイル形式の時系列データ２４１に変換する。なお、動作ログ２３１の記憶先はＰＣ１内の記憶手段１０３に限定されるものではなく、ＰＣ１の外部の装置（例えば、外部の記憶装置または外部のサーバ装置等）に記憶されるものとしてもよい。この場合、時系列データ変換手段１０４は、通信Ｉ／Ｆ１５を介して、外部の装置に記憶された動作ログ２３１を読み出すものとすればよい。

【0044】

例えば、図１０に、時系列データ変換手段１０４により変換される時系列データ２４１の一例として、ＣＳＶ形式の時系列データ２４１ａを示し、図１１に、同様に時系列データ２４１の一例として、ＶＣＤ形式の時系列データ２４１ｂを示す。また、図１２は、時系列データ変換手段１０４により変換される動作ログが示す各信号の動作を波形表示した例を示したものであり、具体的には、図１０の時系列データ２４１ａまたは図１１の時系列データ２４１ｂが示す「駆動要求」、「駆動信号Ａ」および「駆動信号Ｂ」の波形を示したものである。図１０に示すＣＳＶ形式の時系列データ２４１ａは、テキスト形式のファイルフォーマットであり、サンプリング時間１００［ｍｓ］ごとに、全信号（図１０の例では、「駆動要求」、「駆動信号Ａ」および「駆動信号Ｂ」）の値を記録している。一方、図１１に示すＶＣＤ形式の時系列データ２４１ｂは、同様にテキスト形式のファイルフォーマットであるが、変化していないサンプリング時間のデータを間引いて記憶する。例えば、図１０に示す時系列データ２４１ａにおいて、時間３００［ｍｓ］に対応する各信号の値は、時間２００［ｍｓ］に対応する各信号の値と比較して変化がないため、図１１に示す時系列データ２４１ｂのように、時間３００［ｍｓ］に対応するデータを間引いて保存する。このように、動作ログをＶＣＤ形式の時系列データに変換することによって、ＣＳＶ形式の時系列データに変換するよりファイルサイズを小さくすることができるという利点がある。なお、時系列データ変換手段１０４によって変換される時系列データ２４１のファイル形式は、上述のＣＳＶ形式またはＶＣＤ形式に限定されるものではなく、合否判定手段１０５における合否判定処理に適用できるファイル形式であればいずれの形式であってもよい。

【0045】

図１３は、第１の実施形態に係る検査装置が出力する合否判定結果表の一例を示す図である。図３および１３を参照しながら、本実施形態に係る検査装置（ＰＣ１）の合否判定処理について説明する。

【0046】

合否判定手段１０５は、時系列データ変換手段１０４により変換された時系列データ２４１に対して、時制論理式生成手段１０２により生成された時制論理式を用いて、その時制論理式が示す時系列の動作となるか否かの合否判定処理を行う。例えば、合否判定手段１０５は、時系列データに対して、図８に示す時制論理式２２１ａを用いて合否判定処理を行った場合、その時系列データが、時制論理式２２１ａが示す期待動作となるか否かの合否を判定する。そして、合否判定手段１０５は、時系列データが、時制論理式２２１ａが示す通りの時系列の動作となる場合、要求仕様通りに時系列的な信号の変化、および変化のタイミングで動作すると判定することができる。一方、合否判定手段１０５は、時系列データに対して、図９に示す時制論理式２２１ｂを用いて合否判定処理を行った場合、その時系列データが、時制論理式２２１ｂが示す禁止動作となるか否かの合否を判定する。そして、合否判定手段１０５は、時系列データが、時制論理式２２１ｂが示す通りの時系列の動作となる場合、要求仕様通りではない動作を少なくとも１つは含むと判定することができる。

【0047】

そして、合否判定手段１０５は、時系列データ変換手段１０４により変換された時系列データに対して、時制論理式生成手段１０２により生成された１以上のアサーションごとに合否の判定を行い、その合否の判定結果を示す合否判定結果表２５１を出力する。例えば、図１３に、合否判定手段１０５により出力される合否判定結果表２５１の一例として、合否判定結果表２５１ａを示す。図１３に示す合否判定結果表２５１ａでは、アサーション（時制論理式）「ｔ０１」〜「ｔ０３」の合否判定の結果（「判定結果」）が「合」（合格）であり、アサーション「ｔ０４」および「ｔ０５」の合否判定の結果が「否」（不合格）であることが示されている。また、合否判定結果表２５１ａでは、合否判定の結果が「否」である場合、そのアサーションが示す時系列の動作から外れたときの時刻（「違反時刻」）を、関連付けて出力するものとしている。例えば、合否判定結果表２５１ａでは、アサーション「ｔ０４」に対する合否の結果が「否」であり、アサーション「ｔ０４」が示す時系列の動作から外れたとき、すなわち、その時系列の動作を満たさなくなったときの動作ログ上の時刻である「４００」を関連付けて出力される。例えば、動作ログ上の時間単位が［ｍｓ］である場合は、動作ログの開始時刻から４００［ｍｓ］経過時点で、アサーション「ｔ０４」が示す時系列の動作から外れたということが分かる。なお、合否判定手段１０５により出力される合否判定結果表２５１は、判定結果を示すファイルとして記憶手段１０３に記憶させるものとしてもよく、または、表示装置１４に判定結果を表示するものとしてもよい。このように、検査作業者および設計者は、各アサーションに対する違反について、違反した時点の各信号の値をそれぞれ確認することで、違反の原因の究明に役立てることができる。

【0048】

以上のように、検査作業者により簡易な表現で作成されたアサーションを示す疑似形式記述２０１から、時制論理式生成手段１０２により時制論理式２２１が生成され、制御ソフトウェアの動作ログに基づく時系列データに対して、時制論理式２２１を用いた時系列的な動作の合否判定を行うものとしている。これによって、時制論理式２２１を直接作成する必要がなく、簡易な表現で作成可能な疑似形式記述２０１を作成し、検査装置（ＰＣ１）に入力することによって、その疑似形式記述２０１に対応するアサーションである時制論理式２２１を自動で生成することができる。すなわち、アサーション（時制論理式）の疑似的な記述から、時制論理式２２１を容易に作成することができる。よって、制御ソフトウェアの動作ログに対するアサーションによる時系列的な動作の検査を容易に行うことができ、制御ソフトウェアに対する検査工数を削減することができる。

【0049】

（第２の実施形態）
第２の実施形態に係る検査装置について、第１の実施形態に係る検査装置（ＰＣ１）と相違する点を中心に説明する。本実施形態では、生成した時制論理式の合否判定結果が妥当であるか否かを判定するためのアサーション（時制論理式）である妥当性確認式を求め、この妥当性確認式も利用して、動作ログに対して時系列的な動作の合否判定を行う処理について説明する。なお、本実施形態に係る検査装置のハードウェア構成は、第１の実施形態と同様である。

【0050】

図１４は、第２の実施形態に係る検査装置の機能ブロックの構成の一例を示す図である。図１４を参照しながら、ＰＣ１ａの機能ブロックの構成について説明する。

【0051】

図１４に示すように、ＰＣ１ａは、各機能を実現する手段として、入力手段１０１と、時制論理式生成手段１０２（生成手段）と、記憶手段１０３と、時系列データ変換手段１０４（第２変換手段）と、合否判定手段１０５ａ（判定手段）と、確認式変換手段１０６（第１変換手段）と、を有する。なお、入力手段１０１、時制論理式生成手段１０２、記憶手段１０３、および時系列データ変換手段１０４は、第１の実施の形態と同様の動作である。

【0052】

確認式変換手段１０６は、時制論理式生成手段１０２により生成された時制論理式（第１時制論理式）から、後述する変換表に基づいて、妥当性確認式（第２時制論理式）に変換する機能部である。

【0053】

合否判定手段１０５ａは、時系列データ変換手段１０４により変換された時系列データに対して、時制論理式生成手段１０２により生成された時制論理式、および確認式変換手段１０６により変換された妥当性確認式を用いて、その時制論理式および妥当性確認式が示す時系列の動作となるか否かの合否判定処理を行う機能部である。

【0054】

上述の入力手段１０１、時制論理式生成手段１０２、時系列データ変換手段１０４、合否判定手段１０５ａ、および確認式変換手段１０６は、図１に示すＣＰＵ１１が補助記憶装置１６等に記憶されたプログラムをＲＡＭ１３に読み出して実行することにより実現される。なお、入力手段１０１、時制論理式生成手段１０２、時系列データ変換手段１０４、合否判定手段１０５ａ、および確認式変換手段１０６は、すべてがプログラムの実行により実現されることに限定されるものではなく、少なくとも一部がＡＳＩＣまたはＦＰＧＡ等のハードウェア回路によって実現されるものとしてもよい。

【0055】

また、図１４に示す機能ブロックの構成は、機能を概念的に示したものであって、このような構成に限定されるものではない。例えば、図１４で独立した機能部として図示した複数の機能部を、１つの機能部として構成してもよい。一方、図１４の１つの機能部が有する機能を複数に分割し、複数の機能部として構成するものとしてもよい。

【0056】

図１５は、第２の実施形態に係る検査装置のデータフローの一例を示す図である。図１６は、時制論理式から妥当性確認式へ変換するための変換表の一例を示す図である。図１７は、妥当性確認式の一例を示す図である。図１５〜１７を参照しながら、本実施形態に係る検査装置（ＰＣ１ａ）の妥当性確認式の変換動作について説明する。

【0057】

確認式変換手段１０６は、時制論理式生成手段１０２から、生成された時制論理式を受け取り、さらに、記憶手段１０３に記憶された変換表２６１（変換情報）を参照する。なお、変換表２６１の記憶先はＰＣ１ａ内の記憶手段１０３に限定されるものではなく、ＰＣ１ａの外部の装置（例えば、外部の記憶装置または外部のサーバ装置等）に記憶されるものとしてもよい。この場合、確認式変換手段１０６は、通信Ｉ／Ｆ１５を介して、外部の装置に記憶された変換表２６１を参照するものとすればよい。

【0058】

変換表２６１は、時制論理式生成手段１０２により作成される時制論理式（アサーション）から妥当性確認式（アサーション）を変換するための表である。例えば、図１６に、確認式変換手段１０６に参照される変換表２６１の一例として、変換表２６１ａを示すまず、図１６の変換表２６１ａに示す時制論理式（アサーション）について説明する。変換表２６１ａの「Ｐ −＞ Ｑ」は、Ｐが成立してからＱが成立することを示す時制論理式である。「ｒｉｓｅ（Ｐ）」は、Ｐが真になる（立ち上がる）ことを示す時制論理式である。「ｆａｌｌ（Ｐ）」は、Ｐが真ではなくなる（立ち下がる）ことを示す時制論理式である。「Ｐ ｕｎｔｉｌ Ｑ」は、Ｑが成り立つまでＰが成り立つことを示す時制論理式である。「Ｐ ｓｉｎｃｅ Ｑ」は、Ｑが成り立って以来、Ｐが成り立つことを示す時制論理式である。

【0059】

次に、図１６の変換表２６１ａに示す時制論理式（アサーション）から変換する妥当性確認式（アサーション）について説明する。時制論理式「Ｐ −＞ Ｑ」から変換される妥当性確認式は、「ｅｖｅｎｔｕａｌｌｙ（Ｐ）」であり、いつかはＰが真になることを示すアサーションである。時制論理式「ｒｉｓｅ（Ｐ）」から変換される妥当性確認式は、「ｅｖｅｎｔｕａｌｌｙ（ｒｉｓｅ（Ｐ））」であり、いつかはＰが真になることを示すアサーションである。時制論理式「ｆａｌｌ（Ｐ）」から変換される妥当性確認式は、「ｅｖｅｎｔｕａｌｌｙ（ｆａｌｌ（Ｐ））」であり、いつかはＰが真ではなくなることを示すアサーションである。時制論理式「Ｐ ｕｎｔｉｌ Ｑ」から変換される妥当性確認式は、「ｅｖｅｎｔｕａｌｌｙ（Ｐ）」である。時制論理式「Ｐ ｓｉｎｃｅ Ｑ」から変換される妥当性確認式も、「ｅｖｅｎｔｕａｌｌｙ（Ｐ）」である。なお、図１６の変換表２６１ａが示す時制論理式、およびその時制論理式から変換される妥当性確認式は一例を示すものであり、これに限定されるものではない。

【0060】

次に、確認式変換手段１０６は、時制論理式生成手段１０２により生成された時制論理式２２１から、記憶手段１０３に記憶された変換表２６１に基づいて、妥当性確認式２２２に変換する。例えば、確認式変換手段１０６は、図８に示す時制論理式２２１ａについて、変換表２６１ａを用いると、図１７に示す妥当性確認式２２２ａに変換することができる。妥当性確認式２２２ａもアサーションであるので、「ｔ０１ｖ」は、アサーションである妥当性確認式２２２ａの識別情報を示す。確認式変換手段１０６により時制論理式２２１ａから変換された妥当性確認式２２２ａは、「ブール値である信号ｄ＿ｓｔａｒｔがいつかは立ち上がる（真になる）」という時系列的な動作を示す。

【0061】

ここで、妥当性確認式の役割について詳述する。例えば、図８に示す時制論理式２２１ａを用いて合否判定手段１０５ａによる合否判定処理を行った場合、「ブール値である信号ｄ＿ｓｔａｒｔの立ち上がりから４８［ｍｓ］以内に、ブール値である信号ｄ＿ｒｅｑが発生する、ということが常に成り立つ」という時系列的な動作を示すことが確認されれば、「合」（合格）の判定がなされる。一方、時制論理式２２１ａは、信号ｄ＿ｓｔａｒｔが立ち上がった場合における動作を規定しているものであり、信号ｄ＿ｓｔａｒｔ立ち上がらない場合も当然想定されるが、この場合も、時制論理式２２１ａが示す動作に違反するわけではないので、合否判定処理の判定結果としては「合」（合格）の判定がなされる。すなわち、時制論理式２２１ａ自体が期待する動作としては、「ブール値である信号ｄ＿ｓｔａｒｔの立ち上がりから４８［ｍｓ］以内に、ブール値である信号ｄ＿ｒｅｑが発生する、ということが常に成り立つ」という動作であるが、一方で、信号ｄ＿ｓｔａｒｔが立ち上がらない動作の場合も合否判定処理の判定結果としては「合」（合格）となるので、本来この時制論理式２２１ａが規定する動作の通りに動くか否かという観点では、判定結果として妥当性を欠くことになる。そこで、時制論理式２２１ａだけでなく、確認式変換手段１０６により時制論理式２２１ａから変換された妥当性確認式２２２ａも併せて用いることにより合否判定処理を行うことによって、時制論理式２２１ａの合否判定結果に妥当性を持たせることができる。

【0062】

例えば、時制論理式２２１ａの合否判定の結果が「合」である場合、「ブール値である信号ｄ＿ｓｔａｒｔの立ち上がりから４８［ｍｓ］以内に、ブール値である信号ｄ＿ｒｅｑが発生する、ということが常に成り立つ」という動作であるのか、単に「信号ｄ＿ｓｔａｒｔが立ち上がらない」という動作であるのかは、上述のように判別がつかないので、時制論理式２２１ａの単体の合否判定結果自体は妥当性に欠ける。ここで、さらに、時制論理式２２１ａから変換した妥当性確認式２２２ａについて合否判定処理を行い、合否判定の結果が「合」となった場合、時系列データが「ブール値である信号ｄ＿ｓｔａｒｔがいつかは立ち上がる（真になる）」という動作に違反しないことが保証される。すなわち、時系列データが示す動作の中で、信号ｄ＿ｓｔａｒｔが立ち上がるタイミングが存在するということになり、かつ、時制論理式２２１ａの合否判定の結果が「合」であるので、「信号ｄ＿ｓｔａｒｔ立ち上がらない」という動作は排除され、「ブール値である信号ｄ＿ｓｔａｒｔの立ち上がりから４８［ｍｓ］以内に、ブール値である信号ｄ＿ｒｅｑが発生する、ということが常に成り立つ」という動作が実現されていることが保証されることになり、妥当性確認式２２２ａの合否判定の結果と併せると、時制論理式２２１ａの合否判定の結果の妥当性が備わることになる。

【0063】

図１８は、第２の実施形態に係る検査装置が出力する合否判定結果表の一例を示す図である。図３および１８を参照しながら、本実施形態に係る検査装置（ＰＣ１ａ）の合否判定処理について説明する。

【0064】

合否判定手段１０５ａは、時系列データ変換手段１０４により変換された時系列データに対して、時制論理式生成手段１０２により生成された時制論理式、および確認式変換手段１０６により変換された妥当性確認式を用いて、その時制論理式および妥当性確認式が示す時系列の動作となるか否かの合否判定処理を行う。そして、合否判定手段１０５ａは、時系列データ変換手段１０４により変換された時系列データに対して、時制論理式生成手段１０２より生成された１以上の時制論理式ごとに合否の判定を行い、さらに、これらの時制論理式のうち少なくともいずれかから確認式変換手段１０６により変換された妥当性確認式についても合否の判定を行い、その合否の判定結果を示す合否判定結果表２５１を出力する。例えば、図１８に、合否判定手段１０５ａにより出力される合否判定結果表２５１の一例として、合否判定結果表２５１ｂを示す。

【0065】

図１８に示す合否判定結果表２５１ｂでは、時制論理式（アサーション）「ｔ０１」および「ｔ０２」の合否判定の結果（「判定結果」）が「合」（合格）であり、時制論理式（アサーション）「ｔ０３」の合否判定の結果が「否」（不合格）であることが示されている。また、妥当性確認式（アサーション）「ｔ０１ｖ」の合否判定の結果が「否」（不合格）であり、妥当性確認式（アサーション）「ｔ０２ｖ」の合否判定の結果が「合」（合格）であることが示されている。また、合否判定結果表２５１ｂでは、合否の結果が「否」である場合、そのアサーションが示す時系列の動作から外れたときの時刻（「違反時刻」）を、関連付けて出力するものとしている。ここで、例えば、時制論理式「ｔ０１」が上述の図８に示す時制論理式２２１ａであり、妥当性確認式「ｔ０１ｖ」が上述の図１７に示す妥当性確認式２２２ａであるものとする。この場合、妥当性確認式「ｔ０１ｖ」の合否判定の結果は「否」であるので、時系列データが「ブール値である信号ｄ＿ｓｔａｒｔがいつかは立ち上がる（真になる）」という動作に違反する、すなわち、「ブール値である信号ｄ＿ｓｔａｒｔは常に立ち上がらない」ということが判断できる。この妥当性確認式「ｔ０１ｖ」の合否判定の結果を踏まえた場合、時制論理式「ｔ０１」の合否判定の結果は「合」であるので、時系列データは「ブール値である信号ｄ＿ｓｔａｒｔの立ち上がりから４８［ｍｓ］以内に、ブール値である信号ｄ＿ｒｅｑが発生する、ということが常に成り立つ」という動作には違反しないが、妥当性確認式「ｔ０１ｖ」の合否判定により「ブール値である信号ｄ＿ｓｔａｒｔは常に立ち上がらない」という動作がわかっているので、時制論理式「ｔ０１」の「合」という判定結果は、検査対象として適切な動作ログに対するものではない、すなわち、「ブール値である信号ｄ＿ｓｔａｒｔが少なくとも一度は立ち上がる」動作ログに対するものではない、ということが分かる。

【0066】

以上のように、時制論理式生成手段１０２により生成された時制論理式単体の合否判定手段１０５ａによる合否判定の結果では妥当性に欠ける場合、その時制論理式から確認式変換手段１０６により変換される妥当性確認式に対する合否判定の結果を組み合わせることによって、時制論理式の合否判定について妥当性を備えた結果を得ることが可能になる。また、本実施形態に係る検査装置（ＰＣ１ａ）が、第１の実施形態の検査装置（ＰＣ１）と同様な効果を奏することは言うまでもない。

【0067】

なお、上述の各実施形態に係る検査装置（ＰＣ１、ＰＣ１ａ）で実行されるプログラムは、ＲＯＭ等に予め組み込まれて提供されるものとしてもよい。また、上述の各実施形態に係る検査装置（ＰＣ１、ＰＣ１ａ）で実行されるプログラムは、インストール可能な形式または実行可能な形式のファイルでＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅｃｏｒｄａｂｌｅ）、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録してコンピュータプログラムプロダクトとして提供されるように構成してもよい。

【0068】

さらに、上述の各実施形態に係る検査装置（ＰＣ１、ＰＣ１ａ）で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、上述の各実施形態に係る検査装置（ＰＣ１、ＰＣ１ａ）で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。

【0069】

また、上述の各実施形態の検査装置（ＰＣ１、ＰＣ１ａ）で実行されるプログラムは、コンピュータを上述した各機能部として機能させ得る。このコンピュータは、ＣＰＵ１１がコンピュータ読取可能な記憶媒体からプログラムを主記憶装置（ＲＡＭ１３）上に読み出して実行することができる。

【0070】

本発明の各実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換えおよび変更を行うことができる。これらの実施形態は、発明の範囲および要旨に含まれるとともに、特許請求の範囲に記載された発明およびその均等の範囲に含まれる。

【符号の説明】

【0071】

１、１ａ ＰＣ
１１ ＣＰＵ
１２ ＲＯＭ
１３ ＲＡＭ
１４ 表示装置
１５ 通信Ｉ／Ｆ
１６ 補助記憶装置
１７ 操作装置
１８ ＤＶＤドライブ
１９ ＤＶＤ−ＲＯＭ
２０ バス
１０１ 入力手段
１０２ 時制論理式生成手段
１０３ 記憶手段
１０４ 時系列データ変換手段
１０５、１０５ａ 合否判定手段
１０６ 確認式変換手段
２０１、２０１ａ、２０１ｂ 疑似形式記述
２１１、２１１ａ 信号表
２１２、２１２ａ 定数表
２２１、２２１ａ、２２１ｂ 時制論理式
２２２、２２２ａ 妥当性確認式
２３１ 動作ログ
２４１、２４１ａ、２４１ｂ 時系列データ
２５１、２５１ａ、２５１ｂ 合否判定結果表
２６１、２６１ａ 変換表

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】