特許 6623684 半導体装置及びその製造方法、電源装置、高周波増幅器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6623684

(24)【登録日】2019年12月6日

(45)【発行日】2019年12月25日

(54)【発明の名称】半導体装置及びその製造方法、電源装置、高周波増幅器

(51)【国際特許分類】

   H01L 21/338 20060101AFI20191216BHJP

   H01L 29/778 20060101ALI20191216BHJP

   H01L 29/812 20060101ALI20191216BHJP

   H02M 1/15 20060101ALI20191216BHJP

【ＦＩ】

   H01L29/80 H

   H02M1/15

【請求項の数】13

【全頁数】30

(21)【出願番号】特願2015-213112(P2015-213112)

(22)【出願日】2015年10月29日

(65)【公開番号】特開2017-85003(P2017-85003A)

(43)【公開日】2017年5月18日

【審査請求日】2018年7月6日

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】100092978

【弁理士】

【氏名又は名称】真田 有

(72)【発明者】

【氏名】西森 理人

(72)【発明者】

【氏名】牧山 剛三

【審査官】 柴垣 宙央

(56)【参考文献】

【文献】 特開２０１５−０３７１０５（ＪＰ，Ａ）

【文献】 特開２０１１−２３３６１２（ＪＰ，Ａ）

【文献】 特開２０１３−１７９３３７（ＪＰ，Ａ）

【文献】 特開２０１２−２２７４５６（ＪＰ，Ａ）

【文献】 特開２０１３−３３８２９（ＪＰ，Ａ）

【文献】 特開２０１１−６０９５０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８１２

Ｈ０２Ｍ １／１５

(57)【特許請求の範囲】

【請求項1】

第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層と、
前記第２領域の上方に設けられたソース電極と、
前記第３領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備え、
前記キャリア供給層は、前記キャリア走行層の前記第２領域と前記ソース電極との間、及び、前記キャリア走行層の前記第３領域と前記ドレイン電極との間で、前記キャリア走行層の前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低くなっていることを特徴とする半導体装置。

【請求項2】

前記キャリア走行層と前記キャリア供給層との間に設けられ、第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するスペーサ層を備え、
前記ソース電極は、前記キャリア走行層の前記第２領域及び前記スペーサ層の前記第２領域の上方に設けられており、
前記ドレイン電極は、前記キャリア走行層の前記第３領域及び前記スペーサ層の前記第３領域の上方に設けられていることを特徴とする、請求項１に記載の半導体装置。

【請求項3】

前記キャリア走行層と前記キャリア供給層との間に設けられ、前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低いスペーサ層を備えることを特徴とする、請求項１に記載の半導体装置。

【請求項4】

前記キャリア供給層は、前記キャリア走行層の前記第１領域の上方に設けられた第１領域と、前記キャリア走行層の前記第２領域と前記ソース電極との間に設けられた第２領域と、前記キャリア走行層の前記第３領域と前記ドレイン電極との間に設けられた第３領域とを備え、
前記キャリア供給層の前記第２領域及び前記第３領域は、前記キャリア供給層の前記第１領域よりも薄くなっていることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。

【請求項5】

前記キャリア供給層は、前記キャリア走行層の前記第１領域の上方に設けられた第１領域と、前記キャリア走行層の前記第２領域と前記ソース電極との間に設けられた第２領域と、前記キャリア走行層の前記第３領域と前記ドレイン電極との間に設けられた第３領域とを備え、
前記キャリア供給層の前記第１領域、前記第２領域及び前記第３領域の厚さは、３ｎｍ以下であることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。

【請求項6】

トランジスタを備え、
前記トランジスタは、
第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層と、
前記第２領域の上方に設けられたソース電極と、
前記第３領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備え、
前記キャリア供給層は、前記キャリア走行層の前記第２領域と前記ソース電極との間、及び、前記キャリア走行層の前記第３領域と前記ドレイン電極との間で、前記キャリア走行層の前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低くなっていることを特徴とする電源装置。

【請求項7】

入力信号を増幅するアンプを備え、
前記アンプは、トランジスタを含み、
前記トランジスタは、
第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層と、
前記第２領域の上方に設けられたソース電極と、
前記第３領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備え、
前記キャリア供給層は、前記キャリア走行層の前記第２領域と前記ソース電極との間、及び、前記キャリア走行層の前記第３領域と前記ドレイン電極との間で、前記キャリア走行層の前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低くなっていることを特徴とする高周波増幅器。

【請求項8】

第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層を形成する工程と、
前記キャリア走行層の上方に、前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層を形成する工程と、
前記第２領域の上方にソース電極を形成し、前記第３領域の上方にドレイン電極を形成する工程と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間にゲート電極を形成する工程とを含み、
前記キャリア供給層を形成する工程において、前記キャリア走行層の前記第２領域と前記ソース電極との間、及び、前記キャリア走行層の前記第３領域と前記ドレイン電極との間で、前記キャリア走行層の前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低くなるように、前記キャリア供給層を形成することを特徴とする半導体装置の製造方法。

【請求項9】

前記キャリア走行層を形成する工程は、前記第２領域及び前記第３領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化する活性化アニール工程とを含むことを特徴とする、請求項８に記載の半導体装置の製造方法。

【請求項10】

前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方に、第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するスペーサ層を形成する工程を含み、
前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第２領域及び前記第３領域、及び、前記スペーサ層の前記第２領域及び前記第３領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化する活性化アニール工程とを含むことを特徴とする、請求項８に記載の半導体装置の製造方法。

【請求項11】

前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方にスペーサ層を形成する工程を含み、
前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第２領域及び前記第３領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化することができる温度で前記スペーサ層を形成する工程を含むことを特徴とする、請求項８に記載の半導体装置の製造方法。

【請求項12】

第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層を形成する工程と、
前記キャリア走行層の上方に、前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層を形成する工程と、
前記第２領域の上方にソース電極を形成し、前記第３領域の上方にドレイン電極を形成する工程と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間にゲート電極を形成する工程とを含み、
前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方に、第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するスペーサ層を形成する工程を含み、
前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第２領域及び前記第３領域、及び、前記スペーサ層の前記第２領域及び前記第３領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化する活性化アニール工程とを含むことを特徴とする半導体装置の製造方法。

【請求項13】

第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層を形成する工程と、
前記キャリア走行層の上方に、前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層を形成する工程と、
前記第２領域の上方にソース電極を形成し、前記第３領域の上方にドレイン電極を形成する工程と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間にゲート電極を形成する工程とを含み、
前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方にスペーサ層を形成する工程を含み、
前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第２領域及び前記第３領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化することができる温度で前記スペーサ層を形成する工程を含むことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及びその製造方法、電源装置、高周波増幅器に関する。

【背景技術】

【0002】

ＧａＮは、ワイドバンドギャップ、高い破壊電界強度、大きい飽和電子速度を持つ材料であるため、大電流・高電圧・低オン抵抗動作のデバイス（半導体装置）を実現可能な材料として極めて有望である。
このため、ＧａＮを電子走行層とするＧａＮ系ＨＥＭＴ（High Electron Mobility Transistor；高電子移動度トランジスタ）の開発が活発である。

【0003】

従来、ＧａＮ系ＨＥＭＴ（ＧａＮ−ＨＥＭＴ）としては、ＧａＮを電子走行層とし、ＡｌＧａＮを電子供給層とし、ＡｌＧａＮ／ＧａＮヘテロ接合を利用したＡｌＧａＮ／ＧａＮ−ＨＥＭＴの開発が活発に行なわれている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１０−１９２７１６号公報

【特許文献2】特開２０１１−０４４４５５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、近年、さらなる高効率化のために、ＧａＮを電子走行層とし、ＩｎＡｌＮを電子供給層として用いるＩｎＡｌＮ／ＧａＮ−ＨＥＭＴの開発が進められている。
ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴでは、ＩｎＡｌＮの大きな自発分極のために、従来のＡｌＧａＮ／ＧａＮ−ＨＥＭＴよりも高濃度の２次元電子ガス（２ＤＥＧ：Dimensional electron gas）が得られるため、シートキャリア濃度を高くすることが可能である。このため、デバイスの低抵抗化が期待できる。

【0006】

しかしながら、ＩｎＡｌＮを用いると、オーミック電極であるソース電極及びドレイン電極との間でショットキー障壁の高さが高くなるため、良好なオーミックコンタクトを得るのが難しく、デバイスの低抵抗化を実現することができない。
なお、ここでは、電子供給層にＩｎＡｌＮ層を用いる場合の課題として説明しているが、これに限られるものではなく、キャリア供給層にＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）層を用いる場合にも同様の課題がある。

【0007】

そこで、キャリア供給層にＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）層を用いる場合に、半導体装置の低抵抗化を実現したい。

【課題を解決するための手段】

【0008】

本半導体装置は、第１領域と、第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層と、キャリア走行層の上方に設けられ、第２領域及び第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層と、第２領域の上方に設けられたソース電極と、第３領域の上方に設けられたドレイン電極と、キャリア供給層の上方であって、ソース電極とドレイン電極との間に設けられたゲート電極とを備える。キャリア供給層は、キャリア走行層の第２領域とソース電極との間、及び、キャリア走行層の第３領域とドレイン電極との間で、キャリア走行層の第２領域及び第３領域よりもドナー不純物元素の濃度が低くなっている。

【0009】

本電源装置は、トランジスタを備え、トランジスタは、第１領域と、第１領域よりもド
ナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層と、キャリア走行層の上方に設けられ、第２領域及び第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層と、第２領域の上方に設けられたソース電極と、第３領域の上方に設けられたドレイン電極と、キャリア供給層の上方であって、ソース電極とドレイン電極との間に設けられたゲート電極とを備える。キャリア供給層は、キャリア走行層の第２領域とソース電極との間、及び、キャリア走行層の第３領域とドレイン電極との間で、キャリア走行層の第２領域及び第３領域よりもドナー不純物元素の濃度が低くなっている。

【0010】

本高周波増幅器は、入力信号を増幅するアンプを備え、アンプは、トランジスタを含み、トランジスタは、第１領域と、第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層と、キャリア走行層の上方に設けられ、第２領域及び第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層と、第２領域の上方に設けられたソース電極と、第３領域の上方に設けられたドレイン電極と、キャリア供給層の上方であって、ソース電極とドレイン電極との間に設けられたゲート電極とを備える。キャリア供給層は、キャリア走行層の第２領域とソース電極との間、及び、キャリア走行層の第３領域とドレイン電極との間で、キャリア走行層の第２領域及び第３領域よりもドナー不純物元素の濃度が低くなっている。

【0011】

本半導体装置の製造方法は、第１領域と、第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層を形成する工程と、キャリア走行層の上方に、第２領域及び第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層を形成する工程と、第２領域の上方にソース電極を形成し、第３領域の上方にドレイン電極を形成する工程と、キャリア供給層の上方であって、ソース電極とドレイン電極との間にゲート電極を形成する工程とを含む。キャリア供給層を形成する工程において、キャリア走行層の第２領域とソース電極との間、及び、キャリア走行層の第３領域とドレイン電極との間で、キャリア走行層の第２領域及び第３領域よりもドナー不純物元素の濃度が低くなるように、キャリア供給層を形成する。
また、本半導体装置の製造方法は、第１領域と、第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層を形成する工程と、キャリア走行層の上方に、第２領域及び第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層を形成する工程と、第２領域の上方にソース電極を形成し、第３領域の上方にドレイン電極を形成する工程と、キャリア供給層の上方であって、ソース電極とドレイン電極との間にゲート電極を形成する工程とを含み、キャリア供給層を形成する工程の前に、キャリア走行層の上方に、第１領域と、第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するスペーサ層を形成する工程を含み、キャリア走行層を形成する工程及びスペーサ層を形成する工程は、キャリア走行層の第２領域及び第３領域、及び、スペーサ層の第２領域及び第３領域にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含む。
また、本半導体装置の製造方法は、第１領域と、第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層を形成する工程と、キャリア走行層の上方に、第２領域及び第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層を形成する工程と、第２領域の上方にソース電極を形成し、第３領域の上方にドレイン電極を形成する工程と、キャリア供給層の上方であって、ソース電極とドレイン電極との間にゲート電極を形成する工程とを含み、キャリア供給層を形成する工程の前に、キャリア走行層の上方にスペーサ層を形成する工程を含み、キャリア走行層を形成する工程及びスペーサ層を形成する工程は、キャリア走行層の第２領域及び第３領域にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化することができる温度でスペーサ層を形成する工程を含む。

【発明の効果】

【0012】

したがって、本半導体装置及びその製造方法、電源装置、高周波増幅器によれば、キャリア供給層にＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）層を用いる場合に、半導体装置の低抵抗化を実現できるという利点がある。

【図面の簡単な説明】

【0013】

【図1】第１実施形態にかかる半導体装置の構成を示す模式的断面図である。

【図2】第１実施形態にかかる半導体装置による効果を説明するための図である。

【図3】（Ａ）〜（Ｆ）は、第１実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。

【図4】第１実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。

【図5】第１実施形態の第１変形例にかかる半導体装置の構成を示す模式的断面図である。

【図6】（Ａ）〜（Ｅ）は、第１実施形態の第１変形例にかかる半導体装置の製造方法を説明するための模式的断面図である。

【図7】第１実施形態の第２変形例にかかる半導体装置の構成を示す模式的断面図である。

【図8】（Ａ）〜（Ｆ）は、第１実施形態の第２変形例にかかる半導体装置の製造方法を説明するための模式的断面図である。

【図9】第１実施形態の第３変形例にかかる半導体装置の構成を示す模式的断面図である。

【図10】（Ａ）〜（Ｅ）は、第１実施形態の第３変形例にかかる半導体装置の製造方法を説明するための模式的断面図である。

【図11】第２実施形態にかかる半導体装置（半導体パッケージ）の構成を示す模式的平面図である。

【図12】第２実施形態にかかる電源装置に含まれるＰＦＣ回路の構成を示す模式図である。

【図13】第３実施形態の高周波増幅器の構成を示す模式図である。

【発明を実施するための形態】

【0014】

以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法、電源装置、高周波増幅器について説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体装置及びその製造方法について、図１〜図１０を参照しながら説明する。

【0015】

本実施形態にかかる半導体装置は、例えば窒化物半導体などの化合物半導体を用いた化合物半導体装置であり、電子走行層及び電子供給層を含む窒化物半導体積層構造（ＨＥＭＴ構造）を備える半導体装置である。このような半導体装置は、例えば基地局などで用いられる次世代の高効率増幅器、電力を制御するための高効率スイッチング素子などに用いられる。

【0016】

ここでは、ＧａＮを電子走行層（チャネル層）に用い、ＩｎＡｌＮを電子供給層に用いたＩｎＡｌＮ／ＧａＮ−ＨＥＭＴを例に挙げて説明する。
本半導体装置は、例えば図１に示すように、基板１と、基板１の上方に設けられ、電子走行層であるＧａＮ層（ＧａＮ電子走行層；ＧａＮチャネル層）３及び電子供給層であるＩｎＡｌＮ層（ＩｎＡｌＮ電子供給層）５を含む半導体積層構造６とを備える。

【0017】

この場合、図１中、点線で示すように、ＧａＮ電子走行層３とＩｎＡｌＮ電子供給層５との界面近傍に２次元電子ガス（２ＤＥＧ；Dimensional electron gas）が生成される。
ここでは、基板１は、例えばＳｉＣ基板である。なお、基板１としては、Ｓｉ基板、ＳｉＣ基板、サファイア基板、ＧａＮ基板などを用いることができる。
また、本半導体装置は、合金散乱を抑制し、シート抵抗が高くなるのを抑制するために、電子走行層３と電子供給層５との間に、スペーサ層（ここではＡｌＮスペーサ層）４を備える。つまり、本半導体装置は、基板１の上方に、ＧａＮ電子走行層３、ＡｌＮスペーサ層４、ＩｎＡｌＮ電子供給層５を含む半導体積層構造６を備える。ここでは、基板１上に、バッファ層２、ＧａＮ電子走行層３、ＡｌＮスペーサ層４、ＩｎＡｌＮ電子供給層５が積層された構造になっている。ここで、電子走行層であるＧａＮ層３、スペーサ層であるＡｌＮ層４、電子供給層であるＩｎＡｌＮ層５は、いずれもアンドープの半導体層である。なお、スペーサ層４はＡｌＧａＮ層でも良い。

【0018】

そして、半導体積層構造６の上方に、ソース電極７、ドレイン電極８及びゲート電極９が設けられている。
特に、本実施形態では、半導体積層構造６は、ソース電極７及びドレイン電極８の下方のＩｎＡｌＮ電子供給層５以外の部分に、それ以外の部分よりもドナーとなる不純物元素（ドナー不純物元素）の濃度が高い高濃度不純物領域１０を備える。

【0019】

本実施形態では、上述のように、半導体積層構造６がＧａＮ電子走行層３とＩｎＡｌＮ電子供給層５との間にＡｌＮスペーサ層４を備えるため、高濃度不純物領域１０は、ＧａＮ電子走行層３及びＡｌＮスペーサ層４のソース電極７及びドレイン電極８の下方の部分に設けられている。つまり、オーミック電極であるソース電極７及びドレイン電極８の直下のＧａＮ電子走行層３及びＡｌＮスペーサ層４に高濃度不純物領域１０が設けられている。なお、高濃度不純物領域１０は、ソース電極７及びドレイン電極８の下方のＩｎＡｌＮ電子供給層５には設けられていない。

【0020】

この場合、半導体装置は、第１領域と、第１領域よりもドナー不純物元素の濃度が高い第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）とを有する電子走行層（キャリア走行層）３と、電子走行層３の上方に設けられ、第２領域及び第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）の電子供給層（キャリア供給層）５と、第２領域の上方に設けられたソース電極７と、第３領域の上方に設けられたドレイン電極８と、電子供給層５の上方であって、ソース電極７とドレイン電極８との間に設けられたゲート電極９とを備えるものとなる。

【0021】

なお、電子走行層３の第１領域は、電子走行層３の高濃度不純物領域１０（第２領域及び第３領域）以外の領域であり、高濃度不純物領域１０よりもドナー不純物元素の濃度が低くなっている。ここで、「ドナー不純物元素の濃度が低くなっている」とは、ドナー不純物元素の濃度がゼロの場合、例えばアンドープの半導体層も含むものとする。また、電子供給層５は、電子走行層３の高濃度不純物領域１０（第２領域及び第３領域）よりもドナー不純物元素の濃度が低くなっている。ここで、「ドナー不純物元素の濃度が低くなっている」とは、ドナー不純物元素の濃度がゼロの場合、例えばアンドープの半導体層も含むものとする。

【0022】

ここでは、さらに、電子走行層３と電子供給層５との間に設けられ、第１領域と、第１領域よりもドナー不純物元素の濃度が高い第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）とを有するスペーサ層４を備え、ソース電極７は、電子走行層３の第２領域及びスペーサ層４の第２領域の上方に設けられており、ドレイン電極８は、電子走行層３の第３領域及びスペーサ層４の第３領域の上方に設けられているものとなる。

【0023】

なお、スペーサ層４の第１領域は、スペーサ層４の高濃度不純物領域１０（第２領域及び第３領域）以外の領域であり、高濃度不純物領域１０よりもドナー不純物元素の濃度が低くなっている。ここで、「ドナー不純物元素の濃度が低くなっている」とは、ドナー不純物元素の濃度がゼロの場合、例えばアンドープの半導体層も含むものとする。
ところで、ここでは、ドナー不純物元素は、Ｓｉである。なお、ドナー不純物元素は、これに限られるものではなく、Ｓｉ、Ｏ、Ｓ、Ｇｅ、Ｔｅ、Ｓｅのいずれかであれば良い。

【0024】

また、後述するように、ＧａＮ電子走行層３及びＡｌＮスペーサ層４のソース電極７及びドレイン電極８の直下の部分にＳｉをイオン注入することによって、これらの層３、４の他の部分よりもＳｉの濃度が高い高濃度Ｓｉ領域（高濃度不純物領域）１０を設けている。つまり、アンドープのＧａＮ電子走行層３及びＡｌＮスペーサ層４のソース電極７及びドレイン電極８の直下の部分にＳｉをイオン注入して、この部分をｎ型半導体領域１０としている。なお、高濃度不純物領域１０を、ｎ型不純物領域、ｎ型不純物注入領域、ｎ型不純物ドープ領域、ｎ型半導体領域、高濃度ｎ型領域、ｎ型領域、Ｓｉイオン注入領域ともいう。ここでは、Ｓｉのドーピング濃度は、約１×１０^１９ｃｍ^−３である。なお、高濃度Ｓｉ領域１０のＳｉのドーピング濃度は、約１×１０^１８ｃｍ^−３以上約１×１０^２１ｃｍ^−３以下であれば良い。これは約１×１０^１８ｃｍ^−３以上であれば高濃度であり、約１×１０^２１ｃｍ^−３以上になると結晶性が良くなくなるためである。

【0025】

このような高濃度不純物領域１０が設けられているため、デバイスの低抵抗化、即ち、オン抵抗の低減を実現することができる。つまり、ＧａＮ電子走行層３に高濃度不純物領域１０が設けられているため、この高濃度不純物領域１０のドナーからキャリアが供給されるようになるため、ＩｎＡｌＮ電子供給層５の厚さにかかわらず、一定のキャリアを発生させることが可能となり、デバイスの低抵抗化を実現することができる。

【0026】

また、本実施形態では、ＩｎＡｌＮ電子供給層５は、ソース電極７及びドレイン電極８の下方を含む全体に設けられており、ソース電極７及びドレイン電極８の下方の部分がそれ以外の部分よりも薄くなっている。この場合、ＩｎＡｌＮ電子供給層５は、ソース電極７及びドレイン電極８の下方の部分の厚さが約３ｎｍ以下であることが好ましい。このようにして、オーミック電極であるソース電極７及びドレイン電極８の直下のＩｎＡｌＮ電子供給層を薄層化することでトンネル電流を増加させることができ、コンタクト抵抗を低減することができる。

【0027】

この場合、電子供給層５は、電子走行層３の第１領域の上方に設けられた第１領域と、電子走行層３の第２領域（高濃度不純物領域１０）とソース電極７との間に設けられた第２領域と、電子走行層３の第３領域（高濃度不純物領域１０）とドレイン電極８との間に設けられた第３領域とを備えるものとなる。そして、電子供給層５の第２領域及び第３領域は、電子供給層５の第１領域よりも薄くなっているものとなる。また、電子供給層５の第２領域及び第３領域の厚さは、３ｎｍ以下であることが好ましいことになる。

【0028】

そして、オーミック電極であるソース電極７及びドレイン電極８の直下のＩｎＡｌＮ電子供給層５を薄層化してコンタクト抵抗を低減する場合であっても、上述のような高濃度不純物領域１０が設けられているため、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。つまり、ソース電極７及びドレイン電極８の直下のＩｎＡｌＮ電子供給層５を薄層化してコンタクト抵抗を低減する場合であっても、ソース電極７及びドレイン電極８の直下のＧａＮ電子走行層３に高濃度不純物領域１０が設けられており、この高濃度不純物領域１０のドナーからキャリアが供給されるため、ソース電極７及びドレイン電極８の直下でシート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。

【0029】

ところで、このような高濃度不純物領域１０を設けているのは、以下の理由による。
ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴでは、ＩｎＡｌＮの大きな自発分極のために、従来のＡｌＧａＮ／ＧａＮ−ＨＥＭＴよりも高濃度の２ＤＥＧが得られるため、シートキャリア濃度を高くすることが可能である。このため、デバイスの低抵抗化が期待できる。
しかしながら、ＩｎＡｌＮを用いると、オーミック電極であるソース電極及びドレイン電極との間でショットキー障壁の高さが高くなり、コンタクト抵抗が高くなるため、良好なオーミックコンタクトを得るのが難しく、デバイスの低抵抗化を実現することができない。

【0030】

例えば、コンタクト抵抗を低減するために、オーミック電極であるソース電極及びドレイン電極の下方（直下）のＩｎＡｌＮ電子供給層を例えば約３ｎｍ以下の厚さに薄層化し、トンネル電流を増加させることが考えられる。
しかしながら、ＩｎＡｌＮ電子供給層を薄層化すると、薄層化した箇所のシート抵抗（Ｒｓｈ）が高くなってしまう（図２中、実線Ｂ参照）。つまり、ＩｎＡｌＮ電子供給層の薄層化によってコンタクト抵抗を低減しても、オーミック電極を形成した箇所のシート抵抗が高くなってしまうため、結局、デバイスの低抵抗化を実現することができない。

【0031】

なお、ソース電極及びドレイン電極の下方のＩｎＡｌＮ電子供給層を薄層化する場合だけでなく、ソース電極及びドレイン電極の下方のＩｎＡｌＮ電子供給層を除去する場合も同様である。
このように、コンタクト抵抗の低減とシート抵抗の低減にはトレードオフの関係がある。

【0032】

そこで、電子供給層５にＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）層を用いる場合に、デバイスの低抵抗化を実現すべく、上述のような高濃度不純物領域１０を設けている。
特に、上述のような高濃度不純物領域１０を設けることで、コンタクト抵抗を低減するためにＩｎＡｌＮ電子供給層５を例えば約３ｎｍ以下の厚さに薄層化する場合であっても、図２中、実線Ａで示すように、シート抵抗（Ｒｓｈ）が高くなってしまうのを抑制することができる。このため、コンタクト抵抗を低減しながら、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。なお、図２中、電子供給層であるＩｎＡｌＮ層の厚さ（InAlN thickness）は、ソース電極７及びドレイン電極８の直下の部分の厚さである。また、高濃度不純物領域１０としてのＳｉイオン注入領域におけるＳｉのドーピング濃度は、約１×１０^１９ｃｍ^−３である。

【0033】

次に、本実施形態にかかる半導体装置の製造方法について、図３を参照しながら説明する。
まず、図３（Ａ）に示すように、成長用基板としてのＳｉＣ基板１上に、例えば有機金属化学堆積（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition）法によって、バッファ層２としてＡｌＮ層を例えば厚さ約２００ｎｍ程度成長する。

【0034】

次に、ＡｌＮバッファ層２上に、例えばＭＯＣＶＤ法によって、電子走行層としてＧａＮ層３を例えば厚さ約１μｍ程度成長する。
次いで、ＧａＮ電子走行層３上に、例えばＭＯＣＶＤ法によって、スペーサ層としてＡｌＮ層４を例えば厚さ約２ｎｍ程度成長する。
ここで、ＡｌＮ層は、トリメチルアルミニウム（ＴＭＡｌ）ガスとアンモニア（ＮＨ_３）ガスを成長炉内に供給することによって形成する。また、ＧａＮ層は、トリメチルガリウム（ＴＭＧａ）ガスとＮＨ_３ガスを成長炉内に供給することにより形成する。

【0035】

次に、図３（Ｂ）、図３（Ｃ）に示すように、ソース電極７及びドレイン電極８を形成する領域（オーミック電極形成予定領域）の下方（直下）のＩｎＡｌＮ電子供給層５以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域１０を形成する。
本実施形態では、この高濃度不純物領域１０を形成する工程は、電子走行層３及びスペーサ層４のソース電極７及びドレイン電極８を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含む。

【0036】

ここでは、ソース電極７及びドレイン電極８を形成する領域の直下のアンドープのＡｌＮスペーサ層４及びアンドープのＧａＮ電子走行層３にＳｉをイオン注入することによって、それ以外の部分よりもＳｉの濃度が高いＳｉイオン注入領域（高濃度不純物領域；ｎ型領域）１０を形成する。
具体的には、まず、成長炉内からウェハを取り出し、例えばフォトレジストによってレジストパターンを形成し、図３（Ｂ）に示すように、オーミック電極であるソース電極７及びドレイン電極８を形成する領域の直下のＡｌＮスペーサ層４及びＧａＮ電子走行層３の一部にドナー不純物となるＳｉをイオン注入する。ここでは、Ｓｉイオンの加速エネルギーは、例えば約２０ｋｅＶ、ドーズ量は例えば約１×１０^１３／ｃｍ^２である。

【0037】

続いて、図３（Ｃ）に示すように、例えばＣＶＤ法によって、保護膜としてＳｉＮ膜１１を厚さ約２００ｎｍ程度成膜し、イオン注入されたＳｉイオンを活性化する活性化アニールとして、例えば窒素雰囲気中で約１１００℃の熱処理を約２分間行なう。
このようにして、ソース電極７及びドレイン電極８を形成する領域の下方のＩｎＡｌＮ電子供給層５以外の部分であるＡｌＮスペーサ層４及びＧａＮ電子走行層３の一部に、それ以外の部分よりもドナー不純物元素であるＳｉの濃度が高いＳｉイオン注入領域１０を形成する。このように、本実施形態では、高濃度不純物領域１０を形成する工程は、電子走行層３のソース電極７及びドレイン電極８を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含む。

【0038】

このような高濃度不純物領域１０を形成することで、デバイスの低抵抗化、即ち、オン抵抗の低減を実現することができる。つまり、電子走行層３に高濃度不純物領域１０を形成することで、この高濃度不純物領域１０のドナーからキャリアが供給されるようになり、ＩｎＡｌＮ電子供給層５の厚さにかかわらず、一定のキャリアを発生させることが可能となり、デバイスの低抵抗化を実現することができる。

【0039】

その後、ＳｉＮ膜１１を例えばフッ酸等の酸処理によって除去した後、図３（Ｄ）に示すように、例えばＭＯＣＶＤ法によって、電子供給層としてＩｎＡｌＮ層５を例えば厚さ約１０ｎｍ程度成長する。
ここで、ＩｎＡｌＮ層はＴＭＡｌガスとトリメチルインジウム（ＴＭＩｎ）ガス、ＮＨ_３ガスを成長炉内に供給することによって形成する。

【0040】

このように、本実施形態では、電子供給層としてのＩｎＡｌＮ層５を成長する前に、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニールを行なうため、ＩｎＡｌＮ層を電子供給層５に用いる場合であっても、活性化アニールによってＩｎＡｌＮ層５にダメージを与えることなく、高濃度不純物領域１０を形成することが可能である。
このようにしているのは、以下の理由による。

【0041】

つまり、ＩｎＡｌＮ層を電子供給層に用いる場合、ＩｎＡｌＮ層を成長した後に活性化アニールを行なうと、活性化アニールによってＩｎＡｌＮ層がダメージを受けてしまうため、ＩｎＡｌＮ層にダメージを与えることなく、高濃度不純物領域を形成するのは難しい。
例えば、ドナー不純物元素としてＳｉをイオン注入する場合、Ｓｉイオンを活性化する活性化アニールは約１１００℃程度で行なうことになるが、ＩｎＡｌＮ層は、約９００℃程度でＩｎが脱離してしまい、ダメージを受けることになる。このため、ＩｎＡｌＮ層を電子供給層に用いる場合、Ｓｉイオン注入技術を適用して高濃度不純物領域を形成するのは難しい。

【0042】

これに対し、ＡｌＧａＮ層を電子供給層に用いる場合には、活性化アニールによってＡｌＧａＮ層がダメージを受けることはないため、Ｓｉイオン注入技術を適用して高濃度不純物領域を形成することが可能である。つまり、ＡｌＧａＮ層を電子供給層に用いる場合には、ＡｌＧａＮ層まで成長した後に、ソース電極及びドレイン電極を形成する領域の下方のＡｌＧａＮ層を含む部分にＳｉのイオン注入を行ない、活性化アニールを行なうことで、高濃度不純物領域を形成することが可能である。

【0043】

しかしながら、ＩｎＡｌＮ層を電子供給層に用いる場合に、ＡｌＧａＮ層を電子供給層に用いる場合と同様の方法で高濃度不純物領域を形成しようとすると、活性化アニールによってＩｎＡｌＮ層がダメージを受けてしまうため、ＩｎＡｌＮ層にダメージを与えることなく、高濃度不純物領域を形成するのは難しい。
そこで、上述のように、電子供給層としてのＩｎＡｌＮ層５を成長する前に、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニールを行なうようにしている。これにより、ＩｎＡｌＮ層を電子供給層５に用いる場合であっても、活性化アニールによってＩｎＡｌＮ層５にダメージを与えることなく、高濃度不純物領域１０を形成することが可能となる。例えば、ＩｎＡｌＮ層を電子供給層５に用いる場合に、Ｓｉイオン注入技術を適用して高濃度不純物領域１０を形成することが可能となる。

【0044】

なお、ここでは、結晶成長法としてＭＯＣＶＤ法を用いて各層をエピタキシャルに形成する場合を例に挙げて説明しているが、これに限られるものではなく、例えば分子線エピタキシー（Molecular Beam Epitaxy；ＭＢＥ）法などの他の結晶成長法を用いることもできる。
このようにして、ＳｉＣ基板１上に、ＡｌＮバッファ層２、ＧａＮ電子走行層３、ＡｌＮスペーサ層４、ＩｎＡｌＮ電子供給層５を積層した構造を有し、高濃度不純物領域１０を備える半導体積層構造６を形成する。

【0045】

このように、本実施形態では、基板１の上方に、電子走行層３であるＧａＮ層及び電子供給層５であるＩｎＡｌＮ層を含む半導体積層構造６を形成する工程を含む。また、半導体積層構造６を形成する工程は、電子走行層３を形成する工程と、ソース電極７及びドレイン電極８を形成する領域の下方の電子供給層５以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域１０を形成する工程と、電子供給層５を形成する工程とを含む。また、半導体積層構造６は、電子走行層３と電子供給層５との間にスペーサ層４を備え、半導体積層構造６を形成する工程は、スペーサ層４を形成する工程を含み、高濃度不純物領域１０を形成する工程は、電子走行層３及びスペーサ層４のソース電極７及びドレイン電極８を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含む。また、活性化アニール工程を行なった後に、電子供給層５を形成する工程を行なう。

【0046】

つまり、本実施形態の半導体装置の製造方法は、第１領域と、第１領域よりもドナー不純物元素の濃度が高い第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）とを有する電子走行層（キャリア走行層）３を形成する工程と、電子走行層の上方に、第２領域及び第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）の電子供給層（キャリア供給層）５を形成する工程とを含む。また、電子供給層５を形成する工程の前に、電子走行層３の上方に、第１領域と、第１領域よりもドナー不純物元素の濃度が高い第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）とを有するスペーサ層４を形成する工程を含み、電子走行層３を形成する工程及びスペーサ層４を形成する工程は、電子走行層３の第２領域及び第３領域、及び、スペーサ層４の第２領域及び第３領域にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含む。

【0047】

次に、図３（Ｅ）に示すように、オーミック電極であるソース電極７及びドレイン電極８を形成する領域にリセス構造１２を形成する。
本実施形態では、オーミック電極であるソース電極７及びドレイン電極８を形成する領域の下方（直下）のＩｎＡｌＮ電子供給層５を薄層化してリセス構造１２を形成する。
ここでは、ＩｎＡｌＮ電子供給層５は、ソース電極７及びドレイン電極８を形成する領域の直下を含む全体に設けられている。このため、ソース電極７及びドレイン電極８を形成する領域の直下のＩｎＡｌＮ電子供給層５を、例えばＲＩＥ（Reactive Ion Etching）等のドライエッチングを行なって厚さ方向で部分的に除去して、それ以外の部分よりも薄くすることで、ソース電極７及びドレイン電極８を形成する領域にリセス構造１２を形成する（リセスエッチング）。ここで、例えばＲＩＥ等のドライエッチングには、エッチングガスとして、例えばＣｌ_２、ＢＣｌ_３等の塩素系のガスを用いれば良い。

【0048】

このように、本実施形態では、電子供給層５を形成する工程の後、ソース電極７及びドレイン電極８を形成する工程の前に、電子供給層５のソース電極７及びドレイン電極８を形成する領域の下方の部分をそれ以外の部分よりも薄くする工程を含む。
つまり、本実施形態では、電子供給層（キャリア供給層）５を形成する工程の後、ソース電極７及びドレイン電極８を形成する工程の前に、電子供給層５の電子走行層（キャリア走行層）３の第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）の上方に設けられた部分をそれ以外の部分よりも薄くする工程を含む。

【0049】

このようにして、ＩｎＡｌＮ電子供給層５のソース電極７及びドレイン電極８を形成する領域の下方の部分をそれ以外の部分よりも薄くすることで、コンタクト抵抗を低減することができる。そして、このようにしてＩｎＡｌＮ電子供給層５を薄層化してコンタクト抵抗を低減する場合でも、上述のような高濃度不純物領域１０が設けられているため、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。

【0050】

特に、リセス構造１２を形成することによってソース電極７及びドレイン電極８を形成する領域の直下に残されるＩｎＡｌＮ電子供給層５の厚さは、トンネル電流が流れやすくなるようにするために、約３ｎｍ程度以下になるようにするのが好ましい。つまり、ソース電極７及びドレイン電極８を形成する領域の下方のＩｎＡｌＮ電子供給層５（即ち、電子供給層５の電子走行層３の高濃度不純物領域１０の上方に設けられた部分）は、約３ｎｍ程度以下になるように薄層化するのが好ましい。これにより、確実にトンネル電流を増加させることができ、確実にコンタクト抵抗を低減することができる。

【0051】

最後に、図３（Ｆ）に示すように、半導体積層構造６の上方に、ソース電極７、ドレイン電極８及びゲート電極９を形成する。
つまり、本実施形態の半導体装置の製造方法は、第２領域（高濃度不純物領域１０）の上方にソース電極７を形成し、第３領域（高濃度不純物領域１０）の上方にドレイン電極８を形成する工程と、電子供給層５の上方であって、ソース電極７とドレイン電極８との間にゲート電極９を形成する工程を含む。

【0052】

ここでは、例えば蒸着・リフトオフによって、オーミック電極として例えばＴｉ／Ａｌからなるソース電極７及びドレイン電極８、さらには、例えばＮｉ／Ａｕからなるゲート電極９を形成する。
ここで、ソース電極７及びドレイン電極８を構成するＴｉ膜、Ａｌ膜の膜厚は、それぞれ、例えば約１０ｎｍ、約２００ｎｍとし、ゲート電極９を構成するＮｉ膜、Ａｕ膜の膜厚は、それぞれ、例えば約５０ｎｍ、約３００ｎｍとすれば良い。

【0053】

また、コンタクト抵抗を低減するために、オーミック電極であるソース電極７及びドレイン電極８を形成した後、窒素雰囲気中で約６００℃の熱処理を約１分間行なうのが好ましい。
このようにして、本実施形態の半導体装置を製造することができる。
なお、本実施形態では、ＩｎＡｌＮを電子供給層に用いたＩｎＡｌＮ／ＧａＮ−ＨＥＭＴを例に挙げて説明しているが、これに限られるものではなく、例えばＩｎＡｌＧａＮなどを電子供給層に用いたＩｎＡｌＧａＮ／ＧａＮ−ＨＥＭＴなどにも本発明を適用することができる。つまり、Ｉｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）層を電子供給層に用いたＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）／ＧａＮ−ＨＥＭＴに本発明を適用することができる。

【0054】

したがって、本実施形態にかかる半導体装置及びその製造方法によれば、電子供給層５にＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）層を用いる場合に、半導体装置の低抵抗化を実現できるという利点がある。
なお、上述の実施形態では、半導体積層構造６を、電子走行層３と電子供給層５との間にスペーサ層４を備えるものとしているが、これに限られるものではなく、例えば図４に示すように、スペーサ層４を備えないものとしても良い。この場合、高濃度不純物領域１０は、電子走行層３のソース電極７及びドレイン電極８の下方の部分に設けられていれば良い。このように、高濃度不純物領域１０は、少なくとも電子走行層３のソース電極７及びドレイン電極８の下方の部分に設けられていれば良い。つまり、半導体装置は、第１領域と、第１領域よりもドナー不純物元素の濃度が高い第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）とを有する電子走行層（キャリア走行層）３と、電子走行層３の上方に設けられ、第２領域及び第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）の電子供給層（キャリア供給層）５と、第２領域の上方に設けられたソース電極８と、第３領域の上方に設けられたドレイン電極８とを備えるものとすれば良い。

【0055】

この場合、半導体装置の製造方法において、高濃度不純物領域１０を形成する工程は、電子走行層３のソース電極７及びドレイン電極８を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含み、活性化アニール工程を行なった後に、電子供給層５を形成する工程を行なうようにすれば良い。つまり、半導体装置の製造方法において、電子走行層３を形成する工程は、第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含むものとすれば良い。

【0056】

また、上述の実施形態では、半導体積層構造６を、電子走行層３と電子供給層５との間にスペーサ層４を備えるものとし、高濃度不純物領域１０を、電子走行層３及びスペーサ層４のソース電極７及びドレイン電極８の下方の部分に設けているが、これに限られるものではない。
（第１変形例）
例えば、図５に示すように、半導体積層構造６を、電子走行層３と電子供給層５との間にスペーサ層４を備えるものとし、高濃度不純物領域１０を、電子走行層５のソース電極７及びドレイン電極８の下方の部分に設けても良い。つまり、高濃度不純物領域１０を、ソース電極７及びドレイン電極８の下方の電子走行層３に設け、スペーサ層４には設けないようにしても良い。このように、電子走行層（キャリア走行層）３と電子供給層（キャリア供給層）５との間に設けられ、第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）よりもドナー不純物元素の濃度が低いスペーサ層４を備えるものとしても良い。なお、この場合、スペーサ層４は、電子走行層３の高濃度不純物領域１０（第２領域及び第３領域）よりもドナー不純物元素の濃度が低くなっていることになる。ここで、「ドナー不純物元素の濃度が低くなっている」とは、ドナー不純物元素の濃度がゼロの場合、例えばアンドープの半導体層も含むものとする。これを第１変形例という。

【0057】

この場合、半導体装置の製造方法において、半導体積層構造６を形成する工程は、スペーサ層４を形成する工程と、電子走行層３のソース電極７及びドレイン電極８を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程とを含み、イオン注入工程を行なった後に、イオン注入されたドナー不純物元素のイオンを活性化することができる温度でスペーサ層４を形成する工程を行ない、その後、電子供給層５を形成する工程を行ない、高濃度不純物領域１０を形成する工程は、イオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化することができる温度で行なわれるスペーサ層４を形成する工程とを含むようにすれば良い。つまり、半導体装置の製造方法において、電子供給層（キャリア供給層）５を形成する工程の前に、電子走行層（キャリア走行層）３の上方にスペーサ層４を形成する工程を含み、電子走行層３を形成する工程及びスペーサ層４を形成する工程は、電子走行層３の第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化することができる温度でスペーサ層４を形成する工程を含むようにすれば良い。

【0058】

これにより、上述の実施形態の活性化アニール工程を省略することができる。つまり、スペーサ層４を形成する工程において、イオン注入されたドナー不純物元素のイオンを活性化することができるため、活性化アニール工程を別途行なう必要がなくなり、工数を削減することができる。
この第１変形例の半導体装置は、以下のようにして製造することができる。

【0059】

まず、図６（Ａ）に示すように、上述の実施形態の場合と同様に、成長用基板としてのＳｉＣ基板１上に、例えばＭＯＣＶＤ法によって、バッファ層２としてＡｌＮ層を例えば厚さ約２００ｎｍ程度成長する。
次に、上述の実施形態の場合と同様に、ＡｌＮバッファ層２上に、例えばＭＯＣＶＤ法によって、電子走行層としてＧａＮ層３を例えば厚さ約１μｍ程度成長する。

【0060】

次に、図６（Ｂ）に示すように、電子走行層３のソース電極７及びドレイン電極８を形成する領域の下方の部分にドナー不純物元素をイオン注入する（イオン注入工程）。
ここでは、アンドープのＧａＮ電子走行層３のソース電極７及びドレイン電極８の直下の部分にＳｉをイオン注入することによって、それ以外の部分よりもＳｉの濃度が高いＳｉイオン注入領域（高濃度不純物領域；ｎ型領域）１０を形成する。

【0061】

具体的には、まず、成長炉内からウェハを取り出し、例えばフォトレジストによってレジストパターンを形成し、オーミック電極であるソース電極７及びドレイン電極８を形成する領域の直下のＧａＮ電子走行層３の一部にドナー不純物となるＳｉをイオン注入する。ここでは、Ｓｉイオンの加速エネルギーは、例えば約２０ｋｅＶ、ドーズ量は例えば約１×１０^１３／ｃｍ^２である。

【0062】

次に、図６（Ｃ）に示すように、ＧａＮ電子走行層３上に、例えばＭＯＣＶＤ法によって、スペーサ層としてＡｌＮ層４を例えば厚さ約２ｎｍ程度成長する。ここで、ＡｌＮ層４の成長時の温度は約１１００℃程度とする。つまり、ＡｌＮ層４の成長時の温度を、イオン注入されたドナー不純物元素のイオンであるＳｉイオンを活性化することができる温度とする。つまり、イオン注入されたドナー不純物元素のイオンであるＳｉイオンを活性化することができる温度でスペーサ層４を形成する工程を行なう。このため、ＡｌＮスペーサ層４を形成する工程で、イオン注入されたＳｉイオンを活性化する活性化アニールも同時に行なわれることになる。

【0063】

このようにして、ソース電極７及びドレイン電極８を形成する領域の下方の電子供給層５以外の部分であるＧａＮ電子走行層３の一部に、それ以外の部分よりもドナー不純物元素であるＳｉの濃度が高いＳｉイオン注入領域１０を形成する。つまり、ソース電極７及びドレイン電極８を形成する領域（オーミック電極形成予定領域）の下方（直下）の電子供給層５以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域１０を形成する。このように、この第１変形例では、高濃度不純物領域１０を形成する工程は、イオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化することができる温度で行なわれるスペーサ層４を形成する工程とを含む。

【0064】

このような高濃度不純物領域１０を形成することで、デバイスの低抵抗化、即ち、オン抵抗の低減を実現することができる。つまり、電子走行層３に高濃度不純物領域１０を形成することで、この高濃度不純物領域１０のドナーからキャリアが供給されるようになり、電子供給層５の厚さにかかわらず、一定のキャリアを発生させることが可能となり、デバイスの低抵抗化を実現することができる。

【0065】

その後、上述の実施形態の場合と同様に、ＡｌＮスペーサ層４上に、例えばＭＯＣＶＤ法によって、電子供給層としてＩｎＡｌＮ層５を例えば厚さ約１０ｎｍ程度成長する。
このように、上述の実施形態の場合と同様に、電子供給層としてのＩｎＡｌＮ層５を成長する前に、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニールを行なうため、ＩｎＡｌＮ層を電子供給層５に用いる場合であっても、活性化アニールによってＩｎＡｌＮ層５にダメージを与えることなく、高濃度不純物領域１０を形成することが可能である。

【0066】

このようにして、ＳｉＣ基板１上に、ＡｌＮバッファ層２、ＧａＮ電子走行層３、ＡｌＮスペーサ層４、ＩｎＡｌＮ電子供給層５を積層した構造を有し、高濃度不純物領域１０を備える半導体積層構造６を形成する。
このように、本第１変形例では、基板１の上方に、電子走行層であるＧａＮ層３及び電子供給層であるＩｎＡｌＮ層５を含む半導体積層構造６を形成する工程を含む。また、半導体積層構造６を形成する工程は、電子走行層３を形成する工程と、ソース電極７及びドレイン電極８を形成する領域の下方の電子供給層５以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域１０を形成する工程と、電子供給層５を形成する工程とを含む。また、半導体積層構造６は、電子走行層３と電子供給層５との間にスペーサ層４を備え、半導体積層構造６を形成する工程は、スペーサ層４を形成する工程と、電子走行層３のソース電極７及びドレイン電極８を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程とを含み、イオン注入工程を行なった後に、イオン注入されたドナー不純物元素のイオンを活性化することができる温度でスペーサ層４を形成する工程を行ない、その後、電子供給層５を形成する工程を行ない、高濃度不純物領域１０を形成する工程は、イオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化することができる温度で行なわれるスペーサ層４を形成する工程とを含む。

【0067】

つまり、本第１変形例では、第１領域と、第１領域よりもドナー不純物元素の濃度が高い第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）とを有する電子走行層（キャリア走行層）３を形成する工程と、電子走行層３の上方に、第２領域及び第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）の電子供給層（キャリア供給層）５を形成する工程とを含む。そして、電子供給層（キャリア供給層）５を形成する工程の前に、電子走行層（キャリア走行層）３の上方にスペーサ層４を形成する工程を含み、電子走行層３を形成する工程及びスペーサ層４を形成する工程は、電子走行層３の第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化することができる温度でスペーサ層４を形成する工程を含む。

【0068】

次に、図６（Ｄ）に示すように、上述の実施形態の場合と同様に、オーミック電極であるソース電極７及びドレイン電極８を形成する領域にリセス構造１２を形成する。
この第１変形例では、ソース電極７及びドレイン電極８を形成する領域の下方（直下）のＩｎＡｌＮ電子供給層５を薄層化してリセス構造１２を形成する。
このように、この第１変形例では、電子供給層５を形成する工程の後、ソース電極７及びドレイン電極８を形成する工程の前に、電子供給層５のソース電極７及びドレイン電極８を形成する領域の下方の部分をそれ以外の部分よりも薄くする工程を含む。

【0069】

つまり、本実施形態では、電子供給層（キャリア供給層）５を形成する工程の後、ソース電極７及びドレイン電極８を形成する工程の前に、電子供給層５の電子走行層（キャリア走行層）３の第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）の上方に設けられた部分をそれ以外の部分よりも薄くする工程を含む。
このようにして、ＩｎＡｌＮ電子供給層５のソース電極７及びドレイン電極８を形成する領域の下方の部分をそれ以外の部分よりも薄くすることで、コンタクト抵抗を低減することができる。そして、このようにしてＩｎＡｌＮ電子供給層５を薄層化してコンタクト抵抗を低減する場合でも、上述のような高濃度不純物領域１０が設けられているため、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。

【0070】

特に、リセス構造１２を形成することによってソース電極７及びドレイン電極８を形成する領域の直下に残されるＩｎＡｌＮ電子供給層５の厚さは、トンネル電流が流れやすくなるようにするために、約１ｎｍ程度以下になるようにするのが好ましい。つまり、ソース電極７及びドレイン電極８を形成する領域の下方のＩｎＡｌＮ電子供給層５は、約１ｎｍ程度以下になるように薄層化するのが好ましい。これにより、確実にトンネル電流を増加させることができ、確実にコンタクト抵抗を低減することができる。

【0071】

最後に、図６（Ｅ）に示すように、上述の実施形態の場合と同様に、半導体積層構造６の上方に、ソース電極７、ドレイン電極８及びゲート電極９を形成する。つまり、第１変形例の半導体装置の製造方法は、第２領域（高濃度不純物領域１０）の上方にソース電極７を形成し、第３領域（高濃度不純物領域１０）の上方にドレイン電極８を形成する工程と、電子供給層５の上方であって、ソース電極７とドレイン電極８との間にゲート電極９を形成する工程を含む。

【0072】

このようにして、第１変形例の半導体装置を製造することができる。
また、上述の実施形態では、電子供給層５を、ソース電極７及びドレイン電極８の下方を含む全体に設け、ソース電極７及びドレイン電極８の下方の部分がそれ以外の部分よりも薄くなるようにしているが、これに限られるものではない。
（第２変形例）
例えば、図７に示すように、電子供給層５のソース電極７及びドレイン電極８の下方の部分を除去して、ソース電極７及びドレイン電極８の下方に電子供給層５が存在しないようにして良い。つまり、電子供給層５を、ソース電極７及びドレイン電極８の下方以外の部分に設けるようにしても良い。これを第２変形例という。

【0073】

この場合、半導体装置の製造方法において、電子供給層５を形成する工程の後、ソース電極７及びドレイン電極８を形成する工程の前に、電子供給層５のソース電極７及びドレイン電極８を形成する領域の下方の部分を除去する工程を含むものとすれば良い。
このように、上述の実施形態では、電子供給層５を形成する工程の後、ソース電極７及びドレイン電極８を形成する工程の前に、電子供給層５のソース電極７及びドレイン電極８を形成する領域の下方の部分をそれ以外の部分よりも薄くする工程を含むものとしているが、これに限られるものではなく、例えば、電子供給層５を形成する工程の後、ソース電極７及びドレイン電極８を形成する工程の前に、電子供給層５のソース電極７及びドレイン電極８を形成する領域の下方の部分を除去する工程を含むものとしても良い。

【0074】

この場合、半導体装置の製造方法において、電子供給層（キャリア供給層）５を形成する工程の後、ソース電極７及びドレイン電極８を形成する工程の前に、電子供給層５の電子走行層（キャリア走行層）３の第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）の上方に設けられた部分を除去する工程を含むものことになる。そして、電子供給層５は、電子走行層３の第１領域の上方に設けられていることになる。

【0075】

この第２変形例の場合、ソース電極７及びドレイン電極８は、高濃度不純物領域（ｎ型領域）１０に接することになる。ここでは、高濃度不純物領域１０はｎ型領域であるため、ソース電極７及びドレイン電極８はｎ型領域１０に直接接することになる。このため、コンタクト抵抗をより低減することができ、さらなるデバイスの低抵抗化を実現することができる。また、電子供給層５を薄層化する際の電子供給層５の厚さの制御が不要となるため、プロセスの簡略化、歩留まりの向上を図ることができる。

【0076】

この第２変形例の半導体装置は、以下のようにして製造することができる。
まず、図８（Ａ）に示すように、上述の実施形態の場合と同様に、ＳｉＣ基板１上に、バッファ層２としてＡｌＮ層、電子走行層３としてＧａＮ層、スペーサ層４としてＡｌＮ層を成長する。
次に、図８（Ｂ）、図８（Ｃ）に示すように、上述の実施形態の場合と同様に、ソース電極７及びドレイン電極８を形成する領域（オーミック電極形成予定領域）の下方（直下）の電子供給層５以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域（Ｓｉイオン注入領域）１０を形成する。

【0077】

具体的には、図８（Ｂ）に示すように、オーミック電極であるソース電極７及びドレイン電極８を形成する領域の直下のＡｌＮスペーサ層４及びＧａＮ電子走行層３の一部にドナー不純物となるＳｉをイオン注入する。
続いて、図８（Ｃ）に示すように、例えばＣＶＤ法によって、保護膜としてＳｉＮ膜１１を厚さ約２００ｎｍ程度成膜し、イオン注入されたＳｉイオンを活性化する活性化アニールとして、例えば窒素雰囲気中で約１１００℃の熱処理を約２分間行なう。

【0078】

その後、図８（Ｄ）に示すように、上述の実施形態の場合と同様に、電子供給層としてＩｎＡｌＮ層５を成長する。
このようにして、ＳｉＣ基板１上に、ＡｌＮバッファ層２、ＧａＮ電子走行層３、ＡｌＮスペーサ層４、ＩｎＡｌＮ電子供給層５を積層した構造を有し、高濃度不純物領域１０を備える半導体積層構造６を形成する。

【0079】

次に、図８（Ｅ）に示すように、オーミック電極であるソース電極７及びドレイン電極８を形成する領域にリセス構造１２を形成する。
この第２変形例では、ソース電極７及びドレイン電極８を形成する領域の下方（直下）のＩｎＡｌＮ電子供給層５を除去してリセス構造１２を形成する。
ここでは、ＩｎＡｌＮ電子供給層５は、ソース電極７及びドレイン電極８を形成する領域の直下を含む全体に設けられている。このため、ソース電極７及びドレイン電極８を形成する領域の直下のＩｎＡｌＮ電子供給層５の厚さ方向の全体を、例えばＲＩＥ（Reactive Ion Etching）等のドライエッチングを行なって除去することで、ソース電極７及びドレイン電極８を形成する領域にリセス構造１２を形成する（リセスエッチング）。ここで、例えばＲＩＥ等のドライエッチングには、エッチングガスとして、例えばＣｌ_２、ＢＣｌ_３等の塩素系のガスを用いれば良い。

【0080】

具体的には、ソース電極７及びドレイン電極８を形成する領域の直下のＩｎＡｌＮ電子供給層５だけでなく、高濃度不純物領域１０が形成されているＧａＮ電子走行層３の途中まで除去することで、ソース電極７及びドレイン電極８を形成する領域にリセス構造１２を形成する。
このように、この第２変形例では、電子供給層５を形成する工程の後、ソース電極７及びドレイン電極８を形成する工程の前に、電子供給層５のソース電極７及びドレイン電極８を形成する領域の下方の部分を除去する工程を含む。つまり、この第２変形例では、電子供給層（キャリア供給層）５を形成する工程の後、ソース電極７及びドレイン電極８を形成する工程の前に、電子供給層５の電子走行層（キャリア走行層）３の第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）の上方に設けられた部分を除去する工程を含む。

【0081】

このようにして、ＩｎＡｌＮ電子供給層５のソース電極７及びドレイン電極８を形成する領域の下方の部分を除去することで、コンタクト抵抗を低減することができる。そして、このようにしてＩｎＡｌＮ電子供給層５を除去してコンタクト抵抗を低減する場合でも、上述のような高濃度不純物領域１０が設けられているため、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。

【0082】

最後に、図８（Ｆ）に示すように、上述の実施形態の場合と同様に、半導体積層構造６の上方に、ソース電極７、ドレイン電極８及びゲート電極９を形成する。
このようにして、第２変形例の半導体装置を製造することができる。
なお、この第２変形例では、上述の実施形態の変形例として説明しているが、本変形例は、上述の第１変形例にも適用することができる。つまり、上述の第１変形例のものにおいて、この第２変形例と同様に、オーミック電極であるソース電極７及びドレイン電極８を形成する領域の下方のＩｎＡｌＮ電子供給層５を除去して（例えばＩｎＡｌＮ電子供給層５からＧａＮ電子走行層３の途中まで除去して）リセス構造１２を形成しても良い。
（第３変形例）
また、例えば、図９に示すように、電子供給層５の全体の厚さが薄くなっていても良い。つまり、電子供給層５を、ソース電極７及びドレイン電極８の下方を含む全体に設け、全体の厚さを約３ｎｍ以下としても良い。この場合、電子供給層（キャリア供給層）５を、電子走行層（キャリア走行層）３の第１領域の上方に設けられた第１領域と、電子走行層３の第２領域（高濃度不純物領域１０）とソース電極７との間に設けられた第２領域と、電子走行層３の第３領域（高濃度不純物領域１０）とドレイン電極８との間に設けられた第３領域とを備えるものとし、電子供給層５の第１領域、第２領域及び第３領域の厚さを３ｎｍ以下とすれば良い。これを第３変形例という。

【0083】

この場合、半導体装置の製造方法の電子供給層５を形成する工程において、ソース電極７及びドレイン電極８を形成する領域の下方を含む全体に、厚さが約３ｎｍ以下である電子供給層５を形成するようにすれば良い。つまり、半導体装置の製造方法の電子供給層（キャリア供給層）５を形成する工程において、電子走行層３の第１領域、第２領域（高濃度不純物領域１０）及び第３領域（高濃度不純物領域１０）の上方に、厚さが３ｎｍ以下である電子供給層５を形成するようにすれば良い。

【0084】

これにより、オーミック電極であるソース電極７及びドレイン電極８を形成する領域の下方の電子供給層５を薄層化する工程や除去する工程（例えばリセスエッチング）が不要となり、工数を削減することができる。
例えば、高周波特性の向上のためにゲート電極９の直下のＩｎＡｌＮ電子供給層５を薄くすべく、ＩｎＡｌＮ電子供給層５の全体の厚さを約３ｎｍ以下とする場合、上述の実施例や変形例のようにリセスエッチングを行なわなくても、ソース電極７及びドレイン電極８の下方のＩｎＡｌＮ電子供給層５の厚さは十分に薄いため、コンタクト抵抗を低減することができ、さらに高濃度不純物領域１０を設けることで、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。

【0085】

この第３変形例の半導体装置は、以下のようにして製造することができる。
まず、図１０（Ａ）に示すように、上述の実施形態の場合と同様に、ＳｉＣ基板１上に、バッファ層２としてＡｌＮ層、電子走行層３としてＧａＮ層、スペーサ層４としてＡｌＮ層を成長する。
次に、図１０（Ｂ）、図１０（Ｃ）に示すように、上述の実施形態の場合と同様に、ソース電極７及びドレイン電極８を形成する領域（オーミック電極形成予定領域）の下方（直下）の電子供給層５以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域（Ｓｉイオン注入領域）１０を形成する。

【0086】

具体的には、図１０（Ｂ）に示すように、オーミック電極であるソース電極７及びドレイン電極８を形成する領域の直下のＡｌＮスペーサ層４及びＧａＮ電子走行層３の一部にドナー不純物となるＳｉをイオン注入する。
続いて、図１０（Ｃ）に示すように、例えばＣＶＤ法によって、保護膜としてＳｉＮ膜１１を厚さ約２００ｎｍ程度成膜し、イオン注入されたＳｉイオンを活性化する活性化アニールとして、例えば窒素雰囲気中で約１１００℃の熱処理を約２分間行なう。

【0087】

その後、図１０（Ｄ）に示すように、電子供給層としてＩｎＡｌＮ層５を例えば厚さ約２ｎｍ程度成長する。つまり、ソース電極７及びドレイン電極８を形成する領域の下方を含む全体に、厚さが２ｎｍ程度のＩｎＡｌＮ電子供給層５を形成する。
このようにして、ＳｉＣ基板１上に、ＡｌＮバッファ層２、ＧａＮ電子走行層３、ＡｌＮスペーサ層４、ＩｎＡｌＮ電子供給層５を積層した構造を有し、高濃度不純物領域１０を備える半導体積層構造６を形成する。

【0088】

最後に、図１０（Ｅ）に示すように、上述の実施形態の場合と同様に、半導体積層構造６の上方に、ソース電極７、ドレイン電極８及びゲート電極９を形成する。
このようにして、第３変形例の半導体装置を製造することができる。
なお、この第３変形例では、上述の実施形態の変形例として説明しているが、本変形例は、上述の第１変形例や第２変形例にも適用することができる。つまり、上述の第１変形例のものにおいて、この第３変形例と同様に、電子供給層５を、ソース電極７及びドレイン電極８の下方を含む全体に設け、全体の厚さを約３ｎｍ以下としても良い。また、この第３変形例のものにおいて、上述の第２変形例と同様に、オーミック電極であるソース電極７及びドレイン電極８を形成する領域の下方のＩｎＡｌＮ電子供給層５を除去して（例えばＩｎＡｌＮ電子供給層５からＧａＮ電子走行層３の途中まで除去して）リセス構造１２を形成しても良い。さらに、ＡｌＮスペーサ層４を例えば１ｎｍ程度の厚さに薄くしても良い。

【0089】

このように、上述の実施形態では、電子供給層５を形成する工程の後、ソース電極７及びドレイン電極８を形成する工程の前に、電子供給層５のソース電極７及びドレイン電極８を形成する領域の下方の部分をそれ以外の部分よりも薄くする工程を含むものとしているが、これに限られるものではなく、例えば、電子供給層５を形成する工程において、ソース電極７及びドレイン電極８を形成する領域の下方を含む全体に、厚さが約３ｎｍ以下である電子供給層５を形成するようにしても良い。

【0090】

また、上述の実施形態及び各変形例では、少なくとも電子走行層３のソース電極７及びドレイン電極８の下方の部分にＳｉなどのドナー不純物元素をイオン注入することによって、その層の他の部分よりもＳｉなどのドナー不純物元素の濃度が高い高濃度不純物領域１０を設けているが、これに限られるものではない。例えば、ソース電極７及びドレイン電極８を形成する領域の下方の少なくとも電子走行層３（例えばスペーサ層４を設ける場合はスペーサ層４及び電子走行層３）の一部をエッチングによって除去し、この部分にドナー不純物元素（例えばＳｉなど）がドープされている半導体層（ｎ型半導体層；例えばｎ型ＧａＮ層など）を成長（再成長）させることによって、半導体積層構造を、ソース電極７及びドレイン電極８の下方の電子供給層５以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域１０を備えるものとしても良い。
［第２実施形態］
次に、第２実施形態にかかる半導体装置及びその製造方法、電源装置について、図１１、図１２を参照しながら説明する。

【0091】

本実施形態にかかる半導体装置は、上述の第１実施形態及び各変形例のいずれかの半導体装置（ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ）を半導体チップとして備える半導体パッケージである。なお、半導体チップをＨＥＭＴチップ又はトランジスタチップともいう。
以下、ディスクリートパッケージを例に挙げて説明する。
本半導体装置は、図１１に示すように、上述の第１実施形態及び各変形例のいずれかの半導体チップ３４を搭載するステージ３０と、ゲートリード３７と、ソースリード３９と、ドレインリード３８と、ボンディングワイヤ３６（ここではＡｌワイヤ）と、封止樹脂４０とを備える。なお、封止樹脂をモールド樹脂ともいう。

【0092】

そして、ステージ３０上に搭載された半導体チップ３４のゲートパッド３１、ソースパッド３２及びドレインパッド３３は、それぞれ、ゲートリード３７、ソースリード３９及びドレインリード３８に、Ａｌワイヤ３６によって接続されており、これらが樹脂封止されている。
ここでは、半導体チップ３４の基板裏面がダイアタッチ剤３５（ここでははんだ）によって固定されたステージ３０は、ドレインリード３８と電気的に接続されている。なお、これに限られるものではなく、ステージ３０がソースリード３９と電気的に接続されるようにしても良い。

【0093】

次に、本実施形態にかかる半導体装置（ディスクリートパッケージ）の製造方法について説明する。
まず、上述の第１実施形態及び各変形例のいずれかの半導体チップ３４（ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ）を、例えばダイアタッチ剤３５（ここでははんだ）を用いてリードフレームのステージ３０上に固定する。

【0094】

次に、例えばＡｌワイヤ３６を用いたボンディングによって、半導体チップ３４のゲートパッド３１をゲートリード３７に接続し、ドレインパッド３３をドレインリード３８に接続し、ソースパッド３２をソースリード３９に接続する。
その後、例えばトランスファーモールド法によって樹脂封止を行なった後、リードフレームを切り離す。

【0095】

このようにして、半導体装置（ディスクリートパッケージ）を作製することができる。
なお、ここでは、半導体チップ３４の各パッド３１〜３３を、ワイヤボンディングのためのボンディングパッドとして用いたディスクリートパッケージを例に挙げて説明しているが、これに限られるものではなく、他の半導体パッケージであっても良い。例えば、半導体チップの各パッドを、例えばフリップチップボンディングなどのワイヤレスボンディングのためのボンディングパッドとして用いた半導体パッケージであっても良い。また、ウエハレベルパッケージであっても良い。また、ディスクリートパッケージ以外の半導体パッケージであっても良い。

【0096】

次に、上述のＩｎＡｌＮ／ＧａＮ−ＨＥＭＴを含む半導体パッケージを備える電源装置について、図１２を参照しながら説明する。
以下、サーバに用いられる電源装置に備えられるＰＦＣ（power factor correction）回路に、上述の半導体パッケージに含まれるＩｎＡｌＮ／ＧａＮ−ＨＥＭＴを用いる場合を例に挙げて説明する。

【0097】

本ＰＦＣ回路は、図１２に示すように、ダイオードブリッジ５６と、チョークコイル５２と、第１コンデンサ５４と、上述の半導体パッケージに含まれるＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ５１と、ダイオード５３と、第２コンデンサ５５とを備える。
ここでは、本ＰＦＣ回路は、回路基板上に、ダイオードブリッジ５６、チョークコイル５２、第１コンデンサ５４、上述の半導体パッケージに含まれるトランジスタ５１、ダイオード５３、及び、第２コンデンサ５５が実装されて構成されている。

【0098】

本実施形態では、上述の半導体パッケージのドレインリード３８、ソースリード３９及びゲートリード３７が、それぞれ、回路基板のドレインリード挿入部、ソースリード挿入部及びゲートリード挿入部に挿入され、例えばはんだなどによって固定されている。このようにして、回路基板に形成されたＰＦＣ回路に、上述の半導体パッケージに含まれるトランジスタ５１が接続されている。

【0099】

そして、本ＰＦＣ回路では、ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ５１のドレイン電極Ｄに、チョークコイル５２の一方の端子及びダイオード５３のアノード端子が接続されている。また、チョークコイル５２の他方の端子には第１コンデンサ５４の一方の端子が接続され、ダイオード５３のカソード端子には第２コンデンサ５５の一方の端子が接続されている。そして、第１コンデンサ５４の他方の端子、ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ５１のソース電極Ｓ及び第２コンデンサ５５の他方の端子が接地されている。また、第１コンデンサ５４の両端子には、ダイオードブリッジ５６の一対の端子が接続されており、ダイオードブリッジ５６の他の一対の端子は、交流（ＡＣ）電圧が入力される入力端子に接続されている。また、第２コンデンサ５５の両端子は、直流（ＤＣ）電圧が出力される出力端子に接続されている。また、ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ５１のゲート電極Ｇには、図示しないゲートドライバが接続されている。そして、本ＰＦＣ回路では、ゲートドライバによってＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ５１を駆動することで、入力端子から入力されたＡＣ電圧を、ＤＣ電圧に変換して、出力端子から出力するようになっている。

【0100】

したがって、本実施形態にかかる電源装置によれば、信頼性の向上させることができるという利点がある。つまり、上述の第１実施形態及び各変形例のいずれかの半導体チップ３４を備えるため、信頼性の高い電源装置を構築することができるという利点がある。
なお、ここでは、上述の半導体装置（ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ又はＩｎＡｌＮ／ＧａＮ−ＨＥＭＴを含む半導体パッケージ）を、サーバに用いられる電源装置に備えられるＰＦＣ回路に用いる場合を例に挙げて説明しているが、これに限られるものではない。例えば、上述の半導体装置（ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ又はＩｎＡｌＮ／ＧａＮ−ＨＥＭＴを含む半導体パッケージ）を、サーバ以外のコンピュータなどの電子機器（電子装置）に用いても良い。また、上述の半導体装置（半導体パッケージ）を、電源装置に備えられる他の回路（例えばＤＣ−ＤＣコンバータなど）に用いても良い。
［第３実施形態］
次に、第３実施形態にかかる高周波増幅器について、図１３を参照しながら説明する。

【0101】

本実施形態にかかる高周波増幅器は、上述の第１実施形態及び各変形例の半導体装置のいずれかを備える高周波増幅器（高出力増幅器）である。
本高周波増幅器は、図１３に示すように、ディジタル・プレディストーション回路４１と、ミキサー４２ａ，４２ｂと、パワーアンプ４３とを備えて構成される。なお、パワーアンプを、単にアンプともいう。

【0102】

ディジタル・プレディストーション回路４１は、入力信号の非線形歪みを補償するものである。
ミキサー４２ａ，４２ｂは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。
パワーアンプ４３は、交流信号とミキシングされた入力信号を増幅するものであり、上述の第１実施形態及び各変形例のいずれかの半導体装置、即ち、ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴを含む半導体チップを備える。なお、半導体チップをＨＥＭＴチップ又はトランジスタチップともいう。

【0103】

なお、図１３では、例えばスイッチの切り替えによって、出力側の信号をミキサー４２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４１に送出できる構成となっている。
したがって、本実施形態にかかる高周波増幅器によれば、上述の第１実施形態及び各変形例にかかる半導体装置を、パワーアンプ４３に適用しているため、信頼性の高い高周波増幅器を実現することができるという利点がある。
［その他］
なお、本発明は、上述した各実施形態及び各変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。

【0104】

以下、上述の各実施形態及び各変形例に関し、更に、付記を開示する。
（付記１）
第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層と、
前記第２領域の上方に設けられたソース電極と、
前記第３領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備えることを特徴とする半導体装置。

【0105】

（付記２）
前記キャリア走行層と前記キャリア供給層との間に設けられ、第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するスペーサ層を備え、
前記ソース電極は、前記キャリア走行層の前記第２領域及び前記スペーサ層の前記第２領域の上方に設けられており、
前記ドレイン電極は、前記キャリア走行層の前記第３領域及び前記スペーサ層の前記第３領域の上方に設けられていることを特徴とする、付記１に記載の半導体装置。

【0106】

（付記３）
前記キャリア走行層と前記キャリア供給層との間に設けられ、前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低いスペーサ層を備えることを特徴とする、付記１に記載の半導体装置。
（付記４）
前記キャリア供給層は、前記キャリア走行層の前記第１領域の上方に設けられた第１領域と、前記キャリア走行層の前記第２領域と前記ソース電極との間に設けられた第２領域と、前記キャリア走行層の前記第３領域と前記ドレイン電極との間に設けられた第３領域とを備え、
前記キャリア供給層の前記第２領域及び前記第３領域は、前記キャリア供給層の前記第１領域よりも薄くなっていることを特徴とする、付記１〜３のいずれか１項に記載の半導体装置。

【0107】

（付記５）
前記キャリア供給層の前記第２領域及び前記第３領域の厚さは、３ｎｍ以下であることを特徴とする、付記４に記載の半導体装置。
（付記６）
前記キャリア供給層は、前記キャリア走行層の前記第１領域の上方に設けられていることを特徴とする、付記１〜３のいずれか１項に記載の半導体装置。

【0108】

（付記７）
前記キャリア供給層は、前記キャリア走行層の前記第１領域の上方に設けられた第１領域と、前記キャリア走行層の前記第２領域と前記ソース電極との間に設けられた第２領域と、前記キャリア走行層の前記第３領域と前記ドレイン電極との間に設けられた第３領域とを備え、
前記キャリア供給層の前記第１領域、前記第２領域及び前記第３領域の厚さは、３ｎｍ以下であることを特徴とする、付記１〜３のいずれか１項に記載の半導体装置。

【0109】

（付記８）
前記ドナー不純物元素は、Ｓｉ、Ｏ、Ｓ、Ｇｅ、Ｔｅ、Ｓｅのいずれかであることを特徴とする、付記１〜７のいずれか１項に記載の半導体装置。
（付記９）
トランジスタを備え、
前記トランジスタは、
第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層と、
前記第２領域の上方に設けられたソース電極と、
前記第３領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備えることを特徴とする電源装置。

【0110】

（付記１０）
入力信号を増幅するアンプを備え、
前記アンプは、トランジスタを含み、
前記トランジスタは、
第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層と、
前記第２領域の上方に設けられたソース電極と、
前記第３領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備えることを特徴とする高周波増幅器。

【0111】

（付記１１）
第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するキャリア走行層を形成する工程と、
前記キャリア走行層の上方に、前記第２領域及び前記第３領域よりもドナー不純物元素の濃度が低いＩｎ_ＸＡｌ_ＹＧａ_{（１−Ｘ−Ｙ）}Ｎ（０＜Ｘ＜１、０＜Ｙ＜１、０＜Ｘ＋Ｙ≦１）のキャリア供給層を形成する工程と、
前記第２領域の上方にソース電極を形成し、前記第３領域の上方にドレイン電極を形成する工程と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間にゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。

【0112】

（付記１２）
前記キャリア走行層を形成する工程は、前記第２領域及び前記第３領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化する活性化アニール工程とを含むことを特徴とする、付記１１に記載の半導体装置の製造方法。

【0113】

（付記１３）
前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方に、第１領域と、前記第１領域よりもドナー不純物元素の濃度が高い第２領域及び第３領域とを有するスペーサ層を形成する工程を含み、
前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第２領域及び前記第３領域、及び、前記スペーサ層の前記第２領域及び前記第３領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化する活性化アニール工程とを含むことを特徴とする、付記１１に記載の半導体装置の製造方法。

【0114】

（付記１４）
前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方にスペーサ層を形成する工程を含み、
前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第２領域及び前記第３領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化することができる温度で前記スペーサ層を形成する工程を含むことを特徴とする、付記１１に記載の半導体装置の製造方法。

【0115】

（付記１５）
前記キャリア供給層を形成する工程の後、前記ソース電極及び前記ドレイン電極を形成する工程の前に、前記キャリア供給層の前記キャリア走行層の前記第２領域及び前記第３領域の上方に設けられた部分をそれ以外の部分よりも薄くする工程を含むことを特徴とする、付記１１〜１４のいずれか１項に記載の半導体装置の製造方法。

【0116】

（付記１６）
前記キャリア供給層を形成する工程の後、前記ソース電極及び前記ドレイン電極を形成する工程の前に、前記キャリア供給層の前記キャリア走行層の前記第２領域及び前記第３領域の上方に設けられた部分を除去する工程を含むことを特徴とする、付記１１〜１４のいずれか１項に記載の半導体装置の製造方法。

【0117】

（付記１７）
前記キャリア供給層を形成する工程において、前記キャリア走行層の前記第１領域、前記第２領域及び前記第３領域の上方に、厚さが３ｎｍ以下である前記キャリア供給層を形成することを特徴とする、付記１１〜１４のいずれか１項に記載の半導体装置の製造方法。

【符号の説明】

【0118】

１ 基板
２ バッファ層（ＡｌＮ層）
３ 電子走行層（ＧａＮ層；チャネル層）
４ スペーサ層（ＡｌＮ層）
５ 電子供給層（ＩｎＡｌＮ層）
６ 半導体積層構造
７ ソース電極
８ ドレイン電極
９ ゲート電極
１０ 高濃度不純物領域（Ｓｉイオン注入領域）
１１ 保護膜（ＳｉＮ膜）
１２ リセス構造
３０ ステージ
３１ ゲートパッド
３２ ソースパッド
３３ ドレインパッド
３４ 半導体チップ
３５ ダイアタッチ剤
３６ ワイヤ
３７ ゲートリード
３８ ドレインリード
３９ ソースリード
４０ 封止樹脂
４１ ディジタル・プレディストーション回路
４２ａ，４２ｂ ミキサー
４３ パワーアンプ
５１ ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ
５２ チョークコイル
５３ ダイオード
５４ 第１コンデンサ
５５ 第２コンデンサ
５６ ダイオードブリッジ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】