【図1】本半導体装置の断面構成を示す。

【図2】半導体装置の製造フローを示す。

【図3】半導体装置の組み立て工程（後工程）のフローを示す。

【図4A】チップ接合工程により、チップが基板上に接合された状態を示す。

【図4B】めっき保護工程により、基板上にめっき保護膜が設けられた状態を示す。

【図4C】めっき工程により、チップのおもて面電極上にめっき膜が設けられた状態を示す。

【図4D】めっき保護除去工程により、基板からめっき保護膜が除去された状態を示す。

【図5A】配線基板搭載・ポスト立設工程により、基板上に配線基板を搭載してポストを立設した状態を示す。

【図5B】封止工程により、本体内に半導体素子を封止した状態を示す。

【図6】変形例に係る半導体装置の断面構成を示す。

【図7】変形例に係る半導体装置の組み立て工程（後工程）のフローを示す。

【図8A】チップ接合工程により、チップが基板上に接合された状態を示す。

【図8B】チップ周辺保護膜形成工程により、チップのおもて面電極の外周及びチップの外周部分を覆うチップ周辺保護膜が設けられた状態を示す。

【図8C】めっき保護膜形成工程により、基板上にめっき保護膜が設けられた状態を示す。

【図8D】めっき工程により、チップのおもて面電極上にめっき膜が設けられた状態を示す。

【図8E】めっき保護除去工程により、基板からめっき保護膜が除去された状態を示す。