特許第6624729号(P6624729)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 国立大学法人東京工業大学の特許一覧

特許6624729絶縁型の双方向DC/DCコンバータおよびその制御方法
<>
  • 特許6624729-絶縁型の双方向DC/DCコンバータおよびその制御方法 図000008
  • 特許6624729-絶縁型の双方向DC/DCコンバータおよびその制御方法 図000009
  • 特許6624729-絶縁型の双方向DC/DCコンバータおよびその制御方法 図000010
  • 特許6624729-絶縁型の双方向DC/DCコンバータおよびその制御方法 図000011
  • 特許6624729-絶縁型の双方向DC/DCコンバータおよびその制御方法 図000012
  • 特許6624729-絶縁型の双方向DC/DCコンバータおよびその制御方法 図000013
  • 特許6624729-絶縁型の双方向DC/DCコンバータおよびその制御方法 図000014
  • 特許6624729-絶縁型の双方向DC/DCコンバータおよびその制御方法 図000015
  • 特許6624729-絶縁型の双方向DC/DCコンバータおよびその制御方法 図000016
  • 特許6624729-絶縁型の双方向DC/DCコンバータおよびその制御方法 図000017
  • 特許6624729-絶縁型の双方向DC/DCコンバータおよびその制御方法 図000018
  • 特許6624729-絶縁型の双方向DC/DCコンバータおよびその制御方法 図000019
  • 特許6624729-絶縁型の双方向DC/DCコンバータおよびその制御方法 図000020
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6624729
(24)【登録日】2019年12月6日
(45)【発行日】2019年12月25日
(54)【発明の名称】絶縁型の双方向DC/DCコンバータおよびその制御方法
(51)【国際特許分類】
   H02M 3/28 20060101AFI20191216BHJP
   H02M 3/335 20060101ALI20191216BHJP
【FI】
   H02M3/28 H
   H02M3/28 Q
   H02M3/335 E
【請求項の数】6
【全頁数】15
(21)【出願番号】特願2016-7278(P2016-7278)
(22)【出願日】2016年1月18日
(65)【公開番号】特開2017-130997(P2017-130997A)
(43)【公開日】2017年7月27日
【審査請求日】2019年1月16日
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成26年度、独立行政法人新エネルギー・産業技術総合開発機構、戦略的イノベーション創造プログラム(SIP)「SIP(戦略的イノベーション創造プログラム)/次世代パワーエレクトロニクス/次世代パワーモジュールの応用に関する基盤研究開発/次世代パワーモジュールを使用したパワーエレクトロニクス機器とその統合システムの包括的研究開発」、産業技術力強化法第19条の適用を受ける出願
(73)【特許権者】
【識別番号】304021417
【氏名又は名称】国立大学法人東京工業大学
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100109047
【弁理士】
【氏名又は名称】村田 雄祐
(74)【代理人】
【識別番号】100109081
【弁理士】
【氏名又は名称】三木 友由
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】赤木 泰文
【審査官】 栗栖 正和
(56)【参考文献】
【文献】 特開2009−044889(JP,A)
【文献】 特開2013−252000(JP,A)
【文献】 特開2014−135863(JP,A)
【文献】 特開2000−156977(JP,A)
【文献】 米国特許出願公開第2015/0365005(US,A1)
【文献】 G. G. Oggier, M. Ordonez,"High-Efficiency DAB Converter Using Switching Sequences and Burst Mode",IEEE Trans. Power Electron.,,米国,IEEE,2016年 3月,VOL.31, NO.3,pp.2069-2082.
(58)【調査した分野】(Int.Cl.,DB名)
H02M 3/28
H02M 3/335
(57)【特許請求の範囲】
【請求項1】
トランスと、
前記トランスの1次巻線と接続される第1フルブリッジ回路と、
前記トランスの2次巻線と接続される第2フルブリッジ回路と、
前記第1フルブリッジ回路および前記第2フルブリッジ回路を制御するコントローラと、
を備え、
前記コントローラは、
伝送電力が所定のしきい値PTHより高い第1領域において、前記第1フルブリッジ回路と前記第2フルブリッジ回路を位相差δにてスイッチングする連続運転を行い、位相差δを変化させることにより伝送電力を調整し、
前記伝送電力が前記しきい値PTHより低い第2領域において、前記位相差δを固定し、mを0.5の自然数倍の実数、nを実数として、δ+2πmの期間、前記第1フルブリッジ回路と前記第2フルブリッジ回路をスイッチングし、2πnの期間、前記第1フルブリッジ回路と前記第2フルブリッジ回路のスイッチングを停止する間欠運転を行い、nを変化させることにより伝送電力を調整し、
前記しきい値PTHは、連続運転において最大効率を与える伝送電力をP、連続運転において最小損失を与える伝送電力をPとしたとき、P≦PTH≦P×1.1を満たすことを特徴とする絶縁型の双方向DC/DCコンバータ。
【請求項2】
前記第2領域で使用される位相差δは、伝送電力Pに対応する位相差δと、伝送電力Pに対応する位相差δの間に含まれることを特徴とする請求項1に記載の双方向DC/DCコンバータ。
【請求項3】
前記第2領域で使用される位相差δは、伝送電力PTHに対応する位相差δであることを特徴とする請求項1に記載の双方向DC/DCコンバータ。
【請求項4】
前記しきい値PTHはPと実質的に等しく、前記第2領域で使用される位相差δは、Pに対応する位相差δと実質的に等しいことを特徴とする請求項1に記載の双方向DC/DCコンバータ。
【請求項5】
m=1であることを特徴とする請求項1から4のいずれかに記載の双方向DC/DCコンバータ。
【請求項6】
絶縁型の双方向DC/DCコンバータの制御方法であって、
前記双方向DC/DCコンバータは、
トランスと、
前記トランスの1次巻線と接続される第1フルブリッジ回路と、
前記トランスの2次巻線と接続される第2フルブリッジ回路と、
前記第1フルブリッジ回路および前記第2フルブリッジ回路を制御するコントローラと、
を備え、
前記制御方法は、
連続運転において最大効率を与える伝送電力をP、連続運転において最小損失を与える伝送電力をPとしたとき、P≦PTH≦P×1.1を満たすしきい値PTHを規定するステップと、
前記伝送電力が前記しきい値PTHより高い第1領域において、前記第1フルブリッジ回路と前記第2フルブリッジ回路を位相差δにてスイッチングする連続運転を行い、位相差δを変化させることにより伝送電力を調整するステップと、
前記伝送電力が前記しきい値PTHより低い第2領域において、前記位相差δを固定し、mを0.5の自然数倍の実数、nを実数として、δ+2πmの期間、前記第1フルブリッジ回路と前記第2フルブリッジ回路をスイッチングし、2πnの期間、前記第1フルブリッジ回路と前記第2フルブリッジ回路のスイッチングを停止する間欠運転を行い、nを変化させることにより伝送電力を調整するステップと、
を備えることを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、絶縁型双方向DC/DCコンバータに関する。
【背景技術】
【0002】
電気的絶縁と電圧整合手段として、小型・軽量の高周波トランス(以下、単にトランスという)を使用した絶縁型の双方向DC/DCコンバータが注目されている。双方向DC/DCコンバータは、2台の単相フルブリッジ回路(Hブリッジ回路ともいう)をトランス102を介して接続する回路構成に特徴があり、大電力用途に適している(非特許文献1〜3)。双方向DC/DCコンバータは、その回路構成から、DAB(Dual-Active-Bridge)コンバータとも称される。DABコンバータは、各ブリッジ回路の対角スイッチを同時にスイッチングすることによってデューティ比50%の方形波電圧を、トランスの1次巻線および2次巻線に発生させる。そしてブリッジ回路間の位相差を制御することによって伝送電力を調整できる。この場合、各ブリッジはゼロ電圧スイッチング(ZVS:Zero-Voltage Switching)動作が可能になり、高効率な電力伝送が実現できる。しかし、低出力領域では、不完全ZVS動作に伴うスイッチング損失(スナバ損失)が増加し、変換効率が低下するという問題がある(非特許文献3,4)。
【0003】
また、DABコンバータにパルス幅変調(PWM: Pulse-Width-Modulation)制御を組み合わせる提案もなされている(非特許文献5,6)これはブリッジ回路のレグ間に位相差を設けることで、電流実効値を低減しつつ伝送電力を調整しようとするものである。これは小容量DABコンバータを対象にしたもので、低出力領域では不完全ZVS動作となり、損失低減よりも制御性を優先させた考え方である。
【0004】
低出力領域の損失低減を重視した電力調整手法として間欠運転がある。これは電力伝送休止期間を設け、伝送電力を平均的に調整しようとするもので、バーストモード(Burst Mode)とも呼ばれている(非特許文献7,8)。間欠運転そのものは古くから知られている。例えば、共振形インバータをした誘導加熱装置やコロナ放電処理装置に間欠運転を適用し、低出力領域の安定動作と損失低減を実現している(非特許文献9,10)。このような間欠運転は共振周波数を基本周期としているために電力調整が離散的になり、パルス密度変調(PDM: Pulse-Density-Modulation)とも呼ばれている。電力伝送期間にZVS動作可能な出力領域で運転し、スナバ損失の大幅な低減が可能となる。さらに、電力伝送休止期間中では鉄損が発生しないので、低出力領域の大幅な効率向上が期待できる。
【先行技術文献】
【非特許文献】
【0005】
【非特許文献1】R. W. D. Doncker, D. M. Divan, M. H. Kheraluwala: “A three-phase soft-switched high-power-density dc/dc converter for high-power applications, ” IEEE Trans. Ind. Appl., Vol. 27, No. 1, pp. 63-73, (1991-1)
【非特許文献2】M. H. Kheraluwala, R. W. Gascoigne, D. M. Divan, E. D. Baumann:“Performance characterization of a high-power dual active bridge dc-todc converter, ” IEEE Trans. Ind. Appl., Vol. 28, No. 6, pp. 1294-1301,(1992-11)
【非特許文献3】S. Inoue, H. Akagi: “Operating voltage and loss analysis of a bidirectional isolated dc/dc converter,” IEEJ Trans. Ind. Appl., Vol. 127, No. 2, pp. 189-197, (2007-5)
【非特許文献4】T. Yamagishi, H. Akagi: “A 750-V, 100-kW, 20-kHz bidirectional isolated dc/dc converter using SiC-MOSFET/SBD modules,” IEEJ Trans. Ind. Appl., Vol. 134, No. 5, pp. 544-553, (2014-5)
【非特許文献5】A. K. Jain, R. A. Ayyanar: “PWM control of dual active bridge: comprehensive analysis and experimental verification,” IEEE Trans. Power Electron., Vol. 26, No. 4, pp. 1215-1227, (2011-4)
【非特許文献6】G. G. Oggier, G. O. Garcia, A. R. Oliva: “Switching control strategy to minimize dual active bridge converter losses,” IEEE Trans. Power Electron., Vol. 24, No. 7, pp. 1826-1838, (2009-7)
【非特許文献7】A. Rodriguez, A. Vazquez, D. G. Lamar, M. M. Hernando, J. Sebastian:“Different purpose design strategies and techniques to improve the performance of a dual active bridge with phase-shift control,” IEEE Trans. Power Electron., Vol. 30, No. 2, pp. 790-804, (2015-2)
【非特許文献8】G. G. Oggier, M. Ordonez: “High-Efficiency DABConverter Using Switching Sequences and Burst Mode,” IEEE Trans. Power Electron., Vol. 31, No. 3, pp. 2069-2082, (2016-3)
【非特許文献9】H. Fujita, H. Akagi: “Pulse-density-modulated power control of a 4 kW,450 kHz voltage-source inverter for induction melting applications,” IEEE Trans. Ind. Applicat., Vol. 32, No. 2, pp. 279-286, Mar/Apr 1996
【非特許文献10】H. Fujita, H. Akagi: “Control and performance of a pulse-density modulated series-resonant inverter for corona discharge processes,” IEEE Trans. Ind. Applicat., Vol. 35, No. 3, pp. 621-627, May/Jun 1999
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明者は、数百kWの大容量のDABコンバータに間欠運転を適用するにあたり、以下の課題を認識するに至った。
【0007】
非特許文献7,8は、1kW程度の小容量DABコンバータを対象としたものであり、そこで得られる知見を、数十kWから数百kWの大容量コンバータにそのまま適用すると、ある伝送電力では高効率が得られるかもしれないが、別の伝送電力での効率は著しく低下してしまう。
【0008】
DABコンバータと間欠運転の組み合わせに際し、伝送電力の調整には複数の自由度が存在するが、従来技術(たとえば非特許文献7,8)ではその自由度を有効に活用しておらず、特に低出力時における効率にはさらなる改善の余地がある。
【0009】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、幅広い伝送電力において高効率が得られる絶縁型の双方向DC/DCコンバータの提供にある。
【課題を解決するための手段】
【0010】
本発明のある態様は、絶縁型の双方向DC/DCコンバータに関する。双方向DC/DCコンバータは、トランスと、トランスの1次巻線と接続される第1フルブリッジ回路と、トランスの2次巻線と接続される第2フルブリッジ回路と、第1フルブリッジ回路および第2フルブリッジ回路を制御するコントローラと、を備える。コントローラは、伝送電力が所定のしきい値PTHより高い第1領域において、第1フルブリッジ回路と第2フルブリッジ回路を位相差δにてスイッチングする連続運転を行い、位相差δを変化させることにより伝送電力を調整し、伝送電力がしきい値PTHより低い第2領域において、位相差δFIXを固定し、mを0.5の自然数倍の実数、nを実数として、δFIX+2πmの期間、第1フルブリッジ回路と第2フルブリッジ回路をスイッチングし、2πnの期間、第1フルブリッジ回路と第2フルブリッジ回路のスイッチングを停止する間欠運転を行い、nを変化させることにより伝送電力を調整する。しきい値PTHは、連続運転において最大効率を与える伝送電力(最大効率点)をP、連続運転において最小損失を与える伝送電力(最小損失点)をPとしたとき、P≦PTH≦P×1.1を満たす。
【0011】
本発明者は、位相差制御の連続運転を行った場合に、伝送電力が最大効率点を下回ると、あるいは、伝送電力が最小損失点を下回ると、効率が顕著に低下し始めるという知見を得た。しきい値PTHをP≦PTH≦P×1.1を満たすように規定することにより、数十〜数百kWを超える高出力領域から、数kWオーダーあるいはそれ以下の低出力領域を含む幅広い電力範囲において、高効率を得ることができる。
【0012】
第2領域で使用される位相差δFIXは、伝送電力Pに対応する位相差δと、伝送電力Pに対応する位相差δの間に含まれてもよい。
【0013】
第2領域で使用される位相差δFIXは、伝送電力PTHに対応する位相差δであってもよい。
【0014】
しきい値PTHはPと実質的に等しく、第2領域で使用される位相差δは、Pに対応する位相差δと実質的に等しくてもよい。これによりさらに損失を低減し、効率を改善できる。
【発明の効果】
【0015】
本発明のある態様によれば、絶縁型双方向DC/DCコンバータの効率を改善できる。
【図面の簡単な説明】
【0016】
図1】実施の形態に係る双方向DC/DCコンバータの回路図である。
図2図1の双方向DC/DCコンバータの1次側換算の等価回路図である。
図3】第2モードにおける図2の等価回路図の動作波形図である。
図4】実験に用いた双方向DC/DCコンバータの回路図である。
図5】実験に用いた定数を示す図である。
図6】定格出力P=100kWの連続運転時の動作波形図である。
図7】出力電力P=45kWの連続運転時の動作波形図である。
図8】出力電力Pint=10kWにおける間欠運転時の動作波形図である。
図9】出力電力Pint=10kWにおける間欠運転時の動作波形図である。
図10図10(a)、(b)は、出力電力Pと損失Plossの関係を示す図である。
図11図11(a)、(b)は、出力電力Pと効率ηの関係を示す図である。
図12】Pcon=41kW(δ=8.8°)とPcon=19kW(δ=4°)における、出力電力Pint(1〜18kW)とnの関係を示す図である。
図13】出力電力Pint(1〜18kW)と電圧リップルΔvp−pの関係を示す図である。
【発明を実施するための形態】
【0017】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【0018】
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0019】
また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは抵抗値、容量値を表すものとする。
【0020】
(動作原理)
図1は、実施の形態に係る双方向DC/DCコンバータの回路図である。双方向DC/DCコンバータ100は、トランス102、第1フルブリッジ回路104、第2フルブリッジ回路106およびコントローラ110を備える。
【0021】
トランス102は、1次巻線W1および2次巻線W2を有する。1次巻線W1と2次巻線W2の巻線比はN:1である。第1フルブリッジ回路104の交流端子は、インダクタLa1を介してトランス102の1次巻線W1と接続され、第2フルブリッジ回路106の交流端子は、インダクタLa2を介してトランス102の2次巻線W2と接続される。
【0022】
第1フルブリッジ回路104は、第1スイッチSW11〜第4スイッチSW14を含む。各スイッチSW1x(x=1,2,3,4)と並列に、スナバコンデンサC1xが設けられる。同様に第2フルブリッジ回路106は、第1スイッチSW21〜第4スイッチSW24を含み、各スイッチSW2xと並列にスナバコンデンサC2xが設けられる。スイッチSWは、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)などのトランジスタを用いることができる。トランジスタ素子の種類は、要求される耐圧や、定格容量にもとづいて選択すればよい。なおスイッチSWと並列に、カソードが高電位側となるように還流ダイオード(フライホイルダイオード)が必要となるが、MOSFETを用いる場合、そのボディダイオードを還流ダイオードとして使用できる。
【0023】
第1フルブリッジ回路104の直流端子側には、キャパシタC1が接続され、第2フルブリッジ回路106の直流端子側には、キャパシタC2が接続される。なお双方向DC/DCコンバータ100は、双方向に電力を伝送可能であるが、以下では説明の便宜のため、第1フルブリッジ回路104側を入力として電源200が接続され、第2フルブリッジ回路106側を出力として負荷202が接続されるものとする。電源200の電圧をE、負荷202に生ずる電圧をEとする。逆方向で動作させる場合、以下の説明において、入力と出力を入れかえればよい。
【0024】
コントローラ110は、第1フルブリッジ回路104のスイッチSW11〜SW14および第2フルブリッジ回路106のスイッチSW21〜SW24を制御する。具体的には、第1フルブリッジ回路104に関して、コントローラ110は所定の周波数(スイッチング周波数fsw)で、対角に配置されるペアSW11,SW14がオンの状態と、対角に配置される別のペアSW12,SW13がオンの状態と、をデューティ比50%で交互に繰り返す。このとき、第1フルブリッジ回路104の交流端子の電圧vac1は、スイッチング周波数fSW、デューティ比50%の矩形波となる。第2フルブリッジ回路106に関しても同様であり、コントローラ110はスイッチング周波数fswで、対角に配置されるペアSW21,SW24がオンの状態と、対角に配置される別のペアSW22,SW23がオンの状態と、をデューティ比50%で交互に繰り返す。このとき、第2フルブリッジ回路106の交流端子の電圧vac2もまた、スイッチング周波数fSW、デューティ比50%の矩形波となる。
【0025】
図2は、図1の双方向DC/DCコンバータ100の1次側換算の等価回路図である。図1において配線抵抗、トランス102の励磁インダクタンス、トランス102と外付けインダクタLa1,La2の鉄損、銅損を無視すると、トランス102およびインダクタLa1,La2は、単一のインダクタLとして表される。このインダクタLは図1のインダクタLa1,La2の1次側換算のインダクタンス(La1+Na2)と、トランス102の漏れインダクタンスlの合成インダクタンスを表す。
L=(La1+Na2)+l
言い換えれば、このインダクタンスLの値が適切な値Loptになるように、外付けのインダクタLa1,La2ならびにトランス102が設計される。一般的には、lが小さくなるようにトランス102を設計し、適切なLoptが得られるようにLa1,La2を設計することができる。なお、Lopt=lとなるようにトランス102が設計可能である場合、外付けのインダクタLa1,La2は省略可能である。
【0026】
また図1において、電圧E,Eは一定であり、スイッチSWは理想スイッチとみなし、スイッチングの遅延およびデッドタイムはないものとする。このとき第1フルブリッジ回路104および第2フルブリッジ回路106はそれぞれ、スイッチング周波数fSW、デューティ比50%の矩形波交流電圧を発生する理想電圧源204,206として表される。電圧源204は、インダクタLの一端に、振幅vac1の交流矩形電圧を印加する。電圧源206は、インダクタLの他端に、振幅N×vac2の交流矩形電圧を印加する。Nはトランス102の巻線比である。
【0027】
図1に戻り、伝送電力の制御について説明する。コントローラ110は、2つの動作モードが切り替え可能である。第1モードは、伝送電力(出力電力)Pが所定のしきい値PTHより高い第1領域において選択され、第2モードは、伝送電力Pがしきい値PTHより低い第2領域において選択される。以下、各モードの動作を説明する。
【0028】
(第1モード)
第1モードでは、第1フルブリッジ回路104と第2フルブリッジ回路106は、位相差δにてスイッチングされる。すなわち、トランス102の1次側の交流電圧vac1と2次側の交流電圧vac2は、位相差がδの矩形波となる。第1モードでは連続運転を行い、位相差δを変化させることにより伝送電力を調整する。第1モードにおける伝送電力Pconは、式(1)で与えられる。
【数1】
【0029】
(第2モード)
第2モードでは、間欠運転が行われる。第2モードでは、第1フルブリッジ回路104と第2フルブリッジ回路106の位相差δが、とある値δFIXに固定される。そして、スイッチングの1周期を2πとするとき、パラメータm、nを実数として、δFIX+2πmの期間、第1フルブリッジ回路104と第2フルブリッジ回路106をスイッチングし、続く2πnの期間、第1フルブリッジ回路104と第2フルブリッジ回路106のスイッチングを停止する。図3は、第2モードにおける図2の等価回路図の動作波形図である。ここでは、E<NEが成り立っている。伝送期間はδFIX+2πm、休止期間は2πnであるから、間欠運転の1周期は、2π(m+n)+δFIXとなる。
【0030】
パラメータmは、磁気飽和を防ぐため0.5の自然数倍(m=0.5,1.0,1.5…)とする必要がある。mが非整数の場合(m=0.5,1.5,2.5,…)、伝送期間の波形は、半波で区切られることとなる。たとえばm=0.5とすれば、ある伝送期間において、正の半波が、次の伝送期間において負の半波が発生する。第2モードでは、パラメータnを変化させることにより伝送電力を調整する。第2モードにおける伝送電力Pintは、式(2)で表される。nは0.5の自然数倍である必要はなく、任意の実数でよい。
【数2】
【0031】
第1モードで動作する第1領域と、第2モードで動作する第2領域の境界(しきい値PTH)は、以下のように規定される。連続運転において最大効率を与える伝送電力(最大効率点ともいう)をP、連続運転において最小損失を与える伝送電力(最小損失点)をPとしたとき、式(3)が成り立つ。
≦PTH≦P×1.1 …(3)
【0032】
また第2モードで使用される位相差δの固定値δFIXは、連続運転時において最大効率点Pに対応する位相差δと、連続運転時において最小損失点Pに対応する位相差δの間の範囲に含まれる。
【0033】
以上が双方向DC/DCコンバータ100の構成ならびに動作原理である。この双方向DC/DCコンバータ100によれば、数十〜数百kWを超える高出力領域から、数kWオーダーあるいはそれ以下の低出力領域を含む幅広い電力範囲において、高効率を得ることができる。
【0034】
すなわちDABコンバータと間欠運転の組み合わせに際し、伝送電力の調整には複数の自由度が存在する。具体的には、どのモードをどの電力領域で使用するか(モードを切り替えるしきい値PTH)、第2モードで使用する位相差δなどが設計パラメータとして存在し、それらの組み合わせが、多様な自由度を提供する。本実施の形態によれば、しきい値PTHを適切に選択することにより、特に低出力時における効率低下を抑制し、効率を改善できる。
【0035】
以下、本発明の有用性を検証するために本発明者らが行った実験について説明する。図4は、実験に用いた双方向DC/DCコンバータの回路図である。トランス102、第1フルブリッジ回路104のスイッチSWとして、1.2kV、400AのSiC-MOSFETモジュールを4個用いた。このモジュールにはSBD(Schottky Barrier Diode)は搭載されておらず、還流ダイオードとしてSiC-MOSFETのソース−ドレイン間の寄生pnダイオードを活用する。この実験システムでは、第2フルブリッジ回路106の直流端子(双方向DC/DCコンバータ100の出力端子)を、第1フルブリッジ回路104の直流端子(双方向DC/DCコンバータ100の入力端子)と接続することにより、出力電力Pを直流電源E側(入力側)に回生する。これにより、入力側の直流電源EはDC/DCコンバータで生じる電力損失Ploss相当分を供給することになるため、大学の実験室の直流電源でも100kW定格運転が可能になる。さらに、双方向DC/DCコンバータ100の損失Plossを、直流電源Eの出力電力として直接的に高精度で測定することが可能となり、出力電力Pと電力損失Plossを個別に測定することによって、DC/DCコンバータの電力変換効率ηを式(4)で高精度に計算できる。
η=P/(P+Ploss) …(4)
なお本明細書では主回路のみの電力損失について論じるため、図1のコントローラ110(すなわちゲート駆動回路や制御回路)の電力損失は含まない。
【0036】
スイッチ素子SWにMOSFETを用いた場合は同期整流を採用できる。その結果、MOSFETと逆並列に接続する還流ダイオードが不要となる。SiC-MOSFETの寄生pnダイオードの順方向電圧はSi-MOSFETのそれよりも高い。しかし、同期整流の採用により、寄生pnダイオードの導通期間はデッドタイム(実験では0.6sに設定)以下となる。第1フルブリッジ回路104から第2フルブリッジ回路106へ電力を伝送する場合、第1フルブリッジ回路104のデッドタイム開始後、寄生pnダイオードが導通するまでに要する時間Tは、式(5)で表される。
【数3】
ただし、Isw1は第1フルブリッジ回路104のスイッチング時のインダクタ電流である。ダイオードの導通損失が発生するのはT>Tの場合であり、第1フルブリッジ回路104側のダイオードの導通損失Pdiode1は、式(6)となる。
【数4】
ただし、Vは寄生pnダイオードの順方向電圧降下である。
【0037】
第2フルブリッジ回路106についても同様に、式(7)、(8)を得る。
【数5】
ただし、Isw2は第2フルブリッジ回路106のスイッチング時のインダクタ電流であり、Pdiode2は第2フルブリッジ回路106側で生じるダイオードの導通損失である。
【0038】
図5は、実験に用いた定数を示す図である。これらの定数を用いて、式(5)と(7)から定格運転時(100kW)の寄生pnダイオードの導通損失を計算した。ここで、Vは3.1Vとした。その結果、導通損失は45W程度となり、寄生pnダイオードに起因する導通損失は実用上無視できる。なお、ZVS動作を行っており、寄生pnダイオードには逆回復電流は流れないので、導通損失のみを考慮している。
【0039】
続いて、実験の結果を説明する。本実験では第1フルブリッジ回路104から第2フルブリッジ回路106への電力伝送を行った。以下の議論では、第1フルブリッジ回路104から第2フルブリッジ回路106への電力伝送を前提とする。図6は、定格出力P=100kWの連続運転時の動作波形図である。図7は、出力電力P=45kWの連続運転時の動作波形図である。出力100kW、45kWにおいて、位相差はδ=27.4°、δ=11°であった。
【0040】
図8および図9は、出力電力Pint=10kWにおける間欠運転時の動作波形図である。なお図8図9では、位相差δの値δFIXが異なっており、具体的には図8では、Pcon=41kWとなるδFIX(=11°)を用い、図9は、Pcon=19kWとなるδFIX(=3.3°)を用いている。
【0041】
図10(a)、(b)は、出力電力Pと損失Plossの関係を示す図である。図11(a)、(b)は、出力電力Pと効率ηの関係を示す図である。図10(b)、図11(b)はそれぞれ、図10(a)、図11(a)の0kW〜40kWの範囲を拡大したものである。ここで、変換効率ηの計算には式(4)を用いた。連続運転では出力電力P=41kWにおいて最高効率ηmax=98.8%に達した。すなわち実験に用いた回路定数の場合、最大効率点P=41kWである。また出力電力P=100kWの定格動作時では変換効率98%であった。連続運転時において、出力電力P=19kWを境に、それより電力Pを減少させると、電力損失Plossが増大していく領域が存在する。すなわち実験に用いた回路定数の場合、最小損失点Pは、19kWである。この領域では不完全ZVS動作によるスナバ損失が支配的となっている。
【0042】
間欠運転では、実測した3kW以上の出力電力において、Pcon=41kWのときはη=98.0%となり、一方で、Pcon=19kWのときは97%となった。また、Pcon=41kWとPcon=19kWを比べると、実測した全出力領域でPcon=41kWの方がPcon=19kWと比べ、電力損失をより低減できることがわかる。
【0043】
図11(a)、(b)を参照する。連続運転と間欠運転の変換効率を比較すると、連続運転(従来制御)においてスナバ損失が支配的になる低出力領域(19kW以下)に、間欠運転を適用することで大幅な効率向上が可能であることがわかる。これはスナバ損失を低減し、かつ休止期間中の鉄損を零にできるからである。
【0044】
一方でPintとPconの差が、ある一定値以下であるとき、すなわち間欠運転の周期が、ある一定値よりも短い場合、間欠運転は連続運転よりも効率が悪化する。図8図9に示すように、間欠運転では伝送開始時の位相進みブリッジと伝送終了時の位相遅れブリッジではハードスイッチング動作となる。休止期間のインダクタ電流を零に制御するため、ハードスイッチング動作は原理的に発生する。したがって、間欠運転の周期が短くなると、ハードスイッチング動作に起因するスナバ損失の影響が大きくなり、結果として間欠運転の効率は悪化する。
【0045】
これらの実験結果を踏まえてしきい値PTHおよび位相差δFIXについてまとめると、以下の知見が得られる。
【0046】
(第1の設定方法)
図11(b)を参照すると、幅広い電力範囲で最も効率が良いのは、最小損失点P=19kWより高い領域において、第1モードで動作させ、最小損失点P=19kWより低い領域において、Pcon=41kWを与える位相差δFIXを用いて、第2モードで動作させた場合である。すなわち、しきい値PTHはPと実質的に等しく、第2モードで使用される位相差δとして、最大効率点Pに対応する位相差δと実質的に等しい値を用いることで、高い効率を維持することができる。
【0047】
(第2の設定方法)
また図11(b)を参照すると、最小損失点P=19kWより高い領域において、第1モードで動作させ、最小損失点P=19kWより低い領域において、Pcon=19kWを与える位相差δFIXを用いて、第2モードで動作させた場合にも、広い電力範囲において、97%以上の高い効率が維持される。すなわち、しきい値PTHはPと実質的に等しく、第2モードで使用される位相差δとして、最小損失点Pに対応する位相差δと実質的に等しい値を用いるとよい。
【0048】
(第3の設定方法)
第1の設定方法と第2の設定方法の中間的な状態においても、それらの中間的な効率が得られる。したがってしきい値PTHはPと実質的に等しく、第2モードで使用される位相差δとして、位相差δとδの間の値を用いることで、高い効率を維持することができる。
【0049】
(第4の設定方法)
図11(b)を参照すると、Pcon=41kWを与える位相差δを用いて、19kWを超える範囲において間欠運転を行った場合であっても、98%程度の高い効率は維持される。同様に、Pcon=19kWを与える位相差δを用いた場合であっても、19kWを超える範囲において間欠運転を行った場合であっても、97%程度の高い効率は維持される。この傾向は、P=41kWを超えた当たり(本発明者らの検討によればPより10%程度高い値)まで維持される。このことが、しきい値PTHを上述した式(3)にもとづいて定めればよいことの根拠となる。
【0050】
第3の設定方法における知見と組み合わせれば、しきい値PTHは式(3)を満たすように規定し、第2モードで使用される位相差δとして、位相差δとδの間の値を用いることで、高い効率を維持することができる。
【0051】
続いて、パラメータmについて検討する。第2モードの間欠運転における伝送期間と休止期間をどのように決定するかについては、高周波トランスの磁気飽和を防ぐという制約下で自由度が存在する。非特許文献8の伝送期間決定方法には、本明細書のmという概念がなく、2回の正負のパルス周期で高周波トランスの磁束を相殺しようとするものである。その結果、2回のパルス周期で合計6回のハードスイッチング動作が生じ、その結果として変換効率が低下する。これに対してm=1を選択すると、ハードスイッチング動作を2回に抑制できる。
【0052】
本明細書の伝送期間決定方法を採用した場合、磁気飽和防止を考慮したmの最小値は0.5である。しかし、伝送電力が同一の場合、上述のスナバ損失低減の観点から、mを大きく設定した方が変換効率は向上する。その一方で、mを大きくすると、後述の電圧リプルが問題となる。以上、変換効率向上と電圧リプル低減のトレードオフを考慮すると、m=1とすることが好ましい。
【0053】
続いて、間欠運転に起因する電圧リプルについて検討する。間欠運転では電力伝送を伝送期間と休止期間に分割するため、直流キャパシタCdcに生じる電圧リプルが問題となる。休止期間nTsw(=n/fsw)において、直流キャパシタCdcが一定電流Iを負荷に供給すると仮定した場合、Cdcに生じる電圧リプルΔvp−pおよび電流Iはそれぞれ、式(9)、(10)で表される。
【数6】
【0054】
図12は、Pcon=41kW(δ=8.8°)とPcon=19kW(δ=4°)における、出力電力Pint(1〜18kW)とnの関係を示す図である。図13は、出力電力Pint(1〜18kW)と電圧リップルΔvp−pの関係を示す図である。各定数は図5の同じ値を用いている。トランスの巻数比は1:1(すなわちN=1) とし、E=E=750Vdcとしている。
【0055】
理論解析の結果から、直流キャパシタの静電定数を1.1ms(400μs)とした場合でも、間欠運転に起因する電圧リプルは実用上の問題とはならない。この理由は、間欠運転を低出力領域にのみ適用するからである。具体的には、1〜18kWの出力領域において、Pcon=41kWとした場合のリップルΔvp−pは6.6V(750Vdcに対して0.88%)以下となり、Pcon=19kWとした場合のリップルΔvp−pは3.0V(750Vdcの0.4%)以下となる。
【0056】
実施の形態では、単相フルブリッジ回路104、106を備えるDABを説明したが本発明はそれに限定されず、3相フルブリッジ回路および三相トランスを備えるDABにも本発明は適用可能である。
【0057】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【0058】
100…双方向DC/DCコンバータ、102…トランス、W1…1次巻線、W2…2次巻線、L1…漏れインダクタンス、104…第1フルブリッジ回路、106…第2フルブリッジ回路、110…コントローラ。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13