【国等の委託研究の成果に係る記載事項】(出願人による申告)平成26年度、独立行政法人新エネルギー・産業技術総合開発機構、戦略的イノベーション創造プログラム(SIP)「SIP(戦略的イノベーション創造プログラム)/次世代パワーエレクトロニクス/次世代パワーモジュールの応用に関する基盤研究開発/次世代パワーモジュールを使用したパワーエレクトロニクス機器とその統合システムの包括的研究開発」、産業技術力強化法第19条の適用を受ける出願
【文献】
G. G. Oggier, M. Ordonez,"High-Efficiency DAB Converter Using Switching Sequences and Burst Mode",IEEE Trans. Power Electron.,,米国,IEEE,2016年 3月,VOL.31, NO.3,pp.2069-2082.
(58)【調査した分野】(Int.Cl.,DB名)
【先行技術文献】
【非特許文献】
【0005】
【非特許文献1】R. W. D. Doncker, D. M. Divan, M. H. Kheraluwala: “A three-phase soft-switched high-power-density dc/dc converter for high-power applications, ” IEEE Trans. Ind. Appl., Vol. 27, No. 1, pp. 63-73, (1991-1)
【非特許文献2】M. H. Kheraluwala, R. W. Gascoigne, D. M. Divan, E. D. Baumann:“Performance characterization of a high-power dual active bridge dc-todc converter, ” IEEE Trans. Ind. Appl., Vol. 28, No. 6, pp. 1294-1301,(1992-11)
【非特許文献3】S. Inoue, H. Akagi: “Operating voltage and loss analysis of a bidirectional isolated dc/dc converter,” IEEJ Trans. Ind. Appl., Vol. 127, No. 2, pp. 189-197, (2007-5)
【非特許文献4】T. Yamagishi, H. Akagi: “A 750-V, 100-kW, 20-kHz bidirectional isolated dc/dc converter using SiC-MOSFET/SBD modules,” IEEJ Trans. Ind. Appl., Vol. 134, No. 5, pp. 544-553, (2014-5)
【非特許文献5】A. K. Jain, R. A. Ayyanar: “PWM control of dual active bridge: comprehensive analysis and experimental verification,” IEEE Trans. Power Electron., Vol. 26, No. 4, pp. 1215-1227, (2011-4)
【非特許文献6】G. G. Oggier, G. O. Garcia, A. R. Oliva: “Switching control strategy to minimize dual active bridge converter losses,” IEEE Trans. Power Electron., Vol. 24, No. 7, pp. 1826-1838, (2009-7)
【非特許文献7】A. Rodriguez, A. Vazquez, D. G. Lamar, M. M. Hernando, J. Sebastian:“Different purpose design strategies and techniques to improve the performance of a dual active bridge with phase-shift control,” IEEE Trans. Power Electron., Vol. 30, No. 2, pp. 790-804, (2015-2)
【非特許文献8】G. G. Oggier, M. Ordonez: “High-Efficiency DABConverter Using Switching Sequences and Burst Mode,” IEEE Trans. Power Electron., Vol. 31, No. 3, pp. 2069-2082, (2016-3)
【非特許文献9】H. Fujita, H. Akagi: “Pulse-density-modulated power control of a 4 kW,450 kHz voltage-source inverter for induction melting applications,” IEEE Trans. Ind. Applicat., Vol. 32, No. 2, pp. 279-286, Mar/Apr 1996
【非特許文献10】H. Fujita, H. Akagi: “Control and performance of a pulse-density modulated series-resonant inverter for corona discharge processes,” IEEE Trans. Ind. Applicat., Vol. 35, No. 3, pp. 621-627, May/Jun 1999
【発明を実施するための形態】
【0017】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【0018】
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0019】
また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは抵抗値、容量値を表すものとする。
【0020】
(動作原理)
図1は、実施の形態に係る双方向DC/DCコンバータの回路図である。双方向DC/DCコンバータ100は、トランス102、第1フルブリッジ回路104、第2フルブリッジ回路106およびコントローラ110を備える。
【0021】
トランス102は、1次巻線W1および2次巻線W2を有する。1次巻線W1と2次巻線W2の巻線比はN:1である。第1フルブリッジ回路104の交流端子は、インダクタL
a1を介してトランス102の1次巻線W1と接続され、第2フルブリッジ回路106の交流端子は、インダクタL
a2を介してトランス102の2次巻線W2と接続される。
【0022】
第1フルブリッジ回路104は、第1スイッチSW11〜第4スイッチSW14を含む。各スイッチSW1x(x=1,2,3,4)と並列に、スナバコンデンサC1xが設けられる。同様に第2フルブリッジ回路106は、第1スイッチSW21〜第4スイッチSW24を含み、各スイッチSW2xと並列にスナバコンデンサC2xが設けられる。スイッチSWは、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)などのトランジスタを用いることができる。トランジスタ素子の種類は、要求される耐圧や、定格容量にもとづいて選択すればよい。なおスイッチSWと並列に、カソードが高電位側となるように還流ダイオード(フライホイルダイオード)が必要となるが、MOSFETを用いる場合、そのボディダイオードを還流ダイオードとして使用できる。
【0023】
第1フルブリッジ回路104の直流端子側には、キャパシタC1が接続され、第2フルブリッジ回路106の直流端子側には、キャパシタC2が接続される。なお双方向DC/DCコンバータ100は、双方向に電力を伝送可能であるが、以下では説明の便宜のため、第1フルブリッジ回路104側を入力として電源200が接続され、第2フルブリッジ回路106側を出力として負荷202が接続されるものとする。電源200の電圧をE
1、負荷202に生ずる電圧をE
2とする。逆方向で動作させる場合、以下の説明において、入力と出力を入れかえればよい。
【0024】
コントローラ110は、第1フルブリッジ回路104のスイッチSW11〜SW14および第2フルブリッジ回路106のスイッチSW21〜SW24を制御する。具体的には、第1フルブリッジ回路104に関して、コントローラ110は所定の周波数(スイッチング周波数f
sw)で、対角に配置されるペアSW11,SW14がオンの状態と、対角に配置される別のペアSW12,SW13がオンの状態と、をデューティ比50%で交互に繰り返す。このとき、第1フルブリッジ回路104の交流端子の電圧v
ac1は、スイッチング周波数f
SW、デューティ比50%の矩形波となる。第2フルブリッジ回路106に関しても同様であり、コントローラ110はスイッチング周波数f
swで、対角に配置されるペアSW21,SW24がオンの状態と、対角に配置される別のペアSW22,SW23がオンの状態と、をデューティ比50%で交互に繰り返す。このとき、第2フルブリッジ回路106の交流端子の電圧v
ac2もまた、スイッチング周波数f
SW、デューティ比50%の矩形波となる。
【0025】
図2は、
図1の双方向DC/DCコンバータ100の1次側換算の等価回路図である。
図1において配線抵抗、トランス102の励磁インダクタンス、トランス102と外付けインダクタL
a1,L
a2の鉄損、銅損を無視すると、トランス102およびインダクタL
a1,L
a2は、単一のインダクタLとして表される。このインダクタLは
図1のインダクタL
a1,L
a2の1次側換算のインダクタンス(L
a1+N
2L
a2)と、トランス102の漏れインダクタンスlの合成インダクタンスを表す。
L=(L
a1+N
2L
a2)+l
言い換えれば、このインダクタンスLの値が適切な値L
optになるように、外付けのインダクタL
a1,L
a2ならびにトランス102が設計される。一般的には、lが小さくなるようにトランス102を設計し、適切なL
optが得られるようにL
a1,L
a2を設計することができる。なお、L
opt=lとなるようにトランス102が設計可能である場合、外付けのインダクタL
a1,L
a2は省略可能である。
【0026】
また
図1において、電圧E
1,E
2は一定であり、スイッチSWは理想スイッチとみなし、スイッチングの遅延およびデッドタイムはないものとする。このとき第1フルブリッジ回路104および第2フルブリッジ回路106はそれぞれ、スイッチング周波数f
SW、デューティ比50%の矩形波交流電圧を発生する理想電圧源204,206として表される。電圧源204は、インダクタLの一端に、振幅v
ac1の交流矩形電圧を印加する。電圧源206は、インダクタLの他端に、振幅N×v
ac2の交流矩形電圧を印加する。Nはトランス102の巻線比である。
【0027】
図1に戻り、伝送電力の制御について説明する。コントローラ110は、2つの動作モードが切り替え可能である。第1モードは、伝送電力(出力電力)Pが所定のしきい値P
THより高い第1領域において選択され、第2モードは、伝送電力Pがしきい値P
THより低い第2領域において選択される。以下、各モードの動作を説明する。
【0028】
(第1モード)
第1モードでは、第1フルブリッジ回路104と第2フルブリッジ回路106は、位相差δにてスイッチングされる。すなわち、トランス102の1次側の交流電圧v
ac1と2次側の交流電圧v
ac2は、位相差がδの矩形波となる。第1モードでは連続運転を行い、位相差δを変化させることにより伝送電力を調整する。第1モードにおける伝送電力P
conは、式(1)で与えられる。
【数1】
【0029】
(第2モード)
第2モードでは、間欠運転が行われる。第2モードでは、第1フルブリッジ回路104と第2フルブリッジ回路106の位相差δが、とある値δ
FIXに固定される。そして、スイッチングの1周期を2πとするとき、パラメータm、nを実数として、δ
FIX+2πmの期間、第1フルブリッジ回路104と第2フルブリッジ回路106をスイッチングし、続く2πnの期間、第1フルブリッジ回路104と第2フルブリッジ回路106のスイッチングを停止する。
図3は、第2モードにおける
図2の等価回路図の動作波形図である。ここでは、E<NE
2が成り立っている。伝送期間はδ
FIX+2πm、休止期間は2πnであるから、間欠運転の1周期は、2π(m+n)+δ
FIXとなる。
【0030】
パラメータmは、磁気飽和を防ぐため0.5の自然数倍(m=0.5,1.0,1.5…)とする必要がある。mが非整数の場合(m=0.5,1.5,2.5,…)、伝送期間の波形は、半波で区切られることとなる。たとえばm=0.5とすれば、ある伝送期間において、正の半波が、次の伝送期間において負の半波が発生する。第2モードでは、パラメータnを変化させることにより伝送電力を調整する。第2モードにおける伝送電力P
intは、式(2)で表される。nは0.5の自然数倍である必要はなく、任意の実数でよい。
【数2】
【0031】
第1モードで動作する第1領域と、第2モードで動作する第2領域の境界(しきい値P
TH)は、以下のように規定される。連続運転において最大効率を与える伝送電力(最大効率点ともいう)をP
1、連続運転において最小損失を与える伝送電力(最小損失点)をP
2としたとき、式(3)が成り立つ。
P
2≦P
TH≦P
1×1.1 …(3)
【0032】
また第2モードで使用される位相差δの固定値δ
FIXは、連続運転時において最大効率点P
1に対応する位相差δ
1と、連続運転時において最小損失点P
2に対応する位相差δ
2の間の範囲に含まれる。
【0033】
以上が双方向DC/DCコンバータ100の構成ならびに動作原理である。この双方向DC/DCコンバータ100によれば、数十〜数百kWを超える高出力領域から、数kWオーダーあるいはそれ以下の低出力領域を含む幅広い電力範囲において、高効率を得ることができる。
【0034】
すなわちDABコンバータと間欠運転の組み合わせに際し、伝送電力の調整には複数の自由度が存在する。具体的には、どのモードをどの電力領域で使用するか(モードを切り替えるしきい値P
TH)、第2モードで使用する位相差δなどが設計パラメータとして存在し、それらの組み合わせが、多様な自由度を提供する。本実施の形態によれば、しきい値P
THを適切に選択することにより、特に低出力時における効率低下を抑制し、効率を改善できる。
【0035】
以下、本発明の有用性を検証するために本発明者らが行った実験について説明する。
図4は、実験に用いた双方向DC/DCコンバータの回路図である。トランス102、第1フルブリッジ回路104のスイッチSWとして、1.2kV、400AのSiC-MOSFETモジュールを4個用いた。このモジュールにはSBD(Schottky Barrier Diode)は搭載されておらず、還流ダイオードとしてSiC-MOSFETのソース−ドレイン間の寄生pnダイオードを活用する。この実験システムでは、第2フルブリッジ回路106の直流端子(双方向DC/DCコンバータ100の出力端子)を、第1フルブリッジ回路104の直流端子(双方向DC/DCコンバータ100の入力端子)と接続することにより、出力電力Pを直流電源E側(入力側)に回生する。これにより、入力側の直流電源EはDC/DCコンバータで生じる電力損失P
loss相当分を供給することになるため、大学の実験室の直流電源でも100kW定格運転が可能になる。さらに、双方向DC/DCコンバータ100の損失P
lossを、直流電源Eの出力電力として直接的に高精度で測定することが可能となり、出力電力Pと電力損失P
lossを個別に測定することによって、DC/DCコンバータの電力変換効率ηを式(4)で高精度に計算できる。
η=P/(P+P
loss) …(4)
なお本明細書では主回路のみの電力損失について論じるため、
図1のコントローラ110(すなわちゲート駆動回路や制御回路)の電力損失は含まない。
【0036】
スイッチ素子SWにMOSFETを用いた場合は同期整流を採用できる。その結果、MOSFETと逆並列に接続する還流ダイオードが不要となる。SiC-MOSFETの寄生pnダイオードの順方向電圧はSi-MOSFETのそれよりも高い。しかし、同期整流の採用により、寄生pnダイオードの導通期間はデッドタイム(実験では0.6sに設定)以下となる。第1フルブリッジ回路104から第2フルブリッジ回路106へ電力を伝送する場合、第1フルブリッジ回路104のデッドタイム開始後、寄生pnダイオードが導通するまでに要する時間T
1は、式(5)で表される。
【数3】
ただし、I
sw1は第1フルブリッジ回路104のスイッチング時のインダクタ電流である。ダイオードの導通損失が発生するのはT
d>T
1の場合であり、第1フルブリッジ回路104側のダイオードの導通損失P
diode1は、式(6)となる。
【数4】
ただし、V
fは寄生pnダイオードの順方向電圧降下である。
【0037】
第2フルブリッジ回路106についても同様に、式(7)、(8)を得る。
【数5】
ただし、I
sw2は第2フルブリッジ回路106のスイッチング時のインダクタ電流であり、P
diode2は第2フルブリッジ回路106側で生じるダイオードの導通損失である。
【0038】
図5は、実験に用いた定数を示す図である。これらの定数を用いて、式(5)と(7)から定格運転時(100kW)の寄生pnダイオードの導通損失を計算した。ここで、V
fは3.1Vとした。その結果、導通損失は45W程度となり、寄生pnダイオードに起因する導通損失は実用上無視できる。なお、ZVS動作を行っており、寄生pnダイオードには逆回復電流は流れないので、導通損失のみを考慮している。
【0039】
続いて、実験の結果を説明する。本実験では第1フルブリッジ回路104から第2フルブリッジ回路106への電力伝送を行った。以下の議論では、第1フルブリッジ回路104から第2フルブリッジ回路106への電力伝送を前提とする。
図6は、定格出力P=100kWの連続運転時の動作波形図である。
図7は、出力電力P=45kWの連続運転時の動作波形図である。出力100kW、45kWにおいて、位相差はδ=27.4°、δ=11°であった。
【0040】
図8および
図9は、出力電力P
int=10kWにおける間欠運転時の動作波形図である。なお
図8、
図9では、位相差δの値δ
FIXが異なっており、具体的には
図8では、P
con=41kWとなるδ
FIX(=11°)を用い、
図9は、P
con=19kWとなるδ
FIX(=3.3°)を用いている。
【0041】
図10(a)、(b)は、出力電力Pと損失P
lossの関係を示す図である。
図11(a)、(b)は、出力電力Pと効率ηの関係を示す図である。
図10(b)、
図11(b)はそれぞれ、
図10(a)、
図11(a)の0kW〜40kWの範囲を拡大したものである。ここで、変換効率ηの計算には式(4)を用いた。連続運転では出力電力P=41kWにおいて最高効率η
max=98.8%に達した。すなわち実験に用いた回路定数の場合、最大効率点P
1=41kWである。また出力電力P=100kWの定格動作時では変換効率98%であった。連続運転時において、出力電力P=19kWを境に、それより電力Pを減少させると、電力損失P
lossが増大していく領域が存在する。すなわち実験に用いた回路定数の場合、最小損失点P
2は、19kWである。この領域では不完全ZVS動作によるスナバ損失が支配的となっている。
【0042】
間欠運転では、実測した3kW以上の出力電力において、P
con=41kWのときはη=98.0%となり、一方で、P
con=19kWのときは97%となった。また、P
con=41kWとP
con=19kWを比べると、実測した全出力領域でP
con=41kWの方がP
con=19kWと比べ、電力損失をより低減できることがわかる。
【0043】
図11(a)、(b)を参照する。連続運転と間欠運転の変換効率を比較すると、連続運転(従来制御)においてスナバ損失が支配的になる低出力領域(19kW以下)に、間欠運転を適用することで大幅な効率向上が可能であることがわかる。これはスナバ損失を低減し、かつ休止期間中の鉄損を零にできるからである。
【0044】
一方でP
intとP
conの差が、ある一定値以下であるとき、すなわち間欠運転の周期が、ある一定値よりも短い場合、間欠運転は連続運転よりも効率が悪化する。
図8、
図9に示すように、間欠運転では伝送開始時の位相進みブリッジと伝送終了時の位相遅れブリッジではハードスイッチング動作となる。休止期間のインダクタ電流を零に制御するため、ハードスイッチング動作は原理的に発生する。したがって、間欠運転の周期が短くなると、ハードスイッチング動作に起因するスナバ損失の影響が大きくなり、結果として間欠運転の効率は悪化する。
【0045】
これらの実験結果を踏まえてしきい値P
THおよび位相差δ
FIXについてまとめると、以下の知見が得られる。
【0046】
(第1の設定方法)
図11(b)を参照すると、幅広い電力範囲で最も効率が良いのは、最小損失点P
2=19kWより高い領域において、第1モードで動作させ、最小損失点P
2=19kWより低い領域において、P
con=41kWを与える位相差δ
FIXを用いて、第2モードで動作させた場合である。すなわち、しきい値P
THはP
2と実質的に等しく、第2モードで使用される位相差δとして、最大効率点P
1に対応する位相差δ
1と実質的に等しい値を用いることで、高い効率を維持することができる。
【0047】
(第2の設定方法)
また
図11(b)を参照すると、最小損失点P
2=19kWより高い領域において、第1モードで動作させ、最小損失点P
2=19kWより低い領域において、P
con=19kWを与える位相差δ
FIXを用いて、第2モードで動作させた場合にも、広い電力範囲において、97%以上の高い効率が維持される。すなわち、しきい値P
THはP
2と実質的に等しく、第2モードで使用される位相差δとして、最小損失点P
2に対応する位相差δ
2と実質的に等しい値を用いるとよい。
【0048】
(第3の設定方法)
第1の設定方法と第2の設定方法の中間的な状態においても、それらの中間的な効率が得られる。したがってしきい値P
THはP
2と実質的に等しく、第2モードで使用される位相差δとして、位相差δ
1とδ
2の間の値を用いることで、高い効率を維持することができる。
【0049】
(第4の設定方法)
図11(b)を参照すると、P
con=41kWを与える位相差δ
1を用いて、19kWを超える範囲において間欠運転を行った場合であっても、98%程度の高い効率は維持される。同様に、P
con=19kWを与える位相差δ
2を用いた場合であっても、19kWを超える範囲において間欠運転を行った場合であっても、97%程度の高い効率は維持される。この傾向は、P
1=41kWを超えた当たり(本発明者らの検討によればP
1より10%程度高い値)まで維持される。このことが、しきい値P
THを上述した式(3)にもとづいて定めればよいことの根拠となる。
【0050】
第3の設定方法における知見と組み合わせれば、しきい値P
THは式(3)を満たすように規定し、第2モードで使用される位相差δとして、位相差δ
1とδ
2の間の値を用いることで、高い効率を維持することができる。
【0051】
続いて、パラメータmについて検討する。第2モードの間欠運転における伝送期間と休止期間をどのように決定するかについては、高周波トランスの磁気飽和を防ぐという制約下で自由度が存在する。非特許文献8の伝送期間決定方法には、本明細書のmという概念がなく、2回の正負のパルス周期で高周波トランスの磁束を相殺しようとするものである。その結果、2回のパルス周期で合計6回のハードスイッチング動作が生じ、その結果として変換効率が低下する。これに対してm=1を選択すると、ハードスイッチング動作を2回に抑制できる。
【0052】
本明細書の伝送期間決定方法を採用した場合、磁気飽和防止を考慮したmの最小値は0.5である。しかし、伝送電力が同一の場合、上述のスナバ損失低減の観点から、mを大きく設定した方が変換効率は向上する。その一方で、mを大きくすると、後述の電圧リプルが問題となる。以上、変換効率向上と電圧リプル低減のトレードオフを考慮すると、m=1とすることが好ましい。
【0053】
続いて、間欠運転に起因する電圧リプルについて検討する。間欠運転では電力伝送を伝送期間と休止期間に分割するため、直流キャパシタCdcに生じる電圧リプルが問題となる。休止期間nT
sw(=n/f
sw)において、直流キャパシタCdcが一定電流I
2を負荷に供給すると仮定した場合、C
dcに生じる電圧リプルΔv
p−pおよび電流I
2はそれぞれ、式(9)、(10)で表される。
【数6】
【0054】
図12は、P
con=41kW(δ=8.8°)とP
con=19kW(δ=4°)における、出力電力P
int(1〜18kW)とnの関係を示す図である。
図13は、出力電力P
int(1〜18kW)と電圧リップルΔv
p−pの関係を示す図である。各定数は
図5の同じ値を用いている。トランスの巻数比は1:1(すなわちN=1) とし、E
1=E
2=750V
dcとしている。
【0055】
理論解析の結果から、直流キャパシタの静電定数を1.1ms(400μs)とした場合でも、間欠運転に起因する電圧リプルは実用上の問題とはならない。この理由は、間欠運転を低出力領域にのみ適用するからである。具体的には、1〜18kWの出力領域において、P
con=41kWとした場合のリップルΔv
p−pは6.6V(750V
dcに対して0.88%)以下となり、P
con=19kWとした場合のリップルΔv
p−pは3.0V(750V
dcの0.4%)以下となる。
【0056】
実施の形態では、単相フルブリッジ回路104、106を備えるDABを説明したが本発明はそれに限定されず、3相フルブリッジ回路および三相トランスを備えるDABにも本発明は適用可能である。
【0057】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。