特許第6625188号(P6625188)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社半導体エネルギー研究所の特許一覧
<>
  • 特許6625188-半導体装置 図000002
  • 特許6625188-半導体装置 図000003
  • 特許6625188-半導体装置 図000004
  • 特許6625188-半導体装置 図000005
  • 特許6625188-半導体装置 図000006
  • 特許6625188-半導体装置 図000007
  • 特許6625188-半導体装置 図000008
  • 特許6625188-半導体装置 図000009
  • 特許6625188-半導体装置 図000010
  • 特許6625188-半導体装置 図000011
  • 特許6625188-半導体装置 図000012
  • 特許6625188-半導体装置 図000013
  • 特許6625188-半導体装置 図000014
  • 特許6625188-半導体装置 図000015
  • 特許6625188-半導体装置 図000016
  • 特許6625188-半導体装置 図000017
  • 特許6625188-半導体装置 図000018
  • 特許6625188-半導体装置 図000019
  • 特許6625188-半導体装置 図000020
  • 特許6625188-半導体装置 図000021
  • 特許6625188-半導体装置 図000022
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6625188
(24)【登録日】2019年12月6日
(45)【発行日】2019年12月25日
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 29/786 20060101AFI20191216BHJP
【FI】
   H01L29/78 616T
   H01L29/78 618B
   H01L29/78 616U
   H01L29/78 617K
   H01L29/78 618C
【請求項の数】3
【全頁数】63
(21)【出願番号】特願2018-198300(P2018-198300)
(22)【出願日】2018年10月22日
(62)【分割の表示】特願2017-149567(P2017-149567)の分割
【原出願日】2010年11月29日
(65)【公開番号】特開2019-12858(P2019-12858A)
(43)【公開日】2019年1月24日
【審査請求日】2018年11月6日
(31)【優先権主張番号】特願2009-276859(P2009-276859)
(32)【優先日】2009年12月4日
(33)【優先権主張国】JP
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】高橋 圭
(72)【発明者】
【氏名】伊藤 良明
(72)【発明者】
【氏名】井上 広樹
(72)【発明者】
【氏名】西島 辰司
【審査官】 棚田 一也
(56)【参考文献】
【文献】 特開2007−134687(JP,A)
【文献】 特開2007−173820(JP,A)
【文献】 特開平05−048095(JP,A)
【文献】 特開2007−270117(JP,A)
【文献】 米国特許出願公開第2007/0141789(US,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 29/786
(57)【特許請求の範囲】
【請求項1】
酸化物半導体層と、
第1の導電層乃至第4の導電層と、を有し、
前記酸化物半導体層は、前記第1の導電層上方に位置する領域を有し、
前記第1の導電層は、前記酸化物半導体層に電気的に接続され、
前記第2の導電層は、前記酸化物半導体層上方に位置する領域を有し、
前記第3の導電層は、前記酸化物半導体層上方に位置する領域を有し、
前記第3の導電層は、前記第1の導電層と電気的に接続され、
前記第4の導電層は、第1の絶縁層を介して前記酸化物半導体層上方に位置する領域を有し、
前記第4の導電層は、前記酸化物半導体層及び前記第1の絶縁層を介して前記第1の導電層と重なる領域を有し、
前記第4の導電層は、ゲート電極としての機能を有し、
前記第1の導電層は、開口部を有し、
前記第2の導電層は、前記酸化物半導体層と接する領域を有し、
前記酸化物半導体層と接する領域は、前記開口部と重なる領域を有し、
前記第2の導電層と前記第3の導電層とは、互いに同一の金属材料を主成分として含む半導体装置。
【請求項2】
酸化物半導体層と、
第1の導電層乃至第5の導電層と、を有し、
前記酸化物半導体層は、前記第1の導電層上方に位置する領域を有し、
前記第1の導電層は、前記酸化物半導体層に電気的に接続され、
前記第2の導電層は、前記酸化物半導体層上方に位置する領域を有し、
前記第3の導電層は、前記酸化物半導体層上方に位置する領域を有し、
前記第3の導電層は、前記第1の導電層と電気的に接続され、
前記第4の導電層は、第1の絶縁層を介して前記酸化物半導体層上方に位置する領域を有し、
前記第4の導電層は、前記酸化物半導体層及び前記第1の絶縁層を介して前記第1の導電層と重なる領域を有し、
前記第4の導電層は、ゲート電極としての機能を有し、
前記第5の導電層は、前記第3の導電層を介して前記第1の導電層と電気的に接続され、
前記第1の導電層は、開口部を有し、
前記第2の導電層は、前記酸化物半導体層と接する領域を有し、
前記酸化物半導体層と接する領域は、前記開口部と重なる領域を有し、
前記第2の導電層と前記第3の導電層とは、互いに同一の金属材料を主成分として含む半導体装置。
【請求項3】
請求項1または請求項2において、
前記酸化物半導体層は、In、Ga、及びZnを含む半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一形態は、直流変換回路に関する。また、電源回路に関する。
【背景技術】
【0002】
近年、様々な電子機器において、例えば電圧変動が大きい電圧から安定した値の電源電圧
を生成する場合、又は複数の異なる値の電源電圧が必要となる場合などに、ある値の直流
電圧を別の値の直流電圧に変換する回路(直流変換回路又はDC−DCコンバータともい
う)が用いられている。
【0003】
直流変換回路としては、例えばコイル、ダイオード、及びトランジスタを用いて構成され
る非絶縁型直流変換回路と呼ばれるものがある(例えば特許文献1)。該非絶縁型直流変
換回路は、回路面積が小さく、また、製造コストが低いという利点を有する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開昭58−086868号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、従来の直流変換回路は、信頼性が低いといった問題がある。問題の一つと
して例えば直流変換回路では、比較的高い電圧を扱うため、例えば直流変換回路を構成す
るトランジスタ(例えば薄膜トランジスタ)に一定値以上の高電圧が印加されることによ
り、該トランジスタの絶縁破壊が起こる可能性がある。
【0006】
本発明の一態様は、直流変換回路の信頼性を向上させることを課題とする。
【課題を解決するための手段】
【0007】
本発明の一形態は、電子供与体(ドナー)となる不純物を極力除去することにより高純度
化させた、真性又は実質的に真性な半導体であり、シリコン半導体よりもエネルギーギャ
ップが大きい酸化物半導体をチャネル形成層に有するトランジスタを用いて直流変換回路
を構成するものである。これにより直流変換回路における信頼性の向上を図る。本発明の
一態様に用いられる酸化物半導体のエネルギーギャップは、例えば2eV以上、好ましく
は2.5eV以上、より好ましくは3eV以上とする。
【0008】
なお、高純度化とは、酸化物半導体層中の水素を極力排除すること、及び酸化物半導体層
に酸素を供給して、酸化物半導体層中の酸素欠乏に起因する欠陥を低減することの少なく
とも一方を含む概念である。
【0009】
また、酸化物半導体に含まれる水素濃度は、5×1019/cm以下、好ましくは5×
1018/cm以下、より好ましくは5×1017/cm以下、又は1×1016
cm以下である。また、酸化物半導体に含まれる水素若しくはOH基は除去される。ま
た、キャリア濃度は、1×1012/cm未満、好ましくは1×1011/cm未満
である。
【0010】
酸化物半導体層は、四元系金属酸化物であるIn−Sn−Ga−Zn−O膜や、三元系金
属酸化物であるIn−Ga−Zn−O膜、In−Sn−Zn−O膜、In−Al−Zn−
O膜、Sn−Ga−Zn−O膜、Al−Ga−Zn−O膜、Sn−Al−Zn−O膜や、
二元系金属酸化物であるIn−Zn−O膜、Sn−Zn−O膜、Al−Zn−O膜、Zn
−Mg−O膜、Sn−Mg−O膜、In−Mg−O膜、In−Sn−O膜や、In−O膜
、Sn−O膜、Zn−O膜などの酸化物半導体膜を用いて形成することができる。また、
上記酸化物半導体膜にSiOが含まれていてもよい。なお、ここで、例えば、In−S
n−Ga−Zn−O膜とは、インジウム(In)、錫(Sn)、ガリウム(Ga)、亜鉛
(Zn)を有する酸化物膜、という意味であり、その化学量論比はとくに問わない。
【0011】
また、酸化物半導体層は、InMO(ZnO)(m>0)で表記される膜を用いて形
成することができる。ここで、Mは、Ga、Al、Mn及びCoから選ばれた一つ又は複
数の金属元素を示す。例えば、Mとして、Ga、Ga及びAl、Ga及びMn、又はGa
及びCoなどがある。InMO(ZnO)(m>0)で表記される構造の酸化物半導
体膜のうち、MとしてGaを含む構造の酸化物半導体を、上記したIn−Ga−Zn−O
酸化物半導体とよび、その膜をIn−Ga−Zn−O膜ともいう。
【0012】
このように、高純度化された酸化物半導体をトランジスタのチャネル形成領域に用いるこ
とで、ノーマリーオフの電気特性を呈する。例えば、ドレイン電圧が1Vから10Vの範
囲のいずれかの電圧である場合において、オフ電流(ゲートソース間の電圧を0V以下と
したときのソースドレイン間に流れる電流)を、1×10−13A以下、又はオフ電流密
度(オフ電流をトランジスタのチャネル幅で除した数値)を100aA(a(アト)は1
−18倍を示す)/μm以下、好ましくは10aA/μm以下、更に好ましくは1aA
/μm以下にすることができる。
【0013】
チャネル形成層として、水素濃度が十分に低減されて高純度化された酸化物半導体層を用
いたトランジスタを用いることにより、信頼性の高い直流変換回路を実現することができ
る。
【0014】
本発明の一態様は、流れる電流の変化に応じて起電力が発生する誘導素子と、ゲート、ソ
ース、及びドレインを有し、オン状態又はオフ状態になることにより、誘導素子における
起電力の発生を制御するトランジスタと、トランジスタがオフ状態のときに導通状態にな
る整流素子と、トランジスタのオン状態又はオフ状態を制御する制御回路と、を具備し、
トランジスタは、並びにチャネル形成層として水素濃度が5×1019atoms/cm
以下である酸化物半導体層を有する直流変換回路である。
【0015】
本発明の一態様において、制御回路は、入力信号として誘導素子の第2端子の電圧である
信号が入力され、入力された信号と基準となる電圧とを比較し、比較結果に応じてパルス
幅が設定されたパルス信号を出力信号としてトランジスタのゲートに出力するヒステリシ
スコンパレータを有する構成であってもよい。
【0016】
本発明の一態様において、ヒステリシスコンパレータは、論理回路を用いて構成され、論
理回路は、チャネル形成層として水素濃度が5×1019atoms/cm以下である
酸化物半導体層を有するトランジスタを用いて構成されるものであってもよい。
【0017】
本発明の一態様は、第1端子及び第2端子を有し、第1端子及び第2端子を介して流れる
電流の変化に応じて起電力が発生する誘導素子と、ゲート、ソース、及びドレインを有し
、オン状態又はオフ状態になることにより、誘導素子における起電力の発生を制御するト
ランジスタと、トランジスタがオフ状態のときに導通状態になる整流素子と、トランジス
タのオン状態又はオフ状態を制御する制御回路と、を具備し、制御回路は、入力信号とし
て誘導素子の第2端子の電圧である信号が入力され、入力された信号と基準となる電圧と
を比較し、比較結果に応じてパルス幅が設定されたパルス信号を出力信号としてトランジ
スタのゲートに出力するヒステリシスコンパレータを有する直流変換回路である。
【0018】
本発明の一態様において、トランジスタは、チャネル形成層として水素濃度が5×10
atoms/cm以下であってもよい。
【0019】
本発明の一態様は、第1端子及び第2端子を有し、第2端子の電圧が出力電圧となるコイ
ルと、ゲート、ソース、及びドレインを有し、ソース及びドレインのいずれか一方がコイ
ルの第1端子に電気的に接続され、ソース及びドレインの他方に入力電圧が与えられるト
ランジスタと、第1の電極及び第2の電極を有し、第1の電極がコイルの第2端子に電気
的に接続され、第2の電極に低電源電圧が与えられる容量素子と、アノード及びカソード
を有し、アノードに低電源電圧が与えられ、カソードがトランジスタのソース及びドレイ
ンのいずれか一方に電気的に接続されたダイオードと、入力信号としてコイルの第2端子
の電圧が入力され、コイルの第2端子の電圧に応じてデューティ比が設定されたパルス信
号を出力信号としてトランジスタのゲートに出力するヒステリシスコンパレータと、を具
備し、トランジスタは、チャネル形成層として水素濃度が5×1019atoms/cm
以下である酸化物半導体層を有する直流変換回路である。
【0020】
本発明の一態様において、ヒステリシスコンパレータは、第1の入力端子、第2の入力端
子、及び出力端子を有し、第1の入力端子に第1の基準電圧が与えられ、第2の入力端子
に入力信号としてコイルの第2端子の電圧が入力される第1のコンパレータと、第1の入
力端子、第2の入力端子、及び出力端子を有し、第1の入力端子に入力信号としてコイル
の第2端子の電圧が入力され、第2の入力端子に第2の基準電圧が与えられる第2のコン
パレータと、入力端子及び出力端子を有し、入力端子が第1のコンパレータの出力端子に
電気的に接続された第1のインバータと、入力端子及び出力端子を有し、入力端子が第2
のコンパレータの出力端子に電気的に接続された第2のインバータと、第1の入力端子、
第2の入力端子、及び出力端子を有し、第1の入力端子が第1のインバータの出力端子に
電気的に接続され、出力端子がトランジスタのゲートに電気的に接続された第1のNOR
ゲートと、第1の入力端子、第2の入力端子、及び出力端子を有し、第1の入力端子が第
1のNORゲートの出力端子に電気的に接続され、第2の入力端子が第2のインバータの
出力端子に電気的に接続され、出力端子が第1のNORゲートの第2の入力端子に電気的
に接続された第2のNORゲートと、を具備する構成であってもよい。
【0021】
本発明の一態様において、第1のコンパレータ、第2のコンパレータ、第1のインバータ
、第2のインバータ、第1のNORゲート、及び第2のNORゲートは、トランジスタを
具備し、トランジスタは、ゲート、ソース、及びドレイン、並びにチャネル形成層として
水素濃度が5×1019atoms/cm以下である酸化物半導体層を有する構成であ
ってもよい。
【0022】
本発明の一態様において、容量素子は、電気二重層キャパシタ、レドックスキャパシタ、
又はリチウムイオンキャパシタであってもよい。
【0023】
本発明の一態様は、上記に記載の直流変換回路と、直流変換回路に電気的に接続された蓄
電装置と、を有する電源回路である。
【0024】
本発明の一態様において、蓄電装置は、光電変換装置、リチウムイオン二次電池、及びリ
チウムイオンキャパシタのいずれか一つ又は複数であってもよい。
【発明の効果】
【0025】
本発明の一態様により、直流変換回路における信頼性を向上させることができる。
【図面の簡単な説明】
【0026】
図1】直流変換回路の回路構成の一例を示す回路図。
図2】直流変換回路の回路構成の一例を示す回路図。
図3】直流変換回路の回路構成の一例を示す回路図。
図4】ヒステリシスコンパレータの回路構成の一例を示す回路図。
図5】ヒステリシスコンパレータの動作の一例を説明するためのタイミングチャート。
図6】トランジスタを説明する図。
図7】トランジスタの作製方法を説明する図。
図8】トランジスタを説明する図。
図9】トランジスタの作製方法を説明する図。
図10】トランジスタを説明する図。
図11】トランジスタの作製方法を説明する図。
図12】酸化物半導体を用いた逆スタガ型のトランジスタの縦断面図。
図13図12に示すA−A’断面におけるエネルギーバンド図(模式図)。
図14】(A)ゲート電極1001に正の電位(+Vg)が印加された状態を示す図。(B)ゲート電極1001に負の電位(−Vg)が印加された状態を示す図。
図15】真空準位と金属の仕事関数(φM)、酸化物半導体の電子親和力(χ)の関係を示す図。
図16】トランジスタの作製方法を説明する図。
図17】トランジスタの作製方法を説明する図。
図18】トランジスタの作製方法を説明する図。
図19】トランジスタを説明する図。
図20】電源回路を説明する図。
図21】電子機器を説明する図。
【発明を実施するための形態】
【0027】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下
の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細
を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示
す実施の形態の記載内容に限定して解釈されない。
【0028】
(実施の形態1)
本実施の形態では、本発明の一態様である直流変換回路の一例について説明する。
【0029】
本実施の形態における直流変換回路の構成の一例について、図1を用いて説明する。図1
は、本実施の形態における直流変換回路の構成の一例を示す回路図である。
【0030】
図1に示す直流変換回路は、誘導素子101と、トランジスタ102と、整流素子(RC
Tともいう)103と、を具備する。
【0031】
また、本明細書において、トランジスタは、ゲート、ソース、及びドレインを少なくとも
有する。トランジスタとしては、例えばゲート絶縁型のトランジスタを用いることができ
る。
【0032】
なお、ゲートとは、ゲート電極及びゲート配線の一部又は全部のことをいう。ゲート配線
とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に
接続させるための配線のことをいう。また、ゲート電極とゲート配線とを区別せずに一つ
の導電層がゲート電極及びゲート配線としての機能を有する構成にすることもできる。
【0033】
ソースとは、ソース電極、及びソース配線の一部又は全部のことをいう。ソース電極とは
、ソースとして機能する導電層のことをいう。ソース配線とは、少なくとも一つのトラン
ジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことを
いう。また、ソース電極とソース配線とを区別せずに一つの導電層がソース電極及びソー
ス配線としての機能を有する構成にすることもできる。
【0034】
ドレインとは、ドレイン電極、及びドレイン配線の一部又は全部のことをいう。ドレイン
電極とは、ドレインとして機能する導電層のことをいう。ドレイン配線とは、少なくとも
一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるため
の配線のことをいう。また、ドレイン電極とドレイン配線とを区別せずに一つの導電層が
ドレイン電極及びドレイン配線としての機能を有する構成にすることもできる。
【0035】
また、本明細書において、トランジスタのソースとドレインは、トランジスタの構造や動
作条件などによって互いに入れ替わるため、いずれがソース又はドレインであるかを限定
することが困難である。そこで、本書類(明細書、特許請求の範囲又は図面など)では、
ソース及びドレインのいずれか一方をソース及びドレインの一方と表記し、他方をソース
及びドレインの他方と表記する。
【0036】
誘導素子101は、電磁誘導により自身に流れる電流の変化に応じて、起電力が発生する
機能を有する。また、例えば図1に示すように、誘導素子101は、第1端子及び第2端
子を有する。誘導素子101としては、例えばコイルを用いることができる。
【0037】
トランジスタ102は、オン状態又はオフ状態になることにより誘導素子101における
起電力の発生を制御する機能を有する。トランジスタ102は、例えば図1に示すように
、ソース及びドレインの一方が誘導素子101の第1端子及び第2端子のいずれか一方に
電気的に接続される。
【0038】
なお、一般的に電圧とは、2点間における電位の差(電位差ともいう)のことをいう。し
かし、電圧と電位の値は、回路図などにおいていずれもボルト(V)で表されることがあ
るため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点
の電位と基準となる電位(基準電位ともいう)との電位差を、該一点の電圧として用いる
場合がある。
【0039】
なお、本明細書において、信号として例えば電圧などを用いたアナログ信号又はデジタル
信号を用いることができる。例えば、電圧を用いた信号(電圧信号ともいう)としては、
少なくとも第1の電圧状態及び第2の電圧状態を有する信号を用いることが好ましく、例
えば第1の電圧状態としてハイレベルの電圧状態及び第2の電圧状態としてローレベルの
電圧状態を有するデジタル信号などを用いることができる。なお、ハイレベルのときの電
圧を電圧V又は単にVともいい、ローレベルのときの電圧を電圧V又は単にV
もいう。また、第1の電圧状態の電圧及び第2の電圧状態の電圧のそれぞれの値は、各信
号によって異なる場合があり、また、ノイズなどの影響があるため、第1の電圧状態の電
圧及び第2の電圧状態の電圧は、一定値ではなく、それぞれ一定の範囲内の値であればよ
い。
【0040】
例えば、図1に示すように、整流素子103は、第1端子及び第2端子を有し、第1端子
及び第2端子のいずれか一方が誘導素子101の第1端子及び第2端子のいずれか一方に
電気的に接続される。
【0041】
整流素子103としては、例えばダイオードなどを用いることができ、ダイオードとして
は、例えばPNダイオード又はPINダイオードなどを用いることができる。また、ダイ
オードとしては、トランジスタ102に適用可能なトランジスタであって、ゲートとドレ
インが電気的に接続された(ダイオード接続されたともいう)トランジスタを用いること
ができる。ダイオード接続されたトランジスタとしては、チャネル形成層としての機能を
有する酸化物半導体層を有し、チャネル形成層の水素濃度が5×1019atoms/c
以下、好ましくは5×1018atoms/cm以下、さらに好ましくは5×10
17atoms/cm以下であり、キャリア濃度が1×1012/cm未満、好まし
くは1×1011/cm未満であるトランジスタを用いることができる。
【0042】
さらに、図1に示す直流変換回路は、どの端子に入力電圧が与えられ、どの端子の電圧を
出力電圧とするかにより機能が異なる。例えば、誘導素子101の第1端子及び第2端子
の他方に入力電圧が与えられ、整流素子103の第1端子及び第2端子の他方の電圧を出
力電圧とし、整流素子103の第1端子から第2端子に電流が流れる場合、図1に示す直
流変換回路は、昇圧回路として機能する。また、トランジスタ102のソース及びドレイ
ンの他方に入力電圧が与えられ、誘導素子101の第1端子及び第2端子の他方の電圧を
出力電圧とし、整流素子103の第1端子から第2端子に電流が流れる場合、図1に示す
直流変換回路は、降圧回路として機能する。
【0043】
さらに、本実施の形態の直流変換回路は、トランジスタ102のオン状態及びオフ状態を
制御する制御回路を有する構成にすることができる。本実施の形態の直流変換回路の回路
構成の一例について図2を用いて説明する。なお、図2に示す直流変換回路において図1
に示す直流変換回路と同じ構成の部分については、図1に示す直流変換回路の説明を適宜
援用する。
【0044】
図2に示す直流変換回路は、図1に示す構成に加え、制御回路104と、を具備する。
【0045】
制御回路104は、トランジスタ102のオン状態又はオフ状態を制御する機能を有する
。制御回路104は、入力信号として直流変換回路の出力電圧が入力され、直流変換回路
の出力電圧のリップルを利用してパルス信号を生成し、生成したパルス信号をトランジス
タ102のゲートに出力する。該パルス信号により、トランジスタ102のオン状態又は
オフ状態が制御される。
【0046】
制御回路104は、例えばヒステリシスコンパレータを用いて構成され、ヒステリシスコ
ンパレータは、例えば複数の論理回路を用いて構成され、複数の論理回路のそれぞれは、
例えばトランジスタを用いて構成される。トランジスタとしては、例えばチャネル形成層
としての機能を有する酸化物半導体層を有し、酸化物半導体層の水素濃度が5×1019
atoms/cm以下、好ましくは5×1018atoms/cm以下、さらに好ま
しくは5×1017atoms/cm以下であり、キャリア濃度が1×1012/cm
未満、好ましくは1×1011/cm未満であるトランジスタを用いることもできる
。これにより、各論理回路において、トランジスタのリーク電流による電圧の変動が少な
いため、パルス信号の電圧の状態を安定させることができる。また、昇圧動作を行う場合
にはヒステリシスコンパレータに別の演算回路を組み合わせて制御回路104を構成する
ことが好ましい。
【0047】
図1及び図2に示すように、本実施の形態の直流変換回路の一例は、トランジスタと、誘
導素子と、整流素子と、を具備する構成である。
【0048】
なお、本実施の形態の直流変換回路は、出力電圧を平滑にするための容量素子を有する構
成であってもよい。容量素子を設けることにより、出力電圧を一定値に近づけることがで
きる。
【0049】
さらに、本実施の形態の直流変換回路の一例は、トランジスタとして、チャネル形成層と
しての機能を有する酸化物半導体層を有し、酸化物半導体層の水素濃度が5×1019
toms/cm以下、好ましくは5×1018atoms/cm以下、さらに好まし
くは5×1017atoms/cm以下であり、キャリア濃度が1×1012/cm
未満、好ましくは1×1011/cm未満であるトランジスタを用いた構成にすること
ができる。該トランジスタは、例えば従来のシリコンを用いたトランジスタと比較して、
オフ電流が低く、絶縁耐圧が高い。よって直流変換回路を構成するトランジスタとして用
いることにより、トランジスタの端子間に高電圧が印加される場合であってもトランジス
タの破壊を抑制することができる。
【0050】
次に、本実施の形態の直流変換回路の動作の一例として、図2に示す直流変換回路の動作
の一例について説明する。
【0051】
本実施の形態の直流変換回路の直流変換方式としては、例えば非線形制御方式を用いるこ
とができる。非線形制御方式は、トランジスタ102の状態をオン状態又はオフ状態に交
互に切り替えることにより、直流変換回路に入力された電圧をパルス信号に変換し、変換
したパルス信号を用いて出力電圧を生成する方式である。このとき、トランジスタ102
の状態は、例えばゲートに入力されるパルス信号のデューティ比により設定される。なお
、トランジスタ102に入力されるパルス信号は、例えば直流変換回路の出力電圧を利用
して生成される。
【0052】
図2に示す直流変換回路の動作の一例は、主に期間T1及び期間T2に分けることができ
、期間T1における動作と期間T2における動作と、を交互に行うことにより入力された
電圧を昇圧又は降圧させる。それぞれの期間について以下に説明する。
【0053】
期間T1では、パルス信号に応じてトランジスタ102がオン状態になり、整流素子10
3は非導通状態になる。また、直流変換回路に入力される入力電圧の値に応じて誘導素子
101に電流が流れる。このとき、誘導素子101に起電力V1が発生する。
【0054】
期間T2では、パルス信号に応じてトランジスタ102がオフ状態になる。このとき、誘
導素子101では、自身の磁界の変化を抑制するために起電力V1とは逆の方向の起電力
V2が発生し、整流素子103は導通状態になり、誘導素子101及び整流素子103を
介して電流が流れ、出力電圧の値が変化する。このとき、図2に示す直流変換回路の出力
電圧の値は、入力電圧の値が変化した値である。また、出力電圧の値は、期間T1と期間
T2との長さの比、換言するとパルス信号のデューティ比により決まる。例えば、期間T
1及び期間T2において、出力電圧が所望の値より大きい場合、パルス信号のデューティ
比は、制御回路104によって低くなるように設定される。また、出力電圧が所望の値よ
り小さい場合、パルス信号のデューティ比は、制御回路104によって高くなるように設
定される。このように、図2に示す直流変換回路では、単位期間毎の出力電圧を制御回路
104にフィードバックすることにより、フィードバック後の出力電圧を所望の値に近づ
けることができる。
【0055】
以上のように、本実施の形態の直流変換回路の一例は、制御回路から入力されるパルス信
号のデューティ比に応じて誘導素子101に電気的に接続されたトランジスタをオン状態
及びオフ状態に交互に切り替え、入力電圧を別の値の電圧に変換して出力電圧を生成する
ことにより、昇圧回路又は降圧回路として機能させることができる。
【0056】
(実施の形態2)
本実施の形態では、本発明の一態様である直流変換回路の一例について説明する。直流変
換回路の変換方式としては、リニア方式やスイッチング方式が代表的であるが、スイッチ
ング方式の直流変換回路は変換効率に優れるため、電子機器の省電力化に好適である。本
実施の形態では、スイッチング方式、特にチョッパ方式の直流変換回路について説明する
【0057】
本実施の形態における直流変換回路の構成の一例について図3を用いて説明する。図3
、本実施の形態における直流変換回路の構成の一例を示す回路図である。
【0058】
図3に示す直流変換回路は、コイル201と、トランジスタ202と、ダイオード203
と、容量素子204と、ヒステリシスコンパレータ(HCMPともいう)205と、を具
備する。
【0059】
コイル201は、第1端子及び第2端子を有する。コイル201は誘導素子としての機能
を有する。
【0060】
トランジスタ202は、ソース及びドレインの一方がコイル201の第1端子に電気的に
接続される。
【0061】
トランジスタ202としては、例えばチャネル形成層としての機能を有する酸化物半導体
を有し、チャネル形成層の水素濃度が5×1019atoms/cm以下、好ましくは
5×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm
以下であり、キャリア濃度が1×1012/cm未満、好ましくは1×1011/c
未満であるトランジスタを用いることができる。
【0062】
ダイオード203は、アノード及びカソードを有し、アノードに低電源電圧(電圧VSS
又は単にVSSともいう)が与えられ、カソードがコイル201の第1端子に電気的に接
続される。ダイオード203は、整流素子としての機能を有する。
【0063】
ダイオード203としては、例えばPNダイオード、PINダイオードを用いることがで
きる。また、例えばトランジスタ202に適用可能なトランジスタであって、ダイオード
接続されたトランジスタをダイオード203として用いることもできる。ダイオード接続
されたトランジスタとしては、例えばチャネル形成層としての機能を有する酸化物半導体
層を有し、酸化物半導体層の水素濃度が5×1019atoms/cm以下、好ましく
は5×1018atoms/cm以下、さらに好ましくは5×1017atoms/c
以下であり、キャリア濃度が1×1012/cm未満、好ましくは1×1011
cm未満であるトランジスタを用いることができる。
【0064】
容量素子204は、第1の電極と、第2の電極と、第1の電極及び第2の電極の間に設け
られた誘電体層と、を有し、第1の電極がコイル201の第2端子に電気的に接続され、
第2の電極に低電源電圧が与えられる。容量素子204は、平滑容量としての機能を有し
図3に示すノードN2の電圧を平滑化する機能を有する。
【0065】
容量素子204としては、例えばトランジスタ202に用いられる酸化物半導体層を用い
たMIS容量、電気二重層キャパシタ、レドックスキャパシタ、又はリチウムイオンキャ
パシタなどを用いることができる。本発明の一態様である直流変換回路では、短い期間で
トランジスタ202をオン状態及びオフ状態に交互に切り替えることにより昇圧動作又は
降圧動作を行うため、昇圧又は降圧された電圧が印加される容量素子204の充放電速度
が低いと、昇圧動作又は降圧動作が遅延する可能性がある。よって、例えば充放電速度が
速いとされるリチウムイオンキャパシタを用いることにより、昇圧動作又は降圧動作の遅
延を抑制することができる。また、リチウムイオンキャパシタに限定されず、容量素子2
04として、他のアルカリ金属イオン又はアルカリ土類金属イオンを可動イオンとして用
いたキャパシタを用いてもよい。例えば、ナトリウムイオンキャパシタを用いることによ
り製造コストを低減することができる。また、図3に示す直流変換回路では、容量素子2
04の容量は大きい方が好ましい。容量素子204の容量を大きくすることにより図3
示す直流変換回路の出力電圧をより平滑化することができる。
【0066】
ヒステリシスコンパレータ205は、入力信号として、図3に示す直流変換回路の出力電
圧が入力され、入力信号のリップルを検出し、検出したリップルに応じてデューティ比が
設定されたパルス信号を生成し、生成したパルス信号を制御信号としてトランジスタ20
2のゲートに出力する機能を有する。
【0067】
また、ヒステリシスコンパレータ205は、論理回路を用いて構成され、該論理回路の全
てを同一の導電型のトランジスタを用いて構成することができる。これにより、工程数を
低減することができる。
【0068】
ここで、図3に示すヒステリシスコンパレータ(ヒステリシスコンパレータ205)の回
路構成の一例について、図4を用いて説明する。図4は、図3に示すヒステリシスコンパ
レータの回路構成の一例を示す回路図である。
【0069】
図4に示すヒステリシスコンパレータは、コンパレータ221と、コンパレータ222と
、インバータ223と、インバータ224と、NORゲート225と、NORゲート22
6と、を具備する。
【0070】
コンパレータ221は、第1の入力端子、第2の入力端子、及び出力端子を有し、第1の
入力端子に基準となる高電圧(基準電圧Vref又は単にVrefともいう)が与え
られ、第2の入力端子に信号S22が入力される。
【0071】
コンパレータ222は、第1の入力端子、第2の入力端子、及び出力端子を有し、第1の
入力端子に信号S22が入力され、第2の入力端子に基準となる低電圧(基準電圧Vre
又は単にVrefともいう)が与えられる。なお、基準電圧Vrefの値は、基
準電圧Vrefの値より小さい。
【0072】
インバータ223は、入力端子及び出力端子を有し、入力端子がコンパレータ221の出
力端子に電気的に接続される。
【0073】
インバータ224は、入力端子及び出力端子を有し、入力端子がコンパレータ222の出
力端子に電気的に接続される。
【0074】
NORゲート225は、第1の入力端子、第2の入力端子、及び出力端子を有し、第1の
入力端子がインバータ223の出力端子に電気的に接続される。なお、NORゲート22
5の第1の入力端子とインバータ223の出力端子との接続点をノードSとする。
【0075】
NORゲート226は、第1の入力端子、第2の入力端子、及び出力端子を有し、第1の
入力端子がNORゲート225の出力端子に電気的に接続され、第2の入力端子がインバ
ータ224の出力端子に電気的に接続され、出力端子がNORゲート225の第2の入力
端子に電気的に接続される。なお、NORゲート226の第1の入力端子とインバータ2
24の出力端子との接続点をノードRとする。
【0076】
なお、コンパレータ221、コンパレータ222、インバータ223、インバータ224
、NORゲート225、及びNORゲート226の各論理回路は、例えばトランジスタを
具備する。トランジスタとしては、例えばチャネル形成層としての機能を有する酸化物半
導体層を有し、酸化物半導体層の水素濃度が5×1019atoms/cm以下、好ま
しくは5×1018atoms/cm以下、さらに好ましくは5×1017atoms
/cm以下であり、キャリア濃度が1×1012/cm未満、好ましくは1×10
/cm未満であるトランジスタを用いることができる。また、本実施の形態では、全
ての同一の導電型のトランジスタのみを用いて各論理回路を構成することもできる。全て
同一の導電型のトランジスタのみを用いて各論理回路を構成することにより、製造工程を
簡略にすることができる。
【0077】
図4に一例として示すように、図3に示すヒステリシスコンパレータの一例は、2つのコ
ンパレータを有する構成であり、2つのコンパレータのそれぞれに入力される信号の電圧
図3に示す直流変換回路の出力電圧)と、基準となる電圧(基準電圧Vref又は基
準電圧Vref)と、を比較し、比較結果に応じてデューティ比が設定されたパルス信
号を出力する。
【0078】
次に、図4に示すヒステリシスコンパレータの動作の一例について説明する。
【0079】
図4に示すヒステリシスコンパレータの動作の一例は、入力信号として入力される図3
示すノードN2の電圧(電圧VN2又は単にVN2ともいう)が基準電圧Vrefより
高い場合(VN2>Vref)、電圧VN2が基準電圧Vrefより高く、基準電圧
Vrefより低い場合(Vref>VN2>Vref)、電圧VN2が基準電圧V
refより低い場合(Vref>VN2)に分けることができる。それぞれの場合に
ついて以下に説明する。
【0080】
N2>Vrefのとき、ノードSの電位がVになり、ノードRの電位がVになる
。このとき、ノードQの電位がVになり、図4に示すヒステリシスコンパレータの出力
信号(信号OUTHCMPともいう)は、ローレベルになる。
【0081】
Vref>VN2>Vrefのとき、ノードSの電位がVになり、ノードRの電位
がVになる。このとき、ノードQは、前の期間におけるノードQの状態を維持する。例
えば、前の期間においてノードQの電位がVの場合は、ノードQの電位はVであり、
ヒステリシスコンパレータの出力信号もハイレベルのままであり、前の期間においてノー
ドQの電位がVのときはノードQの電位がVのままであり、信号OUTHCMPもロ
ーレベルのままである。
【0082】
Vref>VN2のとき、ノードSの電位がVになり、ノードRの電位がVになる
。このときノードQの電位は、Vになり、ヒステリシスコンパレータの出力信号は、ハ
イレベルになる。
【0083】
さらに、本実施の形態のヒステリシスコンパレータの動作の一例について、図5を用いて
説明する。図5は、本実施の形態におけるヒステリシスコンパレータの動作の一例を説明
するためのタイミングチャートであり、電圧VN2、ノードSの電圧(VNSともいう)
、ノードRの電圧(VNRともいう)、及びヒステリシスコンパレータの出力信号の波形
をそれぞれ示す。
【0084】
図5に示すように、例えば電圧VN2が三角波である場合、Vref>VN2の間、ノ
ードSの電圧は、ローレベルに維持される。その後、Vref>VN2からVref
<VN2になると、ノードRの電圧はハイレベルからローレベルになり、Vref>V
N2>Vrefの間、信号OUTHCMPはハイレベルに維持される。さらに、Vre
>VN2>VrefからVN2>Vrefになると、ノードSの電圧がローレベ
ルからハイレベルになり、信号OUTHCMPはハイレベルからローレベルになる。V
>Vrefの間、ノードSの電圧は、ハイレベルに維持される。さらに、VN2>V
refからVref>VN2になると、ノードSの電圧がハイレベルからローレベル
になる。さらに、Vref>VN2>Vrefの間、信号OUTHCMPはローレベ
ルに維持される。このように、三角波である電圧VN2に基づいたパルス信号が生成され
る。以上が図4に示すヒステリシスコンパレータの動作の一例である。
【0085】
以上、図2乃至図4に一例として示すように、本実施の形態の直流変換回路の一例は、誘
導素子としての機能を有するコイルと、スイッチング素子としての機能を有するトランジ
スタと、整流素子としての機能を有するダイオードと、平滑容量としての機能を有する容
量素子と、トランジスタのオン状態又はオフ状態を制御するヒステリシスコンパレータと
、を具備する構成である。
【0086】
さらに、本実施の形態の直流変換回路の一例は、チャネル形成層としての機能を有する酸
化物半導体層を有し、酸化物半導体層の水素濃度が5×1019atoms/cm以下
、好ましくは5×1018atoms/cm以下、さらに好ましくは5×1017at
oms/cm以下であり、キャリア濃度が1×1012/cm未満、好ましくは1×
1011/cm未満であるトランジスタを用いた構成にすることができる。該トランジ
スタは、例えば従来のシリコンを用いたトランジスタと比較して、オフ電流が低く、絶縁
耐圧が高い。よって直流変換回路を構成するトランジスタとして用いることにより、トラ
ンジスタの端子間に高電圧が印加される場合であってもトランジスタの破壊を抑制するこ
とができる。
【0087】
次に、図3に示す直流変換回路の動作の一例について説明する。
【0088】
本実施の形態の直流変換回路の直流変換方式は、パルス幅変調制御方式である。また、図
3に示す直流変換回路の動作の一例は、期間T51及び期間T52に分けることができ、
期間T51における動作と、期間T52における動作と、を交互に繰り返すことにより入
力電圧を降圧させる。それぞれの期間について以下に説明する。
【0089】
期間T51では、ヒステリシスコンパレータ205から入力されたパルス信号に従ってト
ランジスタ202がオン状態になり、ノードN1の電圧が図3に示す直流変換回路の入力
電圧と同じになり、ダイオード203が非導通状態になる。また、ノードN1の電圧が上
記入力電圧と同じになることによりコイル201に電流が流れる。このとき、コイル20
1では起電力が発生する。
【0090】
期間T52では、ヒステリシスコンパレータ205から入力されたパルス信号によりトラ
ンジスタ202がオフ状態になる。このとき、コイル201では、自身に発生する磁界の
変化を抑制するために起電力V1とは逆の方向の起電力V2が発生し、ダイオード203
は、導通状態になり、ダイオード203に電流が流れ、コイル201に電流が流れる。期
間T51及びT52を繰り返すことにより、ノードN2の電圧が低下する。このとき、図
3に示す直流変換回路の出力電圧は、入力電圧より小さくなる。出力電圧の値は、期間T
51と期間T52との長さの比、換言するとパルス信号のデューティ比により決まる。例
えば、期間T51及び期間T52において、出力電圧が所望の値より大きい場合、パルス
信号のデューティ比は、ヒステリシスコンパレータ205によって低くなるように設定さ
れる。また、出力電圧が所望の値より小さい場合、パルス信号のデューティ比は、ヒステ
リシスコンパレータ205によって高くなるように設定される。このように、図3に示す
直流変換回路では、単位期間毎の出力電圧をヒステリシスコンパレータ205にフィード
バックすることにより、その後の期間における出力電圧を所望の値に近づけることができ
る。
【0091】
図3に一例として示したように、本実施の形態の直流変換回路の一例は、制御回路から入
力されるパルス信号のデューティ比に応じてコイルの第1端子に電気的に接続されたトラ
ンジスタをオン状態及びオフ状態に交互に切り替え、入力電圧を別の値の電圧に変換して
出力電圧を生成することにより、昇圧回路又は降圧回路として機能させることができる。
【0092】
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができ
る。
【0093】
(実施の形態3)
本実施の形態は、本明細書で開示する直流変換回路を構成するトランジスタに適用できる
トランジスタの例を示す。
【0094】
本実施の形態のトランジスタ及びトランジスタの作製方法の一形態を、図6及び図7を用
いて説明する。
【0095】
図6(A)(B)にトランジスタの平面及び断面構造の一例を示す。図6(A)(B)に
示すトランジスタ410は、トップゲート構造のトランジスタの一つである。
【0096】
図6(A)はトップゲート構造のトランジスタ410の平面図であり、図6(B)は図6
(A)の線C1−C2における断面図である。
【0097】
トランジスタ410は、絶縁表面を有する基板400上に、絶縁層407、酸化物半導体
層412、ソース電極層415a、ドレイン電極層415b、ゲート絶縁層402、及び
ゲート電極層411を含み、ソース電極層415aに配線層414aが接し、ドレイン電
極層415bに配線層414bが接する。
【0098】
また、図6(A)(B)では、トランジスタ410として、シングルゲート構造のトラン
ジスタを用いて説明するが、本実施の形態におけるトランジスタを、チャネル形成領域を
複数有するマルチゲート構造のトランジスタとしてもよい。
【0099】
以下、図7(A)乃至(E)を用い、基板400上にトランジスタ410を作製する工程
を説明する。
【0100】
絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、少なく
とも、加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板4
00としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板
を用いることができる。
【0101】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いてもよい。他にも、結晶化ガラス基板などを用いることができる。
また、プラスチック基板なども適宜用いることができる。また、基板としてシリコンなど
の半導体基板を用いることもできる。
【0102】
まず、絶縁表面を有する基板400上に下地膜となる絶縁層407を形成する。絶縁層4
07としては、酸化シリコン層、酸化窒化シリコン層(SiOとも呼ぶ、ただし、
x>y>0)、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁層を
用いると好ましい。絶縁層407の形成方法としては、プラズマCVD法又はスパッタリ
ング法などを用いることができるが、絶縁層407中に水素が多量に含まれないようにす
るためには、スパッタリング法で絶縁層407を成膜することが好ましい。
【0103】
本実施の形態では、絶縁層407として、スパッタリング法により酸化シリコン層を形成
する。基板400を処理室へ搬送し、水素及び水分が除去され、酸素を含む高純度スパッ
タリングガスを導入し、シリコン半導体のターゲットを用いて、絶縁層407として酸化
シリコン層を基板400上に成膜する。また、絶縁層407の形成時において、基板40
0は、室温でもよいし、加熱されていてもよい。
【0104】
本実施の形態では、例えば酸化シリコン膜を成膜するためのターゲットとして石英(好ま
しくは合成石英)を用い、基板温度108℃、基板とターゲットの距離(T−S間距離)
を60mm、圧力0.4Pa、高周波電源1.5kW、酸素及びアルゴン(酸素流量25
sccm:アルゴン流量25sccm=1:1)雰囲気下でRFスパッタリング法により
酸化シリコン膜を成膜する。酸化シリコン膜の膜厚は100nmとする。なお、また、石
英(好ましくは合成石英)の代わりに、酸化シリコン膜を成膜するためのターゲットとし
てシリコンターゲットを用いることができる。また、スパッタリングガスとしては、酸素
又は、酸素及びアルゴンの混合ガスを用いることができる。
【0105】
上記の材料及び方法のいずれかを用いて絶縁層407を形成する場合において、処理室内
の残留水分を除去しつつ絶縁層407を形成することが好ましい。絶縁層407に水素、
水酸基又は水分が含まれないようにするためである。
【0106】
なお、処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ま
しい。吸着型の真空ポンプとしては、例えばクライオポンプ、イオンポンプ、又はチタン
サブリメーションポンプを用いることが好ましい。また、排気手段としては、例えばター
ボポンプにコールドトラップを備えたものを用いることができる。クライオポンプを用い
て排気した成膜室では、例えば、水素原子や、水素原子を有する化合物(水など)などが
排気されるため、当該成膜室で成膜することにより、形成される絶縁層407に含まれる
不純物(特に水素)の濃度を低減できる。
【0107】
また、絶縁層407を形成する際に用いるスパッタリングガスとしては、水素、水、水酸
基又は水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度
ガスを用いることが好ましい。
【0108】
また、スパッタリング法にはスパッタリング用電源に高周波電源を用いるRFスパッタリ
ング法、直流電源を用いるDCスパッタリング法、又はパルス的にバイアスを与えるパル
スDCスパッタリング法などがある。RFスパッタリング法は主に絶縁膜を成膜する場合
に用いられ、DCスパッタリング法は主に金属膜を成膜する場合に用いられる。
【0109】
また、スパッタリング装置としては、材料の異なるターゲットを複数設置できる多元スパ
ッタリング装置がある。多元スパッタリング装置は、同一チャンバーで異なる材料膜を積
層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することも
できる。
【0110】
また、スパッタリング装置としては、チャンバー内部に磁石機構を備えたマグネトロンス
パッタリング法を用いるスパッタリング装置や、グロー放電を使わずマイクロ波を用いて
発生させたプラズマを用いるECRスパッタリング法を用いるスパッタリング装置がある
【0111】
また、スパッタリング法としては、成膜中にターゲット物質とスパッタリングガス成分と
を化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜
中に基板にも電圧をかけるバイアススパッタリング法もある。
【0112】
また、絶縁層407は、積層構造でもよく、例えば、基板400側から窒化物絶縁層と、
酸化物絶縁層との積層構造としてもよい。窒化物絶縁層としては、例えば窒化シリコン層
、窒化酸化シリコン(SiNとも呼ぶ、ただし、x>y>0)層、窒化アルミニウ
ム層、又は窒化酸化アルミニウム層などを用いることができ、酸化物絶縁層としては、酸
化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層
などを用いることができる。
【0113】
例えば、水素及び水分が除去され、窒素を含む高純度スパッタリングガスを導入し、シリ
コンターゲットを用いて窒化シリコン層を基板の上に形成し、窒化シリコン層の上に酸化
シリコン層を形成する。この場合においても、酸化シリコン層と同様に、処理室内の残留
水分を除去しつつ窒化シリコン層を形成することが好ましい。
【0114】
なお、窒化シリコン層を形成する場合も、基板400を加熱してもよい。
【0115】
絶縁層407として窒化シリコン層と酸化シリコン層とを積層する場合、同じ処理室にお
いて共通のシリコンターゲットを用いて窒化シリコン層と酸化シリコン層を形成すること
ができる。先に窒素を含むスパッタリングガスを導入して、処理室内に装着されたシリコ
ンターゲットを用いて窒化シリコン層を形成し、次にスパッタリングガスを、酸素を含む
スパッタリングガスに切り替え、同じシリコンターゲットを用いて酸化シリコン層を形成
する。これにより、基板400を大気に曝露せずに、窒化シリコン層と酸化シリコン層と
を連続して形成することができるため、窒化シリコン層表面への水素や水分などの不純物
の吸着を防止することができる。
【0116】
次に、絶縁層407上に、膜厚2nm以上200nm以下の酸化物半導体膜を形成する。
【0117】
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、
前処理として、絶縁層407が形成された基板400をスパッタリング装置の予備加熱室
で予備加熱し、基板400に吸着した水素、水分などの不純物を脱離させ、排気させるこ
とが好ましい。なお、予備加熱室に設ける排気手段としては、例えばクライオポンプが好
ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後
に形成するゲート絶縁層402の形成前の基板400に行ってもよいし、後に形成するソ
ース電極層415a及びドレイン電極層415bまで形成した基板400にも同様に行っ
てもよい。
【0118】
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、絶縁層407の表面に付着している成膜時に発
生する粉状物質(パーティクル、ゴミともいう)を除去することが好ましい。逆スパッタ
とは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側に高周波電源を用い
て電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アル
ゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【0119】
酸化物半導体膜は、スパッタリング法により成膜することができる。酸化物半導体膜とし
ては、四元系金属酸化物であるIn−Sn−Ga−Zn−O膜や、三元系金属酸化物であ
るIn−Ga−Zn−O膜、In−Sn−Zn−O膜、In−Al−Zn−O膜、Sn−
Ga−Zn−O膜、Al−Ga−Zn−O膜、Sn−Al−Zn−O膜や、二元系金属酸
化物であるIn−Zn−O膜、Sn−Zn−O膜、Al−Zn−O膜、Zn−Mg−O膜
、Sn−Mg−O膜、In−Mg−O膜、In−Sn−O膜や、In−O膜、Sn−O膜
、Zn−O膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導体膜に
SiOが含まれていてもよい。
【0120】
また、酸化物半導体膜として、InMO(ZnO)(m>0)で表記される膜を用い
ることができる。ここで、Mは、Ga、Al、Mn及びCoから選ばれた一つ又は複数の
金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、又はGa及びC
oなどがある。
【0121】
本実施の形態では、一例として酸化物半導体膜をIn−Ga−Zn−O系金属酸化物ター
ゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス(代
表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的にはアルゴン)及び酸
素混合雰囲気下においてスパッタリング法により形成することができる。また、スパッタ
リング法を用いる場合、SiOを2重量%以上10重量%以下含むターゲットを用いて
成膜を行ってもよい。
【0122】
酸化物半導体膜を成膜する際に用いるスパッタリングガスとしては、水素、水、水酸基又
は水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガス
を用いることが好ましい。
【0123】
上記酸化物半導体膜をスパッタリング法で作製するためのターゲットとして、In、Ga
、及びZnを含む金属酸化物ターゲット(組成比として、In:Ga:Zn
O=1:1:1[mol%]や、In:Ga:Zn=1:1:0.5[atom%])を
用いることができる。なお、作製される金属酸化物ターゲットの全体の体積に対して全体
の体積から空隙などが占める空間を除いた部分の体積の割合(充填率ともいう)は、90
%以上、好ましくは95%以上である。充填率の高い金属酸化物ターゲットを用いること
により、成膜した酸化物半導体膜は緻密な膜となる。
【0124】
本実施の形態では、一例として、減圧状態に保持された処理室内に基板を保持し、処理室
内の残留水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、金属
酸化物をターゲットとして基板400上に酸化物半導体膜を成膜する。処理室内の残留水
分を除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポン
プとしては、例えば、クライオポンプ、イオンポンプ、又はチタンサブリメーションポン
プを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップ
を備えたものを用いることができる。クライオポンプを用いて排気した成膜室は、例えば
、水素原子、水(HO)など水素原子を含む化合物(より好ましくは炭素原子を含む化
合物も含む)などが排気されるため、当該成膜室で成膜することにより、形成される酸化
物半導体膜に含まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板を
加熱してもよい。
【0125】
成膜条件の一例としては、基板温度室温、基板とターゲットの距離を60mm、圧力0.
4Pa、直流(DC)電源0.5kW、酸素及びアルゴン(酸素流量15sccm:アル
ゴン流量30sccm)雰囲気下の条件が適用される。なお、パルス直流(DC)電源を
用いると、パーティクルが軽減でき、膜厚分布も均一となる。また、酸化物半導体膜の膜
厚は、好ましくは5nm以上30nm以下とする。なお、酸化物半導体膜の適切な厚さは
、適用する酸化物半導体材料により異なるため、材料に応じて適宜厚さを選択すればよい
【0126】
次に、酸化物半導体膜を第1のフォトリソグラフィ工程により島状の酸化物半導体層41
2に加工する(図7(A)参照)。なお、島状の酸化物半導体層412を形成するための
レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット
法で形成すると製造コストを低減できる。
【0127】
また、ここでの酸化物半導体膜のエッチングとしては、ドライエッチング又はウェットエ
ッチングを用いることができる。また、酸化物半導体膜のエッチングとしては、ドライエ
ッチング及びウェットエッチングの両方を用いてもよい。
【0128】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス(塩素系ガス、例え
ば塩素(Cl)、塩化硼素(BCl)、塩化珪素(SiCl)、四塩化炭素(CC
)など)が好ましい。
【0129】
また、ドライエッチングに用いるエッチングガスとしては、フッ素を含むガス(フッ素系
ガス、例えば四弗化炭素(CF)、六弗化硫黄(SF)、三弗化窒素(NF)、ト
リフルオロメタン(CHF)など)、臭化水素(HBr)、若しくは酸素(O)、又
はこれらのガスにヘリウム(He)やアルゴン(Ar)などの希ガスを添加したガスなど
を用いることができる。
【0130】
ドライエッチング法としては、例えば平行平板型RIE(Reactive Ion E
tching)法や、ICP(Inductively Coupled Plasma
:誘導結合型プラズマ)エッチング法を用いることができる。所望の加工形状にエッチン
グできるように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に
印加される電力量、基板側の電極温度など)を適宜調節する。
【0131】
ウェットエッチングに用いるエッチング液としては、例えば燐酸と酢酸と硝酸を混ぜた溶
液などを用いることができる。また、ウェットエッチングに用いるエッチング液としてI
TO07N(関東化学社製)を用いてもよい。
【0132】
また、ウェットエッチング後のエッチング液は、エッチングにより除去された材料ととも
に洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、エ
ッチングにより除去された材料に含まれる材料を再利用してもよい。当該エッチング後の
廃液から酸化物半導体層に含まれるインジウムなどの材料を回収して再利用することによ
り、資源を有効活用し、製造コストを低減することができる。
【0133】
また、エッチングの際には、所望の加工形状にエッチングできるように、材料に合わせて
エッチング条件(エッチング液、エッチング時間、温度など)を適宜調節する。
【0134】
本実施の形態では、一例として、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用
いたウェットエッチング法により、酸化物半導体膜を島状の酸化物半導体層412に加工
する。
【0135】
次に、酸化物半導体層412に第1の加熱処理を行う。第1の加熱処理の温度は、400
℃以上750℃以下、好ましくは400℃以上基板の歪み点未満とする。ここでは、一例
として加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰
囲気下450℃において1時間の加熱処理を行った後、大気に接触させることなく、酸化
物半導体層への水や水素の混入を防ぎ、酸化物半導体層を得る。この第1の加熱処理によ
って酸化物半導体層412の脱水化又は脱水素化を行うことができる。
【0136】
なお、加熱処理装置を加熱処理温度から降温させる際に雰囲気を酸素に切り替えてもよい
。降温時に、酸素雰囲気に切り替えると、酸化物半導体層中の酸素欠損部に酸素が補充さ
れる。酸素欠損はキャリアを生成するのであるが、それが消滅することでキャリアが著し
く減少し、極めてキャリア濃度の低い酸化物半導体層を得ることができる。
【0137】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻
射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA(Gas
Rapid Thermal Anneal)装置、LRTA(Lamp Rapid
Thermal Anneal)装置などのRTA(Rapid Thermal An
neal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置
である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性
気体が用いられる。
【0138】
また、第1の加熱処理として、650℃〜700℃に加熱した不活性ガス中に基板を入れ
、数分間加熱した後、高温に加熱した不活性ガス中から基板を出すGRTA処理を行って
もよい。GRTA処理を用いると短時間での高温加熱処理が可能となる。
【0139】
なお、第1の加熱処理においては、加熱処理時の雰囲気(窒素、又はヘリウム、ネオン、
若しくはアルゴンなどの希ガスなど)に、水、水素などが含まれないこと、又は、加熱処
理装置に導入する窒素、又はヘリウム、ネオン、若しくはアルゴンなどの希ガスの純度を
、6N(99.9999%)以上、好ましくは7N(99.99999%)以上、(即ち
不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
【0140】
また、第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこ
ともできる。その場合には、第1の加熱処理後に、加熱装置から基板を取り出し、フォト
リソグラフィ工程を行う。
【0141】
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層形
成後、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電極
層及びドレイン電極層上にゲート絶縁層を形成した後、のいずれのタイミングで行ってよ
い。
【0142】
次に、絶縁層407及び酸化物半導体層412上に、導電膜を形成する。導電膜の形成は
、スパッタリング法や真空蒸着法で行えばよい。導電膜の材料としては、アルミニウム、
クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、上述した
元素を主成分とする合金、又は上述した元素を組み合わせた合金膜などを用いることがで
きる。また、導電膜の材料としては、マンガン、マグネシウム、ジルコニウム、ベリリウ
ム、イットリウムのいずれか一又は複数から選択された材料を用いてもよい。また、導電
膜は、単層構造でも、2層以上の積層構造としてもよい。単層構造としては、例えばシリ
コンを含むアルミニウム膜の単層構造が挙げられる。また、積層構造としては、アルミニ
ウム膜上にチタン膜を積層する2層構造、チタン膜と、そのチタン膜上に重なるアルミニ
ウム膜と、さらにその上に重なるチタン膜との3層構造などが挙げられる。また、アルミ
ニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジ
ウムから選ばれた元素を単数、又は複数組み合わせた膜、合金膜、若しくは窒化膜を用い
てもよい。
【0143】
次に、第2のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的
にエッチングを行ってソース電極層415a及びドレイン電極層415bを形成した後、
レジストマスクを除去する(図7(B)参照)。なお、形成されたソース電極層415a
、ドレイン電極層415bの端部はテーパ形状であることが好ましい。テーパ形状にする
ことによりソース電極層415a及びドレイン電極層415b上に積層するゲート絶縁層
の被覆性が向上するため好ましい。
【0144】
本実施の形態ではスパッタリング法により膜厚150nmのチタン膜を形成し、チタン膜
上にレジストマスクを形成し、選択的にチタン膜をエッチングすることによりソース電極
層415a及びドレイン電極層415bを形成する。
【0145】
なお、導電膜のエッチングの際に、酸化物半導体層412が除去されて、その下の絶縁層
407が露出しないように、導電膜及び酸化物半導体膜のそれぞれの材料及びエッチング
条件を適宜調節する。
【0146】
本実施の形態では、一例として、導電膜としてチタン膜を用い、酸化物半導体膜としてI
n−Ga−Zn−O系酸化物半導体膜を用い、エッチャントとして過水アンモニア水(ア
ンモニア、水、過酸化水素水の混合液)を用いる。
【0147】
なお、第2のフォトリソグラフィ工程では、酸化物半導体層の一部のみがエッチングされ
、溝部(凹部)を有する酸化物半導体層412となることもある。また、ソース電極層4
15a、ドレイン電極層415bを形成するためのレジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
【0148】
第2のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレ
ーザ光やArFレーザ光を用いる。酸化物半導体層412上で隣り合うソース電極層の下
端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネ
ル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、数nm
〜数10nmと極めて波長が短い超紫外線(Extreme Ultraviolet)
を用いて第2のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外
線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタ
のチャネル長Lを10nm以上1000nm以下とすることも可能であり、回路の動作速
度を高速化でき、さらにオフ電流値を極めて小さくすることができるため、低消費電力化
も図ることができる。
【0149】
次に、絶縁層407、酸化物半導体層412、ソース電極層415a、ドレイン電極層4
15b上にゲート絶縁層402を形成する(図7(C)参照)。
【0150】
ゲート絶縁層402は、プラズマCVD法又はスパッタリング法などを用いて、酸化シリ
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニ
ウム層を単層で又は積層して形成することができる。なお、ゲート絶縁層402中に水素
が多量に含まれないようにするためには、スパッタリング法でゲート絶縁層402を成膜
することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、例え
ばターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして
酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
【0151】
また、ゲート絶縁層402としては、例えばHfO(x>0)などを用いることもでき
る。ゲート絶縁層402としてHfOなどを用いることにより、酸化物半導体層側から
ゲート電極に向かって流れるリーク電流を低減することができる。
【0152】
また、ゲート絶縁層402を、ソース電極層415a、ドレイン電極層415b側から酸
化シリコン層と窒化シリコン層を積層した構造とすることもできる。例えば、第1のゲー
ト絶縁層として膜厚5nm以上300nm以下の酸化シリコン層(SiO(x>0))
を形成し、第1のゲート絶縁層上に第2のゲート絶縁層としてスパッタリング法により膜
厚50nm以上200nm以下の窒化シリコン層(SiN(y>0))を積層して、膜
厚100nmのゲート絶縁層としてもよい。本実施の形態では、一例として、圧力0.4
Pa、高周波電源1.5kW、酸素及びアルゴン(酸素流量25sccm:アルゴン流量
25sccm=1:1)雰囲気下でRFスパッタリング法により膜厚100nmの酸化シ
リコン層を形成する。
【0153】
次に、第3のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチン
グを行ってゲート絶縁層402の一部を除去して、ソース電極層415a、ドレイン電極
層415bに達する開口421a、421bを形成する(図7(D)参照)。
【0154】
次に、ゲート絶縁層402、開口421a、及び開口421b上に導電膜を形成した後、
第4のフォトリソグラフィ工程によりゲート電極層411、配線層414a、配線層41
4bを形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジスト
マスクをインクジェット法で形成すると、製造コストを低減できる。
【0155】
また、ゲート電極層411、配線層414a、配線層414bの材料は、モリブデン、チ
タン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムな
どの金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成する
ことができる。
【0156】
例えば、ゲート電極層411、配線層414a、配線層414bの2層の積層構造として
は、例えばアルミニウム層上にモリブデン層が積層された2層の積層構造、銅層上にモリ
ブデン層を積層した2層構造、銅層上に窒化チタン層若しくは窒化タンタルを積層した2
層構造、又は窒化チタン層とモリブデン層とを積層した2層構造とすることが好ましい。
また、3層の積層構造としては、タングステン層又は窒化タングステン層と、アルミニウ
ムとシリコンの合金又はアルミニウムとチタンの合金の層と、窒化チタン層又はチタン層
と、を積層した積層構造とすることが好ましい。なお、透光性を有する導電膜を用いてゲ
ート電極層411、配線層414a、414bを形成することもできる。透光性を有する
導電膜としては、例えば透光性導電性酸化物などを挙げることができる。
【0157】
本実施の形態では、一例として、スパッタリング法により膜厚150nmのチタン膜を形
成し、フォトリソグラフィ法を用いてゲート電極層411、配線層414a、配線層41
4bを形成する。
【0158】
次に、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第2の加熱処理(好ましくは200
℃以上400℃以下、例えば250℃以上350℃以下)を行う。本実施の形態では、窒
素雰囲気下で250℃、1時間の第2の加熱処理を行う。また、本実施の形態では、トラ
ンジスタ410上に保護絶縁層や平坦化絶縁層を形成してから第2の加熱処理を行っても
よい。
【0159】
以上の工程で、水素、水分、水素化物、水酸化物の濃度が低減された酸化物半導体層41
2を有するトランジスタ410を形成することができる(図7(E)参照)。
【0160】
また、トランジスタ410上に保護絶縁層や、平坦化のための平坦化絶縁層を設けてもよ
い。例えば、保護絶縁層として酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、
窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することができ
る。
【0161】
また、平坦化絶縁層としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド
、エポキシなどの、耐熱性を有する有機材料を用いることができる。また上記有機材料の
他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、B
PSG(リンボロンガラス)などを用いることができる。なお、これらの材料で形成され
る絶縁膜を複数積層させることで、平坦化絶縁層を形成してもよい。
【0162】
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−
Si結合を含む樹脂に相当する。シロキサン系樹脂は、置換基としては有機基(例えばア
ルキル基やアリール基)やフルオロ基を用いてもよい。また、有機基は、フルオロ基を有
していてもよい。
【0163】
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタリング法、SO
G法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリ
ーン印刷、オフセット印刷など)等を用いることができる。また、ドクターナイフ、ロー
ルコーター、カーテンコーター、ナイフコーターなどを用いて形成することができる。
【0164】
上記のように酸化物半導体膜を成膜するに際し、成膜時の雰囲気中の残留水分を除去する
ことで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができ、トランジ
スタの特性の安定化を図ることができる。
【0165】
以上のように、酸化物半導体層を用いるトランジスタを有する直流変換回路において、安
定な電気特性を有し信頼性の高い直流変換回路を提供することができる。
【0166】
本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。
【0167】
(実施の形態4)
本実施の形態は、本明細書で開示する直流変換回路を構成するトランジスタに適用できる
トランジスタの他の例を示す。なお、実施の形態3と同一部分又は同様な機能を有する部
分、及び工程は、実施の形態3と同様とすればよく、その繰り返しの説明は適宜省略する
。また同じ箇所の詳細な説明も適宜省略する。
【0168】
本実施の形態のトランジスタ及びトランジスタの作製方法の一形態を、図8及び図9を用
いて説明する。
【0169】
図8(A)(B)にトランジスタの平面及び断面構造の一例を示す。図8(A)(B)に
示すトランジスタ460は、トップゲート構造のトランジスタの一つである。
【0170】
図8(A)は、トップゲート構造のトランジスタ460の平面図であり、図8(B)は、
図8(A)の線D1−D2における断面図である。
【0171】
トランジスタ460は、絶縁表面を有する基板450上に、絶縁層457、ソース電極層
及びドレイン電極層のいずれか一方になる電極層465a1、465a2、酸化物半導体
層462、ソース電極層及びドレイン電極層の他方になる電極層465b、配線層468
、ゲート絶縁層452、ゲート電極層461(461a、461b)を含み、電極層46
5a(465a1、465a2)は、配線層468を介して配線層464と電気的に接続
している。また、図示していないが、電極層465bもゲート絶縁層452に設けられた
開口において配線層と電気的に接続する。
【0172】
以下、図9(A)乃至(E)を用い、基板450上にトランジスタ460を作製する工程
を説明する。
【0173】
まず、絶縁表面を有する基板450上に下地膜となる絶縁層457を形成する。
【0174】
本実施の形態では、基板450を処理室へ搬送し、水素及び水分が除去され、酸素を含む
高純度スパッタリングガスを導入しシリコンターゲット又は石英(好ましくは合成石英)
を用いて、スパッタリング法により基板450上に絶縁層457の一例として、酸化シリ
コン層を形成する。なお、スパッタリングガスとしては、酸素又は、酸素及びアルゴンの
混合ガスを用いる。
【0175】
本実施の形態では、例えば、純度が6Nであり、石英(好ましくは合成石英)をターゲッ
トとして用い、基板温度108℃、基板とターゲットの距離(T−S間距離)を60mm
、圧力0.4Pa、高周波電源1.5kW、酸素及びアルゴン(酸素流量25sccm:
アルゴン流量25sccm=1:1)雰囲気下でRFスパッタリング法により酸化シリコ
ン膜を成膜する。酸化シリコン膜の膜厚は100nmとする。また、石英(好ましくは合
成石英)の代わりに、酸化シリコン膜を成膜するためのターゲットとしてシリコンターゲ
ットを用いることができる。
【0176】
上記材料及び方法のいずれかを用いて絶縁層457を形成する場合において、処理室内の
残留水分を除去しつつ絶縁層457を形成することが好ましい。絶縁層457に水素、水
酸基又は水分が含まれないようにするためである。
【0177】
なお、処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ま
しい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、又はチタ
ンサブリメーションポンプを用いることが好ましい。また、排気手段としては、例えばタ
ーボポンプにコールドトラップを備えたものを用いることができる。クライオポンプを用
いて排気した成膜室は、例えば、水素原子や、水素原子を有する化合物(水など)などが
排気されるため、当該成膜室で成膜することにより絶縁層457に含まれる不純物の濃度
を低減できる。
【0178】
絶縁層457を形成する際に用いるスパッタリングガスとしては、水素、水、水酸基又は
水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを
用いることが好ましい。
【0179】
また、絶縁層457は積層構造でもよく、例えば、基板450側から窒化物絶縁層と、酸
化物絶縁層との積層する積層構造としてもよく、窒化物絶縁層としては、例えば窒化シリ
コン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などを
用いることができ、酸化物絶縁層としては、酸化シリコン層、酸化窒化シリコン層、酸化
アルミニウム層、又は酸化窒化アルミニウム層などを用いることができる。
【0180】
例えば、水素及び水分が除去され、窒素を含む高純度スパッタリングガスを導入し、シリ
コンターゲットを用いて窒化シリコン層を基板の上に形成し、窒化シリコン層の上に酸化
シリコン層を形成する。この場合においても、酸化シリコン層と同様に、処理室内の残留
水分を除去しつつ窒化シリコン層を形成することが好ましい。
【0181】
次に、絶縁層457上に、導電膜を形成し、第1のフォトリソグラフィ工程により導電膜
上にレジストマスクを形成し、選択的にエッチングを行って電極層465a1、465a
2を形成した後、レジストマスクを除去する(図9(A)参照)。電極層465a1、4
65a2は断面図では分断されて示されているが、連続した膜である。なお、形成された
ソース電極層、ドレイン電極層の端部はテーパ形状であると、上に積層するゲート絶縁層
の被覆性が向上するため好ましい。
【0182】
電極層465a1、465a2の材料としては、アルミニウム、クロム、銅、タンタル、
チタン、モリブデン、タングステンから選ばれた元素、上述した元素を主成分とする合金
、又は上述した元素を組み合わせた合金膜などを用いることができる。また、電極層46
5a1、465a2の材料としては、マンガン、マグネシウム、ジルコニウム、ベリリウ
ム、イットリウムのいずれか一又は複数から選択された材料を用いてもよい。また、導電
膜は、単層構造でも、2層以上の積層構造としてもよい。単層構造としては、例えば、シ
リコンを含むアルミニウム膜の単層構造が挙げられる。また、積層構造としては、アルミ
ニウム膜上にチタン膜を積層する2層構造、チタン膜と、そのチタン膜上に重ねてアルミ
ニウム膜を積層し、さらにその上にチタン膜を成膜する3層構造などが挙げられる。また
、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、
スカンジウムから選ばれた元素を単数、又は複数組み合わせた膜、該元素を単数、又は複
数組み合わせた合金膜、若しくは該元素を単数、又は複数組み合わせた窒化膜を用いても
よい。
【0183】
本実施の形態では電極層465a1、465a2としてスパッタリング法により膜厚15
0nmのチタン膜を形成する。
【0184】
次に、絶縁層457上に、膜厚2nm以上200nm以下の酸化物半導体膜を形成する。
【0185】
次に酸化物半導体膜を形成し、第2のフォトリソグラフィ工程により島状の酸化物半導体
層462に加工する(図9(B)参照)。本実施の形態では、酸化物半導体膜としてIn
−Ga−Zn−O系金属酸化物ターゲットを用いてスパッタリング法により成膜する。
【0186】
本実施の形態では、一例として、減圧状態に保持された処理室内に基板を保持し、処理室
内の残留水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、金属
酸化物をターゲットとして基板450上に酸化物半導体膜を成膜する。処理室内の残留水
分を除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポン
プとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを
用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを備
えたものを用いることができる。クライオポンプを用いて排気した成膜室は、例えば、水
素原子、水(HO)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物
も含む)などが排気されるため、当該成膜室で成膜することにより、酸化物半導体膜に含
まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板を加熱してもよい
【0187】
また、酸化物半導体膜を成膜する際に用いるスパッタリングガスとしては、水素、水、水
酸基又は水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純
度ガスを用いることが好ましい。
【0188】
成膜条件の一例としては、基板温度室温、基板とターゲットの距離を60mm、圧力0.
4Pa、直流(DC)電源0.5kW、酸素及びアルゴン(酸素流量15sccm:アル
ゴン流量30sccm)雰囲気下の条件が適用される。なお、パルス直流(DC)電源を
用いると、パーティクルが軽減でき、膜厚分布も均一となる。また、酸化物半導体膜の膜
厚は、好ましくは5nm以上30nm以下とする。なお、酸化物半導体膜の適切な厚さは
、適用する酸化物半導体材料により異なるため、材料に応じて適宜厚さを選択すればよい
【0189】
本実施の形態では、一例として、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用
いたウェットエッチング法により、酸化物半導体膜を島状の酸化物半導体層462に加工
する。
【0190】
次に、酸化物半導体層462に第1の加熱処理を行う。第1の加熱処理の温度は、400
℃以上750℃以下、好ましくは400℃以上基板の歪み点未満とする。ここでは、一例
として加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰
囲気下450℃において1時間の加熱処理を行った後、大気に接触させることなく、酸化
物半導体層への水や水素の混入を防ぎ、酸化物半導体層を得る。この第1の加熱処理によ
って酸化物半導体層462の脱水化又は脱水素化を行うことができる。
【0191】
なお、加熱処理装置を加熱処理温度から降温させる際に雰囲気を酸素に切り替えてもよい
。降温時に、酸素雰囲気に切り替えると、酸化物半導体層中の酸素欠損部に酸素が補充さ
れる。酸素欠損はキャリアを生成するが、それが消滅することでキャリアが著しく減少し
、極めてキャリア濃度の低い酸化物半導体層を得ることができる。
【0192】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻
射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA装置、LR
TA装置などのRTA装置を用いることができる。例えば、第1の加熱処理として、65
0℃〜700℃の高温に加熱した不活性ガス中に基板を移動させ、数分間加熱した後、基
板を移動させて高温に加熱した不活性ガス中から出すGRTAを行ってもよい。GRTA
を用いると短時間での高温加熱処理が可能となる。
【0193】
なお、第1の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴンなどの希ガス
に、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又
はヘリウム、ネオン、アルゴンなどの希ガスの純度を、6N(99.9999%)以上、
好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好まし
くは0.1ppm以下)とすることが好ましい。
【0194】
また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
【0195】
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層形
成後、酸化物半導体層上にさらにソース電極層及びドレイン電極層を積層させた後、ソー
ス電極層及びドレイン電極層上にゲート絶縁層を形成した後、のいずれのタイミングで行
ってもよい。
【0196】
次に、絶縁層457及び酸化物半導体層462上に、導電膜を形成し、第3のフォトリソ
グラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って電
極層465b、配線層468を形成した後、レジストマスクを除去する(図9(C)参照
)。電極層465b、配線層468は電極層465a1、465a2と同様な材料及び工
程で形成すればよい。
【0197】
本実施の形態では、一例としてスパッタリング法により膜厚150nmのチタン膜を形成
し、第3のフォトリソグラフィ工程によりチタン膜上にレジストマスクを形成し、選択的
にエッチングを行って電極層465b、配線層468を形成する。本実施の形態では、電
極層465a1、465a2と電極層465bに同じチタン膜を用いる例のため、電極層
465a1、465a2と電極層465bとはエッチングにおいて選択比がとれない。よ
って、電極層465a1、465a2が、電極層465bのエッチング時にエッチングさ
れないように、酸化物半導体層462に覆われない電極層465a2上に配線層468を
設けている。電極層465a1、465a2と電極層465bとにエッチング工程におい
て高い選択比を有する異なる材料を用いる場合には、エッチング時に電極層465a2を
保護する配線層468は必ずしも設けなくてもよい。
【0198】
なお、導電膜のエッチングの際に、酸化物半導体層462が除去されないように、導電膜
及び酸化物半導体膜のそれぞれの材料及びエッチング条件を適宜調節する。
【0199】
本実施の形態では、一例として、導電膜としてチタン膜を用い、酸化物半導体膜としてI
n−Ga−Zn−O系酸化物半導体膜を用い、エッチャントとして過水アンモニア水(ア
ンモニア、水、過酸化水素水の混合液)を用いる。
【0200】
なお、第3のフォトリソグラフィ工程では、酸化物半導体層462の一部がエッチングさ
れ、溝部(凹部)を有する酸化物半導体層462となることもある。また、電極層465
b、配線層468を形成するためのレジストマスクをインクジェット法で形成してもよい
。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造
コストを低減できる。
【0201】
次に、絶縁層457、酸化物半導体層462、電極層465a1、465a2、電極層4
65b、配線層468上にゲート絶縁層452を形成する。
【0202】
ゲート絶縁層452は、プラズマCVD法又はスパッタリング法などを用いて、酸化シリ
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニ
ウム層を単層で又は積層して形成することができる。なお、ゲート絶縁層452中に水素
が多量に含まれないようにするためには、スパッタリング法でゲート絶縁層452を成膜
することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、例え
ばターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタリングガス
として酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
【0203】
また、ゲート絶縁層452としては、例えばHfOなどを用いることもできる。ゲート
絶縁層452としてHfOなどを用いることにより、酸化物半導体層側からゲート電極
に向かって流れるリーク電流を低減することができる。
【0204】
ゲート絶縁層452は、電極層465a1、465a2、電極層465b側から酸化シリ
コン層と窒化シリコン層を積層した構造とすることもできる。本実施の形態では、一例と
して圧力0.4Pa、高周波電源1.5kW、酸素及びアルゴン(酸素流量25sccm
:アルゴン流量25sccm=1:1)雰囲気下でRFスパッタリング法により膜厚10
0nmの酸化シリコン層を形成する。
【0205】
次に、第4のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチン
グを行ってゲート絶縁層452の一部を除去して、配線層468に達する開口423を形
成する(図9(D)参照)。なお、図示しないが開口423の形成時に電極層465bに
達する開口を形成してもよい。本実施の形態では、一例として電極層465bへの開口は
さらに層間絶縁層を積層した後に形成し、電気的に接続する配線層を開口に形成する例と
する。
【0206】
次に、ゲート絶縁層452、及び開口423上に導電膜を形成した後、第5のフォトリソ
グラフィ工程によりゲート電極層461(461a、461b)、配線層464を形成す
る。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをイン
クジェット法で形成すると製造コストを低減できる。
【0207】
また、ゲート電極層461(461a、461b)、配線層464を形成するための導電
膜は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオ
ジム、スカンジウムなどの金属材料又はこれらを主成分とする合金材料を用いて、単層で
又は積層して形成することができる。
【0208】
本実施の形態では一例として、スパッタリング法により膜厚150nmのチタン膜を形成
し、第5のフォトリソグラフィ法を用いてゲート電極層461a、461b、配線層46
4を形成する。
【0209】
次に、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第2の加熱処理(好ましくは200
℃以上400℃以下、例えば250℃以上350℃以下)を行う。本実施の形態では、窒
素雰囲気下で250℃、1時間の第2の加熱処理を行う。また、トランジスタ460上に
保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
【0210】
以上の工程で、水素、水分、水素化物、水酸化物の濃度が低減された酸化物半導体層46
2を有するトランジスタ460を形成することができる(図9(E)参照)。
【0211】
また、トランジスタ460上に保護絶縁層や、平坦化のための平坦化絶縁層を設けてもよ
い。なお、図示しないが、ゲート絶縁層452、保護絶縁層や平坦化絶縁層に電極層46
5bに達する開口を形成し、その開口に、電極層465bと電気的に接続する配線層を形
成する。
【0212】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【0213】
上記のように、酸化物半導体膜の成膜に際し、成膜時の雰囲気中の残留水分を除去するこ
とで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それによ
り酸化物半導体膜の安定化を図ることができる。
【0214】
以上のように、酸化物半導体層を用いるトランジスタを有する直流変換回路において、安
定な電気特性を有し信頼性の高い直流変換回路を提供することができる。
【0215】
(実施の形態5)
本実施の形態は、本発明の一態様である直流変換回路を構成するトランジスタに適用可能
なトランジスタの一例について説明する。なお、実施の形態3又は実施の形態4と同一部
分又は同様な機能を有する部分、及び工程は、実施の形態3又は実施の形態4と同様とす
ればよく、その繰り返しの説明は適宜省略する。また同じ箇所の詳細な説明も適宜省略す
る。
【0216】
本実施の形態のトランジスタの一例を、図10を用いて説明する。
【0217】
図10(A)(B)にトランジスタの断面構造の一例を示す。図10(A)(B)に示す
トランジスタ425、426は、酸化物半導体層を導電層とゲート電極層とで挟んだ構造
のトランジスタの一つである。
【0218】
また、図10(A)(B)において、基板としてシリコン基板を用いており、シリコン基
板420上に設けられた絶縁層422上にトランジスタ425、426がそれぞれ設けら
れている。
【0219】
図10(A)において、シリコン基板420に設けられた絶縁層422と絶縁層407と
の間に少なくとも酸化物半導体層412全体と重なるように導電層427が設けられてい
る。
【0220】
なお、図10(B)は、絶縁層422と絶縁層407との間の導電層が、導電層424の
ようにエッチングにより加工され、酸化物半導体層412の少なくともチャネル領域を含
む一部と重なる例である。
【0221】
導電層427、424は、後工程で行われる加熱処理温度に耐えられる金属材料であれば
よく、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウム
から選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた
合金膜、又は上述した元素を成分とする窒化物などを用いることができる。また、導電層
427、424は、単層構造でも積層構造でもよく、例えばタングステン層単層、又は窒
化タングステン層とタングステン層とを積層する積層構造とすることができる。
【0222】
また、導電層427、424は、電位がトランジスタ425、426のゲート電極層41
1と同じでもよいし、異なっていても良く、第2のゲート電極層として機能させることも
できる。また、導電層427、424の電位がGND、0Vという固定電位であってもよ
い。
【0223】
導電層427、424によって、トランジスタ425、426の電気特性を制御すること
ができる。
【0224】
また、導電層を設けることにより第2のゲート電極層を形成する構成に限定されず、例え
ば基板として半導体基板を用いる場合には該基板を熱酸化することにより該基板に形成さ
れた領域を第2のゲート電極層として機能させることもできる。
【0225】
本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。
【0226】
(実施の形態6)
本実施の形態では、本発明の一態様である直流変換回路を構成するトランジスタに適用可
能なトランジスタの一例について説明する。
【0227】
本実施の形態のトランジスタ及びトランジスタの作製方法の一例について図11を用いて
説明する。
【0228】
図11(A)乃至(E)にトランジスタの作製方法の一例を示す。図11(A)乃至(E
)に示すトランジスタは、ボトムゲート構造の一つであり逆スタガ型トランジスタともい
う。
【0229】
また、トランジスタ390をシングルゲート構造のトランジスタとするが、本実施の形態
のトランジスタを、チャネル形成領域を複数有するマルチゲート構造のトランジスタとし
てもよい。
【0230】
以下、図11(A)乃至(E)を用い、基板394上にトランジスタ390を作製する工
程を説明する。
【0231】
まず、絶縁表面を有する基板394上に導電膜を形成した後、第1のフォトリソグラフィ
工程により該導電膜の上にレジストマスクを形成し、該導電膜を選択的にエッチングする
ことにより、ゲート電極層391を形成する。なお、ゲート電極層391の端部は、テー
パ形状であることが好ましい。ゲート電極層391の端部がテーパ形状であると、上に積
層するゲート絶縁層の被覆性が向上する。なお、レジストマスクをインクジェット法で形
成してもよい。レジストマスクをインクジェット法で形成すると製造コストを低減できる
【0232】
絶縁表面を有する基板394に使用することができる基板に大きな制限はないが、少なく
とも、加熱処理に耐えうる程度の耐熱性を有していることが必要となる。基板394とし
ては、例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を
用いることができる。
【0233】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。また
、プラスチック基板なども適宜用いることができる。また基板としてシリコンなどの半導
体基板を用いることもできる。
【0234】
また、下地膜となる絶縁膜を基板394とゲート電極層391との間に設けてもよい。下
地膜は、基板394からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸
化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の
膜による積層構造により形成することができる。
【0235】
また、ゲート電極層391の材料は、モリブデン、チタン、クロム、タンタル、タングス
テン、アルミニウム、銅、ネオジム、スカンジウムなどの金属材料又はこれらを主成分と
する合金材料を用いて、単層で又は積層して形成することができる。
【0236】
例えば、ゲート電極層391の2層の積層構造は、アルミニウム層上にモリブデン層が積
層された2層の積層構造、銅層上にモリブデン層を積層した2層構造、銅層上に窒化チタ
ン層若しくは窒化タンタルを積層した2層構造、窒化チタン層とモリブデン層とを積層し
た2層構造、又は窒化タングステン層とタングステン層とを積層した2層構造とすること
が好ましい。3層の積層構造は、タングステン層又は窒化タングステン層と、アルミニウ
ムとシリコンの合金又はアルミニウムとチタンの合金の層と、窒化チタン又はチタン層と
を積層した積層とすることが好ましい。なお、透光性を有する導電膜を用いてゲート電極
層391を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物
などをその例に挙げることができる。
【0237】
次に、ゲート電極層391上にゲート絶縁層397を形成する。
【0238】
ここで、不純物を除去することによりI型化又は実質的にI型化された酸化物半導体(高
純度化された酸化物半導体)は界面準位、界面電荷に対して極めて敏感であるため、ゲー
ト絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート
絶縁層(GI)は、高品質化が要求される。
【0239】
例えば、μ波(2.45GHz)を用いた高密度プラズマCVDは、緻密で絶縁耐圧の高
い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲ
ート絶縁層とが密接することにより、界面準位を低減して界面特性を良好にすることがで
きるからである。ここで用いられる高密度プラズマ装置としては、1×1011/cm
以上のプラズマ密度を達成できる装置を用いることができる。
【0240】
例えば、3kW〜6kWのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成
膜を行う。チャンバーに材料ガスとしてモノシランガス(SiH)と亜酸化窒素(N
O)と希ガスを導入し、10Pa〜30Paの圧力下で高密度プラズマを発生させてガラ
スなどの絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を
停止し、大気に曝すことなく亜酸化窒素(NO)と希ガスとを導入して絶縁膜表面にプ
ラズマ処理を行ってもよい。少なくとも亜酸化窒素(NO)と希ガスとを導入して絶縁
膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモ
ノシランガス(SiH)と亜酸化窒素(NO)との流量比は、1:10から1:20
0の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、ク
リプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いるこ
とが好ましい。
【0241】
もちろん、ゲート絶縁層397として良質な絶縁膜を形成できるものであれば、スパッタ
リング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の
熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であ
ってもよい。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと
、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであればよい。
【0242】
例えば、85℃、2×10V/cm、12時間のゲートバイアス・熱ストレス試験(B
T試験)においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体
の主成分との結合手が、強電界(B:バイアス)と高温(T:温度)により切断され、生
成された未結合手がしきい値電圧(Vth)のドリフトを誘発する。これに対して、本発
明の一態様である直流変換回路に用いられるトランジスタは、酸化物半導体の不純物、特
に水素や水などを極力除去し、上記のようにゲート絶縁層との界面特性を良好にすること
により、BT試験に対しても安定なトランジスタを得ることを可能としている。
【0243】
また、ゲート絶縁層397としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコ
ン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成すること
ができる。
【0244】
また、ゲート絶縁層397としては、例えばHfOなどを用いることもできる。ゲート
絶縁層397としてHfOなどを用いることにより、酸化物半導体層側からゲート電極
に向かって流れるリーク電流を低減することができる。
【0245】
また、ゲート絶縁層397は、酸化シリコン層と窒化シリコン層を積層した構造とするこ
ともできる。本実施の形態では、一例として圧力30Pa、マイクロ波電力6kWで高密
度プラズマCVD法により膜厚100nmの酸化窒化シリコン層を形成する。このときチ
ャンバーに導入するモノシランガス(SiH)と亜酸化窒素(NO)との流量比は、
1:10から1:200の範囲とする。
【0246】
また、ゲート絶縁層397、酸化物半導体膜393に水素、水酸基及び水分がなるべく含
まれないようにするために、成膜の前処理として、ゲート電極層391が形成された基板
394、又はゲート絶縁層397までが形成された基板394をスパッタリング装置の予
備加熱室で予備加熱し、基板394に吸着した水素、水分などの不純物を脱離させ、排気
させることが好ましい。なお、予備加熱の温度は、100℃以上400℃以下好ましくは
150℃以上300℃以下である。なお、予備加熱室に設ける排気手段としては、例えば
クライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこ
の予備加熱は、酸化物絶縁層の成膜前に、ソース電極層及びドレイン電極層まで形成した
基板394にも同様に行ってもよい。
【0247】
次に、ゲート絶縁層397上に、膜厚2nm以上200nm以下の酸化物半導体膜393
を形成する(図11(A)参照)。
【0248】
なお、酸化物半導体膜393を成膜する前に、アルゴンガスを導入してプラズマを発生さ
せる逆スパッタリングを行い、ゲート絶縁層397の表面に付着しているパーティクルを
除去することが好ましい。
【0249】
酸化物半導体膜393は例えばスパッタリング法により成膜する。酸化物半導体膜393
としては、四元系金属酸化物であるIn−Sn−Ga−Zn−O膜や、三元系金属酸化物
であるIn−Ga−Zn−O膜、In−Sn−Zn−O膜、In−Al−Zn−O膜、S
n−Ga−Zn−O膜、Al−Ga−Zn−O膜、Sn−Al−Zn−O膜や、二元系金
属酸化物であるIn−Zn−O膜、Sn−Zn−O膜、Al−Zn−O膜、Zn−Mg−
O膜、Sn−Mg−O膜、In−Mg−O膜、In−Sn−O膜や、In−O膜、Sn−
O膜、Zn−O膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導体
膜にSiOが含まれていてもよい。
【0250】
また、酸化物半導体膜393としては、InMO(ZnO)(m>0)で表記される
膜を用いることができる。ここで、Mは、Ga、Al、Mn及びCoから選ばれた一つ又
は複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、又はG
a及びCoなどがある。
【0251】
本実施の形態では、一例として酸化物半導体膜393をIn−Ga−Zn−O系金属酸化
物ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜393は
、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的にはアル
ゴン)及び酸素雰囲気下においてスパッタリング法により形成することができる。また、
スパッタリング法を用いる場合、SiOを2重量%以上10重量%以下含むターゲット
を用いて成膜を行ってもよい。
【0252】
また、酸化物半導体膜393をスパッタリング法で作製するためのターゲットとして、酸
化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物
のターゲットの他の例としては、In、Ga、及びZnを含む金属酸化物ターゲット(組
成比として、In:Ga:ZnO=1:1:1[mol%]や、In:Ga
:Zn=1:1:0.5[atom%])を用いることができる。金属酸化物ターゲット
の充填率は90%以上、好ましくは95%以上である。充填率の高い金属酸化物ターゲッ
トを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【0253】
本実施の形態では、一例として、減圧状態に保持された処理室内に基板を保持し、基板を
室温又は400℃未満の温度に加熱する。そして、処理室内の残留水分を除去しつつ水素
及び水分が除去されたスパッタリングガスを導入し、金属酸化物をターゲットとして基板
394上に酸化物半導体膜393を成膜する。処理室内の残留水分を除去するためには、
吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、ク
ライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。
また、排気手段としては、例えばターボポンプにコールドトラップを備えたものを用いる
ことができる。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水(H
O)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も含む)などが排
気されるため、当該成膜室で成膜することにより、酸化物半導体膜に含まれる不純物の濃
度を低減できる。また、クライオポンプにより処理室内に残留する水分を除去しながらス
パッタリング成膜を行うことで、酸化物半導体膜393を成膜する際の基板温度は室温か
ら400℃未満とすることができる。
【0254】
成膜条件の一例としては、基板とターゲットの距離を60mm、圧力0.6Pa、直流(
DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適用される。な
お、パルス直流(DC)電源を用いると、パーティクルが軽減でき、膜厚分布も均一とな
るために好ましい。酸化物半導体膜の膜厚は、好ましくは5nm以上30nm以下とする
。なお、酸化物半導体膜の適切な厚さは、適用する酸化物半導体材料により異なるため、
材料に応じて適宜厚さを選択すればよい。
【0255】
次に、酸化物半導体膜を第2のフォトリソグラフィ工程により島状の酸化物半導体層39
9に加工する(図11(B)参照)。また、島状の酸化物半導体層399を形成するため
のレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェッ
ト法で形成すると製造コストを低減できる。
【0256】
また、ゲート絶縁層397にコンタクトホールを形成する場合、その工程は酸化物半導体
層399の形成時に行うことができる。
【0257】
なお、ここでの酸化物半導体膜393のエッチングとしては、ドライエッチング又はウェ
ットエッチングを用いることができる。また、酸化物半導体膜393のエッチングとして
は、ドライエッチング及びウェットエッチングの両方を用いてもよい。
【0258】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス(塩素系ガス、例え
ば塩素(Cl)、塩化硼素(BCl)、塩化珪素(SiCl)、四塩化炭素(CC
)など)が好ましい。
【0259】
また、ドライエッチングに用いるエッチングガスとしては、フッ素を含むガス(フッ素系
ガス、例えば四弗化炭素(CF)、六弗化硫黄(SF)、三弗化窒素(NF)、ト
リフルオロメタン(CHF)など)、臭化水素(HBr)、若しくは酸素(O)、又
はこれらのガスにヘリウム(He)やアルゴン(Ar)などの希ガスを添加したガスなど
を用いることができる。
【0260】
ドライエッチング法としては、平行平板型RIE(Reactive Ion Etch
ing)法や、ICP(Inductively Coupled Plasma:誘導
結合型プラズマ)エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度など)を適宜調節する。
【0261】
ウェットエッチングに用いるエッチング液としては、例えば燐酸と酢酸と硝酸を混ぜた溶
液などを用いることができる。また、ITO07N(関東化学社製)を用いてもよい。
【0262】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウムな
どの材料を回収して再利用することにより、資源を有効活用し低コスト化することができ
る。
【0263】
また、エッチングの際には、所望の加工形状にエッチングできるように、材料に合わせて
エッチング条件(エッチング液、エッチング時間、温度など)を適宜調節する。
【0264】
また、本実施の形態では、次工程の導電膜を形成する前に逆スパッタリングを行い、酸化
物半導体層399及びゲート絶縁層397の表面に付着しているレジスト残渣などを除去
することが好ましい。
【0265】
次に、ゲート絶縁層397、及び酸化物半導体層399上に、導電膜を形成する。導電膜
の形成は、スパッタリング法や真空蒸着法で行えばよい。導電膜の材料としては、アルミ
ニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、
又は上述した元素を成分とする合金、又は上述した元素を組み合わせた合金膜などを用い
ることができる。また、導電膜の材料としては、マンガン、マグネシウム、ジルコニウム
、ベリリウム、イットリウムのいずれか一又は複数から選択された材料を用いてもよい。
また、導電膜は、単層構造でも、2層以上の積層構造としてもよい。単層構造としては、
例えば、シリコンを含むアルミニウム膜の単層構造が挙げられる。また、積層構造として
は、アルミニウム膜上にチタン膜を積層する2層構造、又はTi膜と、そのTi膜上に重
ねてアルミニウム膜を積層し、さらにその上にTi膜を成膜する3層構造などが挙げられ
る。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネ
オジム、スカンジウムから選ばれた元素を単数、又は複数組み合わせた膜、該元素を単数
、又は複数組み合わせた合金膜、若しくは該元素を単数、又は複数組み合わせた窒化膜を
用いてもよい。
【0266】
次に、第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的
にエッチングを行ってソース電極層395a、ドレイン電極層395bを形成した後、レ
ジストマスクを除去する(図11(C)参照)。
【0267】
第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレ
ーザ光やArFレーザ光を用いる。酸化物半導体層399上で隣り合うソース電極層の下
端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネ
ル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、数nm
〜数10nmと極めて波長が短い超紫外線(Extreme Ultraviolet)
を用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外
線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタ
のチャネル長Lを10nm以上1000nm以下とすることも可能であり、回路の動作速
度を高速化でき、さらにオフ電流値を極めて小さくできるため、低消費電力化も図ること
ができる。
【0268】
なお、導電膜のエッチングの際に、酸化物半導体層399が除去されないように、導電膜
及び酸化物半導体膜のそれぞれの材料及びエッチング条件を適宜調節する。
【0269】
本実施の形態では、一例として、導電膜としてチタン膜を用い、酸化物半導体層399と
してIn−Ga−Zn−O系酸化物半導体層を用い、エッチャントとして過水アンモニア
水(アンモニア、水、過酸化水素水の混合液)を用いる。
【0270】
なお、第3のフォトリソグラフィ工程では、酸化物半導体層399の一部がエッチングさ
れ、溝部(凹部)を有する酸化物半導体層399となることもある。また、ソース電極層
395a、ドレイン電極層395bを形成するためのレジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成すると製造コストを低減で
きる。
【0271】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【0272】
O、N、又はArなどのガスを用いたプラズマ処理によって露出している酸化物半
導体層の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴンの混合ガス
を用いてプラズマ処理を行ってもよい。
【0273】
プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護
絶縁層となる酸化物絶縁層として酸化物絶縁層396を形成する(図11(D)参照)。
本実施の形態では、酸化物半導体層399がソース電極層395a、ドレイン電極層39
5bと重ならない領域において、酸化物半導体層399と酸化物絶縁層396とが接する
ように形成する。
【0274】
本実施の形態では、酸化物絶縁層396として、島状の酸化物半導体層399、ソース電
極層395a、ドレイン電極層395bまで形成された基板394を室温又は100℃未
満の温度に加熱し、水素及び水分が除去され、酸素を含む高純度スパッタリングガスを導
入しシリコン半導体のターゲットを用いて、欠陥を含む酸化シリコン層を成膜する。
【0275】
本実施の形態では、例えば、純度が6Nであり、ボロンがドープされたシリコンターゲッ
ト(抵抗率0.01Ωcm)を用い、基板とターゲットの距離(T−S間距離)を89m
m、圧力0.4Pa、直流(DC)電源6kW、酸素(酸素流量比率100%)雰囲気下
でパルスDCスパッタリング法により酸化シリコン膜を成膜する。酸化シリコン膜の膜厚
は300nmとする。また、シリコンターゲットの代わりに酸化シリコン膜を成膜するた
めのターゲットとして石英(好ましくは合成石英)を用いることができる。なお、スパッ
タリングガスとしては、例えば酸素又は、酸素及びアルゴンの混合ガスを用いる。
【0276】
上記材料及び方法のいずれかを用いて酸化物絶縁層396を形成する場合において、処理
室内の残留水分を除去しつつ酸化物絶縁層396を成膜することが好ましい。酸化物半導
体層399及び酸化物絶縁層396に水素、水酸基又は水分が含まれないようにするため
である。
【0277】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメ
ーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコー
ルドトラップを備えたものを用いることができる。クライオポンプを用いて排気した成膜
室は、例えば、水素原子や、水素原子を有する化合物(水など)などが排気されるため、
当該成膜室で成膜することにより酸化物絶縁層396に含まれる不純物の濃度を低減でき
る。
【0278】
なお、酸化物絶縁層396として、酸化シリコン層に代えて、酸化窒化シリコン層、酸化
アルミニウム層、又は酸化窒化アルミニウム層などを用いることもできる。
【0279】
さらに、酸化物絶縁層396と酸化物半導体層399とを接した状態で100℃乃至40
0℃で加熱処理を行ってもよい。本実施の形態における酸化物絶縁層396は欠陥を多く
含むため、この加熱処理によって酸化物半導体層399中に含まれる水素、水分、水酸基
又は水素化物などの不純物を酸化物絶縁層396に拡散させ、酸化物半導体層399中に
含まれる該不純物をより低減させることができる。
【0280】
以上の工程で、水素、水分、水酸基又は水素化物の濃度が低減された酸化物半導体層39
2を有するトランジスタ390を形成することができる(図11(E)参照)。
【0281】
上記のように酸化物半導体膜を成膜するに際し、成膜時の雰囲気中の残留水分を除去する
ことで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それに
より酸化物半導体膜の安定化を図ることができる。
【0282】
なお、酸化物絶縁層上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層39
8を酸化物絶縁層396上に形成する。保護絶縁層398としては、窒化シリコン膜、窒
化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いる。
【0283】
本実施の形態では、一例として、酸化物絶縁層396まで形成された基板394を100
℃〜400℃の温度に加熱し、水素及び水分が除去された窒素を含む高純度のスパッタリ
ングガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜することに
より保護絶縁層398を形成する。この場合においても、酸化物絶縁層396と同様に、
処理室内の残留水分を除去しつつ保護絶縁層398を成膜することが好ましい。
【0284】
保護絶縁層398を形成する場合、保護絶縁層398の成膜時に100℃〜400℃に基
板394を加熱することで、酸化物半導体層399中に含まれる水素若しくは水分を酸化
物絶縁層396に拡散させることができる。この場合、上記酸化物絶縁層396の形成後
に加熱処理を行わなくてもよい。
【0285】
また、酸化物絶縁層396として酸化シリコン層を形成し、保護絶縁層398として窒化
シリコン層を積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共
通のシリコンターゲットを用いて形成することができる。先に酸素を含むスパッタリング
ガスを導入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形
成し、次にスパッタリングガスを窒素を含むスパッタリングガスに切り替えて同じシリコ
ンターゲットを用いて窒化シリコン層を形成する。酸化シリコン層と窒化シリコン層とを
大気に曝露せずに連続して形成することができるため、酸化シリコン層表面に水素や水分
などの不純物の吸着を防止することができる。この場合、酸化物絶縁層396として酸化
シリコン層を形成し、保護絶縁層398として窒化シリコン層を積層した後、酸化物半導
体層中に含まれる水素若しくは水分を酸化物絶縁層396に拡散させるための加熱処理(
温度100℃乃至400℃)を行うとよい。
【0286】
また、ゲート絶縁層上にチャネル形成領域を有する酸化物半導体層を形成する際に、雰囲
気中の残留水分を除去することで、該酸化物半導体層中の水素及び水素化物の濃度を低減
することができる。
【0287】
上記の工程は、400℃以下の温度で行われるため、厚さが1mm以下で、一辺が1mを
超えるガラス基板を用いる製造工程にも適用することができる。また、400℃以下の処
理温度で全ての工程を行うことができる。
【0288】
さらに、酸化物半導体を用いたトランジスタの電導機構について、図12乃至図15を用
いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、
そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一
考察に過ぎないことを付記する。
【0289】
図12に酸化物半導体を用いた逆スタガ型のトランジスタの縦断面図を示す。ゲート電極
1001上にゲート絶縁膜1002を介して酸化物半導体層1003が設けられ、その上
にソース電極1004a及びドレイン電極1004bが設けられ、ソース電極1004a
及びドレイン電極1004bの上に酸化物絶縁層1005が設けられ、酸化物絶縁層10
05を挟んで酸化物半導体層1003の上に導電層1006が設けられる。
【0290】
図13は、図12に示すA−A’断面におけるエネルギーバンド図(模式図)を示す。図
13(A)はソースとドレインの間の電圧を等電位(Vd=0V)とした場合を示し、図
13(B)は、ソースに対しドレインに正の電位(Vd>0)を加え、ゲートに正の電位
(Vg>0)を加えた場合を示す。
【0291】
図14は、図12におけるB−B’の断面におけるエネルギーバンド図(模式図)である
図14(A)はゲート(G1)に正の電位(+Vg)が印加された状態であり、ソース
とドレインの間にキャリア(電子)が流れるオン状態を示している。また、図14(B)
は、ゲート(G1)に負の電位(−Vg)が印加された状態であり、オフ状態(少数キャ
リアは流れない)である場合を示す。
【0292】
図15は、真空準位と金属の仕事関数(φM)、酸化物半導体の電子親和力(χ)の関係
を示す。
【0293】
金属は縮退しているため、伝導帯中にフェルミ準位が位置する。一方、従来の酸化物半導
体は一般にN型であり、その場合のフェルミ準位(Ef)は、バンドギャップ中央に位置
する真性フェルミ準位(Ei)から離れて、伝導帯寄りに位置している。なお、酸化物半
導体において、成膜方法にも依存するが、酸化物半導体層には多少の水素若しくは水が含
有され、その一部が電子を供給するドナーとなり、N型化する一つの要因であることが知
られている。
【0294】
これに対して、本発明の一態様の直流変換回路のトランジスタに適用する酸化物半導体は
、N型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物
が極力含まれないように高純度化することにより真性(I型)、又は実質的に真性な半導
体としたものである。すなわち、不純物を添加してI型化するのでなく、水素や水などの
不純物を極力除去したことにより、高純度化されたI型(真性半導体)又はそれに近づけ
ることを特徴としている。これにより、フェルミ準位は、真性フェルミ準位と同じレベル
にまですることができる。
【0295】
酸化物半導体のバンドギャップ(Eg)が3.15eVである場合、電子親和力(χ)は
4.3eVと言われている。ソース電極及びドレイン電極を構成するチタン(Ti)の仕
事関数は、酸化物半導体の電子親和力とほぼ等しい。この場合、金属−酸化物半導体界面
において、電子に対してショットキー型の障壁は形成されない。
【0296】
すなわち、金属の仕事関数と酸化物半導体の電子親和力が等しい場合、両者が接触すると
図13(A)で示すようなエネルギーバンド図(模式図)が示される。
【0297】
図13(B)において、黒丸(●)は電子を示し、ドレインに正の電位が印加されると、
電子はバリア(h)を超えて酸化物半導体に注入され、ドレインに向かって流れる。この
場合、バリア(h)の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のド
レイン電圧が印加された場合には、電圧印加のない図13(A)のバリアの高さ、すなわ
ちバンドギャップ(Eg)の1/2よりもバリアの高さ(h)は小さい値となる。
【0298】
このとき、電子は、図14(A)で示すようにゲート絶縁膜と高純度化された酸化物半導
体との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。
【0299】
また、図14(B)において、ゲート電極1001に負の電位(逆バイアス)が印加され
ると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い
値となる。
【0300】
例えば、トランジスタのチャネル幅Wが1×10μmでチャネル長が3μmの素子であ
っても、オフ電流が10−13A以下であり、サブスレッショルドスイング値(S値)が
0.1V/dec.(ゲート絶縁膜厚100nm)である。
【0301】
このように、単に、バンドギャップの広い酸化物半導体をトランジスタに適用するのでは
なく、ドナーを形成する水素などの不純物を極力低減し、キャリア密度を好ましくは、1
×1012/cm未満、より好ましくは、1.45×1010/cm未満となるよう
にすることで、実用的な動作温度で熱的に励起されるキャリアを排除して、ソース側から
注入されるキャリアのみによってトランジスタを動作させることができる。それにより、
オフ電流を1×10−13A以下にまで下げると共に、温度変化によってオフ電流がほと
んど変化しない極めて安定に動作するトランジスタを得ることができる。
【0302】
以上のように、酸化物半導体層を用いるトランジスタにおいて、安定な電気特性を有し、
信頼性の高いトランジスタを提供することができる。
【0303】
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができ
る。
【0304】
(実施の形態7)
本実施の形態は、本発明の一態様である直流変換回路を構成するトランジスタに適用可能
なトランジスタの一例について説明する。
【0305】
本実施の形態のトランジスタ及びトランジスタの作製方法の一例について図16を用いて
説明する。
【0306】
図16(A)乃至(E)にトランジスタの作製方法の一例を示す。図16(A)乃至(E
)に示すトランジスタは、ボトムゲート構造の一つであり逆スタガ型トランジスタともい
う。
【0307】
また、トランジスタ310をシングルゲート構造のトランジスタとするが、本実施の形態
のトランジスタを、チャネル形成領域を複数有するマルチゲート構造のトランジスタとし
てもよい。
【0308】
以下、図16(A)乃至(E)を用い、基板300上にトランジスタ310を作製する工
程を説明する。
【0309】
まず、絶縁表面を有する基板300上に導電膜を形成した後、第1のフォトリソグラフィ
工程によりゲート電極層311を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成すると製造コストを低減でき
る。
【0310】
絶縁表面を有する基板300に使用することができる基板に大きな制限はないが、少なく
とも、加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板3
00としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板
を用いることができる。
【0311】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。また
基板としてシリコンなどの半導体基板を用いることもできる。
【0312】
下地膜となる絶縁膜を基板300とゲート電極層311との間に設けてもよい。下地膜は
、基板300からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、
窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により
形成することができる。
【0313】
また、ゲート電極層311は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウムなどの金属材料又はこれらを主成分とする合
金材料を用いて、単層で又は積層して形成することができる。
【0314】
例えば、ゲート電極層311の2層の積層構造としては、アルミニウム層上にモリブデン
層が積層された2層の積層構造、銅層上にモリブデン層を積層した2層の積層構造、銅層
上に窒化チタン層若しくは窒化タンタル層を積層した2層の積層構造、窒化チタン層とモ
リブデン層とを積層した2層の積層構造、又は窒化タングステン層とタングステン層との
2層の積層構造とすることが好ましい。3層の積層構造としては、タングステン層又は窒
化タングステン層と、アルミニウムと珪素の合金又はアルミニウムとチタンの合金の層と
、窒化チタン層又はチタン層とを積層した積層とすることが好ましい。
【0315】
次に、ゲート電極層311上にゲート絶縁層302を形成する。
【0316】
ここで、不純物を除去することによりI型化又は実質的にI型化された酸化物半導体(高
純度化された酸化物半導体)は界面準位、界面電荷に対して極めて敏感であるため、ゲー
ト絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート
絶縁層(GI)は、高品質化が要求される。
【0317】
例えば、μ波(2.45GHz)を用いた高密度プラズマCVDは、緻密で絶縁耐圧の高
い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲ
ート絶縁層とが密接することにより、界面準位を低減して界面特性を良好にすることがで
きるからである。ここで用いられる高密度プラズマ装置としては、1×1011/cm
以上のプラズマ密度を達成できる装置を用いることができる。
【0318】
例えば、3kW〜6kWのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成
膜を行う。チャンバーに材料ガスとしてモノシランガス(SiH)と亜酸化窒素(N
O)と希ガスを導入し、10Pa〜30Paの圧力下で高密度プラズマを発生させてガラ
スなどの絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を
停止し、大気に曝すことなく亜酸化窒素(NO)と希ガスとを導入して絶縁膜表面にプ
ラズマ処理を行ってもよい。少なくとも亜酸化窒素(NO)と希ガスとを導入して絶縁
膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモ
ノシランガス(SiH)と亜酸化窒素(NO)との流量比は、1:10から1:20
0の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、ク
リプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いるこ
とが好ましい。
【0319】
もちろん、ゲート絶縁層302として良質な絶縁膜を形成できるものであれば、スパッタ
リング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の
熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であ
ってもよい。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと
、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであればよい。
【0320】
さらに、85℃、2×10V/cm、12時間のゲートバイアス・熱ストレス試験(B
T試験)においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体
の主成分との結合手が、強電界(B:バイアス)と高温(T:温度)により切断され、生
成された未結合手がしきい値電圧(Vth)のドリフトを誘発することとなる。これに対
して、本発明の一態様である直流変換回路に用いられるトランジスタは、酸化物半導体の
不純物、特に水素や水などを極力除去し、上記のようにゲート絶縁層との界面特性を良好
にすることにより、BT試験に対しても安定なトランジスタを得ることを可能としている
【0321】
また、ゲート絶縁層302としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコ
ン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成すること
ができる。
【0322】
また、ゲート絶縁層302としては、例えばHfOなどを用いることもできる。ゲート
絶縁層302としてHfOなどを用いることにより、酸化物半導体層側からゲート電極
に向かって流れるリーク電流を低減することができる。
【0323】
また、ゲート絶縁層302は、酸化シリコン層と窒化シリコン層を積層した構造とするこ
ともできる。本実施の形態では、一例として圧力30Pa、マイクロ波電力6kWで高密
度プラズマCVD法により膜厚100nmの酸化窒化シリコン層を形成する。このときチ
ャンバーに導入するモノシランガス(SiH)と亜酸化窒素(NO)との流量比は、
1:10から1:200の範囲とする。
【0324】
次に、ゲート絶縁層302上に、膜厚2nm以上200nm以下の酸化物半導体膜330
を形成する。
【0325】
なお、酸化物半導体膜330をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層302の表面に付着してい
るパーティクルを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウ
ム、酸素などを用いてもよい。
【0326】
酸化物半導体膜330としては、四元系金属酸化物であるIn−Sn−Ga−Zn−O膜
や、三元系金属酸化物であるIn−Ga−Zn−O膜、In−Sn−Zn−O膜、In−
Al−Zn−O膜、Sn−Ga−Zn−O膜、Al−Ga−Zn−O膜、Sn−Al−Z
n−O膜や、二元系金属酸化物であるIn−Zn−O膜、Sn−Zn−O膜、Al−Zn
−O膜、Zn−Mg−O膜、Sn−Mg−O膜、In−Mg−O膜、In−Sn−O膜や
、In−O膜、Sn−O膜、Zn−O膜などの酸化物半導体膜を用いることができる。ま
た、上記酸化物半導体膜にSiOが含まれていてもよい。
【0327】
また、酸化物半導体膜330としては、InMO(ZnO)(m>0)で表記される
膜を用いることができる。ここで、Mは、Ga、Al、Mn及びCoから選ばれた一つ又
は複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、又はG
a及びCoなどがある。
【0328】
また、酸化物半導体膜330をスパッタリング法で作製するためのターゲットとして、酸
化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物
のターゲットの他の例としては、In、Ga、及びZnを含む金属酸化物ターゲット(組
成比として、In:Ga:ZnO=1:1:1[mol%]や、In:Ga
:Zn=1:1:0.5[atom%])を用いることができる。また、In、Ga、及
びZnを含む金属酸化物ターゲットとして、In:Ga:Zn=1:1:1[atom%
]、又はIn:Ga:Zn=1:1:2[atom%]の組成比を有するターゲットを用
いることもできる。金属酸化物ターゲットの充填率は90%以上、好ましくは95%以上
である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体
膜は緻密な膜となる。
【0329】
酸化物半導体膜330を成膜する際に用いるスパッタリングガスとしては、水素、水、水
酸基又は水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純
度ガスを用いることが好ましい。
【0330】
減圧状態に保持された処理室内に基板を保持し、基板温度を100℃以上600℃以下好
ましくは200℃以上400℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、処理室内の残留水分を除去しつつ水素及び水分が
除去されたスパッタリングガスを導入し、金属酸化物をターゲットとして基板300上に
酸化物半導体膜330を成膜する。処理室内の残留水分を除去するためには、吸着型の真
空ポンプを用いることが好ましい。吸着型真空ポンプとしては、例えば、クライオポンプ
、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手
段としては、例えばターボポンプにコールドトラップを備えたものを用いることができる
。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水(HO)など水素
原子を含む化合物(より好ましくは炭素原子を含む化合物も含む)などが排気されるため
、当該成膜室で成膜することにより酸化物半導体膜に含まれる不純物の濃度を低減できる
【0331】
成膜条件の一例としては、基板とターゲットの距離を100mm、圧力0.6Pa、直流
(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適用される。
なお、パルス直流(DC)電源を用いると、パーティクルが軽減でき、膜厚分布も均一と
なるために好ましい。酸化物半導体膜の膜厚は、好ましくは5nm以上30nm以下とす
る。なお、酸化物半導体膜の適切な厚さは、適用する酸化物半導体材料により異なるため
、材料に応じて適宜厚さを選択すればよい。
【0332】
次に、酸化物半導体膜330を第2のフォトリソグラフィ工程により島状の酸化物半導体
層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジ
ェット法で形成してもよい。レジストマスクをインクジェット法で形成すると製造コスト
を低減できる。
【0333】
次に、酸化物半導体層に第1の加熱処理を行う。この第1の加熱処理によって酸化物半導
体層の脱水化又は脱水素化を行うことができる。第1の加熱処理の温度は、400℃以上
750℃以下、好ましくは400℃以上基板の歪み点未満とする。ここでは、一例として
加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下
450℃において1時間の加熱処理を行った後、大気に接触させることなく、酸化物半導
体層への水や水素の混入を防ぎ、酸化物半導体層331を得る(図16(B)参照)。
【0334】
なお、加熱処理装置を加熱処理温度から降温させる際に、雰囲気を酸素に切り替えてもよ
い。降温時に、酸素雰囲気に切り替えると、酸化物半導体層中の酸素欠損部に酸素が補充
される。酸素欠損はキャリアを生成するのであるが、それが消滅することでキャリアが著
しく減少し、極めてキャリア濃度の低い酸化物半導体層を得ることができる。
【0335】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻
射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA装置、LR
TA装置などのRTA装置を用いることができる。LRTA装置は、ハロゲンランプ、メ
タルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムラ
ンプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加
熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気
体には、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応し
ない不活性気体が用いられる。
【0336】
例えば、第1の加熱処理として、650℃〜700℃の高温に加熱した不活性ガス中に基
板を移動させ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出
すGRTAを行ってもよい。GRTAを用いると短時間での高温加熱処理が可能となる。
【0337】
なお、第1の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴンなどの希ガス
に、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又
はヘリウム、ネオン、アルゴンなどの希ガスの純度を、6N(99.9999%)以上、
好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好まし
くは0.1ppm以下)とすることが好ましい。
【0338】
また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜330に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
【0339】
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層形
成後、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電極
層及びドレイン電極層上に保護絶縁層を形成した後、のいずれで行ってもよい。
【0340】
また、ゲート絶縁層302にコンタクトホールを形成する場合、その工程は酸化物半導体
膜330に脱水化又は脱水素化処理を行う前でも行った後に行ってもよい。
【0341】
なお、ここでの酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライ
エッチングを用いてもよい。
【0342】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件(エッチング
液、エッチング時間、温度など)を適宜調節する。
【0343】
次に、ゲート絶縁層302、及び酸化物半導体層331上に、導電膜を形成する。例えば
スパッタリング法や真空蒸着法で導電膜を形成すればよい。導電膜の材料としては、アル
ミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素
、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜などが挙げ
られる。また、導電膜の材料としては、マンガン、マグネシウム、ジルコニウム、ベリリ
ウム、イットリウムのいずれか一又は複数から選択された材料を用いてもよい。また、導
電膜は、単層構造でも、2層以上の積層構造としてもよい。単層構造としては、例えば、
シリコンを含むアルミニウム膜の単層構造が挙げられる。また積層構造としては、アルミ
ニウム膜上にチタン膜を積層する2層構造、Ti膜と、そのTi膜上に重ねてアルミニウ
ム膜を積層し、さらにその上にTi膜を成膜する3層構造などが挙げられる。また、アル
ミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカン
ジウムから選ばれた元素を単数、又は複数組み合わせた膜、合金膜、若しくは窒化膜を用
いてもよい。
【0344】
導電膜成膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせ
ることが好ましい。
【0345】
第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層315a、ドレイン電極層315bを形成した後、レジスト
マスクを除去する(図16(C)参照)。
【0346】
第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレ
ーザ光やArFレーザ光を用いる。酸化物半導体層331上で隣り合うソース電極層の下
端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネ
ル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、数nm
〜数10nmと極めて波長が短い超紫外線(Extreme Ultraviolet)
を用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外
線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタ
のチャネル長Lを10nm以上1000nm以下とすることも可能であり、回路の動作速
度を高速化でき、さらにオフ電流値を極めて小さくできるため、低消費電力化も図ること
ができる。
【0347】
なお、導電膜のエッチングの際に、酸化物半導体層331が除去されないように、導電膜
及び酸化物半導体膜のそれぞれの材料及びエッチング条件を適宜調節する。
【0348】
本実施の形態では、一例として、導電膜としてチタン膜を用い、酸化物半導体層331と
してIn−Ga−Zn−O系酸化物半導体層を用い、エッチャントとして過水アンモニア
水(アンモニア、水、過酸化水素水の混合液)を用いる。
【0349】
なお、第3のフォトリソグラフィ工程では、酸化物半導体層331の一部がエッチングさ
れ、溝部(凹部)を有する酸化物半導体層となることもある。また、ソース電極層315
a、ドレイン電極層315bを形成するためのレジストマスクをインクジェット法で形成
してもよい。レジストマスクをインクジェット法で形成すると製造コストを低減できる。
【0350】
また、酸化物半導体層とソース電極層及びドレイン電極層の間に、酸化物導電層を形成し
てもよい。酸化物導電層とソース電極層及びドレイン電極層を形成するための金属層は、
連続成膜が可能である。酸化物導電層はソース領域及びドレイン領域として機能しうる。
【0351】
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及び
ドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図るこ
とができ、トランジスタの高速動作を達成することができる。
【0352】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【0353】
次に、NO、N、又はArなどのガスを用いたプラズマ処理を行う。このプラズマ処
理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、
酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【0354】
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護絶
縁膜となる酸化物絶縁層316を形成する。
【0355】
酸化物絶縁層316は、少なくとも1nm以上の膜厚とし、スパッタリング法など、酸化
物絶縁層316に水、水素などの不純物を混入させない方法を適宜用いて形成することが
できる。酸化物絶縁層316に水素が含まれると、その水素の酸化物半導体層への侵入、
又は水素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャ
ネルが低抵抗化(N型化)してしまい、寄生チャネルが形成されるおそれがある。よって
、酸化物絶縁層316はできるだけ水素を含まない膜になるように、成膜方法に水素を用
いないことが重要である。
【0356】
本実施の形態では、一例として、酸化物絶縁層316として膜厚200nmの酸化珪素膜
をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とす
ればよく、本実施の形態では100℃とする。酸化珪素膜のスパッタリング法による成膜
は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的にはア
ルゴン)及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素
ターゲット又は珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて
、酸素、及び窒素雰囲気下でスパッタリング法により酸化珪素膜を形成することができる
。酸素欠乏状態となり低抵抗化、即ちN型化した酸化物半導体層に接して形成する酸化物
絶縁層316は、水分、水素イオン、OHなどの不純物を含まず、これらが外部から侵
入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリ
コン膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜などを用いる。
【0357】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層316を成膜すること
が好ましい。酸化物半導体層331及び酸化物絶縁層316に水素、水酸基又は水分が含
まれないようにするためである。
【0358】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメ
ーションポンプを用いることが好ましい。また、排気手段としては、例えばターボポンプ
にコールドトラップを備えたものであってもよい。クライオポンプを用いて排気した成膜
室は、例えば、水素原子や、水素原子を有する化合物(水など)などが排気されるため、
当該成膜室で成膜することにより酸化物絶縁層316に含まれる不純物の濃度を低減でき
る。
【0359】
酸化物絶縁層316を成膜する際に用いるスパッタリングガスとしては、水素、水、水酸
基又は水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度
ガスを用いることが好ましい。
【0360】
次に、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第2の加熱処理(好ましくは200
℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲気下
で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層
が酸化物絶縁層316と接した状態で加熱される。
【0361】
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化又は脱水素化の
ための加熱処理を行って低抵抗化した後、酸化物半導体膜の一部を選択的に酸素過剰な状
態とする。その結果、ゲート電極層311と重なるチャネル形成領域313はI型となり
、ソース電極層315aに重なる低抵抗ソース領域314aと、ドレイン電極層315b
に重なる低抵抗ドレイン領域314bとが自己整合的に形成される。以上の工程でトラン
ジスタ310が形成される(図16(D)参照)。
【0362】
なお、ドレイン電極層315b(及びソース電極層315a)と重畳した酸化物半導体層
において低抵抗ドレイン領域314b(又は低抵抗ソース領域314a)を形成すること
により、トランジスタの信頼性の向上を図ることができる。具体的には、低抵抗ドレイン
領域314bを形成することで、ドレイン電極層315bから低抵抗ドレイン領域314
b、チャネル形成領域313にかけて、導電性を段階的に変化させうるような構造とする
ことができる。そのため、ドレイン電極層315bに高電源電位VDDを供給する配線に
接続して動作させる場合、ゲート電極層311とドレイン電極層315bとの間に高電界
が印加されても低抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トラ
ンジスタの絶縁耐圧を向上させた構成とすることができる。
【0363】
酸化物絶縁層316上にさらに保護絶縁層を形成してもよい。例えば、保護絶縁層として
RFスパッタリング法を用いて窒化珪素膜を形成する。RFスパッタリング法は、量産性
がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオン
、OHなどの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁
膜を用い、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミ
ニウム膜などを用いる。本実施の形態では、保護絶縁層として保護絶縁層303を、窒化
シリコン膜を用いて形成する(図16(E)参照)。
【0364】
本実施の形態では、酸化物絶縁層316まで形成された基板300を100℃〜400℃
の温度に加熱し、水素及び水分が除去され、窒素を含む高純度スパッタリングガスを導入
しシリコン半導体のターゲットを用いて、保護絶縁層303として、窒化シリコン膜を成
膜する。この場合においても、酸化物絶縁層316と同様に、処理室内の残留水分を除去
しつつ保護絶縁層303を成膜することが好ましい。
【0365】
また、保護絶縁層303上に平坦化のための平坦化絶縁層を設けてもよい。
【0366】
また、保護絶縁層303の上(平坦化絶縁層を設ける場合には平坦化絶縁層の上)に酸化
物半導体層と重なる導電層を設けてもよい。導電層は、電位がトランジスタ310のゲー
ト電極層311と同じでもよいし、異なっていても良く、第2のゲート電極層として機能
させることもできる。また、導電層の電位がGND、0Vという固定電位であってもよい
【0367】
導電層によって、トランジスタ310の電気特性を制御することができる。
【0368】
以上のように、酸化物半導体層を用いるトランジスタにおいて、安定な電気特性を有し、
信頼性の高いトランジスタを提供することができる。
【0369】
本実施の形態は、他の実施の形態と適宜組み合わせ、又は置き換えを行うことができる。
【0370】
(実施の形態8)
本実施の形態は、本発明の一態様である直流変換回路を構成するトランジスタに適用可能
なトランジスタの一例について説明する。
【0371】
本実施の形態のトランジスタ及びトランジスタの作製方法の一例について図17を用いて
説明する。
【0372】
図17(A)乃至(D)にトランジスタの作製方法の一例を示す。図17(A)乃至(D
)に示すトランジスタは、チャネル保護型(チャネルストップ型ともいう)と呼ばれるボ
トムゲート構造の一つであり逆スタガ型トランジスタともいう。
【0373】
また、トランジスタ360をシングルゲート構造のトランジスタとするが、本実施の形態
のトランジスタを、チャネル形成領域を複数有するマルチゲート構造のトランジスタとし
てもよい。
【0374】
以下、図17(A)乃至(D)を用い、基板320上にトランジスタ360を作製する工
程を説明する。
【0375】
まず、絶縁表面を有する基板320上に導電膜を形成した後、第1のフォトリソグラフィ
工程によりゲート電極層361を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
【0376】
また、ゲート電極層361は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウムなどの金属材料又はこれらを主成分とする合
金材料を用いて、単層で又は積層して形成することができる。
【0377】
次に、ゲート電極層361上にゲート絶縁層322を形成する。
【0378】
ここで、不純物を除去することによりI型化又は実質的にI型化された酸化物半導体(高
純度化された酸化物半導体)は界面準位、界面電荷に対して極めて敏感であるため、ゲー
ト絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート
絶縁層(GI)は、高品質化が要求される。
【0379】
例えば、μ波(2.45GHz)を用いた高密度プラズマCVDは、緻密で絶縁耐圧の高
い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲ
ート絶縁層とが密接することにより、界面準位を低減して界面特性を良好にすることがで
きるからである。ここで用いられる高密度プラズマ装置としては、1×1011/cm
以上のプラズマ密度を達成できる装置を用いることができる。
【0380】
例えば、3kW〜6kWのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成
膜を行う。チャンバーに材料ガスとしてモノシランガス(SiH)と亜酸化窒素(N
O)と希ガスを導入し、10Pa〜30Paの圧力下で高密度プラズマを発生させてガラ
スなどの絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を
停止し、大気に曝すことなく亜酸化窒素(NO)と希ガスとを導入して絶縁膜表面にプ
ラズマ処理を行ってもよい。少なくとも亜酸化窒素(NO)と希ガスとを導入して絶縁
膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモ
ノシランガス(SiH)と亜酸化窒素(NO)との流量比は、1:10から1:20
0の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、ク
リプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いるこ
とが好ましい。
【0381】
もちろん、ゲート絶縁層322として良質な絶縁膜を形成できるものであれば、スパッタ
リング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の
熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であ
ってもよい。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと
、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであればよい。
【0382】
さらに、85℃、2×10V/cm、12時間のゲートバイアス・熱ストレス試験(B
T試験)においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体
の主成分との結合手が、強電界(B:バイアス)と高温(T:温度)により切断され、生
成された未結合手がしきい値電圧(Vth)のドリフトを誘発することとなる。これに対
して、本発明の一態様である直流変換回路に用いられるトランジスタは、酸化物半導体の
不純物、特に水素や水などを極力除去し、上記のようにゲート絶縁層との界面特性を良好
にすることにより、BT試験に対しても安定なトランジスタを得ることを可能としている
【0383】
また、ゲート絶縁層322としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコ
ン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成すること
ができる。
【0384】
また、ゲート絶縁層322としては、例えばHfOなどを用いることもできる。ゲート
絶縁層322としてHfOなどを用いることにより、酸化物半導体層側からゲート電極
に向かって流れるリーク電流を低減することができる。
【0385】
また、ゲート絶縁層322は、酸化シリコン層と窒化シリコン層を積層した構造とするこ
ともできる。本実施の形態では、一例として圧力30Pa、マイクロ波電力6kWで高密
度プラズマCVD法により膜厚100nmの酸化窒化シリコン層を形成する。このときチ
ャンバーに導入するモノシランガス(SiH)と亜酸化窒素(NO)との流量比は、
1:10から1:200の範囲とする。
【0386】
次に、ゲート絶縁層322上に、膜厚2nm以上200nm以下の酸化物半導体膜を形成
し、第2のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の形
態では、一例としてIn−Ga−Zn−O系金属酸化物ターゲットを用いてスパッタリン
グ法により酸化物半導体膜を成膜する。
【0387】
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好
ましい。酸化物半導体膜に水素、水酸基又は水分が含まれないようにするためである。
【0388】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
吸着型真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメー
ションポンプを用いることが好ましい。また、排気手段としては、例えばターボポンプに
コールドトラップを備えたものであってもよい。クライオポンプを用いて排気した成膜室
は、例えば、水素原子や、水素原子を有する化合物(水など)などが排気されるため、当
該成膜室で成膜することにより酸化物半導体膜に含まれる不純物の濃度を低減できる。
【0389】
酸化物半導体膜を成膜する際に用いるスパッタリングガスとしては、水素、水、水酸基又
は水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガス
を用いることが好ましい。
【0390】
次に、酸化物半導体層に第1の加熱処理を行う。第1の加熱処理の温度は、400℃以上
750℃以下、好ましくは400℃以上基板の歪み点未満とする。ここでは、加熱処理装
置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450℃に
おいて1時間の加熱処理を行った後、大気に接触させることなく、酸化物半導体層への水
や水素の混入を防ぎ、酸化物半導体層332を得る(図17(A)参照)。
【0391】
次に、NO、N、又はArなどのガスを用いたプラズマ処理を行う。このプラズマ処
理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、
酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【0392】
次に、ゲート絶縁層322、及び酸化物半導体層332上に、酸化物絶縁層を形成した後
、第3のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを
行って酸化物絶縁層366を形成した後、レジストマスクを除去する。
【0393】
本実施の形態では、酸化物絶縁層366の一例として膜厚200nmの酸化珪素膜をスパ
ッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよ
く、本実施の形態では100℃とする。酸化珪素膜のスパッタリング法による成膜は、希
ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的にはアルゴン
)及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲ
ット又は珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素
、及び窒素雰囲気下でスパッタリング法により酸化珪素膜を形成することができる。また
、低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層366は、水分、水素イオ
ン、OHなどの不純物を含まず、これらが外部から侵入することをブロックする無機絶
縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又
は酸化窒化アルミニウム膜などを用いる。
【0394】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層366を成膜すること
が好ましい。酸化物半導体層332及び酸化物絶縁層366に水素、水酸基又は水分が含
まれないようにするためである。
【0395】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメ
ーションポンプを用いることが好ましい。また、排気手段としては、例えばターボポンプ
にコールドトラップを備えたものであってもよい。クライオポンプを用いて排気した成膜
室は、例えば、水素原子や、水素原子を有する化合物(水など)などが排気されるため、
当該成膜室で成膜することにより酸化物絶縁層366に含まれる不純物の濃度を低減でき
る。
【0396】
酸化物絶縁層366を成膜する際に用いるスパッタリングガスとしては、水素、水、水酸
基又は水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度
ガスを用いることが好ましい。
【0397】
次に、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第2の加熱処理(好ましくは200
℃以上400℃以下、例えば250℃以上350℃以下)を行ってもよい。例えば、窒素
雰囲気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物
半導体層の一部(チャネル形成領域)が酸化物絶縁層366と接した状態で加熱される。
【0398】
本実施の形態は、さらに酸化物絶縁層366が設けられ一部が露出している酸化物半導体
層332に対して、窒素、不活性ガス雰囲気下、又は減圧下で加熱処理を行う。酸化物絶
縁層366によって覆われていない露出された酸化物半導体層332の領域は、窒素、不
活性ガス雰囲気下、又は減圧下で加熱処理を行うと、低抵抗化することができる。例えば
、窒素雰囲気下で250℃、1時間の加熱処理を行う。
【0399】
酸化物絶縁層366が設けられた酸化物半導体層332に対する窒素雰囲気下の加熱処理
によって、酸化物半導体層332の露出領域は低抵抗化し、抵抗の異なる領域(図17
B)においては斜線領域及び白地領域で示す)を有する酸化物半導体層362となる。
【0400】
次に、ゲート絶縁層322、酸化物半導体層362、及び酸化物絶縁層366上に、導電
膜を形成した後、第4のフォトリソグラフィ工程によりレジストマスクを形成し、選択的
にエッチングを行ってソース電極層365a、ドレイン電極層365bを形成した後、レ
ジストマスクを除去する(図17(C)参照)。
【0401】
ソース電極層365a、ドレイン電極層365bの材料としては、アルミニウム、クロム
、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、又は上述した元
素を成分とする合金か、上述した元素を組み合わせた合金膜などが挙げられる。また、導
電膜は、単層構造でも、2層以上の積層構造としてもよい。
【0402】
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化又は脱水素化の
ための加熱処理を行って低抵抗化した後、酸化物半導体膜の一部を選択的に酸素過剰な状
態とする。その結果、ゲート電極層361と重なるチャネル形成領域363は、I型とな
り、ソース電極層365aに重なる低抵抗ソース領域364aと、ドレイン電極層365
bに重なる低抵抗ドレイン領域364bとが自己整合的に形成される。以上の工程でトラ
ンジスタ360が形成される。
【0403】
なお、ドレイン電極層365b(及びソース電極層365a)と重畳した酸化物半導体層
において低抵抗ドレイン領域364b(又は低抵抗ソース領域364a)を形成すること
により、トランジスタの信頼性の向上を図ることができる。具体的には、低抵抗ドレイン
領域364bを形成することで、ドレイン電極層から低抵抗ドレイン領域364b、チャ
ネル形成領域363にかけて、導電性を段階的に変化させうるような構造とすることがで
きる。そのため、ドレイン電極層365bに高電源電位VDDを供給する配線に接続して
動作させる場合、ゲート電極層361とドレイン電極層365bとの間に高電界が印加さ
れても低抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタ
の絶縁耐圧を向上させた構成とすることができる。
【0404】
ソース電極層365a、ドレイン電極層365b、酸化物絶縁層366上に保護絶縁層3
23を形成する。本実施の形態では、保護絶縁層323を、窒化珪素膜を用いて形成する
図17(D)参照)。
【0405】
なお、ソース電極層365a、ドレイン電極層365b、酸化物絶縁層366上にさらに
酸化物絶縁層を形成し、該酸化物絶縁層上に保護絶縁層323を積層してもよい。
【0406】
以上のように、酸化物半導体層を用いるトランジスタにおいて、安定な電気特性を有し、
信頼性の高いトランジスタを提供することができる。
【0407】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【0408】
(実施の形態9)
本実施の形態では、本発明の一態様である直流変換回路を構成するトランジスタに適用可
能なトランジスタの一例について説明する。
【0409】
本実施の形態のトランジスタ及びトランジスタの作製方法の一例について図18を用いて
説明する。図18は、本実施の形態のトランジスタの作製方法を示す断面図である。
【0410】
また、トランジスタ350をシングルゲート構造のトランジスタとするが、本実施の形態
のトランジスタを、チャネル形成領域を複数有するマルチゲート構造のトランジスタとし
てもよい。
【0411】
以下、図18(A)乃至(D)を用い、基板340上にトランジスタ350を作製する工
程を説明する。
【0412】
まず、絶縁表面を有する基板340上に導電膜を形成した後、第1のフォトリソグラフィ
工程によりゲート電極層351を形成する。本実施の形態では、ゲート電極層351を形
成するための導電膜として、膜厚150nmのタングステン膜を、スパッタリング法を用
いて形成する。
【0413】
次に、ゲート電極層351上にゲート絶縁層342を形成する。
【0414】
ここで、不純物を除去することによりI型化又は実質的にI型化された酸化物半導体(高
純度化された酸化物半導体)は界面準位、界面電荷に対して極めて敏感であるため、ゲー
ト絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート
絶縁層(GI)は、高品質化が要求される。
【0415】
例えば、μ波(2.45GHz)を用いた高密度プラズマCVDは、緻密で絶縁耐圧の高
い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲ
ート絶縁層とが密接することにより、界面準位を低減して界面特性を良好にすることがで
きるからである。ここで用いられる高密度プラズマ装置としては、1×1011/cm
以上のプラズマ密度を達成できる装置を用いることができる。
【0416】
例えば、3kW〜6kWのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成
膜を行う。チャンバーに材料ガスとしてモノシランガス(SiH)と亜酸化窒素(N
O)と希ガスを導入し、10Pa〜30Paの圧力下で高密度プラズマを発生させてガラ
スなどの絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を
停止し、大気に曝すことなく亜酸化窒素(NO)と希ガスとを導入して絶縁膜表面にプ
ラズマ処理を行ってもよい。少なくとも亜酸化窒素(NO)と希ガスとを導入して絶縁
膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモ
ノシランガス(SiH)と亜酸化窒素(NO)との流量比は、1:10から1:20
0の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、ク
リプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いるこ
とが好ましい。
【0417】
もちろん、ゲート絶縁層342として良質な絶縁膜を形成できるものであれば、スパッタ
リング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の
熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であ
ってもよい。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと
、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであればよい。
【0418】
さらに、85℃、2×10V/cm、12時間のゲートバイアス・熱ストレス試験(B
T試験)においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体
の主成分との結合手が、強電界(B:バイアス)と高温(T:温度)により切断され、生
成された未結合手がしきい値電圧(Vth)のドリフトを誘発することとなる。これに対
して、本発明の一態様である直流変換回路に用いられるトランジスタは、酸化物半導体の
不純物、特に水素や水などを極力除去し、上記のようにゲート絶縁層との界面特性を良好
にすることにより、BT試験に対しても安定なトランジスタを得ることを可能としている
【0419】
また、ゲート絶縁層342としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコ
ン層(SiOとも呼ぶ、ただし、x>y>0)、窒化酸化シリコン層(SiN
とも呼ぶ、ただし、x>y>0)、又は酸化アルミニウム層を単層で又は積層して形成
することができる。
【0420】
また、ゲート絶縁層342としては、例えばHfOなどを用いることもできる。ゲート
絶縁層342としてHfOなどを用いることにより、酸化物半導体層側からゲート電極
に向かって流れるリーク電流を低減することができる。
【0421】
また、ゲート絶縁層342は、酸化シリコン層と窒化シリコン層を積層した構造とするこ
ともできる。本実施の形態では、一例として圧力30Pa、マイクロ波電力6kWで高密
度プラズマCVD法により膜厚100nmの酸化窒化シリコン層を形成する。このときチ
ャンバーに導入するモノシランガス(SiH)と亜酸化窒素(NO)との流量比は、
1:10から1:200の範囲とする。
【0422】
次に、ゲート絶縁層342に、導電膜を形成し、第2のフォトリソグラフィ工程により導
電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層355a、
ドレイン電極層355bを形成した後、レジストマスクを除去する(図18(A)参照)
【0423】
次に酸化物半導体膜345を形成する(図18(B)参照)。本実施の形態では、酸化物
半導体膜345としてIn−Ga−Zn−O系金属酸化物ターゲットを用いてスパッタリ
ング法により成膜する。酸化物半導体膜345を第3のフォトリソグラフィ工程により島
状の酸化物半導体層に加工する。
【0424】
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜345を成膜するこ
とが好ましい。酸化物半導体膜345に水素、水酸基又は水分が含まれないようにするた
めである。
【0425】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメ
ーションポンプを用いることが好ましい。また、排気手段としては、例えばターボポンプ
にコールドトラップを備えたものであってもよい。クライオポンプを用いて排気した成膜
室は、例えば、水素原子や、水素原子を有する化合物(水など)などが排気されるため、
当該成膜室で成膜することにより酸化物半導体膜345に含まれる不純物の濃度を低減で
きる。
【0426】
酸化物半導体膜345を成膜する際に用いるスパッタリングガスとしては、水素、水、水
酸基又は水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純
度ガスを用いることが好ましい。
【0427】
次に、酸化物半導体層に第1の加熱処理を行う。第1の加熱処理の温度は、400℃以上
750℃以下、好ましくは400℃以上基板の歪み点未満とする。ここでは、加熱処理装
置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450℃に
おいて1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水
素の混入を防ぎ、酸化物半導体層346を得る(図18(C)参照)。第1の加熱処理に
より脱水化又は脱水素化が行われる。
【0428】
また、第1の加熱処理として、650℃〜700℃の高温に加熱した不活性ガス中に基板
を移動させ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出す
GRTAを行ってもよい。GRTAを用いると短時間での高温加熱処理が可能となる。
【0429】
さらに、酸化物半導体層346に接する保護絶縁膜となる酸化物絶縁層356を形成する
【0430】
酸化物絶縁層356は、少なくとも1nm以上の膜厚とし、スパッタリング法など、酸化
物絶縁層356に水、水素などの不純物を混入させない方法を適宜用いて形成することが
できる。酸化物絶縁層356に水素が含まれると、その水素の酸化物半導体層への侵入、
又は水素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャ
ネルが低抵抗化(N型化)してしまい、寄生チャネルが形成されるおそれがある。よって
、酸化物絶縁層356はできるだけ水素を含まない膜になるように、成膜方法に水素を用
いないことが重要である。
【0431】
本実施の形態では、酸化物絶縁層356として膜厚200nmの酸化珪素膜をスパッタリ
ング法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく、本
実施の形態では100℃とする。酸化珪素膜のスパッタリング法による成膜は、希ガス(
代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的にはアルゴン)及び
酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲット又
は珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び
窒素雰囲気下でスパッタリング法により酸化珪素膜を形成することができる。酸素欠乏状
態となり低抵抗化、即ちN型化した酸化物半導体層に接して形成する酸化物絶縁層356
は、水分、水素イオン、OHなどの不純物を含まず、これらが外部から侵入することを
ブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化
アルミニウム膜、又は酸化窒化アルミニウム膜などを用いる。
【0432】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層356を成膜すること
が好ましい。酸化物半導体層346及び酸化物絶縁層356に水素、水酸基又は水分が含
まれないようにするためである。
【0433】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメ
ーションポンプを用いることが好ましい。また、排気手段としては、例えばターボポンプ
にコールドトラップを備えたものであってもよい。クライオポンプを用いて排気した成膜
室は、例えば、水素原子や、水(HO)など水素原子を含む化合物などが排気されるた
め、当該成膜室で成膜した酸化物絶縁層356に含まれる不純物の濃度を低減できる。
【0434】
酸化物絶縁層356を成膜する際に用いるスパッタリングガスとしては、水素、水、水酸
基又は水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度
ガスを用いることが好ましい。
【0435】
次に、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第2の加熱処理(好ましくは200
℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲気下
で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層
の一部(チャネル形成領域)が酸化物絶縁層356と接した状態で加熱される。
【0436】
以上のように、脱水化又は脱水素化のための加熱処理を行うことにより、酸化物半導体層
を酸素欠乏状態として低抵抗化、即ちN型化した後、酸化物半導体層に接するように酸化
物絶縁層を形成することにより酸化物半導体層を酸素過剰な状態とする。その結果、高抵
抗なI型の酸化物半導体層352が形成される。以上の工程でトランジスタ350が形成
される。
【0437】
なお、酸化物絶縁層356上にさらに保護絶縁層を形成してもよい。例えば、RFスパッ
タリング法を用いて窒化珪素膜を形成する。本実施の形態では、保護絶縁層として保護絶
縁層343を、窒化珪素膜を用いて形成する(図18(D)参照)。
【0438】
また、保護絶縁層343上に平坦化のための平坦化絶縁層を設けてもよい。
【0439】
以上のように、酸化物半導体層を用いるトランジスタにおいて、安定な電気特性を有し信
頼性の高いトランジスタを提供することができる。
【0440】
本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。
【0441】
(実施の形態10)
本実施の形態は、本発明の一態様である直流変換回路を構成するトランジスタに適用可能
なトランジスタの一例について説明する。
【0442】
本実施の形態では、トランジスタの作製工程の一部が実施の形態7と異なる例を図19
示す。図19は、図16と工程が一部異なる点以外は同じであるため、同じ箇所には同じ
符号を用い、同じ箇所の詳細な説明は省略する。
【0443】
まず、基板370上にゲート電極層381を形成し、第1のゲート絶縁層372a、第2
のゲート絶縁層372bを積層する。本実施の形態では、ゲート絶縁層を2層構造とし、
第1のゲート絶縁層372aに窒化物絶縁層を、第2のゲート絶縁層372bに酸化物絶
縁層を用いる。
【0444】
酸化物絶縁層としては、例えば酸化シリコン層、酸化窒化シリコン層、又は酸化アルミニ
ウム層、又は酸化窒化アルミニウム層などを用いることができる。また、窒化物絶縁層と
しては、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アル
ミニウム層などを用いることができる。
【0445】
また、第1のゲート絶縁層372a又は第2のゲート絶縁層372bとしては、例えばH
fOなどを用いることもできる。第1のゲート絶縁層372a又は第2のゲート絶縁層
372bとしてHfOなどを用いることにより、酸化物半導体層側からゲート電極に向
かって流れるリーク電流を低減することができる。
【0446】
本実施の形態では、ゲート電極層381側から窒化シリコン層と酸化シリコン層とを積層
した構造とする。第1のゲート絶縁層372aとしてスパッタリング法により膜厚50n
m以上200nm以下(本実施の形態では50nm)の窒化シリコン層(SiN(y>
0))を形成し、第1のゲート絶縁層372a上に第2のゲート絶縁層372bとして膜
厚5nm以上300nm以下(本実施の形態では100nm)の酸化シリコン層(SiO
(x>0))を積層して、膜厚150nmのゲート絶縁層とする。
【0447】
次に、酸化物半導体膜の形成を行い、酸化物半導体膜をフォトリソグラフィ工程により島
状の酸化物半導体層に加工する。本実施の形態では、一例としてIn−Ga−Zn−O系
金属酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜を成膜する。
【0448】
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好
ましい。酸化物半導体膜に水素、水酸基又は水分が含まれないようにするためである。
【0449】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメ
ーションポンプを用いることが好ましい。また、排気手段としては、例えばターボポンプ
にコールドトラップを備えたものであってもよい。クライオポンプを用いて排気した成膜
室は、例えば、水素原子や、水(HO)など水素原子を含む化合物などが排気されるた
め、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【0450】
酸化物半導体膜を成膜する際に用いるスパッタリングガスとしては、水素、水、水酸基又
は水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガス
を用いることが好ましい。
【0451】
次に、酸化物半導体層の脱水化又は脱水素化を行う。脱水化又は脱水素化を行う第1の加
熱処理の温度は、400℃以上750℃以下、好ましくは425℃以上750℃以下とす
る。なお、425℃以上であれば加熱処理時間は1時間以下でよいが、425℃未満であ
れば加熱処理時間は、1時間よりも長時間行うこととする。ここでは、加熱処理装置の一
つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理
を行った後、大気に触れることなく、酸化物半導体層への水や水素の混入を防ぐ。その後
、同じ炉に高純度の酸素ガス、高純度のNOガス、又は超乾燥エア(露点が−40℃以
下、好ましくは−60℃以下)を導入して冷却を行う。酸素ガス又はNOガスに、水、
水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガス又はN
Oガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%
)以上、(即ち酸素ガス又はNOガス中の不純物濃度を1ppm以下、好ましくは0.
1ppm以下)とすることが好ましい。
【0452】
なお、加熱処理装置は電気炉に限られず、例えば、GRTA装置、LRTA装置などのR
TA装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドラン
プ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラ
ンプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である
。また、LRTA装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導又は熱
輻射によって、被処理物を加熱する装置を用いてもよい。GRTAとは高温のガスを用い
て加熱処理を行う方法である。ガスには、アルゴンなどの希ガス、又は窒素のような、加
熱処理によって被処理物と反応しない不活性気体が用いられる。RTA法を用いて、60
0℃〜750℃で数分間加熱処理を行ってもよい。
【0453】
また、脱水化又は脱水素化を行う第1の加熱処理後に200℃以上400℃以下、好まし
くは200℃以上300℃以下の温度で酸素ガス又はNOガス雰囲気下での加熱処理を
行ってもよい。
【0454】
また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
【0455】
以上の工程を経ることによって酸化物半導体層全体を酸素過剰な状態とすることで、高抵
抗化、即ちI型化させる。よって、全体がI型化した酸化物半導体層382を得る。
【0456】
次に、酸化物半導体層382上に導電膜を形成し、フォトリソグラフィ工程によりレジス
トマスクを形成し、選択的にエッチングを行ってソース電極層385a、ドレイン電極層
385bを形成し、スパッタリング法で酸化物絶縁層386を形成する。
【0457】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層386を成膜すること
が好ましい。酸化物半導体層382及び酸化物絶縁層386に水素、水酸基又は水分が含
まれないようにするためである。
【0458】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメ
ーションポンプを用いることが好ましい。また、排気手段としては、例えばターボポンプ
にコールドトラップを備えたものであってもよい。クライオポンプを用いて排気した成膜
室は、例えば、水素原子や、水(HO)など水素原子を含む化合物などが排気されるた
め、当該成膜室で成膜した酸化物絶縁層386に含まれる不純物の濃度を低減できる。
【0459】
酸化物絶縁層386を成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水
素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用
いることが好ましい。
【0460】
以上の工程で、トランジスタ380を形成することができる。
【0461】
なお、トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下、又は
窒素ガス雰囲気下で加熱処理(好ましくは150℃以上350℃未満)を行ってもよい。
例えば、窒素雰囲気下で250℃、1時間の加熱処理を行う。
【0462】
また、大気中、100℃以上200℃以下、1時間以上30時間以下での加熱処理を行っ
てもよい。本実施の形態では150℃で10時間加熱処理を行う。この加熱処理は一定の
加熱温度に保持して行う加熱処理でもよいし、室温から、100℃以上200℃以下の加
熱温度への昇温と、加熱温度から室温までの降温を複数回繰り返し行う加熱処理でもよい
。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって
、酸化物半導体層から酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなるトラン
ジスタを得ることができる。よってトランジスタの信頼性を向上できる。
【0463】
酸化物絶縁層386上に保護絶縁層373を形成する。本実施の形態では、保護絶縁層3
73として、スパッタリング法を用いて膜厚100nmの窒化珪素膜を形成する。
【0464】
窒化物絶縁層からなる保護絶縁層373及び第1のゲート絶縁層372aは、水分や、水
素や、水素化物、水酸化物などの不純物を含まず、これらが外部から侵入することをブロ
ックする効果がある。
【0465】
従って、保護絶縁層373形成後の製造プロセスにおいて、外部からの水分などの不純物
の侵入を防ぐことができデバイスの長期信頼性を向上することができる。
【0466】
また、窒化物絶縁層からなる保護絶縁層373と第1のゲート絶縁層372aとの間に設
けられる絶縁層の一部を除去し、保護絶縁層373と第1のゲート絶縁層372aとが接
する構造としてもよい。
【0467】
従って、酸化物半導体層中の水分や、水素や、水素化物、水酸化物などの不純物を究極に
まで低減し、かつ該不純物の混入を防止し、酸化物半導体層中の不純物濃度を低く維持す
ることができる。
【0468】
また、保護絶縁層373上に平坦化のための平坦化絶縁層を設けてもよい。
【0469】
また、保護絶縁層373の上に酸化物半導体層と重なる導電層を設けてもよい導電層は、
電位がトランジスタ380のゲート電極層381と同じでもよいし、異なっていても良く
、第2のゲート電極層として機能させることもできる。また、導電層の電位がGND、0
Vという固定電位であってもよい。
【0470】
導電層によって、トランジスタ380の電気特性を制御することができる。
【0471】
以上のように、酸化物半導体層を用いるトランジスタにおいて、安定な電気特性を有し、
信頼性の高いトランジスタを提供することができる。
【0472】
本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。
【0473】
(実施の形態11)
本発明の一態様である直流変換回路は、他の様々な蓄電装置と組み合わせて電源回路を構
成することができる。本実施の形態では、本発明の一態様である直流変換回路を用いた電
源回路について説明する。
【0474】
本実施の形態の電源回路の構成の一例について図20を用いて説明する。図20は、本実
施の形態の電源回路の構成の一例を示すブロック図である。
【0475】
図20に示す電源回路は、蓄電装置601と、直流変換回路602と、を有する。
【0476】
蓄電装置601は、電力を供給する機能を有する。蓄電装置601としては、例えば光電
変換装置、リチウムイオン二次電池、リチウムイオンキャパシタ、電気二重層キャパシタ
、及びレドックスキャパシタのいずれか一つ又は複数などを用いることができる。例えば
リチウムイオン二次電池及びリチウムイオンキャパシタを併用することにより、高速充放
電が可能であり、且つ長時間電力を供給することが可能な蓄電装置にすることができる。
なお、リチウムイオン二次電池に限定されず、蓄電装置601として、他のアルカリ金属
イオン又はアルカリ土類金属イオンなどを可動イオンとして用いた二次電池を用いてもよ
い。また、リチウムイオンキャパシタに限定されず、蓄電装置601として、他のアルカ
リ金属イオン又はアルカリ土類金属イオンなどを可動イオンとして用いたキャパシタを用
いてもよい。
【0477】
直流変換回路602は、蓄電装置601に電気的に接続される。直流変換回路602とし
ては、例えば上記実施の形態1又は実施の形態2に記載の直流変換回路を用いることがで
きる。
【0478】
図20に示すように、本実施の形態の電源回路の一例は、蓄電装置及び直流変換回路を有
し、蓄電装置により供給された電力を直流変換回路により昇圧又は降圧することにより、
電力を供給する装置の仕様に適した値の電源電圧を生成するものである。また、本実施の
形態の電源回路において、直流変換回路として本発明の一態様である直流変換回路を用い
ることにより、電源回路の信頼性を向上させることができる。
【0479】
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができ
る。
【0480】
(実施の形態12)
本実施の形態は、上記実施の形態11に示す電源回路を適用することができる電子機器の
一例について図21を用いて説明する。
【0481】
図21(A)は、ノート型のパーソナルコンピュータであり、本体3001、筐体300
2、表示部3003、キーボード3004などによって構成されている。なお、図21
A)に示すノート型のパーソナルコンピュータに供給する電源電圧を生成するために上記
実施の形態11の電源回路を適用することができる。
【0482】
図21(B)は、携帯電話であり、筐体2800及び筐体2801の二つの筐体で構成さ
れている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォ
ン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子
2808などを備えている。また、筐体2800には、携帯電話の充電を行う太陽電池セ
ル2810、外部メモリスロット2811などを備えている。また、アンテナは筐体28
01に内蔵されている。
【0483】
また、表示パネル2802はタッチパネルを備えており、図21(B)には映像表示され
ている複数の操作キー2805を点線で示している。なお、図21(B)に示す携帯電話
は、太陽電池セル2810と、太陽電池セル2810から出力される電圧を各回路に必要
な電圧に変換する直流変換回路と、を用いて構成される電源回路を実装している。
【0484】
以上のように、実施の形態11における電源回路は、様々な電子機器に適用することがで
き、また、実施の形態11における電源回路を電子機器に適用することにより、信頼性の
高い電子機器を提供することができる。
【0485】
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができ
る。
【符号の説明】
【0486】
101 誘導素子
102 トランジスタ
103 整流素子
104 制御回路
201 コイル
202 トランジスタ
203 ダイオード
204 容量素子
205 ヒステリシスコンパレータ
221 コンパレータ
222 コンパレータ
223 インバータ
224 インバータ
225 NORゲート
226 NORゲート
300 基板
302 ゲート絶縁層
303 保護絶縁層
310 トランジスタ
311 ゲート電極層
313 チャネル形成領域
314a 低抵抗ソース領域
314b 低抵抗ドレイン領域
315a ソース電極層
315b ドレイン電極層
316 酸化物絶縁層
320 基板
322 ゲート絶縁層
323 保護絶縁層
330 酸化物半導体膜
331 酸化物半導体層
332 酸化物半導体層
340 基板
342 ゲート絶縁層
343 保護絶縁層
345 酸化物半導体膜
346 酸化物半導体層
350 トランジスタ
351 ゲート電極層
352 酸化物半導体層
355a ソース電極層
355b ドレイン電極層
356 酸化物絶縁層
360 トランジスタ
361 ゲート電極層
362 酸化物半導体層
363 チャネル形成領域
364a 低抵抗ソース領域
364b 低抵抗ドレイン領域
365a ソース電極層
365b ドレイン電極層
366 酸化物絶縁層
370 基板
372a ゲート絶縁層
372b ゲート絶縁層
373 保護絶縁層
380 トランジスタ
381 ゲート電極層
382 酸化物半導体層
385a ソース電極層
385b ドレイン電極層
386 酸化物絶縁層
390 トランジスタ
391 ゲート電極層
392 酸化物半導体層
393 酸化物半導体膜
394 基板
395a ソース電極層
395b ドレイン電極層
396 酸化物絶縁層
397 ゲート絶縁層
398 保護絶縁層
399 酸化物半導体層
400 基板
402 ゲート絶縁層
407 絶縁層
410 トランジスタ
411 ゲート電極層
412 酸化物半導体層
414a 配線層
414b 配線層
415a ソース電極層
415b ドレイン電極層
420 シリコン基板
421a 開口
421b 開口
422 絶縁層
423 開口
424 導電層
425 トランジスタ
426 トランジスタ
427 導電層
450 基板
452 ゲート絶縁層
457 絶縁層
460 トランジスタ
461 ゲート電極層
461a ゲート電極層
461b ゲート電極層
462 酸化物半導体層
464 配線層
465a 電極層
465b 電極層
465a1 電極層
465a2 電極層
468 配線層
601 蓄電装置
602 直流変換回路
1001 ゲート電極
1002 ゲート絶縁膜
1003 酸化物半導体層
1004a ソース電極
1004b ドレイン電極
1005 酸化物絶縁層
1006 導電層
2800 筐体
2801 筐体
2802 表示パネル
2803 スピーカー
2804 マイクロフォン
2805 操作キー
2806 ポインティングデバイス
2807 カメラ用レンズ
2808 外部接続端子
2810 太陽電池セル
2811 外部メモリスロット
3001 本体
3002 筐体
3003 表示部
3004 キーボード
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21