特許第6625190号(P6625190)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社半導体エネルギー研究所の特許一覧
<>
  • 特許6625190-半導体装置 図000002
  • 特許6625190-半導体装置 図000003
  • 特許6625190-半導体装置 図000004
  • 特許6625190-半導体装置 図000005
  • 特許6625190-半導体装置 図000006
  • 特許6625190-半導体装置 図000007
  • 特許6625190-半導体装置 図000008
  • 特許6625190-半導体装置 図000009
  • 特許6625190-半導体装置 図000010
  • 特許6625190-半導体装置 図000011
  • 特許6625190-半導体装置 図000012
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6625190
(24)【登録日】2019年12月6日
(45)【発行日】2019年12月25日
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 29/786 20060101AFI20191216BHJP
   H01L 21/8234 20060101ALI20191216BHJP
   H01L 27/088 20060101ALI20191216BHJP
   H03K 19/00 20060101ALI20191216BHJP
【FI】
   H01L29/78 618B
   H01L29/78 618E
   H01L29/78 620
   H01L27/088 E
   H03K19/00 108
【請求項の数】1
【全頁数】37
(21)【出願番号】特願2018-201456(P2018-201456)
(22)【出願日】2018年10月26日
(62)【分割の表示】特願2017-25689(P2017-25689)の分割
【原出願日】2010年12月9日
(65)【公開番号】特開2019-21936(P2019-21936A)
(43)【公開日】2019年2月7日
【審査請求日】2018年11月20日
(31)【優先権主張番号】特願2009-281949(P2009-281949)
(32)【優先日】2009年12月11日
(33)【優先権主張国】JP
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】山崎 舜平
【審査官】 脇水 佳弘
(56)【参考文献】
【文献】 特開2008−042088(JP,A)
【文献】 特開2009−167087(JP,A)
【文献】 特開平05−210976(JP,A)
【文献】 特開平08−186180(JP,A)
【文献】 特開2009−135380(JP,A)
【文献】 特開2007−134687(JP,A)
【文献】 特開2009−130209(JP,A)
【文献】 特開2009−277702(JP,A)
【文献】 特開2009−212443(JP,A)
【文献】 特開2009−276387(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/336
H01L 29/786
H01L 21/8234
H01L 27/088
H03K 19/00
(57)【特許請求の範囲】
【請求項1】
第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第1の配線と、第2の配線と、を有し、
前記第1のトランジスタのゲートは、前記第2のトランジスタのゲートと電気的に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第1の配線と電気的に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方は、前記第2の配線と電気的に接続され、
前記第1のトランジスタ及び前記第2のトランジスタは、チャネル形成領域に結晶性を有するシリコンを有し、
前記第3のトランジスタは、第1の酸化物半導体層と、第2の酸化物半導体層と、を有し、
前記第1の酸化物半導体層の上方に前記第2の酸化物半導体層を有し、
前記第1の酸化物半導体層は、インジウム、ガリウム、亜鉛および酸素を含み、非単結晶であって、かつ、前記第1の酸化物半導体層の表面に概略垂直にc軸配向した第1の領域を有し、
前記第2の酸化物半導体層は、インジウム、ガリウム、亜鉛および酸素を含み、非単結晶であって、かつ、前記第2の酸化物半導体層の表面に概略垂直にc軸配向した第2の領域を有し、
前記第1の領域は、前記第2の領域と隣接し、
前記第1の領域の格子定数と前記第2の領域の格子定数のミスマッチは、1%以下である半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
開示する発明の技術分野は、酸化物半導体を用いた半導体装置に関するものである。ここ
で、半導体装置とは、半導体特性を利用することで機能する装置全般を指す。例えば、ト
ランジスタやダイオード、サイリスタなどの半導体素子(いわゆる、パワーデバイスを含
む)、イメージセンサやメモリ、コンバータなどの集積回路、これらを含む集積回路、液
晶表示装置に代表される表示装置などは広く半導体装置に含まれる。
【背景技術】
【0002】
CMOS回路は、消費電力が小さく、高速動作が可能であり、高度な集積化が可能である
といった特徴を有するため、半導体集積回路には不可欠な構成となっている。一方、近年
ではMOSトランジスタの微細化に伴い、リーク電流(オフ電流、サブスレッショルド電
流などともいう)の増大に起因する非動作時の消費電力(待機時の消費電力、以下、待機
電力とも呼ぶ)の増大が問題となっている。例えば、チャネル長が0.1μm以下程度に
微細化されたシリコンMOSトランジスタでは、ゲート・ソース間電位をしきい値電圧以
下にしても、ドレイン電流をゼロとすることはできない。
【0003】
上述のようなリーク電流に起因する待機電力の増大を抑制するために、スイッチングトラ
ンジスタを用いる技術が提案されている(例えば、特許文献1参照)。特許文献1に開示
の技術は、電源とCMOS回路との間に、CMOS回路と比較してリーク電流が小さいス
イッチングトランジスタを設け、CMOS回路の非動作時には当該スイッチングトランジ
スタをオフすることで待機電力を低減しようとするものである。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平5−210976号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献1に開示される技術において、待機電力はスイッチングトランジスタのリーク電
流によって決定される。つまり、スイッチングトランジスタのリーク電流を十分に小さく
することで、待機電力を十分に小さくすることができる。
【0006】
一方で、CMOS回路の適切な動作を確保するためには、CMOS回路の動作時には十分
な電流が必要となる。このため、特許文献1に開示される技術のようなスイッチングトラ
ンジスタを設ける場合、CMOS回路に十分な電流を供給しCMOS回路の動作を確保す
るために、スイッチングトランジスタのチャネル幅を、CMOS回路を構成するトランジ
スタのチャネル幅と同等、またはそれ以上とする必要が生じる。
【0007】
上述のような事情から、スイッチングトランジスタのチャネル幅を、集積回路を構成する
トランジスタのチャネル幅より小さくして、スイッチングトランジスタ自体のリーク電流
を抑制するという方法は現実的なものではない。
【0008】
このように、特許文献1に開示の技術では、CMOS回路の待機電力を実質的にゼロとす
ることは困難である。このため、多数の回路の集合体で構成される集積回路などにおいて
は、集積回路を構成する各回路の僅かな待機電力が積算されて大きな待機電力となってし
まうという問題が生じ得る。
【0009】
上記問題点に鑑み、待機電力を十分に低減した新たな半導体装置を提供することを目的の
一とする。
【課題を解決するための手段】
【0010】
開示する発明では、高純度化された酸化物半導体を用いて半導体装置(例えば、トランジ
スタ)を構成する。高純度化された酸化物半導体を用いて構成したトランジスタは、リー
ク電流が極めて小さいため、オンオフ比を十分に高めることが可能である。つまり、トラ
ンジスタの電流駆動能力を十分に確保しても、リーク電流を極めて低い水準に押さえるこ
とが可能である。
【0011】
上述のような酸化物半導体を、次のような構成に用いることで、半導体装置の待機電力を
十分に抑制することが可能である。
【0012】
例えば、開示する発明の一態様は、第1の電源端子と、第2の電源端子と、酸化物半導体
材料を用いたスイッチングトランジスタと、集積回路と、を有し、前記第1の電源端子と
、前記スイッチングトランジスタのソース端子またはドレイン端子の一方は電気的に接続
し、前記スイッチングトランジスタのソース端子またはドレイン端子の他方と、前記集積
回路の端子の一は電気的に接続し、前記集積回路の端子の他の一と、前記第2の電源端子
は電気的に接続した半導体装置である。
【0013】
また、開示する発明の別の一態様は、第1の電源端子と、第2の電源端子と、酸化物半導
体材料を用い、第1の制御端子と第2の制御端子を有するスイッチングトランジスタと、
集積回路と、を有し、前記第1の電源端子と、前記スイッチングトランジスタのソース端
子またはドレイン端子の一方は電気的に接続し、前記スイッチングトランジスタのソース
端子またはドレイン端子の他方と、前記集積回路の端子の一は電気的に接続し、前記集積
回路の端子の他の一と、前記第2の電源端子は電気的に接続した半導体装置である。
【0014】
上記スイッチングトランジスタは、酸化物半導体材料でなる酸化物半導体層と、酸化物半
導体層に電界を与えるゲート電極と、酸化物半導体層とゲート電極との間のゲート絶縁層
と、酸化物半導体層と電気的に接続するソース電極およびドレイン電極と、を有していて
も良い。また、スイッチングトランジスタのしきい値電圧を制御するゲート電極を有して
いても良い。ここで、ゲート電極は制御端子に相当する電極であり、ソース電極はソース
端子に相当する電極であり、ドレイン電極はドレイン端子に相当する電極である。ただし
、回路動作を妨げない限りにおいて、各種電極と各種端子とは同一物である必要はない。
例えば、電極(例えばソース電極)と端子(例えばソース端子)との間に何らかの要素(
配線、スイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子など)が接続されている場合がある。
【0015】
また、上記酸化物半導体材料はIn−Ga−Zn−O系の酸化物半導体材料であっても良
い。
【0016】
また、上記スイッチングトランジスタのリーク電流は1×10−13A以下とすることが
できる。
【0017】
また、上記集積回路は酸化物半導体材料以外の半導体材料を用いて構成することができる
。そして、酸化物半導体材料以外の半導体材料は、シリコンとすることができる。
【0018】
また、集積回路にはCMOS回路が含まれる。
【0019】
なお、本明細書において「上」や「下」という用語は、構成要素の位置関係が「直上」ま
たは「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電
極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外
しない。また、「上」「下」という用語は説明の便宜のために用いる表現に過ぎず、特に
言及する場合を除き、その上下を入れ替えたものも含む。
【0020】
また、本明細書において「電極」や「配線」という用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」という用語は、複数の「電極」
や「配線」が一体となって形成されている場合などをも含む。
【0021】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や
、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため
、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いること
ができるものとする。
【0022】
なお、本明細書において、「電気的に接続」には、「何らかの電気的作用を有するもの」
を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」
は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
【0023】
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。
【発明の効果】
【0024】
開示する発明では、高純度化された酸化物半導体を半導体装置に用いる。高純度化とは、
酸化物半導体中の水素を、酸化物半導体層中から極力排除すること、または、酸化物半導
体に不足する酸素を供給して、酸化物半導体中の酸素欠乏に起因するエネルギーギャップ
中の欠陥準位を低減すること、の少なくとも一方を含む概念である。
【0025】
上述の高純度化は、酸化物半導体層を真性(i型)とするために行われるものである。酸
化物半導体は一般にn型であるため、これを用いて構成したトランジスタではリーク電流
が大きくなる。開示する発明の一実施形態では、リーク電流を十分に低減するために、酸
化物半導体を高純度化し、i型またはそれに近づけるのである。
【0026】
そして、上述のように高純度化された酸化物半導体を少なくとも一部に用いて半導体装置
を構成することで、待機電力を十分に抑制した半導体装置が実現する。なお、上述の待機
電力抑制の効果は、回路が複雑化するほど大きなものになるということができる。
【図面の簡単な説明】
【0027】
図1】半導体装置の一例に係る回路図。
図2】半導体装置の一例に係る断面図および平面図。
図3】半導体装置の作製工程に係る断面図。
図4】半導体装置の作製工程に係る断面図。
図5】半導体装置の作製工程に係る断面図。
図6】半導体装置の一例に係る回路図。
図7】半導体装置の一例に係る断面図。
図8】半導体装置の一例に係るブロック図。
図9】半導体装置の作製工程に係る断面図。
図10】半導体装置の作製工程に係る断面図。
図11】電子機器を説明するための図。
【発明を実施するための形態】
【0028】
発明の実施の形態について、図面を用いて以下に説明する。但し、発明は以下の説明に限
定されず、その趣旨および範囲から逸脱することなくその形態および詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。
【0029】
なお、図面において示す各構成の、位置、大きさ、範囲などは、理解を容易にするため、
実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、
必ずしも、図面に開示された位置、大きさ、範囲などに限定されない。
【0030】
なお、本明細書における「第1」、「第2」、「第3」などの序数は、構成要素の混同を
避けるために付すものであり、数的に限定するものではないことを付記する。
【0031】
(実施の形態1)
本実施の形態では、開示する発明の一態様に係る半導体装置の構成および作製方法につい
て、図1乃至図5を参照して説明する。なお、回路図においては、酸化物半導体を用いた
トランジスタであることを示すために、OSの符号を併せて付す場合がある。
【0032】
〈半導体装置の回路構成および動作〉
図1に、半導体装置の回路構成の例を示す。図1(A)は、最も簡単なCMOS回路であ
るCMOSインバータ回路を用いた半導体装置の例であり、図1(B)は、CMOSイン
バータ回路を複数有する半導体装置の例である。
【0033】
図1(A)に示す半導体装置は、電源端子VHと、電源端子VLと、酸化物半導体材料を
用いたスイッチングトランジスタS1と、CMOSインバータ回路C1と、を有する。ス
イッチングトランジスタS1は、代表的には、酸化物半導体を用いたnチャネル型のトラ
ンジスタである。また、電源端子VHには高電位が、電源端子VLには低電位が供給され
る。
【0034】
ここで、電源端子VHと、CMOSインバータ回路C1のpチャネル型トランジスタのソ
ース端子とは電気的に接続されている。また、CMOSインバータ回路C1のpチャネル
型トランジスタのドレイン端子と、CMOSインバータ回路C1のnチャネル型トランジ
スタのドレイン端子とは電気的に接続され、CMOSインバータ回路C1の出力端子OU
Tになっている。また、CMOSインバータ回路C1のnチャネル型トランジスタのソー
ス端子と、スイッチングトランジスタS1のドレイン端子とは電気的に接続されている。
また、スイッチングトランジスタS1のソース端子と、電源端子VLとは電気的に接続さ
れている。そして、CMOSインバータ回路C1のpチャネル型トランジスタのゲート端
子と、CMOSインバータ回路C1のnチャネル型トランジスタのゲート端子とは電気的
に接続され、CMOSインバータ回路C1の入力端子INになっている。
【0035】
半導体装置の動作時には、スイッチングトランジスタS1の制御端子S_INには高電位
が入力され、スイッチングトランジスタS1はオンする。この状態で、入力端子INに高
電位または低電位のいずれかが入力されると、その電位に応じて、高電位または低電位が
、出力端子OUTから出力される。例えば、入力端子INに入力される電位が高電位の場
合、CMOSインバータ回路C1のpチャネル型トランジスタがオフし、CMOSインバ
ータ回路C1のnチャネル型トランジスタがオンすることになるため、CMOSインバー
タ回路C1は、電源端子VLに供給される電位に対応する低電位を出力する。入力端子I
Nに入力される電位が低電位の場合、CMOSインバータ回路C1のpチャネル型トラン
ジスタがオンし、CMOSインバータ回路C1のnチャネル型トランジスタがオフするこ
とになるため、CMOSインバータ回路C1は、電源端子VHに供給される電位に対応す
る高電位を出力する。
【0036】
半導体装置の非動作時には、スイッチングトランジスタS1の制御端子S_INには低電
位が入力され、スイッチングトランジスタS1はオフする。CMOSインバータ回路C1
を流れる電流(リーク電流)はCMOSインバータ回路C1とスイッチングトランジスタ
S1の合成抵抗によって制御されるため、スイッチングトランジスタS1のオフ時の抵抗
を十分に高め、スイッチングトランジスタS1のリーク電流を十分に小さくすることによ
り、非動作時の消費電力(待機時の消費電力、以下、待機電力とも呼ぶ)を十分に小さく
することができる。
【0037】
酸化物半導体材料を用いたトランジスタは、オフ電流が極めて小さいという特徴を有して
いる。例えば、十分に真性化(i型化)した酸化物半導体では、キャリア密度は、例えば
、1×1012/cm未満、望ましくは、1.45×1010/cm未満であり、ト
ランジスタのオフ電流は、例えば、ドレイン電圧Vdが+1Vまたは+10Vの場合であ
って、ゲート電圧Vgが−5Vから−20Vの範囲では、1×10−13A以下となる。
このため、酸化物半導体を用いてスイッチングトランジスタS1を構成することで、半導
体装置のリーク電流を十分に低減することが可能である。さらに、十分に真性化した酸化
物半導体を用いる場合には、室温でのリーク電流を1×10−20A(10zA(ゼプト
アンペア))から1×10−19A(100zA)程度にまで低減することができる。す
なわち、リーク電流を実質的にゼロとすることさえも可能である。これは、スイッチング
トランジスタS1のチャネル幅が比較的大きい場合であってもリーク電流の大きさは変わ
らない。すなわち、酸化物半導体材料を用いたトランジスタによって、十分な電流駆動能
力を確保しつつ、リーク電流を抑制し、半導体装置の消費電力を低減することができる。
【0038】
図1(B)に示す半導体装置は、図1(A)に示す半導体装置において、CMOSインバ
ータ回路C1が、複数のCMOSインバータ回路C1〜Cnに置き換えられたものに相当
する。
【0039】
すなわち、図1(B)に示す半導体装置は、電源端子VHと、電源端子VLと、酸化物半
導体材料を用いたスイッチングトランジスタS1と、CMOSインバータ回路C1〜Cn
(単に集積回路ともいう)と、を有する。また、各CMOSインバータ回路は、それぞれ
、入力端子I1〜In、出力端子O1〜On、を有する。各要素の接続関係については、
図1(A)と同様である。図1(A)との相違は、複数のCMOSインバータ回路C1〜
Cnが並列に接続され、それぞれのCMOSインバータ回路が、電源端子VHと、スイッ
チングトランジスタS1とに接続されている点にある。複数のCMOSインバータ回路C
1〜Cnが並列に接続された回路を一の集積回路とみれば、スイッチングトランジスタS
1のドレイン端子と、集積回路の端子の一が電気的に接続され、集積回路の端子の他の一
と、電源端子VHが電気的に接続されている、ということもできる。
【0040】
上記回路の動作についても、図1(A)と同様である。ただし、各入力端子には、それぞ
れ電位が入力され、それに応じた電位が、出力端子から出力される点において、図1(A
)とは異なる。
【0041】
以上のように、酸化物半導体、特に、高純度化された酸化物半導体を少なくとも一部に用
いて半導体装置を構成することで、待機電力を十分に抑制した半導体装置が実現する。従
来の技術では、半導体装置の好適な動作を確保しつつリーク電流を実質的にゼロと呼べる
程度(例えば1×10−13A以下)にまで低減することは困難であったところ、開示す
る発明では、これを実現することが可能である。この点において、開示する発明は優れた
ものであるといえる。特に、多数の回路が集積され複雑化した回路などにおいては、たと
え各回路の待機電力が僅かであったとしても、その総和は大きなものになってしまうから
、待機電力を実質的にゼロと呼べる程度にまで低減することができるという効果は、回路
が集積化、複雑化されるほど顕著に現れるといえる。
【0042】
なお、ここでは、CMOSインバータ回路を用いた半導体装置の例について説明したが、
開示する発明の一態様はこれに限定されない。開示する発明の一態様は、非動作時の消費
電力が問題となるようないかなる回路(集積回路)に対してでも用いることが可能である
【0043】
また、上記説明は、nチャネル型のスイッチングトランジスタS1を用いる場合について
のものであるが、スイッチングトランジスタS1に、pチャネル型のトランジスタを用い
ても良いことは自明である。この場合、例えば、スイッチングトランジスタS1は、CM
OSインバータ回路のpチャネル型トランジスタと電気的に接続させるのが好適である。
【0044】
〈半導体装置の平面構成および断面構成〉
図2は、図1(A)に示す半導体装置の構成の一例である。図2(A)には、半導体装置
の断面を、図2(B)には、半導体装置の平面を、それぞれ示す。ここで、図2(A)は
図2(B)のA1−A2−A3における断面に相当する。図2(A)および図2(B)
に示される半導体装置は、下部に酸化物半導体以外の材料を用いたトランジスタ160(
CMOSインバータ回路C1を構成するトランジスタ)を有し、上部に酸化物半導体を用
いたトランジスタ162(スイッチングトランジスタS1として機能するトランジスタ)
を有するものである。なお、トランジスタ160およびトランジスタ162は、いずれも
nチャネル型トランジスタであるものとして説明するが、CMOSインバータ回路にはp
チャネル型トランジスタが併せて用いられていることはいうまでもない。また、開示する
発明の技術思想は、消費電力低減のために、酸化物半導体を用いたトランジスタをスイッ
チングトランジスタとして用いる点にあるから、半導体装置の具体的な構成をここで示す
ものに限定する必要はない。
【0045】
トランジスタ160は、半導体材料を含む基板100に設けられたチャネル形成領域11
6と、チャネル形成領域116を挟むように設けられた不純物領域114および高濃度不
純物領域120(これらをあわせて単に不純物領域とも呼ぶ)と、チャネル形成領域11
6上に設けられたゲート絶縁層108と、ゲート絶縁層108上に設けられたゲート電極
110と、不純物領域114と電気的に接続するソース電極またはドレイン電極130a
、ソース電極またはドレイン電極130bを有する。
【0046】
ここで、ゲート電極110の側面にはサイドウォール絶縁層118が設けられている。ま
た、基板100の、平面図で見てサイドウォール絶縁層118と重ならない領域には、高
濃度不純物領域120を有し、高濃度不純物領域120上には金属化合物領域124が存
在する。また、基板100上にはトランジスタ160を囲むように素子分離絶縁層106
が設けられており、トランジスタ160を覆うように、層間絶縁層126および層間絶縁
層128が設けられている。ソース電極またはドレイン電極130a、ソース電極または
ドレイン電極130bは、層間絶縁層126および層間絶縁層128に形成された開口を
通じて、金属化合物領域124と電気的に接続されている。つまり、ソース電極またはド
レイン電極130a、ソース電極またはドレイン電極130bは、金属化合物領域124
を介して高濃度不純物領域120および不純物領域114と電気的に接続されている。
【0047】
トランジスタ162は、層間絶縁層128上に設けられたゲート電極136cと、ゲート
電極136c上に設けられたゲート絶縁層138と、ゲート絶縁層138上に設けられた
酸化物半導体層140と、酸化物半導体層140上に設けられ、酸化物半導体層140と
電気的に接続されているソース電極またはドレイン電極142a、ソース電極またはドレ
イン電極142bと、を有する。
【0048】
ここで、ゲート電極136cは、層間絶縁層128上に形成された絶縁層132に、埋め
込まれるように設けられている。また、ゲート電極136cと同様に、ソース電極または
ドレイン電極130aに接して電極136aが、ソース電極またはドレイン電極130b
に接して電極136bが、それぞれ形成されている。
【0049】
また、トランジスタ162の上には、酸化物半導体層140の一部と接するように、保護
絶縁層144が設けられており、保護絶縁層144上には層間絶縁層146が設けられて
いる。ここで、保護絶縁層144および層間絶縁層146には、ソース電極またはドレイ
ン電極142a、ソース電極またはドレイン電極142bにまで達する開口が設けられて
おり、当該開口を通じて、電極150c、電極150dが、ソース電極またはドレイン電
極142a、ソース電極またはドレイン電極142bに接して形成されている。また、電
極150c、電極150dと同様に、ゲート絶縁層138、保護絶縁層144、層間絶縁
層146に設けられた開口を通じて、電極136a、電極136bに接する電極150a
、電極150bが形成されている。
【0050】
ここで、酸化物半導体層140は水素などの不純物が十分に除去され、または、十分な酸
素が供給されることにより、高純度化されているものであることが望ましい。具体的には
、酸化物半導体層140の水素濃度は5×1019atoms/cm以下、望ましくは
5×1018atoms/cm以下、より望ましくは5×1017atoms/cm
以下とする。水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠
乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層140では、
キャリア濃度が1×1012/cm未満、望ましくは、1×1011/cm未満、よ
り望ましくは1.45×1010/cm未満となる。例えば、ドレイン電圧Vdが+1
Vまたは+10Vの場合であって、ゲート電圧Vgが−5Vから−20Vの範囲では、オ
フ電流は1×10−13A以下である。また、オフ抵抗率は1×10Ω・m以上、望ま
しくは1×1010Ω・m以上となる。このように、真性化(i型化)または実質的に真
性化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ16
2を得ることができる。なお、上述の酸化物半導体層140中の水素濃度は、二次イオン
質量分析法(SIMS:Secondary Ion Mass Spectrosco
py)で測定したものである。
【0051】
また、層間絶縁層146上には絶縁層152が設けられており、当該絶縁層152に埋め
込まれるように、電極154a、電極154b、電極154cが設けられている。ここで
、電極154aは電極150aと接しており、電極154bは電極150bおよび電極1
50cと接しており、電極154cは電極150dと接している。
【0052】
つまり、図2に示される半導体装置では、トランジスタ160のソース電極またはドレイ
ン電極130bと、トランジスタ162のソース電極またはドレイン電極142aとが、
電極136b、電極150b、電極154bおよび電極150cを介して電気的に接続さ
れている。
【0053】
〈半導体装置の作製方法〉
次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめに下部のト
ランジスタ160の作製方法について図3を参照して説明し、その後、上部のトランジス
タ162の作製方法について図4および図5を参照して説明する。
【0054】
〈下部のトランジスタの作製方法〉
まず、半導体材料を含む基板100を用意する(図3(A)参照)。半導体材料を含む基
板100としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板
、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することができ
る。ここでは、半導体材料を含む基板100として、単結晶シリコン基板を用いる場合の
一例について示すものとする。なお、一般に「SOI基板」は、絶縁表面上にシリコン半
導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン
以外の材料からなる半導体層が設けられた構成の基板をも含む概念として用いる。つまり
、「SOI基板」が有する半導体層は、シリコン半導体層に限定されない。また、SOI
基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のも
のが含まれるものとする。
【0055】
基板100上には、素子分離絶縁層を形成するためのマスクとなる保護層102を形成す
る(図3(A)参照)。保護層102としては、例えば、酸化シリコンや窒化シリコン、
酸窒化シリコンなどを材料とする絶縁層を用いることができる。なお、この工程の前後に
おいて、トランジスタのしきい値電圧を制御するために、n型の導電性を付与する不純物
元素やp型の導電性を付与する不純物元素を基板100に添加してもよい。半導体がシリ
コンの場合、n型の導電性を付与する不純物としては、例えば、リンや砒素などを用いる
ことができる。また、p型の導電性を付与する不純物としては、例えば、硼素、アルミニ
ウム、ガリウムなどを用いることができる。
【0056】
次に、上記の保護層102をマスクとしてエッチングを行い、保護層102に覆われてい
ない領域(露出している領域)の基板100の一部を除去する。これにより分離された半
導体領域104が形成される(図3(B)参照)。当該エッチングには、ドライエッチン
グを用いるのが好適であるが、ウェットエッチングを用いても良い。エッチングガスやエ
ッチング液については被エッチング材料に応じて適宜選択することができる。
【0057】
次に、半導体領域104を覆うように絶縁層を形成し、半導体領域104に重畳する領域
の絶縁層を選択的に除去することで、素子分離絶縁層106を形成する(図3(B)参照
)。当該絶縁層は、酸化シリコンや窒化シリコン、酸窒化シリコンなどを用いて形成され
る。絶縁層の除去方法としては、CMPなどの研磨処理やエッチング処理などがあるが、
そのいずれを用いても良い。なお、半導体領域104の形成後、または、素子分離絶縁層
106の形成後には、上記保護層102を除去する。
【0058】
次に、半導体領域104上に絶縁層を形成し、当該絶縁層上に導電材料を含む層を形成す
る。
【0059】
絶縁層は後のゲート絶縁層となるものであり、CVD法やスパッタ法等を用いて得られる
酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸
化タンタル等を含む膜の単層構造または積層構造とすると良い。他に、高密度プラズマ処
理や熱酸化処理によって、半導体領域104の表面を酸化、窒化させることにより、上記
絶縁層を形成してもよい。高密度プラズマ処理は、例えば、He、Ar、Kr、Xeなど
の希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを用いて行うこと
ができる。また、絶縁層の厚さは特に限定されないが、例えば、1nm以上100nm以
下とすることができる。
【0060】
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料
を用いて形成することができる。また、導電材料を含む多結晶シリコンなどの半導体材料
を用いて、導電材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、C
VD法、スパッタ法、スピンコート法などの各種成膜方法を用いることができる。なお、
本実施の形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について
示すものとする。
【0061】
その後、絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層108
、ゲート電極110を形成する(図3(C)参照)。
【0062】
次に、ゲート電極110を覆う絶縁層112を形成する(図3(C)参照)。そして、半
導体領域104にリン(P)やヒ素(As)などを添加して、基板100との浅い接合深
さの不純物領域114を形成する(図3(C)参照)。なお、ここではn型トランジスタ
を形成するためにリンやヒ素を添加しているが、p型トランジスタを形成する場合には、
硼素(B)やアルミニウム(Al)などの不純物元素を添加すればよい。上記不純物領域
114の形成により、半導体領域104のゲート絶縁層108下部には、チャネル形成領
域116が形成される(図3(C)参照)。ここで、添加する不純物の濃度は適宜設定す
ることができるが、半導体素子が高度に微細化される場合には、その濃度を高くすること
が望ましい。また、ここでは、絶縁層112を形成した後に不純物領域114を形成する
工程を採用しているが、不純物領域114を形成した後に絶縁層112を形成する工程と
しても良い。
【0063】
次に、サイドウォール絶縁層118を形成する(図3(D)参照)。サイドウォール絶縁
層118は、絶縁層112を覆うように絶縁層を形成した後に、当該絶縁層に異方性の高
いエッチング処理を適用することで、自己整合的に形成することができる。また、この際
に、絶縁層112を部分的にエッチングして、ゲート電極110の上面と、不純物領域1
14の上面を露出させると良い。
【0064】
次に、ゲート電極110、不純物領域114、サイドウォール絶縁層118等を覆うよう
に、絶縁層を形成する。そして、当該絶縁層が不純物領域114と接する領域に、リン(
P)やヒ素(As)などを添加して、高濃度不純物領域120を形成する(図3(E)参
照)。その後、上記絶縁層を除去し、ゲート電極110、サイドウォール絶縁層118、
高濃度不純物領域120等を覆うように金属層122を形成する(図3(E)参照)。当
該金属層122は、真空蒸着法やスパッタ法、スピンコート法などの各種成膜方法を用い
て形成することができる。金属層122は、半導体領域104を構成する半導体材料と反
応して低抵抗な金属化合物となる金属材料を用いて形成することが望ましい。このような
金属材料としては、例えば、チタン、タンタル、タングステン、ニッケル、コバルト、白
金等がある。
【0065】
次に、熱処理を施して、上記金属層122と半導体材料とを反応させる。これにより、高
濃度不純物領域120に接する金属化合物領域124が形成される(図3(F)参照)。
なお、ゲート電極110として多結晶シリコンなどを用いる場合には、ゲート電極110
の金属層122と接触する部分にも、金属化合物領域が形成されることになる。
【0066】
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができ
る。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応
の制御性を向上させるためには、ごく短時間の熱処理を実現できる方法を用いることが望
ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成され
るものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成するこ
とで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物
領域124を形成した後には、金属層122は除去する。
【0067】
次に、上述の工程により形成された各構成を覆うように、層間絶縁層126、層間絶縁層
128を形成する(図3(G)参照)。層間絶縁層126や層間絶縁層128は、酸化シ
リコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タン
タル等の無機絶縁材料を含む材料を用いて形成することができる。また、ポリイミド、ア
クリル等の有機絶縁材料を用いて形成することも可能である。なお、ここでは、層間絶縁
層126と層間絶縁層128の二層構造としているが、層間絶縁層の構成はこれに限定さ
れない。層間絶縁層128の形成後には、その表面を、CMPやエッチング処理などによ
って平坦化しておくことが望ましい。
【0068】
その後、上記層間絶縁層に、金属化合物領域124にまで達する開口を形成し、当該開口
に、ソース電極またはドレイン電極130a、ソース電極またはドレイン電極130bを
形成する(図3(H)参照)。ソース電極またはドレイン電極130aやソース電極また
はドレイン電極130bは、例えば、開口を含む領域にPVD法やCVD法などを用いて
導電層を形成した後、エッチング処理やCMPといった方法を用いて、上記導電層の一部
を除去することにより形成することができる。
【0069】
なお、上記導電層の一部を除去してソース電極またはドレイン電極130aやソース電極
またはドレイン電極130bを形成する際には、その表面が平坦になるように加工するこ
とが望ましい。例えば、開口を含む領域にチタン膜や窒化チタン膜を薄く形成した後に、
開口に埋め込むようにタングステン膜を形成する場合には、その後のCMPによって、不
要なタングステン膜、チタン膜、窒化チタン膜などを除去すると共に、その表面の平坦性
を向上させることができる。このように、ソース電極またはドレイン電極130a、ソー
ス電極またはドレイン電極130bを含む表面を平坦化することにより、後の工程におい
て、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
【0070】
なお、ここでは、金属化合物領域124と接触するソース電極またはドレイン電極130
aやソース電極またはドレイン電極130bのみを示しているが、この工程において、ゲ
ート電極110と接触する電極などをあわせて形成することができる。ソース電極または
ドレイン電極130a、ソース電極またはドレイン電極130bとして用いることができ
る材料について特に限定はなく、各種導電材料を用いることができる。例えば、モリブデ
ン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジ
ウムなどの導電性材料を用いることができる。
【0071】
以上により、半導体材料を含む基板100を用いたトランジスタ160が形成される。な
お、上記工程の後には、さらに電極や配線、絶縁層などを形成しても良い。配線の構造と
して、層間絶縁層および導電層の積層構造でなる多層配線構造を採用することにより、高
度に集積化した半導体装置を提供することができる。
【0072】
〈上部のトランジスタの作製方法〉
次に、図4および図5を用いて、層間絶縁層128上にトランジスタ162を作製する工
程について説明する。なお、図4および図5は、層間絶縁層128上の各種電極や、トラ
ンジスタ162などの作製工程を示すものであるから、トランジスタ162の下部に存在
するトランジスタ160等については省略している。
【0073】
まず、層間絶縁層128、ソース電極またはドレイン電極130a、ソース電極またはド
レイン電極130b上に絶縁層132を形成する(図4(A)参照)。絶縁層132はP
VD法やCVD法などを用いて形成することができる。また、酸化シリコン、酸窒化シリ
コン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材
料を含む材料を用いて形成することができる。
【0074】
次に、絶縁層132に対し、ソース電極またはドレイン電極130a、ソース電極または
ドレイン電極130bにまで達する開口を形成する。この際、後にゲート電極136cが
形成される領域にも併せて開口を形成する。そして、上記開口に埋め込むように、導電層
134を形成する(図4(B)参照)。上記開口はマスクを用いたエッチングなどの方法
で形成することができる。当該マスクは、フォトマスクを用いた露光などの方法によって
形成することが可能である。エッチングとしてはウェットエッチング、ドライエッチング
のいずれを用いても良いが、微細加工の観点からは、ドライエッチングを用いることが好
適である。導電層134の形成は、PVD法やCVD法などの成膜法を用いて行うことが
できる。導電層134の形成に用いることができる材料としては、モリブデン、チタン、
クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導
電性材料や、これらの合金、化合物(例えば窒化物)などが挙げられる。
【0075】
より具体的には、例えば、開口を含む領域にPVD法によりチタン膜を薄く形成し、CV
D法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形
成する方法を適用することができる。ここで、PVD法により形成されるチタン膜は、被
形成面の酸化膜(自然酸化膜など)を還元し、下部電極(ここではソース電極またはドレ
イン電極130a、ソース電極またはドレイン電極130bなど)との接触抵抗を低減さ
せる機能を有する。また、その後に形成される窒化チタン膜は、導電性材料の拡散を抑制
するバリア機能を備える。また、チタンや、窒化チタンなどによるバリア膜を形成した後
に、メッキ法により銅膜を形成してもよい。
【0076】
導電層134を形成した後には、エッチング処理やCMPといった方法を用いて導電層1
34の一部を除去し、絶縁層132を露出させて、電極136a、電極136b、ゲート
電極136cを形成する(図4(C)参照)。なお、上記導電層134の一部を除去して
電極136a、電極136b、ゲート電極136cを形成する際には、表面が平坦になる
ように加工することが望ましい。このように、絶縁層132、電極136a、電極136
b、ゲート電極136cの表面を平坦化することにより、後の工程において、良好な電極
、配線、絶縁層、半導体層などを形成することが可能となる。
【0077】
次に、絶縁層132、電極136a、電極136b、ゲート電極136cを覆うように、
ゲート絶縁層138を形成する(図4(D)参照)。ゲート絶縁層138は、CVD法や
スパッタ法等を用いて形成することができる。また、ゲート絶縁層138は、酸化シリコ
ン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル
などを含むように形成するのが好適である。なお、ゲート絶縁層138は、単層構造とし
ても良いし、積層構造としても良い。ゲート絶縁層138の厚さは特に限定されないが、
例えば、10nm以上500nm以下とすることができる。積層構造の場合は、例えば、
膜厚50nm以上200nm以下の第1のゲート絶縁層と、第1のゲート絶縁層上の膜厚
5nm以上300nm以下の第2のゲート絶縁層の積層とすると好適である。
【0078】
なお、不純物を除去することにより真性化または実質的に真性化された酸化物半導体(高
純度化された酸化物半導体)は、界面準位や界面電荷に対して極めて敏感であるため、こ
のような酸化物半導体を酸化物半導体層に用いる場合には、ゲート絶縁層との界面が重要
になる。このため、高純度化された酸化物半導体層に接するゲート絶縁層138には、高
い品質が要求されることになる。
【0079】
例えば、μ波(2.45GHz)を用いた高密度プラズマCVD法は、緻密で絶縁耐圧の
高い高品質なゲート絶縁層138を形成できる点で好適である。高純度化された酸化物半
導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良
好なものとすることができるからである。
【0080】
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、高純度化された
酸化物半導体層を用いる場合であっても、スパッタ法やプラズマCVD法など他の方法を
適用することができる。また、形成後の熱処理によって、膜質や酸化物半導体層との界面
特性が改質される絶縁層を適用しても良い。いずれにしても、膜質が良好であると共に、
酸化物半導体層との界面準位を低減できるゲート絶縁層138を形成すれば良い。
【0081】
次いで、ゲート絶縁層138上に、酸化物半導体層を形成し、マスクを用いたエッチング
などの方法によって該酸化物半導体層を加工して、島状の酸化物半導体層140を形成す
る(図4(E)参照)。
【0082】
酸化物半導体層の成膜は、スパッタ法を用いて行うのが好ましい。酸化物半導体層は、四
元系金属酸化物であるIn−Sn−Ga−Zn−O系や、三元系金属酸化物であるIn−
Ga−Zn−O系、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Z
n−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系や、二元系金属酸化物であ
るIn−Zn−O系、Sn−Zn−O系、Al−Zn−O系、Zn−Mg−O系、Sn−
Mg−O系、In−Mg−O系や、単元系金属酸化物であるIn−O系、Sn−O系、Z
n−O系などを用いて成膜することができる。なお、金属酸化物中にシリコンを添加して
も良い。例えば、SiOを2重量%以上10重量%以下含むターゲットを用いて酸化物
半導体層を形成しても良い。
【0083】
中でも、In−Ga−Zn−O系の金属酸化物を用いることにより、無電界時の抵抗が十
分に高くオフ電流が十分に小さい半導体装置、また、電界効果移動度が高い半導体装置を
形成することができる。よって、In−Ga−Zn−O系の金属酸化物は、半導体装置に
用いる半導体材料として好適である。
【0084】
In−Ga−Zn−O系の金属酸化物の代表例としては、InGaO(ZnO)(m
>0)で表記されるものがある。また、Gaに代えてMを用い、InMO(ZnO)
(m>0)のように表記される金属酸化物がある。ここで、Mは、ガリウム(Ga)、ア
ルミニウム(Al)、鉄(Fe)、ニッケル(Ni)、マンガン(Mn)、コバルト(C
o)などから選ばれた一の金属元素または複数の金属元素を示す。例えば、Mとしては、
Ga、GaおよびAl、GaおよびFe、GaおよびNi、GaおよびMn、Gaおよび
Coなどを適用することができる。なお、上述の組成は結晶構造から導き出されるもので
あり、あくまでも一例に過ぎないことを付記する。
【0085】
本実施の形態では、酸化物半導体層を、In−Ga−Zn−O系の酸化物半導体成膜用タ
ーゲットを用いるスパッタ法により形成することとする。
【0086】
酸化物半導体層の成膜は、減圧状態に保持された処理室内に基板を保持し、基板温度を、
好ましくは100℃以上600℃以下、より好ましくは200℃以上400℃以下として
行う。ここで、基板を加熱しながら酸化物半導体層を成膜することにより、酸化物半導体
層に含まれる不純物濃度を低減することができ、スパッタによる酸化物半導体層の損傷を
軽減することができる。
【0087】
そして、処理室内の残留水分を除去しつつ水素や水などが除去されたスパッタガスを導入
し、金属酸化物をターゲットとして酸化物半導体層を成膜する。酸化物半導体層の成膜雰
囲気は、希ガス(代表的にはアルゴン)雰囲気、酸素雰囲気、または、希ガス(代表的に
はアルゴン)と酸素との混合雰囲気とするのが好適である。具体的には、例えば、水素、
水、水酸基、水素化物などの不純物の濃度が数ppm程度(望ましくは数ppb程度)に
まで除去された高純度ガス雰囲気とするのが好適である。
【0088】
ここで、処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好
ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用い
ることができる。また、排気手段としては、ターボポンプにコールドトラップを加えたも
のであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水(
O)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気
されるため、当該成膜室で形成した酸化物半導体層に含まれる不純物の濃度を低減できる
【0089】
酸化物半導体層の厚さは、2nm以上200nm以下、好ましくは5nm以上30nm以
下となるように成膜する。なお、適用する酸化物半導体材料により適切な厚さは異なるか
ら、その厚さは用いる材料に応じて適宜選択すればよい。
【0090】
また、酸化物半導体層の成膜においてパルス直流(DC)電源を用いることにより、成膜
時に発生する粉状物質(パーティクル、ゴミともいう)を軽減でき、且つ膜厚分布も均一
とすることができる。
【0091】
なお、酸化物半導体層のスパッタ成膜条件としては、例えば、基板とターゲットの間との
距離が170mm、圧力が0.4Pa、直流(DC)電力が0.5kW、雰囲気が酸素(
酸素流量比率100%)雰囲気、といった条件を適用することができる。
【0092】
なお、酸化物半導体層をスパッタ法により形成する前には、アルゴンガスを導入してプラ
ズマを発生させる逆スパッタを行い、ゲート絶縁層138の表面に付着しているゴミを除
去するのが好適である。ここで、逆スパッタとは、通常のスパッタにおいては、スパッタ
ターゲットにイオンを衝突させるところ、逆に、処理表面にイオンを衝突させることによ
ってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては
、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、基板付近にプラズマを生成す
る方法などがある。なお、アルゴン雰囲気に代えて窒素雰囲気、ヘリウム雰囲気、酸素雰
囲気などを用いても良い。
【0093】
上記酸化物半導体層のエッチングには、ドライエッチング、ウェットエッチングのいずれ
を用いても良い。もちろん、両方を組み合わせて用いることもできる。所望の形状にエッ
チングできるよう、材料に合わせてエッチング条件(エッチングガスやエッチング液、エ
ッチング時間、温度等)を適宜設定すればよい。
【0094】
ドライエッチングに用いるエッチングガスには、例えば、塩素を含むガス(塩素系ガス、
例えば塩素(Cl)、三塩化硼素(BCl)、四塩化珪素(SiCl)、四塩化炭
素(CCl)など)などがある。また、フッ素を含むガス(フッ素系ガス、例えば四弗
化炭素(CF)、六弗化硫黄(SF)、三弗化窒素(NF)、トリフルオロメタン
(CHF)など)、臭化水素(HBr)、酸素(O)、これらのガスにヘリウム(H
e)やアルゴン(Ar)などの希ガスを添加したガス、などを用いても良い。
【0095】
ドライエッチング法としては、平行平板型RIE(Reactive Ion Etch
ing)法や、ICP(Inductively Coupled Plasma:誘導
結合型プラズマ)エッチング法を用いることができる。所望の形状にエッチングできるよ
うに、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される
電力量、基板側の電極温度等)は適宜設定する。
【0096】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ITO07N(関東化学社製)などのエッチング液を用い
てもよい。
【0097】
次いで、酸化物半導体層に第1の熱処理を行うことが望ましい。この第1の熱処理によっ
て酸化物半導体層の脱水化または脱水素化を行うことができる。第1の熱処理の温度は、
300℃以上750℃以下、好ましくは400℃以上700℃以下とする。例えば、抵抗
発熱体などを用いた電気炉に基板を導入し、酸化物半導体層140に対して窒素雰囲気下
450℃において1時間の熱処理を行う。この間、酸化物半導体層140は、大気に触れ
ないようにし、水素(水などを含む)の再混入が行われないようにする。
【0098】
なお、熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または
熱輻射によって、被処理物を加熱する装置であっても良い。例えば、LRTA(Lamp
Rapid Thermal Anneal)装置、GRTA(Gas Rapid
Thermal Anneal)装置等のRTA(Rapid Thermal Ann
eal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置で
ある。GRTA装置は、高温のガスを用いて熱処理を行う装置である。気体としては、ア
ルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性
気体が用いられる。
【0099】
例えば、第1の熱処理として、650℃〜700℃の高温に加熱した不活性ガス中に基板
を投入し、数分間加熱した後、当該不活性ガス中から基板を取り出すGRTA処理を行っ
てもよい。GRTA処理を用いると短時間での高温熱処理が可能となる。また、短時間の
熱処理であるため、ガラス基板などの耐熱性が低い基板を用いる場合において、基板の歪
み点を超える温度条件であっても適用が可能となる。
【0100】
なお、第1の熱処理は、窒素、または希ガス(ヘリウム、ネオン、アルゴン等)を主成分
とする雰囲気であって、水素や水などが含まれない雰囲気で行うことが望ましい。例えば
、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、
6N(99.9999%)以上、好ましくは7N(99.99999%)以上(すなわち
、不純物濃度が1ppm以下、好ましくは0.1ppm以下)とする。
【0101】
第1の熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層が結晶化
し、結晶を含む半導体層となる場合がある。また、第1の熱処理の条件、または酸化物半
導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体層となる場合もある
【0102】
また、非晶質の表面に結晶層を設けることで、酸化物半導体層の電気的特性を変化させる
ことも可能である。例えば、電気的異方性を有する結晶粒が配向した結晶層を形成するこ
とで、酸化物半導体層の電気的特性を変化させることができる。このような結晶層は、そ
の形状から、板状結晶と呼ばれることもある。
【0103】
酸化物半導体層140に対する第1の熱処理は、島状の酸化物半導体層140に加工する
前の酸化物半導体層に行うこともできる。その場合には、第1の熱処理後に、加熱装置か
ら基板を取り出し、フォトリソグラフィ工程を行うことになる。
【0104】
なお、上記第1の熱処理は、酸化物半導体層140に対する脱水素化(脱水化)の効果が
あるから、脱水素化処理(脱水化処理)などと呼ぶこともできる。このような処理は、酸
化物半導体層の形成後、酸化物半導体層140上にソース電極またはドレイン電極を積層
させた後、ソース電極またはドレイン電極上に保護絶縁層を形成した後、などのタイミン
グにおいて行うことが可能である。また、このような処理は、一回に限らず複数回行って
も良い。
【0105】
また、成膜雰囲気の制御などによって、水素が十分に低減された酸化物半導体層を得るこ
とができる場合などには、第1の熱処理は省略することも可能である。
【0106】
次に、酸化物半導体層140に接するように、ソース電極またはドレイン電極142a、
ソース電極またはドレイン電極142bを形成する(図4(F)参照)。ソース電極また
はドレイン電極142a、ソース電極またはドレイン電極142bは、酸化物半導体層1
40を覆うように導電層を形成した後、当該導電層を選択的にエッチングすることにより
形成することができる。なお、材料およびエッチング条件によっては、当該工程において
、酸化物半導体層140の一部がエッチングされ、溝部(凹部)を有する酸化物半導体層
となることもある。
【0107】
導電層は、スパッタ法をはじめとするPVD法や、プラズマCVD法などのCVD法を用
いて形成することができる。また、導電層の材料としては、アルミニウム、クロム、銅、
タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分
とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウ
ム、トリウムから選択されたいずれか一または複数の材料を用いてもよい。また、アルミ
ニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジ
ウムから選ばれた元素を単数、または複数組み合わせた材料を用いてもよい。導電層は、
単層構造であっても良いし、2層以上の積層構造としてもよい。例えば、シリコンを含む
アルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された2層構造、チタン
膜とアルミニウム膜とチタン膜とが積層された3層構造などが挙げられる。
【0108】
また、導電層は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物とし
ては酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化
インジウム酸化スズ合金(In―SnO、ITOと略記する場合がある)、酸化
インジウム酸化亜鉛合金(In―ZnO)、または、これらの金属酸化物材料にシ
リコン若しくは酸化シリコンを含有させたものを用いることができる。
【0109】
トランジスタのチャネル長(L)は、ソース電極またはドレイン電極142aの下端部と
、ソース電極またはドレイン電極142bの下端部との間隔によって決定される。チャネ
ル長(L)が25nm未満において露光を行う場合には、数nm〜数10nmと極めて波
長が短い超紫外線(Extreme Ultraviolet)を用いてエッチング用マ
スク形成の露光を行うと良い。超紫外線による露光は、解像度が高く焦点深度も大きい。
従って、形成されるトランジスタのチャネル長(L)を10nm以上1000nm以下と
することも可能であり、回路の動作速度を高めると共に消費電力の低減を図ることができ
る。
【0110】
なお、上述の工程の後には、NO、N、またはArなどのガスを用いたプラズマ処理
を行うのが望ましい。当該プラズマ処理によって、露出している酸化物半導体層の表面に
付着した水などが除去される。また、酸素とアルゴンの混合ガスなど、酸素を含有するガ
スを用いたプラズマ処理を行ってもよい。これによって酸化物半導体層に酸素を供給し、
酸素欠乏に起因するエネルギーギャップ中の欠陥準位を低減することが可能である。
【0111】
次に、大気に触れさせることなく、酸化物半導体層140の一部に接する保護絶縁層14
4を形成する(図4(G)参照)。
【0112】
保護絶縁層144は、スパッタ法など、保護絶縁層144に水素や水などの不純物を混入
させない方法を適宜用いて形成することができる。また、その厚さは、1nm以上とする
。保護絶縁層144に用いることができる材料としては、酸化シリコン、窒化シリコン、
酸窒化シリコンなどがある。また、その構造は、単層構造としても良いし、積層構造とし
ても良い。保護絶縁層144を形成する際の基板温度は、室温以上300℃以下とするの
が好ましく、雰囲気は、希ガス(代表的にはアルゴン)雰囲気、酸素雰囲気、または希ガ
ス(代表的にはアルゴン)と酸素の混合雰囲気とするのが好適である。
【0113】
保護絶縁層144に水素が含まれると、その水素の酸化物半導体層140への侵入や、水
素による酸化物半導体層140中の酸素の引き抜き、などが生じ、酸化物半導体層140
のバックチャネル側が低抵抗化してしまい、寄生チャネルが形成されるおそれがある。よ
って、保護絶縁層144はできるだけ水素を含まないように、形成方法においては水素を
用いないことが望ましい。
【0114】
例えば、保護絶縁層144をスパッタ法により形成する場合、スパッタガスとしては、水
素、水、水酸基、水素化物などの不純物の濃度が数ppm程度(望ましくは数ppb程度
)にまで除去された高純度ガスを用いる。また、処理室内の残留水分は除去しておくこと
が望ましい。
【0115】
本実施の形態では、保護絶縁層144として酸化シリコンを含む絶縁層を、スパッタ法に
よって形成する。
【0116】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の熱処理(好ましくは20
0℃以上400℃以下、例えば250℃以上350℃以下)を行うのが望ましい。例えば
、窒素雰囲気下で250℃、1時間の第2の熱処理を行う。第2の熱処理を行うと、トラ
ンジスタの電気的特性のばらつきを低減することができる。また、第2の熱処理によって
、酸素を含む絶縁層から酸化物半導体層に酸素を供給し、酸素欠乏に起因するエネルギー
ギャップ中の欠陥準位を低減することも可能である。なお、第2の熱処理の雰囲気は、上
記に限らず、大気雰囲気などとしても良い。ただし、その場合には、酸化物半導体層中に
水素が混入しないよう、水素や水などを除去した雰囲気とすることが望ましい。また、第
2の熱処理は、必須の工程ではないから省略しても良い。
【0117】
次に、保護絶縁層144上に、層間絶縁層146を形成する(図5(A)参照)。層間絶
縁層146はPVD法やCVD法などを用いて形成することができる。また、酸化シリコ
ン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル
等の無機絶縁材料を含む材料を用いて形成することができる。層間絶縁層146の形成後
には、その表面を、CMPやエッチングなどの方法によって平坦化しておくことが望まし
い。
【0118】
次に、層間絶縁層146、保護絶縁層144、およびゲート絶縁層138に対し、電極1
36a、電極136b、ソース電極またはドレイン電極142a、ソース電極またはドレ
イン電極142bにまで達する開口を形成し、当該開口に埋め込むように導電層148を
形成する(図5(B)参照)。上記開口はマスクを用いたエッチングなどの方法で形成す
ることができる。当該マスクは、フォトマスクを用いた露光などの方法によって形成する
ことが可能である。エッチングとしてはウェットエッチング、ドライエッチングのいずれ
を用いても良いが、微細加工の観点からは、ドライエッチングを用いることが好適である
。導電層148に用いる材料や導電層148の形成方法などは、導電層134の場合と同
様であるから、導電層134についての記載を参酌することができる。
【0119】
導電層148を形成した後には、エッチングやCMPといった方法を用いて導電層148
の一部を除去し、層間絶縁層146を露出させて、電極150a、電極150b、電極1
50c、電極150dを形成する(図5(C)参照)。なお、上記導電層148の一部を
除去して電極150a、電極150b、電極150c、電極150dを形成する際には、
表面が平坦になるように加工することが望ましい。このように、層間絶縁層146、電極
150a、電極150b、電極150c、電極150dの表面を平坦化することにより、
後の工程において、良好な電極、配線、絶縁層、半導体層などを形成することが可能とな
る。
【0120】
その後、絶縁層152を形成し、絶縁層152に、電極150a、電極150b、電極1
50c、電極150dにまで達する開口を形成する。そして、当該開口に埋め込むように
導電層を形成した後、エッチングやCMPなどの方法を用いて導電層の一部を除去し、絶
縁層152を露出させて、電極154a、電極154b、電極154cを形成する(図5
(D)参照)。当該工程は、電極136a、電極150a等を形成する場合と同様である
から、詳細は省略する。
【0121】
上述のような方法でトランジスタ162を作製した場合、酸化物半導体層140の水素濃
度は5×1019atoms/cm以下、望ましくは5×1018atoms/cm
以下、より望ましくは5×1017atoms/cm以下となり、また、トランジスタ
162のオフ電流は1×10−13A以下となり、オフ抵抗率は1×10Ω・m以上(
または1×1010Ω・m以上)となる。このような、水素濃度が十分に低減されて高純
度化され、酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導
体を用いることで、優れた特性のトランジスタ162を得ることができる。
【0122】
なお、本実施の形態では、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導
体を用いたトランジスタとの積層構造に係る半導体装置について説明したが、開示する発
明に用いることができる構造は、当該積層構造に限定されない。単層構造としても良いし
、2層以上の積層構造としても良い。例えば、酸化物半導体は電界効果移動度が比較的高
いため、半導体材料として酸化物半導体のみを用いた単層構造または積層構造の半導体装
置とすることが可能である。特に、結晶構造の酸化物半導体を用いる場合には、電界効果
移動度μは、μ>100cm/V・sが可能であり、酸化物半導体のみを用いた半導体
装置も現実的なものといえる。そして、この場合、ガラス基板などの基板を用いて半導体
装置を形成することが可能である。
【0123】
また、電極(配線)、絶縁層、半導体層などの配置や接続関係、配線幅、チャネル幅、チ
ャネル長、などの各種パラメータ、その他の条件については、半導体集積回路に要求され
る機能に応じて適宜変更することが可能である。例えば、半導体装置を単層構造で形成す
る場合の電極や配線などの構成は、積層構造の場合とは大きく異なる。
【0124】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【0125】
(実施の形態2)
本実施の形態では、先の実施の形態において示した半導体装置とは異なる構成の半導体装
置について、図6および図7を参照して説明する。
【0126】
〈半導体装置の回路構成および動作〉
図6には、本実施の形態に係る半導体装置の回路構成の例を示す。図6(A)は、最も簡
単なCMOS回路であるCMOSインバータ回路を用いた半導体装置の例であり、図6
B)は、CMOSインバータ回路を複数有する半導体装置の例である。
【0127】
図6に示す半導体装置と、図1に示す半導体装置との相違点は、酸化物半導体を用いたス
イッチングトランジスタS1がバックゲートを有するか否かにある。図6に示す半導体装
置では、スイッチングトランジスタS1がバックゲートを有しているため、当該バックゲ
ートの電位を制御することで、スイッチングトランジスタS1のしきい値電圧を制御する
ことができる。これにより、オフ時のリーク電流を、実質的にゼロといえる程度にまで抑
制することが容易になる。
【0128】
本実施の形態では、上述のようにスイッチングトランジスタS1がバックゲートを有して
いるため、制御端子S_IN_1、および制御端子S_IN_2の二つの制御端子が存在
する。制御端子S_IN_1には、先の実施の形態と同様、高電位または低電位が入力さ
れ、スイッチングトランジスタS1のオンとオフが切り替えられる。制御端子S_IN_
2に入力される電位は、スイッチングトランジスタS1のしきい値電圧が所望の値となる
ような電位であれば特に限定されない。一定の電位が入力されても良いし、変動する電位
が入力されても良い。また、接地電位のような電位を採用しても良い。
【0129】
その他の構成や動作などについては、先の実施の形態において示す構成と同様であるから
省略する。
【0130】
〈半導体装置の平面構成および断面構成〉
図7は、図6(A)に示す半導体装置の構成(断面)の一例である。図7に示される半導
体装置は、下部に酸化物半導体以外の材料を用いたトランジスタ160(CMOSインバ
ータ回路C1を構成するトランジスタ)を有し、上部に酸化物半導体を用いたトランジス
タ162(スイッチングトランジスタS1として機能するトランジスタ)を有する点にお
いて、図2に示される半導体装置と共通する。図2に示される半導体装置と、図7に示さ
れる半導体装置の相違点は、ゲート電極136cに加え、ゲート電極145を有するか否
かである。
【0131】
各構成要素の詳細などは、先の実施の形態において示した半導体装置と同様である。保護
絶縁層144上の酸化物半導体層140と重畳する領域に設けられたゲート電極145は
、トランジスタ162のしきい値電圧を制御するための電界を生じさせる機能を有する。
これにより、トランジスタ162のオフ時のリーク電流を、実質的にゼロといえる程度に
まで抑制することが容易になる。なお、ここでは、ゲート電極136cによってトランジ
スタ162のオンとオフを切り替え、ゲート電極145によってしきい値電圧を制御する
構成としているが、これらの役割は入れ替えることが可能である。また、保護絶縁層14
4は、ゲート絶縁層としての機能を併せ持つことになる。
【0132】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
【0133】
(実施の形態3)
本実施の形態では、開示する発明の別の一態様である集積化された半導体装置について、
図8を参照して以下に説明する。
【0134】
図8に、先の実施の形態(例えば実施の形態1)に示す半導体装置の変形例である集積化
された半導体装置170を示す。集積化された半導体装置170の具体例としては、CP
UやMPUなどがある。
【0135】
半導体装置170は、回路ブロック171〜回路ブロック174等の複数の回路ブロック
で構成されている。また、それぞれの回路ブロックは、スイッチング素子181、スイッ
チング素子182等の酸化物半導体を少なくとも一部に用いた素子を介して、それぞれ電
気的に接続されている。
【0136】
回路ブロック171〜回路ブロック174には、例えば、上述のCMOSインバータ回路
C1〜Cnなどを含む集積化された回路を適用することができる。また、DRAMをはじ
めとするメモリ回路などを適用しても良い。各回路ブロックには、要求に応じて適切な機
能を与えることが必要である。
【0137】
スイッチング素子181、スイッチング素子182には、例えば、上述のスイッチングト
ランジスタS1などを適用することができる。スイッチング素子181、スイッチング素
子182は、酸化物半導体、特に、高純度化された酸化物半導体を少なくとも一部に用い
て形成することが好ましい。
【0138】
なお、図8に示す半導体装置170は、その構成を簡略化して示した一例にすぎず、実際
はその用途によって多種多様な構成をとる。
【0139】
半導体装置170は、酸化物半導体、特に、高純度化された酸化物半導体を少なくとも一
部に用いて形成されており、待機電力が十分に抑制された半導体装置となっている。先の
実施の形態において説明したように、集積化され、複雑化した半導体装置では、待機電力
抑制の効果は非常に大きなものである。
【0140】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
【0141】
(実施の形態4)
次に、先の実施の形態(実施の形態1など)におけるスイッチングトランジスタS1とし
て用いることができる、酸化物半導体を用いたトランジスタの作製方法の別の一例につい
て、図9を参照して説明する。本実施の形態では、高純度化された酸化物半導体(特に非
晶質構造)を用いる場合について、詳細に説明する。なお、以下では、トップゲート型の
トランジスタを例に挙げて説明するが、トランジスタの構成をトップゲート型に限る必要
はない。
【0142】
まず、下層基板200上に絶縁層202を形成する。それから、絶縁層202上に酸化物
半導体層206を形成する(図9(A)参照)。
【0143】
例えば、下層基板200は、先の実施の形態の半導体装置(図2など)における、層間絶
縁層128より下部の構造体とすることができる。その詳細については、先の実施の形態
を参酌することができる。
【0144】
絶縁層202は下地として機能するものであり、先の実施の形態におけるゲート絶縁層1
38や保護絶縁層144などと同様に形成することができる。詳細については、先の実施
の形態を参酌すればよい。なお、絶縁層202は、できるだけ水素や水を含まないように
形成することが望ましい。
【0145】
酸化物半導体層206は、四元系金属酸化物であるIn−Sn−Ga−Zn−O系や、三
元系金属酸化物であるIn−Ga−Zn−O系、In−Sn−Zn−O系、In−Al−
Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O
系や、二元系金属酸化物であるIn−Zn−O系、Sn−Zn−O系、Al−Zn−O系
、Zn−Mg−O系、Sn−Mg−O系、In−Mg−O系や、単元系金属酸化物である
In−O系、Sn−O系、Zn−O系などを用いて形成することができる。
【0146】
中でも、In−Ga−Zn−O系の酸化物半導体材料は、無電界時の抵抗が十分に高くオ
フ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体
装置に用いる半導体材料としては好適である。
【0147】
上記酸化物半導体層は、InMO(ZnO)(m>0、且つmは自然数でない)で表
記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選
ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及び
Mn、またはGa及びCoなどがある。また、InGaZnで表される材料を用
いることができる。ここで、x、y、zは任意の数である。また、x、y、zは整数であ
る必要はなく、非整数であっても良い。なお、xは0であっても良いが、yは0でないこ
とが望ましい。例えば、当該表記は、xが0であるIn−Zn−Oを含んでいる。また、
本明細書でいうIn−Ga−Zn−Oで表記される酸化物半導体材料は、InGaO
ZnO)(m>0、且つmは自然数でない)であり、mが自然数でないことは、ICP
−MS分析や、RBS分析を用いて確認することができる。また、x=1、y=1で表記
される場合や、x=1、y=0.5で表記される場合などを含む。なお、上述の組成は結
晶構造から導き出されるものであり、あくまでも一例に過ぎないことを付記する。
【0148】
本実施の形態では、非晶質構造の酸化物半導体層206を、In−Ga−Zn−O系の酸
化物半導体成膜用ターゲットを用いるスパッタ法により形成することとする。
【0149】
In−Ga−Zn−O系の酸化物半導体層206をスパッタ法で作製するためのターゲッ
トとしては、In:Ga:Zn=1:x:y(xは0以上、yは0.5以上5以下)の組
成式で表されるものを用いればよい。例えば、In:Ga:Zn=1:1:1[atom
比](x=1、y=1)、すなわち、In:Ga:ZnO=1:1:2[m
ol比]の組成比を有するターゲットなどを用いても良い。また、In:Ga:Zn=1
:1:0.5[atom比](x=1、y=0.5)の組成比を有するターゲットや、I
n:Ga:Zn=1:1:2[atom比](x=1、y=2)の組成比を有するターゲ
ットや、In:Ga:Zn=1:0:1[atom比](x=0、y=1)の組成比を有
するターゲットを用いることもできる。
【0150】
酸化物半導体成膜用ターゲット中の金属酸化物の相対密度は80%以上、好ましくは95
%以上、さらに好ましくは99.9%以上である。相対密度の高い酸化物半導体成膜用タ
ーゲットを用いることにより、緻密な構造の酸化物半導体層206を形成することが可能
である。
【0151】
酸化物半導体層206の形成雰囲気は、希ガス(代表的にはアルゴン)雰囲気、酸素雰囲
気、または、希ガス(代表的にはアルゴン)と酸素との混合雰囲気とするのが好適である
。具体的には、例えば、水素、水、水酸基、水素化物などの不純物の濃度が数ppm程度
(望ましくは数ppb程度)にまで除去された高純度ガス雰囲気を用いるのが好適である
【0152】
酸化物半導体層206の形成の際には、例えば、減圧状態に保持された処理室内に基板を
保持し、基板の温度が100℃以上600℃以下、好ましくは200℃以上400℃以下
となるように基板を熱する。そして、処理室内の水分を除去しつつ、水素や水などが除去
されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体層206を形成する
。基板を熱しながら酸化物半導体層206を形成することにより、酸化物半導体層206
に含まれる不純物を低減することができる。また、スパッタによる酸化物半導体層206
の損傷を軽減することができる。処理室内の水分を除去するためには、吸着型の真空ポン
プを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメー
ションポンプなどを用いることができる。また、ターボポンプにコールドトラップを加え
たものを用いてもよい。クライオポンプを用いて排気することで、処理室から水素や水な
どが除去されるため、酸化物半導体層206中の不純物濃度を低減できる。
【0153】
酸化物半導体層206の形成条件としては、例えば、基板とターゲットの間との距離が1
70mm、圧力が0.4Pa、直流(DC)電力が0.5kW、雰囲気が酸素(酸素10
0%)雰囲気、またはアルゴン(アルゴン100%)雰囲気、または酸素とアルゴンの混
合雰囲気、といった条件を適用することができる。なお、パルス直流(DC)電源を用い
ると、成膜時に発生する粉状物質(パーティクル、ゴミともいう)を軽減でき、膜厚のば
らつきも小さくなるため好ましい。酸化物半導体層206の厚さは、2nm以上200n
m以下、好ましくは5nm以上30nm以下とする。ただし、適用する酸化物半導体材料
や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用
途などに応じて選択すればよい。
【0154】
なお、酸化物半導体層206をスパッタ法により形成する前には、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、絶縁層202の表面の付着物を除去するのが
好適である。ここで、逆スパッタとは、通常のスパッタにおいては、スパッタターゲット
にイオンを衝突させるところ、逆に、処理表面にイオンを衝突させることによってその表
面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては、アルゴン
雰囲気下で処理表面側に高周波電圧を印加して、基板付近にプラズマを生成する方法など
がある。なお、アルゴン雰囲気に代えて窒素雰囲気、ヘリウム雰囲気、酸素雰囲気などを
用いても良い。
【0155】
次に、マスクを用いたエッチングなどの方法によって酸化物半導体層206を加工して、
島状の酸化物半導体層206aを形成する。
【0156】
酸化物半導体層206のエッチングには、ドライエッチング、ウェットエッチングのいず
れを用いても良い。もちろん、その両方を組み合わせて用いることもできる。酸化物半導
体層を所望の形状にエッチングできるよう、材料に合わせてエッチング条件(エッチング
ガスやエッチング液、エッチング時間、温度等)は適宜設定する。詳細については、先の
実施の形態を参酌することができる。酸化物半導体層206のエッチングは、先の実施の
形態における酸化物半導体層のエッチングと同様に行うことができる。詳細については、
先の実施の形態を参酌すればよい。
【0157】
その後、酸化物半導体層206aに対して、熱処理(第1の熱処理)を行うことが望まし
い。この第1の熱処理によって酸化物半導体層206a中の、過剰な水素(水や水酸基を
含む)を除去し、酸化物半導体層の構造を整え、酸化物半導体層206a中のエネルギー
ギャップ中の欠陥準位を低減することができる。第1の熱処理の温度は、例えば、300
℃以上750℃以下、または400℃以上700℃以下とする。
【0158】
第1の熱処理は、例えば、抵抗発熱体などを用いた電気炉に下層基板200を導入し、窒
素雰囲気下、450℃、1時間の条件で行うことができる。この間、酸化物半導体層20
6aは大気に触れないようにし、水や水素の混入が生じないようにする。
【0159】
熱処理装置は電気炉に限る必要はなく、加熱されたガスなどの媒体からの熱伝導、または
熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、LRTA(Lamp
Rapid Thermal Anneal)装置、GRTA(Gas Rapid
Thermal Anneal)装置等のRTA(Rapid Thermal Ann
eal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置で
ある。GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、ア
ルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性
気体が用いられる。
【0160】
例えば、第1の熱処理として、650℃〜700℃の不活性ガス雰囲気中に基板を投入し
、数分間熱した後、当該不活性ガス雰囲気から基板を取り出すGRTA処理を行ってもよ
い。GRTA処理を用いると短時間での高温熱処理が可能となる。また、短時間の熱処理
であるため、基板の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理
中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第
1の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減す
ることができるためである。
【0161】
なお、不活性ガス雰囲気としては、窒素、または希ガス(ヘリウム、ネオン、アルゴン等
)を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上(
すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下)とする。
【0162】
いずれにしても、第1の熱処理によって不純物を低減し、i型化または実質的にi型化さ
れた酸化物半導体層206aを形成することで、極めて優れた特性のトランジスタを実現
することができる。
【0163】
なお、第1の熱処理は、島状の酸化物半導体層206aに加工する前の酸化物半導体層2
06に行うこともできる。その場合には、第1の熱処理後に、加熱装置から下層基板20
0を取り出し、フォトリソグラフィ工程を行うことになる。
【0164】
第1の熱処理には水素や水を除去する効果があるから、第1の熱処理を、脱水化処理、脱
水素化処理などと呼ぶこともできる。当該脱水化処理、脱水素化処理は、酸化物半導体層
の形成後、酸化物半導体層206a上にソース電極またはドレイン電極を積層させた後、
などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱水素
化処理は、一回に限らず複数回行っても良い。
【0165】
次に、酸化物半導体層206aに接するように導電層を形成する。そして、導電層を選択
的にエッチングして、ソース電極またはドレイン電極208a、ソース電極またはドレイ
ン電極208bを形成する(図9(B)参照)。当該工程は、先の実施の形態のソース電
極またはドレイン電極142aなどに関する工程と同様である。詳細については、先の実
施の形態を参酌することができる。
【0166】
次に、酸化物半導体層206aの一部に接するゲート絶縁層212を形成する。(図9
C)参照)。詳細については、先の実施の形態のゲート絶縁層138に関する記載を参酌
することができる。
【0167】
ゲート絶縁層212の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第2の熱
処理を行うのが望ましい。第2の熱処理の温度は、200℃以上450℃以下、望ましく
は250℃以上350℃以下である。例えば、窒素雰囲気下で250℃、1時間の第2の
熱処理を行えばよい。第2の熱処理を行うことによって、トランジスタの電気的特性のば
らつきを低減することができる。また、ゲート絶縁層212が酸素を含む場合、酸化物半
導体層206aに酸素を供給し、該酸化物半導体層206aの酸素欠損を補填して、i型
(真性半導体)またはi型に限りなく近い酸化物半導体層を形成することもできる。
【0168】
なお、本実施の形態では、ゲート絶縁層212の形成後に第2の熱処理を行っているが、
第2の熱処理のタイミングはこれに特に限定されない。
【0169】
次に、ゲート絶縁層212上の酸化物半導体層206aと重畳する領域にゲート電極21
4を形成する(図9(D)参照)。ゲート電極214は、ゲート絶縁層212上に導電層
を形成した後に、当該導電層を選択的にパターニングすることによって形成することがで
きる。詳細については、先の実施の形態のゲート電極136cやゲート電極145に関す
る記載を参酌することができる。
【0170】
次に、ゲート絶縁層212およびゲート電極214上に、層間絶縁層216および層間絶
縁層218を形成する(図9(E)参照)。層間絶縁層216および層間絶縁層218は
、PVD法やCVD法などを用いて形成することができる。また、酸化シリコン、酸窒化
シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶
縁材料を含む材料を用いて形成することができる。なお、本実施の形態では、層間絶縁層
216と層間絶縁層218の積層構造としているが、開示する発明の一態様はこれに限定
されない。1層としても良いし、2層以上の積層構造としても良い。
【0171】
なお、上記層間絶縁層218は、その表面が平坦になるように形成することが望ましい。
表面が平坦になるように層間絶縁層218を形成することで、層間絶縁層218上に、電
極や配線などを好適に形成することができるためである。
【0172】
以上により、高純度化された酸化物半導体層206aを用いたトランジスタ250が完成
する。
【0173】
図9(E)に示すトランジスタ250は、下層基板200上に絶縁層202を介して設け
られた酸化物半導体層206aと、酸化物半導体層206aと電気的に接続するソース電
極またはドレイン電極208a、ソース電極またはドレイン電極208bと、酸化物半導
体層206a、ソース電極またはドレイン電極208a、ソース電極またはドレイン電極
208bを覆うゲート絶縁層212と、ゲート絶縁層212上のゲート電極214と、ゲ
ート絶縁層212およびゲート電極214上の層間絶縁層216と、層間絶縁層216上
の層間絶縁層218とを有する。
【0174】
本実施の形態において示すトランジスタ250では、酸化物半導体層206aが高純度化
されているため、その水素濃度は、5×1019atoms/cm以下、望ましくは5
×1018atoms/cm以下、より望ましくは5×1017atoms/cm
下となる。また、酸化物半導体層206aのキャリア密度は、一般的なシリコンウェハに
おけるキャリア密度(1×1014/cm程度)と比較して、十分に小さい値(例えば
、1×1012/cm未満、より好ましくは、1.45×1010/cm未満)をと
る。そして、これにより、オフ電流が十分に小さくなる。例えば、チャネル長が10μm
であり、酸化物半導体層の膜厚が30nmの場合において、ドレイン電圧が1V〜10V
程度の範囲である場合、オフ電流(ゲート−ソース間の電圧を0V以下としたときのドレ
イン電流)は、1×10−13A以下となる。または、室温でのオフ電流密度(オフ電流
をトランジスタのチャネル幅で除した値)は100aA(1aA(アトアンペア)は10
−18A(アンペア)を示す)/μm以下(好ましくは、10aA/μm以下、更に好ま
しくは1aA/μm以下)となる。
【0175】
なお、上述のトランジスタの特性は、オフ電流やオフ電流密度以外にも、オフ抵抗(トラ
ンジスタがオフのときの抵抗値)やオフ抵抗率(トランジスタがオフのときの抵抗率)を
用いて表現することができる。ここで、オフ抵抗Rは、オフ電流とドレイン電圧を用いて
、オームの法則から求められる値である。また、オフ抵抗率ρは、チャネル形成領域の断
面積Aとチャネル長Lを用いて、ρ=RA/Lから求められる値である。具体的には、上
述の場合、オフ抵抗率は1×10Ω・m以上(または1×1010Ω・m以上)となる
。なお、断面積Aは、酸化物半導体層の厚さd、チャネル幅Wを用いて、A=dWで表現
される。
【0176】
このように高純度化され、真性化された酸化物半導体層206aを用いることで、トラン
ジスタのオフ電流を十分に低減することができる。
【0177】
なお、本実施の形態では、先の実施の形態に示すトランジスタ162に代えて、トランジ
スタ250を用いる場合を説明したが、開示する発明をこれに限定して解釈する必要はな
い。例えば、酸化物半導体の電気特性を十分に高めることで、集積回路を構成するトラン
ジスタを含むすべてのトランジスタに酸化物半導体を用いることも可能である。そして、
このような場合には、先の実施の形態に示すように積層構造である必要もない。ただし、
良好な回路動作を実現するために、酸化物半導体を含むトランジスタの電界効果移動度μ
は、μ>100cm/V・sであることが望ましい。また、この場合、ガラス基板など
の基板を用いて半導体装置を形成することが可能である。
【0178】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【0179】
(実施の形態5)
次に、先の実施の形態(実施の形態1など)におけるスイッチングトランジスタS1とし
て用いることが可能な、酸化物半導体を用いたトランジスタの作製方法の別の一例につい
て、図10を参照して説明する。本実施の形態では、酸化物半導体層として、結晶領域を
有する第1の酸化物半導体層と、第1の酸化物半導体層の結晶領域から結晶成長させた第
2の酸化物半導体層を用いる場合について、詳細に説明する。なお、以下では、トップゲ
ート型のトランジスタを例に挙げて説明するが、トランジスタの構成をトップゲート型に
限る必要はない。
【0180】
まず、下層基板300上に絶縁層302を形成する。それから、絶縁層302上に第1の
酸化物半導体層を成膜し、第1の熱処理によって少なくとも第1の酸化物半導体層の表面
を含む領域を結晶化させて、第1の酸化物半導体層304を形成する(図10(A)参照
)。
【0181】
例えば、下層基板300は、先の実施の形態の半導体装置(図2など)における、層間絶
縁層128より下部の構造体とすることができる。その詳細については、先の実施の形態
を参酌することができる。
【0182】
絶縁層302は下地として機能するものであり、先の実施の形態におけるゲート絶縁層1
38や保護絶縁層144などと同様に形成することができる。詳細については、先の実施
の形態を参酌すればよい。なお、絶縁層302は、できるだけ水素や水を含まないように
形成することが望ましい。
【0183】
第1の酸化物半導体層304は、先の実施の形態における酸化物半導体層206と同様に
形成することができる。第1の酸化物半導体層304およびその成膜方法の詳細について
は、先の実施の形態を参酌すればよい。ただし、本実施の形態では、第1の熱処理によっ
て第1の酸化物半導体層304を意図的に結晶化させるため、結晶化が生じやすい酸化物
半導体成膜用ターゲットを用いて第1の酸化物半導体層304を形成することが望ましい
。また、第1の酸化物半導体層304の厚さは、3nm以上15nm以下とするのが望ま
しい。本実施の形態では一例として5nmの厚さとする。ただし、適用する酸化物半導体
材料や半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や
用途などに応じて選択すればよい。
【0184】
第1の熱処理の温度は、450℃以上850℃以下、好ましくは550℃以上750℃以
下とする。また、熱処理の時間は、1分以上24時間以下とすることが望ましい。また、
第1の熱処理の雰囲気は、水素や水などを含まない雰囲気とすることが望ましい。例えば
、水が十分に除去された、窒素雰囲気、酸素雰囲気、希ガス(ヘリウム、ネオン、アルゴ
ン等)雰囲気などとすることができる。
【0185】
熱処理装置は、電気炉の他、加熱されたガスなどの媒体からの熱伝導、または熱輻射によ
って、被処理物を加熱する装置を用いることができる。例えば、LRTA(Lamp R
apid Thermal Anneal)装置、GRTA(Gas Rapid Th
ermal Anneal)装置等のRTA(Rapid Thermal Annea
l)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドラン
プ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラ
ンプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である
。GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴ
ンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体
が用いられる。
【0186】
上述の第1の熱処理によって、少なくとも第1の酸化物半導体層304の表面を含む領域
が結晶化する。当該結晶領域は、第1の酸化物半導体層304の表面から、第1の酸化物
半導体層304の内部に向かって結晶成長が進行することにより形成される領域である。
なお、当該結晶領域は、平均厚さが2nm以上10nm以下の板状結晶を含む場合がある
。また、当該結晶領域は、酸化物半導体層の表面に対して垂直方向にc軸が配向する結晶
を含む場合がある。
【0187】
また、第1の熱処理によって結晶領域を形成すると共に、第1の酸化物半導体層304中
の水素(水や水酸基を含む)などを除去することが望ましい。水素などの除去を行う場合
には、純度が、6N(99.9999%)以上(即ち不純物の濃度が1ppm以下)の窒
素雰囲気、酸素雰囲気、希ガス(ヘリウム、ネオン、アルゴン等)雰囲気などにおいて第
1の熱処理を行うと良い。より望ましくは、純度が7N(99.99999%)以上(即
ち不純物の濃度が0.1ppm以下)の雰囲気である。また、HOが20ppm以下の
超乾燥空気中で、好ましくは、HOが1ppm以下の超乾燥空気中で、第1の熱処理を
行っても良い。
【0188】
また、第1の熱処理により結晶領域を形成すると共に、第1の酸化物半導体層304に酸
素を供給することが望ましい。例えば、熱処理の雰囲気を酸素雰囲気などに変更すること
で、第1の酸化物半導体層304に酸素を供給することができる。
【0189】
本実施の形態では、第1の熱処理として、窒素雰囲気下で700℃、1時間の熱処理を行
って酸化物半導体層から水素などを除去した後、雰囲気を酸素雰囲気に切り替えることで
、第1の酸化物半導体層304の内部に酸素を供給する。なお、第1の熱処理の主たる目
的は結晶領域の形成にあるから、水素などの除去や、酸素の供給を目的とする処理は別に
行うこともできる。例えば、水素などを除去するため熱処理や、酸素を供給する処理を行
った後に、結晶化のための熱処理を行うことが可能である。
【0190】
このような第1の熱処理によって、結晶領域を有し、水素(水や水酸基を含む)などが除
去され、酸素が供給された第1の酸化物半導体層304が得られる。
【0191】
次に、少なくとも表面を含む領域に結晶領域を有する第1の酸化物半導体層304上に、
第2の酸化物半導体層306を形成する(図10(B)参照)。
【0192】
第2の酸化物半導体層306は、先の実施の形態における酸化物半導体層206と同様に
形成することができる。第2の酸化物半導体層306およびその成膜方法の詳細について
は、先の実施の形態を参酌すればよい。ただし、第2の酸化物半導体層306は、第1の
酸化物半導体層304より厚く形成することが望ましい。また、第1の酸化物半導体層3
04と第2の酸化物半導体層306の厚さの和が3nm以上50nm以下となるように、
第2の酸化物半導体層306を形成することが望ましい。なお、適用する酸化物半導体材
料や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や
用途などに応じて選択すればよい。
【0193】
第2の酸化物半導体層306には、第1の酸化物半導体層304と同一主成分の材料、例
えば、結晶化後の格子定数が近接した材料(格子定数のミスマッチが1%以下)を用いる
ことが望ましい。同一主成分の材料を用いる場合には、第2の酸化物半導体層306の結
晶化において、第1の酸化物半導体層304の結晶領域を種とする結晶成長が進行しやす
いためである。さらに、同一主成分材料である場合には、第1の酸化物半導体層304と
第2の酸化物半導体層306との間の界面物性や電気的特性も良好になる。
【0194】
なお、結晶化によって所望の膜質が得られる場合には、異なる主成分の材料を用いて第2
の酸化物半導体層306を形成しても良い。
【0195】
次に、第2の酸化物半導体層306に第2の熱処理を行い、第1の酸化物半導体層304
の結晶領域を種として結晶成長させて、第2の酸化物半導体層306aを形成する(図1
0(C)参照)。
【0196】
第2の熱処理の温度は、450℃以上850℃以下、好ましくは600℃以上700℃以
下とする。第2の熱処理の加熱時間は1分以上100時間以下とし、好ましくは5時間以
上20時間以下とし、代表的には10時間とする。なお、第2の熱処理においても、熱処
理の雰囲気には、水素や水などが含まれないことが望ましい。
【0197】
雰囲気の詳細および熱処理による効果は、第1の熱処理と同様である。また、用いること
ができる熱処理装置も、第1の熱処理の場合と同様である。例えば、第2の熱処理の昇温
時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸素雰囲気とすることで、窒素
雰囲気で水素などの除去を、酸素雰囲気で酸素の供給を行うことができる。
【0198】
上述のような第2の熱処理を行うことにより、第1の酸化物半導体層304に形成された
結晶領域から第2の酸化物半導体層306全体に結晶成長を進行させて、第2の酸化物半
導体層306aを形成することができる。また、水素(水や水酸基を含む)などが除去さ
れ、酸素が供給された第2の酸化物半導体層306aを形成することができる。また、第
2の熱処理によって、第1の酸化物半導体層304の結晶領域の配向性を高めることが可
能である。
【0199】
例えば、In−Ga−Zn−O系の酸化物半導体材料を第2の酸化物半導体層306aに
用いる場合、第2の酸化物半導体層306aは、InGaO(ZnO)(m>0、且
つmは自然数でない)で表される結晶や、InGaZnO(In:Ga:Zn:O
=2:2:1:7)で表される結晶などを含み得る。このような結晶は、第2の熱処理に
よって、そのc軸(c−axis)が、第2の酸化物半導体層306bの表面と垂直方向
をとるように配向する。
【0200】
ここで、上述の結晶は、In、Ga、Znのいずれかを含有し、a軸(a−axis)お
よびb軸(b−axis)に平行なレイヤーの積層構造として捉えることができる。具体
的には、上述の結晶は、Inを含有するレイヤーと、Inを含有しないレイヤー(Gaま
たはZnを含有するレイヤー)が、c軸方向に積層された構造を有する。上記酸化物半導
体層は、結晶性を有する領域を含み、当該結晶性を有する領域は、a−b面が膜表面に概
略平行であり、c軸が膜表面に概略垂直である結晶よりなる。つまり、当該酸化物半導体
層に含まれる結晶性を有する領域は、c軸配向している。また、このようにc軸が配向し
た結晶性を有する領域を含むので、当該酸化物半導体層を、CAAC(C Axis A
ligned Crystalline Oxide Semiconductor)と
もよぶ。つまり、当該結晶性を有する領域を含む酸化物半導体層は非単結晶であり、且つ
膜全体は非晶質状態とはならない。
【0201】
In−Ga−Zn−O系の酸化物半導体結晶では、Inを含有するレイヤーの、a軸およ
びb軸に平行な方向に関する導電性は良好である。これは、In−Ga−Zn−O系の酸
化物半導体結晶では電気伝導が主としてInによって制御されること、および、一のIn
の5s軌道が、隣接するInの5s軌道と重なりを有することにより、キャリアパスが形
成されることによる。
【0202】
また、第1の酸化物半導体層304が絶縁層302との界面に非晶質領域を有するような
構造の場合、第2の熱処理を行うことにより、第1の酸化物半導体層304の表面に形成
されている結晶領域から第1の酸化物半導体層304の下方に向かって結晶成長が進行し
、該非晶質領域が結晶化される場合もある。なお、絶縁層302を構成する材料や、第2
の熱処理の条件などによっては、該非晶質領域が残存する場合もある。
【0203】
第1の酸化物半導体層304と第2の酸化物半導体層306とに同一主成分の酸化物半導
体材料を用いる場合、図10(C)に示すように、第1の酸化物半導体層304と、第2
の酸化物半導体層306aとが、同一の結晶構造を有する場合がある。このため、図10
(C)では点線で示したが、第1の酸化物半導体層304と第2の酸化物半導体層306
aの境界が判別できなくなり、第1の酸化物半導体層304と第2の酸化物半導体層30
6aを同一の層と見なせる場合もある。
【0204】
次に、マスクを用いたエッチングなどの方法によって第1の酸化物半導体層304および
第2の酸化物半導体層306aを加工して、島状の第1の酸化物半導体層304aおよび
第2の酸化物半導体層306bを形成する(図10(D)参照)。
【0205】
第1の酸化物半導体層304および第2の酸化物半導体層306aのエッチングには、ド
ライエッチング、ウェットエッチングのいずれを用いても良い。もちろん、その両方を組
み合わせて用いることもできる。酸化物半導体層を所望の形状にエッチングできるよう、
材料に合わせてエッチング条件(エッチングガスやエッチング液、エッチング時間、温度
等)は適宜設定する。第1の酸化物半導体層304および第2の酸化物半導体層306a
のエッチングは、先の実施の形態における酸化物半導体層のエッチングと同様に行うこと
ができる。詳細については、先の実施の形態を参酌すればよい。
【0206】
なお、酸化物半導体層のうち、チャネル形成領域となる領域は、平坦な表面を有している
ことが望ましい。例えば、第2の酸化物半導体層306bの表面の高低差は、ゲート電極
と重畳する領域(チャネル形成領域)において、1nm以下(好ましくは0.2nm以下
)であると好適である。
【0207】
次に、第2の酸化物半導体層306bに接するように導電層を形成する。それから、該導
電層を選択的にエッチングして、ソース電極またはドレイン電極308a、ソース電極ま
たはドレイン電極308bを形成する(図10(D)参照)。ソース電極またはドレイン
電極308a、ソース電極またはドレイン電極308bは、先の実施の形態におけるソー
ス電極またはドレイン電極142a、ソース電極またはドレイン電極142bと同様に形
成することができる。詳細については、先の実施の形態を参酌すればよい。
【0208】
また、図10(D)に示す工程で、第1の酸化物半導体層304aおよび第2の酸化物半
導体層306bの側面において、ソース電極またはドレイン電極308a、ソース電極ま
たはドレイン電極308bと接する結晶層が非晶質状態となることもある。このため、第
1の酸化物半導体層304aおよび第2の酸化物半導体層306bのすべての領域が結晶
構造であるとは限らない。
【0209】
次に、第2の酸化物半導体層306bの一部に接するゲート絶縁層312を形成する。ゲ
ート絶縁層312は、CVD法やスパッタ法等を用いて形成することができる。その後、
ゲート絶縁層312上の、第1の酸化物半導体層304aおよび第2の酸化物半導体層3
06bと重畳する領域にゲート電極314を形成する。そして、ゲート絶縁層312およ
びゲート電極314上に、層間絶縁層316および層間絶縁層318を形成する(図10
(E)参照)。ゲート絶縁層312、ゲート電極314、層間絶縁層316および層間絶
縁層318は、先の実施の形態におけるゲート絶縁層138、ゲート電極136c、ゲー
ト電極145、層間絶縁層216、層間絶縁層218などと同様に形成することができる
。詳細については、先の実施の形態を参酌すればよい。
【0210】
ゲート絶縁層312の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第3の熱
処理を行うのが望ましい。第3の熱処理の温度は、200℃以上450℃以下、望ましく
は250℃以上350℃以下である。例えば、酸素を含む雰囲気下で250℃、1時間の
熱処理を行えばよい。第3の熱処理を行うことによって、トランジスタの電気的特性のば
らつきを軽減することができる。また、ゲート絶縁層312が酸素を含む絶縁層である場
合、第2の酸化物半導体層306bに酸素を供給し、第2の酸化物半導体層306bの酸
素欠損を補填して、i型(真性半導体)またはi型に限りなく近い酸化物半導体層を形成
することもできる。
【0211】
なお、本実施の形態では、ゲート絶縁層312の形成後に第3の熱処理を行っているが、
第3の熱処理のタイミングはこれに限定されない。また、第2の熱処理など、他の処理に
よって第2の酸化物半導体層に酸素を供給している場合には、第3の熱処理は省略しても
良い。
【0212】
以上により、第1の酸化物半導体層304a、および、第1の酸化物半導体層304aの
結晶領域から結晶成長させた第2の酸化物半導体層306bを用いたトランジスタ350
が完成する。
【0213】
図10(E)に示すトランジスタ350は、下層基板300上に絶縁層302を介して設
けられた第1の酸化物半導体層304aと、第1の酸化物半導体層304a上に設けられ
た第2の酸化物半導体層306bと、第2の酸化物半導体層306bと電気的に接続する
ソース電極またはドレイン電極308a、ソース電極またはドレイン電極308bと、第
2の酸化物半導体層306b、ソース電極またはドレイン電極308a、ソース電極また
はドレイン電極308bを覆うゲート絶縁層312と、ゲート絶縁層312上のゲート電
極314と、ゲート絶縁層312およびゲート電極314上に層間絶縁層316と、層間
絶縁層316上に層間絶縁層318とを有する。
【0214】
本実施の形態において示すトランジスタ350では、第1の酸化物半導体層304aおよ
び第2の酸化物半導体層306bが高純度化されているため、その水素濃度は、5×10
19atoms/cm以下、望ましくは5×1018atoms/cm以下、より望
ましくは5×1017atoms/cm以下となる。また、酸化物半導体層206aの
キャリア密度は、一般的なシリコンウェハにおけるキャリア密度(1×1014/cm
程度)と比較して、十分に小さい値(例えば、1×1012/cm未満、より好ましく
は、1.45×1010/cm未満)をとる。そして、これにより、オフ電流が十分に
小さくなる。例えば、チャネル長が10μmであり、酸化物半導体層の膜厚が30nmの
場合において、ドレイン電圧が1V〜10V程度の範囲である場合、オフ電流(ゲート−
ソース間の電圧を0V以下としたときのドレイン電流)は、1×10−13A以下となる
。または、室温でのオフ電流密度(オフ電流をトランジスタのチャネル幅で除した値)は
100aA(1aA(アトアンペア)は10−18A(アンペア)を示す)/μm以下(
好ましくは、10aA/μm以下、更に好ましくは1aA/μm以下)となる。
【0215】
なお、上述のトランジスタの特性は、オフ電流やオフ電流密度以外にも、オフ抵抗(トラ
ンジスタがオフのときの抵抗値)やオフ抵抗率(トランジスタがオフのときの抵抗率)を
用いて表現することができる。ここで、オフ抵抗Rは、オフ電流とドレイン電圧を用いて
、オームの法則から求められる値である。また、オフ抵抗率ρは、チャネル形成領域の断
面積Aとチャネル長Lを用いて、ρ=RA/Lから求められる値である。具体的には、上
述の場合、オフ抵抗率は1×10Ω・m以上(または1×1010Ω・m以上)となる
。なお、断面積Aは、酸化物半導体層の厚さd、チャネル幅Wを用いて、A=dWで表現
される。
【0216】
このように高純度化され、真性化された第1の酸化物半導体層304aおよび第2の酸化
物半導体層306bを用いることで、トランジスタのオフ電流を十分に低減することがで
きる。
【0217】
さらに、本実施の形態では、酸化物半導体層として、結晶領域を有する第1の酸化物半導
体層304aと、第1の酸化物半導体層304aの結晶領域から結晶成長させた第2の酸
化物半導体層306bを用いているため、電界効果移動度を向上させ、良好な電気特性を
有するトランジスタを実現することができる。
【0218】
なお、本実施の形態では、先の実施の形態に示すトランジスタ162に代えて、トランジ
スタ350を用いる場合を説明したが、開示する発明をこれに限定して解釈する必要はな
い。例えば、本実施の形態に示すトランジスタ350は、結晶領域を有する第1の酸化物
半導体層304a、および第1の酸化物半導体層304aの結晶領域から結晶成長させた
第2の酸化物半導体層306bを用いており、良好な電界効果移動度を有するので、集積
回路を構成するトランジスタを含むすべてのトランジスタに酸化物半導体を用いることが
可能である。そして、このような場合には、先の実施の形態に示すように積層構造である
必要もない。ただし、良好な回路動作を実現するために、酸化物半導体の電界効果移動度
μは、μ>100cm/V・sであることが望ましい。そして、この場合、ガラス基板
などの基板を用いて半導体装置を形成することが可能である。
【0219】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【0220】
(実施の形態6)
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合に
ついて、図11を用いて説明する。本実施の形態では、コンピュータ、携帯電話機(携帯
電話、携帯電話装置ともいう)、携帯情報端末(携帯型ゲーム機、音響再生装置なども含
む)、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置(テレ
ビ、またはテレビジョン受信機ともいう)などの電子機器に、上述の半導体装置を適用す
る場合について説明する。
【0221】
図11(A)は、ノート型のパーソナルコンピュータであり、筐体401、筐体402、
表示部403、キーボード404などによって構成されている。筐体401と筐体402
内には、先の実施の形態に示す半導体装置が設けられている。そのため、消費電力を十分
に低減したノート型のパーソナルコンピュータが実現される。
【0222】
図11(B)は、携帯情報端末(PDA)であり、本体411には、表示部413と、外
部インターフェイス415と、操作ボタン414等が設けられている。また、携帯情報端
末を操作するスタイラス412などを備えている。本体411内には、先の実施の形態に
示す半導体装置が設けられている。そのため、消費電力を十分に低減した携帯情報端末が
実現される。
【0223】
図11(C)は、電子ペーパーを実装した電子書籍420であり、筐体421と筐体42
3の2つの筐体で構成されている。筐体421と筐体423は、軸部437により接続さ
れており、該軸部437を軸として開閉動作を行うことができる。このような構成により
、紙の書籍のような動作を行うことができる。また、筐体421は、電源431、操作キ
ー433、スピーカー435などを備えている。筐体421、筐体423の少なくとも一
には、先の実施の形態に示す半導体装置が設けられている。そのため、消費電力を十分に
低減した電子書籍が実現される。
【0224】
図11(D)は、携帯電話機であり、筐体440と筐体441の2つの筐体で構成されて
いる。さらに、筐体440と筐体441は、スライドし、図11(D)のように展開して
いる状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。ま
た、筐体441は、表示パネル442、スピーカー443、マイクロフォン444、ポイ
ンティングデバイス446、カメラ用レンズ447、外部接続端子448などを備えてい
る。また、表示パネル442はタッチパネル機能を備えており、図11(D)には映像表
示されている複数の操作キー445を点線で示している。また、筐体440は、携帯電話
機の充電を行う太陽電池セル449、外部メモリスロット450などを備えている。また
、アンテナは、筐体441に内蔵されている。筐体440と筐体441の少なくとも一に
は、先の実施の形態に示す半導体装置が設けられている。そのため、待機電力を十分に低
減した携帯電話機が実現される。
【0225】
図11(E)は、デジタルカメラであり、本体461、表示部467、接眼部463、操
作スイッチ464、表示部465、バッテリー466などによって構成されている。本体
461内には、先の実施の形態に示す半導体装置が設けられている。そのため、消費電力
を十分に低減したデジタルカメラが実現される。
【0226】
図11(F)は、テレビジョン装置470であり、筐体471、表示部473、スタンド
475などで構成されている。テレビジョン装置470の操作は、筐体471が備えるス
イッチや、リモコン操作機480により行うことができる。筐体471およびリモコン操
作機480には、先の実施の形態に示す半導体装置が搭載されている。そのため、消費電
力を十分に低減したテレビジョン装置が実現される。
【0227】
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る集積回路が搭載
されている。このため、待機電力を十分に抑制し、消費電力を低減した電子機器が実現さ
れる。
【符号の説明】
【0228】
100 基板
102 保護層
104 半導体領域
106 素子分離絶縁層
108 ゲート絶縁層
110 ゲート電極
112 絶縁層
114 不純物領域
116 チャネル形成領域
118 サイドウォール絶縁層
120 高濃度不純物領域
122 金属層
124 金属化合物領域
126 層間絶縁層
128 層間絶縁層
130a ソース電極またはドレイン電極
130b ソース電極またはドレイン電極
132 絶縁層
134 導電層
136a 電極
136b 電極
136c ゲート電極
138 ゲート絶縁層
140 酸化物半導体層
142a ソース電極またはドレイン電極
142b ソース電極またはドレイン電極
144 保護絶縁層
145 ゲート電極
146 層間絶縁層
148 導電層
150a 電極
150b 電極
150c 電極
150d 電極
152 絶縁層
154a 電極
154b 電極
154c 電極
160 トランジスタ
162 トランジスタ
170 半導体装置
171 回路ブロック
172 回路ブロック
173 回路ブロック
174 回路ブロック
181 スイッチング素子
182 スイッチング素子
200 下層基板
202 絶縁層
206 酸化物半導体層
206a 酸化物半導体層
208a ソース電極またはドレイン電極
208b ソース電極またはドレイン電極
212 ゲート絶縁層
214 ゲート電極
216 層間絶縁層
218 層間絶縁層
250 トランジスタ
300 下層基板
302 絶縁層
304 第1の酸化物半導体層
304a 第1の酸化物半導体層
306 第2の酸化物半導体層
306a 第2の酸化物半導体層
306b 第2の酸化物半導体層
308a ソース電極またはドレイン電極
308b ソース電極またはドレイン電極
312 ゲート絶縁層
314 ゲート電極
316 層間絶縁層
318 層間絶縁層
350 トランジスタ
401 筐体
402 筐体
403 表示部
404 キーボード
411 本体
412 スタイラス
413 表示部
414 操作ボタン
415 外部インターフェイス
420 電子書籍
421 筐体
423 筐体
431 電源
433 操作キー
435 スピーカー
437 軸部
440 筐体
441 筐体
442 表示パネル
443 スピーカー
444 マイクロフォン
445 操作キー
446 ポインティングデバイス
447 カメラ用レンズ
448 外部接続端子
449 太陽電池セル
450 外部メモリスロット
461 本体
463 接眼部
464 操作スイッチ
465 表示部
466 バッテリー
467 表示部
470 テレビジョン装置
471 筐体
473 表示部
475 スタンド
480 リモコン操作機
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11