特許第6625274号(P6625274)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 三菱電機株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6625274
(24)【登録日】2019年12月6日
(45)【発行日】2019年12月25日
(54)【発明の名称】電力分配合成器
(51)【国際特許分類】
   H01P 5/19 20060101AFI20191216BHJP
【FI】
   H01P5/19 A
【請求項の数】15
【全頁数】23
(21)【出願番号】特願2019-526041(P2019-526041)
(86)(22)【出願日】2017年6月28日
(86)【国際出願番号】JP2017023806
(87)【国際公開番号】WO2019003354
(87)【国際公開日】20190103
【審査請求日】2019年7月24日
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成28年度総務省「第5世代移動通信システム実現に向けた研究開発 高周波数帯・広帯域超多素子アンテナによる高速・低消費電力無線アクセス技術の研究開発」委託研究、産業技術力強化法第17条の適用を受ける特許出願
【早期審査対象出願】
(73)【特許権者】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】100110423
【弁理士】
【氏名又は名称】曾我 道治
(74)【代理人】
【識別番号】100111648
【弁理士】
【氏名又は名称】梶並 順
(74)【代理人】
【識別番号】100122437
【弁理士】
【氏名又は名称】大宅 一宏
(74)【代理人】
【識別番号】100147566
【弁理士】
【氏名又は名称】上田 俊一
(74)【代理人】
【識別番号】100161171
【弁理士】
【氏名又は名称】吉田 潤一郎
(72)【発明者】
【氏名】吉岡 秀浩
(72)【発明者】
【氏名】青山 裕之
(72)【発明者】
【氏名】米田 尚史
(72)【発明者】
【氏名】芦田 哲郎
【審査官】 赤穂 美香
(56)【参考文献】
【文献】 特開2013−172405(JP,A)
【文献】 特開2002−217615(JP,A)
【文献】 特開2000−307313(JP,A)
【文献】 特開2000−106501(JP,A)
【文献】 特開平05−022007(JP,A)
【文献】 米国特許第04875024(US,A)
【文献】 特開平09−321509(JP,A)
【文献】 特開平10−284912(JP,A)
【文献】 特開2013−258535(JP,A)
【文献】 特開2016−111476(JP,A)
【文献】 特開2009−171420(JP,A)
【文献】 特開2003−283219(JP,A)
【文献】 特開昭56−120201(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01P 5/19
(57)【特許請求の範囲】
【請求項1】
分配する高周波信号を入力する、あるいは合成された高周波信号を出力する共通端子と、
分配された高周波信号を出力する、あるいは合成する高周波信号を入力する第1の入出力端子および第2の入出力端子と、
一端が前記共通端子に接続され、他端が前記第1の入出力端子に接続された第1のインピーダンス変成器と、
一端が前記共通端子に接続され他端が前記第2の入出力端子に接続された第2のインピーダンス変成器と、
前記第1の入出力端子に関わる高周波信号と前記第2の入出力端子に関わる高周波信号との干渉を防止するアイソレーション抵抗と、
前記アイソレーション抵抗と前記第1の入出力端子とを接続する第1の伝送線路と第2の伝送線路と、
前記アイソレーション抵抗と前記第2の入出力端子とを接続する第3の伝送線路と第4の伝送線路と
を備える電力分配合成器において、
前記第1の伝送線路と前記第2の伝送線路とは縦続接続され、
前記第3の伝送線路と前記第4の伝送線路とは縦続接続され、
前記第1の伝送線路と前記第3の伝送線路とが並行に近接して配置され、かつ電気的に結合した第1の結合線路となる
電力分配合成器。
【請求項2】
前記第1の伝送線路と前記第2の伝送線路とを合わせた伝送線路の電気長、ならびに前記第3の伝送線路と前記第4の伝送線路とを合わせた伝送線路の電気長は、所望の周波数において4分の1波長よりも短くなる
請求項1に記載の電力分配合成器。
【請求項3】
分配する高周波信号を入力する、あるいは合成された高周波信号を出力する共通端子と、
分配された高周波信号を出力する、あるいは合成する高周波信号を入力する第1の入出力端子および第2の入出力端子と、
一端が前記共通端子に接続され他端が前記第1の入出力端子に接続された第1のインピーダンス変成器と、
一端が前記共通端子に接続され他端が前記第2の入出力端子に接続された第2のインピーダンス変成器と、
第1の入出力端子に関わる高周波信号と第2の入出力端子に関わる高周波信号との干渉を防止するアイソレーション抵抗と、
前記アイソレーション抵抗の一端と前記第1の入出力端子とを接続する第1の伝送線路と、
前記アイソレーション抵抗の他端と前記第2の入出力端子とを接続する第の伝送線路と、
前記アイソレーション抵抗と前記第1の伝送線路との接続点に一端が接続された第の伝送線路と、
前記アイソレーション抵抗と前記第3の伝送線路との接続点に一端が接続された第4の伝送線路と
を備える電力分配合成器において、
前記第2の伝送線路の他端と前記第4の伝送線路の他端とが接続され、
前記第1の伝送線路と前記第3の伝送線路とが並行に近接して配置され、かつ電気的に結合した第1の結合線路となる
電力分配合成器。
【請求項4】
前記第1の入出力端子における負荷インピーダンスならびに前記第2の入出力端子における負荷インピーダンスをZ0とし、前記アイソレーション抵抗の抵抗値の半分の値をR’としたとき、
前記第1の伝送線路のインピーダンスならびに前記第3の伝送線路のインピーダンスは、
偶モード動作時においては、Z0よりも高い値であり、
奇モード動作時においては、Z0からR’の間の値である
請求項1から3のいずれか1項に記載の電力分配合成器。
【請求項5】
前記アイソレーション抵抗は、第1のアイソレーション抵抗と第2のアイソレーション抵抗から構成されており、
前記第1の伝送線路は、前記第1のアイソレーション抵抗の一端と前記第1の入出力端子とを接続し、
前記第2の伝送線路の一端は、前記第1のアイソレーション抵抗の一端と前記第1の伝送線路との接続点に接続され、
前記第3の伝送線路は、前記第2のアイソレーション抵抗の一端と前記第2の入出力端子とを接続し、
前記第4の伝送線路の一端は、前記第2のアイソレーション抵抗の一端と前記第3の伝送線路との接続点に接続され、
前記第1のアイソレーション抵抗の他端および前記第2のアイソレーション抵抗の他端は、接地されている
請求項3に記載の電力分配合成器。
【請求項6】
前記第1の入出力端子における負荷インピーダンスならびに前記第2の入出力端子における負荷インピーダンスをZ0とし、前記第1のアイソレーション抵抗の抵抗値の値および前記第2のアイソレーション抵抗の抵抗値の値をR’としたとき、
前記第1の伝送線路のインピーダンスならびに前記第3の伝送線路のインピーダンスは、
偶モード動作時においては、Z0よりも高い値であり、
奇モード動作時においては、Z0からR’の間の値である
請求項5に記載の電力分配合成器。
【請求項7】
前記第2の伝送線路と前記第4の伝送線路とが並行に近接して配置され、かつ電気的に結合した第2の結合線路となる
請求項1から6のいずれか1項に記載の電力分配合成器。
【請求項8】
奇モード動作時において、前記第1の伝送線路のインピーダンスならびに前記第3の伝送線路のインピーダンスをZaとし、前記アイソレーション抵抗の抵抗値の半分の値をR’としたとき、
前記第2の伝送線路のインピーダンスならびに前記第4の伝送線路のインピーダンスは、ZaからR’の間の値である
請求項1から4のいずれか1項に記載の電力分配合成器。
【請求項9】
奇モード動作時において、前記第1の伝送線路のインピーダンスならびに前記第3の伝送線路のインピーダンスをZaとし、前記第1のアイソレーション抵抗の抵抗値の値および前記第2のアイソレーション抵抗の抵抗値の値をR’としたとき、
前記第2の伝送線路のインピーダンスならびに前記4の伝送線路のインピーダンスは、ZaからR’の間の値である
請求項5または6に記載の電力分配合成器。
【請求項10】
分配する高周波信号を入力する、あるいは合成された高周波信号を出力する共通端子と、
分配された高周波信号を出力する、あるいは合成する高周波信号を入力する第1の入出力端子および第2の入出力端子と、
一端が前記共通端子に接続され他端が前記第1の入出力端子に接続された第1のインピーダンス変成器と、
一端が前記共通端子に接続され他端が前記第2の入出力端子に接続された第2のインピーダンス変成器と、
第1の入出力端子に関わる高周波信号と第2の入出力端子に関わる高周波信号との干渉を防止するアイソレーション抵抗と、
前記アイソレーション抵抗と前記第1の入出力端子とを接続する第1の半波長線路と、
前記アイソレーション抵抗と前記第2の入出力端子とを接続する第2の半波長線路と
を備える電力分配合成器において、
前記第1の半波長線路は、第1の伝送線路と第2の伝送線路からなり、
前記第2の半波長線路は、第3の伝送線路と第4の伝送線路からなり、
前記第1の入出力端子における負荷インピーダンスならびに前記第2の入出力端子における負荷インピーダンスをZ0とし、前記アイソレーション抵抗の抵抗値の半分の値をR’としたとき、
前記第1の伝送線路のインピーダンスならびに前記第3の伝送線路のインピーダンスは、Z0からR’の間の値であり、
前記第2の伝送線路のインピーダンスならびに前記第4の伝送線路のインピーダンスは、前記第1の伝送線路のインピーダンスおよび前記第3の伝送線路のインピーダンスをZaとしたとき、ZaからR’の間の値であり、
前記第1の伝送線路、前記第2の伝送線路、前記第3の伝送線路、および前記第4の伝送線路は、それぞれインピーダンス変成器として動作する
電力分配合成器。
【請求項11】
前記第1の伝送線路の電気長と前記第2の伝送線路の電気長と前記第3の伝送線路の電気長と前記第4の伝送線路の電気長とが、所望の周波数における四分の一波長に対して偶数倍となる
請求項1、2、3、10のいずれか1項に記載の電力分配合成器。
【請求項12】
前記第1の伝送線路の電気長と前記第2の伝送線路の電気長と前記第3の伝送線路の電気長と前記第4の伝送線路の電気長とが、所望の周波数における四分の一波長に対して奇数倍となる
請求項1から11のいずれか1項に記載の電力分配合成器。
【請求項13】
誘電体基板における、
前記各端子、変成器、伝送線路、結合線路をそれぞれ形成する誘電体基板表層のストリップ導体と、
前記アイソレーション抵抗を形成する表面実装されたチップ抵抗器と、
から構成される請求項1から12のいずれか1項に記載の電力分配合成器。
【請求項14】
多層基板における、
前記各端子、変成器、伝送線路、結合線路をそれぞれ形成する多層基板内層のストリップ導体と、
前記アイソレーション抵抗を形成する表面実装されたチップ抵抗器と、
前記ストリップ導体と前記チップ抵抗器とを接続する垂直接続導体と
を備えて構成される請求項1から12のいずれか1項に記載の電力分配合成器。
【請求項15】
多層基板における、
前記各端子、変成器、伝送線路、結合線路をそれぞれ形成する多層基板内層のストリップ導体と、
前記アイソレーション抵抗を形成する多層基板内層に実装されたチップ抵抗器と、
前記ストリップ導体と前記チップ抵抗器とを接続する垂直接続導体と
を備えて構成される請求項1から12のいずれか1項に記載の電力分配合成器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、主としてマイクロ波帯およびミリ波帯の高周波信号を分配または合成する電力分配合成器に関するものである。
【背景技術】
【0002】
一般に、電力分配合成器は、高周波信号を分配、または合成するために広く用いられている。その中でも、ウィルキンソン(Wilkinson)型電力分配合成器やガイセル(Gysel)型電力分配合成器は、分配器として機能する際において出力端子間のアイソレーションを確保する必要がある場合、または合成器として機能する際において入力端子間のアイソレーションを確保する必要がある場合、に用いられる。
【0003】
従来のウィルキンソン型電力分配合成器は、1つの共通端子と、2つの入出力端子とを備える。共通端子は、信号分配時には入力端子となり、信号合成時には出力端子となる。2つの入出力端子は、信号分配時には出力端子となり、信号合成時には入力端子となる。
【0004】
共通端子と各入出力端子とは、それぞれ四分の一波長(λ/4:λは、動作中心周波数における波長)インピーダンス変成器で接続される。また、各入出力端子間は、1つの吸収抵抗と呼ばれるアイソレーション抵抗を介して接続される(例えば、非特許文献1参照)。
【0005】
また、従来のウィルキンソン型電力分配合成器として、例えば、分配入力端子と分配出力端子間に結合線路を設けた構成のものがある(例えば、特許文献1参照)。この特許文献1に記載された電力分配合成器は、分配入力端子と結合線路との間に位相速度偏差補償用結合線路を設けることで、偶奇モードの電気長を等しくし、反射およびアイソレーションの良好な電力分配合成器を提供することができる。
【0006】
また、このようなウィルキンソン型電力分配合成器において、各々の入出力端子とアイソレーション抵抗との間に、動作周波数に対して半波長(λ/2)、または半波長の自然数倍の電気長となる伝送線路を設ける構成を備えたものがある(例えば、特許文献2参照)。
【0007】
この特許文献2に記載された電力分配合成器は、入出力端子間を結ぶ電力伝搬経路において、2つの四分の一波長インピーダンス変成器を介して2つの入出力端子が接続される経路と、アイソレーション抵抗を介して2つの入出力端子が接続される経路との位相差が180度の奇数倍となるように伝送線路を構成して、設計自由度の向上を実現している。
【0008】
ここで、半波長の自然数倍とは、0と負を除いた整数(1、2、3、…)倍を意味する(以下、同様)。
【0009】
従来のガイセル型電力分配合成器は、1つの共通端子と、2つの入出力端子とを備える。共通端子は、信号分配時には入力端子となり、信号合成時には出力端子となる。2つの入出力端子は、信号分配時には出力端子となり、信号合成時には入力端子となる。共通端子と各入出力端子とは、それぞれ四分の一波長インピーダンス変成器で接続される。
【0010】
また、各入出力端子間は、一波長の伝送線路で接続されるとともに、各入出力端子から四分の一波長離れた位置に接地されたアイソレーション抵抗が1つずつ接続される(例えば、非特許文献2参照)。
【0011】
ガイセル型電力分配合成器は、2つのアイソレーション抵抗を用い、かつアイソレーション抵抗の一端を接地している。このことから、ガイセル型電力分配合成器は、ウィルキンソン型電力分配器に比べて耐電力性能および耐熱性能を向上させることができる。
【0012】
また、このようなウィルキンソン型電力分配合成器およびガイセル型電力分配合成器において、複数個のアイソレーション抵抗を並列に装荷した構成を備えたものがある(例えば、特許文献3参照)。
【0013】
この特許文献3に記載された電力分配合成器は、複数個のアイソレーション抵抗を用いることにより、その抵抗値が製造誤差によって変動が生じる場合にも、分岐側端子間のアイソレーション特性劣化を最小限に抑制できる。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】特開昭58−119203号公報
【特許文献2】米国特許第487502号明細書
【特許文献3】特許第5465102号公報
【非特許文献】
【0015】
【非特許文献1】Ernest. J. Wilkinson、“An N−Way Hybrid Power Divider”(IRE Transactions on Microwave Theory and Techniques、1960、pp.116−118)
【非特許文献2】Ulrich H.Gysel、“A New N−Way Power Divider/Combiner Suitable for High Power Applications”(MIT Symposium Digest、1975、pp.116−118)
【発明の概要】
【発明が解決しようとする課題】
【0016】
しかしながら、上述の先行技術には、次のような課題がある。
非特許文献1に示す構成の通常のウィルキンソン型電力分配合成器では、反射量およびアイソレーション量を−20dB以下と良好にすることが適う比帯域幅は、40%以下であり、ガイセル型電力分配合成器に至っては、さらに比帯域幅が狭いとうい問題がある。
【0017】
特許文献1に示す構成の電力分配合成器では、分配入力端子と結合線路との間に位相速度偏差補償用結合線路を設けている。このことから、特許文献1に示す構成の電力分配合成器は、偶奇モード時の四分の一波長インピーダンス変成器における電気長を等しくし、反射およびアイソレーションの良好な電力分配合成器を提供することができる。
【0018】
しかしながら、この電力分配合成器は、ウィルキンソン型の電力分配合成器であることから、比帯域幅は狭い。そして、特許文献1には、比帯域幅の拡張については、示唆も明示もされていない。
【0019】
また、特許文献2に示す構成の電力分配合成器では、各々の入出力端子とアイソレーション抵抗との間に、動作周波数に対して半波長、または半波長の自然数倍の電気長となる伝送線路を設けている。このことから、特許文献2に示す構成の電力分配合成器は、設計自由度を向上できる。しかしながら、ウィルキンソン型の電力分配合成器であることから、比帯域幅は狭い。そして、特許文献2には、比帯域幅の拡張については、示唆も明示もされていない。
【0020】
非特許文献2に示す構成の電力分配合成器は、ガイセル型電力分配合成器であることから、比帯域幅は狭い。そして、非特許文献2には、比帯域幅の拡張については、示唆も明示もされていない。
【0021】
さらに、特許文献3に示す構成の電力分配合成器においても、ウィルキンソン型ならびにガイセル型の電力分配合成器の構成について示されていることから、比帯域幅は狭い。そして、そして、特許文献3にも、比帯域幅の拡張については、示唆も明示もされていない。
【0022】
本発明は、上記のような課題を解決するためになされたもので、共通端子および各入出力端子における反射特性およびアイソレーション特性が広帯域に渡って良好な電力分配合成器を得ることを目的とする。
【課題を解決するための手段】
【0023】
本発明に係る電力分配合成器は、分配する高周波信号を入力する、あるいは合成された高周波信号を出力する共通端子と、分配された高周波信号を出力する、あるいは合成する高周波信号を入力する第1の入出力端子および第2の入出力端子と、一端が共通端子に接続され、他端が第1の入出力端子に接続された第1のインピーダンス変成器と、一端が共通端子に接続され他端が第2の入出力端子に接続された第2のインピーダンス変成器と、第1の入出力端子に関わる高周波信号と第2の入出力端子に関わる高周波信号との干渉を防止するアイソレーション抵抗と、アイソレーション抵抗と第1の入出力端子とを接続する第1の伝送線路と第2の伝送線路と、アイソレーション抵抗と第2の入出力端子とを接続する第3の伝送線路と第4の伝送線路とを備える電力分配合成器において、第1の伝送線路と第2の伝送線路とは縦続接続され、第3の伝送線路と第4の伝送線路とは縦続接続され、第1の伝送線路と第3の伝送線路とが並行に近接して配置され、かつ電気的に結合した第1の結合線路となるものである。
【0024】
また、本発明に係る電力分配合成器は、分配する高周波信号を入力する、あるいは合成された高周波信号を出力する共通端子と、分配された高周波信号を出力する、あるいは合成する高周波信号を入力する第1の入出力端子および第2の入出力端子と、一端が共通端子に接続され他端が第1の入出力端子に接続された第1のインピーダンス変成器と、一端が共通端子に接続され他端が第2の入出力端子に接続された第2のインピーダンス変成器と、第1の入出力端子に関わる高周波信号と第2の入出力端子に関わる高周波信号との干渉を防止するアイソレーション抵抗と、アイソレーション抵抗の一端と第1の入出力端子とを接続する第1の伝送線路と、アイソレーション抵抗の他端と第2の入出力端子とを接続する第2の伝送線路と、アイソレーション抵抗と第1の伝送線路との接続点に一端が接続された第3の伝送線路と、アイソレーション抵抗と第3の伝送線路との接続点に一端が接続された第4の伝送線路とを備える電力分配合成器において、第2の伝送線路の他端と第4の伝送線路の他端とが接続され、第1の伝送線路と第3の伝送線路とが並行に近接して配置され、かつ電気的に結合した第1の結合線路となるものである。
【0025】
さらに、本発明に係る電力分配合成器は、分配する高周波信号を入力する、あるいは合成された高周波信号を出力する共通端子と、分配された高周波信号を出力する、あるいは合成する高周波信号を入力する第1の入出力端子および第2の入出力端子と、一端が共通端子に接続され他端が第1の入出力端子に接続された第1のインピーダンス変成器と、一端が共通端子に接続され他端が第2の入出力端子に接続された第2のインピーダンス変成器と、第1の入出力端子に関わる高周波信号と第2の入出力端子に関わる高周波信号との干渉を防止するアイソレーション抵抗と、アイソレーション抵抗と第1の入出力端子とを接続する第1の半波長線路と、アイソレーション抵抗と第2の入出力端子とを接続する第2の半波長線路とを備える電力分配合成器において、第1の半波長線路は、第1の伝送線路と第2の伝送線路からなり、第2の半波長線路は、第3の伝送線路と第4の伝送線路からなり、第1の入出力端子における負荷インピーダンスならびに第2の入出力端子における負荷インピーダンスをZ0とし、アイソレーション抵抗の抵抗値の半分の値をR’としたとき、第1の伝送線路のインピーダンスならびに第3の伝送線路のインピーダンスは、Z0からR’の間の値であり、第2の伝送線路のインピーダンスならびに第4の伝送線路のインピーダンスは、第1の伝送線路のインピーダンスおよび第3の伝送線路のインピーダンスをZaとしたとき、ZaからR’の間の値であり、第1の伝送線路、第2の伝送線路、第3の伝送線路、および第4の伝送線路は、それぞれインピーダンス変成器として動作するものである。
【発明の効果】
【0026】
本発明によれば、各入出力端子とアイソレーション抵抗との間を接続する2本の伝送線路の少なくともその一部において、偶奇モード動作時の伝送線路のインピーダンスを各モードで調整することにより、奇モード動作時における入出力端子の反射特性、偶モード動作時における共通端子の反射特性、偶モード動作時における入出力端子の反射特性を、広帯域に渡って良好にすることができる構成を備えている。この結果、共通端子および各入出力端子における反射特性およびアイソレーション特性が広帯域に渡って良好な電力分配合成器を提供できる。
【図面の簡単な説明】
【0027】
図1A】本発明の実施の形態1による電力分配合成器の一例を示す透視斜視図である。
図1B】本発明の実施の形態1による電力分配合成器の一例を示す上面図である。
図2】本発明の実施の形態1における図1A図1Bに示した電力分配合成器の等価回路図である。
図3A】非特許文献1に開示されている従来構造のウィルキンソン型電力分配合成器に係わる等価回路の回路シミュレーション結果を示す図である。
図3B】本発明の実施の形態1における図2に示した電力分配合成器の等価回路の回路シミュレーション結果を示す図である。
図4A】本発明の実施の形態1における図2に示した電力分配合成器の等価回路において、対称面に電気壁を仮定した奇モード動作(Odd−mode)時に係わる等価回路である。
図4B】本発明の実施の形態1における図2に示した電力分配合成器の等価回路において、対称面に磁気壁を仮定した偶モード動作(Even−mode)時に係わる等価回路である。
図5A】非特許文献1に開示されている従来構造のウィルキンソン型電力分配合成器に係わる等価回路における偶奇モード動作時の回路シミュレーション結果を示す図(スミスチャート)である。
図5B】本発明の実施の形態1における図2に示した電力分配合成器の等価回路における偶奇モード動作時の回路シミュレーション結果を示す図(スミスチャート)である。
図6A】本発明の実施の形態2による各入出力端子とアイソレーション抵抗間の2本の伝送線路における電気長がそれぞれ四分の1波長以下となり、当該伝送線路のうち少なくとも一部が平行に近接して配置されて構成された電力分配合成器を示す透視斜視図である。
図6B】本発明の実施の形態2による各入出力端子とアイソレーション抵抗間の2本の伝送線路における電気長がそれぞれ四分の1波長以下となり、当該伝送線路のうち少なくとも一部が平行に近接して配置されて構成された電力分配合成器を示す上面図である。
図7】本発明の実施の形態2における図6A図6Bに示した電力分配合成器の等価回路図である。
図8A】本発明の実施の形態3による各入出力端子とアイソレーション抵抗間の2本の伝送線路が全て平行に近接して配置された電力分配合成器を示す透視斜視図である。
図8B】本発明の実施の形態3による各入出力端子とアイソレーション抵抗間の2本の伝送線路が全て平行に近接して配置された電力分配合成器を示す上面図である。
図9】本発明の実施の形態3における図8A図8Bに示した電力分配合成器の等価回路図である。
図10】本発明の実施の形態4による電力分配合成器を示す等価回路図である。
図11】本発明の実施の形態4による2本の伝送線路が平行に近接して配置されて結合線路を構成している電力分配合成器を示す等価回路図である。
図12】本発明の実施の形態5による電力分配合成器を示す等価回路図である。
図13】本発明の実施の形態5による2本の伝送線路が平行に近接して配置されて結合線路を構成している電力分配合成器を示す等価回路図である。
図14A】本発明の実施の形態6による各入出力端子とアイソレーション抵抗間の2本の伝送線路が式(1)および式(2)、ならびに式(3)から(6)の何れかを満たして構成された電力分配合成器を示す透視斜視図である。
図14B】本発明の実施の形態6による各入出力端子とアイソレーション抵抗間の2本の伝送線路が式(1)および式(2)、ならびに式(3)から(6)の何れかを満たして構成された電力分配合成器を示す上面図である。
図15】本発明の実施の形態6による図14A図14Bに示した電力分配合成器の等価回路図である。
図16A】本発明の実施の形態7によるストリップ線路を用いた電力分配合成器を示す透視斜視図である。
図16B】本発明の実施の形態7によるストリップ線路を用いた電力分配合成器を示す上面図である。
【発明を実施するための形態】
【0028】
以下、本発明による電力分配合成器を各実施の形態に従って図面を用いて説明する。なお、各実施の形態において、同一もしくは相当部分は同一符号で示し、また重複する説明は省略する。
【0029】
実施の形態1.
図1Aは、本発明の実施の形態1による電力分配合成器の一例を示す透視斜視図である。また、図1Bは、本発明の実施の形態1による電力分配合成器の一例を示す上面図である。
【0030】
本実施の形態1では、以下のような構成を備えるウィルキンソン型電力分配合成器について説明する。
・主に誘電体基板から構成され、基板表層に四分の一波長インピーダンス変成器となるストリップ導体パターンが設けられている。
・表層には、アイソレーション抵抗としてチップ抵抗器が設けられており、ストリップ導体パターンとチップ抵抗器がストリップ導体からなる伝送線路により結ばれている。
・ストリップ導体からなる2本の伝送線路が平行に近接して配置されることにより、結合線路が形成されている。
【0031】
図1A図1Bにおいて、誘電体層1の一方の面には、共通端子9001、入出力端子9002、入出力端子9003、共通ストリップ導体1001、入出力ストリップ導体1002、入出力ストリップ導体1003、四分の一波長インピーダンス変成器ストリップ導体1020、四分の一波長インピーダンス変成器ストリップ導体1030、伝送線路ストリップ導体1021、伝送線路ストリップ導体1022、伝送線路ストリップ導体1031、伝送線路ストリップ導体1032、チップ抵抗器4001が、それぞれ配置されている。
【0032】
ドットのハッチンクで示された接地導体2001は、誘電体層1のおけるチップ抵抗器4001が配置された面と反対の面に配置されている。
【0033】
共通ストリップ導体1001の一端は、共通端子9001となり、もう一端は、四分の一波長インピーダンス変成器ストリップ導体1020および四分の一波長インピーダンス変成器ストリップ導体1030に接続される。
【0034】
入出力ストリップ導体1002の一端は、共通端子9002となり、もう一端は、四分の一波長インピーダンス変成器ストリップ導体1020および伝送線路ストリップ導体1021に接続される。
【0035】
入出力ストリップ導体1003の一端は、共通端子9003となり、もう一端は、四分の一波長インピーダンス変成器ストリップ導体1030および伝送線路ストリップ導体1031に接続される。
【0036】
伝送線路ストリップ導体1021は、伝送線路ストリップ導体1022を介してチップ抵抗器4001に接続される。一方、伝送線路ストリップ導体1031は、伝送線路ストリップ導体1032を介してチップ抵抗器4001に接続される。
【0037】
伝送線路ストリップ導体1021と伝送線路ストリップ導体1031とは、互いに平行に近接して配置されることにより、結合線路3001を構成している。
【0038】
図2は、本発明の実施の形態1における図1A図1Bに示した電力分配合成器の等価回路図である。図1A図1Bの構成図と、図2の等価回路図とを比較すると、図1A図1Bの共通端子9001、入出力端子9002、入出力端子9003は、図2では、それぞれ共通端子9101、入出力端子9102、入出力端子9103に置き換えられている。
【0039】
また、図1A図1Bの共通ストリップ導体1001、入出力ストリップ導体1002、入出力ストリップ導体1003は、図2において省略されている。
【0040】
さらに、図1A図1Bの四分の一波長インピーダンス変成器ストリップ導体1020、四分の一波長インピーダンス変成器ストリップ導体1030、伝送線路ストリップ導体1021、伝送線路ストリップ導体1022、伝送線路ストリップ導体1031、伝送線路ストリップ導体1032、チップ抵抗器4001は、図2において、それぞれ四分の一波長インピーダンス変成器1120、四分の一波長インピーダンス変成器1130、伝送線路1121、伝送線路1122、伝送線路1131、伝送線路1132、アイソレーション抵抗4101に置き換えられている。
【0041】
共通端子9101、入出力端子9102、入出力端子9103は、それぞれ負荷インピーダンス8101、負荷インピーダンス8102、負荷インピーダンス8103を介して接地されている。
【0042】
図1A図1Bでは、伝送線路ストリップ導体1021と伝送線路ストリップ導体1031とから結合線路3001が構成されている。これに対して、図2では、伝送線路1121と伝送線路1131とから結合線路3101が構成される。
【0043】
図3Aは、非特許文献1に開示されている従来構造のウィルキンソン型電力分配合成器に係わる等価回路の回路シミュレーション結果を示す図である。一方、図3Bは、本発明の実施の形態1における図2に示した電力分配合成器の等価回路の回路シミュレーション結果を示す図である。
【0044】
また、本シミュレーションに関わる実施の形態1による電力分配合成器は、伝送線路1121と伝送線路1122とを合わせた長さと、伝送線路1131と伝送線路1132とを合わせた長さとは等しく、半波長の自然数倍である場合について示す。
【0045】
図3A図3Bにおいて、実線A、点線B、実線C、破線Dは、それぞれ、以下の内容を示している。なお、ここでは、電力分配時の特性について示す。
実線A:共通端子9101における反射特性
点線B:入出力端子9102または入出力端子9103における反射特性
実線C:共通端子9101から入出力端子9102または入出力端子9103への通過特性(分配特性)
破線D:入出力端子9102と入出力端子9103との間のアイソレーション特性
【0046】
図3Aにおいて、実線Aが示す共通端子9101における反射特性、点線Bが示す入出力端子9102または入出力端子9103における反射特性、破線Dが示す入出力端子9102と入出力端子9103との間のアイソレーション特性の全てが、−20dB以下となる周波数帯域は、図3A中で斜線表示したように、規格化周波数(Normalized Frequency)が1であるところ(中心周波数)を中心にして、38%程度の帯域幅となり、40%以下に留まっていることが分かる。
【0047】
一方、図3Bにおいて、実線Aが示す共通端子9101における反射特性、点線Bが示す入出力端子9102または入出力端子9103における反射特性、破線Dが示す入出力端子9102と入出力端子9103との間のアイソレーション特性の全てが、−20dB以下となる周波数帯域は、図3B中で斜線表示したように、Normalized Frequencyが1であるところ(中心周波数)を中心にして60%程度の帯域幅となっている。従って、図3Bは、図3Aに比べて20%以上の広帯域化が適っていることが分かる。
【0048】
図4Aは、本発明の実施の形態1における図2に示した電力分配合成器の等価回路において、対称面に電気壁を仮定した奇モード動作(Odd−mode)時に係わる等価回路である。
【0049】
また、図4Bは、本発明の実施の形態1における図2に示した電力分配合成器の等価回路において、対称面に磁気壁を仮定した偶モード動作(Even−mode)時に係わる等価回路である。
【0050】
図4Aにおいて、対称面が電気壁となることから、共通端子9101は、短絡される。さらに、図2に示したアイソレーション抵抗4101は、半分の抵抗値であるアイソレーション抵抗4111に置き換えられるとともに、アイソレーション抵抗4111の一端は、短絡される。
【0051】
また、図2に示した伝送線路1121は、伝送線路1131とから結合線路3101を構成していた。このため、図4Aの奇モード動作時においては、結合線路3101の奇モード動作に係わる伝送線路1121oに置き換えられる。
【0052】
このとき、共通端子9101は、短絡されることから、矢印6000で示した四分の一波長インピーダンス変成器1120より、共通端子9101側は、開放となる。
【0053】
さらに、負荷インピーダンス8102のインピーダンス値をZ0、アイソレーション抵抗4111の抵抗値をR’、伝送線路1121oのインピーダンス値をZa、伝送線路1122のインピーダンス値をZbとすると、各値の関係は、以下の式(1)から(6)を満たす。
【0054】
【数1】
【0055】
一方、図4Bにおいては、対称面が磁気壁となることから、図2に示した負荷インピーダンス8101は、倍のインピーダンス値である負荷インピーダンス8111に置き換えられる。さらに、図2に示したアイソレーション抵抗4101は、半分の抵抗値であるアイソレーション抵抗4111に置き換えられるとともに、アイソレーション抵抗4111の一端は開放されるため、アイソレーション抵抗4111は無視される。
【0056】
また、図2に示した伝送線路1121は、伝送線路1131とから結合線路3101を構成している。このため、図4Bの偶モード動作時においては、結合線路3101の偶モード動作に係わる伝送線路1121eに置き換えられる。
【0057】
このとき、アイソレーション抵抗4111の一端は、開放されることから、伝送線路1122の電気長が四分の一波長であるとき、伝送線路1122と伝送線路1121eとの接点で短絡となる。よって、伝送線路1121eは、四分の一波長の奇数倍となることから、矢印6001で示した伝送線路1121eよりアイソレーション抵抗4111側は、開放となり、無視できる。
【0058】
さらに、下式(7)に示すように、伝送線路1121eのインピーダンス値Zcを、負荷インピーダンス8102のインピーダンス値Z0よりも高くすることで、中心周波数のみならず、中心周波数を挟んで上下の周波数帯域においても、矢印6001で示した伝送線路1121eよりアイソレーション抵抗4111側を擬似的な開放とみなすことができ、そこでの影響を抑制できる。
【0059】
【数2】
【0060】
このことから、偶モード動作時において共通端子9101における反射特性、および入出力端子9102における反射特性が、良好な帯域を拡張することが適う。
【0061】
図5Aは、非特許文献1に開示されている従来構造のウィルキンソン型電力分配合成器に係わる等価回路における偶奇モード動作時の回路シミュレーション結果を示す図(スミスチャート)である。一方、図5Bは、本発明の実施の形態1における図2に示した電力分配合成器の等価回路における偶奇モード動作時の回路シミュレーション結果を示す図(スミスチャート)である。
【0062】
図5A図5Bにおいて、破線X、実線Y、破線Zは、それぞれ、以下の内容を示している。なお、ここでは、電力分配時の特性について示す。
破線X:奇モード動作時の入出力端子9102における反射特性
実線Y:偶モード動作時の共通端子9101入における反射特性
破線Z:偶モード動作時の入出力端子9102における反射特性
【0063】
図5Aにおいて、実線Yが示す偶モード動作時の共通端子9101入における反射特性、破線Zが示す偶モード動作時の入出力端子9102における反射特性は、孤を描きながらスミスチャートの中央(反射ゼロ点)を通過していることが分かる。この点が、図3A中の規格化周波数(Normalized Frequency)が1の場合に対応する。
【0064】
一方、図5Bにおいて、実線Yが示す偶モード動作時の共通端子9101入における反射特性、破線Zが示す偶モード動作時の入出力端子9102における反射特性は、スミスチャートの中央(反射ゼロ点)付近を回っていることから、反射が良好な周波数帯域が拡大していることが分かる。
【0065】
なお、このシミュレーションでは、負荷インピーダンス8102のインピーダンス値Z0を50Ω、アイソレーション抵抗4111の抵抗値R’を50Ω、伝送線路1121oのインピーダンス値Zaを50Ω、伝送線路1122のインピーダンス値Zbを50Ω、伝送線路1121eのインピーダンス値Zcを140Ω、負荷インピーダンス8111のインピーダンス値2Z0を100Ωとしている。
【0066】
以上のことから明らかなように、本実施の形態1における電力分配合成器によれば、伝送線路1121と伝送線路1131とから構成された結合線路3101において、偶奇モード動作時の伝送線路1121o、伝送線路1121eに係わるインピーダンスを各モードで調整することにより、奇モード動作時の入出力端子9102における反射特性、偶モード動作時の共通端子9101の反射特性、偶モード動作時の入出力端子9102における反射特性を広帯域に渡って良好にすることができる。
【0067】
よって、電力分配動作および電力合成動作時に広帯域に渡って良好な各種反射特性およびアイソレーション特性を有する電力分配合成器を得ることができる効果を奏する。
【0068】
なお、実施の形態1では、アイソレーション抵抗にチップ抵抗を用いる例を示したが、これに限らず、薄膜抵抗を用いてもよく、同様の効果が得られる。
【0069】
実施の形態2.
上記実施の形態1では、伝送線路1121と伝送線路1122とを合わせた長さと、伝送線路1131と伝送線路1132とを合わせた長さとが等しく、動作周波数に対して半波長の自然数倍である例について説明した。しかしながら、本発明は、これに限らず、当該伝送線路の電気長が四分の1波長以下の電気長となる2本の伝送線路で結ばれているとともに、2本の伝送線路の一部が平行に近接して配置されて構成された電力分配合成器としてもよい。
【0070】
図6Aは、本発明の実施の形態2による各入出力端子とアイソレーション抵抗間の2本の伝送線路における電気長がそれぞれ四分の1波長以下となり、当該伝送線路のうち少なくとも一部が平行に近接して配置されて構成された電力分配合成器を示す透視斜視図である。また、図6Bは、本発明の実施の形態2による各入出力端子とアイソレーション抵抗間の2本の伝送線路における電気長がそれぞれ四分の1波長以下となり、当該伝送線路のうち少なくとも一部が平行に近接して配置されて構成された電力分配合成器を示す上面図である。
【0071】
図6A図6Bの電力分配合成器では、上述の実施の形態1で示した伝送線路ストリップ導体1021、伝送線路ストリップ導体1022、伝送線路ストリップ導体1031、伝送線路ストリップ導体1032が、伝送線路ストリップ導体1021s、チップ実装用パッド1022s、伝送線路ストリップ導体1031s、チップ実装用パッド1032sにそれぞれ置き換えられている。
【0072】
そして、伝送線路ストリップ導体1021sとチップ実装用パッド1022sとを合わせた電気長、および伝送線路ストリップ導体1031sとチップ実装用パッド1032sとを合わせた電気長が、それぞれ四分の1波長以下となるよう構成されている。
【0073】
さらに、上述の実施の形態1で示した結合線路3001は、図6A図6Bにおいて、結合線路3001sに置き換えられており、伝送線路ストリップ導体1021sと伝送線路ストリップ導体1031sが平行に近接して配置されている。
【0074】
図6A図6Bに示した電力分配合成器では、チップ抵抗器4001の寸法が大きいものが適用される際、それに伴ってチップ実装用パッド1022s、およびチップ実装用パッド1032sの寸法も大きくなることで生じる寄生容量による高周波特性の劣化を抑制することができる。この結果、低損失な電力分配合成器を得ることができる。
【0075】
図7は、本発明の実施の形態2における図6A図6Bに示した電力分配合成器の等価回路図である。図6A図6Bの構成図と図7の等価回路図とを比較すると、伝送線路ストリップ導体1021s、チップ実装用パッド1022s、伝送線路ストリップ導体1031s、チップ実装用パッド1032s、結合線路3001は、それぞれ、伝送線路1121s、伝送線路1122s、伝送線路1131s、伝送線路1132s、結合線路3101sに置き換えられている。
【0076】
なお、その他の符号については、図1A図1Bの構成図と図2の等価回路図の置き換えと同様である。
【0077】
本実施の形態2における電力分配合成器によれば、各入出力端子とアイソレーション抵抗間の2本の伝送線路における電気長がそれぞれ四分の1波長以下であり、当該伝送線路のうち伝送線路1121sと伝送線路1131sとから構成された結合線路3101において、偶奇モード動作時のインピーダンスを各々調整することにより、伝送線路1121sと伝送線路1131sとで生じた影響を抑制でき、低損失な電力分配合成器を得ることができる。
【0078】
実施の形態3.
上記実施の形態1では、各入出力端子とアイソレーション抵抗間の2本の伝送線路における電気長がそれぞれ半波長の自然数倍となり、当該伝送線路のうち少なくとも一部が平行に近接して配置されて構成された電力分配合成器について説明した。しかしながら、本が爪医は、これに限定されず、当該伝送線路が全て結合線路である電力分配合成器としてもよい。
【0079】
図8Aは、本発明の実施の形態3による各入出力端子とアイソレーション抵抗間の2本の伝送線路が全て平行に近接して配置された電力分配合成器を示す透視斜視図である。また、図8Bは、本発明の実施の形態3による各入出力端子とアイソレーション抵抗間の2本の伝送線路が全て平行に近接して配置された電力分配合成器を示す上面図である。
【0080】
図8A図8Bの電力分配合成器では、上述の実施の形態1で示した伝送線路ストリップ導体1022と伝送線路ストリップ導体1032とが、平行に近接して配置され、結合線路3002を構成している。
【0081】
図8に示した電力分配合成器では、結合線路3002の偶奇モード動作時における伝送線路ストリップ導体1022と伝送線路ストリップ導体1032のインピーダンスを各々調整することができる。このことから、本実施の形態3の構成を備えた電力分配合成器は、設計自由度を向上させることができるとともに、上記実施の形態1と同様の効果が得られる。
【0082】
図9は、本発明の実施の形態3における図8A図8Bに示した電力分配合成器の等価回路図である。図8A図8Bの構成図と図9の等価回路図とを比較すると、結合線路3001は、結合線路3101に置き換えられている。なお、その他の符号については、図1A図1Bの構成図と図2の等価回路図の置き換えと同様である。
【0083】
本実施の形態3における電力分配合成器によれば、各入出力端子とアイソレーション抵抗間の2本の伝送線路における電気長がそれぞれ半波長の自然数倍であり、かつ当該伝送線路の全てが平行に近接して配置されることで、伝送線路1121と伝送線路1131とから結合線路3101が構成され、伝送線路1122と伝送線路1132とから結合線路3102が構成される。
【0084】
このことにより、結合線路3001の偶奇モード動作時における伝送線路ストリップ導体1021と伝送線路ストリップ導体1031のインピーダンス、ならびに結合線路3002の偶奇モード動作時における伝送線路ストリップ導体1022と伝送線路ストリップ導体1032のインピーダンスを各々調整することが可能となる。この結果、電力分配合成器の設計自由度を向上させることができるとともに、上記実施の形態1と同様の効果が得られる。
【0085】
実施の形態4.
上記実施の形態1および実施の形態3では、入出力端子9102とアイソレーション抵抗4101、および入出力端子9013とアイソレーション抵抗4101は、それぞれ半波長の自然数倍の伝送線路で接続されている電力分配合成器について説明した。
【0086】
本発明では、さらに、入出力端子9102とアイソレーション抵抗4101、および入出力端子9013とアイソレーション抵抗4101は、それぞれ四分の一波長の奇数倍の伝送線路で接続されているとともに、アイソレーション抵抗4101と並列に一波長の奇数倍の伝送線路が接続された電力分配合成器としてもよい。そこで、本実施の形態4において、このような構成について具体的に説明する。
【0087】
図10は、本発明の実施の形態4による電力分配合成器を示す等価回路図である。本実施の形態4における図10の例では、アイソレーション抵抗4101の一端が伝送線路1121と伝送線路1122との間に接続され、アイソレーション抵抗4101のもう一端が伝送線路1131と伝送線路1132との間に接続されている。
【0088】
さらに、伝送線路1122のアイソレーション抵抗4101が接続されていない端部と、伝送線路1132のアイソレーション抵抗4101が接続されていない端部とが接続されている。つまり、伝送線路1122と伝送線路1132が縦続接続された伝送線路がアイソレーション抵抗4101に対して並列に接続されている。
【0089】
本実施の形態4によれば、伝送線路1122と伝送線路1132が縦続接続された伝送線路がアイソレーション抵抗4101に対して並列に接続されることで、レイアウトに合わせてアイソレーション抵抗4101の実装位置を調整することができる。このことから、本実施の形態4による電力分配合成器は、設計自由度を向上させることができるとともに、上記実施の形態1と同様の効果が得られる。
【0090】
なお、本実施の形態4における図10の例では、伝送線路1122と伝送線路1132は、通常の伝送線路である場合について示しているが、この限りではない。伝送線路1122と伝送線路1132が平行に近接して配置されて、結合線路3102を構成しても良い。
【0091】
図11は、本発明の実施の形態4による伝送線路1122と伝送線路1132が平行に近接して配置されて結合線路3102を構成している電力分配合成器を示す等価回路図である。
【0092】
図11に示した電力分配合成器では、結合線路3001の偶奇モード動作時における伝送線路ストリップ導体1021と伝送線路ストリップ導体1031のインピーダンス、ならびに結合線路3002の偶奇モード動作時における伝送線路ストリップ導体1022と伝送線路ストリップ導体1032のインピーダンスを各々調整することが可能となる。この結果、電力分配合成器の設計自由度を向上させることができるとともに、上述の例と同様の効果が得られる。
【0093】
実施の形態5.
上記実施の形態1、3、および4では、ウィルキンソン型電力分配合成器について説明したが、ガイセル型電力分配合成器としてもよい。図12は、本発明の実施の形態5による電力分配合成器を示す等価回路図である。
【0094】
この実施の形態5における図12の例では、アイソレーション抵抗として、アイソレーション抵抗4111およびアイソレーション抵抗4112の2つが用いられている。そして、アイソレーション抵抗4111の一端が伝送線路1121と伝送線路1122との間に接続されるとともに、もう一端が接地され、また、アイソレーション抵抗4112の一端が伝送線路1131と伝送線路1132との間に接続されるとともに、もう一端が接地されている。
【0095】
また、伝送線路1122のアイソレーション抵抗4101が接続されていない端部と、伝送線路1132のアイソレーション抵抗4101が接続されていない端部とが接続されている。
【0096】
本実施の形態5によれば、アイソレーション抵抗を2つ用い、かつアイソレーション抵抗4111およびアイソレーション抵抗4112における各々の一端を接地する構成を備えている。このような構成を備えることで、耐電力性能を向上させることができるとともに、上記実施の形態1と同様の効果が得られる。
【0097】
なお、本実施の形態5における図13の例では、伝送線路1122と伝送線路1132は、通常の伝送線路である場合について示しているが、この限りではない。伝送線路1122と伝送線路1132が平行に近接して配置されて、結合線路3102を構成しても良い。
【0098】
図13は、本発明の実施の形態5による伝送線路1122と伝送線路1132が平行に近接して配置されて結合線路3102を構成している電力分配合成器を示す等価回路図である。
【0099】
図13に示した電力分配合成器では、結合線路3001の偶奇モード動作時における伝送線路ストリップ導体1021と伝送線路ストリップ導体1031のインピーダンス、ならびに結合線路3002の偶奇モード動作時における伝送線路ストリップ導体1022と伝送線路ストリップ導体1032のインピーダンスを各々調整することが可能となる。この結果、電力分配合成器の設計自由度を向上させることができるとともに、上述の例と同様の効果が得られる。
【0100】
実施の形態6.
上記実施の形態1、3、4、および5では、各入出力端子とアイソレーション抵抗間の2本の伝送線路のうち少なくとも一部が平行に近接して配置されることで結合線路を設け、結合線路を構成する伝送線路における偶奇モード動作時の各インピーダンスを調整できる電力分配合成器について説明した。
【0101】
これに対して、各入出力端子とアイソレーション抵抗間の2本の伝送線路を結合線路とせず、上記実施の形態1、3、4、および5における奇モード動作時に適用した条件を満たす伝送線路を具備した電力分配合成器としてもよい。そこで、本実施の形態6において、このような構成について具体的に説明する。
【0102】
図14Aは、本発明の実施の形態6による各入出力端子とアイソレーション抵抗間の2本の伝送線路が式(1)および式(2)、ならびに式(3)から(6)の何れかを満たして構成された電力分配合成器を示す透視斜視図である。また、図14Bは、本発明の実施の形態6による各入出力端子とアイソレーション抵抗間の2本の伝送線路が式(1)および式(2)、ならびに式(3)から(6)の何れかを満たして構成された電力分配合成器を示す上面図である。
【0103】
図14A図14Bの電力分配合成器では、伝送線路ストリップ導体1021と伝送線路ストリップ導体1031、および伝送線路ストリップ導体1022と伝送線路ストリップ導体1032は、電気的に結合しないよう物理的に離れて配置されている。
【0104】
図15は、本発明の実施の形態6による図14A図14Bに示した電力分配合成器の等価回路図である。各符号については、図1A図1Bの構成図と図2の等価回路図の置き換えと同様である。
【0105】
図15に示した電力分配合成器では、伝送線路1121、伝送線路1122、伝送線路1131、伝送線路1132が、それぞれ四分の一波長インピーダンス変成器として動作するように、伝送線路1121のインピーダンスおよび伝送線路1131のインピーダンスをZa、伝送線路1122のインピーダンスおよび伝送線路1131のインピーダンスをZb、負荷インピーダンス8102のインピーダンスおよび負荷インピーダンス8103のインピーダンスをZ0、アイソレーション抵抗4101の抵抗値の半分の値をR’とし、上述の式(1)および式(2)、ならびに式(3)から(6)の何れかを満たすように設計されている。
【0106】
この結果、従来の電力分配合成器に比べて、電力分配動作および電力合成動作時に広帯域に渡って良好な各種反射特性およびアイソレーション特性を有する電力分配合成器を得ることができる効果を奏する。
【0107】
実施の形態7.
上記実施の形態1から6では、マイクロストリップ線路を用いた構成の電力分配合成器について説明した。これに対して、ストリップ線路を用いた構成の電力分配合成器としてもよい。そこで、本実施の形態7において、このような構成について具体的に説明する。
【0108】
図16Aは、本発明の実施の形態7によるストリップ線路を用いた電力分配合成器を示す透視斜視図である。また、図16Bは、本発明の実施の形態7によるストリップ線路を用いた電力分配合成器を示す上面図である。ここで、ストリップ線路とは、上述の各例のマイクロストリップ線路において、ストリップ導体の上部に誘電体層と外部地導体を設けた構造でなる。
【0109】
図16A図16Bの電力分配合成器では、上述の実施の形態1の共通ストリップ導体1001、入出力ストリップ導体1002、入出力ストリップ導体1003、四分の一波長インピーダンス変成器ストリップ導体1020、四分の一波長インピーダンス変成器ストリップ導体1030、伝送線路ストリップ導体1021、伝送線路ストリップ導体1031のそれぞれが、内部導体となるストリップ線路で構成されている。また、これらの内部導体は、誘電体層1と誘電体層2との間にある。
【0110】
ドットのハッチンクで示された接地導体2001は、誘電体層1における誘電体層2が配置された面と反対の面に配置されており、地導体2002は、誘電体層2における誘電体層1が配置された面と反対の面に配置されている。
【0111】
チップ抵抗器4001は、地導体2002に設けられた切り欠き7001に配置されたチップ実装用パッド1022P、およびチップ実装用パッド1032Pに実装されているとともに、ヴィア1022Vおよびヴィア1032Vを介して伝送線路ストリップ導体1021、および伝送線路ストリップ導体1031にそれぞれ接続されている。
【0112】
なお、チップ実装用パッド1022Pとヴィア1022Vとを合わせた伝送線路の電気長と、チップ実装用パッド1032Pとヴィア1032Vとを合わせた伝送線路の電気長とは等しく、四分の一波長の奇数倍となる。
【0113】
本実施の形態7によれば、ストリップ線路を用いることで、基板外部との電磁干渉を抑えることができるとともに、上記実施の形態1と同様の効果が得られる。
【0114】
なお、本実施の形態7における図16A図16Bの例では、チップ実装用パッド1022Pとヴィア1022Vとを合わせた伝送線路の電気長が、誘電体基板表層に配置されている例について説明したが、この限りではない。このような電気長が、誘電体基板内層に設けられた構成を採用することもできる。そして、このような構成を採用することで、電力分配合成器の設計自由度を向上させることができるとともに、上述の例と同様の効果が得られる。
【0115】
以上の実施の形態1〜7を整理すると、以下のようになる。すなわち、本発明によれば、誘電体基板にウィルキンソン型の電力分配合成器を設けた構成を採用することができる。このような本発明に係わる電力分配合成器は、誘電体基板に四分の一波長インピーダンス変成器を構成するストリップ導体パターンが設けられ、アイソレーション抵抗としてチップ抵抗器が実装される。
【0116】
ストリップ導体パターンとチップ抵抗器は、ストリップ導体からなる2本の伝送線路により結ばれる。2本の伝送線路の電気長は、動作周波数に対して半波長の長さであり、そのうちの四分の一波長の伝送線路が平行に近接して配置されることにより、結合線路を構成する。
【0117】
このとき、電力合成分配器の偶奇モード動作において、当該結合線路のインピーダンスを、奇モード動作時には各入出力端子における負荷インピーダンスから、アイソレーション抵抗における抵抗値の半分の値までの何れかの値とし、偶モード動作時には各入出力端子における負荷インピーダンスよりも高くする。
【0118】
このことにより、共通端子ならびに各入出力端子における反射特性、および入出力端子間のアイソレーションを、広帯域に渡って良好に保つことができる。
【0119】
なお、本発明に係る電力分配合成器は、ストリップ導体パターンとチップ抵抗器を接続するストリップ導体からなる2本の伝送線路の電気長が、動作周波数に対して半波長である場合には限定されない。当該伝送線路の電気長を半波長の自然数倍の電気長となる2本の伝送線路で構成するとともに、2本の伝送線路が平行に近接して配置されることにより結合線路となっていてもよい。
【0120】
上述同様、電力合成分配器の偶奇モード動作において、当該結合線路のインピーダンスを、奇モード動作時にはアイソレーション抵抗の抵抗値に対して半分の値とし、偶モード動作時にはアイソレーション抵抗の抵抗値よりも高くする。このことにより、偶奇モードに係わる共通端子ならびに各入出力端子における反射特性を、広帯域に渡って良好とすることが適う。
【0121】
この結果、電力分配動作時および電力合成動作時における共通端子ならびに各入出力端子における反射特性、および入出力端子間のアイソレーションを、広帯域に渡って良好に保てる。
【0122】
なお、本発明に係る電力分配合成器は、誘電体基板に構成したウィルキンソン型電力分配合成器を採用する場合に限らず、多層基板によるガイセル型の電力分配合成器を採用することもできる。
【0123】
ガイセル型電力分配合成器は、ウィルキンソン型電力分配合成器と同じく、誘電体基板には四分の一波長インピーダンス変成器を構成するストリップ導体パターンが設けられ、アイソレーション抵抗として2つのチップ抵抗器が実装される。
【0124】
また、四分の一波長インピーダンス変成器を構成するストリップ導体パターンの各入出力端子間を、一波長(λ)のストリップ導体パターンで結ぶとともに、各入出力端子から四分の一波長離れた一波長のストリップ導体パターン上に、各チップ抵抗器へ接続する分岐点が設けられる。
【0125】
そして、各分岐点に接続された各チップ抵抗器は、もう一端が地導体へと接地される。また、各チップ抵抗器の一端が接続される各分岐点と各入出力端子とを結ぶ2本の伝送線路が、平行に近接して配置されることにより結合線路となる。
【0126】
ウィルキンソン型電力分配合成器の場合と同様に、電力合成分配器の偶奇モード動作において、当該結合線路のインピーダンスを、奇モード動作時にはアイソレーション抵抗の抵抗値に対して半分の値とし、偶モード動作時にはアイソレーション抵抗の抵抗値よりも高くする。このことにより、偶奇モードに係わる共通端子ならびに各入出力端子における反射特性を、広帯域に渡って良好とすることが適う。
【0127】
この結果、電力分配動作時および電力合成動作時における共通端子ならびに各入出力端子における反射特性、および入出力端子間のアイソレーションを、広帯域に渡って良好に保てる。
【0128】
なお、本発明は、その発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【0129】
1、2 誘電体層、1001 共通ストリップ導体、1002、1003 入出力ストリップ導体、1020、1030 四分の一波長インピーダンス変成器ストリップ導、1022s、1032s 1022P、1032P チップ実装用パッド、1022V、1023V ヴィア、1120、1130 四分の一波長インピーダンス変成器、1021、1022、1031、1032、1021s、1031s 伝送線路ストリップ導体、1121、1122、1131、1132、1121o、1121e 伝送線路、2001、2002 接地導体、3001、3002、3101、3102、3001s 結合線路、4001、チップ抵抗器、4101 4111 4112 アイソレーション抵抗、6000 矢印(開放)、7001 切り欠き、8101、8102、8103、8111 負荷インピーダンス、9001、9101 共通端子、9002、9003、9102、9103 入出力端子。
図1A
図1B
図2
図3A
図3B
図4A
図4B
図5A
図5B
図6A
図6B
図7
図8A
図8B
図9
図10
図11
図12
図13
図14A
図14B
図15
図16A
図16B