特許第6625938号(P6625938)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社東芝の特許一覧
特許6625938半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
<>
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000002
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000003
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000004
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000005
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000006
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000007
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000008
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000009
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000010
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000011
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000012
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000013
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000014
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000015
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000016
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000017
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000018
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000019
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000020
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000021
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000022
  • 特許6625938-半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 図000023
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6625938
(24)【登録日】2019年12月6日
(45)【発行日】2019年12月25日
(54)【発明の名称】半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
(51)【国際特許分類】
   H01L 29/78 20060101AFI20191216BHJP
   H01L 29/12 20060101ALI20191216BHJP
   H01L 21/336 20060101ALI20191216BHJP
   H01L 29/06 20060101ALI20191216BHJP
   H01L 21/265 20060101ALI20191216BHJP
【FI】
   H01L29/78 652C
   H01L29/78 652T
   H01L29/78 653A
   H01L29/78 652M
   H01L29/78 658G
   H01L29/78 652J
   H01L29/78 652K
   H01L29/78 652D
   H01L29/78 658A
   H01L29/06 301V
   H01L29/06 301M
   H01L21/265 Z
【請求項の数】19
【全頁数】26
(21)【出願番号】特願2016-144515(P2016-144515)
(22)【出願日】2016年7月22日
(65)【公開番号】特開2018-14455(P2018-14455A)
(43)【公開日】2018年1月25日
【審査請求日】2018年9月5日
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(74)【代理人】
【識別番号】100119035
【弁理士】
【氏名又は名称】池上 徹真
(74)【代理人】
【識別番号】100141036
【弁理士】
【氏名又は名称】須藤 章
(74)【代理人】
【識別番号】100088487
【弁理士】
【氏名又は名称】松山 允之
(72)【発明者】
【氏名】大橋 輝之
(72)【発明者】
【氏名】河野 洋志
(72)【発明者】
【氏名】蟹江 創造
(72)【発明者】
【氏名】清水 達雄
【審査官】 柴垣 宙央
(56)【参考文献】
【文献】 特開2000−012842(JP,A)
【文献】 国際公開第2015/072052(WO,A1)
【文献】 国際公開第2011/048800(WO,A1)
【文献】 特開2009−260253(JP,A)
【文献】 特開2015−128082(JP,A)
【文献】 特開2009−246225(JP,A)
【文献】 特開2016−122835(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 29/78
H01L 21/265
H01L 21/336
H01L 29/06
H01L 29/12
(57)【特許請求の範囲】
【請求項1】
第1の面と第2の面を有する炭化珪素層と、
一部の領域が前記炭化珪素層に挟まれ、前記一部の領域の前記第2の面の側の端部における幅が、前記一部の領域の前記第1の面における幅よりも狭く、前記一部の領域の側面の前記第1の面に平行な面に対する第1の傾斜角が60度以上85度以下である第1の電極と、
前記第1の電極との間に前記炭化珪素層を挟む第2の電極と、
第1のゲート電極と、
前記第1のゲート電極との間に前記一部の領域を挟む第2のゲート電極と、
前記一部の領域と前記第1のゲート電極との間に位置する第1のゲート絶縁層と、
前記一部の領域と前記第2のゲート電極との間に位置する第2のゲート絶縁層と、
前記炭化珪素層内に位置する第1導電型の第1の炭化珪素領域と、
前記第1の炭化珪素領域と前記第1の面との間に位置し、前記一部の領域と前記第1のゲート絶縁層との間に位置する第2導電型の第2の炭化珪素領域と、
前記第1の炭化珪素領域と前記第1の面との間に位置し、前記一部の領域と前記第2のゲート絶縁層との間に位置する第2導電型の第3の炭化珪素領域と、
前記第2の炭化珪素領域と前記第1の面との間に位置する第1導電型の第4の炭化珪素領域と、
前記第3の炭化珪素領域と前記第1の面との間に位置し、前記第4の炭化珪素領域との間に前記一部の領域を挟む第1導電型の第5の炭化珪素領域と、
前記一部の領域の前記第2の面の側の前記端部及び前記一部の領域の前記側面と、前記第1の炭化珪素領域との間に位置し、前記第2の炭化珪素領域及び前記第3の炭化珪素領域よりも第2導電型の不純物濃度の高い第2導電型の第6の炭化珪素領域と、
前記第1の炭化珪素領域と前記第6の炭化珪素領域との間に位置し、前記第2の面と前記第2の炭化珪素領域との距離及び前記第2の面と前記第3の炭化珪素領域との距離よりも前記第2の面との距離が小さく、前記第6の炭化珪素領域よりも第2導電型の不純物濃度の低い第2導電型の第7の炭化珪素領域と、
を備え
前記一部の領域の前記第2の面の側の前記端部における幅が0.4μm以上であり、
前記第2の面と前記第1の電極との距離が前記第2の面と前記第1のゲート絶縁層との距離よりも小さい半導体装置。
【請求項2】
前記第7の炭化珪素領域の第2導電型の不純物濃度が、前記第2の炭化珪素領域及び前記第3の炭化珪素領域の第2導電型の不純物濃度よりも高い請求項1記載の半導体装置。
【請求項3】
前記第7の炭化珪素領域の第2導電型の不純物濃度が、前記第2の炭化珪素領域及び前記第3の炭化珪素領域の第2導電型の不純物濃度の2倍以上である請求項2記載の半導体装置。
【請求項4】
前記第2の面と前記第7の炭化珪素領域との距離が、前記第2の面と前記第1のゲート絶縁層との距離及び前記第2の面と前記第2のゲート絶縁層との距離よりも小さい請求項1乃至請求項3いずれか一項記載の半導体装置。
【請求項5】
前記第1の傾斜角が65度以上80度以下である請求項1乃至請求項4いずれか一項記載の半導体装置。
【請求項6】
前記第7の炭化珪素領域と前記第1の炭化珪素領域との境界の前記第1の面に平行な面に対する第2の傾斜角が60度以上85度以下である請求項1乃至請求項5いずれか一項記載の半導体装置。
【請求項7】
前記第2の傾斜角が65度以上80度以下である請求項6記載の半導体装置。
【請求項8】
前記第6の炭化珪素領域が、前記第4の炭化珪素領域及び前記第5の炭化珪素領域に接する請求項1乃至請求項7いずれか一項記載の半導体装置。
【請求項9】
前記一部の領域と前記第1のゲート絶縁層との距離と前記第7の炭化珪素領域と前記第1のゲート絶縁層との距離との差、及び、前記一部の領域と前記第2のゲート絶縁層との距離と前記第7の炭化珪素領域と前記第2のゲート絶縁層との距離との差が、0.1μm以下である請求項1乃至請求項8いずれか一項記載の半導体装置。
【請求項10】
前記一部の領域の前記第1のゲート絶縁層の側の前記側面と前記第1の面とが接する第1の点と、前記第1のゲート絶縁層との距離、及び、前記一部の領域の前記第2のゲート絶縁層の側の前記側面と前記第1の面とが接する第2の点と、前記第2のゲート絶縁層との距離が、0.1μm以上0.8μm以下である請求項1乃至請求項9いずれか一項記載の半導体装置。
【請求項11】
前記一部の領域の前記第1のゲート絶縁層の側の前記側面と前記第1の面とが接する第1の点と、前記第1のゲート絶縁層との距離、及び、前記一部の領域の前記第2のゲート絶縁層の側の前記側面と前記第1の面とが接する第2の点と。前記第2のゲート絶縁層との距離が0.3μm以上0.6μm以下である請求項1乃至請求項9いずれか一項記載の半導体装置。
【請求項12】
前記第1のゲート絶縁層及び前記第2のゲート絶縁層は酸化シリコンである請求項1乃至請求項11いずれか一項記載の半導体装置。
【請求項13】
請求項1乃至請求項12いずれか一項記載の半導体装置を備えるインバータ回路。
【請求項14】
請求項1乃至請求項12いずれか一項記載の半導体装置を備える駆動装置。
【請求項15】
請求項1乃至請求項12いずれか一項記載の半導体装置を備える車両。
【請求項16】
請求項1乃至請求項12いずれか一項記載の半導体装置を備える昇降機。
【請求項17】
第1導電型の第1の領域を有し、第1の面と第2の面とを有する炭化珪素層に、第2導電型の第2の領域を形成し、
前記炭化珪素層の前記第1の面から、前記第2の領域よりも深い2個の第1のトレンチを形成し、
前記2個の前記第1のトレンチを覆うマスク材をマスクに、前記2個の前記第1のトレンチの間に、前記炭化珪素層の前記第1の面から、前記第2の領域よりも深く、側面の前記第1の面に対する傾斜角が60度以上85度以下の第2のトレンチを形成し、
前記第2のトレンチの側面及び底面から、前記第1の面の法線に対する傾きが1度以下でイオン注入を行い、第2導電型の第3の領域を形成し、
前記第2のトレンチの側面及び底面から、前記第1の面の法線に対する傾きが1度以下でイオン注入を行い、前記第3の領域よりも浅く、前記第3の領域よりも第2導電型の不純物濃度の高い第2導電型の第4の領域を形成し、
前記第1のトレンチ内にゲート絶縁層を形成し、
前記第1のトレンチ内の前記ゲート絶縁層の上にゲート電極を形成し、
前記第2のトレンチを埋め込む第1の電極を形成し、
前記第2の面に第2の電極を形成する半導体装置の製造方法。
【請求項18】
前記第3の領域の第2導電型の不純物濃度が、前記第2の領域の第2導電型の不純物濃度よりも高い請求項17記載の半導体装置の製造方法。
【請求項19】
前記第2のトレンチの深さが、前記第1のトレンチの深さよりも深い請求項17又は請求項18記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機に関する。
【背景技術】
【0002】
次世代の半導体デバイス用の材料として炭化珪素(SiC)が期待されている。炭化珪素はシリコン(Si)と比較して、バンドギャップが3倍、破壊電界強度が約10倍、熱伝導率が約3倍と優れた物性を有する。この物性を活用すれば低損失且つ高温動作可能な半導体デバイスを実現することができる。
【0003】
しかし、例えば、炭化珪素を用いてMIS(Metal Insulator Semiconductor)構造を形成する場合、炭化珪素の耐圧が高いため、シリコンを用いたMIS構造と比較して、ゲート絶縁層の耐圧が、半導体の耐圧に比べて低くなる恐れがある。特に、素子の集積度をあげるため、トレンチ内にMIS構造を形成する場合、トレンチ底部での電界集中により、ゲート絶縁層の耐圧が低くなるという問題がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2009−260253号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする課題は、ゲート絶縁層の耐圧の向上が可能な半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
実施形態の半導体装置は、第1の面と第2の面を有する炭化珪素層と、一部の領域が前記炭化珪素層に挟まれ、前記一部の領域の前記第2の面側の端部における幅が、前記一部の領域の前記第1の面における幅よりも狭く、前記一部の領域の側面の前記第1の面に平行な面に対する第1の傾斜角が60度以上85度以下である第1の電極と、前記第1の電極との間に前記炭化珪素層を挟む第2の電極と、第1のゲート電極と、前記第1のゲート電極との間に前記一部の領域を挟む第2のゲート電極と、前記一部の領域と前記第1のゲート電極との間に位置する第1のゲート絶縁層と、前記一部の領域と前記第2のゲート電極との間に位置する第2のゲート絶縁層と、前記炭化珪素層内に位置する第1導電型の第1の炭化珪素領域と、前記第1の炭化珪素領域と前記第1の面との間に位置し、前記一部の領域と前記第1のゲート絶縁層との間に位置する第2導電型の第2の炭化珪素領域と、前記第1の炭化珪素領域と前記第1の面との間に位置し、前記一部の領域と前記第2のゲート絶縁層との間に位置する第2導電型の第3の炭化珪素領域と、前記第2の炭化珪素領域と前記第1の面との間に位置する第1導電型の第4の炭化珪素領域と、前記第3の炭化珪素領域と前記第1の面との間に位置し、前記第4の炭化珪素領域との間に前記一部の領域を挟む第1導電型の第5の炭化珪素領域と、前記一部の領域の前記第2の面側の前記端部及び前記一部の領域の前記側面と、前記第1の炭化珪素領域との間に位置し、前記第2の炭化珪素領域及び前記第3の炭化珪素領域よりも第2導電型の不純物濃度の高い第2導電型の第6の炭化珪素領域と、前記第1の炭化珪素領域と前記第6の炭化珪素領域との間に位置し、前記第2の面と前記第2の炭化珪素領域との距離及び前記第2の面と前記第3の炭化珪素領域との距離よりも前記第2の面との距離が小さく、前記第6の炭化珪素領域よりも第2導電型の不純物濃度の低い第2導電型の第7の炭化珪素領域と、を、前記一部の領域の前記第2の面の側の前記端部における幅が0.4μm以上であり、前記第2の面と前記第1の電極との距離が前記第2の面と前記第1のゲート絶縁層との距離よりも小さい
【図面の簡単な説明】
【0007】
図1】第1の実施形態の半導体装置の模式断面図。
図2】第1の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
図3】第1の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
図4】第1の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
図5】第1の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
図6】第1の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
図7】比較形態の半導体装置の模式断面図。
図8】第1の実施形態の半導体装置の作用及び効果の説明図。
図9】比較形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
図10】比較形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
図11】比較形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
図12】比較形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
図13】比較形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
図14】第1の実施形態の半導体装置の作用及び効果の説明図。
図15】第1の実施形態の半導体装置の作用及び効果の説明図。
図16】第1の実施形態の半導体装置の変形例の模式断面図。
図17】第2の実施形態の半導体装置の模式断面図。
図18】第3の実施形態の半導体装置の模式断面図。
図19】第4の実施形態の駆動装置の模式図。
図20】第5の実施形態の車両の模式図。
図21】第6の実施形態の車両の模式図。
図22】第7の実施形態の昇降機の模式図。
【発明を実施するための形態】
【0008】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【0009】
また、以下の説明において、n、n、n及び、p、p、pの表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちnはnよりもn型の不純物濃度が相対的に高く、nはnよりもn型の不純物濃度が相対的に低いことを示す。また、pはpよりもp型の不純物濃度が相対的に高く、pはpよりもp型の不純物濃度が相対的に低いことを示す。なお、n型、n型を単にn型、p型、p型を単にp型と記載する場合もある。
【0010】
(第1の実施形態)
本実施形態の半導体装置は、第1の面と第2の面を有する炭化珪素層と、一部の領域が炭化珪素層に挟まれ、一部の領域の第2の面側の端部における幅が、一部の領域の第1の面における幅よりも狭く、一部の領域の側面の第1の面に平行な面に対する第1の傾斜角が60度以上85度以下である第1の電極と、第1の電極との間に炭化珪素層を挟む第2の電極と、第1のゲート電極と、第1のゲート電極との間に一部の領域を挟む第2のゲート電極と、一部の領域と第1のゲート電極との間に位置する第1のゲート絶縁層と、一部の領域と第2のゲート電極との間に位置する第2のゲート絶縁層と、炭化珪素層内に位置する第1導電型の第1の炭化珪素領域と、第1の炭化珪素領域と第1の面との間に位置し、一部の領域と第1のゲート絶縁層との間に位置する第2導電型の第2の炭化珪素領域と、第1の炭化珪素領域と第1の面との間に位置し、一部の領域と第2のゲート絶縁層との間に位置する第2導電型の第3の炭化珪素領域と、第2の炭化珪素領域と第1の面との間に位置する第1導電型の第4の炭化珪素領域と、第3の炭化珪素領域と第1の面との間に位置し、第4の炭化珪素領域との間に一部の領域を挟む第1導電型の第5の炭化珪素領域と、一部の領域の第2の面側の端部及び一部の領域の側面と第1の炭化珪素領域との間に位置し、第2の炭化珪素領域及び第3の炭化珪素領域よりも第2導電型の不純物濃度の高い第2導電型の第6の炭化珪素領域と、第1の炭化珪素領域と第6の炭化珪素領域との間に位置し、第2の面と第2の炭化珪素領域との距離及び第2の面と第3の炭化珪素領域との距離よりも第2の面との距離が小さく、第6の炭化珪素領域よりも第2導電型の不純物濃度の低い第2導電型の第7の炭化珪素領域と、を備える。
【0011】
図1は、本実施形態の半導体装置の模式断面図である。MOSFET(Metal Oxide Semiconductor Field Effect Transistor)100は、例えば、ウェル領域とソース領域をイオン注入で形成する、Double Implantation MOSFET(DIMOSFET)である。また、MOSFET100は、ゲート絶縁層及びゲート電極がトレンチ内に設けられたトレンチゲート型のMOSFETである。また、MOSFET100は、ソース電極の一部がトレンチ内に設けられたダブルトレンチ型のMOSFETである。
【0012】
図1は、MOSFET100の一部の断面図である。MOSFET100は、図1に図示されるパターンが繰り返し配置される構造を備える。
【0013】
以下、第1導電型がn型、第2導電型がp型である場合を例に説明する。MOSFET100は、電子をキャリアとするn型のMOSFETである。
【0014】
MOSFET100は、SiC層(炭化珪素層)10、ソース電極12、ドレイン電極14、第1のゲート絶縁層16a、第2のゲート絶縁層16b、第1のゲート電極18a、第2のゲート電極18b、層間絶縁膜20、第1のゲートトレンチ50a、第2のゲートトレンチ50b、及び、コンタクトトレンチ52を備えている。SiC層10は、SiC基板22、ドリフト領域(第1の炭化珪素領域)24、第1のpウェル領域(第2の炭化珪素領域)26a、第2のpウェル領域(第3の炭化珪素領域)26b、第1のソース領域(第4の炭化珪素領域)28a、第2のソース領域(第5の炭化珪素領域)28b、コンタクト領域(第6の炭化珪素領域)32、及び、電界緩和領域(第7の炭化珪素領域)34、を備えている。
【0015】
SiC層10は、例えば、4H−SiCの単結晶である。
【0016】
SiCは、複数の結晶形をとり得る。例えば、六方晶系の4H−SiC、六方晶系の6H−SiC、立方晶系の3C−SiC等である。SiCの結晶形は、例えば、TEM(Transmission Electron Microscope)で原子の配列を観察することにより同定することが可能である。また、SiCの結晶形は、例えば、XRD(X−ray Diffraction)により同定することが可能である。
【0017】
SiC層10は、第1の面と第2の面を有する。図1においては、第1の面とは図の上側の面であり、第2の面とは図の下側の面である。以下、第1の面を表面、第2の面を裏面とも称する。SiC層10はソース電極12とドレイン電極14との間に挟まれる。
【0018】
第1の面が(0001)面に対し0度以上8度以下傾斜した面、第2の面が(000−1)面に対し0度以上8度以下傾斜した面である場合を例に説明する。(0001)面はシリコン面と称される。(000−1)面はカーボン面と称される。
【0019】
ソース電極12は、SiC層10の表面に設けられる。SiC層10は、ソース電極12は、コンタクトトレンチ52に埋め込まれたトレンチソース領域(一部の領域)12aを備えている。トレンチソース領域12aは、コンタクトトレンチ52の側面及び底面に接して設けられる。トレンチソース領域12aは、SiC層10に挟まれる。
【0020】
言い換えれば、SiC層10は表面に凹部を有する。ソース電極12は、凸部を有する。ソース電極12の上記凸部の側面は、上記凹部の内側の側面に挟まれている。
【0021】
トレンチソース領域12aの第2の面側の端部における幅(図1中“W1”)は、トレンチソース領域12aの第1の面における幅(図1中“W2”)よりも狭い。トレンチソース領域12aの側面の第1の面に平行な面に対する第1の傾斜角(図1中“θ1”)は60度以上85度以下である。なお、トレンチソース領域12aの側面の第1の傾斜角が一定でない場合、例えば、第1の面と、トレンチソース領域12aの第2の面側の端部との中間位置の深さでの第1の傾斜角で、トレンチソース領域12aの側面の第1の傾斜角を代表させる。
【0022】
トレンチソース領域12aの第2の面側の端部における幅(図1中“W1”)は、例えば、0.4μm以上1.2μm以下である。トレンチソース領域12aの第1の面における幅(図1中“W2”)は、例えば、0.6μm以上1.4μm以下である。トレンチソース領域12aの深さは、例えば、0.4μm以上1.2μm以下である。
【0023】
なお、本明細書中、「深さ」とは、SiC層10の表面からの距離を意味する。
【0024】
トレンチソース領域12aと第1のゲート絶縁層16aとの距離(図1中“S”)は、例えば、0.1μm以上0.8μm以下である。言い換えれば、トレンチソース領域12aの第1のゲート絶縁層16aの側の側面と第1の面P1とが接する第1の点と、第1のゲート絶縁層16aとの距離(図1中“S”)は、例えば、0.1μm以上0.8μm以下である。
【0025】
また、トレンチソース領域12aと第2のゲート絶縁層16bとの距離は、例えば、0.1μm以上0.8μm以下である。言い換えれば、トレンチソース領域12aの第2のゲート絶縁層16bの側の側面と第1の面P1とが接する第2の点と、第2のゲート絶縁層16bとの距離は、例えば、0.1μm以上0.8μm以下である。
【0026】
ソース電極12は、第1のソース領域28a、第2のソース領域28b、及び、コンタクト領域32に電気的に接続される。ソース電極12は、1のソース領域28a、第2のソース領域28b、及び、コンタクト領域32に接する。ソース電極12は1のソース領域28a、第2のソース領域28b、及び、コンタクト領域32に電位を与える機能を備える。
【0027】
ソース電極12は、金属である。ソース電極12を形成する金属は、例えば、チタン(Ti)とアルミニウム(Al)の積層構造である。ソース電極12を形成する金属は、SiC層10と反応して金属シリサイドや金属カーバイドを形成しても構わない。
【0028】
ドレイン電極14は、SiC層10の裏面に設けられる。ドレイン電極14は、SiC基板22と電気的に接続される。ドレイン電極14は、SiC層10の裏面側に積層されている。
【0029】
ドレイン電極14は、金属である。ドレイン電極14を形成する金属は、例えば、ニッケルシリサイドである。
【0030】
SiC基板22は、n型のSiCである。SiC基板22は、例えば、窒素(N)をn型不純物として含む。SiC基板22のn型不純物濃度は、例えば、1×1018cm−3以上1×1021cm−3以下である。
【0031】
ドレイン電極14とSiC基板22との間のコンタクト抵抗を低減する観点から、SiC基板22の第2の面におけるn型不純物濃度は、1×1019cm−3以上であることが望ましく、1×1020cm−3以上であることがより望ましい。
【0032】
ドリフト領域24は、SiC基板22上に設けられる。ドリフト領域24は、例えば、SiC基板22上にエピタキシャル成長により形成されたn型のSiCである。ドリフト領域24の厚さは、例えば、5μm以上150μm以下である。
【0033】
ドリフト領域24は、例えば、窒素(N)をn型不純物として含む。ドリフト領域24のn型不純物濃度は、SiC基板22のn型不純物濃度よりも低い。ドリフト領域24のn型不純物濃度は、例えば、1×1014cm−3以上5×1017cm−3以下である。
【0034】
第1のpウェル領域26a及び第2のpウェル領域26bは、ドリフト領域24と第1の面との間に設けられる。第1のpウェル領域26a及び第2のpウェル領域26bは、p型のSiCである。
【0035】
第1のpウェル領域26aは、第1のソース領域28aとドリフト領域24との間に設けられる。第2のpウェル領域26bは、第2のソース領域28bとドリフト領域24との間に設けられる。
【0036】
第1のpウェル領域26aは、トレンチソース領域12aと第1のゲート絶縁層16aとの間に設けられる。第2のpウェル領域26bは、トレンチソース領域12aと第2のゲート絶縁層16bとの間に設けられる。
【0037】
第1のpウェル領域26a及び第2のpウェル領域26bは、MOSFET100のチャネル領域として機能する。
【0038】
第1のpウェル領域26a及び第2のpウェル領域26bは、p型のSiCである。第1のpウェル領域26a及び第2のpウェル領域26bは、例えば、アルミニウム(Al)をp型不純物として含む。第1のpウェル領域26a及び第2のpウェル領域26bのp型不純物濃度は、例えば、5×1015cm−3以上1×1018cm−3以下である。
【0039】
第1のpウェル領域26aの上端と下端の距離は、例えば、0.2μm以上0.6μm以下である。第2のpウェル領域26bの上端と下端の距離は、例えば、0.2μm以上0.6μm以下である。
【0040】
第1のソース領域28aは、第1のpウェル領域26aと第1の面との間に設けられる。第2のソース領域28bは、第2のpウェル領域26bとSiC層10の第1の面との間に設けられる。第1のソース領域28aと第2のソース領域28bとの間にトレンチソース領域12aが挟まれる。
【0041】
第1のソース領域28a及び第2のソース領域28bは、n型のSiCである。第1のソース領域28a及び第2のソース領域28bは、例えば、リン(P)をn型不純物として含む。
【0042】
第1のソース領域28a及び第2のソース領域28bのn型不純物濃度は、ドリフト領域24のn型不純物濃度よりも高い。第1のソース領域28a及び第2のソース領域28bのn型不純物濃度は、例えば、1×1019cm−3以上1×1021cm−3以下である。
【0043】
ソース電極12と第1のソース領域28a及び第2のソース領域28bとの間のコンタクト抵抗を低減する観点から、第1のソース領域28a及び第2のソース領域28bの第1の面におけるn型不純物濃度は、1×1020cm−3以上であることが望ましい。
【0044】
第1のソース領域28a及び第2のソース領域28bの深さは、第1のpウェル領域26a及び第2のpウェル領域26bの下端の深さよりも浅く、例えば、0.05μm以上0.5μm以下である。
【0045】
SiC層10には、SiC層10の第1の面から第2の面に向かって伸長する第1のゲートトレンチ50a及び第2のゲートトレンチ50bが設けられる。第1のゲートトレンチ50a及び第2のゲートトレンチ50bの深さは、第1のpウェル領域26a及び第2のpウェル領域26bの深さよりも深い。第1のゲートトレンチ50a及び第2のゲートトレンチ50bの深さは、例えば、0.4μm以上1.0μm以下である。
【0046】
第1のゲートトレンチ50aの内部に第1のゲート絶縁層16aが設けられる。第1のゲートトレンチ50aの内部の第1のゲート絶縁層16a上に第1のゲート電極18aが設けられる。
【0047】
第1のゲート絶縁層16aは、トレンチソース領域12aと第1のゲート電極18aとの間に設けられる。
【0048】
第2のゲートトレンチ50bの内部に第2のゲート絶縁層16bが設けられる。第2のゲートトレンチ50bの内部の第2のゲート絶縁層16b上に第2のゲート電極18bが設けられる。
【0049】
第2のゲート絶縁層16bは、トレンチソース領域12aと第2のゲート電極18bとの間に設けられる。
【0050】
第1のゲート絶縁層16a及び第2のゲート絶縁層16bは、例えば、酸化シリコン膜である。第1のゲート絶縁層16a及び第2のゲート絶縁層16bの厚さは、例えば、40nm以上60nm以下である。
【0051】
第1のゲート電極18aと第2のゲート電極18bとの間に、トレンチソース領域12aが挟まれる。
【0052】
第1のゲート電極18a及び第2のゲート電極18bは、例えば、n型不純物又はp型不純物を含む多結晶質のシリコンである。
【0053】
コンタクト領域32は、コンタクトトレンチ52の側面及び底面に接して設けられる。コンタクト領域32は、トレンチソース領域12aの側面及びトレンチソース領域12aの第2の面側の端部に接する。コンタクト領域32の上端は、例えば、第1のソース領域28a及び第2のソース領域28bに接する。
【0054】
コンタクト領域32は、p型のSiCである。コンタクト領域32は、例えば、アルミニウム(Al)をp型不純物として含む。
【0055】
コンタクト領域32のp型不純物濃度は、第1のpウェル領域26a及び第2のpウェル領域26bのp型不純物濃度よりも高い。コンタクト領域32のp型不純物濃度は、例えば、1×1019cm−3以上1×1021cm−3以下である。
【0056】
電界緩和領域34は、コンタクトトレンチ52の周囲に設けられる。電界緩和領域34は、ドリフト領域24とコンタクト領域32の間に設けられる。
【0057】
電界緩和領域34とドリフト領域24との境界の第1の面に平行な面に対する第2の傾斜角(図1中“θ2”)は、例えば、60度以上85度以下である。なお、電界緩和領域34とドリフト領域24との境界の第2の傾斜角が一定でない場合、例えば、トレンチソース領域12aの第2の面側の端部と同じ深さ位置での第2の傾斜角で、トレンチソース領域12aの側面の第2の傾斜角を代表させる。
【0058】
第2の面と電界緩和領域34との距離(図1中“d1”)は、第2の面と第1のpウェル領域26aとの距離(図1中“d2”)及び第2の面と第2のpウェル領域26bとの距離よりも小さい、言い換えれば、電界緩和領域34の深さは、第1のpウェル領域26a及び第2のpウェル領域26bの深さよりも深い。
【0059】
また、第2の面と電界緩和領域34との距離(図1中“d1”)は、第2の面と第1のゲート絶縁層16aとの距離(図1中“d3”)及び第2の面と第2のゲート絶縁層16bとの距離よりも小さい。言い換えれば、電界緩和領域34の深さは、第1のゲートトレンチ50a及び第2のゲートトレンチ50bの深さよりも深い。
【0060】
電界緩和領域34は、第1のpウェル領域26a及び第2のpウェル領域26bに接する。
【0061】
電界緩和領域34は、p型のSiCである。電界緩和領域34は、例えば、アルミニウム(Al)をp型不純物として含む。
【0062】
電界緩和領域34のp型不純物濃度は、コンタクト領域32のp型不純物濃度よりも低い。コンタクト領域32のp型不純物濃度は、例えば、2×1017cm−3以上2×1018cm−3以下である。
である。
【0063】
また、電界緩和領域34のp型不純物濃度は、例えば、第1のpウェル領域26a及び第2のpウェル領域26bのp型不純物濃度よりも高い。例えば、電界緩和領域34のp型不純物濃度は、第1のpウェル領域26a及び第2のpウェル領域26bのp型不純物濃度の2倍以上である。
【0064】
第2の面とトレンチソース領域12aとの距離(図1中“d4”)と第2の面と電界緩和領域34との距離(図1中“d1”)との差は、例えば、1μm以下である。
【0065】
層間絶縁膜20は、ゲート電極18上に設けられる。層間絶縁膜20は、例えば、酸化シリコン膜である。
【0066】
なお、SiC層10に含有される不純物の濃度及び分布は、例えば、二次イオン質量分析法(Secondary Ion Mass Specroscopy:SIMS)により測定することが可能である。また、不純物の濃度の相対的な高低は、例えば、走査型静電容量顕微鏡法(Scanning Capacitance Microscopy:SCM)で求められるキャリア濃度の高低から判断することも可能である。また、不純物を含む領域の深さ、領域間の距離等は、例えば、SIMSで求めることが可能である。また。不純物を含む領域とゲート絶縁層の距離等は、例えば、SCM像と原子間力顕微鏡(Atomic Force Microscope:AFM)像との合成画像から求めることが可能である。
【0067】
本実施形態の半導体装置の製造方法は、第1導電型の第1の領域を有し、第1の面と第2の面とを有する炭化珪素層に、第2導電型の第2の領域を形成し、炭化珪素層の第1の面から、第2の領域よりも深い2個の第1のトレンチを形成し、2個の第1のトレンチを覆うマスク材をマスクに、2個の第1のトレンチの間に、炭化珪素層の第1の面から、第2の領域よりも深く、側面の第1の面に対する傾斜角が60度以上85度以下の第2のトレンチを形成し、第2のトレンチの側面及び底面から、第1の面の法線に対する傾きが1度以下でイオン注入を行い、第2導電型の第3の領域を形成し、第2のトレンチの側面及び底面から、第1の面の法線に対する傾きが1度以下でイオン注入を行い、第3の領域よりも浅く、第3の領域よりも第2導電型の不純物濃度の高い第2導電型の第4の領域を形成し、第1のトレンチ内にゲート絶縁層を形成し、第1のトレンチ内のゲート絶縁層の上にゲート電極を形成し、第2のトレンチを埋め込む第1の電極を形成し、第2の面に第2の電極を形成する。
【0068】
以下、本実施形態の半導体装置の製造方法の一例について説明する。図2図6は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
【0069】
最初に、シリコン面である第1の面と、カーボン面である第2の面を有するn型のSiC基板を準備する。SiC基板はSiC基板22となる。n型のSiC基板は、4H−SiCである。
【0070】
次に、n型のSiC基板の第1の面上に、エピタキシャル成長法により、n型のドリフト領域(第1の領域)24を形成する。SiC基板とn型のドリフト領域24がSiC層10を構成する。
【0071】
次に、フォトリソグラフィーとイオン注入法により、p型不純物であるアルミニウム(Al)をドリフト領域24に選択的にイオン注入する。このイオン注入により、p型のpウェル領域(第2の領域)26を形成する。
【0072】
次に、フォトリソグラフィーとイオン注入法により、n型不純物であるリン(P)をpウェル領域26に選択的にイオン注入する。このイオン注入により、n型のソース領域28を形成する(図2)。
【0073】
次に、SiC層10内に、第1の面から2個のトレンチ、すなわち、第1のゲートトレンチ(第1のトレンチ)50a及び第2のゲートトレンチ(第2のトレンチ)50bを形成する。第1のゲートトレンチ50a及び第2のゲートトレンチ50bは、例えば、パターニングされたマスク材をマスクに異方性ドライエッチングで形成する。第1のゲートトレンチ50a及び第2のゲートトレンチ50bは、pウェル領域26より深く形成される。
【0074】
次に、少なくとも、第1のゲートトレンチ50a及び第2のゲートトレンチ50bを覆うマスク材54を形成する。マスク材54は、例えば、気相成長法による膜の堆積、リソグラフィー、及び、ドライエッチングで形成する。マスク材54は、例えば、酸化シリコン膜である。
【0075】
次に、マスク材54をマスクに、第1の面からコンタクトトレンチ(第2のトレンチ)52を形成する(図3)。コンタクトトレンチ52は、第1のゲートトレンチ50aと第2のゲートトレンチ50bとの間に形成される。コンタクトトレンチ52は、pウェル領域26より深く形成される。コンタクトトレンチ52の側面の、第1の面に対する第1の傾斜角(図3中“θ1”)が60度以上85度以下となるようコンタクトトレンチ52は形成される。
【0076】
コンタクトトレンチ52は、例えば、異方性ドライエッチングで形成する。異方性ドライエッチングのエッチング条件を制御することにより、コンタクトトレンチ52の側面の傾斜角を所望の角度に調整することが可能である。
【0077】
コンタクトトレンチ52の深さは、例えば、第1のゲートトレンチ50a及び第2のゲートトレンチ50bよりも深い。
【0078】
次に、マスク材54をマスクに、コンタクトトレンチ52の側面及び底面から、p型不純物であるアルミニウム(Al)をSiC層10にイオン注入する(図4)。このイオン注入により、p型の電界緩和領域(第3の領域)34を形成する。
【0079】
イオン注入は、第1の面の法線に対する傾きが1度以下となる条件で行う。以下、第1の面の法線に対する傾きが1度以下となるイオン注入を垂直イオン注入と称する。イオン注入は、例えば、電界緩和領域34のp型不純物濃度が、pウェル領域26の不純物濃度よりも高くなる条件で行う。
【0080】
電界緩和領域34とドリフト領域24との境界は、コンタクトトレンチ52の側面と略平行になる。電界緩和領域34とドリフト領域24との境界の第1の面に平行な面に対する第2の傾斜角(図4中“θ2”)は、コンタクトトレンチ52の側面の、第1の面に対する第1の傾斜角(図4中“θ1”)と略同一となり、例えば、60度以上85度以下である。
【0081】
次に、マスク材54をマスクに、コンタクトトレンチ52の側面及び底面から、p型不純物であるアルミニウム(Al)をSiC層10にイオン注入する(図5)。このイオン注入により、p型のコンタクト領域(第4の領域)32を形成する。
【0082】
イオン注入は、第1の面の法線に対する傾きが1度以下となる条件で行う。イオン注入は、例えば、p型のコンタクト領域32のp型不純物濃度が、電界緩和領域34の不純物濃度よりも高くなる条件で行う。
【0083】
次に、SiC層10内にイオン注入で導入されたp型不純物及びn型不純物を活性化する熱処理を行う。熱処理は、例えば、非酸化性の雰囲気中で行う。
【0084】
なお、pウェル領域26は、第1のpウェル領域26aと第2のpウェル領域26bとなる。また、ソース領域28は、第1のソース領域28aと第2のソース領域28bとなる。
【0085】
次に、マスク材54を除去する。次に、公知のプロセス技術により、ゲート絶縁層16、ゲート電極18、層間絶縁膜20を形成する(図6)。
【0086】
次に、公知のプロセス技術により、SiC層10の表面にソース電極12を形成する。ソース電極12は、コンタクトトレンチ52を埋め込むよう形成される。また、SiC層10の裏面にドレイン電極14を形成する。
【0087】
以上の製造方法により、図1に示すMOSFET100が形成される。
【0088】
以下、本実施形態の半導体装置の作用及び効果について説明する。
【0089】
本実施形態のMOSFET100は、側面が傾斜したコンタクトトレンチ52の周囲にpn接合が傾斜した電界緩和領域34を設ける。この構成により、ゲート絶縁層の耐圧の向上とオン抵抗の低減の両立が可能となる。
【0090】
また、コンタクトトレンチ52の周囲にp型不純物濃度の高いコンタクト領域32が設けられる。この構成により、MOSFET100の二次降伏耐量が向上する。
【0091】
トレンチゲート型のMOSFETでは、MOSFETのオフ状態において、トレンチ底部での電界集中により、ゲート絶縁層の耐圧が低くなるという問題がある。特に、トレンチの角部での電界集中により、ゲート絶縁層の耐圧が低下し、MOSFETの耐圧が低下する。
【0092】
図7は、比較形態の半導体装置の模式断面図である。比較形態のMOSFET900は、コンタクトトレンチ52の側面が第1の面に対し、垂直となっている点で本実施形態のMOSFE100と異なる。また、比較形態のMOSFET900は、コンタクトトレンチ52の側面にコンタクト領域32を備えない点で本実施形態のMOSFE100と異なる。
【0093】
比較形態のMOSFET900では、本実施形態のMOSFET100同様、第1のpウェル領域26a及び第2のpウェル領域26bよりも深い電界緩和領域34を備える。逆バイアス時に、電界緩和領域34にも電界が集中することで、トレンチの角部の電界集中を緩和する。したがって、第1のゲート絶縁層16a及び第2のゲート絶縁層16b中の最大電界強度が低減する。よって、第1のゲート絶縁層16a及び第2のゲート絶縁層16bの耐圧が向上する。
【0094】
しかし、MOSFET900ではコンタクトトレンチ52の側面が第1の面に対し垂直である。このため、第1のゲート絶縁層16aと電界緩和領域34とに挟まれるドリフト領域24の幅が狭くなる。第1のゲート絶縁層16aと電界緩和領域34とに挟まれるドリフト領域24とは、図7中破線で囲む領域である。したがって、チャネル領域からドレイン電極14へ向かう電流経路が狭窄し、MOSFET900のオン抵抗が増大するという問題が生じる。
【0095】
図8は、本実施形態の作用及び効果の説明図である。図8は、コンタクトトレンチ52の側面の第1の傾斜角(図1中“θ1”)と、MOSFET100のオン抵抗(図中黒丸)及びゲート絶縁層に印加される最大電界強度(図中白丸)との関係を示す。
【0096】
図8は、シミュレーションの結果である。シミュレーションにおいてコンタクトトレンチ52の側面の第1の傾斜角(図1中“θ1”)を変数とし、第1の傾斜角の変更に追随してコンタクトトレンチ52の幅(図1中“W2”)が変化するとした。
【0097】
また、電界緩和領域34とドリフト領域24との境界の第1の面に平行な面に対する第2の傾斜角(図1中“θ2”)は、コンタクトトレンチ52の側面の、第1の面に対する第1の傾斜角(図1中“θ1”)と同一とした。
【0098】
図8から明らかなように、傾斜角が大きくなるにつれ最大電界強度は小さくなる。これは、電界緩和領域34が第1のゲートトレンチ50a及び第2のゲートトレンチ50bに近づくため、ゲート絶縁層の電界緩和効果が大きくなるからと考えられる。
【0099】
一方、オン抵抗に関しては、傾斜角70度を境に、傾斜角が大きくなるとオン抵抗が増大する。これは、電界緩和領域34が第1のゲートトレンチ50a及び第2のゲートトレンチ50bに近づくため、電流経路が狭窄するためである。
【0100】
また、傾斜角70度を境に、傾斜角が小さくなるとオン抵抗が増大する。これは、コンタクトトレンチ52の幅が広がることによりセルピッチが増大するためである。
【0101】
ゲート絶縁層の耐圧の向上とオン抵抗の低減の両立する観点から、コンタクトトレンチ52の側面の第1の傾斜角は、60度以上85度以下であることが望ましい。また、65度以上80度以下であることが、より望ましい。また、70度以上75度以下であることが、更に望ましい。
【0102】
同様の観点から、電界緩和領域34とドリフト領域24との境界の第2の傾斜角は、60度以上85度以下であることが望ましい。また、65度以上80度以下であることが、より望ましい。また、70度以上75度以下であることが、更に望ましい。
【0103】
ゲート絶縁層の電界緩和効果を大きくする観点から、電界緩和領域34の深さは、第1のゲートトレンチ50a及び第2のゲートトレンチ50bの深さよりも深いことが望ましい。
【0104】
本実施形態のMOSFET100において、トレンチソース領域12aと第1のゲート絶縁層16aとの距離(図1中“S”)は、0.1μm以上0.8μm以下であることが望ましく、0.3μm以上0.6μm以下であることがより望ましい。同様に、トレンチソース領域12aと第2のゲート絶縁層16bとの距離は、0.1μm以上0.8μm以下であることが望ましく、0.3μm以上0.6μm以下であることがより望ましい。上記範囲を下回ると、電流経路が狭窄しMOSFET100のオン抵抗が増大する恐れがある。また、上記範囲を上回ると、セルピッチが増大し、MOSFET100のオン抵抗が増大する恐れがある。
【0105】
本実施形態のMOSFET100は、コンタクトトレンチ52の周囲にp型不純物濃度の高いコンタクト領域32が設けられる。このため、ソース電極12に接するコンタクト領域32の面積が、比較形態のMOSFET900よりも大きくなる。したがって、ソース電極12と電界緩和領域34との間の電気抵抗がMOSFET900よりも小さくなる。
【0106】
MOSFET100の逆バイアス時にアバランシェ降伏が生じた場合、電界緩和領域34に正孔が過渡的に蓄積される。アバランシェ降伏は一次降伏とも称される。
【0107】
ソース電極12と電界緩和領域34との間の電気抵抗が大きいと、蓄積されたホールにより電界緩和領域34のポテンシャルが低下する。そして、ソース領域、電界緩和領域、ドリフト領域で構成される寄生バイポーラがオン動作し、二次降伏が生じる恐れがある。二次降伏が生じると大電流が流れ、MOSFET100が破壊する恐れがある。
【0108】
本実施形態のMOSFET100は、ソース電極12と電界緩和領域34との間の電気抵抗が小さいため、蓄積された正孔がソース電極12に引き抜かれやすい。したがって、電界緩和領域34のポテンシャルの低下が抑制され、二次降伏が生じにくい。よって、二次降伏耐量が向上する。
【0109】
電界緩和領域34のp型不純物濃度は、第1のpウェル領域26a及び第2のpウェル領域26bのp型不純物濃度よりも高いことが望ましい。電界緩和領域34のp型不純物濃度を高くすることにより、逆バイアス時に電界緩和領域34に伸びる空乏層幅が抑制され、コンタクト領域32に空乏層が達することが抑制される。高不純物濃度のコンタクト領域32は結晶欠陥密度が高く、空乏層が達することでソース電極12とドレイン電極14間のリーク電流が増大する恐れある。
【0110】
また、電界緩和領域34のp型不純物濃度を高くすることにより、逆バイアス時のドリフト領域24の空乏層幅が広がり、ゲート絶縁層の電界緩和効果が大きくなる。
【0111】
逆バイアス時のリーク電流を低減し、ゲート絶縁層の最大電界強度を低減する観点から、電界緩和領域34のp型不純物濃度は、第1のpウェル領域26a及び第2のpウェル領域26bの2倍以上であることが望ましい。
【0112】
ソース電極12に接するコンタクト領域32の面積を大きくする観点から、コンタクト領域32の上端は、第1のソース領域28a及び第2のソース領域28bに接することが望ましい。
【0113】
本実施形態の半導体装置の製造方法は、電界緩和領域34及びコンタクト領域32の形成に、斜めイオン注入ではなく垂直イオン注入を用いる。したがって、イオン注入工程の数が削減され、MOSFET100の製造が容易となる。また、MOSFET100の製造ばらつきも低減する。
【0114】
図9−13は、比較形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。図7で示したMOSFET900の製造方法を示す。上述した本実施形態の製造方法と重複する内容については、記述を省略する。
【0115】
マスク材54の形成までは、本実施形態の製造方法と同様である。
【0116】
次に、マスク材54をマスクに、第1の面からコンタクトトレンチ52を形成する(図9)。コンタクトトレンチ52は、第1のゲートトレンチ50aと第2のゲートトレンチ50bとの間に形成される。
【0117】
コンタクトトレンチ52の側面の、第1の面に対する傾斜角は90度である。言い換えれば、コンタクトトレンチ52の側面は、第1の面に対して垂直である。
【0118】
コンタクトトレンチ52は、例えば、異方性ドライエッチングで形成する(図9)。
【0119】
次に、マスク材54をマスクに、コンタクトトレンチ52の一方の側面から、p型不純物であるアルミニウム(Al)をSiC層10にイオン注入する(図10)。このイオン注入により、p型の電界緩和領域(第3の領域)34の一部34aを形成する。
【0120】
イオン注入は、第1の面の法線に対してイオンの注入方向が傾く斜めイオン注入により行う。第1の面の法線に対する注入方向の傾きは、例えば、15度以上45度以下である。
【0121】
次に、マスク材54をマスクに、コンタクトトレンチ52の他方の側面から、p型不純物であるアルミニウム(Al)をSiC層10にイオン注入する(図11)。このイオン注入により、p型の電界緩和領域(第3の領域)34の別の一部34bを形成する。
【0122】
イオン注入は、第1の面の法線に対してイオンの注入方向が傾く斜めイオン注入により行う。第1の面の法線に対する注入方向の傾きは、例えば、15度以上45度以下である。
【0123】
次に、マスク材54をマスクに、コンタクトトレンチ52の底面から、p型不純物であるアルミニウム(Al)をSiC層10にイオン注入する(図12)。このイオン注入により、p型の電界緩和領域(第3の領域)34の更に別の一部34cを形成する。イオン注入は垂直イオン注入により行う。
【0124】
次に、マスク材54をマスクに、コンタクトトレンチ52の底面から、p型不純物であるアルミニウム(Al)をSiC層10にイオン注入する(図13)。このイオン注入により、p型のコンタクト領域(第4の領域)32を形成する。イオン注入は垂直イオン注入により行う。
【0125】
以後の製造方法は、上述した本実施形態の製造方法と同様である。
【0126】
上述したように比較形態のMOSFET900の製造方法では、電界緩和領域34を形成するために、少なくとも2回の斜めイオン注入が必要となる。したがって、本実施形態のMOSFET100の製造方法に比較して、イオン注入工程の数が増大する。よってMOSFETの製造コストが増大する。
【0127】
本実施形態のMOSFET100の製造方法によれば、イオン注入工程の数が低減され、製造コストが低減される。
【0128】
また、MOSFET900の製造方法では、コンタクトトレンチ52の側面の電界緩和領域34が斜めイオン注入で形成される。このため、第1のゲート絶縁層16aと電界緩和領域34とに挟まれるドリフト領域24の幅が、イオン注入の飛程のばらつきに伴ってばらつく。したがって、オン抵抗のばらつきが大きくなる恐れがある。
【0129】
また、電界緩和領域34を複数回のイオン注入で形成するため、電界緩和領域34の形状、p型不純物濃度等のばらつきが大きくなる。
【0130】
本実施形態のMOSFET100の製造方法によれば、電界緩和領域34は垂直イオン注入により形成される。このため、第1のゲート絶縁層16aと電界緩和領域34とに挟まれるドリフト領域24の幅は、イオン注入の飛程のばらつきに依存しない。したがって、オン抵抗のばらつきが低減する。
【0131】
また、本実施形態のMOSFET100の製造方法によれば、電界緩和領域34は1回のイオン注入で形成されるため、電界緩和領域34の形状、p型不純物濃度等のばらつきが小さくなる。
【0132】
図14及び図15は、本実施形態の作用及び効果の説明図である。トレンチソース領域12aと電界緩和領域34との距離とオン抵抗のシミュレーション結果を示す。
【0133】
図14は、シミュレーションのパラメータの説明図である。トレンチソース領域12aと電界緩和領域34との距離(図15中“L”)を変化させてシミュレーションを行った。トレンチソース領域12aと電界緩和領域34との距離は、言い換えれば、トレンチソース領域(一部の領域)12aと第1のゲート絶縁層16aとの距離と、電界緩和領域(第7の炭化珪素領域)と第1のゲート絶縁層16aとの距離との差である。また、言い換えれば、コンタクトトレンチ52の第1の面での開口部の端部と電界緩和領域34の第1のゲートトレンチ側端部との距離である。
【0134】
図15から明らかなように、トレンチソース領域12aと電界緩和領域34との距離が0.2μmを超えると、オン抵抗が急激に増大する。したがって、トレンチソース領域12aと電界緩和領域34との距離は、0.1μm以下であることが望ましい。
【0135】
本実施形態のMOSFET100の製造方法によれば、電界緩和領域34の形成に、斜めイオン注入ではなく垂直イオン注入を用いる。したがって、トレンチソース領域12aと電界緩和領域34との距離を、原理的にゼロにすることが可能である。
【0136】
電界緩和領域34の形成に、プロセスコストの高い高加速イオン注入を使用しない観点から、電界緩和領域34の第2の面側の端部とコンタクトトレンチ52の底部の距離は、1μm以下であることが望ましい。
【0137】
また、電界緩和領域34の形成に、プロセスコストの高い高加速イオン注入を使用しない観点から、コンタクトトレンチ52の深さが、第1のゲートトレンチ50a及び第2のゲートトレンチ50bの深さよりも深いことが望ましい。
【0138】
図16は、本実施形態の半導体装置の変形例の模式断面図である。変形例のMOSFET200は、第1の高濃度ドリフト領域64a及び第2の高濃度ドリフト領域64bを備える点でのみ、MOSFET100と異なっている。
【0139】
第1の高濃度ドリフト領域64a及び第2の高濃度ドリフト領域64bのn型不純物濃度は、ドリフト領域24のn型不純物濃度よりも高い。第1の高濃度ドリフト領域64a及び第2の高濃度ドリフト領域64bのn型不純物濃度は、例えば、ドリフト領域24のn型不純物濃度の2倍以上である。
【0140】
MOSFET200によれば、第1のゲート絶縁層16aと電界緩和領域34とに挟まれる領域、及び、第2のゲート絶縁層16bと電界緩和領域34とに挟まれる領域の電気抵抗が小さくなる。したがって、MOSFET100に比べ、オン抵抗が低減する。
【0141】
以上、本実施形態によれば、第1のゲート絶縁層16a及び第2のゲート絶縁層16b中の最大電界強度が低減され、ゲート絶縁層の耐圧の向上が可能なMOSFET100が実現される。また、ゲート絶縁層の耐圧の向上とオン抵抗の低減の両立が可能となる。更に、二次降伏耐量の高いMOSFET100が実現可能である。また、本実施形態によれば、製造コストの低減したMOSFET100が実現できる。また、製造ばらつきによる特性変動が小さく、特性の安定したMOSFET100が実現できる。
【0142】
(第2の実施形態)
本実施形態の半導体装置は、第1のゲート絶縁層と第1の炭化珪素領域との間に設けられた第2導電型の第8の炭化珪素層と、第2のゲート絶縁層と第1の炭化珪素領域との間に設けられた第2導電型の第9の炭化珪素層と、を更に備える以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については記述を省略する。
【0143】
図17は、本実施形態の半導体装置の模式断面図である。
【0144】
本実施形態のMOSFET300は、第1のp型領域66a及び第2のp型領域66bと、を備える。
【0145】
第1のp型領域66aは、第1のゲート絶縁層16aとドリフト領域24との間に設けられる。第1のp型領域66aは、第1のゲートトレンチ50aの底部に接して設けられる。第1のp型領域66aは、第1のpウェル領域26aと離間している。
【0146】
第2のp型領域66bは、第2のゲート絶縁層16bとドリフト領域24との間に設けられる。第2のp型領域66bは、第2のゲートトレンチ50bに接して設けられる。第2のp型領域66bは、第2のpウェル領域26bと離間している。
【0147】
本実施形態によれば、第1の実施形態同様と同様の効果を備えるMOSFET300が実現される。そして、第1のp型領域66aと第2のp型領域66bとを備えることにより、更に、第1のゲート絶縁層16a及び第2のゲート絶縁層16b中の最大電界強度が低減される。したがって、第1の実施形態よりも、更にゲート絶縁層の耐圧の向上が可能なMOSFET300が実現される。
【0148】
(第3の実施形態)
本実施形態の半導体装置は、第1のゲート電極と第1のpウェル領域との間の第1のゲート絶縁層の膜厚が、第1のゲート電極と第1の炭化珪素領域との間の第1のゲート絶縁層の膜厚よりも厚く、第2のゲート電極と第2のpウェル領域との間の第2のゲート絶縁層の膜厚が、第2のゲート電極と第1の炭化珪素領域との間の第2のゲート絶縁層の膜厚よりも厚い、こと以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については記述を省略する。
【0149】
図18は、本実施形態の半導体装置の模式断面図である。
【0150】
本実施形態のMOSFET400は、第1のゲート電極18aと第1のpウェル領域26aとの間の第1のゲート絶縁層16aの膜厚が、第1のゲート電極18aとドリフト領域(第1の炭化珪素領域)24との間の第1のゲート絶縁層16aの膜厚よりも厚い。言い換えれば、第1のゲートトレンチ50aの底面上の第1のゲート絶縁層16aが、第1のゲートトレンチ50aの側面上の第1のゲート絶縁層16aよりも厚い。
【0151】
また、第2のゲート電極18bと第2のpウェル領域26bとの間の第2のゲート絶縁層16bの膜厚が、第2のゲート電極18bとドリフト領域(第1の炭化珪素領域)24との間の第2のゲート絶縁層16bの膜厚よりも厚い。言い換えれば、第2のゲートトレンチ50bの底面上の第2のゲート絶縁層16bが、第2のゲートトレンチ50bの側面上の第2のゲート絶縁層16bよりも厚い。
【0152】
本実施形態によれば、第1の実施形態同様と同様の効果を備えるMOSFET400が実現される。そして、第1のゲートトレンチ50a及び第2のゲートトレンチ50bの底面上の第1のゲート絶縁層16a及び第2のゲート絶縁層16bを厚くすることにより、更に、第1のゲート絶縁層16a及び第2のゲート絶縁層16b中の最大電界強度が低減される。したがって、第1の実施形態よりも、更にゲート絶縁層の耐圧の向上が可能なMOSFET400が実現される。
【0153】
(第4の実施形態)
本実施形態のインバータ回路及び駆動装置は、第1の実施形態の半導体装置を備える駆動装置である。
【0154】
図19は、本実施形態の駆動装置の模式図である。駆動装置500は、モーター140と、インバータ回路150を備える。
【0155】
インバータ回路150は、第1の実施形態のMOSFET100をスイッチング素子とする3個の半導体モジュール150a、150b、150cで構成される。3個の半導体モジュール150a、150b、150cを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。インバータ回路150から出力される交流電圧により、モーター140が駆動する。
【0156】
本実施形態によれば、特性の向上したMOSFET100を備えることで、インバータ回路150及び駆動装置500の特性が向上する。
【0157】
(第5の実施形態)
本実施形態の車両は、第1の実施形態の半導体装置を備える車両である。
【0158】
図20は、本実施形態の車両の模式図である。本実施形態の車両600は、鉄道車両である。車両600は、モーター140と、インバータ回路150を備える。
【0159】
インバータ回路150は、第1の実施形態のMOSFET100をスイッチング素子とする3個の半導体モジュールで構成される。3個の半導体モジュールを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により車両600の車輪90が回転する。
【0160】
本実施形態によれば、特性の向上したMOSFET100を備えることで、車両600の特性が向上する。
【0161】
(第6の実施形態)
本実施形態の車両は、第1の実施形態の半導体装置を備える車両である。
【0162】
図21は、本実施形態の車両の模式図である。本実施形態の車両700は、自動車である。車両700は、モーター140と、インバータ回路150を備える。
【0163】
インバータ回路150は、第1の実施形態のMOSFET100をスイッチング素子とする3個の半導体モジュールで構成される。3個の半導体モジュールを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。
【0164】
インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により車両700の車輪90が回転する。
【0165】
本実施形態によれば、特性の向上したMOSFET100を備えることで、車両700の特性が向上する。
【0166】
(第7の実施形態)
本実施形態の昇降機は、第1の実施形態の半導体装置を備える昇降機である。
【0167】
図22は、本実施形態の昇降機(エレベータ)の模式図である。本実施形態の昇降機800は、かご610、カウンターウエイト612、ワイヤロープ614、巻上機616、モーター140と、インバータ回路150を備える。
【0168】
インバータ回路150は、第1の実施形態のMOSFET100をスイッチング素子とする3個の半導体モジュールで構成される。3個の半導体モジュールを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。
【0169】
インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により巻上機616が回転し、かご610が昇降する。
【0170】
本実施形態によれば、特性の向上したMOSFET100を備えることで、昇降機800の特性が向上する。
【0171】
第1乃至第3の実施形態では、MOSFETを例に説明したが、本発明を、IGBT(Inulated Gate Bipolar Transistor)に適用することも可能である。
【0172】
第1の実施形態では、第1導電型がn型、第2導電型がp型である場合を例に説明したが、第1導電型をp型、第2導電型をn型とすることも可能である。
【0173】
第1乃至第3の実施形態では、SiC層として4H−SiCの場合を例示したが、3C−SiC、6H−SiC等、その他の結晶形を用いることも可能である。
【0174】
第1乃至第3の実施形態では、n型不純物は例えば、N(窒素)やP(リン)が好ましいが、As(ヒ素)あるいはSb(アンチモン)等を適用することも可能である。また、p型不純物は例えば、Al(アルミニウム)が好ましいが、B(ボロン)、Ga(ガリウム)、In(インジウム)等を適用することも可能である。
【0175】
また、第4乃至第6の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
【0176】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0177】
10 SiC層(炭化珪素層)
12 ソース電極(第1の電極)
12a トレンチソース領域(一部の領域)
14 ドレイン電極(第2の電極)
16a 第1のゲート絶縁層
16b 第2のゲート絶縁層
18a 第1のゲート電極
18b 第2のゲート電極
24 ドリフト領域(第1の炭化珪素領域、第1の領域)
26 pウェル領域(第2の領域)
26a 第1のpウェル領域(第2の炭化珪素領域)
26b 第2のpウェル領域(第3の炭化珪素領域)
28a 第1のソース領域(第4の炭化珪素領域)
28b 第2のソース領域(第5の炭化珪素領域)
32 コンタクト領域(第6の炭化珪素領域、第4の領域)
34 電界緩和領域(第7の炭化珪素領域、第3の領域)
50a 第1のゲートトレンチ(第1のトレンチ)
50b 第2のゲートトレンチ(第1のトレンチ)
52 コンタクトトレンチ(第2のトレンチ)
100 MOSFET(半導体装置)
150 インバータ回路
300 駆動装置
400 車両
500 車両
600 昇降機
P1 第1の面
P2 第2の面
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22