特許 6642465 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6642465

(24)【登録日】2020年1月8日

(45)【発行日】2020年2月5日

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/265 20060101AFI20200127BHJP

   H01L 29/12 20060101ALI20200127BHJP

   H01L 29/78 20060101ALI20200127BHJP

   H01L 21/336 20060101ALI20200127BHJP

   H01L 29/06 20060101ALI20200127BHJP

   H01L 21/308 20060101ALI20200127BHJP

   H01L 21/266 20060101ALI20200127BHJP

【ＦＩ】

   H01L21/265 601Z

   H01L29/78 652T

   H01L29/78 658A

   H01L29/78 653A

   H01L29/78 652J

   H01L29/78 652M

   H01L29/78 652P

   H01L29/06 301F

   H01L29/06 301V

   H01L21/308 E

   H01L21/308 F

   H01L21/265 M

   H01L29/78 658G

【請求項の数】6

【全頁数】16

(21)【出願番号】特願2017-8114(P2017-8114)

(22)【出願日】2017年1月20日

(65)【公開番号】特開2018-117081(P2018-117081A)

(43)【公開日】2018年7月26日

【審査請求日】2019年2月27日

(73)【特許権者】

【識別番号】000241463

【氏名又は名称】豊田合成株式会社

(74)【代理人】

【識別番号】110000028

【氏名又は名称】特許業務法人明成国際特許事務所

(72)【発明者】

【氏名】小嵜 正芳

(72)【発明者】

【氏名】丹羽 隆樹

(72)【発明者】

【氏名】藤井 隆弘

(72)【発明者】

【氏名】長谷川 一也

【審査官】 桑原 清

(56)【参考文献】

【文献】 特開平０５−２０６０５２（ＪＰ，Ａ）

【文献】 特開２０１６−１６３０４９（ＪＰ，Ａ）

【文献】 特開２００７−０４２８０３（ＪＰ，Ａ）

【文献】 特開２０１４−０４１９１７（ＪＰ，Ａ）

【文献】 特開２０１２−０４９２１６（ＪＰ，Ａ）

【文献】 特開２０１１−１８１８３４（ＪＰ，Ａ）

【文献】 特開２００４−１１９６７４（ＪＰ，Ａ）

【文献】 特開２００２−０２５９７４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／２６５

Ｈ０１Ｌ ２１／２６６

Ｈ０１Ｌ ２１／３０８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

半導体装置の製造方法であって、
III族窒化物から主に成り第１の方向に沿って広がる半導体層の上に、イオン注入用マスクを形成するイオン注入用マスク形成工程と、
前記イオン注入用マスクが形成された半導体層に、イオン注入によってｐ型不純物を注入するイオン注入工程と、を備え、
前記イオン注入用マスク形成工程は、
（ａ）前記半導体層の上に、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸窒化アルミニウム（ＡｌＯＮ）の少なくとも一つから主になる第１層と、耐アルカリ性を有する金属から主になる第２層と、を順に積層する工程と、
（ｂ）前記第２層の上にレジストパターンを形成する工程と、
（ｃ）前記レジストパターンの上から前記第２層をドライエッチングして、第２マスク層を形成する工程と、
（ｄ）アルカリ性溶液によって、前記第１の方向において、前記第１層の端部の位置が、前記第２マスク層の端部の位置と同じ又は前記第２マスク層の端部の位置よりも内側になるように前記第１層をウェットエッチングして、第１マスク層を形成する工程と、を備える、
半導体装置の製造方法。

【請求項2】

請求項１記載の半導体装置の製造方法であって、
前記耐アルカリ性を有する金属は、６０℃、２２質量％の水酸化テトラメチルアンモニウム（ＴＭＡＨ）に浸漬した場合のエッチングレートが、５ｎｍ／ｍｉｎ未満の性質を有する、半導体装置の製造方法。

【請求項3】

請求項１または請求項２記載の半導体装置の製造方法であって、
前記耐アルカリ性を有する金属は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）の少なくとも一つである、半導体装置の製造方法。

【請求項4】

請求項１から請求項３までのいずれか一項に記載の半導体装置の製造方法であって、
前記工程（ｄ）では、前記第１の方向において、前記第１層の端部の位置と、前記第２マスク層の端部の位置と、の差が、前記第２マスク層の膜厚の半分以下になるように前記第１層をウェットエッチングして前記第１マスク層を形成する、半導体装置の製造方法。

【請求項5】

請求項１から請求項４までのいずれか一項に記載の半導体装置の製造方法であって、
前記工程（ａ）では、前記半導体層の上に、前記第１層を５０ｎｍ以上５００ｎｍ以下の厚さで形成する、半導体装置の製造方法。

【請求項6】

請求項１から請求項５までのいずれか一項に記載の半導体装置の製造方法であって、
前記第１層は、酸化アルミニウム（Ａｌ_２Ｏ_３）により形成されており、
前記イオン注入工程の後に、フッ酸（ＨＦ）によって前記第１マスク層と前記第２マスク層とを除去する工程を備える、半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法に関する。

【背景技術】

【0002】

窒化ガリウム（ＧａＮ）をはじめとするIII族窒化物を用いた半導体装置（半導体デバイス、半導体素子）を製造する際、III族窒化物系のｐ型半導体をイオン注入によって形成する技術が、特許文献１に開示されている。特許文献１の技術では、窒化ガリウム系のｎ型半導体層の上にスルー絶縁膜を形成した後、例えば、絶縁膜やレジストからなるイオン注入用マスクを形成して、イオン注入によって半導体層にｐ型不純物を注入している。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１６−１８１５８０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、イオン注入用マスクは、酸化シリコン（ＳｉＯ_２）からなる絶縁膜を用いた場合、以下の工程により形成することができる。

【0005】

工程１：半導体層の上に酸化シリコン（ＳｉＯ_２）からなる絶縁膜を形成する。
工程２：絶縁膜の上に、レジストパターンを形成する。
工程３：ドライエッチング又はウェットエッチングにより、絶縁膜を開口させる。

【0006】

しかし、酸化シリコン（ＳｉＯ_２）からなる絶縁膜を用いてイオン注入用マスクを形成する場合には、工程１においてIII族窒化物系の半導体層の表面がシリコン（Ｓｉ）で汚染されるおそれがあった。このような場合には、ｐ型不純物のイオン注入の際に、半導体層にｐ型不純物とともに酸化シリコン（ＳｉＯ_２）中のシリコン（Ｓｉ）が打ち込まれてしまい、半導体装置の導電性の制御が困難になるおそれがあった。また、工程３において、ドライエッチングにより酸化シリコン（ＳｉＯ_２）からなる絶縁膜を開口させる場合には、半導体層の表面にドライエッチングによるダメージが生じるおそれがあった。また、工程３において、フッ酸（ＨＦ）等を用いたウェットエッチングにより酸化シリコン（ＳｉＯ_２）からなる絶縁膜を開口させる場合には、ウェットエッチングの等方性によって、絶縁膜の開口を所望のサイズに制御することが困難になるおそれがあった。そのため、酸化シリコン（ＳｉＯ_２）からなる絶縁膜をイオン注入用マスクとして用いると、半導体層に所望のサイズのｐ型半導体領域を形成することが困難な場合があった。

【0007】

また、レジストをイオン注入用マスクとして用いる場合には、例えば、５００℃のような比較的高温下でイオン注入が行われると、レジストが変形するおそれがあった。そのため、レジストをイオン注入用マスクとして用いると、半導体層に所望のサイズのｐ型半導体領域を形成することが困難な場合があった。

【0008】

そのため、イオン注入用マスクを用いてIII族窒化物系の半導体層にｐ型不純物をイオン注入する技術において、半導体層に汚染やダメージが与えられることを抑制しつつ、イオン注入用マスクの開口のサイズを制御可能な技術が求められていた。そのほか、半導体装置の製造方法においては、低コスト化、微細化、製造の容易化などが望まれていた。

【課題を解決するための手段】

【0009】

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。

【0010】

（１）本発明の一形態によれば、半導体装置の製造方法が提供される。この製造方法は；III族窒化物から主に成り第１の方向に沿って広がる半導体層の上に、イオン注入用マスクを形成するイオン注入用マスク形成工程と；前記イオン注入用マスクが形成された半導体層に、イオン注入によってｐ型不純物を注入するイオン注入工程と、を備え；前記イオン注入用マスク形成工程は；（ａ）前記半導体層の上に、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸窒化アルミニウム（ＡｌＯＮ）の少なくとも一つから主になる第１層と、耐アルカリ性を有する金属から主になる第２層と、を順に積層する工程と；（ｂ）前記第２層の上にレジストパターンを形成する工程と；（ｃ）前記レジストパターンの上から前記第２層をドライエッチングして、第２マスク層を形成する工程と；（ｄ）アルカリ性溶液によって、前記第１の方向において、前記第１層の端部の位置が、前記第２マスク層の端部の位置と同じ又は前記第２マスク層の端部の位置よりも内側になるように前記第１層をウェットエッチングして、第１マスク層を形成する工程と、を備える。この形態によれば、第１層は酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸窒化アルミニウム（ＡｌＯＮ）の少なくとも一つから主になるため、III族窒化物からなる半導体層の表面がシリコン（Ｓｉ）によって汚染されることを抑制することができる。また、ドライエッチング時には、第１層が半導体層の保護層として機能するため、半導体層にダメージが導入されることを抑制することができる。また、第２マスク層はドライエッチングによって形成されるため、第２マスク層の開口を所望のサイズに制御することができる。また、第２マスク層は耐アルカリ性を有するため、第２マスク層の形状がウェットエッチングによって変化することを抑制することができる。そのため、イオン注入用マスクを用いたイオン注入によって、半導体層に所望のサイズのｐ型半導体領域を形成することができ、微細化された半導体装置を製造することができる。

【0011】

（２）上記形態の製造方法において、前記耐アルカリ性を有する金属は、６０℃、２２質量％の水酸化テトラメチルアンモニウム（ＴＭＡＨ）に浸漬した場合のエッチングレートが、５ｎｍ／ｍｉｎ未満の性質を有してもよい。この形態によれば、第２マスク層の形状が、ウェットエッチングによって変化することを抑制することができる。

【0012】

（３）上記形態の製造方法において、前記耐アルカリ性を有する金属は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）の少なくとも一つであってもよい。この形態によれば、第２マスク層の形状が、ウェットエッチングによって変化することを抑制することができる。

【0013】

（４）上記形態の製造方法において、前記工程（ｄ）では、前記第１の方向において、前記第１層の端部の位置と、前記第２マスク層の端部の位置と、の差が、前記第２マスク層の膜厚の半分以下になるように前記第１層をウェットエッチングして前記第１マスク層を形成してもよい。この形態によれば、第２マスク層が第１マスク層から剥離することを抑制することができる。また、イオン注入の方向が第１マスク層と第２マスク層とが積層される方向に対して傾斜する場合に、第２マスク層の開口の内側に位置する半導体層にイオンが注入されることを抑制することができる。

【0014】

（５）上記形態の製造方法において、前記工程（ａ）では、前記半導体層の上に、前記第１層を５０ｎｍ以上５００ｎｍ以下の厚さで形成してもよい。この形態によれば、第１層の厚さが５０ｎｍ以上であるため、ドライエッチングによって半導体層にダメージが導入されることをより抑制することができる。また、第１層の厚さが５００ｎｍ以下であるため、第１層の形成及び第１層のウェットエッチングに要する時間が増加することを抑制することができる。また、第１層の厚さが５００ｎｍ以下であるため、ウェットエッチングによって第１マスク層の端部の位置と、第２マスク層の端部の位置との差が大きくなることを抑制することができる。そのため、第２マスク層が第１マスク層から剥離することを抑制できるとともに、イオン注入の方向が第１の方向に対して傾斜する場合に、第２マスク層の開口の内側に位置する半導体層にイオンが注入されることを抑制することができる。

【0015】

（６）上記形態の製造方法において、前記第１層は、酸化アルミニウム（Ａｌ_２Ｏ_３）により形成されており；前記イオン注入工程の後に、フッ酸（ＨＦ）によって前記第１マスク層と前記第２マスク層とを除去する工程を備えてもよい。この形態によれば、第１マスク層と第２マスク層とをフッ酸によって一度に除去することができるので、半導体装置の製造工程を簡略化することができる。

【0016】

本発明は、上述した半導体装置の製造方法以外の種々の形態で実現することも可能である。例えば、イオン注入用マスクの製造方法、ｐ型半導体領域の製造方法、イオン注入用マスク、ｐ型半導体領域、半導体装置として実現することができる。

【発明の効果】

【0017】

本発明によれば、第１層は酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸窒化アルミニウム（ＡｌＯＮ）の少なくとも一つから主になるため、III族窒化物からなる半導体層の表面がシリコン（Ｓｉ）によって汚染されることを抑制することができる。また、ドライエッチング時には、第１層が半導体層の保護層として機能するため、半導体層にダメージが導入されることを抑制することができる。また、第２マスク層はドライエッチングによって形成されるため、第２マスク層の開口を所望のサイズに制御することができる。また、第２マスク層は耐アルカリ性を有するため、第２マスク層の形状がウェットエッチングによって変化することを抑制することができる。そのため、イオン注入用マスクを用いたイオン注入によって、半導体層に所望のサイズのｐ型半導体領域を形成することができ、微細化された半導体装置を製造することができる。

【図面の簡単な説明】

【0018】

【図1】本発明の製造方法により製造された半導体装置の構成を模式的に示す図。

【図2】半導体装置の製造方法について示す工程図。

【図3】イオン注入用マスク形成工程について示す工程図。

【図4】第１層が形成された、製造過程における半導体装置を示す図。

【図5】第２層が形成された、製造過程における半導体装置を示す図。

【図6】レジストパターンが形成された、製造過程における半導体装置を示す図。

【図7】第２マスク層が形成された、製造過程における半導体装置を示す図。

【図8】レジストパターンが除去された、製造過程における半導体装置を示す図。

【図9】第１マスク層が形成された、製造過程における半導体装置を示す図である。

【図10】イオン注入工程の様子を示す図。

【図11】イオン注入用マスクが除去された製造過程における半導体装置を示す図。

【図12】ｐ型半導体領域が形成された、製造過程における半導体装置を示す図。

【図13】イオン注入用マスクの断面ＳＥＭ像を示す図。

【発明を実施するための形態】

【0019】

Ａ．実施形態：
Ａ１．半導体装置の構成：
図１は、本発明の製造方法により製造された半導体装置１００の構成を模式的に示す図である。図１には、本実施形態における半導体装置１００の断面の一部を簡略化して示している。なお、図１は、半導体装置１００の技術的特徴をわかりやすく示すための図であり、各部の寸法を正確に示すものではない。

【0020】

図１には、説明を容易にするために、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸は、他の図のＸＹＺ軸に対応する。なお、以降の説明では、＋Ｚ軸方向側を「上」又は「上側」とも呼ぶ。

【0021】

半導体装置１００は、III族窒化物から主になる半導体を用いて形成されている。本実施形態では、半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１００は、縦型トレンチＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。本実施形態では、半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。

【0022】

半導体装置１００は、基板１１０と、半導体層１１１と、半導体層１１３と、半導体層１１４と、を備える。半導体装置１００は、また、ｐ型不純物のイオン注入によって形成されたｐ型半導体領域１１２を備える。半導体装置１００は、これらの半導体層及び半導体領域に形成された構造として、トレンチ１２２と、リセス１２４と、段差部１２６と、終端部１２９とを有する。半導体装置１００は、更に、絶縁膜１３０と、ゲート電極１４２と、ソース電極１４４とドレイン電極１４８とを備える。本実施形態では、半導体装置１００は、更に、絶縁膜１５０と、配線電極１６０とを備える。図１には、これらの構造の他に、ソース電極１４４とドレイン電極１４８と、の間に流れる電流を制御するための制御領域Ｃが示されている。

【0023】

基板１１０は、第１の方向（Ｘ軸方向およびＹ軸方向）に沿って広がる板状を成す半導体である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主になる。なお、「窒化ガリウム（ＧａＮ）から主になる」とは、モル分率において窒化ガリウム（ＧａＮ）を９０％以上含有することを意味する。本実施形態では、基板１１０は、シリコン（Ｓｉ）をドナー元素として含有するｎ型半導体である。本実施形態では、基板１１０に含まれるシリコン（Ｓｉ）濃度の平均値は、約１×１０^１８ｃｍ^−３である。

【0024】

半導体層１１１は、基板１１０の上（＋Ｚ軸方向側）に位置し、Ｘ軸およびＹ軸に沿って広がる半導体層である。本実施形態では、半導体層１１１は、窒化ガリウム（ＧａＮ）から主になる。本実施形態では、半導体層１１１は、ｎ型の特性を有するｎ型半導体である。本実施形態では、半導体層１１１は、シリコン（Ｓｉ）をドナー元素として含有する。本実施形態では、半導体層１１１に含まれるシリコン（Ｓｉ）濃度の平均値は、約８×１０^１５ｃｍ^−３である。本実施形態では、半導体層１１１の厚さ（Ｚ軸方向の長さ）は、５〜３０μｍ（マイクロメートル）の間の厚さであり、例えば、１０μｍ（マイクロメートル）である。半導体層１１１は、例えば、基板１１０の上に、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって形成される。半導体層１１１を形成する原料ガスのＶ／III比は、例えば、９００以上３０００以下である。Ｖ／III比は、III族原料に対するＶ族原料のモル比である。

【0025】

ｐ型半導体領域１１２は、半導体層１１１の一部に対するｐ型不純物のイオン注入によって形成された領域である。ｐ型半導体領域１１２における半導体は、ｐ型の特性を有する。本実施形態では、ｐ型半導体領域１１２は、半導体層１１１及び半導体層１１３に隣接する。ｐ型半導体領域１１２は、ソース電極１４４とドレイン電極１４８と、の間に流れる電流を制御するための制御領域Ｃから離れて位置している。また、本実施形態では、図１に示す複数のｐ型半導体領域１１２のうち、図１の−Ｘ軸方向側におけるｐ型半導体領域１１２は、後述の段差部１２６に位置している。本実施形態では、ｐ型半導体領域１１２は、半導体層１１１と同様に、窒化ガリウム（ＧａＮ）から主になる。本実施形態では、ｐ型半導体領域１１２は、マグネシウム（Ｍｇ）をアクセプタ元素（ｐ型不純物）として含有する。ｐ型半導体領域１１２に含まれるマグネシウム（Ｍｇ）の平均濃度は、例えば、約１×１０^２０ｃｍ^−３である。ｐ型半導体領域１１２のＺ軸方向の厚さは、約０．６μｍ（マイクロメートル）である。ｐ型半導体領域１１２を形成する方法については、後述する。

【0026】

半導体層１１３は、半導体層１１１及びｐ型半導体領域１１２の上に位置し、Ｘ軸およびＹ軸に沿って広がる半導体層である。本実施形態では、半導体層１１３は、窒化ガリウム（ＧａＮ）から主になる。本実施形態では、半導体層１１３は、ｐ型の特性を有するｐ型半導体である。本実施形態では、半導体層１１３は、マグネシウム（Ｍｇ）をアクセプタ元素として含有する。本実施形態では、半導体層１１３に含まれるマグネシウム（Ｍｇ）濃度の平均値は、約２×１０^１８ｃｍ^−３である。本実施形態では、半導体層１１３の厚さ（Ｚ軸方向の長さ）は、０．５〜１．０μｍ（マイクロメートル）の間の厚さであり、例えば、０．７μｍ（マイクロメートル）である。半導体層１１３は、例えば、ｐ型半導体領域１１２が形成された半導体層１１１の上に、ＭＯＣＶＤ法によって形成される。半導体層１１３を形成する原料ガスのＶ／III比は、例えば、９００以上３０００以下である。

【0027】

半導体層１１４は、半導体層１１３の上に位置し、Ｘ軸及びＹ軸に沿って広がる半導体層である。本実施形態では、半導体層１１４は、窒化ガリウム（ＧａＮ）から主になる。本実施形態では、半導体層１１４は、ｎ型の特性を有するｎ型半導体である。本実施形態では、半導体層１１４は、シリコン（Ｓｉ）をドナー元素として含有する。本実施形態では、半導体層１１４に含まれるシリコン（Ｓｉ）濃度の平均値は、約６×１０^１８ｃｍ^−３である。本実施形態では、半導体層１１４の厚さ（Ｚ軸方向の長さ）は、０．１〜０．５μｍ（マイクロメートル）の間の厚さであり、例えば、０．２μｍ（マイクロメートル）である。半導体層１１４は、例えば、半導体層１１３の上に、ＭＯＣＶＤ法によって形成される。半導体層１１４を形成する原料ガスのＶ／III比は、例えば、９００以上３０００以下である。

【0028】

トレンチ１２２は、半導体層１１４から半導体層１１３を貫通し半導体層１１１にまで落ち込んだ溝部である。トレンチ１２２の下面は、半導体層１１１内に位置する。本実施形態では、トレンチ１２２は、半導体層１１４、１１３、１１１に対するドライエッチングによって形成された構造である。

【0029】

リセス１２４は、半導体層１１４の上側から半導体層１１３にわたって窪んだ凹部である。本実施形態では、リセス１２４は、半導体層１１４、１１３に対するドライエッチングによって形成された構造である。

【0030】

段差部１２６は、半導体層１１４の上側から半導体層１１３を貫通し半導体層１１１にまで落ち込んだ部位である。本実施形態では、段差部１２６は、半導体層１１４、１１３、１１１に対するドライエッチングによって形成された構造である。半導体装置１００の終端部１２９は、段差部１２６に隣接し、半導体層１１４、１１３、１１１の終端を構成する部位である。本実施形態では、終端部１２９は、ダイシングによって形成された構造である。

【0031】

半導体装置１００の絶縁膜１３０は、電気絶縁性を有する膜である。本実施形態では、絶縁膜１３０は、トレンチ１２２の内側から外側にわたって形成されている。本実施形態では、絶縁膜１３０は、二酸化シリコン（ＳｉＯ_２）から主になる。

【0032】

ゲート電極１４２は、絶縁膜１３０を介してトレンチ１２２に形成された電極である。本実施形態では、ゲート電極１４２は、トレンチ１２２の内側に加え、トレンチ１２２の外側にわたって形成されている。本実施形態では、ゲート電極１４２は、アルミニウム（Ａｌ）から主になる。ゲート電極１４２に電圧が印加された場合、ｐ型の半導体層１１３に反転層が形成され、この反転層がチャネルとして機能することによって、ソース電極１４４とドレイン電極１４８との間に導通経路が形成される。

【0033】

ソース電極１４４は、リセス１２４に形成され、半導体層１１４にオーミック接触する電極である。本実施形態では、ソース電極１４４は、チタン（Ｔｉ）から主になる層にアルミニウム（Ａｌ）から主になる層を積層した後に熱処理を加えた電極である。

【0034】

ドレイン電極１４８は、基板１１０の−Ｚ軸方向側の表面にオーミック接触する電極である。本実施形態では、ドレイン電極１４８は、チタン（Ｔｉ）から主になる層にアルミニウム（Ａｌ）から主になる層を積層した後に熱処理を加えた電極である。

【0035】

本実施形態では、半導体装置１００は、トレンチ１２２に絶縁膜１３０およびゲート電極１４２を形成した複数のトレンチ構造と、リセス１２４にソース電極１４４を形成した複数のリセス構造とを備える。本実施形態では、トレンチ構造およびリセス構造は、Ｘ軸方向において交互に配置されている。本実施形態では、トレンチ構造およびリセス構造は、Ｙ軸方向に延びている。本実施形態では、複数のゲート電極１４２は、半導体装置１００の面内において並列に接続されている。本実施形態では、複数のソース電極１４４は、配線電極１６０を通じて並列に接続されている。

【0036】

絶縁膜１５０は、段差部１２６、絶縁膜１３０、ゲート電極１４２およびソース電極１４４を被覆する。本実施形態では、絶縁膜１５０は、二酸化シリコン（ＳｉＯ_２）から主になる。

【0037】

配線電極１６０は、絶縁膜１５０の上に形成された電極である。配線電極１６０は、絶縁膜１５０を貫通しソース電極１４４の各々に接続する接続部を有する。本実施形態では、配線電極１６０は、アルミニウム（Ａｌ）から主になる。本実施形態では、配線電極１６０は、段差部１２６において配線電極１６０と共にフィールドプレート構造を形成する。

【0038】

本実施形態の半導体装置１００によれば、トレンチ１２２の下面が存在する半導体層１１１内に、ｐ型半導体領域１１２が位置するため、ｐ型半導体領域１１２によって、トレンチ１２２の下面に発生する電界集中を緩和することができる。

【0039】

また、段差部１２６の箇所におけるｐ型半導体領域１１２によって、段差部１２６における電界集中を緩和することができる。

【0040】

また、配線電極１６０は、段差部１２６において配線電極１６０とともにフィールドプレート構造を形成するため、段差部１２６に現れるｐｎ接合界面の端部における電界集中を緩和できる。

【0041】

また、本実施形態の半導体装置１００では、後述の方法によってｐ型半導体領域１１２が形成されるため、半導体層１１１の表面の汚染及びダメージが抑制されている。以下、半導体装置１００の製造方法のうち、特に、ｐ型半導体領域１１２を形成する方法について説明する。

【0042】

Ａ２．半導体装置の製造方法：
図２は、半導体装置１００の製造方法について示す工程図である。図２には、半導体装置１００の製造方法のうち、特に、ｐ型半導体領域１１２の形成方法が示されている。ｐ型半導体領域１１２は、半導体層１１１に対するｐ型不純物のイオン注入によって形成される。本実施形態では、まず、基板１１０の上に形成された半導体層１１１の上に、イオン注入用マスクが形成されるイオン注入用マスク形成工程が行われる（Ｓ１１０）。

【0043】

図３は、イオン注入用マスク形成工程について示す工程図である。図４〜図９は、イオン注入用マスク２０を形成する様子を示す説明図である。

【0044】

イオン注入用マスク２０の形成工程では、半導体層１１１の上に、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸窒化アルミニウム（ＡｌＯＮ）の少なくとも一つから主になる第１層２１ｐが形成される（図３、Ｓ１１１）。なお、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸窒化アルミニウム（ＡｌＯＮ）の少なくとも一つから主になるとは、モル分率において、これらの材料の含有率の合計が９０％以上であることを意味する。

【0045】

図４は、第１層２１ｐが形成された、製造過程における半導体装置１００ａを示す図である。図４及び以降の図に示す半導体装置では、半導体層１１１の−Ｚ軸方向に位置する基板１１０を省略して示す。本実施形態では、第１層２１ｐは、酸化アルミニウム（Ａｌ_２Ｏ_３）から主になる。なお、第１層２１ｐの厚さは、５０ｎｍ（ナノメートル）以上であることが好ましく、５００ｎｍ（ナノメートル）以下であることが好ましい。本実施形態では、第１層２１ｐの厚さは、２００ｎｍ（ナノメートル）である。第１層２１ｐは、例えば原子層堆積法（ＡＬＤ：Atomic Layer Deposition）により、半導体層１１１上に積層される。なお、後の工程において行われるウェットエッチングから、半導体層１１１の−Ｚ軸方向に位置する基板１１０の−Ｚ軸方向側の表面を保護するために、基板１１０の−Ｚ軸方向側の表面に、保護膜を形成することが好ましい。保護膜として、例えば、酸化シリコン（ＳｉＯ_２）を用いることができる。保護膜は、例えば、プラズマＣＶＤ法により形成することができる。保護膜の厚さは、例えば、３００ｎｍ（ナノメートル）である。

【0046】

第１層２１ｐが形成されると、第１層２１ｐの上に、耐アルカリ性を有する金属から主になる第２層２２ｐが形成される（図３、Ｓ１１２）。図５は、第２層２２ｐが形成された、製造過程における半導体装置１００ｂを示す図である。本実施形態において、耐アルカリ性を有する金属は、６０℃、２２質量％の水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液に浸漬した場合のエッチングレートが、５ｎｍ／ｍｉｎ（ナノメートル／分）未満の性質を有する。耐アルカリ性を有する金属は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、クロム（Ｃｒ）、又はマンガン（Ｍｎ）のうちの少なくとも一つから選択されることが好ましい。本実施形態では、第２層２２ｐは、チタン（Ｔｉ）である。第２層２２ｐの厚さは、例えば、１ｕｍ（マイクロメートル）である。第２層２２ｐは、例えば、電子ビーム蒸着（ＥＢ蒸着）により第１層２１ｐ上に積層される。他の実施形態では、第２層２２ｐは、抵抗加熱蒸着により形成されてもよく、スパッタによって形成されてもよい。半導体層１１１の上に、第１層２１ｐ及び第２層２２ｐが順に積層される工程（図３、Ｓ１１１、Ｓ１１２）をまとめて、「工程（ａ）」とも呼ぶ。

【0047】

第１層２１ｐ及び第２層２２ｐが形成されると、第２層２２ｐの上に、レジストパターン２３が形成される（図３、Ｓ１１３）。図６は、レジストパターン２３が形成された、製造過程における半導体装置１００ｃを示す図である。本実施形態では、第２層２２ｐの上に、フォトレジストからなる層が形成された後、フォトリソグラフィ技術によって、レジストパターン（レジストパターン２３）が形成される。レジストパターン２３は、ｐ型半導体領域１１２が形成される領域に対応する箇所が開口するように形成される。本工程を「工程（ｂ）」とも呼ぶ。

【0048】

レジストパターン２３が形成されると、レジストパターン２３の上から第２層２２ｐがドライエッチングされることによって、第２マスク層２２が形成される（図３、Ｓ１１４）。図７は、第２マスク層２２が形成された、製造過程における半導体装置１００ｄを示す図である。本工程では、レジストパターン２３をマスクとして第２層２２ｐがドライエッチングされる。本工程を「工程（ｃ）」とも呼ぶ。ドライエッチングは、例えば、塩素系ガスを用いて行われる。

【0049】

ドライエッチングが行われると、半導体装置１００ｃからレジストパターン２３が除去される（図３、Ｓ１１５）。図８は、レジストパターン２３が除去された、製造過程における半導体装置１００ｅを示す図である。レジストパターン２３は、例えば、半導体装置１００ｃを剥離液に浸漬することによって除去することができる。

【0050】

レジストパターン２３が除去されると、アルカリ性溶液を用いて第１層２１ｐがウェットエッチングされることによって、第１マスク層２１が形成される（図３、Ｓ１１５）。図９は、第１マスク層２１が形成された、製造過程における半導体装置１００ｆを示す図である。本工程では、半導体装置１００ｄがアルカリ性溶液に浸漬されることによって第１層２１ｐが開口し、第１マスク層２１が形成される。第２マスク層２２は耐アルカリ性を有するため、本工程の前後において、第２マスク層２２の開口のサイズ及び第２マスク層２２の端部２２ｔの形状の変化は、抑制される。本工程を「工程（ｄ）」とも呼ぶ。

【0051】

本工程では、第１の方向において、第１層２１ｐの端部２１ｔの位置が、第２マスク層２２の端部２２ｔの位置と同じ、又は、第２マスク層２２の端部２２ｔの位置よりも内側になるように、ウェットエッチングが行われる。本実施形態では、第１の方向において、第１層２１ｐの端部２１ｔの位置が、第２マスク層２２の端部２２ｔの位置よりも内側になるように、ウェットエッチングが行われる。図９には、端部の位置が、第２マスク層２２の端部２２ｔの位置よりも内側に位置する第１マスク層２１が示されている。また、本実施形態では、第１の方向において、第１層２１ｐの端部２１ｔの位置と、第２マスク層２２の端部２２ｔの位置と、の差ｄが、第２マスク層２２の膜厚の半分以上になるようにウェットエッチングが行われる。ウェットエッチングは、例えば、第１層２１ｐが、４０ｎｍ／ｍｉｎのエッチングレートでエッチングされる条件で行われる。

【0052】

以上のようにして、第１マスク層２１と第２マスク層２２を備えるイオン注入用マスク２０が形成される。

【0053】

図２に戻り、イオン注入用マスク２０が形成されると、イオン注入によって半導体層１１１にｐ型不純物が注入されるイオン注入工程が行われる（図２、Ｓ１３０）。図１０は、イオン注入工程の様子を示す図である。本実施形態では、＋Ｚ軸方向側から半導体層１１１にｐ型不純物が注入される。こうすることにより、＋Ｚ軸方向側における半導体層１１１のイオン注入用マスク２０（第２マスク層２２）の開口に対応する領域に、ｐ型不純物が注入されたｐ型注入領域１１２ｐが形成される。本実施形態では、イオン注入されるｐ型不純物はマグネシウム（Ｍｇ）であり、ドーズ量は３×１０^１５ｃｍ^−２である。また、イオン注入の温度は５００℃であり、イオン注入エネルギーは３５０ｋｅＶである。なお、このエネルギーは、形成すべきｐ型半導体領域１１２の厚さ（イオン注入の深さ）により適宜変更することができる。本実施形態では、イオン注入の方向は、第１マスク層２１と第２マスク層２２とが積層される方向（Ｚ軸方向）に対して、ほぼ等しい。図１０には、ｐ型注入領域１１２ｐが形成された半導体装置１００ｇが示されている。

【0054】

イオン注入工程が行われた後、イオン注入用マスク除去工程が行われる（図２、Ｓ１４０）。イオン注入用マスク２０は、ウェットエッチングによって半導体層１１１の上から除去される。図１１は、イオン注入用マスク２０が除去された、製造過程における半導体装置１００ｈを示す図である。本実施形態では、イオン注入用マスク除去工程において、フッ酸（ＨＦ）を用いたウェットエッチングが行われる。そのため、本工程では、酸化アルミニウム（Ａｌ_２Ｏ_３）から主になる第１マスク層２１と、チタン（Ｔｉ）から主になる第２マスク層２２と、がともに除去される。また、基板１１０の−Ｚ軸方向側の表面に形成された酸化シリコン（ＳｉＯ_２）からなる保護膜も、第１マスク層２１及び第２マスク層２２とともに除去される。

【0055】

なお、第１マスク層２１が窒化アルミニウム（ＡｌＮ）、酸窒化アルミニウム（ＡｌＯＮ）で形成されている場合には、イオン注入用マスク除去工程において、第２マスク層２２をフッ酸で除去した後、第１層２１ｐを水酸化テトラメチルアンモニウム（ＴＭＡＨ）などのアルカリ性溶液で除去してもよい。

【0056】

イオン注入用マスク除去工程が行われた後、イオン注入されたｐ型不純物を活性化させる活性化工程が行われる（図２、Ｓ１５０）。活性化工程は、例えば、１１５０℃の温度において、アンモニア（ＮＨ₃）を含む雰囲気下で、２分間行われる。熱処理の温度は、不純物をより確実に活性化させる観点から、１０００℃以上であることが好ましく、１０５０℃以上であることがより好ましい。また、熱処理温度は１２００℃以下であることが好ましく、１１５０℃以下であることがより好ましい。熱処理の時間は、１分以上であることが好ましく、１０分以下であることが好ましい。熱処理はアンモニアを含む雰囲気、水素を含む雰囲気、アンモニア及び水素を含む雰囲気、窒素を含む雰囲気で行われてもよく、アンモニア（ＮＨ₃）を含む雰囲気下で行われることが好ましい。なお、熱処理時に、ｐ型注入領域１１２ｐが形成された半導体層１１１の上面が荒れることを抑制するために、保護膜を形成してもよい。保護膜の材料としては、例えば、窒化アルミニウム（ＡｌＮ）を用いることができる。保護膜が形成されている場合、保護膜は熱処理後に除去される。活性化工程が行われることで、ｐ型注入領域１１２ｐのドナー元素が活性化し、ｐ型半導体領域１１２が形成される。図１３は、ｐ型半導体領域１１２が形成された、製造過程における半導体装置１００ｉを示す図である。

【0057】

以上のようにして、イオン注入用マスク２０を用いたイオン注入によってｐ型半導体領域１１２が形成される。

【0058】

本実施形態では、ｐ型半導体領域１１２が形成された半導体層１１１の上に、半導体層１１３、半導体層１１４が順に積層された積層体が形成される。その後、積層体に対してドライエッチングが行われることによってトレンチ１２２及びリセス１２４が形成され、各絶縁膜及び各電極が形成されて、半導体装置１００が製造される。

【0059】

図１３は、イオン注入用マスク２０の断面ＳＥＭ像を示す図である。図１３には、上述のイオン注入用マスク２０の形成工程（図３、Ｓ１１１〜Ｓ１１６）によって形成された、イオン注入用マスク２０が示されている。図１３には、第１の方向であるＸ方向と、第２マスク層２２の端部２２ｔと、のなす角θが示されている。図１３に示す角θは、８６．４°である。一般的に、ドライエッチングによって形成される形状は、ウェットエッチングによって形成される形状よりも明確である。本実施形態では、第２層２２ｐのドライエッチングによって第２マスク層２２が形成されるため、図１３に示すように、形成されたイオン注入用マスク２０は、第２マスク層２２の端部２２ｔの垂直性がよい。なお、図１３に示すイオン注入用マスク２０において、第１マスク層２１（ウェットエッチングされた第１層２１ｐ）の端部２１ｔの位置と、第２マスク層２２の端部２２ｔの位置と、の差ｄは、第２マスク層２２の膜厚Ｄの半分以下である。

【0060】

Ａ３．効果：
本実施形態の半導体装置１００の製造方法によれば、第１層２１ｐは酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸窒化アルミニウム（ＡｌＯＮ）の少なくとも一つから主になるため、III族窒化物からなる半導体層１１１の表面がシリコン（Ｓｉ）によって汚染されることを抑制することができる。また、ドライエッチング時には、第１層２１ｐが半導体層１１１の保護層として機能するため、半導体層１１１にダメージが導入されることを抑制することができる。また、第２マスク層２２はドライエッチングによって形成されるため、第２マスク層２２の開口を所望のサイズに制御することができる。そのため、イオン注入用マスク２０を用いたイオン注入によって、半導体層１１１に所望のサイズのｐ型半導体領域１１２を形成することができる。また、第２マスク層２２は耐アルカリ性を有するため、第２マスク層２２の形状がウェットエッチングによって変化することを抑制することができる。そのため、イオン注入用マスク２０を用いたイオン注入によって、半導体層１１１に所望のサイズのｐ型半導体領域１１２を形成することができ、微細化された半導体装置１００を製造することができる。

【0061】

また、第１マスク層２１は酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸窒化アルミニウム（ＡｌＯＮ）の少なくとも一つから主に成り、第２マスク層２２は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）の少なくとも一つから主になることにより、イオン注入用マスク２０を用いて、５００℃のような比較的高温でイオン注入を行うことができる。そのため、イオン注入によって半導体層１１１にダメージが与えられることを抑制することができる。

【0062】

また、本実施形態では、耐アルカリ性を有する金属は、６０℃、２２質量％の水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液に浸漬した場合のエッチングレートが、５ｎｍ／ｍｉｎ未満の性質を有しているため、第２マスク層２２の形状が、ウェットエッチングによって変化することを抑制することができる。

【0063】

また、本実施形態では、第１の方向において、第１層２１ｐの端部２１ｔの位置と、第２マスク層２２の端部２２ｔの位置と、の差ｄが、第２マスク層２２の膜厚Ｄの半分以下になるように第１層２１ｐをウェットエッチングするため、第２マスク層２２が第１マスク層２１から剥離することを抑制することができる。また、イオン注入の方向が第１マスク層２１と第２マスク層２２とが積層される方向に対して傾斜する場合に、第２マスク層２２の開口の内側に位置する半導体層１１１にイオンが注入されることを抑制することができる。

【0064】

また、本実施形態では、第１層２１ｐの厚さが５０ｎｍ以上であるため、ドライエッチングによって半導体層１１１にダメージが導入されることをより抑制することができる。また、第１層２１ｐの厚さが５００ｎｍ以下であるため、第１層２１ｐの厚さが５００ｎｍより厚い場合と比較して、第１層２１ｐの形成及び第１層２１ｐのウェットエッチングに要する時間が増加することを抑制することができる。

【0065】

また、第１層２１ｐの厚さが、比較的厚い場合には、ウェットエッチングによって第１層２１ｐを開口させる間に、ウェットエッチングの等方性により、第２マスク層２２の下側（−Ｚ軸方向側）に位置する第１層２１ｐのウェットエッチングが進行しすぎるおそれがある。このような場合には、ウェットエッチングされた第１層２１ｐの端部（第１マスク層２１の端部２１ｔ）の位置と、第２マスク層２２の端部２２ｔの位置との差ｄが大きくなり、第２マスク層２２が第１マスク層２１から剥離するおそれがある。しかし、本実施形態では、第１層２１ｐの厚さが５００ｎｍ以下であるため、ウェットエッチングされた第１層２１ｐの端部（第１マスク層２１の端部２１ｔ）の位置と、第２マスク層２２の端部２２ｔの位置との差ｄが大きくなることを抑制することができる。

【0066】

また、本実施形態では、第１層２１ｐは、酸化アルミニウム（Ａｌ_２Ｏ_３）により形成されており、イオン注入工程後に、フッ酸（ＨＦ）によって第１マスク層２１と第２マスク層２２とが一度に除去されるため、半導体装置の製造工程を簡略化することができる。

【0067】

Ｂ．変形例：
上述の実施形態では、耐アルカリ性を有する金属は、６０℃、２２質量％の水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液に浸漬した場合のエッチングレートが、５ｎｍ／ｍｉｎ未満の性質を有している。これに対し、耐アルカリ性を有する金属は、６０℃、２２質量％の水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液に浸漬した場合のエッチングレートが、５ｎｍ／ｍｉｎ以上であってもよく、例えば、６ｎｍ／ｍｉｎ、１０ｎｍ／ｍｉｎ等の他の値であってもよい。

【0068】

上述の実施形態では、第１の方向において、第１層２１ｐの端部２１ｔの位置と、第２マスク層２２の端部２２ｔの位置と、の差ｄが、第２マスク層２２の膜厚Ｄの半分以下になるように第１層２１ｐがウェットエッチングされている。これに対し、差ｄは、膜厚Ｄの半分よりも大きくてもよい。

【0069】

上述の実施形態では、第１層２１ｐの厚さは、５０ｎｍ以上５００ｎｍ以下である。これに対し、第１層２１ｐの厚さは、５０ｎｍよりも小さくてもよく、例えば、４０ｎｍ、３５ｎｍ等であってもよい。また、第１層の厚さは、５００ｎｍよりも大きくてもよく、例えば、５５０ｎｍ、６００ｎｍであってもよい。

【0070】

上述の実施形態において、第１層２１ｐをウェットエッチングするアルカリ性溶液には、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ₄ＯＨ）、水酸化ナトリウム（ＮａＯＨ）などの他のアルカリ系のエッチャントを用いてもよい。

【0071】

上述の実施形態では、各半導体層は、窒化ガリウム（ＧａＮ）を用いて形成されており、半導体装置１００は、ＧａＮ系の半導体装置である。これに対し、半導体層１１１は、III族窒化物から主になればよく、各半導体層は窒化アルミニウム（ＡｌＮ）や窒化インジウム（ＩｎＮ）といった他の材料により構成されていてもよい。

【0072】

本発明が適用される半導体層は、上述の半導体層１１１に限られず、他の半導体層であってもよい。また、本発明が適用される半導体装置は、上述の実施形態で説明したトレンチＭＯＳＦＥＴに限られず、イオン注入によってｐ型半導体領域が形成された半導体装置であればよく、例えば、ショットキーバリアダイオード、接合型トランジスタ、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、ＭＥＳＦＥＴ（metal-semiconductor field effect transistor）及びサイリスタなどであってもよい。

【0073】

本発明は、上述した実施形態、実施例及び変形例に限られず、その趣旨を逸脱しない範囲において種々の構成で実現できる。例えば、実施形態、実施例及び変形例における技術的特徴のうち、発明の概要の欄に記載した各形態における技術的特徴に対応するものは、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替え及び組み合わせを行うことが可能である。また、本明細書中に必須なものとして説明されていない技術的特徴については、適宜、削除することが可能である。

【符号の説明】

【0074】

２０…イオン注入用マスク
２１…第１マスク層
２１ｐ…第１層
２１ｔ…端部
２２…第２マスク層
２２ｐ…第２層
２２ｔ…端部
２３…レジストパターン
１００…半導体装置
１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ、１００ｇ、１００ｈ、１００ｉ…製造過程における半導体装置
１１０…基板
１１１…半導体層
１１２…ｐ型半導体領域
１１２ｐ…ｐ型注入領域
１１３…半導体層
１１４…半導体層
１２２…トレンチ
１２４…リセス
１２６…段差部
１２９…終端部
１３０…絶縁膜
１４２…ゲート電極
１４４…ソース電極
１４８…ドレイン電極
１５０…絶縁膜
１６０…配線電極
Ｃ…制御領域
Ｄ…膜厚
ｄ…差

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】