特許 6643268 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6643268

(24)【登録日】2020年1月8日

(45)【発行日】2020年2月12日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 27/06 20060101AFI20200130BHJP

   H01L 21/329 20060101ALI20200130BHJP

   H01L 29/866 20060101ALI20200130BHJP

   H01L 29/78 20060101ALI20200130BHJP

   H01L 21/822 20060101ALI20200130BHJP

   H01L 27/04 20060101ALI20200130BHJP

   H01L 21/8234 20060101ALI20200130BHJP

【ＦＩ】

   H01L27/06 311B

   H01L29/90 S

   H01L29/78 652N

   H01L29/78 657B

   H01L27/04 H

   H01L27/06 102A

   H01L27/06 311A

【請求項の数】4

【全頁数】10

(21)【出願番号】特願2017-59842(P2017-59842)

(22)【出願日】2017年3月24日

(65)【公開番号】特開2018-163960(P2018-163960A)

(43)【公開日】2018年10月18日

【審査請求日】2018年11月30日

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100108062

【弁理士】

【氏名又は名称】日向寺 雅彦

(72)【発明者】

【氏名】菊池 浩二

(72)【発明者】

【氏名】新井 隆太

【審査官】 市川 武宜

(56)【参考文献】

【文献】 特開２００４−２１４３５３（ＪＰ，Ａ）

【文献】 特開２０１０−１２９６６３（ＪＰ，Ａ）

【文献】 特開２０１３−２１４６０８（ＪＰ，Ａ）

【文献】 特開２０００−０７７５３７（ＪＰ，Ａ）

【文献】 特開２０１６−１７１２３３（ＪＰ，Ａ）

【文献】 特開２０１２−２５３２３３（ＪＰ，Ａ）

【文献】 特開昭６１−２６９３６２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２７／０６

Ｈ０１Ｌ ２１／３２９

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２１／８２３４

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／８６６

(57)【特許請求の範囲】

【請求項1】

電界効果型トランジスタと、
前記電界効果型トランジスタのドレインとゲートとの間に接続され、双方向ダイオードを有し、クランプ電圧が前記電界効果型トランジスタのソース−ドレイン間のブレークダウン電圧よりも低い第１クランプ回路と、
第１端が前記第１クランプ回路と前記ゲートとの間のノードに接続された第１抵抗と、
前記ドレインと前記第１抵抗の第２端との間に接続され、双方向ダイオードを有し、クランプ電圧が前記第１クランプ回路のクランプ電圧よりも高く前記ブレークダウン電圧よりも低い第２クランプ回路と、
を備えた半導体装置。

【請求項2】

前記第１抵抗と前記第２クランプ回路との間のノードと基準電位との間に接続された第２抵抗をさらに備えた請求項１記載の半導体装置。

【請求項3】

前記電界効果型トランジスタのソースと前記第２端との間に接続され、双方向ダイオードを有する第３クランプ回路をさらに備えた請求項１または２に記載の半導体装置。

【請求項4】

メカニカルリレーのスイッチ回路である請求項１〜３のいずれか１つに記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

実施形態は、半導体装置に関する。

【背景技術】

【0002】

従来、メカニカルリレーのスイッチ回路として使用されるＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化物半導体電界効果トランジスタ）は、ドレインがコイルを介して外部電源に接続されるため、ドレインに大きな誘導電流が入力される。この誘導電流からＭＯＳＦＥＴを保護するために、ＭＯＳＦＥＴのドレイン−ゲート間に電圧クランプ用のダイオードを接続する技術が提案されている。しかしながら、ダイオードのクランプ電圧が高いと、ＭＯＳＦＥＴを効果的に保護することができず、クランプ電圧が低いと、ダイオード自体が損傷する可能性がある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００４−２１４３５３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

実施形態の目的は、外部から印加される電気的負荷に対する耐性が高い半導体装置を提供することである。

【課題を解決するための手段】

【0005】

実施形態に係る半導体装置は、電界効果型トランジスタと、前記電界効果型トランジスタのドレインとゲートとの間に接続され、双方向ダイオードを有し、クランプ電圧が前記電界効果型トランジスタのソース−ドレイン間のブレークダウン電圧よりも低い第１クランプ回路と、第１端が前記第１クランプ回路と前記ゲートとの間のノードに接続された第１抵抗と、前記ドレインと前記第１抵抗の第２端との間に接続され、双方向ダイオードを有し、クランプ電圧が前記第１クランプ回路のクランプ電圧よりも高く前記ブレークダウン電圧よりも低い第２クランプ回路と、を備える。

【図面の簡単な説明】

【0006】

【図1】実施形態に係る半導体装置を示す回路図である。

【図2】実施形態に係る半導体装置を示す平面図である。

【図3】図２の拡大図である。

【図4】（ａ）は、横軸に電圧をとり、縦軸に電流をとって、クランプ回路のＶ−Ｉ特性を示すグラフ図であり、（ｂ）は、横軸にドレイン−ゲート間電圧をとり、縦軸にドレイン−ゲート間電流をとって、実施形態に係る半導体装置のＶ−Ｉ特性を示すグラフ図である。

【図5】実施形態に係る半導体装置の使用例を示す回路図である。

【発明を実施するための形態】

【0007】

以下、実施形態について説明する。
図１は、本実施形態に係る半導体装置を示す回路図である。
図２は、本実施形態に係る半導体装置を示す平面図である。
図３は、図２の拡大図である。

【0008】

先ず、本実施形態に係る半導体装置１の構成を、回路面から説明する。
図１に示すように、半導体装置１においては、ＭＯＳＦＥＴ１０が設けられている。ＭＯＳＦＥＴ１０には、ドレイン１０ｄ、ソース１０ｓ、ゲート１０ｇが設けられており、ソース１０ｓとドレイン１０ｄとの間には、ボディダイオード１０ｂが形成されている。ボディダイオード１０ｂのアノードはソース１０ｓに接続され、カソードはドレイン１０ｄに接続されている。

【0009】

また、半導体装置１には、ドレイン電極１１、ソース電極１２及びゲート電極１３が設けられている。ＭＯＳＦＥＴ１０のドレイン１０ｄはドレイン電極１１に接続され、ソース１０ｓはソース電極１２に接続され、ゲート１０ｇはゲート電極１３に接続されている。ソース電極１２は接地電位ＧＮＤに接続されている。

【0010】

ドレイン電極１１とゲート電極１３との間には、ＧＤ間クランプ回路１５が接続されている。ＧＤ間クランプ回路１５においては、双方向ダイオードが設けられている。例えば、２つのダイオード１６ａ及び１６ｂが直列に接続されている。ダイオード１６ａのカソードはドレイン電極１１に接続されている。ダイオード１６ａのアノードはダイオード１６ｂのアノードに接続されている。ダイオード１６ｂのカソードはゲート１０ｇに接続されている。ＧＤ間クランプ回路１５のクランプ電圧Ｖｃｌａｍｐ１は、ＭＯＳＦＥＴ１０のソース−ドレイン間のブレークダウン電圧ＶＤＳＳよりも低い。

【0011】

ドレイン電極１１とゲート電極１３との間には、ＧＤ間クランプ回路１７も接続されている。ドレイン電極１１とゲート電極１３との間において、ＧＤ間クランプ回路１５とＧＤ間クランプ回路１７は、並列に接続されている。ＧＤ間クランプ回路１７においては、双方向ダイオードが設けられている。例えば、４つのダイオード１８ａ〜１８ｄが直列に接続されている。ダイオード１８ａのカソードはドレイン電極１１に接続されている。ダイオード１８ａのアノードはダイオード１８ｂのアノードに接続されている。ダイオード１８ｂのカソードはダイオード１８ｃのカソードに接続されている。ダイオード１８ｃのアノードはダイオード１８ｄのアノードに接続されている。ダイオード１８ｄのカソードはゲート電極１３に接続されている。

【0012】

ＧＤ間クランプ回路１７のクランプ電圧Ｖｃｌａｍｐ２は、ＧＤ間クランプ回路１５のクランプ電圧Ｖｃｌａｍｐ１よりも高く、ＭＯＳＦＥＴ１０のソース−ドレイン間のブレークダウン電圧ＶＤＳＳよりも低い。すなわち、Ｖｃｌａｍｐ１＜Ｖｃｌａｍｐ２＜ＶＤＳＳである。

【0013】

ＭＯＳＦＥＴ１０ゲート１０ｇとＧＤ間クランプ回路１５との間のノードＮ１と、ＧＤ間クランプ回路１７とゲート電極１３との間のノードＮ２との間には、ゲート抵抗１９が接続されている。ノードＮ２と基準電位としての接地電位ＧＮＤとの間には、プルダウン抵抗２０が接続されている。

【0014】

ノードＮ２とソース電極１２との間には、ＧＳ間クランプ回路２１が接続されている。ＧＳ間クランプ回路２１においては、双方向ダイオードが設けられている。例えば、ダイオード２２ａ及び２２ｂが直列に接続されている。ダイオード２２ａのアノードはノードＮ２に接続されており、ダイオード２２ａのカソードはダイオード２２ｂのカソードに接続されており、ダイオード２２ｂのアノードはソース電極１２に接続されている。

【0015】

次に、本実施形態に係る半導体装置１の構成を、デバイス面から説明する。
図２に示すように、半導体装置１には、例えば樹脂材料からなる外囲器３０が設けられている。ドレイン電極１１には、外囲器３０の内部に配置された板状のドレインパッド１１ａと、ドレインパッド１１ａから外囲器３０の外部に引き出されたドレイン端子１１ｂが一体的に設けられている。ソース電極１２には、外囲器３０の内部に配置された板状のボンディングパッド１２ａと、ボンディングパッド１２ａから外囲器の外部に引き出されたソース端子１２ｂが一体的に設けられている。ゲート電極１３には、外囲器３０の内部に配置された板状のボンディングパッド１３ａと、ボンディングパッド１３ａから外囲器の外部に引き出されたゲート端子１３ｂが一体的に設けられている。

【0016】

以下、説明の便宜上、半導体装置１の内部にＸＹＺ直交座標系を設定する。ゲート電極１３からソース電極１２に向かう方向を「＋Ｘ方向」とし、その逆方向を「−Ｘ方向」とする。また、ゲート電極１３とソース電極１２の中点からドレイン電極１１に向かう方向を「＋Ｙ方向」とし、その逆方向を「−Ｙ方向」とする。更に、＋Ｘ方向及び＋Ｙ方向に対して直交する方向のうち一方を「＋Ｚ方向」とし、他方を「−Ｚ方向」とする。以下、＋Ｚ方向を「上」ともいい、−Ｚ方向を「下」ともいうが、この表記は便宜的なものであり、重力の方向とは無関係である。

【0017】

図２及び図３に示すように、ドレインパッド１１ａ、ボンディングパッド１２ａ及びボンディングパッド１３ａは、ＸＹ平面に沿って拡がっている。ドレインパッド１１ａ上、すなわち、ドレインパッド１１ａの＋Ｚ方向側の領域のうち、＋Ｘ方向側の略半面には、ＭＯＳＦＥＴ１０が搭載されている。ＭＯＳＦＥＴ１０は、例えば、半導体チップ内に形成された縦型ＭＯＳＦＥＴである。ＭＯＳＦＥＴ１０の下面にはドレイン１０ｄ（図１参照）が設けられており、ドレインパッド１１ａに接続されている。ＭＯＳＦＥＴ１０の上面の中央領域にはソース１０ｓが設けられている。ＭＯＳＦＥＴ１０の上面におけるソース１０ｓを囲む領域には、略Ｃ字状のゲート１０ｇが設けられている。

【0018】

ドレインパッド１１ａ上の領域のうち、−Ｘ方向側且つ−Ｙ方向側の領域には、ＧＳ間クランプ回路２１が搭載されている。ＧＳ間クランプ回路２１の上面の中央領域には、矩形状のパッド２１ａが設けられており、パッド２１ａを囲むように、略Ｃ字状の電極２１ｂが設けられている。

【0019】

ドレインパッド１１ａ上のうち、ＧＳ間クランプ回路２１から見て＋Ｙ方向側の領域の−Ｘ方向側の略半面には、ＧＤ間クランプ回路１７が搭載されている。ＧＤ間クランプ回路１７の下面には電極１７ａが設けられており、ドレインパッド１１ａに接続されている。ＧＤ間クランプ回路１７の上面には電極１７ｂが設けられている。

【0020】

ＭＯＳＦＥＴ１０とＧＤ間クランプ回路１７との間の領域における−Ｙ方向側の略半面には、プルダウン抵抗２０が搭載されている。プルダウン抵抗２０の上面における＋Ｘ方向側の端部には電極２０ａが設けられており、−Ｘ方向側の端部には電極２０ｂが設けられている。

【0021】

ＭＯＳＦＥＴ１０とＧＤ間クランプ回路１７との間の領域における＋Ｙ方向側の略半面には、ゲート抵抗１９が搭載されている。ゲート抵抗１９の上面における＋Ｘ方向側の端部には電極１９ａが設けられており、−Ｘ方向側の端部には電極１９ｂが設けられている。

【0022】

ＧＤ間クランプ回路１７及びゲート抵抗１９の＋Ｙ方向側には、ＧＤ間クランプ回路１５が搭載されている。ＧＤ間クランプ回路１５の下面には電極１５ａが設けられており、ドレインパッド１１ａに接続されている。ＧＤ間クランプ回路１５の上面には電極１５ｂが設けられている。

【0023】

また、ＭＯＳＦＥＴ１０、ＧＤ間クランプ回路１５、ＧＤ間クランプ回路１７、ＧＳ間クランプ回路２１、プルダウン抵抗２０及びゲート抵抗１９上には、ソースコンタクト層３１、ゲートコンタクト層３２及びゲートコンタクト層３３が相互に離隔して設けられている。なお、図２においては、図を見やすくするために、ソースコンタクト層３１、ゲートコンタクト層３２及びゲートコンタクト層３３、並びに、上述の各電極は、図示を省略されている。

【0024】

ソースコンタクト層３１は、ＭＯＳＦＥＴ１０のソース１０ｓ、プルダウン抵抗２０の電極２０ａ、ＧＳ間クランプ回路２１の電極２１ｂに接続されている。ゲートコンタクト層３２は、ＭＯＳＦＥＴ１０のゲート１０ｇ、ゲート抵抗１９の電極１９ａ、ＧＤ間クランプ回路１５の電極１５ｂに接続されている。ゲートコンタクト層３３は、ＧＳ間クランプ回路２１のパッド２１ａ、プルダウン抵抗２０の電極２０ｂ、ＧＤ間クランプ回路１７の電極１７ｂに接続されている。

【0025】

また、ソースコンタクト層３１におけるソース１０ｓの直上域に配置された部分には、金属細線３５の一端がボンディングされている。金属細線３５の他端はソース電極１２のボンディングパッド１２ａにボンディングされている。ゲートコンタクト層３３におけるパッド２１ａの直上域に配置された部分には、金属細線３６の一端がボンディングされている。金属細線３６の他端はゲート電極１３のボンディングパッド１３ａにボンディングされている。金属細線３５及び３６も、外囲器３０内でモールドされている。

【0026】

次に、本実施形態に係る半導体装置の動作について説明する。
図４（ａ）は、横軸に電圧をとり、縦軸に電流をとって、クランプ回路のＶ−Ｉ特性を示すグラフ図であり、（ｂ）は、横軸にドレイン−ゲート間電圧をとり、縦軸にドレイン−ゲート間電流をとって、本実施形態に係る半導体装置のＶ−Ｉ特性を示すグラフ図である。

【0027】

図４（ａ）に示すように、ＧＤ間クランプ回路１５は、印加される電圧がクランプ電圧Ｖｃｌａｍｐ１未満であるときは実質的に電流を流さず、電圧がクランプ電圧Ｖｃｌａｍｐ１に達すると、急激に電流を流す。同様に、ＧＤ間クランプ回路１７は、印加される電圧がクランプ電圧Ｖｃｌａｍｐ２未満であるときは実質的に電流を流さず、電圧がクランプ電圧Ｖｃｌａｍｐ２に達すると、急激に電流を流す。クランプ電圧Ｖｃｌａｍｐ２はクランプ電圧Ｖｃｌａｍｐ１よりも高く、ＭＯＳＦＥＴ１０のソース−ドレイン間のブレークダウン電圧ＶＤＳＳよりも低い。

【0028】

このため、図４（ｂ）に示すように、半導体装置１のドレイン電極１１とゲート電極１３との間の電圧ＶＤＧを、ゼロから連続的に増加させていくと、半導体装置１は以下のような挙動を示す。

【0029】

電圧ＶＤＧがクランプ電圧Ｖｃｌａｍｐ１未満であるときは、ＧＤ間クランプ回路１５もＧＤ間クランプ回路１７も降伏せず、ＭＯＳＦＥＴ１０もブレークダウンしないため、ドレイン−ゲート間電流ＩＤＧはほとんど流れない。

【0030】

電圧ＶＤＧがクランプ電圧Ｖｃｌａｍｐ１を超えると、ＧＤ間クランプ回路１５がクランプして導通状態となる。しかしながら、ドレイン電極１１とゲート電極１３との間には、ＧＤ間クランプ回路１５とゲート抵抗１９が直列に接続されているため、いきなり大電流が流れることはなく、電圧ＶＤＧの上昇に伴って、電流ＩＤＧが徐々に増加する。これにより、ドレイン電極１１に入力された電流が少しずつ消費される。また、電流ＩＤＧが流れることにより、ノードＮ１の電位が上昇するため、ＭＯＳＦＥＴ１０が少しずつ導通し、ＭＯＳＦＥＴ１０のドレイン−ソース間にも電流が流れ始める。これによっても、電流が消費される。

【0031】

そして、電圧ＶＧＤがクランプ電圧Ｖｃｌａｍｐ２に達すると、ＧＤ間クランプ回路１７がクランプして、導通状態となる。これにより、ＧＤ間クランプ回路１７に電流ＩＤＧが流れる。但し、この時点では、既にＧＤ間クランプ回路１５及びＭＯＳＦＥＴ１０を介して電流の少なくとも一部が消費されているため、ＧＤ間クランプ回路１７に流れる電流ＩＤＧは抑制される。

【0032】

ＧＤ間クランプ回路１７に電流ＩＤＧが流れることにより、電圧ＶＤＧはそれ以上増加せず、ＭＯＳＦＥＴ１０のブレークダウン電圧ＶＤＳＳに達することがない。また、ノードＮ１の電位が更に上昇することにより、ＭＯＳＦＥＴ１０が更に導通し、ＭＯＳＦＥＴ１０のドレイン−ソース間に電流を流す。この結果、ＭＯＳＦＥＴ１０を保護することができる。

【0033】

次に、本実施形態に係る半導体装置の使用例について説明する。
図５は、本実施形態に係る半導体装置の使用例を示す回路図である。
図５に示すように、本使用例においては、半導体装置１をメカニカルリレー１００のスイッチ回路として使用する。メカニカルリレー１００においては、機械式スイッチ１０１が設けられており、その近傍に、コイル１０２が設けられている。コイル１０２には、直流電源１０３及び半導体装置１が直列に接続されている。また、機械式スイッチ１０１には一定の力が印加されており、コイル１０２から磁力が印加されなければ、一方の状態を維持するようになっている。

【0034】

図５及び図１に示すように、半導体装置１のゲート電極１３にオン電位を入力すると、ＭＯＳＦＥＴ１０が導通状態となり、直流電源１０３、コイル１０２及び半導体装置１からなる閉回路に電流が流れる。これにより、コイル１０２が磁界を発生させ、磁力によって機械式スイッチ１０１を切り替える。一方、ゲート電極１３にオフ電位を入力すると、ＭＯＳＦＥＴ１０が非導通状態となり、コイル１０２の磁力が消失する。これにより、機械式スイッチ１０１は元の状態に戻る。

【0035】

そして、ＭＯＳＦＥＴ１０の導通／非導通の切替に伴い、コイル１０２のインダクタンスに起因して誘導電流が発生し、ＭＯＳＦＥＴ１０のドレイン−ゲート間に電圧ＶＤＧが印加される。このとき、半導体装置１においては、上述の動作により、電圧ＶＤＧが印加されてもＭＯＳＦＥＴ１０を保護することができ、また、ＤＧ間クランプ回路１７及び１５も保護することができる。

【0036】

次に、本実施形態の効果について説明する。
本実施形態によれば、ＧＤ間クランプ回路１７に対して並列に、ＧＤ間クランプ回路１５及びゲート抵抗１９を設け、ＧＤ間クランプ回路１５のクランプ電圧Ｖｃｌａｍｐ１をＧＤ間クランプ回路１７のクランプ電圧Ｖｃｌａｍｐ２よりも低く設定している。これにより、ＧＤ間クランプ回路１７が降伏する前にＧＤ間クランプ回路１５が降伏し、ゲート抵抗１９を介して少しずつ電流を流すことにより、ＧＤ間クランプ回路１７の破壊を防止できる。この結果、ＭＯＳＦＥＴ１０を確実に保護することができる。このように、本実施形態に係る半導体装置１は、外部から印加される電気的負荷に対する耐性が高い。

【0037】

また、ゲート抵抗１９の抵抗値を調整することにより、ＧＤ間クランプ回路１５がクランプしたときに流れる電流の大きさを、許容できる範囲内に規制することができる。

【0038】

なお、仮に、ＧＤ間クランプ回路１５を設けないと、ドレイン−ゲート間の電圧ＶＤＧがクランプ電圧Ｖｃｌａｍｐ２に達したときに、ＧＤ間クランプ回路１７に急激に大きな電流が流れる。これにより、ＧＤ間クランプ回路１７が破壊される可能性がある。ＧＤ間クランプ回路１７が破壊されると、以後、ＭＯＳＦＥＴ１０を効果的に保護することができなくなり、半導体装置１のアバランシェ耐量が低下する。

【0039】

これに対して、本実施形態によれば、上述の如くＧＤ間クランプ回路１５を設けることにより、半導体装置１のアバランシェ耐量を例えば１．５倍程度増加させることができ、信頼性を向上させることができる。

【0040】

以上説明した実施形態によれば、外部から印加される電気的負荷に対する耐性が高い半導体装置を実現することができる。

【0041】

以上、本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。

【符号の説明】

【0042】

１：半導体装置、１０：ＭＯＳＦＥＴ、１０ｂ：ボディダイオード、１０ｄ：ドレイン、１０ｇ：ゲート、１０ｓ：ソース、１１：ドレイン電極、１１ａ：ドレインパッド、１１ｂ：ドレイン端子、１２：ソース電極、１２ａ：ボンディングパッド、１２ｂ：ソース端子、１３：ゲート電極、１３ａ：ボンディングパッド、１３ｂ：ゲート端子、１５：ＧＤ間クランプ回路、１５ａ、１５ｂ：電極、１６ａ、１６ｂ：ダイオード、１７：ＧＤ間クランプ回路、１７ａ、１７ｂ：電極、１８ａ、１８ｂ、１８ｃ、１８ｄ：ダイオード、１９：ゲート抵抗、１９ａ、１９ｂ：電極、２０：プルダウン抵抗、２０ａ、２０ｂ：電極、２１：ＧＳ間クランプ回路、２１ａ：パッド、２１ｂ：電極、２２ａ、２２ｂ：ダイオード、３０：外囲器、３１：ソースコンタクト層、３２、３３：ゲートコンタクト層、３５、３６：金属細線、１００：メカニカルリレー、１０１：機械式スイッチ、１０２：コイル、１０３：直流電源、Ｎ１、Ｎ２：ノード

【図1】

【図2】

【図3】

【図4】

【図5】