特許 6653345 薄膜フリップチップパッケージ及びそのフレキシブル基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6653345

(24)【登録日】2020年1月29日

(45)【発行日】2020年2月26日

(54)【発明の名称】薄膜フリップチップパッケージ及びそのフレキシブル基板

(51)【国際特許分類】

   H01L 23/12 20060101AFI20200217BHJP

   H05K 1/18 20060101ALI20200217BHJP

   H05K 1/02 20060101ALI20200217BHJP

【ＦＩ】

   H01L23/12 Q

   H05K1/18 L

   H05K1/02 D

【請求項の数】13

【全頁数】9

(21)【出願番号】特願2018-78830(P2018-78830)

(22)【出願日】2018年4月17日

(65)【公開番号】特開2019-140365(P2019-140365A)

(43)【公開日】2019年8月22日

【審査請求日】2018年6月8日

(31)【優先権主張番号】107105137

(32)【優先日】2018年2月13日

(33)【優先権主張国】TW

(73)【特許権者】

【識別番号】311005208

【氏名又は名称】▲き▼邦科技股▲分▼有限公司

(74)【代理人】

【識別番号】100093779

【弁理士】

【氏名又は名称】服部 雅紀

(72)【発明者】

【氏名】謝慶堂

(72)【発明者】

【氏名】李俊徳

【審査官】 河合 俊英

(56)【参考文献】

【文献】 特開平０３−１７４７５６（ＪＰ，Ａ）

【文献】 特開平０４−０６２８８５（ＪＰ，Ａ）

【文献】 実開平０４−００４７７３（ＪＰ，Ｕ）

【文献】 特開２００２−３１９７８１（ＪＰ，Ａ）

【文献】 特開２００３−１１６０６７（ＪＰ，Ａ）

【文献】 特表２００３−５２２４０１（ＪＰ，Ａ）

【文献】 特開平１０−０８５９６５（ＪＰ，Ａ）

【文献】 特開２００６−２９５０３８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２３／１２

Ｈ０５Ｋ １／０２

Ｈ０５Ｋ １／１８

(57)【特許請求の範囲】

【請求項1】

チップと、薄膜及び導電路層を有するフレキシブル基板と、を備える薄膜フリップチップパッケージであって、
前記フレキシブル基板の前記薄膜は、第一表面及び前記第一表面に対応する第二表面を含み、前記フレキシブル基板の前記導電路層は、前記第一表面に形成され、少なくとも１つの溝部が前記第二表面に凹設され、前記溝部が溝部の底面を有し、
チップ設置領域は前記第一表面の上且つ前記溝部の直上に位置し、前記チップは前記チップ設置領域に設置されて前記導電路層に電気的に接続され、
前記フレキシブル基板が前記第一表面に位置する前記導電路層を介して外部の電子素子に接合されると、前記フレキシブル基板が湾曲して複数の平坦部及び少なくとも１つの曲げ部を形成し、
前記曲げ部はこれら前記平坦部の間に位置し、前記溝部及び前記チップは前記曲げ部の反対側に位置することを特徴とする薄膜フリップチップパッケージ。

【請求項2】

前記溝部の底面と前記第一表面との間には厚さを有し、前記厚さは６μｍより薄くないことを特徴とする請求項１に記載の薄膜フリップチップパッケージ。

【請求項3】

前記厚さは６〜２０μｍの間であることを特徴とする請求項２に記載の薄膜フリップチップパッケージ。

【請求項4】

前記溝部は前記曲げ部の外縁に位置することを特徴とする請求項１に記載の薄膜フリップチップパッケージ。

【請求項5】

前記フレキシブル基板は前記第一表面及び前記導電路層を被覆させる保護層を更に有し、部分的な前記導電路層が前記保護層と前記溝部との間に位置することを特徴とする請求項１に記載の薄膜フリップチップパッケージ。

【請求項6】

部分的な前記導電路層が前記チップと前記溝部との間に位置することを特徴とする請求項１に記載の薄膜フリップチップパッケージ。

【請求項7】

前記溝部の幅は前記チップの幅より狭くないことを特徴とする請求項６に記載の薄膜フリップチップパッケージ。

【請求項8】

前記チップと前記フレキシブル基板との間に充填されるパッケージ用接着剤を更に備え、
前記溝部の幅は前記パッケージ用接着剤の幅より狭くないことを特徴とする請求項６に記載の薄膜フリップチップパッケージ。

【請求項9】

導電路層と、第一表面及び前記第一表面に対応する第二表面を有し、
前記導電路層は前記第一表面に形成され、少なくとも１つの溝部が前記第二表面に凹設され、前記溝部は溝部の底面を有するフレキシブル基板であって、
チップ設置領域は前記第一表面の上且つ前記溝部の直上に位置し、
前記フレキシブル基板が前記第一表面に位置する前記導電路層を介して外部の電子素子に接合されると、前記フレキシブル基板が湾曲して複数の平坦部及び少なくとも１つの曲げ部を形成し、
前記曲げ部はこれら前記平坦部の間に位置し、前記溝部及びチップ設置領域は前記曲げ部の反対側に位置する薄膜を備えることを特徴とするフレキシブル基板。

【請求項10】

前記溝部の底面と前記第一表面との間には厚さを有し、前記厚さは６μｍより薄くないことを特徴とする、請求項９に記載のフレキシブル基板。

【請求項11】

前記厚さは６〜２０μｍの間であることを特徴とする請求項１０に記載のフレキシブル基板。

【請求項12】

前記溝部は前記曲げ部の外縁に位置することを特徴とする請求項９に記載のフレキシブル基板。

【請求項13】

前記第一表面及び前記導電路層を被覆させる保護層を更に備え、
部分的な前記導電路層が前記保護層と前記溝部との間に位置することを特徴とする請求項９に記載のフレキシブル基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、薄膜フリップチップパッケージに関し、より詳しくは、湾曲による断裂を回避する薄膜フリップチップパッケージに関する。

【背景技術】

【0002】

ドライバＩＣは家電製品の表示器において重要な部材であり、多くはチップ・オン・フィルム(Chip On Film、 COF)またはテープ・キャリア・パッケージ(Tape Carrier Package、 TCP)技術によって実装を行う。このとき、熱圧着方式によりチップ上のバンプとフレキシブル回路基板内のピンとが接合され、フレキシブル回路基板の両端に位置する外ピンは、表示パネル及び信号の制御を行う回路基板にそれぞれ接合される。

【発明の概要】

【発明が解決しようとする課題】

【0003】

しかしながら、表示器はすでに薄型化及び全面スクリーン化に向けて発展を続けており、フレキシブル回路基板が表示パネル及び回路基板に接合される場合、湾曲させなければ配置できなかった。すなわち、従来、フレキシブル回路基板の湾曲箇所に位置する部材は曲げ応力の影響により損壊や断裂が生じやすいため、その対策を見つけて曲げ応力の影響を効果的に低減させる必要があった。

【0004】

そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明を提案するに到った。

【0005】

かかる従来の実情に鑑み、本発明は、薄膜フリップチップパッケージを提供することを目的とする。

【課題を解決するための手段】

【0006】

上述した課題を解決し、目的を達成するため、本発明に係る薄膜フリップチップパッケージは、チップ及びフレキシブル基板を備える。前記フレキシブル基板は薄膜及び導電路層を有する。前記薄膜は第一表面及び前記第一表面に対応する第二表面を有する。前記導電路層は前記第一表面に形成される。少なくとも１つの溝部が前記第二表面に凹設され、前記溝部は溝部の底面を有する。チップ設置領域は前記第一表面の上且つ前記溝部の直上に位置し、前記チップは前記チップ設置領域に設置されて前記導電路層に電気的に接続される。前記フレキシブル基板が前記第一表面に位置する前記導電路層を介して外部の電子素子に接合されると、前記フレキシブル基板が湾曲して複数の平坦部及び少なくとも１つの曲げ部を形成する。前記曲げ部はこれら前記平坦部の間に位置し、前記溝部及び前記チップは前記曲げ部の反対側に位置することを特徴とする。

【0007】

また、本発明のもうひとつの目的は、フレキシブル基板を提供することである。前記フレキシブル基板は薄膜及び導電路層を備え、前記薄膜は第一表面及び前記第一表面に対応する第二表面を有し、前記導電路層は前記第一表面に形成される。少なくとも１つの溝部が前記第二表面に凹設され、前記溝部は溝部の底面を有する。チップ設置領域は前記第一表面の上且つ前記溝部の直上に位置する。前記フレキシブル基板が前記第一表面に位置する前記導電路層を介して外部の電子素子に接合されると、前記フレキシブル基板が湾曲して複数の平坦部及び少なくとも１つの曲げ部を形成する。前記曲げ部はこれら前記平坦部の間に位置し、前記溝部及びチップ設置領域は前記曲げ部の反対側に位置する。

【発明の効果】

【0008】

本発明は前記溝部が形成されることにより前記曲げ部に位置する前記薄膜が薄くなって可撓性が高まり、前記フレキシブル基板に位置する前記導電路層または他の部材が曲げ応力の影響を受け、損壊または断裂する事象が回避される。

【図面の簡単な説明】

【0009】

【図1】本発明の第１実施形態による薄膜フリップチップパッケージを示す断面図である。

【図2】本発明の第１実施形態による薄膜フリップチップパッケージ及び外部電子素子が接続される断面図である。

【図3】本発明の第２実施形態による薄膜フリップチップパッケージを示す断面図である。

【図4】本発明の第２実施形態による薄膜フリップチップパッケージ及び外部電子素子が接続される断面図である。

【図5】本発明の第３実施形態による薄膜フリップチップパッケージを示す断面図である。

【図6】本発明の第３実施形態による薄膜フリップチップパッケージ及び外部電子素子が接続される断面図である。

【発明を実施するための形態】

【0010】

以下に図面を参照して、本発明を実施するための形態について、詳細に説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。

【実施例1】

【0011】

本発明の第１実施形態による薄膜フリップチップパッケージＡは、チップ１００及びフレキシブル基板２００を備える。好ましくは、前記薄膜フリップチップパッケージＡは、前記チップ１００と前記フレキシブル基板２００との間に充填され硬化したパッケージ用接着剤３００を更に備える。前記パッケージ用接着剤３００はアンダーフィル(underfill)であるが、但し、本発明はこれに限定されない（図１参照）。

【0012】

図１に示すように、前記フレキシブル基板２００は薄膜２１０及び導電路層２２０を有し、前記薄膜２１０は第一表面２１１及び前記第一表面２１１に対応する第二表面２１２を含む。前記導電路層２２０は前記第一表面２１１に形成されると共に前記チップ１００に電気的に接続される。前記第１実施形態において、前記フレキシブル基板２００は前記第一表面２１１及び前記導電路層２２０を被覆する保護層２３０を更に有する。好ましくは、前記薄膜２１０はポリイミド薄膜(PI film)であり、前記導電路層２２０は銅回路であり、前記保護層２３０ははんだレジスト(solder resist)であるが、但し本発明はこれに限定されない。

【0013】

続いて、同じく図１に示すように、チップ設置領域２１１ａは前記第一表面２１１に位置し、前記保護層２３０からは前記チップ設置領域２１１ａが露出する。前記チップ１００は前記チップ設置領域２１１ａに設置され、前記導電路層２２０に電気的に接続される。前記チップ１００のアクティブサーフェス１１０には、前記導電路層２２０に電気的に接続させるための複数のバンプ１２０が設置される。なお、前記バンプ１２０の材質は、金、銅、銀、ニッケル、またはそれらの合金である。

【0014】

続いて、図１及び図２に示すように、前記フレキシブル基板２００は、前記第一表面２１１に位置する前記導電路層２２０が外部の電子素子に接合されると、前記フレキシブル基板２００が湾曲して複数の平坦部２４０及び少なくとも１つの曲げ部２５０を形成し、前記曲げ部２５０がこれら前記平坦部２４０の間に位置する。前記第１実施形態において、前記フレキシブル基板２００の湾曲後に第一平坦部２４０ａと、第二平坦部２４０ｂと、前記曲げ部２５０とが形成される。前記曲げ部２５０は前記第一平坦部２４０ａと前記第二平坦部２４０ｂとの間に位置し、前記第一平坦部２４０ａは表示パネルＰ１に接合され、前記第二平坦部２４０ｂは回路基板Ｐ２に接合される。好ましくは、前記チップ設置領域２１１ａが前記第二平坦部２４０ｂの内縁に位置する。

【0015】

なお、同じく図１及び図２に示すように、少なくとも１つの溝部２６０は前記薄膜２１０の前記第二表面２１２に凹設され、前記溝部２６０は前記薄膜２１０にレーザーアブレーションが施されることにより形成される。このとき、レーザーエネルギー及びアブレーション時間を制御し、前記溝部２６０が前記薄膜２１０を貫通しないようにして、溝部の底面２６１を形成する。好ましくは、３５５〜１０６４ｎｍの範囲の波長のレーザービームにより、前記薄膜２１０のアブレーションを行って前記溝部２６０を形成する。前記溝部の底面２６１と前記薄膜２１０の前記第一表面２１１との間には厚さがあり、これが前記溝部の底面２６１と前記第一表面２１１との間の最短距離となる。前記厚さは６μｍより薄くはなく、好ましくは、前記厚さは６〜２０μｍの間である。本実施形態では、３５５ｎｍのレーザービームにより、前記薄膜２１０のアブレーションを行うことで、前記厚さが実質的に１５μｍに等しくなる。

【0016】

続いて、前記溝部２６０が前記フレキシブル基板２００の所定の曲げ領域に形成され、これにより、前記フレキシブル基板２００が湾曲する際に前記溝部２６０が前記曲げ部２５０に位置し、前記第一平坦部２４０ａ及び前記第二平坦部２４０ｂに位置する前記薄膜２１０、及び前記曲げ部２５０に位置する前記薄膜２１０が薄型化する。好ましくは、前記フレキシブル基板２００は前記第一表面２１１の方向に曲げられ、前記溝部２６０が前記曲げ部２５０の外縁に位置し、部分的な前記導電路層２２０が前記保護層２３０と前記溝部２６０との間に位置する。これにより、前記溝部２６０が前記曲げ部２５０の前記導電路層２２０及び前記保護層２３０に位置し、曲げ応力の影響により、損壊または断裂する事象が回避される。

【実施例2】

【0017】

図３及び図４に本発明の第２実施形態を示す。前記第２実施形態の前記第１実施形態との差異は、前記チップ設置領域２１１ａの位置である。前記第２実施形態では前記チップ設置領域２１１ａが前記曲げ部２５０に位置する。すなわち、前記チップ設置領域２１１ａが前記溝部２６０に対応する前記第一表面２１１に位置し、部分的な前記導電路層２２０が前記チップ１００と前記溝部２６０との間に位置し、前記チップ１００と前記フレキシブル基板２００との間に充填される前記パッケージ用接着剤３００により、応力が前記曲げ部２５０に集中する。よって、同じ方向では、前記溝部２６０の幅が前記チップ１００及び前記パッケージ用接着剤３００の幅より狭くなく、前記溝部２６０の形成範囲は前記チップ１００及び前記パッケージ用接着剤３００を完全に包括するため、前記チップ１００が前記曲げ部２５０及び前記パッケージ用接着剤３００により生じる応力で脱離して損壊することがなくなる。

【実施例3】

【0018】

図５及び図６に本発明の第３実施形態を示す。前記第３実施形態の前記第１実施形態との差異は、前記フレキシブル基板２００の湾曲後に前記第一平坦部２４０ａと、前記第二平坦部２４０ｂと、第三平坦部２４０ｃと、第一曲げ部２５０ａと、第二曲げ部２５０ｂとが形成され、前記第一曲げ部２５０ａが前記第一平坦部２４０ａと前記第三平坦部２４０ｃとの間に位置し、前記第二曲げ部２５０ｂが前記第二平坦部２４０ｂと前記第三平坦部２４０ｃとの間に位置する点である。前記第３実施形態では、第一溝部２６０ａ及び第二溝部２６０ｂは前記薄膜２１０の前記第二表面２１２に凹設され、且つ前記フレキシブル基板２００が湾曲すると、前記第一溝部２６０ａ及び前記第二溝部２６０ｂが前記第一曲げ部２５０ａ及び前記第二曲げ部２５０ｂにそれぞれ位置する。

【0019】

図６に示すように、好ましくは、前記第一溝部２６０ａ及び前記第二溝部２６０ｂは前記第一曲げ部２５０ａ及び前記第二曲げ部２５０ｂの外縁にそれぞれ位置し、部分的な前記導電路層２２０が前記保護層２３０と前記第一溝部２６０ａとの間に位置し、且つ部分的な前記導電路層２２０が前記保護層２３０と前記第二溝部２６０ｂとの間に位置する。このため、前記第一溝部２６０ａ及び前記第二溝部２６０ｂを設けることにより、前記第一曲げ部２５０ａ及び前記第二曲げ部２５０ｂに位置する前記導電路層２２０及び前記保護層２３０が、応力により剥離する状況が発生しなくなる。

【0020】

図５及び図６に示すように、前記第３実施形態において、前記チップ設置領域２１１ａは前記第三平坦部２４０ｃの前記第一表面２１１に位置すると共に前記第一曲げ部２５０ａと前記第二曲げ部２５０ｂとの間に位置する。よって、前記第三平坦部２４０ｃに設置される前記チップ１００も前記第一曲げ部２５０ａと前記第二曲げ部２５０ｂとの間に位置する。

【0021】

前記チップ１００の硬度が高いため、前記チップ設置領域２１１ａに位置する前記薄膜２１０は前記フレキシブル基板２００が湾曲しても一緒に湾曲されることはないので、前記フレキシブル基板２００は、前記第一曲げ部２５０ａと前記第二曲げ部２５０ｂとの間に前記第三平坦部２４０ｃを形成する。また、前記第三平坦部２４０ｃに位置する前記薄膜２１０を薄くする必要がなく、また前記第三平坦部２４０ｃにより好ましい支持力が提供されるため、前記チップ１００が前記フレキシブル基板２００から脱離しなくなる。

【0022】

本発明は、前記フレキシブル基板２００の前記曲げ部２５０に前記溝部２６０が形成されることにより、前記曲げ部２５０に位置する前記薄膜２１０が薄型化されると共に可撓性が高まる。これにより、前記フレキシブル基板２００上の前記導電路層２２０、前記保護層２３０、または他の部材が曲げ応力の影響により損壊または断裂する事象が有効に回避される。

【0023】

上述の実施形態は、本発明の技術思想及び特徴を説明するためのものにすぎず、これらは当該技術分野を熟知する者に本発明の内容を理解させると共にこれをもって実施させることを目的としており、本発明の特許請求の範囲を限定するものではない。従って、本発明の精神を逸脱せずに行われる、同様の効果をもつ各種の改良又は変更は、請求項に含まれるものとする。

【符号の説明】

【0024】

１００ チップ
１１０ アクティブサーフェス
１２０ バンプ
２００ フレキシブル基板
２１０ 薄膜
２１１ 第一表面
２１１ａ チップ設置領域
２１２ 第二表面
２２０ 導電路層
２３０ 保護層
２４０ 平坦部
２４０ａ 第一平坦部
２４０ｂ 第二平坦部
２４０ｃ 第三平坦部
２５０ 曲げ部
２５０ａ 第一曲げ部
２５０ｂ 第二曲げ部
２６０ 溝部
２６０ａ 第一溝部
２６０ｂ 第二溝部
２６１ 溝部の底面
３００ パッケージ用接着剤
Ａ 薄膜フリップチップパッケージ
Ｐ１ 表示パネル
Ｐ２ 回路基板

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】