特許 6654466 半導体装置、表示装置、表示装置の製造方法および電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6654466

(24)【登録日】2020年2月3日

(45)【発行日】2020年2月26日

(54)【発明の名称】半導体装置、表示装置、表示装置の製造方法および電子機器

(51)【国際特許分類】

   G09F 9/30 20060101AFI20200217BHJP

   H01L 21/336 20060101ALI20200217BHJP

   H01L 29/786 20060101ALI20200217BHJP

   G02F 1/1368 20060101ALI20200217BHJP

   H01L 51/50 20060101ALI20200217BHJP

   H05B 33/06 20060101ALI20200217BHJP

【ＦＩ】

   G09F9/30 330

   H01L29/78 626C

   G02F1/1368

   H05B33/14 A

   H05B33/06

【請求項の数】17

【全頁数】26

(21)【出願番号】特願2016-33836(P2016-33836)

(22)【出願日】2016年2月25日

(65)【公開番号】特開2017-49568(P2017-49568A)

(43)【公開日】2017年3月9日

【審査請求日】2018年3月12日

(31)【優先権主張番号】特願2015-170699(P2015-170699)

(32)【優先日】2015年8月31日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】514188173

【氏名又は名称】株式会社ＪＯＬＥＤ

(74)【代理人】

【識別番号】110001357

【氏名又は名称】特許業務法人つばさ国際特許事務所

(72)【発明者】

【氏名】石山 雄一郎

(72)【発明者】

【氏名】加藤 祐一

(72)【発明者】

【氏名】木下 智豊

(72)【発明者】

【氏名】藤森 隆成

(72)【発明者】

【氏名】増田 健太

(72)【発明者】

【氏名】赤松 圭一

【審査官】 橘 皇徳

(56)【参考文献】

【文献】 米国特許出願公開第２０１５／０２０６９３１（ＵＳ，Ａ１）

【文献】 特開２０１１−００９７０４（ＪＰ，Ａ）

【文献】 国際公開第２０１４／１９６３２９（ＷＯ，Ａ１）

【文献】 特開２０１０−１３９５９８（ＪＰ，Ａ）

【文献】 特開２０１２−１８２１２０（ＪＰ，Ａ）

【文献】 国際公開第２０１４／０３８１５８（ＷＯ，Ａ１）

【文献】 特開２００８−０８５３１３（ＪＰ，Ａ）

【文献】 特開２００８−２１１１９１（ＪＰ，Ａ）

【文献】 特開２０１０−２０６０４９（ＪＰ，Ａ）

【文献】 特開平１０−１８９９９９（ＪＰ，Ａ）

【文献】 国際公開第２０１２／０４９８２４（ＷＯ，Ａ１）

【文献】 特開平０１−１４３２５７（ＪＰ，Ａ）

【文献】 特開平１０−２６８３４２（ＪＰ，Ａ）

【文献】 特開２０１１−１３４５４６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｆ ９／００−９／４６

Ｇ０２Ｆ １／１３６−１３６８

Ｇ０３Ｂ １７／１８−１７／２０

１７／３６

Ｈ０１Ｌ ２７／３２

５１／５０

Ｈ０５Ｂ ３３／００−３３／２８

(57)【特許請求の範囲】

【請求項1】

基板と、
前記基板上に形成された電界遮蔽層と、
前記電界遮蔽層上に、半導体層および電極をこの順に有する半導体素子と、
前記電界遮蔽層と前記半導体層との間に設けられ、前記電界遮蔽層側から有機絶縁膜および無機絶縁膜を含む絶縁膜と
を備え、
前記半導体層は、前記基板上の選択的な領域に形成され、
前記電界遮蔽層は、前記半導体層と平面視的に重なる形状を有し、
前記半導体素子は、前記基板上に前記半導体層を有する薄膜トランジスタであり、
前記電界遮蔽層は、
前記薄膜トランジスタの前記半導体層と平面視的に重なる島状部分と、
前記島状部分と電気的に接続された配線部分と
を有し、
前記有機絶縁膜は、前記島状部分および前記配線部分を覆う平坦化膜であり、
前記無機絶縁膜は、前記有機絶縁膜上に積層された膜であり、前記半導体層の下面に接して形成されている
半導体装置。

【請求項2】

前記電界遮蔽層は、固定電位に保持されている
請求項１に記載の半導体装置。

【請求項3】

前記基板は、前記電界遮蔽層側の第１面と前記第１面に対向する第２面とを有すると共に、前記第１面から前記第２面までを貫通する１または複数の開口を有し、
更に、
前記１または複数の開口の内部に形成されるとともに、前記電界遮蔽層に電気的に接続された第１の導電層と、
前記基板の前記第２面に導電性接着層を介して固定されるとともに、前記第１の導電層を介して前記電界遮蔽層に電気的に接続された第２の導電層とを含む
請求項２に記載の半導体装置。

【請求項4】

前記第２の導電層は、接地された筐体に接続されている
請求項３に記載の半導体装置。

【請求項5】

前記絶縁膜上に配線層を更に備え、
前記第１の導電層は、前記絶縁膜上に設けられた配線層とは電気的に分離して設けられている
請求項３または請求項４に記載の半導体装置。

【請求項6】

前記絶縁膜は、少なくとも前記第１の導電層に正対する領域において連続的に形成されている
請求項３ないし請求項５のうちいずれか１項に記載の半導体装置。

【請求項7】

前記電界遮蔽層のシート抵抗は、１ｋΩ／ｃｍ²以上１ＭΩ／ｃｍ²以下である
請求項１ないし請求項６のうちいずれか１項に記載の半導体装置。

【請求項8】

前記電界遮蔽層は、透明導電膜を含んで構成されている
請求項１ないし請求項７のうちいずれか１項に記載の半導体装置。

【請求項9】

前記基板は可撓性基板である
請求項１ないし請求項８のうちいずれか１項に記載の半導体装置。

【請求項10】

前記基板は樹脂を含む
請求項９に記載の半導体装置。

【請求項11】

基板と、
前記基板上に形成された電界遮蔽層と、
前記電界遮蔽層上に、半導体層および電極をこの順に有する半導体素子と、
前記電界遮蔽層と前記半導体層との間に設けられ、前記電界遮蔽層側から有機絶縁膜および無機絶縁膜を含む絶縁膜と、
前記半導体素子上に形成され、複数の画素を含む表示素子層と
を備え、
前記半導体層は、前記基板上の選択的な領域に形成され、
前記電界遮蔽層は、前記半導体層と平面視的に重なる形状を有し、
前記半導体素子は、前記基板上に前記半導体層を有する薄膜トランジスタであり、
前記電界遮蔽層は、
前記薄膜トランジスタの前記半導体層と平面視的に重なる島状部分と、
前記島状部分と電気的に接続された配線部分と
を有し、
前記有機絶縁膜は、前記島状部分および前記配線部分を覆う平坦化膜であり、
前記無機絶縁膜は、前記有機絶縁膜上に積層された膜であり、前記半導体層の下面に接して形成されている
表示装置。

【請求項12】

前記電界遮蔽層は、固定電位に保持されている
請求項１１に記載の表示装置。

【請求項13】

前記表示素子層は、各々が画素毎に配置された複数の第１電極上に、表示機能層と、固定電位が供給される第２電極とを有し、
前記基板上の端部に、前記第２電極に固定電位を供給するための第１の端子部が配置され、
前記電界遮蔽層は、前記第１の端子部に電気的に接続されている
請求項１２に記載の表示装置。

【請求項14】

前記表示素子層は、各々が画素毎に配置された複数の第１電極上に、表示機能層と、固定電位に保持される第２電極とを有し、
前記基板上の端部に、前記第２電極に固定電位を供給するための第１の端子部と、前記第１の端子部とは異なる固定電位供給用の第２の端子部とが配置され、
前記電界遮蔽層は、前記第２の端子部に電気的に接続されている
請求項１２に記載の表示装置。

【請求項15】

前記基板は、前記電界遮蔽層側の第１面と前記第１面に対向する第２面とを有すると共に、前記第１面から前記第２面までを貫通する１または複数の開口を有し、
更に、
前記１または複数の開口の内部に形成されるとともに、前記電界遮蔽層に電気的に接続された第１の導電層と、
前記基板の前記第２面に導電性接着層を介して固定されるとともに、前記第１の導電層を介して前記電界遮蔽層に電気的に接続された第２の導電層とを含む
請求項１２に記載の表示装置。

【請求項16】

基板上に電界遮蔽層を形成し、
前記電界遮蔽層上に、有機絶縁膜および無機絶縁膜をこの順に有する絶縁膜を形成し、
前記絶縁膜上に、半導体層および電極をこの順に有する半導体素子を形成し、
前記半導体素子上に、複数の画素を含む表示素子層を形成し、
前記半導体層は、前記基板上の選択的な領域に形成され、
前記電界遮蔽層は、前記半導体層と平面視的に重なる形状を有し、
前記半導体素子は、前記基板上に前記半導体層を有する薄膜トランジスタであり、
前記電界遮蔽層は、
前記薄膜トランジスタの前記半導体層と平面視的に重なる島状部分と、
前記島状部分と電気的に接続された配線部分と
を有し、
前記有機絶縁膜は、前記島状部分および前記配線部分を覆う平坦化膜であり、
前記無機絶縁膜は、前記有機絶縁膜上に積層された膜であり、前記半導体層の下面に接して形成されている
表示装置の製造方法。

【請求項17】

基板と、
前記基板上に形成された電界遮蔽層と、
前記電界遮蔽層上に、半導体層および電極をこの順に有する半導体素子と、
前記電界遮蔽層と前記半導体層との間に設けられ、前記電界遮蔽層側から有機絶縁膜および無機絶縁膜を含む絶縁膜と、
前記半導体素子上に形成され、複数の画素を含む表示素子層と
を備え、
前記半導体層は、前記基板上の選択的な領域に形成され、
前記電界遮蔽層は、前記半導体層と平面視的に重なる形状を有し、
前記半導体素子は、前記基板上に前記半導体層を有する薄膜トランジスタであり、
前記電界遮蔽層は、
前記薄膜トランジスタの前記半導体層と平面視的に重なる島状部分と、
前記島状部分と電気的に接続された配線部分と
を有し、
前記有機絶縁膜は、前記島状部分および前記配線部分を覆う平坦化膜であり、
前記無機絶縁膜は、前記有機絶縁膜上に積層された膜であり、前記半導体層の下面に接して形成されている
表示装置を有する電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、基板上に半導体素子を備えた半導体装置、この半導体装置を用いた表示装置および表示装置の製造方法、ならびに電子機器に関する。

【背景技術】

【0002】

近年、薄膜トランジスタ（ＴＦＴ:Thin Film Transistor）等の半導体素子は、様々な分野の電子機器に活用されている（例えば、特許文献１，２）。これらの特許文献１，２では、無線通信を行う半導体装置において、アンテナを含む回路と薄膜トランジスタを含む回路との下層に電極が設けられている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１３−２３５５９８号公報

【特許文献2】特開２０１４−１０３４１０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ここで、基板上に、薄膜トランジスタ等の半導体素子を備えた半導体装置では、半導体素子と基板との間に電界が生じ、バイアスストレス等の特性劣化の要因となっている。半導体装置において、半導体素子の特性変動を抑えることが望まれている。

【0005】

本開示はかかる問題点に鑑みてなされたもので、その目的は、基板上に形成された半導体素子の特性変動を抑制することが可能な半導体装置、表示装置、表示装置の製造方法および電子機器を提供することにある。

【課題を解決するための手段】

【0006】

本開示の半導体装置は、基板と、基板上に形成された電界遮蔽層と、電界遮蔽層上に、半導体層および電極をこの順に有する半導体素子と、電界遮蔽層と半導体層との間に設けられ、電界遮蔽層側から有機絶縁膜および無機絶縁膜を含む絶縁膜とを備えたものである。半導体層は、基板上の選択的な領域に形成されている。電界遮蔽層は、半導体層と平面視的に重なる形状を有している。半導体素子は、基板上に半導体層を有する薄膜トランジスタである。電界遮蔽層は、薄膜トランジスタの半導体層と平面視的に重なる島状部分と、島状部分と電気的に接続された配線部分とを有している。有機絶縁膜は、島状部分および配線部分を覆う平坦化膜である。無機絶縁膜は、有機絶縁膜上に積層された膜であり、半導体層の下面に接して形成されている。

【0007】

本開示の表示装置は、基板と、基板上に形成された電界遮蔽層と、電界遮蔽層上に、半導体層および電極をこの順に有する半導体素子と、電界遮蔽層と半導体層との間に設けられ、電界遮蔽層側から有機絶縁膜および無機絶縁膜を含む絶縁膜と、半導体素子上に形成され、複数の画素を含む表示素子層とを備えたものである。半導体層は、基板上の選択的な領域に形成されている。電界遮蔽層は、半導体層と平面視的に重なる形状を有している。半導体素子は、基板上に半導体層を有する薄膜トランジスタである。電界遮蔽層は、薄膜トランジスタの半導体層と平面視的に重なる島状部分と、島状部分と電気的に接続された配線部分とを有している。有機絶縁膜は、島状部分および配線部分を覆う平坦化膜である。無機絶縁膜は、有機絶縁膜上に積層された膜であり、半導体層の下面に接して形成されている。

【0008】

本開示の表示装置の製造方法は、基板上に電界遮蔽層を形成し、電界遮蔽層上に、有機絶縁膜および無機絶縁膜をこの順に有する絶縁膜を形成し、絶縁膜上に、半導体層および電極をこの順に有する半導体素子を形成し、半導体素子上に、複数の画素を含む表示素子層を形成するものである。半導体層は、基板上の選択的な領域に形成されている。電界遮蔽層は、半導体層と平面視的に重なる形状を有している。半導体素子は、基板上に半導体層を有する薄膜トランジスタである。電界遮蔽層は、薄膜トランジスタの半導体層と平面視的に重なる島状部分と、島状部分と電気的に接続された配線部分とを有している。有機絶縁膜は、島状部分および配線部分を覆う平坦化膜である。無機絶縁膜は、有機絶縁膜上に積層された膜であり、半導体層の下面に接して形成されている。

【0009】

本開示の電子機器は、上記本開示の表示装置を有するものである。

【0010】

本開示の半導体装置、表示装置、表示装置の製造方法および電子機器では、基板上に電界遮蔽層が形成され、この上に絶縁膜を介して半導体素子が形成されている。即ち、基板と半導体素子との間に電界遮蔽層が介在する。ここで、半導体素子の電極に電圧が印加されると、半導体素子と基板との間に電界を生じ得るが、電界遮蔽層の介在により、そのような電界の基板への到達が抑制される。

【発明の効果】

【0011】

本開示の半導体装置、表示装置、表示装置の製造方法および電子機器によれば、基板上に電界遮蔽層が形成され、この上に絶縁膜を介して半導体素子が形成されることにより、半導体素子から基板へ電界が到達することを抑制できる。これにより、半導体素子の特性変動を抑制することが可能となる。

【0012】

尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。

【図面の簡単な説明】

【0013】

【図1】本開示の第１の実施の形態に係る表示装置の概略構成を表す断面模式図である。

【図2】図１に示した半導体装置の構成を表す断面図である。

【図3】図１に示した表示装置の配線構成を説明するための平面模式図である。

【図4】図３に示した領域Ａ１に相当する部分の構成を電界遮蔽層の構成と共に表す平面図である。

【図5A】図３に示した領域Ａ２に相当する部分の構成例を電界遮蔽層の構成と共に表す平面図である。

【図5B】図３に示した領域Ａ２に相当する部分の他の構成例を電界遮蔽層の構成と共に表す平面図である。

【図6A】図１に示した表示装置の製造方法の一工程を表す断面模式図である。

【図6B】図６Ａに続く工程を表す断面模式図である。

【図6C】図６Ｂに続く工程を表す断面模式図である。

【図6D】図６Ｃに続く工程を表す断面模式図である。

【図6E】図６Ｄに続く工程を表す断面模式図である。

【図6F】図６Ｅに続く工程を表す断面模式図である。

【図6G】図６Ｆに続く工程を表す断面模式図である。

【図7】支持基板の剥離工程について説明するための模式図である。

【図8A】金属薄膜を用意する工程を表す模式図である。

【図8B】図８Ａの工程により用意された金属薄膜を表す模式図である。

【図9】基板裏面に金属薄膜を貼り合わせる工程を説明するための模式図である。

【図10】図９に続く工程を表す断面模式図である。

【図11】比較例１に係る半導体装置の構成および作用を表す断面模式図である。

【図12】比較例１に係る半導体装置の構成および作用を表す断面模式図である。

【図13】図２に示した半導体装置における電界遮蔽効果を説明するための断面模式図である。

【図14A】実施例および比較例１における正バイアスストレスを表す特性図である。

【図14B】実施例および比較例１における負バイアスストレスを表す特性図である。

【図15】本開示の第２の実施の形態に係る表示装置の概略構成を表す断面模式図である。

【図16A】図１５に示した表示装置の製造方法の一工程を表す断面模式図である。

【図16B】図１６Ａに続く工程を表す断面模式図である。

【図16C】図１６Ｂに続く工程を表す断面模式図である。

【図16D】図１６Ｃに続く工程を表す断面模式図である。

【図17】図１６Ｄに続く工程を表す断面模式図である。

【図18A】図１５に示した表示装置の製造方法の一工程を表す断面模式図である。

【図18B】図１８Ａに続く工程を表す断面模式図である。

【図19】図１５に示した表示装置の製造方法の一工程を表す断面模式図である。

【図20】図１９に続く工程を表す断面模式図である。

【図21】図２０に続く工程を表す断面模式図である。

【図22】図２１に続く工程を表す断面模式図である。

【図23】図２２に続く工程を表す断面模式図である。

【図24】比較例２に係る表示装置の構成を表す断面模式図である。

【図25】表示装置の機能構成を表すブロック図である。

【図26】撮像装置の構成を表すブロック図である。

【図27】電子機器の構成を表すブロック図である。

【図28】他の半導体装置の構成を表す断面模式図である。

【発明を実施するための形態】

【0014】

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（基板上に電界遮蔽層を介して薄膜トランジスタを有する半導体装置および表示装置の例）
２．第２の実施の形態（基板に埋め込まれた導電層を介して電界遮蔽層が接地される場合の例）
３．表示装置の機能構成例
４．撮像装置の例
５．電子機器の例

【0015】

＜第１の実施の形態＞
［構成］
図１は、本開示の第１の実施の形態に係る表示装置（表示装置１）の断面構成を模式的に表したものである。表示装置１は、例えば有機電界発光（ＥＬ：Electro-Luminescence）装置であり、半導体装置１０上に表示素子層１５を備えたものである。半導体装置１０は、基板１１を有し、基板１１上に、例えば電界遮蔽層１２、絶縁膜１３およびＴＦＴ層１４をこの順に有している。基板１１の裏面（電界遮蔽層１２が形成されている面と反対側の面）には、金属薄膜１６が形成されている。

【0016】

基板１１は、例えば可撓性基板（可撓性を有する基板）である。この基板１１の構成材料としては、例えばＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＣ（ポリカーボネート）またはＰＥＮ（ポリエチレンナフタレート）などの樹脂材料が挙げられる。この他にも、例えばポリアミド、ＳＯＧ（スピンオングラス：spin-on-glass）、ポリエーテルサルフォン（ＰＥＳ）等が挙げられる。また、樹脂材料に限らず、ステンレス鋼（ＳＵＳ）などの金属膜に絶縁材料を成膜したものが用いられてもよい。あるいは、基板１１は、例えばガラスなどのリジッドな材料から構成されていても構わない。

【0017】

電界遮蔽層１２は、例えば基板１１上の選択的な領域に形成され、固定電位に保持されている（電界遮蔽層１２には固定電位が供給されている）。この電界遮蔽層１２の具体的な構成については後述する。

【0018】

絶縁膜１３は、例えば電界遮蔽層１２の側から順に、有機絶縁膜１３Ａと、無機絶縁膜１３Ｂとを有している。

【0019】

有機絶縁膜１３Ａは、電界遮蔽層１２を覆うように形成され、例えば電界遮蔽層１２が形成された基板１１の表面を平坦化する役割を担っている。この有機絶縁膜１３Ａは、例えばポリイミドまたはシロキサン系化合物等の有機材料を含んで構成され、厚みは例えば４μｍ以上２０μｍ以下である。

【0020】

無機絶縁膜１３Ｂは、ＴＦＴ層１４の半導体層１４１（後述）の下面に接して形成され、例えば半導体層１４１との間で良好な界面を形成する役割を担っている。この無機絶縁膜１３Ｂは、例えば酸化シリコン（ＳｉＯ_x），窒化シリコン（ＳｉＮ），酸窒化シリコン（ＳｉＯＮ）およびリン（Ｐ）がドープされたＳｉＯのうちの少なくとも１種を含む単層膜または積層膜である。また、酸化アルミニウム（Ａｌ₂Ｏ₃）が用いられてもよい。無機絶縁膜１３Ｂの厚みは、例えば２００ｎｍ以上１０００ｎｍ以下である。

【0021】

尚、ここでは、絶縁膜１３を、有機絶縁膜１３Ａと無機絶縁膜１３Ｂとの積層膜としたが、絶縁膜１３としては、有機絶縁膜および無機絶縁膜のうちの一方のみが形成されていても構わない。但し、本実施の形態の絶縁膜１３のように、有機絶縁膜１３Ａと無機絶縁膜１３Ｂとを積層したものが用いられることが望ましい。これは、以下のような理由による。即ち、有機絶縁膜１３Ａと無機絶縁膜１３Ｂとを積層させることにより、半導体層１４１と電界遮蔽層１２との間の距離が大きくなり、いわゆるバックチャネル効果を防ぐことができる。ここで、バックチャネル効果とは、電界遮蔽層１２のグランド電位が、意図せずに半導体層１４１の電位を下げることから、ゲート電極１４３（後述）によるキャリア誘起の妨げとなり、結果的に閾値電圧を高電圧化してしまう現象である。具体的には、一般的に知られているデュアルゲート構造のＴＦＴのように、電界遮蔽層１２がバックチャネル側から制御する第２のゲート電極として機能し、そこへ０Ｖが印加された状態と等価となる。この結果、所望のドレイン電流を得るために本来のゲート電極１４３へ印加される電圧が上昇し、デバイス全体としても消費電力の増加を招く。無機絶縁膜１３Ｂのみを配置した場合には、半導体層１４１と電界遮蔽層１２との間の距離を十分に確保できず、上記のようなバックチャネル効果による影響が懸念される。本実施の形態のように、有機絶縁膜１３Ａと無機絶縁膜１３Ｂとを積層させることにより、半導体層１４１と電界遮蔽層１２との距離を十分に確保でき、電界遮蔽層１２による効果を得つつ、バックチャネル効果による影響を抑制することが可能である。

【0022】

ＴＦＴ層１４は、薄膜トランジスタ（ＴＦＴ１０ａ）等を含む層である。ＴＦＴ１０ａは、例えば、トップゲート型の薄膜トランジスタであり、絶縁膜１３上の選択的な領域に半導体層１４１を有している。この半導体層１４１上に、ゲート絶縁膜１４２を介してゲート電極１４３が形成されている。これらの半導体層１４１、ゲート絶縁膜１４２およびゲート電極１４３を覆うように、保護膜１４４と層間絶縁膜１４６Ａとが設けられている。保護膜１４４および層間絶縁膜１４６Ａには、半導体層１４１の一部に対向して、コンタクトホールＨ１が設けられている。層間絶縁膜１４６Ａ上には、そのコンタクトホールＨ１を埋め込むように、ソース・ドレイン電極１４５が形成され、これらの層間絶縁膜１４６Ａおよびソース・ドレイン電極１４５を覆って、層間絶縁膜１４６Ｂが形成されている。尚、このＴＦＴ１０ａが、本開示の「半導体素子」の一具体例に相当し、ゲート電極１４３およびソース・ドレイン電極１４５が「電極」の一具体例に相当する。

【0023】

半導体層１４１は、絶縁膜１３上にパターン形成されている。この半導体層１４１は、ゲート電極１４３と対向する領域にチャネル領域（活性層）を含んでいる。半導体層１４１は、例えば、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），チタン（Ｔｉ）およびニオブ（Ｎｂ）等のうちの少なくとも１種の元素の酸化物を主成分として含む酸化物半導体から構成されている。具体的には、酸化インジウム錫亜鉛（ＩＴＺＯ），酸化インジウムガリウム亜鉛（ＩＧＺＯ: ＩｎＧａＺｎＯ），酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム（ＩＧＯ），酸化インジウム錫（ＩＴＯ）および酸化インジウム（ＩｎＯ）等が挙げられる。あるいは、半導体層１４１は、低温多結晶シリコン（ＬＴＰＳ）または非結晶シリコン（ａ−Ｓｉ）等から構成されていても構わない。

【0024】

ゲート絶縁膜１４２は、例えば酸化シリコン（ＳｉＯ_x）、窒化シリコン（ＳｉＮ_x）、酸窒化シリコン（ＳｉＯＮ）および酸化アルミニウム（ＡｌＯ_x）等のうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる積層膜から構成されている。

【0025】

ゲート電極１４３は、印加されるゲート電圧（Ｖｇ）によって半導体層１４１中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１４３の構成材料は、例えば、チタン（Ｔｉ），タングステン（Ｗ），タンタル（Ｔａ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種を含む単体および合金が挙げられる。あるいは、それらのうちの少なくとも１種を含む化合物および２種以上を含む積層膜であってもよい。また、例えばＩＴＯ等の透明導電膜が用いられても構わない。

【0026】

保護膜１４４は、例えば酸化チタン，酸化アルミニウム，酸化インジウムまたは酸化スズ等により構成され、水蒸気バリア膜として機能するものである。

【0027】

層間絶縁膜１４６Ａ，１４６Ｂは、例えば、アクリル系樹脂、ポリイミド（ＰＩ）、ノボラック系樹脂等の有機材料により構成されている。あるいは、層間絶縁膜１４６Ａには、例えばシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜および酸化アルミニウム等の無機材料が用いられてもよい。

【0028】

ソース・ドレイン電極１４５は、ＴＦＴ１０ａのソースまたはドレインとして機能するものであり、例えば、上記ゲート電極１４３の構成材料として列挙したものと同様の金属または透明導電膜を含んで構成されている。このソース・ドレイン電極１４５としては、電気伝導性の良い材料が選択されることが望ましい。

【0029】

表示素子層１５は、複数の画素を含むと共に、ＴＦＴ１０ａが複数配置されたバックプレーンにより表示駆動される表示素子（発光素子）を含んでいる。表示素子としては、例えば有機ＥＬ素子などが挙げられる。有機ＥＬ素子は、ＴＦＴ層１４側から順に、例えばアノード電極（第１電極）、有機電界発光層（表示機能層）およびカソード電極（第２電極）を有する。アノード電極は、ＴＦＴ１０ａのソース・ドレイン電極１４５に接続されている。カソード電極には、例えば後述の配線ＷＬ２などを通じて、各画素に共通のカソード電位が供給されるようになっている。

【0030】

金属薄膜１６は、例えば基板１１が可撓性基板（有機材料からなる基板）である場合等に、基板１１の保護および補強等を目的として基板１１の裏面側に貼り合わせられるものである。基板１１が金属膜を用いて構成される場合やガラスなどから構成される場合には、この金属薄膜１６は設けられていなくともよい。

【0031】

（電界遮蔽層１２の詳細構成）
図３は、表示装置１の配線構成（バックプレーンの構成）を説明するための平面模式図である。図４は、図３に示した領域Ａ１に相当する部分の構成を電界遮蔽層１２と共に表す平面図である。図５Ａおよび図５Ｂは、図３に示した領域Ａ２に相当する部分の構成を電界遮蔽層１２と共に表す平面図である。

【0032】

基板１１上の表示領域１１０Ａには、Ｙ方向に沿って配線ＷＬ１が、Ｘ方向に沿って配線ＷＬ２がそれぞれ配置されている。表示領域１１０Ａの周辺領域１１０Ｂには、配線ＷＬ１，ＷＬ２に電位を供給するための端子部１２０，１２１が配置されている。電界遮蔽層１２は、これらの配線ＷＬ１，ＷＬ２および画素ＰＸＬ（ＴＦＴ１０ａ）の配置構成に応じた選択的な領域に形成されていることが望ましい。但し、電界遮蔽層１２は、基板１１の全面にわたって連続して形成されていても構わない。

【0033】

配線ＷＬ１，ＷＬ２は、例えば信号線、走査線、電源線および共通電位線などのうちのいずれかとして機能するものであり、これらの配線ＷＬ１，ＷＬ２の交わる点が１つの画素ＰＸＬに相当する。配線ＷＬ１，ＷＬ２は、表示領域１１０Ａから周辺領域１１０Ｂまで延設されており、周辺領域１１０Ｂにおいて、端子部１２０，１２１に接続されている。配線ＷＬ２は、例えば共通電位線（カソード線）を含み、周辺領域１１０Ｂにおいて、端子部１２０に接続されている。配線ＷＬ１は、例えば配線ＷＬ１１，ＷＬ１２を含んでいる。尚、図４では、バックプレーン内の回路および配線の構成について模式的に示しているが、例えば配線ＷＬ１１は電源線、配線ＷＬ１２は信号線、配線ＷＬ２は、共通電位線（カソード線）として機能するものである。

【0034】

端子部１２０，１２１は、配線ＷＬ１，ＷＬ２に電位を供給するためのものであり、図示しない電源に接続される。これらのうち、端子部１２０は、例えばカソード電位等の固定電位を供給する端子部（図５Ａに示した端子部１２０Ａ、または図５Ｂに示した端子部１２０Ｃ）を含んでいる。尚、ここでは、端子部１２０，１２１が、矩形状の基板１１の２辺に設けられている構成を例示しているが、端子部１２０，１２１は、基板１１の１辺にのみ設けられていてもよいし、３辺または４辺に設けられていても構わない。

【0035】

尚、図３および図４にはＴＦＴ１０ａを図示していないが、ここでは、１つの画素ＰＸＬに１つのＴＦＴ１０ａが配置された場合を想定している。但し、ＴＦＴ１０ａの数は限定されず、１つの画素ＰＸＬに、２以上のＴＦＴ１０ａが配置されていてもよい。

【0036】

電界遮蔽層１２は、例えば図４に示したように、島状部分１２ａと、この島状部分１２ａと電気的に接続された配線部分１２ｂとを有している。島状部分１２ａは、例えば画素ＰＸＬ毎に形成され、例えばＴＦＴ１０ａの半導体層１４１と平面視的に重なる形状を有している。配線部分１２ｂは、画素列毎に、例えばＸ方向に沿って（配線ＷＬ２と平行な方向に沿って）延在して配置されている。各配線部分１２ｂに、１列分の画素ＰＸＬに形成された島状部分１２ａが連結されている。

【0037】

電界遮蔽層１２の構成材料としては、導電膜、望ましくは透明導電膜が挙げられる。透明導電膜としては、例えば、インジウム，ガリウム，亜鉛，スズ，チタンおよびニオブ等のうちの少なくとも１種の元素の酸化物を主成分として含む酸化物半導体が挙げられる。中でも、透明導電膜として、例えば６００ｎｍ以上１１００ｎｍ以下の波長の光を吸収しにくい材料、または縮体半導体が用いられることが望ましい。一例としては、ＩＴＯ、ＩＺＯ、ｎ型の不純物が高濃度で拡散されたアモルファスシリコン（ｎ⁺型ａ−Ｓｉ）が挙げられる。電界遮蔽層１２は、これらの材料を含む単層膜であってもよいし、積層膜であってもよい。このような透明導電膜が用いられることにより、上層、例えばＴＦＴ層１４および表示素子層１５等に形成された金属配線において、欠陥箇所を修復する際（レーザーリペアの際）に、レーザ光による破損を生じにくくすることができる。但し、電界遮蔽層１２としては、上述した透明導電膜に限らず、例えばモリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等の金属が用いられても構わない。

【0038】

電界遮蔽層１２の厚みは、例えば１０ｎｍ以上３００ｎｍ以下であり、具体的には２０ｎｍである。電界遮蔽層１２のシート抵抗は、例えば１Ω／ｃｍ²以上１ＭΩ／ｃｍ²以下であり、特に本実施の形態のように絶縁膜１３が有機絶縁膜１３Ａを含む場合、１ｋΩ／ｃｍ²以上（例えば１ｋΩ／ｃｍ²程度）であることが望ましい。シート抵抗の値が１ｋΩ／ｃｍ²以上であることにより、詳細は、後述するが、リーク電流に起因する焼損を抑制できるためである。尚、絶縁膜１３として無機絶縁膜１３Ｂのみを用いた場合（有機絶縁膜１３Ａを含まない場合）には、上記のような有機絶縁膜１３Ａを含む場合とは逆に、より低抵抗であることが望ましい。この電界遮蔽層１２は、基板１１上の全面にわたって形成されていても構わないが、本実施の形態のように選択的な領域に形成されることが望ましい。寄生容量を低減して、リーク電流の発生を抑制できるためである。

【0039】

この電界遮蔽層１２は、固定電位に保持されている（電界遮蔽層１２には固定電位が供給されている）。具体的には、電界遮蔽層１２は、グランド（ＧＮＤ）電位（例えば０Ｖ）に保持される。この場合、電界遮蔽層１２は、周辺領域１１０Ｂ（基板１１の端部）において、固定電位を供給するための端子部に電気的に接続される。一例としては、図５Ａに示したように、周辺領域１１０Ｂに、各画素ＰＸＬに共通のカソード電位（例えばグランド電位）を供給するための端子部１２０Ａと、固定電位を供給するための（固定電位供給用の）端子部１２０Ｂとが別々に設けられ、その端子部１２０Ｂに電界遮蔽層１２（詳細には配線部分１２ｂ）が電気的に接続されている。あるいは、図５Ｂに示したように、カソード電位を供給する端子部１２０Ｃに、配線ＷＬ２と共に、電界遮蔽層１２（詳細には配線部分１２ｂ）が電気的に接続されていてもよい。尚、端子部１２０Ｃが、本開示の「第１の端子部」の一具体例に相当し、端子部１２０Ｂが、本開示の「第２の端子部」の一具体例に相当する。

【0040】

［製造方法］
上記のような表示装置１は、例えば次のようにして製造することができる。図６Ａ〜図１０は、表示装置１の製造プロセスを工程順に表したものである。

【0041】

まず、図６Ａに示したように、例えば可撓性基板よりなる基板１１の裏面に、ガラスなどよりなる支持基板２１０を貼り合わせた後、基板１１上に、上述した材料（例えば透明導電膜材料）よりなる電界遮蔽層１２を成膜する。成膜手法としては、例えばスパッタ法が挙げられ、膜厚は例えば２０ｎｍとすることができる。

【0042】

続いて、図６Ｂに示したように、電界遮蔽層１２をパターニングする。具体的には、図４に示したような島状部分１２ａと配線部分１２ｂとを含む形状となるように、例えばフォトリソグラフィおよびウェットエッチングを用いて加工を行う。

【0043】

その後、図６Ｃに示したように、電界遮蔽層１２上に、上述した材料および厚みよりなる有機絶縁膜１３Ａを形成する。この際、例えばスピンコート法により上記材料を塗布した後、例えば所定の温度で焼成処理を行うことで、有機絶縁膜１３Ａを形成することができる。

【0044】

続いて、図６Ｄに示したように、有機絶縁膜１３Ａ上に、上述した材料および厚みよりなる無機絶縁膜１３Ｂを形成する。形成手法としては、例えばＣＶＤ（Chemical Vapor Deposition；化学気相成長）法が挙げられる。

【0045】

次に、図６Ｅに示したように、ＴＦＴ層１４を形成する。一例としては、図２に示したＴＦＴ１０ａを形成する。具体的には、まず、絶縁膜１３上に上述した材料（例えば酸化物半導体）よりなる半導体層１４１を、例えばスパッタ法等により成膜した後、例えばフォトリソグラフィおよびエッチングにより、所定の形状にパターニングする。この半導体層１４１の平面形状と、電界遮蔽層１２の一部（島状部分１２ａ）の平面形状とは略同一であることが望ましい。続いて、上述した材料よりなるゲート絶縁膜１４２を、例えばＣＶＤ法等を用いて成膜する。この後、ゲート絶縁膜１４２上に、上述した材料からなるゲート電極１４３を、パターン形成した後、このゲート電極１４３をマスクとしてゲート絶縁膜１４２をエッチングすることでゲート絶縁膜１４２をパターニングする。続いて、保護膜１４４および層間絶縁膜１４６Ａを形成した後、半導体層１４１の一部に対向する領域に、コンタクトホールＨ１を形成する。この後、層間絶縁膜１４６Ａ上に、コンタクトホールＨ１を埋め込むように、上述した金属材料よりなるソース・ドレイン電極１４５を形成する。これにより、ＴＦＴ１０ａを形成することができる。

【0046】

続いて、図６Ｆに示したように、ＴＦＴ層１４上に、表示素子層１５を形成する。例えば表示素子層１５が有機ＥＬ素子を含む場合には、ＴＦＴ層１４上に、例えばアノード電極、有機電界発光層、およびカソード電極を含む表示素子層１５を形成する。

【0047】

次に、図６Ｇに示したように、支持基板２１０を剥離する。具体的には、図７に模式的に示したように、ローラー２３０Ａ等を用いて支持基板２１０から基板１１を引き剥がす。尚、図７では、一例として、４つのパネルに相当する領域を示している。

【0048】

続いて、図８Ａに示したように、金属薄膜１６を用意する。このとき、金属薄膜１６上には、粘着層（図示せず）を介して保護フィルム２２０が貼られているため、基板１１へ貼り合わせる前に、保護フィルム２２０を金属薄膜１６上から引き剥がす。これにより、図８Ｂに模式的に示したように、金属薄膜１６は、例えば引き剥がした方向に応じた方向（ｘ１）に沿って帯電してしまう。

【0049】

この後、図９に示したように、基板１１の裏面に、例えばローラー２３０Ｂを用いて、金属薄膜１６を圧着させる。これにより、図１０に示したように、基板１１の裏面に金属薄膜１６が形成される。以上により、図１に示した表示装置１を完成する。

【0050】

［作用、効果］
本実施の形態の表示装置１では、外部から入力される映像信号に基づいて、表示素子層１５の各画素が表示駆動され、映像表示がなされる。このとき、半導体装置１０のＴＦＴ層１４では、例えば画素毎にＴＦＴ１０ａが電圧駆動される。具体的には、ある画素のＴＦＴ１０ａのゲート電極１４３に閾値電圧以上の電圧が供給されると、半導体層１４１が活性化され（チャネルを形成し）、これにより、一対のソース・ドレイン電極１４５間に電流が流れる。

【0051】

ここで、図１１および図１２に、本実施の形態の比較例１に係る半導体装置１００の要部構成について示す。半導体装置１００は、本実施の形態の半導体装置１０と同様、例えば可撓性基板から構成される基板１０１上に、絶縁膜１０２を介してトップゲート型のＴＦＴが形成されたものである。具体的には、絶縁膜１０２上の選択的な領域に半導体層１０３を有し、この半導体層１０３上に、ゲート絶縁膜１０４およびゲート電極１０５がこの順に形成されている。これらの半導体層１０３、ゲート絶縁膜１０４およびゲート電極１０５を覆うように、保護膜１０６と層間絶縁膜１０７とが設けられている。層間絶縁膜１０７上には、半導体層１０３と電気的に接続されたソース・ドレイン電極１０８が形成されている。

【0052】

この比較例１の半導体装置１００では、ゲート電極１０５に閾値電圧以上の電圧（＋Ｖまたは−Ｖ）が印加されると、半導体層１０３にチャネルが形成され、ソース・ドレイン電極１０８間に電流が流れる。このとき、ゲート電極１０５およびソース・ドレイン電極１０８に印加された電圧に起因し、半導体層１０３と基板１０１との間に電界Ｅを生じる。この電界Ｅに起因して、図１１に示したように、基板１０１内で原因物質Ｂ１が誘起される、あるいは、図１２に示したように、基板１０１の表面に電荷Ｂ２が発生する。このような原因物質Ｂ１あるいは電荷Ｂ２が半導体層１０３に影響を及ぼし、いわゆるバイアスストレスの影響により、ＴＦＴの閾値電圧が変動する。

【0053】

これに対し、本実施の形態では、図１３に示したように、半導体装置１０において、基板１１上に電界遮蔽層１２が形成され、この電界遮蔽層１２上に絶縁膜１３を介してＴＦＴ１０ａが形成されている。即ち、基板１１とＴＦＴ１０ａとの間に、電界遮蔽層１２が介在する。これにより、ゲート電極１４３に閾値電圧以上の電圧（＋Ｖまたは−Ｖ）が印加されて、ソース・ドレイン電極１４５間に電流が流れた際に、上記の電界Ｅが半導体層１４１から基板１１まで到達することが抑制される（電界遮蔽層１２により、電界Ｅが遮蔽される）。

【0054】

これにより、バイアスストレスが改善され（安定化し）、閾値電圧の変動が抑制される。図１４Ａには、実施例（電界遮蔽層１２を備えた半導体装置１０）および比較例１（半導体装置１００）の正バイアスストレスの一例について示す。また、図１４Ｂには、実施例および比較例１の負バイアスストレスの一例について示す。このように、正バイアスストレスおよび負バイアスストレスのいずれにおいても、閾値電圧Ｖ₀の変動が、実施例では比較例１に比べて少ないことがわかる。

【0055】

また、本実施の形態では、電界遮蔽層１２が、基板１１上の選択的な領域に形成されている。具体的には、半導体層１４１と平面視的に重なる部分（島状部分１２ａ）を有している。これにより、上記のようなＴＦＴ１０ａにおける特性変動をより効果的に抑制することができる。

【0056】

更に、本実施の形態では、電界遮蔽層１２を有することにより、次のような効果を得ることもできる。即ち、上述した製造プロセスでは、支持基板２１０の剥離工程（図６Ｇおよび図７）により、引き剥がしのむらが生じ、このむらに起因して、基板１１の裏面に静電気を生じ易い（基板１１の裏面が帯電し易い）。また、金属薄膜１６を用意する工程（図８Ａおよび図８Ｂ）では、保護フィルム２２０の引き剥がしによって所定の方向に帯電する。このような工程を経る場合にも、電界遮蔽層１２が基板１１とＴＦＴ１０ａとの間に介在することにより、基板１１の裏面側からの静電気を遮蔽することができる。これは、ＴＦＴ１０ａの特性変動の抑制および信頼性の向上につながる。

【0057】

加えて、本実施の形態では、電界遮蔽層１２が、透明導電膜から構成されることにより、半導体装置１０の歩留まり向上および信頼性低下の抑制につながる。例えば、電界遮蔽層１２は、６００ｎｍ以上１１００ｎｍ以下の波長の光を吸収しにくい材料または縮体半導体（一例としては、ＩＴＯ、ＩＺＯ、ｎ型の不純物が高濃度で拡散されたアモルファスシリコン（ｎ⁺型ａ−Ｓｉ））により構成されている。ここで一般に、ＴＦＴの製造プロセスでは、歩留まりを向上させるために、金属配線（上述の配線ＷＬ１，ＷＬ２など）における欠陥箇所を、レーザ照射によってリペア（修復）する技術が用いられている。また、ディスプレイの高精細化に伴って、より精度の高いリペア技術が求められている。このため、リペア工程では、例えば波長１０６４ｎｍの短パルス長レーザなど、金属材料が吸収しやすい波長を出力するレーザ光源が用いられる。本実施の形態では、ＴＦＴ層１４の下層に電界遮蔽層１２が設けられるが、半導体装置１０内の一部または全ての箇所において金属配線と電界遮蔽層１２との積層構造（平面視的に重なる構造）が形成される。そこで、電界遮蔽層１２として、上記のような６００ｎｍ以上１１００ｎｍ以下の波長を吸収しにくい材料または縮体半導体等を用いることで、リペア工程の際に、電界遮蔽層１２および絶縁膜１３と、その周辺の領域における損傷の発生を抑制することができる。

【0058】

また、本実施の形態では、電界遮蔽層１２のシート抵抗が１ｋΩ以上であることにより、ＴＦＴ層１４における不良箇所からのリーク電流に起因する焼損を抑制することができる。ここで、例えば有機ＥＬディスプレイとしての表示装置１を駆動させるためには、金属配線には、最大で２４．５Ｖ以上の電圧が印加される。また、金属配線と電界遮蔽層１２とが絶縁膜１３を介して積層されることから、その積層箇所およびその周辺部には高電圧が印加されることとなる。このような積層箇所において絶縁膜１３に形成不良があると、この不良箇所において金属配線と電界遮蔽層１２とがショートし、大きなリーク電流を生じる。この結果、不良箇所において発熱が生じ、該不良箇所およびその周辺部が焼損することがある。電界遮蔽層１２のシート抵抗が１ｋΩ以上であることで、そのようなリーク電流による焼損を抑制することができる。

【0059】

更に、本実施の形態では、電界遮蔽層１２に対しグランド電位等の固定電位が供給されることにより、電極として使用される場合（印加される電圧値が可変の信号電圧である場合)に比べ、ＴＦＴ１０ａに対し、寄生容量等の電気的な影響が生じにくい。

【0060】

以上説明したように本実施の形態では、基板１１上に電界遮蔽層１２が形成され、この上に絶縁膜１３を介してＴＦＴ１０ａが形成されている。即ち、基板１１とＴＦＴ１０ａとの間に電界遮蔽層１２が介在する。ここで、ＴＦＴ１０ａのゲート電極１４３に電圧が印加されると、ＴＦＴ１０ａと基板１１との間に生じる電界により特性変動を起こし得るが、電界遮蔽層１２の介在により、そのような電界が基板１１まで到達することを抑制できる。よって、ＴＦＴ１０ａの特性変動を抑制することが可能となる。

【0061】

次に、上記第１の実施の形態の他の実施の形態について説明する。上記第１の実施の形態の表示装置１と同様の構成要素については同一の符号を付し、適宜その説明を省略する。

【0062】

＜第２の実施の形態＞
［構成］
図１５は、本開示の第２の実施の形態に係る表示装置（表示装置４）の断面構成を模式的に表したものである。表示装置４は、上記第１の実施の形態の表示装置１と同様、例えば有機電界発光装置であり、バックプレーンとしての半導体装置２０上に表示素子層１５を備えたものである。半導体装置２０は、上記第１の実施の形態の半導体装置１０と同様、基板１１上（基板１１の面Ｓ１上）に、例えば電界遮蔽層１２、絶縁膜１３およびＴＦＴ層１４をこの順に有している。基板１１の面Ｓ２（電界遮蔽層１２側の面Ｓ１に対向する面）には、金属薄膜１６（第２の導電層）が接着層４４を介して設けられている。表示素子層１５の上には、例えば封止層４１、絶縁膜４２および基板４３がこの順に設けられている。絶縁膜１３上の端部には、配線層（端子部）４６ａが設けられ、ケーブル４６を通じて、例えばフレキシブルプリント配線板（ＦＰＣ：Flexible Printed Circuits）等の配線基板と接続される。

【0063】

基板１１は、上述したように、例えば樹脂材料等からなる可撓性基板である。この基板１１の厚みは、例えば１０μｍ以上２００μｍ以下とすることができる。但し、本実施の形態では、この基板１１が、面Ｓ１から面Ｓ２までを貫通する開口Ｈを有している。開口Ｈの内部には、導電層１１ａ（第１の導電層）が形成されている（開口Ｈに導電層１１ａが埋め込まれている）。

【0064】

開口Ｈは、基板１１の選択的な領域に１または複数設けられている。この開口Ｈの形成位置、開口形状および大きさ（形成面積）等は特に限定されるものではないが、歩留まり向上のためには、複数設けられるとよい。また、開口Ｈは、詳細は後述するが、例えばレーザ加工により形成されることから、レーザ照射時における熱の画素への影響を抑制するために、表示素子層１５の有効画素領域を避け、その周辺に対応する領域に形成されるとよい。

【0065】

導電層１１ａは、開口Ｈを埋め込み（開口Ｈに充填され）、例えば銀（Ａｇ）等を含んで構成されている。この導電層１１ａは、基板１１の面Ｓ１上に形成された電界遮蔽層１２と、基板１１の面Ｓ２に固定された金属薄膜１６とのそれぞれに電気的に接続されている。ここでは、導電層１１ａは、電界遮蔽層１２と金属薄膜１６とのそれぞれに接して形成されている。

【0066】

電界遮蔽層１２は、例えば基板１１の全面にわたって連続して形成されると共に、固定電位に保持されている。本実施の形態では、これらの電界遮蔽層１２および導電層１１ａが、絶縁膜１３上の配線層４６ａと電気的に分離されている（電気的に非接続である）。電界遮蔽層１２には、導電層１１ａを通じて固定電位（例えばグランド電位）が供給される。この電界遮蔽層１２の厚みは、例えば５ｎｍ以上１μｍ以下である。尚、この電界遮蔽層１２は、上記第１の実施の形態のように、選択的な領域にのみ形成（パターン形成）されていても構わない。

【0067】

絶縁膜１３は、上述したような無機絶縁膜および有機絶縁膜のうちのいずれか、または両方を含んで構成されている。この絶縁膜１３の厚みは、例えば５０ｎｍ以上１０μｍとすることができる。本実施の形態では、絶縁膜１３は、少なくとも導電層１１ａに正対する領域においては連続的に形成されている（開口を有していない）。

【0068】

封止層４１は、表示素子層１５を保護するために設けられ、例えば、表示素子層１５上の周縁部に（枠状に）形成されたダム材と、このダム材によって囲まれた領域に充填された樹脂材料とを含む。尚、表示素子層１５は、このような封止手法に限定されず、いわゆる中空封止により封止されていてもよい。

【0069】

絶縁膜４２は、保護膜として機能するものであり、例えば絶縁膜１３の構成材料と同様の材料から構成される。基板４３は、上記の基板１１と同様、樹脂等の可撓性基板である。接着層４４は、導電性を有する接着剤または接着シートを含んで構成されている。

【0070】

本実施の形態では、基板１１の面Ｓ２に接着層４４を介して金属薄膜１６が固定されている。金属薄膜１６は、上述したように、基板１１が可撓性基板から構成される場合等に、基板１１の保護および補強等のために用いられるものである。この金属薄膜１６は、例えば表示装置４の筐体４５に接続されている。筐体４５は、例えば、モジュールとしての表示装置４の背面側の一部または全部を覆う金属部材であり、例えば接地されている。この筐体４５は、文字通りの箱状のものに限らず、板状または枠状のものであってもよい。また、ここでは、金属薄膜１６の全面が筐体４５に接した構成を図示しているが、この構成に限定されず、金属薄膜１６が、接地された筐体４５に電気的に接続された構成であればよい。例えば、金属薄膜１６と筐体４５との間に他の導電層が介在してもよいし、金属薄膜１６の選択的な部分のみが筐体４５と接した構成であってもよい。

【0071】

［製造方法］
上記のような表示装置４は、例えば次のようにして製造することができる。図１６Ａ〜図２３は、表示装置４の製造プロセスを表したものである。

【0072】

まず、図１６Ａに示したように、例えば可撓性基板よりなる基板１１の裏面（面Ｓ２）に、ガラスなどよりなる支持基板２１０を貼り合わせる。この後、図１６Ｂに示したように、基板１１の面Ｓ１上に、上述した材料（例えば透明導電膜材料）よりなる電界遮蔽層１２を、上記第１の実施の形態と同様の手法により成膜する。その後、図１６Ｃに示したように、電界遮蔽層１２上に、上述した材料および厚みよりなる絶縁膜１３を形成する。形成手法としては、絶縁膜１３の構成材料に応じて、上記第１の実施の形態と同様の手法が挙げられる。続いて、図１６Ｄに示したように、例えば上記第１の実施の形態と同様にして、ＴＦＴ層１４を形成する。このようにして、バックプレーンを形成することができる。

【0073】

次に、図１７に示したように、ＴＦＴ層１４上に、上記第１の実施の形態と同様にして、表示素子層１５を形成する。

【0074】

一方、図１８Ａに示したように、例えば可撓性基板よりなる基板４３の裏面に、ガラスなどよりなる支持基板４１０を貼り合わせる。この後、図１８Ｂに示したように、基板４３上に、絶縁膜４２を形成する。このようにして、いわゆるフロントプレーンを形成することができる。

【0075】

続いて、図１９に示したように、図１７の工程で形成された表示素子層１５上に、封止層４１を間にして、図１８Ｂの工程で形成されたフロントプレーンを貼り合わせる。封止層４１は、例えば表示素子層１５上の周縁部にダム材を形成した後、このダム材によって囲まれる領域に封止樹脂を流し込み、硬化させることにより形成することができる。

【0076】

次に、図２０に示したように、支持基板２１０，４１０を剥離する。

【0077】

続いて、図２１に示したように、基板１１に開口Ｈを形成する。具体的には、基板１１の面Ｓ２の側から、例えばエキシマレーザまたは固体レーザ等を用いて、波長および出力等の諸条件を適切に設定してレーザ光を照射し、基板１１を加工する。この際、レーザ光によるエネルギーが基板１１において選択的に吸収されることが望ましい。例えば、レーザ光が絶縁膜１３、ＴＦＴ層１４および表示素子層１５を透過する際に、これらの各層には吸収されないように、波長および出力等が設定されるとよい。あるいは、レーザ光を反射させることにより、絶縁膜１３、ＴＦＴ層１４および表示素子層１５等に入射しないように照射条件を設定してもよい。

【0078】

この後、図２２に示したように、基板１１の開口Ｈの内部に、例えば銀ペースト等からなる導電材料を埋め込み、導電層１１ａを形成する。

【0079】

続いて、図２３に示したように、基板１１の面Ｓ２に、接着層４４を介して金属薄膜１６を固定する（貼り合わせる）。この後、特に図示はしないが、金属薄膜１６を筐体４５と接続させる。また、絶縁膜１３を形成後の工程において、絶縁膜１３の端部にケーブル４６を介して配線基板等を接続させる。これにより、図１５に示した表示装置４を完成する。

【0080】

［作用、効果］
本実施の形態の表示装置４においても、上記第１の実施の形態の表示装置１と同様、外部から入力される映像信号に基づいて、表示素子層１５の各画素が表示駆動され、映像表示がなされる。また、半導体装置２０のＴＦＴ層１４には、画素駆動のために電圧が供給される。

【0081】

ここで、本実施の形態においても、基板１１として例えば樹脂等の可撓性基板を用いた場合、ＴＦＴ層１４と基板１１との間に電界が生じ、また基板１１の裏面（面Ｓ２）と内部に電荷を生じる。この点においては、上記第１の実施の形態と同様、電界遮蔽層１２が設けられることから、そのような電界の影響を抑制し、ＴＦＴ層１４の特性変動を抑制することができる。よって、上記第１の実施の形態と同等の効果を得ることができる。

【0082】

加えて、本実施の形態では、次のような効果を得ることができる。ここで、図２４に本実施の形態の比較例（比較例２）に係る表示装置の構成について示す。このように、基板１１とＴＦＴ層１４との間に電界遮蔽層１２を設けた場合、電界遮蔽層１２は、フローティングの状態ではなく、固定電位（例えばグランド電位）に保持されることが望ましい。このため、比較例２では、電界遮蔽層１２上の絶縁膜１３に開口Ｈ₁₀₀が設けられ、この開口Ｈ₁₀₀を埋め込むように配線層４７が形成されている。配線層４７は、絶縁膜１３上に引き出され、ケーブル４６を介して配線基板等に接続される。このように、電界遮蔽層１２への固定電位の供給のために、絶縁膜１３を貫通する配線層４７が設けられている。

【0083】

この比較例２の装置構成では、配線層４７を形成するために、例えばフォトリソグラフィにより絶縁膜１３が加工される（開口Ｈ₁₀₀が形成される）。このため、フォトリソグラフィによる加工工程が増えると共に、絶縁膜１３として感光性を有する材料が用いられることが望まれる。また、開口Ｈ₁₀₀に配線層４７を埋め込むために、絶縁膜１３の厚みを大きくすることが難しい。絶縁膜１３の厚みを確保しづらく、また開口Ｈ₁₀₀が形成されることから、水分や可動イオンに対するバリア性が低下する。

【0084】

そこで、本実施の形態では、図１５に示したように、絶縁膜１３ではなく、基板１１が開口され（開口Ｈを有し）、この開口Ｈの内部に導電層１１ａが形成されている。換言すると、導電層１１ａ（即ち、電界遮蔽層１２）は、絶縁膜１３上に形成された配線層４６ａとは電気的に分離して設けられている。この導電層１１ａを用いて電界遮蔽層１２への固定電位の供給を行うことができる。これにより、絶縁膜１３によるバリア性能の低下を抑制しつつ、上述のような電界遮蔽の効果を得ることができる。また、絶縁膜１３の材料も、感光性を有するものに限定されない。更に、絶縁膜１３を加工しなくてもよいことからフォトリソグラフィの工程を削減することができる。加えて、絶縁膜１３の厚みに制約がなくなることから、バリア性を確保する、あるいは容量を小さくする等のために、絶縁膜１３の厚みを大きくすることができる。このように、絶縁膜１３の材料選択の自由度や製造プロセスの自由度も向上する。

【0085】

また、本実施の形態では、基板１１の面Ｓ２に、導電性の接着層４４を介して金属薄膜１６が固定され、この金属薄膜１６が、接地された筐体４５に接続されている。これにより、導電層１１ａは、接着層４４、金属薄膜１６および筐体４５を通じてグランド電位に保持される。これにより、プリント配線板等の配線基板を通じて固定電位が供給される場合に比べ、電位の揺れ（変動）が少なく、より安定した電位供給が可能となる。

【0086】

＜機能構成例＞
図２５は、上記実施の形態において説明した表示装置１，４（以下では、代表して表示装置１とする）の機能ブロック構成を表すものである。

【0087】

表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するものであり、上述した有機ＥＬディスプレイの他にも、例えば液晶ディスプレイなどにも適用される。表示装置１は、例えばタイミング制御部２１と、信号処理部２２と、駆動部２３と、表示画素部２４とを備えている。

【0088】

タイミング制御部２１は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、信号処理部２２等の駆動制御を行うものである。信号処理部２２は、例えば、外部から入力されたデジタルの映像信号に対して所定の補正を行い、それにより得られた映像信号を駆動部２３に出力するものである。駆動部２３は、例えば走査線駆動回路および信号線駆動回路などを含んで構成され、各種制御線を介して表示画素部２４の各画素を駆動するものである。表示画素部２４は、例えば有機ＥＬ素子または液晶表示素子等の表示素子（上述の表示素子層１５）と、表示素子を画素毎に駆動するための画素回路とを含んで構成されている。これらのうち、例えば、駆動部２３または表示画素部２４の一部を構成する各種回路に、上述のＴＦＴ１０ａを含む半導体装置１０が用いられる。

【0089】

＜表示装置以外の適用例＞
上記実施の形態では、半導体装置１０，２０（以下では、代表して半導体装置１０とする）の適用例として表示装置１を例に挙げて説明したが、上述した半導体装置１０は、表示装置１の他にも、図２６に示したような撮像装置（撮像装置２）に用いられてもよい。

【0090】

撮像装置２は、例えば画像を電気信号として取得する固体撮像装置であり、例えばＣＣＤ(Charge Coupled Device)またはＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサなどから構成されている。撮像装置２は、例えばタイミング制御部２５と、駆動部２６と、撮像画素部２７と、信号処理部２８とを備えている。

【0091】

タイミング制御部２５は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、駆動部２６の駆動制御を行うものである。駆動部２６は、例えば行選択回路、ＡＤ変換回路および水平転送走査回路などを含んで構成され、各種制御線を介して撮像画素部２７の各画素から信号を読み出す駆動を行うものである。撮像画素部２７は、例えばフォトダイオードなどの撮像素子（光電変換素子）と、信号読み出しのための画素回路とを含んで構成されている。信号処理部２８は、撮像画素部２７から得られた信号に対して様々な信号処理を施すものである。これらのうち、例えば、駆動部２６または撮像画素部２７の一部を構成する各種回路に、上述のＴＦＴ１０ａを含む半導体装置１０が用いられる。

【0092】

＜電子機器の例＞
上記実施の形態等において説明した半導体装置１０を含む表示装置１（または撮像装置２）は、様々なタイプの電子機器に用いることができる。図２７に、電子機器３の機能ブロック構成を示す。電子機器３としては、例えばテレビジョン装置、パーソナルコンピュータ（ＰＣ）、スマートフォン、タブレット型ＰＣ、携帯電話機、デジタルスチルカメラおよびデジタルビデオカメラ等が挙げられる。

【0093】

電子機器３は、例えば上述の表示装置１（または撮像装置２）と、インターフェース部３０とを有している。インターフェース部３０は、外部から各種の信号および電源等が入力される入力部である。このインターフェース部３０は、また、例えばタッチパネル、キーボードまたは操作ボタン等のユーザインターフェースを含んでいてもよい。

【0094】

以上、実施の形態等を挙げて説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等に記載した各層の材料および厚みは列挙したものに限定されるものではなく、他の材料および厚みとしてもよい。更に、薄膜トランジスタおよび半導体装置では、上述した全ての層を備えている必要はなく、あるいは上述した各層に加えて更に他の層を備えていてもよい。

【0095】

また、上記実施の形態等では、ＴＦＴ１０ａ（ＴＦＴ層１４）を備えた半導体装置１０，２０を例に挙げたが、本開示の半導体装置は、図２８に示したように、ＴＦＴ１０ａ以外の半導体素子３１を備えたものであってもよい。半導体素子３１は、例えば基板１１上に、電界遮蔽層１２および絶縁膜１３を介して形成されている。この半導体素子３１としては、例えば容量素子または光電変換素子などの電極を有する様々なタイプの半導体素子を用いることができ、いずれの場合にも、半導体素子３１から基板１１まで電界が到達しにくくなり、半導体素子３１の特性変動を抑制することが可能である。

【0096】

更に、上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。

【0097】

尚、本開示は以下のような構成を取ることも可能である。
（１）
基板と、
前記基板上に形成された電界遮蔽層と、
前記電界遮蔽層上に絶縁膜を介して形成されると共に、電極を有する半導体素子と
を備えた
半導体装置。
（２）
前記半導体素子は、前記基板上の選択的な領域に形成された半導体層を有し、
前記電界遮蔽層は、前記半導体層と平面視的に重なる形状を有する
上記（１）に記載の半導体装置。
（３）
前記半導体素子は、前記基板上に前記半導体層を有する薄膜トランジスタであり、
前記電界遮蔽層は、
前記薄膜トランジスタの前記半導体層と平面視的に重なる島状部分と、
前記島状部分と電気的に接続された配線部分と
を有する
上記（２）に記載の半導体装置。
（４）
前記電界遮蔽層は、固定電位に保持されている
上記（１）〜（３）のいずれか１つに記載の半導体装置。
（５）
前記基板は、前記電界遮蔽層側の第１面と前記第１面に対向する第２面とを有すると共に、前記第１面から前記第２面までを貫通する１または複数の開口を有し、
前記１または複数の開口の内部に形成された第１の導電層を更に備えた
上記（４）に記載の半導体装置。
（６）
前記基板の前記第２面に導電性接着層を介して固定された第２の導電層を更に備えた
上記（５）に記載の半導体装置。
（７）
前記第２の導電層は、接地された筐体に接続されている
上記（６）に記載の半導体装置。
（８）
前記絶縁膜上に配線層を更に備え、
前記第１の導電層は、前記絶縁膜上に設けられた配線層とは電気的に分離して設けられている
上記（５）〜（７）のいずれか１つに記載の半導体装置。
（９）
前記絶縁膜は、少なくとも前記第１の導電層に正対する領域において連続的に形成されている
上記（５）〜（８）のいずれか１つに記載の半導体装置。
（１０）
前記電界遮蔽層は、前記基板上の全面にわたって連続的に形成されている
上記（１）〜（９）のいずれか１つに記載の半導体装置。
（１１）
前記電界遮蔽層は、透明導電膜を含んで構成されている
上記（１）〜（１０）のいずれか１つに記載の半導体装置。
（１２）
前記基板は可撓性基板である
上記（１）〜（１１）のいずれか１つに記載の半導体装置。
（１３）
前記基板は樹脂を含む
上記（１２）に記載の半導体装置。
（１４）
基板と、
前記基板上に形成された電界遮蔽層と、
前記電界遮蔽層上に絶縁膜を介して形成されると共に、電極を有する半導体素子と、 前記半導体素子上に形成され、複数の画素を含む表示素子層と
を備えた表示装置。
（１５）
前記電界遮蔽層は、固定電位に保持されている
（１４）に記載の表示装置。
（１６）
前記表示素子層は、各々が画素毎に配置された複数の第１電極上に、表示機能層と、固定電位が供給される第２電極とを有し、
前記基板上の端部に、前記第２電極に固定電位を供給するための第１の端子部が配置され、
前記電界遮蔽層は、前記第１の端子部に電気的に接続されている
上記（１５）に記載の表示装置。
（１７）
前記表示素子層は、各々が画素毎に配置された複数の第１電極上に、表示機能層と、固定電位に保持される第２電極とを有し、
前記基板上の端部に、前記第２電極に固定電位を供給するための第１の端子部と、前記第１の端子部とは異なる固定電位供給用の第２の端子部とが配置され、
前記電界遮蔽層は、前記第２の端子部に電気的に接続されている
上記（１５）に記載の表示装置。
（１８）
前記基板は、前記電界遮蔽層側の第１面と前記第１面に対向する第２面とを有すると共に、前記第１面から前記第２面までを貫通する１または複数の開口を有し、
前記１または複数の開口の内部に形成された第１の導電層を更に備えた
上記（１５）に記載の表示装置。
（１９）
基板上に電界遮蔽層を形成し、
前記電界遮蔽層上に絶縁膜を介して、電極を有する半導体素子を形成し、
前記半導体素子上に、複数の画素を含む表示素子層を形成する
表示装置の製造方法。
（２０）
基板と、
前記基板上に形成された電界遮蔽層と、
前記電界遮蔽層上に絶縁膜を介して形成されると共に、電極を有する半導体素子と、
前記半導体素子上に形成され、複数の画素を含む表示素子層と
を備えた
表示装置を有する電子機器。

【符号の説明】

【0098】

１，４…表示装置、１０，２０…半導体装置、１０ａ…ＴＦＴ、１１…基板、１１ａ…導電層、１２…電界遮蔽層、１２ａ…島状部分、１２ｂ…配線部分、１３…絶縁膜、１３Ａ…有機絶縁膜、１３Ｂ…無機絶縁膜、１４…ＴＦＴ層、１５…表示素子層、１６…金属薄膜、４１…封止層、４２…絶縁膜、４３…基板、４４…接着層、４５…筐体、４６…ケーブル、４６ａ…配線層、１４１…半導体層、１４２…ゲート絶縁膜、１４３…ゲート電極、１４４…保護膜、１４５…ソース・ドレイン電極、１４６Ａ，１４６Ｂ…層間絶縁膜、１１０Ａ…表示領域、１１０Ｂ…周辺領域、１２０，１２１，１２０Ａ，１２０Ｂ，１２０Ｃ…端子部、２１０…支持基板、２２０…保護フィルム、２３０Ａ，２３０Ｂ…ローラー、２…撮像装置、３…電子機器、２１，２５…タイミング制御部、２２，２８…信号処理部、２３，２６…駆動部、２４…表示画素部、２７…撮像画素部、３０…インターフェース部、３１…半導体素子、Ａ１，Ａ２…領域、Ｂ１…原因物質、Ｂ２…電荷、Ｈ…開口、Ｈ１…コンタクトホール、Ｓ１，Ｓ２…面、ＷＬ１，ＷＬ２…配線。

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図6A】

【図6B】

【図6C】

【図6D】

【図6E】

【図6F】

【図6G】

【図7】

【図8A】

【図8B】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14A】

【図14B】

【図15】

【図16A】

【図16B】

【図16C】

【図16D】

【図17】

【図18A】

【図18B】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】