特許 6660940 透明電極付き基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6660940

(24)【登録日】2020年2月13日

(45)【発行日】2020年3月11日

(54)【発明の名称】透明電極付き基板の製造方法

(51)【国際特許分類】

   C23C 14/58 20060101AFI20200227BHJP

   C23C 14/34 20060101ALI20200227BHJP

   H01B 5/14 20060101ALI20200227BHJP

   H01B 13/00 20060101ALI20200227BHJP

【ＦＩ】

   C23C14/58 Z

   C23C14/34 M

   H01B5/14 A

   H01B13/00 503B

【請求項の数】10

【全頁数】15

(21)【出願番号】特願2017-508334(P2017-508334)

(86)(22)【出願日】2016年3月18日

(86)【国際出願番号】JP2016058808

(87)【国際公開番号】WO2016152808

(87)【国際公開日】20160929

【審査請求日】2019年1月29日

(31)【優先権主張番号】特願2015-61669(P2015-61669)

(32)【優先日】2015年3月24日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000000941

【氏名又は名称】株式会社カネカ

(74)【代理人】

【識別番号】100152571

【弁理士】

【氏名又は名称】新宅 将人

(74)【代理人】

【識別番号】100141852

【弁理士】

【氏名又は名称】吉本 力

(72)【発明者】

【氏名】早川 弘毅

(72)【発明者】

【氏名】大本 慎也

(72)【発明者】

【氏名】口山 崇

【審査官】 村岡 一磨

(56)【参考文献】

【文献】 特開昭６１−２９０６０７（ＪＰ，Ａ）

【文献】 特開昭６１−２９０６０５（ＪＰ，Ａ）

【文献】 特開２０１０−１１０８９７（ＪＰ，Ａ）

【文献】 特開平１１−２０００３３（ＪＰ，Ａ）

【文献】 特開平０７−０２９８８４（ＪＰ，Ａ）

【文献】 特開２００６−２１９３５７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｃ２３Ｃ １４／００−１４／５８

Ｈ０１Ｂ ５／１４

Ｈ０１Ｂ １３／００

(57)【特許請求の範囲】

【請求項1】

透明基板上に、金属酸化物の透明電極層を備える透明電極付き基板の製造方法であって、
スパッタターゲットに第一放電電力ｘ_１を印加して製膜速度ｙ_１で透明電極層をスパッタ製膜する透明電極製膜工程；および
スパッタターゲットに第二放電電力ｘ_２を印加して製膜速度ｙ_２で前記透明電極層の表面処理を行う表面処理工程、を順に有し、
前記透明電極製膜工程における放電電力と製膜速度の比ｋ_１＝ｙ_１／ｘ_１と、前記表面処理工程における放電電力と製膜速度の比ｋ_２＝ｙ_２／ｘ_２とが、ｋ_２≦０．８５ｋ_１を満たし、
前記透明電極製膜工程および前記表面処理工程では、いずれも、チャンバー内に不活性ガスおよび酸素を導入しながらスパッタが実施され、
前記表面処理工程におけるチャンバー内の酸素分圧が、前記透明電極製膜工程におけるチャンバー内の酸素分圧よりも大きい、透明電極付き基板の製造方法。

【請求項2】

前記表面処理工程後に、加熱による透明電極層の結晶化が行われる、請求項１に記載の透明電極付き基板の製造方法。

【請求項3】

透明基板上に、金属酸化物の透明電極層を備える透明電極付き基板の製造方法であって、
スパッタターゲットに第一放電電力ｘ_１を印加して製膜速度ｙ_１で透明電極層をスパッタ製膜する透明電極製膜工程；
スパッタターゲットに第二放電電力ｘ_２を印加して製膜速度ｙ_２で前記透明電極層の表面処理を行う表面処理工程；および
加熱により前記透明電極層の結晶化を行う工程、を順に有し、
前記透明電極製膜工程における放電電力と製膜速度の比ｋ_１＝ｙ_１／ｘ_１と、前記表面処理工程における放電電力と製膜速度の比ｋ_２＝ｙ_２／ｘ_２とが、ｋ_２≦０．８５ｋ_１を満たす、透明電極付き基板の製造方法。

【請求項4】

ｋ_２≦０．８ｋ_１を満たす、請求項１〜３のいずれか１項に記載の透明電極付き基板の製造方法。

【請求項5】

前記表面処理工程後の前記透明電極層の表面の平均最高曲率Ｓｓｃが５．４×１０^−４ｎｍ^−１以下である、請求項１〜４のいずれか１項に記載の透明電極付き基板の製造方法。

【請求項6】

前記透明電極製膜工程後、前記表面処理工程前の透明電極層の表面の平均最高曲率Ｓｓｃ_０が５．５×１０^−４ｎｍ^−１以上である、請求項５に記載の透明電極付き基板の製造方法。

【請求項7】

前記透明電極製膜工程後、前記表面処理工程前の透明電極層の表面の平均最高曲率Ｓｓｃ_０と、前記表面処理工程後の透明電極層の表面の平均最高曲率Ｓｓｃ_１との差Ｓｓｃ_０−Ｓｓｃ_１が、５×１０^−５ｎｍ^−１以上である、請求項５または６に記載の透明電極付き基板の製造方法。

【請求項8】

前記透明基板が透明フィルムである、請求項１〜７のいずれか１項に記載の透明電極付き基板の製造方法。

【請求項9】

前記表面処理工程で用いられるスパッタターゲットは、前記透明電極製膜工程に用いられるスパッタターゲットと組成が同一である、請求項１〜８のいずれか１項に記載の透明電極付き基板の製造方法。

【請求項10】

前記表面処理工程後の透明電極層上に金属の引出電極が形成される、請求項１〜９のいずれか１項に記載の透明電極付き基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、透明電極付き基板の製造方法に関する。

【背景技術】

【0002】

透明フィルムやガラス等の透明基板上にインジウム・スズ複合酸化物（ＩＴＯ）等の導電性酸化物薄膜からなる透明電極が形成された透明電極付き基板は、ディスプレイまたはタッチパネル等のデバイスに広く用いられる。これらのデバイスにおいて、透明電極は、透明性を要求される部品に使用される。一方、透明電極とＩＣコントローラ等とを電気的に接続するための引出配線（引出電極）は、ディスプレイの額縁領域等の視認されない部分に設けられるため、透明性は必要なく、導電性の高さが要求される。そのため、引出配線の材料としては、金属層または金属を含む導電性ペースト等が用いられる。

【0003】

ディスプレイまたはタッチパネル等の狭額縁化により、引出配線と透明電極とのコンタクト面積は減少する傾向にある。そのため、透明電極と引出配線とのさらなる密着性改善が要求されている。この問題を解決するために、特許文献１には、結晶性の導電性酸化物からなる透明電極上に、低結晶化度のアモルファス導電性酸化物からなる密着性改善層を設け、密着性改善層上に引出配線を設ける技術が公開されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１３−２２８７８２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

一般的に、アモルファス導電性酸化物は、結晶性の導電性酸化物に比べて、導電性および透明性に劣る。そのため、アモルファス導電性酸化物からなる密着性改善層が設けられると、透明電極付き基板の導電性および透明性を悪化させることとなる。つまり、特許文献１のような透明電極付き基板では、透明電極の導電性および透明性の担保と、引出配線の密着性向上との両立が困難である。

【0006】

本発明は、上記の問題点を解決するためになされたものであり、その第１の目的は、引出配線の密着性を向上させた透明電極付き基板およびその製造方法を提供することにある。本発明の第２の目的は、密着性を向上させつつ、導電性および透明性を担保した透明電極付き基板およびその製造方法を提供することにある。

【課題を解決するための手段】

【0007】

透明電極付き基板は、透明フィルム等の透明基板上に、金属酸化物の透明電極層を備える。透明電極層の表面の平均最高曲率Ｓｓｃは、好ましくは５．４×１０^−４ｎｍ^−１以下である。

【0008】

透明電極付き基板は、透明電極層上に引出電極を有していてもよい。透明電極層の下層に、その透明電極層に対して異層となる下地層が設けられていてもよい。

【0009】

透明電極は、スパッタ法により製膜されることが好ましい。Ｓｓｃの小さい透明電極層は、例えば、スパッタターゲットに第一放電電力ｘ_１を印加して製膜速度ｙ_１で透明電極層をスパッタ製膜する工程（透明電極製膜工程）を実施後に、スパッタターゲットに第二放電電力ｘ_２を印加して製膜速度ｙ_２で透明電極層の表面処理を行う工程（表面処理工程）を実施することにより得られる。透明電極製膜工程における放電電力と製膜速度の比ｋ_１＝ｙ_１／ｘ_１と、表面処理工程における放電電力と製膜速度の比ｋ_２＝ｙ_２／ｘ_２とが、ｋ_２≦０．８５ｋ_１を満たすことが好ましい。

【0010】

換言すると、透明基板上に、金属酸化物をスパッタリングさせて透明電極層を製膜させることで製造する、透明電極付き基板の製造方法では、以下の条件式（１）を満たして、透明電極を製膜する透明電極製膜工程と、以下の条件式（２）および（３）を満たして、表面処理を行う表面処理工程と、を含む。

【0011】

ｋ_１＝ｙ_１／ｘ_１ … 条件式（１）
ただし、ｘ_１：上記透明電極製膜工程でのスパッタターゲットに供給する放電電力
ｙ_１：上記透明電極製膜工程でのスパッタターゲットによる製膜速度
ｋ_２＝ｙ_２／ｘ_２ … 条件式（２）
ただし、ｘ_２：上記表面処理でのスパッタターゲットに供給する放電電力
ｙ_２：上記表面処理でのスパッタターゲットによる製膜速度
ｋ_２／ｋ_１≦０．８５ … 条件式（３）

【0012】

ｋ_２／ｋ_１は０．８０以下が好ましい。

【0013】

表面処理に使用する際の酸素濃度は、透明電極層の製膜に使用する酸素濃度に比べて高いと好ましい。表面処理に使用するスパッタターゲットは、透明電極層の製膜に使用したスパッタターゲットと同組成のものであると好ましい。

【0014】

透明電極付き基板の製造方法では、表面処理の施された透明電極層上に引出電極を形成する引出電極製膜工程を含んでいてもよい。

【発明の効果】

【0015】

本発明の透明電極付き基板は、透明電極層と引出配線との密着性に優れる。また、密着性を向上させつつ、導電性および透明性を担保させることもできる。

【図面の簡単な説明】

【0016】

【図1】表面のＳｓｃが小さい透明電極層上に引出配線が設けられた様子を表す概念図である。

【図2】表面のＳｓｃが大きい透明電極層上に引出配線が設けられた様子を表す概念図である。

【図3】透明電極付き基板の断面図である。

【図4】透明電極付き基板の断面図である。

【図5】放電電力（ｘ）と製膜速度（ｙ）とが比例関係にあるか否かの判断方法について説明するための図である。

【図6】スパッタにおける放電電力（ｘ）と製膜速度（ｙ）との関係を示すグラフである。

【図7】透明電極表面の走査型プローブ顕微鏡による観察像である。

【発明を実施するための形態】

【0017】

本発明の一実施形態について説明すると以下の通りであるが、本発明はこれに限定されるものではない。なお、各図における寸法関係は、図面の明瞭化と簡略化とのため適宣変更されており、実際の寸法関係を表していない。

【0018】

透明電極付き基板は、ディスプレイまたはタッチパネル等のデバイスに広く用いられる。透明電極付き基板２１は、図３に示すように、少なくとも、透明基板１２と、透明電極（透明電極層）１３とを含む。透明電極層１３上に引出電極１４が設けられたものも、透明電極付き基板に含まれる。

【0019】

透明基板１２は、透明電極付き基板２１の土台（基礎）となる材料であり、少なくとも可視光領域で無色透明であればよい。透明基板としては、ガラス等の板状のものや、透明フィルム等が用いられる。透明基板１２として透明フィルムが用いられる場合、その厚みは特に限定されないが、０．０１ｍｍ以上０．４ｍｍ以下が好ましい。厚みがこの範囲内であれば、透明フィルム基板１２、およびそれを用いた透明電極付き基板２１が十分な耐久性と適度な柔軟性を有する。また、透明フィルム基板１２の厚みが上記範囲内あれば、ロール・トゥ・ロール方式により透明電極１３等を製膜できるため、透明電極付き基板２１の生産性を向上できる。

【0020】

透明フィルム基板の材料としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフテレート（ＰＢＴ）、およびポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂；シクロオレフィン系樹脂；ポリカーボネート樹脂；ポリイミド樹脂；およびセルロース系樹脂等が挙げられる。中でもポリエチレンテレフタレートまたはシクロオレフィン系樹脂は、安価で透明性に優れるため、透明基板１２として好ましく用いられる。

【0021】

透明基板１２と透明電極層１３との間には、図４に示されるように、種々の機能層１５（例えば、光学調整層、反射防止層、ぎらつき防止層、易接着層、応力緩衝層、ハードコート層、易滑層、帯電防止層、結晶化促進層、結晶化速度調整層、耐久性向上層、または、その他の機能層）が設けられていてもよい。機能層１５は、透明基板１２および透明電極層１３とは異なる材料からなる層（異層）であることが好ましい。

【0022】

機能層の材料としては、アクリル系有機物、ウレタン系有機物、シリコーン系化合物、シラン化合物、イミド化合物等のポリマー材料；カーボン材料；マグネシウム、カルシウム、チタン、イットリウム、ジルコニウム、ニオブ、亜鉛、アルミニウム、インジウム、シリコン、スズ等の金属材料、およびこれらの酸化物、窒化物、フッ化物等が用いられる。これらを適宜組み合わせたものも、機能層の材料となり得る。

【0023】

光学調整層としては、透明基板１２や透明電極層１３と屈折率の異なる有機材料層や無機材料層が設けられる。例えば、酸化シリコン（ＳｉＯ_２またはＳｉＯ_ｘ）等の低屈折率層や、Ｎｂ_２Ｏ_５等の高屈折率層を単層でまたは積層して用いることができる。透明基板１２上に、透明基板と屈折率の異なる有機無機複合材料層を、ハードコート層としての機能を兼ね備えた光学調整として設けてもよい。易接着層としては、例えば有機無機複合材料層が用いられる。応力緩衝層としては、例えば無機材料層が用いられる。

【0024】

１つの機能層（単層）は、単一の機能を有することもあれば、複数の機能を有することもある。例えば、透明基板１２と透明電極層１３との間に、光学調整層として透明誘電体層が設けられている場合、その透明誘電体層に、透明基板１２と透明電極層１３との密着性を向上させる機能を持たせることもできる。すなわち、透明誘電体層が、光学調整層および密着性向上層として機能する。このような機能を有する材料としては、例えば、ＳｉＯ_ｘ（ｘ＝１．８〜２．０）が挙げられる。

【0025】

機能層は、単層でもよく多層でもよい。機能層が複数層からなる場合、各機能層が単一または複数の機能を発揮したり、ある機能層と別の機能層とが相まって、単一または複数の機能を発揮することもある。

【0026】

機能層の製膜方法は、特に限定されない。製膜方法は、例えば、スパッタまたはエアロゾルデポジション等のドライプロセスを用いてもよいし、有機物をバインダーとして無機粒子を分散させたり、ゾルゲル法により無機膜を形成したりする等のウエットプロセスを用いてもよい。

【0027】

透明基板１２の透明電極層非形成面や、透明電極層１３の表面に機能層を設けてもよい。透明基板１２の表面に、機能層１５または透明電極層１３との付着性を向上させるための処理が行われてもよい。付着性を高める処理としては、透明基板１２の表面に電気的極性を持たせる処理が挙げられ、具体例として、コロナ放電およびプラズマ処理が挙げられる。

【0028】

次に、透明電極１３について説明する。透明電極１３は、透明基板１２の一方の面または両面に製膜される。透明電極は、膜状とも層状ともいえるので、「透明電極層」と称することもある。透明電極層１３は、単層構造でも多層構造でもよい。

【0029】

透明電極１３の材料は、透明性と導電性とを両立可能なものであれば、特に限定されない。例えば、酸化インジウム、酸化亜鉛、および酸化錫等の金属酸化物を主成分とするものが、透明電極１３の材料として挙げられる。品質の安定性の観点から、酸化インジウム錫（ＩＴＯ）等の酸化インジウムを主成分とする金属酸化物が、透明電極１３の材料として好適に用いられる。

【0030】

透明電極層１３の製膜表面（透明基板１２と反対側の表面）の平均最高曲率Ｓｓｃが小さい場合に、透明電極層１３上に設けられる引出電極１４との密着性が高くなる傾向がある。平均最高曲率Ｓｓｃは、観察面内に存在する各凸部の最高点（頂点）の曲率の算術平均であり、下記式により算出される。

【0031】

【数1】

【0032】

上式において、ｎは観察面内の突起の個数、Ｚは突起（凸部）の高さを表す。ＸおよびＹは観察面のＸ座標およびＹ座標であり、（Ｘ，Ｙ）は、観察面における突起の位置を表す。（Ｘ_ｉ，Ｙ_ｉ）はｉ番目の突起の座標を表す。

【0033】

図１は、透明電極付き基板２１における透明電極層１３の表面のＳｓｃが小さい場合（例えば、５．４×１０^−４ｎｍ^−１以下の場合）の概念図である。図２は、透明電極層１１３の表面のＳｓｃが大きい場合（５．４×１０^−４ｎｍ^−１を超えている場合）の概念図である。これらの図は、後述の表面処理（易接着加工）が実施された面ＣＴの理解を容易にするための図である。Ｓｓｃが大きいほど各凸部の頂点が鋭く、Ｓｓｃが小さいほど各凸部の頂点が丸みを帯びていることを表す。

【0034】

Ｓｓｃは凸部の先端（頂点）だけを抽出したパラメータであるため、算術平均高さＳａ等のように、面全体の粗さを示すパラメータとは本質的に異なる。そのため、Ｓａが同等でもＳｓｃが異なる値をとることがあり得る。ちなみに、図１の透明電極層１３と図２の透明電極層１１３とでは、凸部の高さが同等で頂点の鋭さだけが異なるため、両者のＳａは同等であるが、Ｓｓｃは異なる。

【0035】

透明電極層１３の表面のＳｓｃは５．４×１０^−４ｎｍ^−１以下が好ましく、５．０×１０^−４ｎｍ^−１以下がより好ましく、４．５×１０^−４ｎｍ^−１以下がさらに好ましく、３．０×１０^−４ｎｍ^−１以下が特に好ましい。Ｓｓｃの下限は特に限定されないが、２．５×１０^−４ｎｍ^−１以上が好ましい。Ｓｓｃは、２．５×１０^−４ｎｍ^−１以上５．４×１０^−４ｎｍ^−１以下が好ましく、２．５×１０^−４ｎｍ^−１以上５．０×１０^−４ｎｍ^−１以下がより好ましく、２．５×１０^−４ｎｍ^−１以上４．５×１０^−４ｎｍ^−１以下がさらに好ましく、２．５×１０^−４ｎｍ^−１以上３．０×１０^−４ｎｍ^−１以下が特に好ましい。

【0036】

図２に示されるように、透明電極層１１３の表面の凸部の頂点が鋭い場合、透明電極と引出電極との界面において、凸部の頂点を中心とした応力集中が起こりやすくなる。局所的に集中した応力は界面破壊の原動力となり、その結果、透明電極と引出電極との密着性が悪くなると考えられる。逆に、図１に示されるように、透明電極層１３の表面の凸部の頂点が鋭くない（頂点が鈍っており丸みを帯びている）場合、透明電極と引出電極との界面における応力集中が生じ難く、透明電極と引出電極との密着性が高まると考えられる。

【0037】

透明電極層１３は、例えば、スパッタ法により製膜される。スパッタ法により透明電極層１３を製膜する場合、放電電力と製膜速度とが比例関係にある放電電力領域（比例範囲）内の電力で製膜を行い（透明電極製膜工程）、その後に、比例範囲よりも低電力で、放電電力と製膜速度とが比例関係にない電力領域（逸脱範囲）での処理（表面処理工程）を行うことにより、Ｓｓｃの小さい透明電極層が得られる。

【0038】

一般的なスパッタ製膜では、図６の破線Ｇに示されるように、製膜速度ｙは放電電力ｘに比例し、ｙ＝ｋｘ（ｋは定数）の関係が成り立っている。一方、放電電力が極端に小さい範囲Ｑでは、プラズマエッチング速度が、製膜速度に対して無視できない大きさであるため、実線Ｐに示すように、製膜速度は放電電力に比例しない。言い換えれば、製膜速度ｙが放電電力ｘと比例関係になく、ｙ＜ｋｘとなる電力範囲Ｑ（逸脱範囲）でスパッタを実施すると、エッチングの効果が大きい。このエッチング効果を利用することにより、透明電極層１３の平均最高曲率Ｓｓｃを小さくして、引出電極１４との密着性を向上できる。すなわち、比例範囲の電力で透明電極層をスパッタ製膜後に、逸脱範囲の電力でのスパッタ処理を行うことにより、透明電極層が表面処理され、引出電極との密着性に優れる透明電極層１３を形成できる。

【0039】

所定の放電電力において、放電電力と製膜速度とが比例関係にあるか否か、すなわち比例範囲と逸脱範囲のいずれかであるかは、所定の放電電力の−１０％の放電電力で製膜を行った際の製膜速度から判定できる。図５を用いて、製膜速度と放電電力とが比例関係にあるか否の判断方法について説明する。

【0040】

図５に示すように、放電電力を横軸（ｘ軸）、製膜速度を縦軸（ｙ軸）とするグラフ平面において、透明電極の製膜あるいは表面処理を行う際のスパッタ放電電力ｘ_Ａと製膜速度の値を点Ｍとしてプロットし、点Ｍと原点Ｏとを通る直線Ｇ_１を引く。この直線は、ｙ＝ｋｘで表され、点Ｍの座標は（ｘ_Ａ，ｋｘ_Ａ）で表される。製膜速度ｙは、透明電極サンプルの厚みから、単位時間あたりの膜厚の増加量として算出される。

【0041】

次に、Ｇ_１よりもよりも製膜速度が１５％小さいことを示す仮想線Ｇ_２を引く。Ｇ_２はｙ＝０．８５ｋｘで表される。点Ｍよりも１０％小さい放電電力０．９ｘ_Ａで製膜を行った際の製膜速度をグラフ平面にプロットした点が、Ｌ１やＬ２のように、直線Ｇ_２よりも上にある場合に、所定の放電電力ｘ_Ａでは、放電電力ｘと製膜速度ｙとが比例関係にある（ｘ_Ａが比例範囲内である）と判断する。プロットした点がＬ３のように直線Ｇ２よりも下にある場合、あるいは直線Ｇ２上にある場合は、放電電力ｘと製膜速度ｙとが比例関係にないと判断する。

【0042】

放電電力と製膜速度との間に比例関係が成立していない逸脱範囲Ｑでは、製膜速度ｙが、比例範囲にある場合の０．８５倍以下であるから、ｙ≦０．８５ｋｘの関係が成立している。したがって、比例範囲内の第一放電電力ｘ_１でスパッタ製膜を行った後、逸脱範囲の第二放電電力ｘ_２で表面処理を行う場合、第一放電電力ｘ_１での製膜速度をｙ_１、第二放電電力ｘ_２での製膜速度をｙ_２とすると、（ｙ_２／ｘ_２）≦０．８５（ｙ_１／ｘ_１）の関係が成立する。すなわち、第一放電電力における放電電力と製膜速度の比ｋ_１＝ｙ_１／ｘ_１と、第二放電電力における放電電力と製膜速度の比ｋ_２＝ｙ_２／ｘ_２との間に、ｋ_２／ｋ_１≦０．８５の関係が成立する放電電力ｘ_２で表面処理を行うことにより、平均最高曲率Ｓｓｃが小さく、引出電極との密着性に優れる透明電極層が得られる。

【0043】

比例範囲内の第一放電電力ｘ_１でのスパッタ製膜条件は、一般的な製膜条件であれば特に限定されない。一般には、アルゴン等の不活性ガスと酸素等の酸化性ガスをチャンバー内に導入しながら、放電を行うことにより、導電性酸化物がスパッタ製膜され、透明電極層が形成される。

【0044】

透明電極層が複数層からなる場合や、複数のスパッタターゲットを用いて透明電極層が形成される場合、厳密には、それぞれの層（あるいはそれぞれのスパッタターゲット）について、放電電力ｘと製膜速度ｙの比ｋを求める必要がある。例えば、第一ターゲット、第二ターゲットおよび第三ターゲットのそれぞれに電力を印加して透明電極層を膜厚方向に３分割して製膜する場合は、第一ターゲットへの放電電力ｘ_１１および製膜速度ｙ_１１、第二ターゲットへの放電電力ｘ_１２および製膜速度ｙ_１２、ならびに第三ターゲットへの放電電力ｘ_１３および製膜速度ｙ_１３のそれぞれから、放電電力と製膜速度の比ｋ_１１，ｋ_１２およびｋ_１３が求められる。ただし、これらのターゲットへの放電電力ｘ_１１、ｘ_１２およびｘ_１３はいずれも比例範囲内にあるから、ｋ_１１，ｋ_１２およびｋ_１３は、いずれも略等しい。そのため、比例範囲の放電電力での最表面の製膜（第三ターゲットへの放電による製膜）における放電電力と製膜速度の比ｋ_１３を、比例範囲のパワー密度でのスパッタ製膜における放電電力と製膜速度の比ｋ_１とみなしてよい。

【0045】

比例範囲内の放電電力でスパッタ製膜された透明電極層は、製膜表面のＳｓｃが大きく、一般にその値は、５．５×１０^−４ｎｍ^−１以上である。この製膜表面に、透明電極製膜時の放電電力ｘ_１よりも小さな第二放電電力ｘ_２で表面処理（易接着加工）を行うことにより、Ｓｓｃを小さくできる。前述のように、放電電力と製膜速度が比例範囲にない逸脱範囲の放電電力ｘ_２でスパッタを行うと、プラズマエッチングの影響が大きくなるために、表面形状が変化してＳｓｃが小さくなる。

【0046】

逸脱範囲では、放電電力が小さくなるほど、スパッタ時のプラズマエッチングの影響が大きいため、放電電力ｘ_２とパワー密度の比ｙ_２の比ｋ_２＝ｙ_２／ｘ_２が小さくなる傾向がある。スパッタ製膜速度よりもプラズマエッチング速度が大きくなると、表面処理によって膜厚が減少し、製膜速度ｙ_２がマイナスの値をとるため、ｋ_２もマイナスの値をとる。

【0047】

比例範囲にある第一放電電力での透明電極層のスパッタ製膜時の放電電力ｘ_１と製膜速度ｙ_１との比ｋ_１に比べて、逸脱範囲にある第二放電電力での透明電極層の表面処理時の放電電力ｘ_２と製膜速度ｙ_２との比ｋ_２が小さいほど、表面処理後の透明電極層１３のＳｓｃが小さくなる傾向がある。前述のように、ｋ_１とｋ_２の比ｋ_２／ｋ_１は、０．８５以下であることが好ましい。ｋ_２／ｋ_１は、０．８以下がより好ましく、０．７５以下がさらに好ましい。一方、ｋ_２が過度に小さい場合は、表面処理時のプラズマエッチングが過剰となり、透明電極層へのダメージが大きくなる傾向がある。そのため、ｋ_２／ｋ_１は、−２以上が好ましく、−１．５以上がより好ましく、−１以上がさらに好ましい。

【0048】

低放電電力でのスパッタによる表面処理の効果を高める観点から、表面処理前の透明電極層の表面の平均最高曲率Ｓｓｃ_０と表面処理後の透明電極層の表面の平均最高曲率Ｓｓｃ_１との差Ｓｓｃ_０−Ｓｓｃ_１、すなわち表面処理によるＳｓｃの減少量は、５×１０^−５ｎｍ^−１以上が好ましく、８×１０^−５ｎｍ^−１以上がより好ましく、１×１０^−４ｎｍ^−１以上がさらに好ましい。上記の様に、表面処理時の放電電力を小さくして、ｋ_２／ｋ_１を小さくすることにより、Ｓｓｃ_０−Ｓｓｃ_１が大きくなる傾向がある。また、表面処理の時間を長くすれば、Ｓｓｃ_０−Ｓｓｃ_１が大きくなる傾向がある。一方、表面処理によるＳｓｃの変化が過度に大きいと、透明電極層へのダメージが大きくなる傾向がある。そのため、Ｓｓｃ_０−Ｓｓｃ_１は、３×１０^−４ｎｍ^−１以下が好ましく、２．５×１０^−４ｎｍ^−１以下がより好ましい。

【0049】

透明電極１３へのダメージを抑えるために、表面処理時の放電電圧は小さいことが好ましい。表面処理時の放電電圧は、４００Ｖ以下が好ましく、３５０Ｖ以下がより好ましい。

【0050】

第二放電電力での表面処理は、透明電極の透明性および導電性を維持したまま表面形状を制御することが好ましい。表面処理では、プラズマエッチングと並行してターゲットからのスパッタ製膜も進行しているため、表面処理後の透明電極層の表面は、表面処理時のターゲットの組成にも依存する。透明電極層の透明性および導電性を維持するためには、スパッタ製膜時と同様の組成を有するターゲットを用いて表面処理を行うことが好ましい。例えば、ＩＴＯターゲットを用いてスパッタ製膜を行う場合、表面処理時のターゲットとしてもＩＴＯターゲットを用いることが好ましい。表面処理に使用するスパッタターゲットは、透明電極層の製膜に使用したスパッタターゲットと同組成であることが好ましい。例えば、ＩＴＯターゲットを用いる場合、製膜時のターゲットと表面処理時のターゲットのスズ含有量の差が±１％の範囲内であることが好ましい。バッチ式でスパッタが行われる場合は、透明電極層の製膜と表面処理に同一のターゲットを用いることにより、スパッタ製膜時と表面処理時のターゲットとが同様の組成を有するようにしてもよい。

【0051】

低放電電力でのスパッタの際にプラズマエッチングを生じやすくするために、表面処理時の雰囲気ガスは酸素量が多いことが好ましい。表面処理時のチャンバー内の酸素分圧は、製膜時のチャンバー内の酸素分圧よりも大きいことが好ましい。一方、酸素分圧が大きすぎると透明電極層へのダメージが大きくなる場合がある。そのため、表面処理時の酸素分圧は、５×１０^−４Ｐａ以上５×１０^−２Ｐａ以下が好ましく、１×１０^−３Ｐａ以上１×１０^−２Ｐａ以下がより好ましい。

【0052】

本発明の透明電極付き基板は、ディスプレイ用の透明電極、およびタッチパネルの位置検出用電極等として用いることができる。これらのデバイスに透明電極付き基板が用いられる場合、表面処理後の透明電極層１３上に引出電極１４が形成される（引出電極形成工程）。引出電極１４は、透明電極１３とＩＣコントローラ等を電気的に接続するための引出配線である。引出電極１４は透明性を有している必要はなく、導電性が重視されるため、その材料として金属が用いられる。金属の引出電極の形成には、例えば、導電性ペーストが用いられる。また、スパッタ法等のドライプロセスにより金属を層状に形成した後、エッチングにより金属層をパターニングすることにより、引出電極を形成してもよい。

【0053】

透明電極付き基板２１において、表面処理後の透明電極層１３は、一般にはアモルファス膜である。酸素含有雰囲気下で透明電極層を加熱することにより、透明電極層１３は結晶化する。透明電極層の結晶化は、引出電極１４の形成前後のいずれに行ってもよい。透明電極層１３が結晶化されると、導電性および透明性が向上する傾向がある。また、透明電極層の結晶化により、透明電極１３と引出電極１４との密着性が向上する傾向がある。

【0054】

上記のように、本発明によれば、透明電極層を製膜後に低放電電力で表面処理を行うことにより、平均最高曲率Ｓｓｃが小さく、引出電極との密着性に優れる透明電極層を備える透明電極付き基板が得られる。透明電極層を結晶化することにより、導電性と透明性が高められる。また、透明電極層を結晶化した場合でも、透明電極層と引出電極との密着性が高い。そのため、透明電極の導電性および透明性と、引出配線との高い密着性とを両立した透明電極付き基板を提供できる。

【実施例】

【0055】

以下、実施例を挙げて本発明をより具体的に説明するが、本発明はこれらの実施例により限定されるものではない。

【0056】

実施例における、膜厚、表面粗さ（ＳｓｃおよびＳａ）、ならびに引出電極との密着性評価（剥離率）の測定方法は、以下の通りである。

【0057】

［膜厚測定］
透明電極層の膜厚は、ＲＩＧＡＫＵ製の走査型蛍光Ｘ線分析装置ZSX Primus III+を用い、検量線法にて測定した。

【0058】

［表面粗さ測定］
透明電極層の表面粗さは、ＳＩＩナノテクノロジー製の走査型プローブ顕微鏡システムNanoNaviReal（スキャナ型番：FS20N）により測定した。詳説すると、カンチレバーSI-DF40（ＳＩＩナノテクノロジー製、ばね定数：４２Ｎ／ｍ）を用い、ＤＭＦモードにて１μｍ×１μｍの範囲を、２５６×２５６の解像度で測定した。測定で得られた画像の傾き補正を行った後、粗さ解析プログラムＳＰＩＰにて解析を行い、平均最高曲率Ｓｓｃおよび算術平均高さＳａを算出した。

【0059】

なお、詳細な測定条件は以下の通りである。
走査周波数：１Ｈｚ
Ｉゲイン ：０．２
Ｐゲイン ：０．０５
Ａゲイン ：０

【0060】

［引出配線密着性評価（剥離率測定）］
透明電極層を積層させている透明フィルム基板に対して、１４０℃９０分のアニールが行われ、かかる透明電極層上に、引出配線を模した電極パターン（引出電極）を形成し、密着性を評価した。

【0061】

銀ペーストをスクリーン印刷にて、太さ１ｍｍ、厚み７μｍ、ライン間隔１ｍｍのパターンに印刷した後、１４０℃６０分の焼成を行い、銀ペーストを硬化させ、引出電極を形成した。このサンプルを、温度６０℃湿度９０％の環境に２４０時間保管し、取り出し後に下記の剥離試験を行った。

【0062】

１００マスのクロスカットを行った後、サンプルの画像をスキャナで取り込み、テープ剥離試験を行った。剥離試験を行った後のサンプルの画像を再びスキャナで取り込み、剥離試験後の電極面積を剥離試験前の電極面積で割って、剥離している面積の割合（剥離率）を算出した。電極面積の計算にはカットラインで囲まれた部分だけを用い、１００マスの外周より外の部分は使用しなかった。

【0063】

［実施例１］
透明基板として、厚さ５０μｍ、ガラス転移温度８０℃のＰＥＴフィルムの両面に、屈折率調整機能を有するハードコート層が形成された透明フィルム基板を使用した。

【0064】

ロール・トゥ・ロール方式のスパッタ製膜装置に透明フィルム基板を投入し、５つのチャンバーのカソードのそれぞれに、酸化スズ含有量７．０質量％のＩＴＯターゲットをセットした。その後、製膜装置内で透明フィルム基板を搬送させながら、チャンバーの水分圧が１×１０^−４Ｐａとなるまで真空排気を行った。真空状態を維持したままチャンバー内の温度を９０℃にして加熱し、脱ガスを行った。

【0065】

その後、４つのチャンバーを製膜用チャンバーとして、透明フィルム基板上に、ＩＴＯ透明電極層を製膜した。第一チャンバーでは、結晶化速度調整層としてのＩＴＯ層を製膜し、第二から第四のチャンバーでは主電極層としてのＩＴＯ層を製膜した。

【0066】

結晶化速度調整層の製膜は、アルゴン：酸素を１００：１５の比率でチャンバー内に導入しながら、基板温度０℃、チャンバー内圧力０．４Ｐａの条件下で、ＤＣ電源を用いて６．８ｋＷの放電電力で１０秒間、スパッタ製膜を行った。結晶化調整層の膜厚は２．４ｎｍであった。結晶化速度調整層の製膜速度は、０．２４ｎｍ／秒であり、製膜速度／放電電力で表される製膜速度定数ｋは、０．０３５ｎｍ／ｋＷ秒であった。

【0067】

結晶化速度調整層上への主電極層の製膜は、アルゴン：酸素を１００：５の比率でチャンバー内に導入しながら、基板温度０℃、チャンバー内圧力０．４Ｐａの条件下で、ＤＣ電源を用いて１８．５ｋＷの放電電力で、各チャンバーでの製膜時間１０秒、合計３０秒のスパッタ製膜を行い、主電極層を形成した。主電極層の膜厚は１９．７ｎｍであった。主電極層の製膜速度は、０．６６ｎｍ／秒であり、製膜速度／放電電力で表される製膜速度定数ｋは、０．０３５ｎｍ／ｋＷ秒であった。

【0068】

上記の様に、結晶化速度調整層の製膜速度および主電極層の製膜速度定数ｋ_１は、いずれも０．０３５ｎｍ／ｋＷ秒であった。放電電力が６．８ｋＷから１８．５ｋＷの範囲では、放電電力と製膜速度との間に比例関係が成立していた。

【0069】

透明電極層を製膜後、第五チャンバーにて表面処理を行った。アルゴン：酸素を１００：１５の比率でチャンバー内に導入しながら、基板温度０℃、チャンバー内圧力０．４Ｐａの条件下で、ＤＣ電源を用いて０．５ｋＷの放電電力で１０秒間処理を行った。表面処理後の透明電極層の膜厚は、処理前よりも０．１６ｎｍ減少していた。この表面処理における製膜速度は、−０．０１６ｎｍ／秒であり、表面処理により膜厚が減少していた。製膜速度／放電電力で表される製膜速度定数ｋ_２は、‐０．０３２ｎｍ／ｋＷ秒であった。透明電極製膜時の製膜速度定数ｋ_１と表面処理時の製膜速度定数ｋ_２の比ｋ_２／ｋ_１は、−０．８９であった。

【0070】

得られた透明電極付き基板を熱風乾燥オーブンにて、１４０℃で９０分アニールしたところ、アニール後の透明電極層のシート抵抗は１３２Ω／□であり、水との接触角は６０．１°であった。アニール後の透明電極層の表面のＳｓｃは３．１×１０^−４ｎｍ^−１、Ｓａは０．３８ｎｍであった。引出配線密着性評価を行ったところ、剥離率は３．４％であった。

【0071】

［実施例２〜４および比較例１］
表面処理時の放電電力を表１に示すように変更したこと以外は、実施例１と同様にして透明電極付き基板を作製し、評価を行った。

【0072】

［比較例２］
結晶化速度調整層と透明導電層とを製膜した後、表面処理を行わなかった以外は実施例１と同様にして透明電極付き基板を作製した。得られた透明電極付き基板について、実施例１と同様の評価を行った。

【0073】

［比較例３］
６つのチャンバーのカソードのそれぞれに、酸化スズ含有量７．０質量％のＩＴＯターゲットをセットし、実施例１と同様の条件により第一チャンバーで結晶化速度調整層を製膜した。その後、第二チャンバーから第六チャンバーの５つのチャンバーにおいて、放電電力を１１．１ｋＷに変更したこと以外は実施例１の主電極層の製膜と同一の条件で計５０秒のスパッタ製膜を行い、膜厚１９．７ｎｍの主電極層を形成した。その後、表面処理は行わなかった。得られた透明電極付き基板について、実施例１と同様の評価を行った。

【0074】

［比較例４］
３つのチャンバーのカソードのそれぞれに、酸化スズ含有量７．０質量％のＩＴＯターゲットをセットした。結晶化速度調整層を製膜せずに、３つのチャンバーの全てにおいて、実施例１の主電極層の製膜条件と同一の条件でスパッタ製膜を行った。透明フィルム基板の搬送速度を実施例１よりも小さくすることにより、製膜時間を長くして、膜厚２３．０ｎｍの透明電極層を形成した。その後、表面処理は行わなかった。得られた透明電極付き基板について、実施例１と同様の評価を行った。

【0075】

上記各実施例および比較例における透明電極層の製膜および表面処理条件、ならびに評価結果を表１に示す。また、実施例１〜３および比較例２の透明電極表面の走査型プローブ顕微鏡による観察像（観察範囲１μｍ×１μｍ）を図７に示す。

【0076】

【表1】

【0077】

透明電極層を製膜後に表面処理を行わなかった比較例２の透明電極層は、Ｓｓｃが５．５×１０^−４ｎｍ^−１であったのに対して、ｋ_２／ｋ_１が０．８５以下となる放電電力でスパッタによる表面処理を行った実施例１〜４では、Ｓｓｃが減少しており、これに伴って引出電極の剥離率が小さくなっていた。一方、ｋ_２／ｋ_１＝０．８６の条件でスパッタによる表面処理を行った比較例１では、比較例２と同等のＳｓｃであり、剥離率の顕著な低減はみられなかった。透明電極層の製膜条件を変更した比較例３および比較例４では、比較例２よりもＳｓｃが大きくなっていた。

【0078】

実施例１〜４では、表面処理時の放電電力が小さいほど、ｋ_２／ｋ_１が小さくなり、これに伴って表面処理後のＳｓｃが小さくなり、剥離率が小さくなる（密着性が向上する）傾向がみられた。一方、算術平均高さＳａと剥離率との間には明確な相関がみられなかった。また、水接触角と剥離率との間にも明確な相関がみられなかったことから、密着性の向上は、表面の化学的あるいは電気的な特性の変化との相関は小さいと考えられる。これらの結果から、低放電電力のスパッタによる透明電極層の表面処理により、透明電極層表面の凸部の頂点付近の形状が変化することにより、引出配線との密着性が向上すると考えられる。

【0079】

透明電極層（結晶化速度調整層および主電極層）の製膜条件が同一である実施例１〜４および比較例１では、アニール後のシート抵抗に明確な差はみられなかった。以上の結果から、透明電極層を製膜後に、低放電電力のスパッタ処理を行うことにより、透明電極層の導電性を保持しながら、引出配線との密着性に優れる透明電極付き基板が得られることが分かる。

【符号の説明】

【0080】

１２ 透明（フィルム）基板
１３ 透明電極（層）
１４ 引出電極
１５ 機能層
２１ 透明電極付き基板

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】