特許 6662059 半導体装置及び電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6662059

(24)【登録日】2020年2月17日

(45)【発行日】2020年3月11日

(54)【発明の名称】半導体装置及び電力変換装置

(51)【国際特許分類】

   H01L 29/861 20060101AFI20200227BHJP

   H01L 29/868 20060101ALI20200227BHJP

   H01L 21/329 20060101ALI20200227BHJP

   H01L 29/872 20060101ALI20200227BHJP

   H01L 29/12 20060101ALI20200227BHJP

   H01L 29/78 20060101ALI20200227BHJP

   H01L 21/336 20060101ALI20200227BHJP

   H01L 29/06 20060101ALI20200227BHJP

   H01L 21/331 20060101ALI20200227BHJP

   H01L 29/732 20060101ALI20200227BHJP

   H01L 21/265 20060101ALI20200227BHJP

   H01L 21/28 20060101ALI20200227BHJP

   H01L 29/47 20060101ALI20200227BHJP

【ＦＩ】

   H01L29/91 C

   H01L29/91 A

   H01L29/91 F

   H01L29/86 301E

   H01L29/86 301D

   H01L29/86 301P

   H01L29/91 K

   H01L29/78 652T

   H01L29/78 653A

   H01L29/78 658A

   H01L29/78 652M

   H01L29/78 652H

   H01L29/78 652P

   H01L29/06 301G

   H01L29/06 301M

   H01L29/78 652N

   H01L29/06 301F

   H01L29/72 P

   H01L29/78 652D

   H01L29/78 652J

   H01L29/06 301V

   H01L29/86 301F

   H01L29/86 301M

   H01L21/265 F

   H01L21/28 301R

   H01L29/48 M

【請求項の数】21

【全頁数】55

(21)【出願番号】特願2016-11998(P2016-11998)

(22)【出願日】2016年1月26日

(65)【公開番号】特開2017-135175(P2017-135175A)

(43)【公開日】2017年8月3日

【審査請求日】2018年2月21日

【前置審査】

(73)【特許権者】

【識別番号】000241463

【氏名又は名称】豊田合成株式会社

(74)【代理人】

【識別番号】110000028

【氏名又は名称】特許業務法人明成国際特許事務所

(72)【発明者】

【氏名】岡 徹

(72)【発明者】

【氏名】丹羽 隆樹

【審査官】 恩田 和彦

(56)【参考文献】

【文献】 特開２０１５−０５０３９４（ＪＰ，Ａ）

【文献】 特開２０１４−０６７７５４（ＪＰ，Ａ）

【文献】 特開２００４−００６７２３（ＪＰ，Ａ）

【文献】 特開２０１２−１４６９７７（ＪＰ，Ａ）

【文献】 特開２００９−１７０６０４（ＪＰ，Ａ）

【文献】 特開平１１−１６２８６４（ＪＰ，Ａ）

【文献】 国際公開第２０１６／００２０８３（ＷＯ，Ａ１）

【文献】 特開２０１４−１２７７０９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２１／２６５

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２１／３２９

Ｈ０１Ｌ ２１／３３１

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／４７

Ｈ０１Ｌ ２９／７３２

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／８６８

Ｈ０１Ｌ ２９／８７２

(57)【特許請求の範囲】

【請求項1】

半導体装置であって、
第１の面と第２の面とを有し、面方向に広がる基板と、
前記基板の前記第１の面側の上方に位置する第１の電極と、
前記基板の前記第２の面側に接する第２の電極と、
ｎ型不純物を含み、前記基板と前記第１の電極との間に位置する第１のｎ型半導体層と、
ｐ型不純物を含み、前記基板の厚み方向において前記第１のｎ型半導体層と前記第１の電極との間に位置する第１のｐ型半導体領域と、
ｎ型不純物を含み、前記基板の厚み方向において前記第１のｐ型半導体領域と前記第１の電極との間に位置し、かつ、前記第１のｐ型半導体領域に接する第２のｐ型半導体領域と、を備え、
前記基板と、前記第１のｎ型半導体層と、前記第１のｐ型半導体領域と、前記第２のｐ型半導体領域とは、主に窒化ガリウム（ＧａＮ）により構成され、
前記第１のｎ型半導体層と前記第１のｐ型半導体領域とはｐｎ接合しており、
前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上であり、
前記第１の電極は、前記第１のｎ型半導体層と前記第２のｐ型半導体領域との少なくとも一方にショットキー接触するショットキー電極であり、
前記第１の電極と前記第２の電極との間に電流が流れる、縦型の半導体装置。

【請求項2】

半導体装置であって、
第１の面と第２の面とを有し、面方向に広がる基板と、
前記基板の前記第１の面側の上方に位置する第１の電極と、
前記基板の前記第２の面側に接する第２の電極と、
ｎ型不純物を含み、前記基板と前記第１の電極との間に位置する第１のｎ型半導体層と、
ｐ型不純物を含み、前記基板の厚み方向において前記第１のｎ型半導体層と前記第１の電極との間に位置する第１のｐ型半導体領域と、
ｎ型不純物を含み、前記基板の厚み方向において前記第１のｐ型半導体領域と前記第１の電極との間に位置し、かつ、前記第１のｐ型半導体領域に接する第２のｐ型半導体領域と、を備え、
前記基板と、前記第１のｎ型半導体層と、前記第１のｐ型半導体領域と、前記第２のｐ型半導体領域とは、主に窒化ガリウム（ＧａＮ）により構成され、
前記第１のｎ型半導体層と前記第１のｐ型半導体領域とはｐｎ接合しており、
前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上であり、
前記第１の電極には、前記面方向において所定の間隔で配置された複数の前記第２のｐ型半導体領域が接し、
前記第１の電極と前記第２の電極との間に電流が流れる、縦型の半導体装置。

【請求項3】

半導体装置であって、
第１の面と第２の面とを有し、面方向に広がる基板と、
前記基板の前記第１の面側の上方に位置する第１の電極と、
前記基板の前記第２の面側に接する第２の電極と、
ｎ型不純物を含み、前記基板と前記第１の電極との間に位置する第１のｎ型半導体層と、
ｐ型不純物を含み、前記基板の厚み方向において前記第１のｎ型半導体層と前記第１の電極との間に位置する第１のｐ型半導体領域と、
ｎ型不純物を含み、前記基板の厚み方向において前記第１のｐ型半導体領域と前記第１の電極との間に位置し、かつ、前記第１のｐ型半導体領域に接する第２のｐ型半導体領域と、を備え、
前記基板と、前記第１のｎ型半導体層と、前記第１のｐ型半導体領域と、前記第２のｐ型半導体領域とは、主に窒化ガリウム（ＧａＮ）により構成され、
前記第１のｎ型半導体層と前記第１のｐ型半導体領域とはｐｎ接合しており、
前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上であり、
前記第２のｐ型半導体領域に含まれる前記ｐ型不純物の濃度に対する、前記第２のｐ型半導体領域に含まれる前記ｎ型不純物の濃度の比は、０．１以上かつ２．０以下であり、
前記第１の電極と前記第２の電極との間に電流が流れる、縦型の半導体装置。

【請求項4】

半導体装置であって、
第１の面と第２の面とを有し、面方向に広がる基板と、
前記基板の前記第１の面側の上方に位置する第１の電極と、
前記基板の前記第２の面側に接する第２の電極と、
ｎ型不純物を含み、前記基板と前記第１の電極との間に位置する第１のｎ型半導体層と、
ｐ型不純物を含み、前記基板の厚み方向において前記第１のｎ型半導体層と前記第１の電極との間に位置する第１のｐ型半導体領域と、
ｎ型不純物を含み、前記基板の厚み方向において前記第１のｐ型半導体領域と前記第１の電極との間に位置し、かつ、前記第１のｐ型半導体領域に接する第２のｐ型半導体領域と、を備え、
前記基板と、前記第１のｎ型半導体層と、前記第１のｐ型半導体領域と、前記第２のｐ型半導体領域とは、主に窒化ガリウム（ＧａＮ）により構成され、
前記第１のｎ型半導体層と前記第１のｐ型半導体領域とはｐｎ接合しており、
前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上であり、
前記第１の電極は、前記第１のｎ型半導体層と、前記第２のｐ型半導体領域とに接し、
前記第１の電極と前記第２の電極との間に電流が流れる、縦型の半導体装置。

【請求項5】

請求項１から請求項４までのいずれか一項に記載の半導体装置であって、
前記第２のｐ型半導体領域と、前記第１のｎ型半導体層との距離は、０．０８μｍ以上である、半導体装置。

【請求項6】

請求項１から請求項５までのいずれか一項に記載の半導体装置であって、
前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、１．１×１０^１３ｃｍ^−２以上である、半導体装置。

【請求項7】

請求項１から請求項６までのいずれか一項に記載の半導体装置であって、
前記第２のｐ型半導体領域と、前記第１のｎ型半導体層との距離は、０．１１μｍ以上である、半導体装置。

【請求項8】

請求項１から請求項７までのいずれか一項に記載の半導体装置であって、
前記第２のｐ型半導体領域のアクセプタ濃度は、前記第１のｐ型半導体領域のアクセプタ濃度よりも高い、半導体装置。

【請求項9】

請求項１から請求項８までのいずれか一項に記載の半導体装置であって、
前記第２のｐ型半導体領域の少なくとも一部は、前記第１の電極と接している、半導体装置。

【請求項10】

請求項１から請求項３までのいずれか一項または請求項１から請求項３までのいずれか一項に従属する請求項５から請求項９までのいずれか一項に記載の半導体装置であって、
前記第１の面側の上方に位置し、前記第１の電極と前記第２の電極と、の間に流れる電流を制御するための制御電極を備える、半導体装置。

【請求項11】

第１の半導体装置と第２の半導体装置とを備える半導体装置であって、
前記第１の半導体装置及び前記第２の半導体装置は、
第１の面と第２の面とを有し、面方向に広がる基板と、
前記基板の前記第１の面側の上方に位置する第１の電極と、
前記基板の前記第２の面側に接する第２の電極と、
ｎ型不純物を含み、前記基板と前記第１の電極との間に位置する第１のｎ型半導体層と、
ｐ型不純物を含み、前記基板の厚み方向において前記第１のｎ型半導体層と前記第１の電極との間に位置する第１のｐ型半導体領域と、
ｎ型不純物を含み、前記基板の厚み方向において前記第１のｐ型半導体領域と前記第１の電極との間に位置し、かつ、前記第１のｐ型半導体領域に接する第２のｐ型半導体領域と、を備え、
前記基板と、前記第１のｎ型半導体層と、前記第１のｐ型半導体領域と、前記第２のｐ型半導体領域とは、主に窒化ガリウム（ＧａＮ）により構成され、
前記第１のｎ型半導体層と前記第１のｐ型半導体領域とはｐｎ接合しており、
前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上であり、
前記第１の半導体装置及び前記第２の半導体装置は、前記第１の電極と前記第２の電極との間に電流が流れる縦型の半導体装置であり、
前記第１の半導体装置における前記第１の電極は、前記第２のｐ型半導体領域にオーミック接触するオーミック電極であり、
前記第２の半導体装置における前記第１の電極は、前記第１のｎ型半導体層と前記第２のｐ型半導体領域との少なくとも一方にショットキー接触するショットキー電極であり、
前記第１の半導体装置の備える前記基板と、前記第２の半導体装置の備える前記基板と、は同一の基板である、半導体装置。

【請求項12】

半導体装置であって、
第１の面と第２の面とを有し、面方向に広がる基板と、
前記基板の前記第１の面側の上方に位置する第１の電極と、
前記基板の前記第２の面側に接する第２の電極と、
ｎ型不純物を含み、前記基板と前記第１の電極との間に位置する第１のｎ型半導体層と、
ｐ型不純物を含み、前記基板の厚み方向において前記第１のｎ型半導体層と前記第１の電極との間に位置する第１のｐ型半導体領域と、
ｎ型不純物を含み、前記基板の厚み方向において前記第１のｐ型半導体領域と前記第１の電極との間に位置し、かつ、前記第１のｐ型半導体領域に接する第２のｐ型半導体領域と、を備え、
前記基板と、前記第１のｎ型半導体層と、前記第１のｐ型半導体領域と、前記第２のｐ型半導体領域とは、主に窒化ガリウム（ＧａＮ）により構成され、
前記第１のｎ型半導体層と前記第１のｐ型半導体領域とはｐｎ接合しており、
前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上であり、
前記第１のｎ型半導体層内に底面を有する段差部を備え、
前記第２のｐ型半導体領域は前記第１のｎ型半導体層内に位置し、前記第２のｐ型半導体領域の上面は前記段差部の底面に位置し、
前記第１の電極と前記第２の電極との間に電流が流れる、縦型の半導体装置。

【請求項13】

請求項２、請求項３、請求項１１のいずれか一項に記載の半導体装置であって、
ｎ型不純物を含み、前記第１のｐ型半導体領域の上方に位置し、前記第１のｐ型半導体領域に接する第２のｎ型半導体領域を備える、半導体装置。

【請求項14】

請求項１３に記載の半導体装置であって、
前記第１の電極は、前記第２のｐ型半導体領域に接しており、前記第２のｎ型半導体領域に接し、前記第１の電極と異なる材料により構成された第３の電極を備える、半導体装置。

【請求項15】

請求項１３に記載の半導体装置であって、
前記第１の電極は、前記第２のｐ型半導体領域と、前記第２のｎ型半導体領域と、に接する、半導体装置。

【請求項16】

請求項１、請求項２、請求項４のいずれか一項、または請求項１１に記載の半導体装置であって、
前記第２のｐ型半導体領域に含まれる前記ｐ型不純物の濃度に対する、前記第２のｐ型半導体領域に含まれる前記ｎ型不純物の濃度の比は、０．１以上かつ２．０以下である、半導体装置。

【請求項17】

請求項１から請求項１６までのいずれか一項に記載の半導体装置であって、
前記ｐ型不純物は、ベリリウム（Ｂｅ）又はマグネシウム（Ｍｇ）を含む、半導体装置。

【請求項18】

請求項１から請求項１７までのいずれか一項に記載の半導体装置であって、
前記ｎ型不純物は、酸素（Ｏ）又はシリコン（Ｓｉ）を含む、半導体装置。

【請求項19】

請求項１から請求項１８までのいずれか一項に記載の半導体装置であって、
前記基板の前記面方向における格子定数と、前記第１のｎ型半導体層の前記面方向における格子定数と、の差は、５％以下である、半導体装置。

【請求項20】

請求項１から請求項１９までのいずれか一項に記載の半導体装置であって、
前記第１の電極は、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、又はＰｔのうち少なくとも一つを含む、半導体装置。

【請求項21】

請求項１から請求項２０までのいずれか一項に記載の半導体装置を備える電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置、電力変換装置及び半導体装置の製造方法に関する。

【背景技術】

【0002】

窒化ガリウム系の半導体装置において、ｐ型窒化ガリウム層におけるホール濃度を高めるために、アクセプタ不純物であるマグネシウム（Ｍｇ）に加えて、本来はドナー不純物となり得る酸素（Ｏ）やシリコン（Ｓｉ）を同時にドーピングする技術が、例えば特許文献１−６に開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平１０−１０１４９６号公報

【特許文献2】特開平１０−１４４９６０号公報

【特許文献3】特開平１１−０６８２５２号公報

【特許文献4】特開２０００−２２３７４１号公報

【特許文献5】特開２００４−３５６２５７号公報

【特許文献6】特開２００９−１７０６０４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかし、この技術を用いたｐ型層を、ｎ型半導体とｐ型半導体とが接合するｐｎ接合の界面近傍に用いた場合、リーク電流が増加する問題があった。これは、この技術によって高いホール濃度が得られる一方で、同時に深い準位が形成されて、ｐ型半導体にドーピングされた酸素（Ｏ）やシリコン（Ｓｉ）が生成・再結合中心となり、順バイアス動作時には再結合電流が流れ、逆バイアス動作時には生成電流が流れるためであると考えられる。そのため、ｐ型層におけるホール濃度を高めつつ、リーク電流の増加を抑制可能な技術が求められていた。

【課題を解決するための手段】

【0005】

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の第１の形態は、
半導体装置であって、
第１の面と第２の面とを有し、面方向に広がる基板と、
前記基板の前記第１の面側の上方に位置する第１の電極と、
前記基板の前記第２の面側に接する第２の電極と、
ｎ型不純物を含み、前記基板と前記第１の電極との間に位置する第１のｎ型半導体層と、
ｐ型不純物を含み、前記基板の厚み方向において前記第１のｎ型半導体層と前記第１の電極との間に位置する第１のｐ型半導体領域と、
ｎ型不純物を含み、前記基板の厚み方向において前記第１のｐ型半導体領域と前記第１の電極との間に位置し、かつ、前記第１のｐ型半導体領域に接する第２のｐ型半導体領域と、を備え、
前記基板と、前記第１のｎ型半導体層と、前記第１のｐ型半導体領域と、前記第２のｐ型半導体領域とは、主に窒化ガリウム（ＧａＮ）により構成され、
前記第１のｎ型半導体層と前記第１のｐ型半導体領域とはｐｎ接合しており、
前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上であり、
前記第１の電極は、前記第１のｎ型半導体層と前記第２のｐ型半導体領域との少なくとも一方にショットキー接触するショットキー電極であり、
前記第１の電極と前記第２の電極との間に電流が流れる、縦型の半導体装置である。
本発明の第２の形態は、半導体装置であって、
第１の面と第２の面とを有し、面方向に広がる基板と、
前記基板の前記第１の面側の上方に位置する第１の電極と、
前記基板の前記第２の面側に接する第２の電極と、
ｎ型不純物を含み、前記基板と前記第１の電極との間に位置する第１のｎ型半導体層と、
ｐ型不純物を含み、前記基板の厚み方向において前記第１のｎ型半導体層と前記第１の電極との間に位置する第１のｐ型半導体領域と、
ｎ型不純物を含み、前記基板の厚み方向において前記第１のｐ型半導体領域と前記第１の電極との間に位置し、かつ、前記第１のｐ型半導体領域に接する第２のｐ型半導体領域と、を備え、
前記基板と、前記第１のｎ型半導体層と、前記第１のｐ型半導体領域と、前記第２のｐ型半導体領域とは、主に窒化ガリウム（ＧａＮ）により構成され、
前記第１のｎ型半導体層と前記第１のｐ型半導体領域とはｐｎ接合しており、
前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上であり、
前記第１の電極には、前記面方向において所定の間隔で配置された複数の前記第２のｐ型半導体領域が接し、
前記第１の電極と前記第２の電極との間に電流が流れる、縦型の半導体装置である。
本発明の第３の形態は、半導体装置であって、
第１の面と第２の面とを有し、面方向に広がる基板と、
前記基板の前記第１の面側の上方に位置する第１の電極と、
前記基板の前記第２の面側に接する第２の電極と、
ｎ型不純物を含み、前記基板と前記第１の電極との間に位置する第１のｎ型半導体層と、
ｐ型不純物を含み、前記基板の厚み方向において前記第１のｎ型半導体層と前記第１の電極との間に位置する第１のｐ型半導体領域と、
ｎ型不純物を含み、前記基板の厚み方向において前記第１のｐ型半導体領域と前記第１の電極との間に位置し、かつ、前記第１のｐ型半導体領域に接する第２のｐ型半導体領域と、を備え、
前記基板と、前記第１のｎ型半導体層と、前記第１のｐ型半導体領域と、前記第２のｐ型半導体領域とは、主に窒化ガリウム（ＧａＮ）により構成され、
前記第１のｎ型半導体層と前記第１のｐ型半導体領域とはｐｎ接合しており、
前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上であり、
前記第２のｐ型半導体領域に含まれる前記ｐ型不純物の濃度に対する、前記第２のｐ型半導体領域に含まれる前記ｎ型不純物の濃度の比は、０．１以上かつ２．０以下であり、
前記第１の電極と前記第２の電極との間に電流が流れる、縦型の半導体装置である。
本発明の第４の形態は、半導体装置であって、
第１の面と第２の面とを有し、面方向に広がる基板と、
前記基板の前記第１の面側の上方に位置する第１の電極と、
前記基板の前記第２の面側に接する第２の電極と、
ｎ型不純物を含み、前記基板と前記第１の電極との間に位置する第１のｎ型半導体層と、
ｐ型不純物を含み、前記基板の厚み方向において前記第１のｎ型半導体層と前記第１の電極との間に位置する第１のｐ型半導体領域と、
ｎ型不純物を含み、前記基板の厚み方向において前記第１のｐ型半導体領域と前記第１の電極との間に位置し、かつ、前記第１のｐ型半導体領域に接する第２のｐ型半導体領域と、を備え、
前記基板と、前記第１のｎ型半導体層と、前記第１のｐ型半導体領域と、前記第２のｐ型半導体領域とは、主に窒化ガリウム（ＧａＮ）により構成され、
前記第１のｎ型半導体層と前記第１のｐ型半導体領域とはｐｎ接合しており、
前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上であり、
前記第１の電極は、前記第１のｎ型半導体層と、前記第２のｐ型半導体領域とに接し、
前記第１の電極と前記第２の電極との間に電流が流れる、縦型の半導体装置である。
本発明の第５の形態は、第１の半導体装置と第２の半導体装置とを備える半導体装置であって、
前記第１の半導体装置及び前記第２の半導体装置は、
第１の面と第２の面とを有し、面方向に広がる基板と、
前記基板の前記第１の面側の上方に位置する第１の電極と、
前記基板の前記第２の面側に接する第２の電極と、
ｎ型不純物を含み、前記基板と前記第１の電極との間に位置する第１のｎ型半導体層と、
ｐ型不純物を含み、前記基板の厚み方向において前記第１のｎ型半導体層と前記第１の電極との間に位置する第１のｐ型半導体領域と、
ｎ型不純物を含み、前記基板の厚み方向において前記第１のｐ型半導体領域と前記第１の電極との間に位置し、かつ、前記第１のｐ型半導体領域に接する第２のｐ型半導体領域と、を備え、
前記基板と、前記第１のｎ型半導体層と、前記第１のｐ型半導体領域と、前記第２のｐ型半導体領域とは、主に窒化ガリウム（ＧａＮ）により構成され、
前記第１のｎ型半導体層と前記第１のｐ型半導体領域とはｐｎ接合しており、
前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上であり、
前記第１の半導体装置及び前記第２の半導体装置は、前記第１の電極と前記第２の電極との間に電流が流れる縦型の半導体装置であり、
前記第１の半導体装置における前記第１の電極は、前記第２のｐ型半導体領域にオーミック接触するオーミック電極であり、
前記第２の半導体装置における前記第１の電極は、前記第１のｎ型半導体層と前記第２のｐ型半導体領域との少なくとも一方にショットキー接触するショットキー電極であり、
前記第１の半導体装置の備える前記基板と、前記第２の半導体装置の備える前記基板と、は同一の基板である、半導体装置である。
本発明の第６の形態は、半導体装置であって、
第１の面と第２の面とを有し、面方向に広がる基板と、
前記基板の前記第１の面側の上方に位置する第１の電極と、
前記基板の前記第２の面側に接する第２の電極と、
ｎ型不純物を含み、前記基板と前記第１の電極との間に位置する第１のｎ型半導体層と、
ｐ型不純物を含み、前記基板の厚み方向において前記第１のｎ型半導体層と前記第１の電極との間に位置する第１のｐ型半導体領域と、
ｎ型不純物を含み、前記基板の厚み方向において前記第１のｐ型半導体領域と前記第１の電極との間に位置し、かつ、前記第１のｐ型半導体領域に接する第２のｐ型半導体領域と、を備え、
前記基板と、前記第１のｎ型半導体層と、前記第１のｐ型半導体領域と、前記第２のｐ型半導体領域とは、主に窒化ガリウム（ＧａＮ）により構成され、
前記第１のｎ型半導体層と前記第１のｐ型半導体領域とはｐｎ接合しており、
前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上であり、
前記第１のｎ型半導体層内に底面を有する段差部を備え、
前記第２のｐ型半導体領域は前記第１のｎ型半導体層内に位置し、前記第２のｐ型半導体領域の上面は前記段差部の底面に位置し、
前記第１の電極と前記第２の電極との間に電流が流れる、縦型の半導体装置である。
また、本発明は、以下の形態としても実現できる。

【0006】

（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、第１の面と第２の面とを有し、面方向に広がる基板と；前記基板の前記第１の面側の上方に位置する第１の電極と；前記基板の前記第２の面側に接する第２の電極と；ｎ型不純物を含み、前記基板と前記第１の電極との間に位置する第１のｎ型半導体層と；ｐ型不純物を含み、前記基板の厚み方向において前記第１のｎ型半導体層と前記第１の電極との間に位置する第１のｐ型半導体領域と；ｎ型不純物を含み、前記基板の厚み方向において前記第１のｐ型半導体領域と前記第１の電極との間に位置し、かつ、前記第１のｐ型半導体領域に接する第２のｐ型半導体領域と、を備え；前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。この形態の半導体装置によれば、第２のｐ型半導体領域はｎ型不純物を含むため、第２のｐ型半導体領域のホール濃度を高めることができる。また、第１のｎ型半導体層と第２のｐ型半導体領域と、の間に位置する第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上であるため、半導体装置に順バイアス又は逆バイアスが印加された場合において、第１のｎ型半導体層と第１のｐ型半導体領域とのｐｎ接合界面の空乏層が第２のｐ型半導体領域まで広がることを抑制することができ、ｐ型領域の空乏層内にｎ型不純物が存在することによってリーク電流が発生することを抑制することができる。そのため、電力用半導体に適した半導体装置を提供することができる。

【0007】

（２）上記形態の半導体装置において、前記第２のｐ型半導体領域と、前記第１のｎ型半導体層との距離は、０．０８μｍ以上であってもよい。この形態の半導体装置によれば、リーク電流の発生がより抑制された半導体装置を提供することができる。

【0008】

（３）上記形態の半導体装置において、前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度は、１．１×１０^１３ｃｍ^−２以上であってもよい。この形態の半導体装置によれば、リーク電流の発生がより抑制された半導体装置を提供することができる。

【0009】

（４）上記形態の半導体装置において、前記第２のｐ型半導体領域と、前記第１のｎ型半導体層との距離は、０．１１μｍ以上であってもよい。この形態の半導体装置によれば、リーク電流の発生がいっそう抑制された半導体装置を提供することができる。

【0010】

（５）上記形態の半導体装置において、前記第２のｐ型半導体領域のアクセプタ濃度は、前記第１のｐ型半導体領域のアクセプタ濃度よりも高くてもよい、この形態の半導体装置によれば、第２のｐ型半導体領域のアクセプタ濃度が第１のｐ型半導体領域のアクセプタ濃度よりも高い半導体装置を提供することができる。

【0011】

（６）上記形態の半導体装置において、前記第２のｐ型半導体領域の少なくとも一部は、前記第１の電極と接していてもよい。この形態によれば、第２のｐ型半導体領域と第１の電極とが接触する半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、リーク電流の発生を抑制することができる。

【0012】

（７）上記形態の半導体装置において、前記第１の電極は、前記第２のｐ型半導体領域にオーミック接触するオーミック電極であってもよい。この形態の半導体装置によれば、第２のｐ型半導体領域と、第２のｐ型半導体領域にオーミック接触する第１の電極と、の接触抵抗を低減させることができる。

【0013】

（８）上記形態の半導体装置において、前記第１の電極は、前記第１のｎ型半導体層と前記第２のｐ型半導体領域との少なくとも一方にショットキー接触するショットキー電極であってもよい。この形態によれば、第１のｎ型半導体層と第２のｐ型半導体領域との少なくと一方と、第１の電極と、がショットキー接触する半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、リーク電流の発生を抑制することができる。

【0014】

（９）上記形態の半導体装置において、前記第１の電極には、前記面方向において所定の間隔で配置された複数の前記第２のｐ型半導体領域が接していてもよい。この形態によれば、第１の電極に、所定の間隔で配置された複数の第２のｐ型半導体領域が接する半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、リーク電流の発生を抑制することができる。

【0015】

（１０）上記形態の半導体装置において、前記第１の面側の上方に位置し、前記第１の電極と前記第２の電極と、の間に流れる電流を制御するための制御電極を備えていてもよい。この形態によれば、制御電極を備える半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、リーク電流の発生を抑制することができる。

【0016】

（１１）上記形態（７）に記載の第１の半導体装置と、上記形態（８）に記載の半導体装置である第２の半導体装置と、を備える半導体装置であって；前記第１の半導体装置の備える前記基板と、前記第２の半導体装置の備える前記基板と、は同一の基板であってもよい。この形態の半導体装置によれば、第２のｐ型半導体領域のホール濃度を高めつつ、リーク電流の発生を抑制可能な第１の半導体装置と、第２の半導体装置と、を同一の基板に集積することができる。

【0017】

（１２）上記形態の半導体装置において、前記第１の電極は、前記第１のｎ型半導体層と、前記第２のｐ型半導体領域とに接していてもよい。この形態の半導体装置によれば、第２のｐ型半導体領域との接触抵抗を低減させつつ、第１のｎ型半導体層と、第２のｐ型半導体領域とに接する第１の電極を備える半導体装置を提供することができる。

【0018】

（１３）上記形態の半導体装置において、ｎ型不純物を含み、前記第１のｐ型半導体領域の上方に位置し、前記第１のｐ型半導体領域に接する第２のｎ型半導体領域を備えていてもよい。この形態の半導体装置によれば、第２のｎ型半導体領域を備える半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、リーク電流の発生を抑制することができる。

【0019】

（１４）上記形態の半導体装置において、前記第１の電極は、前記第２のｐ型半導体領域に接しており；前記第２のｎ型半導体領域に接し、前記第１の電極と異なる材料により構成された第３の電極を備えていてもよい。この形態の半導体装置によれば、第２のｎ型半導体領域に接し、第１の電極と異なる材料により構成された第３の電極を備える半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、リーク電流の発生を抑制することができる。

【0020】

（１５）上記形態の半導体装置において、前記第１の電極は、前記第２のｐ型半導体領域と、前記第２のｎ型半導体領域と、に接していてもよい。この形態の半導体装置によれば、第２のｐ型半導体領域との接触抵抗を低減させつつ、第２のｐ型半導体領域と、第２のｎ型半導体領域と、に接する第１の電極を備える半導体装置を提供することができる。

【0021】

（１６）上記形態の半導体装置において、前記第２のｐ型半導体領域は、前記第１のｎ型半導体層内に位置してもよい。この形態の半導体装置によれば、第１のｎ型半導体層内に位置する第２のｐ型半導体領域によって、電界の集中を緩和することができる。

【0022】

（１７）上記形態の半導体装置において、前記第２のｐ型半導体領域は前記第１のｎ型半導体層内に位置しており、前記第２のｐ型半導体領域の上面は前記段差部の底面に位置してもよい。この形態の半導体装置によれば、段差部の底面下に位置する第２のｐ型半導体領域によって、電界の集中を緩和することができる。

【0023】

（１８）上記形態の半導体装置において、前記第２のｐ型半導体領域に含まれるｐ型不純物の濃度に対する、前記第２のｐ型半導体領域に含まれるｎ型不純物の濃度の比は、０．１以上かつ２．０以下であってもよい。この形態の半導体装置によれば、ｎ型不純物を含む第２のｐ型半導体領域におけるアクセプタ濃度を高めることができる。

【0024】

（１９）上記形態の半導体装置において、前記基板は、主に窒化ガリウム（ＧａＮ）により構成されていてもよい。この形態によれば、窒化ガリウム（ＧａＮ）により構成された基板を有する半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、リーク電流の発生が抑制された半導体装置を提供することができる。

【0025】

（２０）上記形態の半導体装置において、前記ｐ型不純物は、ベリリウム（Ｂｅ）又はマグネシウム（Ｍｇ）を含んでもよい。この形態によれば、ベリリウム（Ｂｅ）又はマグネシウム（Ｍｇ）を含む第１のｐ型半導体領域及び第２のｐ型半導体領域を備える半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、リーク電流の発生が抑制された半導体装置を提供することができる。

【0026】

（２１）上記形態の半導体装置において、前記ｎ型不純物は、酸素（Ｏ）又はシリコン（Ｓｉ）を含んでもよい。この形態によれば、酸素（Ｏ）又はシリコン（Ｓｉ）を含む第２のｐ型半導体領域を備える半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、リーク電流の発生が抑制された半導体装置を提供することができる。

【0027】

（２２）上記形態の半導体装置において、基板の面方向の格子定数と、前記第１の半導体層の面方向の格子定数と、の差は、５％以下であってもよい。この形態によれば、ｎ型不純物又はｐ型不純物が活性化された半導体装置を提供することができる。

【0028】

（２３）上記形態の半導体装置において、第１の電極は、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、又はＰｔのうち少なくとも一つを含んでもよい。この形態によれば、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、又はＰｔのうち少なくとも一つを含む第１の電極を備える半導体装置において、第２のｐ型半導体領域のホール濃度を高めつつ、リーク電流の発生が抑制された半導体装置を提供することができる。

【0029】

（２４）本発明の他の形態によれば、上記形態の半導体装置を備える電力変換装置が提供される。この形態によれば、第２のｐ型半導体領域のホール濃度を高めつつ、リーク電流の発生が抑制された半導体装置を備えるため、トランジスタのデバイス特性を向上させることができ、電力変換効率を向上させることができる。

【0030】

（２５）本発明の他の形態によれば、半導体装置の製造方法が提供される。この製造方法は、第１の面と第２の面とを有し、面方向に広がる基板と；前記基板の前記第１の面側の上方に位置する第１の電極と；前記基板の前記第２の面側に接する第２の電極と；ｎ型不純物を含み、前記基板と前記第１の電極との間に位置する第１のｎ型半導体層と；ｐ型不純物を含み、前記基板の厚み方向において前記第１のｎ型半導体層と前記第１の電極との間に位置する第１のｐ型半導体領域と；ｎ型不純物を含み、前記基板の厚み方向において前記第１のｐ型半導体領域と前記第１の電極との間に位置し、かつ、前記第１のｐ型半導体領域に接する第２のｐ型半導体領域と、を備える半導体装置の製造方法であって；（ａ）前記第１のｎ型半導体層と前記第２のｐ型半導体領域と、の間に位置する前記第１のｐ型半導体領域におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるように、前記第２のｐ型半導体領域を形成する工程を備える。この形態によれば、第２のｐ型半導体領域のホール濃度を高めつつ、リーク電流の発生が抑制された半導体装置の製造方法を提供することができる。

【0031】

（２６）上記形態の製造方法において、前記工程（ａ）では、前記第１の半導体層の上方に前記第１のｐ型半導体領域を形成し、前記第１のｐ型半導体領域の少なくとも一部にｎ型不純物をイオン注入することにより、前記第２のｐ型半導体領域を形成してもよい。この形態によれば、第１のｐ型半導体領域の少なくとも一部にｎ型不純物をイオン注入することによって、イオン注入された領域である第２のｐ型半導体領域のホール濃度を高めることができる。

【0032】

本発明は、上述した半導体装置や、半導体装置の製造方法、電力変換装置以外の種々の形態で実現することも可能である。例えば、半導体装置を備えるサーバの電源やエアコン、太陽光発電システムのパワーコンディショナ、電気自動車（EV）用急速充電器、鉄道の電力変換装置などの電力効率を高める用途に用いられるパワー半導体デバイスとして実現することができる。また、半導体装置を製造する製造装置などの形態で実現することができる。

【発明の効果】

【0033】

本発明によれば、第２のｐ型半導体領域はｎ型不純物を含むため、第２のｐ型半導体領域のホール濃度を高めることができる。また、第１のｎ型半導体層と第２のｐ型半導体領域と、の間に位置する第１のｐ型半導体領域におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上であるため、半導体装置に順バイアス又は逆バイアスが印加された場合において、第１のｎ型半導体層と第１のｐ型半導体領域とのｐｎ接合界面の空乏層が第２のｐ型半導体領域まで広がることを抑制することができ、ｐ型領域の空乏層内にｎ型不純物が存在することによってリーク電流が発生することを抑制することができる。そのため、電力用半導体に適した半導体装置を提供することができる。

【図面の簡単な説明】

【0034】

【図1】第１実施形態における半導体装置の構成を模式的に示す図。

【図2】本実施形態の半導体装置の製造方法を示す工程図。

【図3】基板１と第１のｎ型半導体層２とが積層された積層体を示す図。

【図4】第１のｐ型半導体領域３１が形成された製造過程における半導体装置を示す図。

【図5】第２のｐ型半導体領域４２が形成された製造過程における半導体装置を示す図。

【図6】定格電圧と、ｎ層（ドリフト層）側の濃度と、ｐ層側に広がる空乏層内部の電荷のシート濃度と、の関係を示す図。

【図7】定格電圧と、ｎ層側の濃度と、ｐ層側の空乏層の広がりと、の関係を示す図。

【図8】第１実施形態の変形例１における半導体装置を示す図。

【図9】第１実施形態の変形例２における半導体装置を示す図。

【図10】第１実施形態の変形例３における半導体装置を示す図。

【図11】第１実施形態の変形例４における半導体装置を示す図。

【図12】第1実施形態の変形例５における半導体装置を示す図。

【図13】第２実施形態における半導体装置を示す図。

【図14】第２実施形態の変形例１における半導体装置を示す図。

【図15】第３実施形態における半導体装置を示す図。

【図16】第４実施形態における半導体装置を示す図。

【図17】第４実施形態の変形例１における半導体装置を示す図。

【図18】第５実施形態における半導体装置を示す図。

【図19】第６実施形態における半導体装置を示す図。

【図20】第７実施形態における半導体装置を示す図。

【図21】第８実施形態における半導体装置を示す図。

【図22】第９実施形態における半導体装置を示す図。

【図23】電力変換装置の構成を示す説明図。

【発明を実施するための形態】

【0035】

Ａ１．第１実施形態：
Ａ１−１．半導体装置の構成：
図１は、第１実施形態における半導体装置１００の構成を模式的に示す図である。図１には、本実施形態における半導体装置１００の断面の一部を簡略化して示している。なお、図１は、半導体装置１００の技術的特徴をわかりやすく示すための図であり、各部の寸法を正確に示すものではない。

【0036】

図１には、説明を容易にするために、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸であり、＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸であり、＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸であり、＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。

【0037】

本実施形態における半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１００は、縦型のＰＩＮダイオード（P-Intrinsic-N Diode）である。

【0038】

半導体装置１００は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域３１と、第２のｐ型半導体領域４２と、アノード電極である第１の電極５と、カソード電極である第２の電極６と、段差部２２と、を備える。なお、各半導体層又は半導体領域が積層される方向（＋Ｚ軸方向）を「上方」とも呼び、Ｚ軸に沿った−Ｚ軸方向を「下方」とも呼ぶ。各半導体層、半導体領域及び構造のそれぞれの表面のうち上方側の表面を「上面」とも呼び、下方側の表面を「下面」とも呼ぶ。Ｘ軸及びＹ軸に沿った方向を「面方向」とも呼び、Ｚ軸方向を「基板の厚み方向」又は「厚み方向」とも呼ぶ。

【0039】

基板１は、上面である第１の面１ｕと、下面である第２の面１ｓと、を有し、面方向に広がる。本実施形態では、基板１は、窒化ガリウム（ＧａＮ）から主に形成されている。なお、本明細書において、「主に形成される」とは、モル分率において９０％以上含有することを示す。本実施形態では、基板１は、ｎ型不純物を含むｎ型半導体層である。本実施形態では、基板１は、シリコン（Ｓｉ）をドナーとして含む。基板１に含まれるシリコン（Ｓｉ）の平均濃度は、約１×１０^１８ｃｍ^-３である。

【0040】

第１のｎ型半導体層２は、基板１の厚み方向において、基板１と第１の電極５との間に位置する。本実施形態では、第１のｎ型半導体層２は、基板１の上面に接する。本実施形態では、第１のｎ型半導体層２は、窒化ガリウム（ＧａＮ）から主に形成されている。本実施形態では、第１のｎ型半導体層２は、ｎ型不純物を含むｎ型半導体層である。第１のｎ型半導体層２を、「ドリフト層」とも呼ぶ。本実施形態では、第１のｎ型半導体層２は、シリコン（Ｓｉ）をドナーとして含む。第１のｎ型半導体層２に含まれるシリコン（Ｓｉ）の平均濃度は、約１×１０^１６ｃｍ^-３であり、第１のｎ型半導体層２のＺ軸方向に沿った厚さは、約１０μｍ（マイクロメートル）である。本実施形態では、第１のｎ型半導体層２は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition、以下、ＭＯＣＶＤ法とも呼ぶ）によるエピタキシャル成長によって形成されている。なお、基板１の面方向の格子定数と、第１のｎ型半導体層２の面方向の格子定数と、の差は、５％以下であることが好ましい。

【0041】

第１のｐ型半導体領域３１は、基板１の厚み方向において、第１のｎ型半導体層２と第１の電極５との間に位置する。本実施形態では、第１のｐ型半導体領域３１は、第１のｎ型半導体層２の上面に接する。本実施形態では、第１のｐ型半導体領域３１は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｐ型半導体領域３１は、ｐ型不純物を含むｐ型半導体からなる領域である。本実施形態では、第１のｐ型半導体領域３１は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域３１に含まれるマグネシウム（Ｍｇ）の平均濃度は、約１×１０^１８ｃｍ^-３であり、第１のｐ型半導体領域３１の下面までのＺ軸方向に沿った厚さは、約０．６μｍ（マイクロメートル）である。本実施形態では、第１のｐ型半導体領域３１は、ＭＯＣＶＤ法によって形成されている。

【0042】

第２のｐ型半導体領域４２は、基板１の厚み方向において、第１のｐ型半導体領域３１と第１の電極５との間に位置しており、かつ、第１のｐ型半導体領域３１の上面に接する。本実施形態では、第２のｐ型半導体領域４２は、半導体装置１００の面方向における中心部に位置し、かつ、第１の電極５の下面の全面に接する。なお、半導体装置１００の中心部とは、半導体装置１００の面方向において第１の電極５が位置する領域である。また、本実施形態では、中心部における第２のｐ型半導体領域４２の面方向における幅は、第１の電極５の幅よりも大きい。本実施形態では、第２のｐ型半導体領域４２は、窒化ガリウム（ＧａＮ）から主に形成されている。第２のｐ型半導体領域４２は、ｐ型不純物と、ｎ型不純物と、を含んでおり、ｐ型の特性を有するｐ型半導体からなる領域である。第２のｐ型半導体領域４２は、第１のｐ型半導体領域３１にｎ型不純物をイオン注入することによって形成されている。本実施形態では、第２のｐ型半導体領域４２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第２のｐ型半導体領域４２に含まれるマグネシウム（Ｍｇ）の平均濃度は、１×１０^１８ｃｍ^-３である。また、本実施形態では、第２のｐ型半導体領域４２は、酸素（Ｏ）をｎ型不純物として含む。第２のｐ型半導体領域４２に含まれる酸素（Ｏ）の平均濃度は、１×１０^１８ｃｍ^-３である。本実施形態では、第２のｐ型半導体領域４２の上面から下面までのＺ軸方向に沿った厚さは、約０．１μｍ（マイクロメートル）である。

【0043】

なお、第２のｐ型半導体領域４２のアクセプタ濃度を高める観点から、第２のｐ型半導体領域４２に含まれるｐ型不純物の濃度に対する、第２のｐ型半導体領域４２に含まれるｎ型不純物の濃度の比は、０．１以上かつ２．０以下であることが好ましく、０．５以上かつ１．５以下であることがより好ましく、０．８以上１．０以下であることがいっそう好ましい。

【0044】

段差部２２は、第１のｐ型半導体領域３１の＋Ｚ軸方向側から第１のｎ型半導体層２の内部へと厚み方向（Ｚ軸方向）に落ち込んだ構造である。段差部２２は、半導体装置１００を他の半導体装置から分離する素子分離構造である。本実施形態では、段差部２２は、基板１の上に形成された第１のｎ型半導体層２及び第１のｐ型半導体領域３１の一部をドライエッチングすることによって形成されている。段差部２２の構造を、「メサ構造」とも呼ぶ。

【0045】

第１の電極５は、基板１の第１の面１ｕ側の上方に位置する。本実施形態では、第１の電極５は、第１の電極の下面の全面において、第２のｐ型半導体領域４２に接する。第１の電極５は、第２のｐ型半導体領域４２にオーミック接触するオーミック電極である。本実施形態では、第１の電極５は、パラジウム（Ｐｄ）から主に形成される層を積層した後に、熱処理を加えた電極である。

【0046】

第２の電極６は、基板１の第２の面１ｓ側に接する。本実施形態では、第２の電極６は、基板１の第２の面１ｓ（下面）にオーミック接触するオーミック電極である。本実施形態では、第２の電極６は、チタン（Ｔｉ）から主に成る層にアルミニウム（Ａｌ）から主に成る層を積層した後に熱処理を加えた電極である。

【0047】

図１には、ｐｎ接合界面２３が示されている。ｐｎ接合界面２３は、第１のｎ型半導体層２と、第１のｐ型半導体領域３１及び第２のｐ型半導体領域４２からなるｐ型半導体領域と、の接合部である。ｐｎ接合界面２３は、ｎ型半導体である第１のｎ型半導体層２とｐ型半導体である第１のｐ型半導体領域３１との界面でもある。本実施形態において、ｐｎ接合界面２３は、ＸＹ平面と平行である。

【0048】

半導体装置１００において、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。シート濃度は、ｐｎ接合界面２３に対してのアクセプタ濃度である。半導体装置１００に順バイアス又は逆バイアスが印加された場合において、リーク電流が発生することをより抑制する観点から、シート濃度は、１．１×１０^１３ｃｍ^−２以上であることが好ましく、２．０×１０^１３ｃｍ^−２以上であることがより好ましく、３．０×１０^１３ｃｍ^−２以上であることがいっそう好ましい。

【0049】

また、半導体装置１００に順バイアス又は逆バイアスが印加された場合において、リーク電流が発生することを抑制する観点から、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）以上であることが好ましく、０．１１μｍ（マイクロメートル）以上であることがより好ましく、０．２１μｍ（マイクロメートル）以上であることがいっそう好ましく、０．３０μｍ（マイクロメートル）以上であることがよりいっそう好ましい。

【0050】

Ａ１−２．半導体装置の製造方法：
図２は、本実施形態の半導体装置１００の製造方法を示す工程図である。半導体装置１００の製造では、まず、基板１と第１のｎ型半導体層２とが積層された積層体が用意される（ステップＳ１００）。

【0051】

図３は、基板１と第１のｎ型半導体層２とが積層された積層体１００ａを示す図である。本実施形態では、第１のｎ型半導体層２は、ＭＯＣＶＤ法によって第１のｎ型半導体層２上に形成される。積層体１００ａにおける第１のｎ型半導体層２の厚さは、約１０μｍ（マイクロメートル）である。

【0052】

次に、第１のｐ型半導体領域３１が形成される（図２，ステップＳ１１０）。図４は、第１のｐ型半導体領域３１が形成された製造過程における半導体装置１００ｂを示す図である。本実施形態では、ＭＯＣＶＤ法によって、第１のｎ型半導体層２の上面に、Ｚ軸方向に沿った厚さが約０．６μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均濃度が１×１０^１８ｃｍ^-３である第１のｐ型半導体領域３１が形成される。

【0053】

次に、第２のｐ型半導体領域４２が形成される（図２、ステップＳ１２０）。図５は、第２のｐ型半導体領域４２が形成された製造過程における半導体装置１００ｃを示す図である。本工程では、第２のｐ型半導体領域４２が形成される領域上を除く領域の半導体装置１００ｂ上に、フォトレジストを用いてパターンが形成される。パターンが形成された半導体装置１００ｂに対し、パターンをマスクとして用いて、ｎ型不純物がイオン注入される。本実施形態では、イオン注入されるｎ型不純物として、酸素（Ｏ）イオンが用いられる。本実施形態では、半導体装置１００ｂにおける第１のｐ型半導体領域３１の上面から−Ｚ軸方向に０．１μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約１×１０^１８ｃｍ^-３となるように、イオン注入が行われる。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、半導体装置１００ｂの第１のｐ型半導体領域３１に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、１．３×１０^１３ｃｍ^-２である。イオン注入の後にパターンが除去されることによって、図５に示す半導体装置１００ｃが形成される。本工程を、「工程（ａ）」とも呼ぶ。

【0054】

ステップＳ１２０では、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるようにイオン注入を行うことによって、第２のｐ型半導体領域４２が形成される。なお、ステップＳ１１０及びステップＳ１２０において、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるように、第１のｐ型半導体領域３１及び第２のｐ型半導体領域４２が形成されてもよい。

【0055】

また、ステップＳ１２０では、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離が、０．０８μｍ以上となるように、第２のｐ型半導体領域４２が形成されることが好ましい。なお、ステップＳ１１０及びステップＳ１２０において、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離が、０．０８μｍ以上となるように、第１のｐ型半導体領域３１及び第２のｐ型半導体領域４２が形成されてもよい。

【0056】

また、ステップＳ１１０及びステップＳ１２０では、第２のｐ型半導体領域４２に含まれるｐ型不純物の濃度に対する、第２のｐ型半導体領域４２に含まれるｎ型不純物の濃度の比が、０．１以上かつ２．０以下となるように、ｐ型不純物の濃度とｎ型不純物の濃度との少なくとも一方が調整されることが好ましい。

【0057】

ステップＳ１２０が行われた後、半導体装置１００ｃに対し、イオン注入された不純物を活性化させるための熱処理が行われる。熱処理は、例えば、１１５０℃の温度において、アンモニア（ＮＨ₃）を含む雰囲気下で、２分間行われる。熱処理の温度は、不純物をより確実に活性化させる観点から、１０００℃以上であることが好ましく、１０５０℃以上であることがより好ましい。また、熱処理温度は１２００℃以下であることが好ましく、１１５０℃以下であることがより好ましい。熱処理の時間は、１分以上であることが好ましく、１０分以下であることが好ましい。熱処理はアンモニア（ＮＨ₃）を含む雰囲気下で行われることが好ましい。なお、熱処理の前に、予め、半導体装置１００ｃに保護膜を形成することが好ましい。このようにすることにより、熱処理時において半導体装置１００ｃの上面が荒れることを抑制できる。保護膜の材料としては、例えば、窒化アルミニウム（ＡｌＮ）を用いることができる。保護膜が形成されている場合、保護膜は熱処理後に除去される。例えば、保護膜として窒化アルミニウム（ＡｌＮ）が用いられる場合、水酸化テトラメチルアンモニウム（ＴＭＡＨ）などを用いたウェットエッチングにより、保護膜が除去される。なお、熱処理は、アンモニアを含む雰囲気、水素を含む雰囲気、アンモニア及び水素を含む雰囲気、窒素を含む雰囲気で行われてもよい。

【0058】

ステップＳ１２０が行われた後、エッチングによって段差部２２が形成される。段差部２２は、段差部２２が形成される領域において、第１のｐ型半導体領域３１の上面から第１のｎ型半導体層２に到達するまで、半導体装置１００ｃに対してドライエッチングが行われることによって形成される。なお、段差部２２は、ステップＳ１１０において第１のｐ型半導体領域３１が形成された後であって、ステップＳ１２０において第２のｐ型半導体領域４２が形成される前に形成されてもよい。

【0059】

段差部２２が形成された後、第１の電極５と、第２の電極６と、が形成される（図２，ステップＳ１３０）。ステップＳ１３０では、電極が形成された後、各電極が接する半導体層又は半導体領域とのオーム性接触を得るための熱処理が行われる。なお、熱処理は、各電極に対して同時に行われてもよく、例えば各電極に対して別々に行われてもよい。これらの工程を経て、図１に示す半導体装置１００が完成する。なお、上記工程の順序は、半導体装置の構成によって、入れ替えることが可能である。また、上記工程の一部は、半導体装置の構成によって、繰り返されてもよい。例えば、半導体装置の構成によっては、ステップＳ１２０が行われた後、ステップＳ１１０が再度行われ、次に、ステップＳ１２０が行われて、最後にステップＳ１３０が行われてもよい。

【0060】

以下、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１におけるアクセプタのシート濃度を、０．８×１０^１３ｃｍ^−２以上とした根拠と、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸に沿った距離が０．０８（μｍ）以上であることが好ましい根拠と、について説明する。

【0061】

図６は、定格電圧と、ｎ層（ドリフト層）側の濃度と、ｐ層側に広がる空乏層内部の電荷のシート濃度と、の関係を示す図である。上述の半導体装置１００を用いて説明すると、ｎ層側とは、ｐｎ接合界面２３から第１のｎ型半導体層２側である。また、ｐ層側とは、ｐｎ接合界面２３から、第１のｐ型半導体領域３１及び第２のｐ型半導体領域４２からなるｐ型半導体領域側である。空乏層内部の電荷とは、ｐ層側（ｐ型半導体領域側）の空間電荷である。一般的に、半導体装置におけるｐｎ接合部分に電圧が印加された場合、空乏層の広がりは、ｎ層側（ドリフト層）の濃度と印加される電圧と、によって変化する。

【0062】

図６には、ドリフト層の濃度が、５×１０^１５ｃｍ^-３、１×１０^１６ｃｍ^-３及び２×１０^１６ｃｍ^-３であるそれぞれの半導体装置に、０．６（ｋＶ）、１．２（ｋＶ）、２（ｋＶ）及び３（ｋＶ）のそれぞれの定格電圧が印加された場合における、シート濃度が示されている。図６より、ドリフト層の濃度が１×１０^１６ｃｍ^-３であり、定格電圧が０．６（ｋＶ）である場合には、シート濃度は０．８×１０^１３ｃｍ^−２である。また、ドリフト層の濃度が５×１０^１５ｃｍ^−３であり、定格電圧が１．２（ｋＶ）である場合には、シート濃度は０．８×１０^１３ｃｍ^−２である。すなわち、半導体装置におけるシート濃度が０．８×１０^１３ｃｍ^−３以上であれば、定格電圧が０．６（ｋＶ）〜１．２（ｋＶ）級のアプリケーションに半導体装置が用いられる場合において、ｐｎ接合界面２３の空乏層が第２のｐ型半導体領域４２まで広がることを抑制することができ、ｐ型領域における空乏層内に深い準位を形成しうるドナー不純物となり得る元素が存在しないようにすることができる。

【0063】

ｐ型領域における空乏層内に深い準位を形成しうるドナー不純物となり得る元素が存在すると、半導体装置に順バイアスが印加された場合には再結合電流が流れ、逆バイアスが印加された場合には生成電流が流れ、これらの電流がリーク電流として寄与する。しかし、本実施形態の半導体装置１００では、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１におけるアクセプタのシート濃度が０．８×１０^１３ｃｍ^−２以上であるため、このようなリーク電流の発生が抑制される。

【0064】

また、図６より、定格電圧が２（ｋＶ）である場合には、シート濃度は１．１×１０^１３ｃｍ^−２〜２．０×１０^１３ｃｍ^−２である。そのため、半導体装置におけるシート濃度が１．１×１０^１３ｃｍ^−２以上であれば、ｐｎ接合界面２３の空乏層が第２のｐ型半導体領域４２まで広がることをより抑制することができ、リーク電流の発生をより抑制することができる。また、図６より、シート濃度が２．０×１０^１３ｃｍ^−２以上であれば、定格電圧がいずれの値であっても、ｐｎ接合界面２３の空乏層が第２のｐ型半導体領域４２まで広がることをいっそう抑制することができる。なお、シート濃度が３．０×１０^１３ｃｍ^−２以上であれば、定格電圧がいずれの値であっても、ｐｎ接合界面２３の空乏層が第２のｐ型半導体領域４２まで広がることをよりいっそう抑制することができる。

【0065】

図７は、定格電圧と、ドリフト層（ｎ層）側の濃度と、ｐ層側の空乏層の広がりと、の関係を示す図である。ｐ層側の空乏層の広がりとは、ｐｎ接合界面２３からｐ層側へ向かう、Ｚ軸に沿った空乏層の距離（μｍ）である。図７に示す空乏層の距離は、ｐ層側のアクセプタ濃度が１×１０^１８ｃｍ^-３の場合における距離である。

【0066】

図７には、ドリフト層の濃度が、５×１０^１５ｃｍ^-３、１×１０^１６ｃｍ^-３及び２×１０^１６ｃｍ^-３であるそれぞれの半導体装置に、０．６（ｋＶ）、１．２（ｋＶ）、２（ｋＶ）及び３（ｋＶ）のそれぞれの定格電圧が印加された場合における、ｐ層側の空乏層の距離が示されている。図７より、ドリフト層の濃度が１×１０^１６ｃｍ^-３であり、定格電圧が０．６（ｋＶ）である場合には、空乏層の距離は０．０８（μｍ）である。また、ドリフト層の濃度が５×１０^１５ｃｍ^-３であり、定格電圧が１．２（ｋＶ）である場合には、空乏層の距離は０．０８（μｍ）である。すなわち、半導体装置１００では、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸に沿った距離が０．０８（μｍ）以上であれば、空乏層が、ｎ型不純物を含む第２のｐ型半導体領域４２まで広がることを抑制することができ、ｐ型領域における空乏層内に深い準位を形成しうるドナー不純物となり得る元素が存在しないようにすることができる。

【0067】

また、図７より、ドリフト層の濃度が５×１０^１５ｃｍ^-３であり、定格電圧が２（ｋＶ）である場合には、空乏層の距離は０．１１（μｍ）である。すなわち、半導体装置１００では、第２のｐ型半導体領域４２と第１のｎ型半導体層２とのＺ軸に沿った距離が、０．１１（μｍ）以上であれば、ｐｎ接合界面２３の空乏層が第２のｐ型半導体領域４２まで広がることをより抑制することができ、リーク電流の発生をより抑制することができる。また、第２のｐ型半導体領域４２と第１のｎ型半導体層２とのＺ軸に沿った距離が、０．２１（μｍ）以上であれば、定格電圧がいずれの値であっても、ｐｎ接合界面２３の空乏層が第２のｐ型半導体領域４２まで広がることを抑制することができる。なお、シート濃度が３．０×１０^１３ｃｍ^−２以上であれば、定格電圧がいずれの値であっても、ｐｎ接合界面２３の空乏層が第２のｐ型半導体領域４２まで広がることをよりいっそう抑制することができる。

【0068】

なお、本実施形態の半導体装置１００のｐｎ接合界面２３の空乏層におけるドナー不純物（Ｏ）を、二次イオン質量分析計（ＳＩＭＳ：Secondary Ion-microprobe Mass Spectrometer）により測定したところ、ｐ型領域においてドナー不純物となる酸素（Ｏ）は検出されなかった。

【0069】

Ａ１−３．効果：
効果１：
以上で説明した第１実施形態の半導体装置１００によれば、第２のｐ型半導体領域４２はｎ型不純物を含むため、第２のｐ型半導体領域４２のホール濃度を高めることができる。また、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。そのため、本実施形態の第１のｐ型半導体領域３１と同程度のアクセプタ濃度が得られるように、上述の製造方法の第１のｐ型半導体領域３１を形成する工程（図２，ステップＳ１１０）及び第２のｐ型半導体領域４２を形成する工程（図２、ステップＳ１２０）に代えて、第１のｎ型半導体層２の上面に、ｐ型不純物であるマグネシウム（Ｍｇ）とｎ型不純物である酸素（Ｏ）とをイオン注入することによって、ｎ型不純物を含むｐ型半導体層を形成した半導体装置と異なり、半導体装置に順バイアス又は逆バイアスが印加された場合において、第１のｎ型半導体層２と第１のｐ型半導体領域３１とのｐｎ接合界面２３の空乏層が第２のｐ型半導体領域４２まで広がることを抑制することができ、ｐ型半導体からなるｐ型領域における空乏層内にｎ型不純物が存在することによってリーク電流が発生することを抑制することができる。そのため、電力用半導体に適した半導体装置を提供することができる。

【0070】

効果２：
また、第２のｐ型半導体領域４２には第１の電極５が接するため、コンタクト形成領域において高いアクセプタ濃度を実現することができ、第２のｐ型半導体領域４２と第１の電極５との接触抵抗を低減させることができる。

【0071】

効果３：
本実施形態の半導体装置１００の製造方法によれば、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるように、第１のｐ型半導体領域３１の少なくとも一部にｎ型不純物（Ｏ）をイオン注入することによって、第２のｐ型半導体領域４２を形成することができる。そのため、ｐ型領域における空乏層内にｎ型不純物が存在しないようにすることができるので、ｐ型領域における空乏層内にｎ型不純物が存在することによってリーク電流が発生することを抑制することができる。そのため、電力用半導体に適した半導体装置を提供することができる。

【0072】

効果４：
また、本実施形態の半導体装置１００の製造方法によれば、結晶成長によって第１のｐ型半導体領域３１を成長させるので、ｐ型領域における空乏層内にドナー不純物となり得る元素をより存在しないようにすることができ、リーク電流が発生することをより抑制することができる。

【0073】

効果５：
また、本実施形態の半導体装置１００の製造方法によれば、結晶成長によって形成された第１のｐ型半導体領域３１に対して、ｎ型不純物（Ｏ）を注入することによって第２のｐ型半導体領域４２を形成することができるので、第１のｐ型半導体領域３１をイオン注入によって形成する場合と比較して、半導体装置１００の製造におけるイオン注入の工程数を削減することができる。

【0074】

効果６：
また、第１のｐ型半導体領域３１は結晶成長によって形成され、その後、第１のｐ型半導体領域３１の第２のｐ型半導体領域４２が形成される領域に対してｎ型不純物を注入することによって第２のｐ型半導体領域４２が形成される。そのため、イオン注入によって注入された不純物を活性化するための熱処理において、ｐ型不純物（マグネシウム（Ｍｇ））の影響を考慮しなくともよいため、熱処理における自由度を高めることができ、より適切な熱処理を行うことができる。

【0075】

Ａ２．第１実施形態の変形例１：
図８は、第１実施形態の変形例１における半導体装置１０１を示す図である。半導体装置１０１は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域３１、３２と、第２のｐ型半導体領域４２と、アノード電極である第１の電極５と、カソード電極である第２の電極６と、段差部２２と、を備える。

【0076】

第１のｐ型半導体領域３１は第１のｎ型半導体層２の上面に接する。第１のｐ型半導体領域３２は、第１のｐ型半導体領域３１の上面に接する。第１のｐ型半導体領域３１、３２は、ＭＯＣＶＤ法によって形成されている。第１のｐ型半導体領域３１、３２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域３１に含まれるマグネシウム（Ｍｇ）の平均濃度は約１×１０^１８ｃｍ^-３であり、第１のｐ型半導体領域３２に含まれるマグネシウム（Ｍｇ）の平均濃度は約１×１０^１９ｃｍ^-３である。第１のｐ型半導体領域３２のＺ軸方向に沿った厚さは、約０．４５μｍ（マイクロメートル）であり、第２のｐ型半導体領域４２の上面から第１のｐ型半導体領域３２の下面までのＺ軸方向に沿った距離は、約０．１５μｍ（マイクロメートル）である。

【0077】

第２のｐ型半導体領域４２は、第１のｐ型半導体領域３２の上面に接する。第２のｐ型半導体領域４２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第２のｐ型半導体領域４２に含まれるマグネシウム（Ｍｇ）の平均濃度は、１×１０^１９ｃｍ^-３である。また、第２のｐ型半導体領域４２は、酸素（Ｏ）をｎ型不純物として含む。第２のｐ型半導体領域４２に含まれる酸素（Ｏ）の平均濃度は、１×１０^１９ｃｍ^-３である。第２のｐ型半導体領域４２の上面から下面までのＺ軸方向に沿った厚さは、約０．１μｍ（マイクロメートル）である。

【0078】

図８には、ｐｎ接合界面２３が示されている。ｐｎ接合界面２３は、第１のｎ型半導体層２と、第１のｐ型半導体領域３１、３２及び第２のｐ型半導体領域４２からなるｐ型半導体領域と、の接合部である。ｐｎ接合界面２３は、ｎ型半導体である第１のｎ型半導体層２とｐ型半導体である第１のｐ型半導体領域３１との界面でもある。本変形例においても、上述の第１実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１、３２におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）以上である。本変形例における半導体装置１０１のその他の構成は、上述の第１実施形態における半導体装置１００と同様であるため説明を省略する。

【0079】

半導体装置１０１の製造では、上述の半導体装置１００の製造方法における第１のｐ型半導体領域３１を形成する工程（図２，ステップＳ１１０）においてＭＯＣＶＤ法によって１層からなる第１のｐ型半導体領域３１が形成されたのに代えて、ＭＯＣＶＤ法によって第１のｐ型半導体領域３１と、第１のｐ型半導体領域３１よりもアクセプタ濃度の高い第１のｐ型半導体領域３２との２層が積層される。具体的には、第１のｎ型半導体層２の上面に、ＭＯＣＶＤ法によって、Ｚ軸方向に沿った厚さが約０．４５μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均能度が１×１０^１８ｃｍ^-３である第１のｐ型半導体領域３１が形成される。続いて、第１のｐ型半導体領域３１の上面の全面にわたって、ＭＯＣＶＤ法によって、Ｚ軸方向に沿った厚さが約０．１５μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均能度が１×１０^１９ｃｍ^-３である第１のｐ型半導体領域３２が形成される。

【0080】

本変形例における第２のｐ型半導体領域４２は、第１のｐ型半導体領域３２の上面から−Ｚ軸方向に０．１μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約１×１０^１９ｃｍ^-３となるように、第１実施形態と同様にイオン注入が行われることによって形成される。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域３２に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、１．３×１０^１４ｃｍ^-２である（図２、ステップＳ１２０）。なお、ステップＳ１１０及びステップＳ１２０では、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるようにイオン注入を行うことによって、第２のｐ型半導体領域４２が形成される。また、ステップＳ１１０及びステップＳ１２０では、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離が、０．０８μｍ以上となるように、第２のｐ型半導体領域４２が形成される。本変形例における半導体装置１０１のその他の製造方法は、上述の第１の実施形態における半導体装置１００の製造方法と同様であるため説明を省略する。

【0081】

以上のような半導体装置１０１によれば、上述の第１実施形態と同様の効果を奏する。

【0082】

また、本変形例によれば、第２のｐ型半導体領域４２は、比較的アクセプタ濃度が高い第１のｐ型半導体領域３２にｎ型不純物がイオン注入されることによって形成されるため、第２のｐ型半導体領域４２におけるアクセプタ濃度をより高めることができる。

【0083】

Ａ３．第１実施形態の変形例２：
図９は、第１実施形態の変形例２における半導体装置１０２を示す図である。半導体装置１０２は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域３１、３２と、第２のｐ型半導体領域４２と、アノード電極である第１の電極５と、カソード電極である第２の電極６と、段差部２２と、を備える。本変形例の半導体装置１０２と、上述の第１実施形態の変形例２における半導体装置１０１とが異なる主な点は、第２のｐ型半導体領域４２の下面が、第１のｐ型半導体領域３２の下面よりも−Ｚ方向に位置している点である。

【0084】

本変形例では、第２のｐ型半導体領域４２の上面から下面までのＺ軸方向に沿った厚さは、０．１５μｍ（マイクロメートル）よりも大きい。本変形例において、上述の第１実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）以上である。本変形例における半導体装置１０２のその他の構成は、上述の第１実施形態の変形例１における半導体装置１０１と同様であるため説明を省略する。

【0085】

半導体装置１０２の製造では、第２のｐ型半導体領域４２は、第１のｐ型半導体領域３２の上面から−Ｚ軸方向に０．１５μｍ（マイクロメートル）を超え、かつ、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離が、０．０８μｍ（マイクロメートル）以上となる深さまでの酸素（Ｏ）の平均濃度が、約１×１０^１９ｃｍ^-３となるように、イオン注入が行われることによって形成される（図２、ステップＳ１２０）。すなわち、第１のｐ型半導体領域３２の上面から、第１のｐ型半導体領域３１に至るまで、ｎ型不純物が注入される。なお、本変形例においても、上述の第１実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるようにイオン注入を行うことによって、第２のｐ型半導体領域４２が形成される。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離が、０．０８μｍ以上となるように、第２のｐ型半導体領域４２が形成される。本変形例における半導体装置１０２のその他の製造方法は、上述の第１実施形態の変形例１における半導体装置１０１と同様であるため説明を省略する。

【0086】

以上のような半導体装置１０２によれば、上述の第１実施形態の変形例１と同様の効果を奏する。

【0087】

Ａ４．第１実施形態の変形例３：
図１０は、第１実施形態の変形例３における半導体装置１０３を示す図である。半導体装置１０２は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域３１、４１と、第２のｐ型半導体領域４２と、アノード電極である第１の電極５と、カソード電極である第２の電極６と、段差部２２と、を備える。

【0088】

第１のｐ型半導体領域４１は、第１のｐ型半導体領域３１の上面に接する。第１のｐ型半導体領域４１は、ｐ型不純物がイオン注入されることによって形成されている。本変形例では、第１のｐ型半導体領域４１は、窒化ガリウム（ＧａＮ）から主に形成されている。本変形例では第１のｐ型半導体領域４１は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域４１に含まれるマグネシウム（Ｍｇ）の平均濃度は、約１×１０^１９ｃｍ^-３であり、第２のｐ型半導体領域４２の上面から第１のｐ型半導体領域４１の下面までのＺ軸方向に沿った距離は、約０．１５μｍ（マイクロメートル）である。

【0089】

本変形例における第２のｐ型半導体領域４２は、第１のｐ型半導体領域４１の上面に接する。本変形例では、第２のｐ型半導体領域４２に含まれるマグネシウム（Ｍｇ）の平均濃度は、１×１０^１９ｃｍ^-３である。また、第２のｐ型半導体領域４２に含まれる酸素（Ｏ）の平均濃度は、１×１０^１９ｃｍ^-３である。

【0090】

本変形例においても、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１、４１におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）以上である。本変形例における半導体装置１０３のその他の構成は、上述の第１実施形態における半導体装置１００と同様であるため説明を省略する。

【0091】

本変形例では、第１のｐ型半導体領域を形成する工程（図２、ステップＳ１１０）において、上述の第１実施形態と同様に、ＭＯＣＶＤ法によって第１のｐ型半導体領域３１が形成されるのに加え、さらにイオン注入法によって第１のｐ型半導体領域４１が形成される。具体的には、第１のｐ型半導体領域４１が形成される領域を除く第１のｐ型半導体領域３１上に、フォトレジストを用いてパターンが形成される。パターンが形成された第１のｐ型半導体領域３１の上面から−Ｚ軸方向に０．１５μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約１×１０^１９ｃｍ^-３となるように、イオン注入が行われる。マグネシウム（Ｍｇ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域３１に対し、複数回にわけて注入される。マグネシウム（Ｍｇ）イオンの全ドーズ量は、２．０×１０^１４ｃｍ^-２である。以上のようにして、第１のｐ型半導体領域４１が形成される。

【0092】

次に、第２のｐ型半導体領域４２が形成される領域を除く第１のｐ型半導体領域４１上に、フォトレジストを用いてパターンが形成される。なお、第２のｐ型半導体領域４２を形成するためのパターンとして、第１のｐ型半導体領域４１を形成するために用いられたパターンが用いられてもよい。第１のｐ型半導体領域４１の上面から−Ｚ軸方向に０．１０μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約１×１０^１９ｃｍ^-３となるように、第１実施形態と同様にイオン注入が行われることによって、第２のｐ型半導体領域４２が形成される。酸素（Ｏ）イオンの全ドーズ量は、１．３×１０^１４ｃｍ^-２である（図２、ステップＳ１２０）。なお、本変形例においても、上述の第１実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるようにイオン注入を行うことによって、第２のｐ型半導体領域４２が形成される。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離が、０．０８μｍ以上となるように、第２のｐ型半導体領域４２が形成される。本変形例における半導体装置１０３のその他の製造方法は、上述の第１実施形態における半導体装置１００と同様であるため説明を省略する。

【0093】

以上のような半導体装置１０３によれば、上述の第１実施形態と同様の効果を奏する。

【0094】

また、本変形例によれば、第２のｐ型半導体領域４２は、比較的アクセプタ濃度が高い第１のｐ型半導体領域４１にｎ型不純物がイオン注入されることによって形成されるため、第２のｐ型半導体領域４２におけるアクセプタ濃度をより高めることができる。

【0095】

Ａ５．第１実施形態の変形例４：
図１１は、第１実施形態の変形例４における半導体装置１０４を示す図である。半導体装置１０４は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域３と、第２のｐ型半導体領域４２と、アノード電極である第１の電極５と、カソード電極である第２の電極６と、段差部２２と、を備える。本変形例における第１のｐ型半導体領域３は、イオン注入によって形成されている。本変形例においても、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）以上である。本変形例における半導体装置１０４のその他の構成は、上述の第１実施形態における半導体装置１００と同様であるため説明を省略する。

【0096】

半導体装置１０４の製造では、上述の半導体装置１００の製造方法における、基板１と第１のｎ型半導体層２とが積層された積層体１００ａが用意される工程（図２、ステップＳ１００）において、ＭＯＣＶＤ法によって、基板１上に、約１０．６μｍ（マイクロメートル）の厚さの第１のｎ型半導体層２が形成される。

【0097】

次に、第１のｎ型半導体層２の上面から−Ｚ軸方向に０．６μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約１×１０^１８ｃｍ^-３となるように、第１のｎ型半導体層２の上面の全面に対してマグネシウム（Ｍｇ）イオンが注入される。マグネシウム（Ｍｇ）イオンは、イオン注入の加速電圧を異ならせて、第１のｎ型半導体層２に対し、複数回にわけて注入される。マグネシウム（Ｍｇ）イオンの全ドーズ量は、８．０×１０^１３ｃｍ^-２である。このようにして、第１のｎ型半導体層２の上面の全面に第１のｐ型半導体領域３が形成される。本変形例における半導体装置１０４のその他の製造方法は、上述の第１実施形態における半導体装置１００の製造方法と同様であるため説明を省略する。

【0098】

なお、本変形例の半導体装置１０４においても、ｐｎ接合界面２３の空乏層におけるドナー不純物（Ｏ）をＳＩＭＳによって測定したところ、ドナー不純物（Ｏ）は検出されなかった。本変形例における第１のｐ型半導体領域３は、ｎ型不純物を含む第１のｎ型半導体層２にイオン注入することによって形成されるものの、第１のｎ型半導体層２に含まれるシリコン（Ｓｉ）の平均濃度は、１×１０^１６ｃｍ^−３であり、形成された第１のｐ型半導体領域３に含まれるシリコン（Ｓｉ）の濃度が、マグネシウム（Ｍｇ）の濃度に比べて非常に低いため、このドナー不純物（Ｓｉ）は、チャネル移動度には影響を与えない。

【0099】

以上のような半導体装置１０４によれば、上述の第１実施形態の効果１〜３と同様の効果を奏する。

【0100】

Ａ６．第１実施形態の変形例５：
図１２は、第1実施形態の変形例５における半導体装置１０５を示す図である。半導体装置１０５は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域３、４１と、第２のｐ型半導体領域４２と、アノード電極である第１の電極５と、カソード電極である第２の電極６と、段差部２２と、を備える。本変形例における第１のｐ型半導体領域４１は、イオン注入によって形成されている。本変形例においても、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３、４１におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）以上である。本変形例における半導体装置１０５のその他の構成は、上述の第１実施形態の変形例４における半導体装置１０４と同様であるため説明を省略する。

【0101】

半導体装置１０５の製造では、上述の第１実施形態の変形例４における半導体装置１０４と同様に、基板１上に、約１０．６μｍ（マイクロメートル）の厚さの第１のｎ型半導体層２が形成される（図２、ステップＳ１００）。

【0102】

次に、第１のｐ型半導体領域３、４１を形成する工程（図２、ステップＳ１１０）において、上述の第１実施形態の変形例４と同様に、イオン注入によって第１のｐ型半導体領域３が形成されるのに加え、さらに第１のｐ型半導体領域４１が形成される。具体的には、上述の第１実施形態の変形例３と同様に、第１のｐ型半導体領域４１が形成される領域を除く第１のｐ型半導体領域３上に、フォトレジストを用いてパターンが形成される。パターンが形成された第１のｐ型半導体領域３の上面から−Ｚ軸方向に０．１５μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約１×１０^１９ｃｍ^-３となるように、イオン注入が行われる。マグネシウム（Ｍｇ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域３に対し、複数回にわけて注入される。マグネシウム（Ｍｇ）イオンの全ドーズ量は、２．０×１０^１４ｃｍ^-２である。以上のようにして、第１のｐ型半導体領域４１が形成される。本変形例における半導体装置１０５のその他の製造方法は、上述の第１実施形態と同様であるため説明を省略する。

【0103】

以上のような半導体装置１０５によれば、上述の第１実施形態の効果１〜３と同様の効果を奏する。

【0104】

また、本変形例によれば、第２のｐ型半導体領域４２は、比較的アクセプタ濃度が高い第１のｐ型半導体領域４１にｎ型不純物がイオン注入されることによって形成されるため、第２のｐ型半導体領域４２におけるアクセプタ濃度をより高めることができる。

【0105】

Ｂ１．第２実施形態：
Ｂ１―１．半導体装置の構成：
図１３は、第２実施形態における半導体装置１０６を示す図である。半導体装置１０６は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１０６は、縦型のＰＩＮダイオード（P-Intrinsic-N Diode）である。

【0106】

半導体装置１０６は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域３、４１と、第２のｐ型半導体領域４２と、アノード電極である第１の電極５と、カソード電極である第２の電極６と、を備える。本実施形態の半導体装置１０６と、第１実施形態の半導体装置１００とが異なる主な点は、半導体装置１００が段差部２２を備えていたのに対し、本実施形態の半導体装置１０６は段差部２２を備えていない点である。また、半導体装置１００では、第２のｐ型半導体領域４２が、半導体装置１００の面方向における中心部に位置していたのに対し、本実施形態における半導体装置１０６では、第２のｐ型半導体領域４２が、半導体装置１０６の中心部に加えて周辺部Ｓに位置する点である。なお、周辺部Ｓとは、第１の電極５から離れた領域であり、第１の電極５の外側の領域である。具体的には、図１３に示す半導体装置１０６においては、第１の電極５の−Ｘ軸方向における端部５ｔからさらに−Ｘ軸方向へ離れた領域と、第１の電極５の＋Ｘ軸方向における端部５ｔからさらに＋Ｘ軸方向へ離れた領域である。

【0107】

第１のｎ型半導体層２は、基板１の厚み方向において、基板１と第１の電極５との間に位置する。第１のｎ型半導体層２のＺ軸方向に沿った厚さは、約１０．６μｍ（マイクロメートル）である。

【0108】

第１のｐ型半導体領域３は、基板１の厚み方向において、第１のｎ型半導体層２と第１の電極５との間に位置する。本実施形態では、第１のｐ型半導体領域３は、第１のｎ型半導体層２の上面に接する。また、第１のｐ型半導体領域３は、面方向において、半導体装置１０６の中心部と、周辺部Ｓと、に位置する。本実施形態では、第１のｐ型半導体領域３は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｐ型半導体領域３は、ｐ型不純物を含むｐ型半導体からなる領域である。本実施形態では、第１のｐ型半導体領域３は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域３に含まれるマグネシウム（Ｍｇ）の平均濃度は、約１×１０^１８ｃｍ^-３であり、第１のｐ型半導体領域３１の下面までのＺ軸方向に沿った厚さは、約０．６μｍ（マイクロメートル）である。本実施形態では、第１のｐ型半導体領域３は、イオン注入によって形成されている。

【0109】

第１のｐ型半導体領域４１は、基板１の厚み方向において、第１のｎ型半導体層２と第１の電極５との間に位置する。本実施形態では、第１のｐ型半導体領域４１は、第１のｐ型半導体領域３の上面に接する。また、第１のｐ型半導体領域４１は、面方向において、半導体装置１０６の中心部と、周辺部Ｓと、に位置する。本実施形態では、第１のｐ型半導体領域４１は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｐ型半導体領域４１は、ｐ型不純物を含むｐ型半導体からなる領域である。本実施形態では、第１のｐ型半導体領域４１は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域４１、４１ｐに含まれるマグネシウム（Ｍｇ）の平均濃度は、約１×１０^１９ｃｍ^-３であり、第２のｐ型半導体領域４２の上面から第１のｐ型半導体領域４１の下面までのＺ軸方向に沿った距離は、約０．１５μｍ（マイクロメートル）である。本実施形態では、第１のｐ型半導体領域４１は、イオン注入によって形成されている。

【0110】

第２のｐ型半導体領域４２は、基板１の厚み方向において、第１のｐ型半導体領域４１と第１の電極５との間に位置する。本実施形態では、第２のｐ型半導体領域４２は、第１のｐ型半導体領域４１の上面に接する。また、本実施形態では、第２のｐ型半導体領域４２は、面方向において、第１のｎ型半導体層２内に位置する。第２のｐ型半導体領域４２は、面方向において、半導体装置１０６の中心部と、周辺部Ｓと、に位置する。中心部における第２のｐ型半導体領域４２は、第１の電極５の下面の全面に接している。中心部における第２のｐ型半導体領域４２の面方向における幅は、第１の電極５の幅よりも大きい。本実施形態では、第２のｐ型半導体領域４２は、窒化ガリウム（ＧａＮ）から主に形成されている。第２のｐ型半導体領域４２は、ｐ型不純物と、ｎ型不純物と、を含んでおり、ｐ型の特性を有するｐ型半導体からなる領域である。第２のｐ型半導体領域４２は、第１のｐ型半導体領域４１にｎ型不純物をイオン注入することによって形成されている。本実施形態では、第２のｐ型半導体領域４２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第２のｐ型半導体領域４２に含まれるマグネシウム（Ｍｇ）の平均濃度は、１×１０^１９ｃｍ^-３である。また、本実施形態では、第２のｐ型半導体領域４２は、酸素（Ｏ）をｎ型不純物として含む。第２のｐ型半導体領域４２に含まれる酸素（Ｏ）の平均濃度は、１×１０^１９ｃｍ^-３である。本実施形態では、第２のｐ型半導体領域４２の上面から下面までのＺ軸方向に沿った厚さは、約０．１μｍ（マイクロメートル）である。

【0111】

周辺部Ｓに位置する第１のｐ型半導体領域４１と第２のｐ型半導体領域４２とは、半導体装置１０６を他の半導体装置から分離する素子分離構造でもある。なお、図１３に示す半導体装置１０６では、各周辺部Ｓには、第１のｐ型半導体領域４１と第２のｐ型半導体領域４２と、からなる１つのｐ型半導体領域が位置しているが、他の実施形態では、このｐ型半導体領域は、周辺部Ｓに複数位置していてもよい。周辺部Ｓに位置する第１のｐ型半導体領域４１と第２のｐ型半導体領域４２とを、「電界緩和領域」とも呼ぶ。

【0112】

図１３には、ｐｎ接合界面２３が示されている。ｐｎ接合界面２３は、第１のｎ型半導体層２と、第１のｐ型半導体領域３、４１及び第２のｐ型半導体領域４２とからなるｐ型半導体領域と、の接合部である。ｐｎ接合界面２３は、ｎ型半導体である第１のｎ型半導体層２とｐ型半導体である第１のｐ型半導体領域３との界面でもある。本実施形態において、ｐｎ接合界面２３は、ＸＹ平面と平行である。本実施形態においても、上述の第１実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３、４１におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）以上である。本実施形態における半導体装置１０６のその他の構成は、上述の第１実施形態における半導体装置１００と同様であるため説明を省略する。

【0113】

Ｂ１−２．半導体装置の製造方法：
半導体装置１０６の製造では、上述の第１実施形態と同様に、基板１と第１のｎ型半導体層２とが積層された積層体１００ａが用意される（図２、ステップＳ１００）。第１のｎ型半導体層２は、ＭＯＣＶＤ法によって基板１上に形成される。第１のｎ型半導体層２の厚さは、約１０．６μｍ（マイクロメートル）である。

【0114】

次に、第１のｐ型半導体領域３が形成される。第１のｐ型半導体領域３が形成される領域を除く第１のｎ型半導体層２上に、フォトレジストを用いてパターンが形成される。パターンが形成された第１のｎ型半導体層２の上面から−Ｚ軸方向に０．６μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約１×１０^１８ｃｍ^-３となるように、イオン注入が行われる。マグネシウム（Ｍｇ）イオンは、イオン注入の加速電圧を異ならせて、第１のｎ型半導体層２に対し、複数回にわけて注入される。マグネシウム（Ｍｇ）イオンの全ドーズ量は、８．０×１０^１３ｃｍ^-２である。以上のようにして、第１のｐ型半導体領域３が形成される（図２、ステップＳ１１０）。

【0115】

次に、第１のｐ型半導体領域４１が形成される（図２、ステップＳ１１０）。本工程では、第１のｐ型半導体領域４１が形成される領域上を除く領域の第１のｐ型半導体領域３上に、フォトレジストを用いてパターンが形成される。パターンとして、半導体装置１０６における周辺部Ｓと、半導体装置１０６の中心部と、に第１のｐ型半導体領域４１及び第２のｐ型半導体領域４２が位置するように形成されたパターンが用いられる。なお、パターンとして、第１のｐ型半導体領域３を形成する際に用いたパターンが用いられてもよい。次に、パターンをマスクとして用いて、第１のｐ型半導体領域３上にｐ型不純物がイオン注入される。本実施形態では、イオン注入されるｐ型不純物として、マグネシウム（Ｍｇ）イオンが用いられる。本実施形態では、第１のｐ型半導体領域３の上面から−Ｚ軸方向に０．１５μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約１×１０^１９ｃｍ^-３となるように、イオン注入が行われる。マグネシウム（Ｍｇ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域３に対し、複数回にわけて注入される。マグネシウム（Ｍｇ）イオンの全ドーズ量は、２．０×１０^１４ｃｍ^-２である。

【0116】

次に、第２のｐ型半導体領域４２が形成される（図２、ステップＳ１２０）。本工程においても、上述の第１実施形態において第２のｐ型半導体領域４２が形成されたのと同様の方法により、第２のｐ型半導体領域４２が形成される。具体的には、第２のｐ型半導体領域４２が形成される領域上を除く領域上に、フォトレジストを用いてパターンが形成される。次に、パターンをマスクとして用いて、ｎ型不純物がイオン注入される。本実施形態では、イオン注入されるｎ型不純物として、酸素（Ｏ）イオンが用いられる。本実施形態では、第１のｐ型半導体領域４１の上面から−Ｚ軸方向に０．１μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約１×１０^１９ｃｍ^-３となるように、第１実施形態と同様にイオン注入が行われることによって、第２のｐ型半導体領域４２が形成される。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域４１に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、１．３×１０^１４ｃｍ^-２である。イオン注入の後には、パターンが除去される。第１のｐ型半導体領域３、４１及び第２のｐ型半導体領域４２が形成された後に、不純物を活性化させるための熱処理が行われる。なお、不純物を活性化させるための熱処理は、各不純物（マグネシウム（Ｍｇ）、酸素（Ｏ））に対して別々に行われてもよく、マグネシウム（Ｍｇ）と酸素（Ｏ）と、に分けて行われてもよい。本実施形態では、以上のようにして、半導体装置１０６の中心部における第２のｐ型半導体領域４２に加え、周辺部Ｓにおける第２のｐ型半導体領域４２が形成される。なお、本実施形態においても、上述の第１実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３，４１におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるようにイオン注入を行うことによって、第２のｐ型半導体領域４２が形成される。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離が、０．０８μｍ以上となるように、第２のｐ型半導体領域４２が形成される。本実施形態における半導体装置１０６のその他の製造方法は、上述の第１の実施形態における半導体装置１００の製造方法と同様であるため説明を省略する。

【0117】

Ｂ１−３．効果：
以上のような半導体装置１０６によれば、第１実施形態の効果１〜３と同様の効果を奏する。

【0118】

また、本実施形態の半導体装置１０６によれば、周辺部Ｓにおける第１のｐ型半導体領域４１及び第２のｐ型半導体領域４２を素子分離構造として用いることができる。周辺部Ｓにおける第１のｐ型半導体領域４１及び第２のｐ型半導体領域４２は、中心部における第１のｐ型半導体領域４１及び第２のｐ型半導体領域４２と同時に形成される（図２ステップＳ１１０、ステップＳ１２０）。そのため、上述の第１実施形態の半導体装置１０６における段差部２２のような、素子分離構造を形成する工程を、削減することができる。

【0119】

さらに、半導体装置１０６は、周辺部Ｓにおいて、ホール濃度の高い第２のｐ型半導体領域４２を備えるため、半導体装置１０６の周辺部Ｓ、すなわち、終端部における電界の集中を緩和することができる。そのため、例えば、フィールドプレート構造などの他の電界緩和構造を用いることなく、終端部の電界の集中を緩和することができる。なお、他の実施形態では、周辺部Ｓにおける第１のｐ型半導体領域４１及び第２のｐ型半導体領域４２に加えて、他の電界緩和構造が用いられてもよい。例えば、半導体装置１０６は、段差部２２を備えることとし、段差部２２に第１のｐ型半導体領域４１及び第２のｐ型半導体領域４２を備えることとしてもよいし、フィールドプレート構造をさらに備えることとしてもよい。

【0120】

Ｂ２．第２実施形態の変形例１：
図１４は、第２実施形態の変形例１における半導体装置１０７を示す図である。半導体装置１０７は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域４１と、第２のｐ型半導体領域４２と、アノード電極である第１の電極５と、カソード電極である第２の電極６と、を備える。本実施形態の半導体装置１０７と第２実施形態の半導体装置１０６とが異なる点は、半導体装置１０７が第１のｐ型半導体領域３を備えていない点である。

【0121】

第１のｐ型半導体領域４１は、基板１の厚み方向において、第１のｎ型半導体層２と第１の電極５との間に位置する。本実施形態では、第１のｐ型半導体領域４１は、第１のｎ型半導体層２の上面に接する。また、第１のｐ型半導体領域４１は、面方向において、半導体装置１０６の中心部と、周辺部Ｓと、に位置する。本実施形態では、第１のｐ型半導体領域４１は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｐ型半導体領域４１は、ｐ型不純物を含むｐ型半導体からなる領域である。本実施形態では、第１のｐ型半導体領域４１は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域４１に含まれるマグネシウム（Ｍｇ）の平均濃度は、約１×１０^１９ｃｍ^-３であり、第２のｐ型半導体領域４２の上面から第１のｐ型半導体領域４１の下面までのＺ軸方向に沿った距離は、約０．１５μｍ（マイクロメートル）である。本実施形態では、第１のｐ型半導体領域４１は、イオン注入によって形成されている。

【0122】

第２のｐ型半導体領域４２は、第１のｐ型半導体領域４１にｎ型不純物をイオン注入することによって形成されている。本実施形態では、第２のｐ型半導体領域４２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第２のｐ型半導体領域４２に含まれるマグネシウム（Ｍｇ）の平均濃度は、１×１０^１９ｃｍ^-３である。また、本実施形態では、第２のｐ型半導体領域４２は、酸素（Ｏ）をｎ型不純物として含む。第２のｐ型半導体領域４２に含まれる酸素（Ｏ）の平均濃度は、１×１０^１９ｃｍ^-３である。本実施形態では、第２のｐ型半導体領域４２の上面から下面までのＺ軸方向に沿った厚さは、約０．１μｍ（マイクロメートル）である。

【0123】

本実施形態の半導体装置１０７においても、上述の第２実施形態の半導体装置１０６と同様に、第２のｐ型半導体領域４２は、中心部に加えて周辺部Ｓに位置している。周辺部Ｓに位置する第１のｐ型半導体領域４１及び第２のｐ型半導体領域４２は、半導体装置１０７を他の半導体装置から分離する素子分離構造であり、電界緩和領域でもある。なお、図１４に示す半導体装置１０７では、上述の第２実施形態の半導体装置１０７と同様に、各周辺部Ｓには、第１のｐ型半導体領域４１と第２のｐ型半導体領域４２と、からなるｐ型半導体領域が１つ位置しているが、このｐ型半導体領域は、周辺部Ｓに複数位置していてもよい。

【0124】

本変形例においても、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域４１におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）である。本変形例における半導体装置１０７のその他の構成は、上述の第２実施形態における半導体装置１０６と同様であるため説明を省略する。

【0125】

半導体装置１０７の製造では、第１のｐ型半導体領域４１が形成される（図２、ステップＳ１１０）。本工程では、第１のｐ型半導体領域４１が形成される領域上を除く領域の第１のｎ型半導体層２上に、フォトレジストを用いてパターンが形成される。パターンとして、第１のｐ型半導体領域４１が、半導体装置１０６における周辺部Ｓと、中心部と、に位置するように形成されたパターンが用いられる。次に、パターンをマスクとして用いて、第１のｎ型半導体層２上にｐ型不純物がイオン注入される。本実施形態では、イオン注入されるｐ型不純物として、マグネシウム（Ｍｇ）イオンが用いられる。本実施形態では、第１のｐ型半導体領域３の上面から−Ｚ軸方向に０．１５μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約１×１０^１９ｃｍ^-３となるように、イオン注入が行われる。マグネシウム（Ｍｇ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域３に対し、複数回にわけて注入される。マグネシウム（Ｍｇ）イオンの全ドーズ量は、２．０×１０^１４ｃｍ^-２である。なお、本実変形例においても、上述の第２実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域４１におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるようにイオン注入を行うことによって、第２のｐ型半導体領域４２が形成される。なお、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離が、０．０８μｍ以上となるように、第２のｐ型半導体領域４２が形成されてもよい。本変形例における半導体装置１０７のその他の製造方法は、上述の第２実施形態と同様であるため説明を省略する。

【0126】

以上のような半導体装置１０７によれば、上述の第２実施形態と同様の効果を奏する。

【0127】

また、本変形例によれば、半導体装置１０７は、第１のｎ型半導体層２にｐ型不純物がイオン注入されることによって形成された第１のｐ型半導体領域３を備えていないので、半導体装置１０７を製造するためのイオン注入の回数を削減することができる。

【0128】

Ｃ１．第３実施形態：
Ｃ１−１．半導体装置の構成：
図１５は、第３実施形態における半導体装置１０８を示す図である。半導体装置１０８は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１０８は、縦型のショットキーバリアダイオード（Schottky Barrier Diode：ＳＢＤ）である。

【0129】

半導体装置１０８は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域４１と、第２のｐ型半導体領域４２と、アノード電極である第１の電極１５と、カソード電極である第２の電極６と、を備える。本実施形態の半導体装置１０８と、第２実施形態の半導体装置１０６とが異なる主な点は、第２実施形態の半導体装置１０６では、第２のｐ型半導体領域４２が、中心部と、周辺部Ｓと、に位置していたのに対し、本実施形態の半導体装置１０８では、第２のｐ型半導体領域４２が、第１の電極１５の端部１５ｔが位置する箇所およびその近傍と、周辺部Ｓと、に位置する点である。いいかえると、第２のｐ型半導体領域４２が、第１の電極１５の端部１５ｔ及びその近傍と、第１の電極１５の外側の領域と、に位置する点である。

【0130】

第１のｎ型半導体層２は、基板１の厚み方向において、基板１と第１の電極５との間に位置する。第１のｎ型半導体層２のＺ軸方向に沿った厚さは、約１０μｍ（マイクロメートル）である。

【0131】

第１のｐ型半導体領域４１は、基板１の厚み方向において、第１のｎ型半導体層２と第１の電極５との間に位置する。本実施形態では、第１のｐ型半導体領域４１は、第１のｎ型半導体層２の上面に接する。また、第１のｐ型半導体領域４１は、第１の電極１５の端部１５ｔが位置する箇所およびその近傍と、周辺部Ｓと、に位置する。本実施形態では、第１のｐ型半導体領域４１は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域４１に含まれるマグネシウム（Ｍｇ）の平均濃度は、約５×１０^１９ｃｍ^-３であり、第２のｐ型半導体領域４２の上面から第１のｐ型半導体領域４１の下面までのＺ軸方向に沿った距離は、約０．６μｍ（マイクロメートル）である。本実施形態では、第１のｐ型半導体領域４１は、イオン注入によって形成されている。

【0132】

第２のｐ型半導体領域４２は、第１のｐ型半導体領域４１の上面に接する。本実施形態では、第２のｐ型半導体領域４２は、面方向において、第１のｎ型半導体層２内に位置する。また、第２のｐ型半導体領域４２は、面方向において、第１の電極１５の端部１５ｔが位置する箇所およびその近傍と、周辺部Ｓと、に位置する。第１の電極１５の端部１５ｔが位置する箇所及びその近傍における第２のｐ型半導体領域４２は、第１の電極５の下面に接している。第２のｐ型半導体領域４２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第２のｐ型半導体領域４２に含まれるマグネシウム（Ｍｇ）の平均濃度は、５×１０^１９ｃｍ^-３である。また、第２のｐ型半導体領域４２は、酸素（Ｏ）をｎ型不純物として含む。第２のｐ型半導体領域４２に含まれる酸素（Ｏ）の平均濃度は、５×１０^１９ｃｍ^-３である。第２のｐ型半導体領域４２の上面から下面までのＺ軸方向に沿った厚さは、０．３μｍ（マイクロメートル）である。なお、図１５に示す半導体装置１０８では、各周辺部Ｓには、第１のｐ型半導体領域４１と第２のｐ型半導体領域４２と、からなるｐ型半導体領域が２つ位置しているが、他の実施形態では、このｐ型半導体領域は、周辺部Ｓに１つ位置していてもよいし、２つより多く位置していてもよい。

【0133】

本実施形態においても、上述の実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域４１におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）以上である。

【0134】

第１の電極１５は、第２のｐ型半導体領域４２の少なくとも一部に接している。本実施形態では、第１の電極１５は、第１のｎ型半導体層２と、第２のｐ型半導体領域４２と、に接する。本実施形態では、第１の電極１５は、第１の電極１５の端部１５ｔおよびその近傍において、第２のｐ型半導体領域４２に接している。本実施形態では、第１の電極１５は、ニッケル（Ｎｉ）から主に形成される層を積層した電極である。第１の電極１５は、第１のｎ型半導体層２及び第２のｐ型半導体領域にショットキー接触する。第１の電極１５を、「ショットキー電極」とも呼ぶ。第１の電極１５の端部１５ｔは、ショットキー接合の端部でもある。本実施形態における半導体装置１０８のその他の構成は、上述の第２実施形態の変形例１における半導体装置１０７と同様であるため説明を省略する。

【0135】

Ｃ１−２．半導体装置の製造方法:
半導体装置１０８の製造では、上述の第２実施形態と同様に、基板１と第１のｎ型半導体層２とが積層された積層体１００ａが用意される（図２、ステップＳ１００）。第１のｎ型半導体層２は、ＭＯＣＶＤ法によって基板１上に形成される。第１のｎ型半導体層２の厚さは、約１０．６μｍ（マイクロメートル）である。

【0136】

次に、第１のｐ型半導体領域４１が形成される（図２、ステップＳ１１０）。本工程では、第１のｐ型半導体領域４１が形成される領域上を除く領域の第１のｎ型半導体層２上に、フォトレジストを用いてパターンが形成される。パターンは、半導体装置１０８における周辺部Ｓと、後に形成される第１の電極１５の端部１５ｔ及びその近傍と、第１のｐ型半導体領域４１が位置するように形成される。次に、パターンをマスクとして用いて、第１のｎ型半導体層２上にｐ型不純物がイオン注入される。本実施形態では、イオン注入されるｐ型不純物として、マグネシウム（Ｍｇ）イオンが用いられる。本実施形態では、第１のｎ型半導体層２の上面から−Ｚ軸方向に０．６μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約５×１０^１９ｃｍ^-３となるように、イオン注入が行われる。マグネシウム（Ｍｇ）イオンは、イオン注入の加速電圧を異ならせて、２に対し、複数回にわけて注入される。マグネシウム（Ｍｇ）イオンの全ドーズ量は、３．９×１０^１５ｃｍ^-２である。

【0137】

次に、第２のｐ型半導体領域４２が形成される（図２、ステップＳ１２０）。本工程では、第２のｐ型半導体領域４２が形成される領域上を除く領域上に、フォトレジストを用いてパターンが形成される。なお、パターンとして、第１のｐ型半導体領域４１を形成する際に用いたパターンが用いられてもよい。次に、パターンをマスクとして用いて、ｎ型不純物がイオン注入される。本実施形態では、イオン注入されるｎ型不純物として、酸素（Ｏ）イオンが用いられる。本実施形態では、第１のｐ型半導体領域４１の上面から−Ｚ軸方向に０．３μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約５×１０^１９ｃｍ^-３となるように、第１実施形態と同様にイオン注入が行われることによって、第２のｐ型半導体領域４２が形成される。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域４１に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、２．０×１０^１５ｃｍ^-２である。イオン注入の後には、パターンが除去される。第１のｐ型半導体領域４１及び第２のｐ型半導体領域４２が形成された後に、不純物を活性化させるための熱処理が行われる。なお、本実施形態においても、上述の第１実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域４１におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるようにイオン注入を行うことによって、第２のｐ型半導体領域４２が形成される。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離が、０．０８μｍ以上となるように、第２のｐ型半導体領域４２が形成される。

【0138】

第２のｐ型半導体領域４２が形成された後、第１の電極１５と、第２の電極６と、が形成される（図２、ステップＳ１３０）。本実施形態では、第２の電極６が形成された後、オーム性接触を得るための熱処理が行われる。次に、第１の電極１５が形成される。なお、第１の電極１５は、端部１５ｔ及びその近傍において、第２のｐ型半導体領域４２に接するように形成される。以上のようにして半導体装置１０８が製造される。

【0139】

Ｃ１−３．効果：
以上のような半導体装置１０８によれば、第２実施形態と同様の効果を奏するショットキーバリアダイオードを提供することができる。

【0140】

また、本実施形態の半導体装置１０８によれば、第１の電極１５の端部１５ｔにｎ型不純物を含む第２のｐ型半導体領域４２が接するため、第２のｐ型半導体領域４２（及び第１のｐ型半導体領域４１）によって、第１の電極１５の端部１５ｔに発生する電界の集中を緩和することができ、第１の電極１５の端部１５ｔ周辺に流れるリーク電流を抑制することができる。

【0141】

Ｄ．第４実施形態：
Ｄ１−１．半導体装置の構成：
図１６は、第４実施形態における半導体装置１０９を示す図である。半導体装置１０９は、窒化ガリウム（ＧａＮ）を用いて形成された縦型のＧａＮ系の半導体装置である。本実施形態では、半導体装置１０９は、ジャンクションバリアーショットキー（Junction Barrier Schottky：ＪＢＳ）構造を有するダイオードである。

【0142】

半導体装置１０９は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域４１と、第２のｐ型半導体領域４２と、アノード電極である第１の電極１５と、カソード電極である第２の電極６と、を備える。本実施形態の半導体装置１０９と、第３実施形態の半導体装置１０８とが異なる主な点は、第１の電極１５に、面方向において所定の間隔で配置された第２のｐ型半導体領域４２が接している点である。いいかえると、第３実施形態の半導体装置１０８では、第２のｐ型半導体領域４２が、第１の電極１５の端部１５ｔ及びその近傍と、周辺部Ｓと、である第１の電極１５の外側となる領域に位置していたのに対し、本実施形態の半導体装置１０９では、第２のｐ型半導体領域４２が、第１の電極１５の外側の領域に加え、さらに、第１の電極１５の内側となる領域に、面方向において所定の間隔で配置されている点である。なお、図１６に示す半導体装置１０９では、各周辺部Ｓには、第１のｐ型半導体領域４１と第２のｐ型半導体領域４２と、からなるｐ型半導体領域が２つ位置しているが、他の実施形態では、このｐ型半導体領域は、周辺部Ｓに１つ位置していてもよいし、２つより多く位置していてもよい。

【0143】

半導体装置１０９においては、ｐｎ接合界面２３は、第１の電極１５の端部１５ｔ及びその近傍だけでなく、第１の電極１５の内側となる領域にも位置している。本実施形態においても、上述の第１実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域４１におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）以上である。本実施形態における半導体装置１０９のその他の構成は、上述の第３実施形態における半導体装置１０８と同様であるため説明を省略する。

【0144】

Ｄ１−２．半導体装置の製造方法：
半導体装置１０９の製造では、第１のｐ型半導体領域４１が形成される工程（図２、ステップＳ１１０）において、半導体装置１０９における周辺部Ｓと、後に形成される第１の電極１５の端部１５ｔ及びその近傍と、第１の電極１５の下面と、に第１のｐ型半導体領域４１が接するように形成される。第１の電極１５の下面に接する第１のｐ型半導体領域４１は、面方向において所定の間隔で配置するように形成される。第１のｐ型半導体領域４１が形成されると、上述の第３実施形態と同様に、第１のｐ型半導体領域４１に対してイオン注入が行われることによって、第２のｐ型半導体領域４２が形成される（図２、ステップＳ１２０）。なお、本実施形態においても、上述の第１実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域４１におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるようにイオン注入を行うことによって、第２のｐ型半導体領域４２が形成される。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離が、０．０８μｍ以上となるように、第２のｐ型半導体領域４２が形成される。本実施形態における半導体装置１０９のその他の製造方法は、上述の第３実施形態における半導体装置１０８の製造方法と同様であるため説明を省略する。

【0145】

Ｄ１−３．効果：
以上のような半導体装置１０９によれば、上述の第３実施形態の効果と同様の効果を奏するＪＢＳ構造を有する半導体装置を提供することができる。

【0146】

また、本実施形態の半導体装置１０９によれば、第２のｐ型半導体領域４２は、第１の電極１５の端部１５ｔ及びその近傍だけでなく、第１の電極１５の内側となる領域にも位置している。そのため、半導体装置１０９に逆バイアスが印加された場合において、第１の電極１５と半導体層（第１のｎ型半導体層２）との界面を空乏化させることができる。その結果、半導体層の表面に発生する電界集中を十分に緩和でき、逆バイアスが印加された場合におけるリーク電流を十分に抑制することができる。

【0147】

Ｄ２．第４実施形態の変形例１：
図１７は、第４実施形態の変形例１における半導体装置１１０を示す図である。半導体装置１１０は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域４１と、第２のｐ型半導体領域４２と、アノード電極である電極５及びアノード電極である電極１５から構成された第１の電極１９と、カソード電極である第２の電極６と、を備える。

【0148】

本変形例においては、第２のｐ型半導体領域４２は、第１の電極１９の備える電極１５の端部１５ｔ及びその近傍と、半導体装置１１０の周辺部Ｓと、第１の電極１９の備える電極５の下面に接する箇所と、に位置している。

【0149】

第１の電極１９は、基板１の第１の面１ｕ側の上方に位置する。第１の電極は、複数の電極５と、電極１５と、を備える。電極５は、第２のｐ型半導体領域４２にオーミック接触するオーミック電極である。本実施形態では、電極５は、パラジウム（Ｐｄ）から主に形成される層を積層した後に、熱処理を加えた電極である。各電極５の下面には、それぞれ、第２のｐ型半導体領域４２が接している。電極１５は、複数の電極５の上面から第１のｎ型半導体層２の上面にわたって形成されている。電極１５は、第１のｎ型半導体層２及び第２のｐ型半導体領域４２に接している。本実施形態では、電極１５は、電極１５の端部１５ｔおよびその近傍において、第２のｐ型半導体領域４２に接している。本実施形態では、電極１５は、ニッケル（Ｎｉ）から主に形成される層を積層した電極である。電極１５は、第１のｎ型半導体層２及び第２のｐ型半導体領域にショットキー接触する。電極１５は、ショットキー電極でもある。電極１５の端部１５ｔは、ショットキー接合の端部でもある。

【0150】

本変形例においても、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域４１におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。また、本変形例においても、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）以上である。本変形例における半導体装置１１０のその他の構成は、上述の第４実施形態における半導体装置１０９と同様であるため説明を省略する。

【0151】

半導体装置１１０の製造では、各電極が形成される工程（図２，ステップＳ１３０）において、半導体装置１１０の中心部における複数の第２のｐ型半導体領域４２上に電極５が形成された後、オーム性接触を得るための熱処理が行われる。次に、基板１の下面１ｓに第２の電極６が形成される。第２の電極６が形成された後、オーム性接触を得るための熱処理が行われる。なお、電極５と第２の電極６との熱処理は、同時に行われてもよい。次に、複数の電極５の上面から第１のｎ型半導体層２の上面にわたって、電極１５が形成される。電極１５は、端部１５ｔ及びその近傍において、第２のｐ型半導体領域４２に接するように形成される。なお、本実施形態においても、上述の第１実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域４１におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるようにイオン注入を行うことによって、第２のｐ型半導体領域４２が形成される。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離が、０．０８μｍ以上となるように、第２のｐ型半導体領域４２が形成される。本変形例における半導体装置１１０のその他の製造方法は、上述の第４実施形態における半導体装置１０９の製造方法と同様であるため説明を省略する。

【0152】

以上のような半導体装置１１０によれば、上述の第４実施形態と同様の効果を奏する。

【0153】

また、本変形例の半導体装置１１０によれば、複数の電極５は、それぞれ、第２のｐ型半導体領域４２の上面に接している。そのため、半導体装置１１０に順バイアスが印加された場合において、半導体装置１１０（ｐｎ接合部分）に電流が流れやすくなり、半導体装置１１０におけるサージ耐性を向上させることができる。

【0154】

また、半導体装置１１０は、第１のｎ型半導体層２に接する電極１５と、第２のｐ型半導体領域４２に接する電極５と、が積層された第１の電極１９を備えるため、半導体装置１１０において、電極５と電極１５とに同じ電位の電圧を印加することができる。

【0155】

Ｅ．第５実施形態：
図１８は、第５実施形態における半導体装置１１１を示す図である。半導体装置１１１は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。半導体装置１１１は、縦型のＰＩＮダイオード（P-Intrinsic-N Diode）である第１の半導体装置１０７ａと、ジャンクションバリアーショットキー（Junction Barrier Schottky：ＪＢＳ）構造を有するダイオードである第２の半導体装置１０９ａと、を備え、同一チップ内に集積化した半導体装置である。

【0156】

第１の半導体装置１０７ａは、上述の第２実施形態の変形例１における半導体装置１０７（図１４）と同様の構成を備える。第１の半導体装置１０７ａは、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域４１と、第２のｐ型半導体領域４２と、アノード電極である第１の電極５及びアノード電極である第１の電極１５と、カソード電極である第２の電極６と、を備える。第１の半導体装置１０７ａでは、第２のｐ型半導体領域４２は、面方向において、半導体装置１０７の中心部と、周辺部Ｓと、に位置する。中心部における第２のｐ型半導体領域４２は、第１の電極５の下面の全面に接している。

【0157】

第２の半導体装置１０９ａは、第４実施形態における半導体装置１０９（図１６）と同様の構成を備える。第２の半導体装置１０９ａは、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域４１と、第２のｐ型半導体領域４２と、アノード電極である第１の電極１５と、カソード電極である第２の電極６と、を備える。第２の半導体装置１０９ａでは、第２のｐ型半導体領域４２は、第１の電極１５の端部１５ｔ及びその近傍と、周辺部Ｓとに配置されている。さらに、第２の半導体装置１０９ａでは、第２のｐ型半導体領域４２は、第１の電極１５の内側となる領域に、面方向において所定の間隔で配置されている。

【0158】

半導体装置１１１において、第１の半導体装置１０７ａの備える基板１と、第２の半導体装置１０９ａの備える基板１と、は、同一の基板である。本実施形態では、半導体装置１１１において、第１の半導体装置１０７ａの備える第１のｎ型半導体層２と、第２の半導体装置１０９ａの備える第１のｎ型半導体層２と、は、同一のｎ型半導体層である。また、本実施形態では、半導体装置１１１において、第１の半導体装置１０７ａの備える第２の電極６と、第２の半導体装置１０９ａの備える第２の電極６と、は、同一の電極である。

【0159】

以上のような半導体装置１１１によれば、同一の基板１を用いて、上述の第２実施形態の変形例１及び上述の第４実施形態と同様の効果を奏する半導体装置を提供することができる。すなわち、本実施形態によれば、上述の第２実施形態の変形例１と同様の効果を奏する縦型のＰＩＮダイオード（P-Intrinsic-N Diode）と、上述の第４実施形態の効果を奏するジャンクションバリアーショットキー（Junction Barrier Schottky：ＪＢＳ）構造を有するダイオードと、を集積化させた半導体装置を提供することができる。

【0160】

Ｆ．第６実施形態：
Ｆ１−１．半導体装置の構成：
図１９は、第６実施形態における半導体装置１１２を示す図である。本実施形態における半導体装置１１２は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１１２は、縦型のバイポーラトランジスタ（Bipolar transistor）である。

【0161】

半導体装置１１２は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域３１と、第２のｐ型半導体領域４２と、第２のｎ型半導体領域１４と、ベース電極である第１の電極５と、コレクタ電極である第２の電極６と、エミッタ電極である第３の電極７と、リセス１２と、を備える。

【0162】

第１のｎ型半導体層２は、基板１の厚み方向において、基板１と第１の電極５との間に位置する。第１のｎ型半導体層２のＺ軸方向に沿った厚さは、約１０μｍ（マイクロメートル）である。

【0163】

第１のｐ型半導体領域３１は、第１のｎ型半導体層２の上面に接する。本実施形態では、第１のｐ型半導体領域３１は、ＭＯＣＶＤ法によって形成されている。第１のｐ型半導体領域３１は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域３１に含まれるマグネシウム（Ｍｇ）の平均濃度は約１×１０^１８ｃｍ^-３である。第２のｎ型半導体領域１４の下面から第１のｐ型半導体領域３１の下面までのＺ軸方向に沿った距離は、約０．４μｍ（マイクロメートル）である。

【0164】

第２のｎ型半導体領域１４は、第１のｐ型半導体領域３１の上方に位置する。本実施形態では、第２のｎ型半導体領域１４は、第１のｐ型半導体領域３１の上面に接する。第２のｎ型半導体領域１４は、ＭＯＣＶＤ法によって形成されている。第２のｎ型半導体領域１４に含まれるシリコン（Ｓｉ）の平均濃度は約１×１０^１８ｃｍ^-３である。第２のｎ型半導体領域１４のＺ軸方向に沿った厚さは、約０．２μｍ（マイクロメートル）である。

【0165】

リセス１２は、第２のｎ型半導体領域１４の上面から第２のｎ型半導体領域１４を貫通し第１のｐ型半導体領域３１に達する段差部である。リセス１２は、ドライエッチングによって形成されている。

【0166】

第２のｐ型半導体領域４２は、第１のｐ型半導体領域３１の上面に接する。本実施形態では、第２のｐ型半導体領域４２は、リセス１２の領域内部に形成されている。第２のｐ型半導体領域４２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第２のｐ型半導体領域４２に含まれるマグネシウム（Ｍｇ）の平均濃度は、１×１０^１８ｃｍ^-３である。また、第２のｐ型半導体領域４２は、酸素（Ｏ）をｎ型不純物として含む。第２のｐ型半導体領域４２に含まれる酸素（Ｏ）の平均濃度は、１×１０^１８ｃｍ^-３である。第２のｐ型半導体領域４２の上面から下面までのＺ軸方向に沿った厚さは、約０．１μｍ（マイクロメートル）である。

【0167】

ベース電極である第１の電極５は、リセス１２に位置している。本実施形態では、第１の電極５は、第１の電極５の下面の全面において、第２のｐ型半導体領域４２に接する。本実施形態では、第１の電極５は、第２のｐ型半導体領域４２にオーミック接触する。本実施形態では、第１の電極５は、パラジウム（Ｐｄ）から主に形成される層を積層した後に、熱処理を加えた電極である。

【0168】

コレクタ電極である第２の電極６は、上述の第１実施形態と同様に、基板１の第２の面１ｓ側に接する。本実施形態では、第２の電極６は、基板１の第２の面１ｓ（下面）にオーミック接触する。本実施形態では、第２の電極６は、チタン（Ｔｉ）から主に成る層にアルミニウム（Ａｌ）から主に成る層を積層した後に熱処理を加えた電極である。

【0169】

エミッタ電極である第３の電極７は、第２のｎ型半導体領域１４に接する。本実施形態では、第３の電極７は、第２のｎ型半導体領域１４の上面にオーミック接触する。第３の電極７は、第１の電極５と異なる材料により構成された電極である。本実施形態では、第３の電極７は、チタン（Ｔｉ）から主に成る層にアルミニウム（Ａｌ）から主に成る層を積層した後に熱処理を加えた電極である。

【0170】

図１９には、ｐｎ接合界面２３が示されている。ｐｎ接合界面２３は、第１のｎ型半導体層２と、第１のｐ型半導体領域３１及び第２のｐ型半導体領域４２とからなるｐ型半導体領域と、の接合部である。ｐｎ接合界面２３は、ｎ型半導体である第１のｎ型半導体層２とｐ型半導体である第１のｐ型半導体領域３１との界面でもある。上述の第１実施形態と同様に、本実施形態においても、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）以上である。

【0171】

Ｆ１−２．半導体装置の製造方法：
半導体装置１１２の製造では、上述の第１実施形態と同様に、基板１と第１のｎ型半導体層２とが積層された積層体１００ａが用意される（図２、ステップＳ１００）。第１のｎ型半導体層２は、ＭＯＣＶＤ法によって基板１上に形成される。第１のｎ型半導体層２の厚さは、約１０μｍ（マイクロメートル）である。

【0172】

次に、第１のｐ型半導体領域３１が形成される（図２，ステップＳ１１０）。本実施形態では、ＭＯＣＶＤ法によって、第１のｎ型半導体層２の上面に、Ｚ軸方向に沿った厚さが約０．４μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均濃度が１×１０^１８ｃｍ^-３である第１のｐ型半導体領域３１が形成される。

【0173】

次に、第２のｎ型半導体領域１４が形成される。なお、上述の第１実施形態において、半導体装置１００の製造方法を示す際に用いた工程図（図２）には示されていないが、第２のｎ型半導体領域１４が形成される工程を、「ステップＳ１１５」とも呼ぶ。本実施形態では、ＭＯＣＶＤ法によって、第１のｐ型半導体領域３１の上面に、Ｚ軸方向に沿った厚さが約０．３μｍ（マイクロメートル）であり、シリコン（Ｓｉ）の平均濃度が６×１０^１８ｃｍ^-３である第２のｎ型半導体領域１４が形成される。

【0174】

次に、リセス１２が形成される。リセス１２は、リセス１２が形成される領域において、ステップＳ１１５において形成された第２のｎ型半導体領域１４の上面から、第１のｐ型半導体領域３１に到達するまで、ドライエッチングが行われることによって形成される。リセス１２が形成された後、第１のｐ型半導体領域３１における不純物（マグネシウム（Ｍｇ））を活性化させるための熱処理が行われる。

【0175】

熱処理が行われた後、第２のｐ型半導体領域４２が形成される（図２、ステップＳ１２０）。第２のｐ型半導体領域４２が形成される領域上を除く領域上に、フォトレジストを用いてパターンが形成され、パターンをマスクとして用いて、ｎ型不純物がイオン注入される。本実施形態では、イオン注入されるｎ型不純物として、酸素（Ｏ）イオンが用いられる。本実施形態では、リセス１２の第２のｐ型半導体領域４２が形成される領域において、第１のｐ型半導体領域３１の上面から−Ｚ軸方向に０．１μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約１×１０^１８ｃｍ^-３となるように、イオン注入が行われる。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域３１（リセス１２の領域内部）に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、１．３×１０^１３ｃｍ^-２である。イオン注入の後に、パターンが除去される。なお、本実施形態においても、上述の第１実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるようにイオン注入を行うことによって、第２のｐ型半導体領域４２が形成される。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離が、０．０８μｍ以上となるように、第２のｐ型半導体領域４２が形成される。

【0176】

ステップＳ１２０が行われた後、第１の電極５と、第２の電極６と、第３の電極７と、が形成される（図２，ステップＳ１３０）。ステップＳ１３０では、電極が形成された後、各電極が接する半導体層又は半導体領域とのオーム性接触を得るための熱処理が行われる。本実施形態における半導体装置１１２のその他の製造方法は、上述の第１実施形態と同様であるため説明を省略する。

【0177】

Ｆ１−３．効果：
以上のような半導体装置１１２によれば、第１実施形態の効果と同様の効果を奏するバイポーラトランジスタを提供することができる。

【0178】

Ｇ．第７実施形態：
Ｇ１−１．半導体装置の構成：
図２０は、第７実施形態における半導体装置１１３を示す図である。半導体装置１１３は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１１３は、トレンチ型の縦型ＭＯＳＦＥＴ（Metal-oxide-semiconductor field-effect transistor）である。

【0179】

半導体装置１１３は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域３２，３３と、第２のｎ型半導体領域２４と、トレンチ８と、絶縁膜９と、制御電極であるゲート電極１０と、ボディ電極５及びソース電極７を備える第１の電極１８と、ドレイン電極である第２の電極６と、を備える。

【0180】

基板１は、上面である第１の面１ｕと、下面である第２の面１ｓと、を有し、面方向に広がる。本実施形態では、基板１は、窒化ガリウム（ＧａＮ）から主に形成されている。本実施形態では、基板１は、ｎ型不純物を含むｎ型半導体層である。本実施形態では、基板１は、シリコン（Ｓｉ）をドナーとして含む。基板１に含まれるシリコン（Ｓｉ）の平均濃度は、約１×１０^１８ｃｍ^−３である。

【0181】

第１のｎ型半導体層２は、基板１の厚み方向において、基板１と、ボディ電極５及びソース電極７からなる第１の電極１８との間に位置する。本実施形態では、第１のｎ型半導体層２は、基板１の上面に接する。本実施形態では、第１のｎ型半導体層２は、窒化ガリウム（ＧａＮ）から主に形成されている。本実施形態では、第１のｎ型半導体層２は、シリコン（Ｓｉ）をドナーとして含む。第１のｎ型半導体層２に含まれるシリコン（Ｓｉ）の平均濃度は、約１×１０^１６ｃｍ^−３であり、第１のｎ型半導体層２のＺ軸方向に沿った厚さは、約１０μｍ（マイクロメートル）である。本実施形態では、第１のｎ型半導体層２は、ＭＯＣＶＤ法によって形成されている。

【0182】

第１のｐ型半導体領域３２は第１のｎ型半導体層２の上面に接する。第１のｐ型半導体領域３３は、第１のｐ型半導体領域３２の上面に接する。第１のｐ型半導体領域３２、３３は、ＭＯＣＶＤ法によって形成されている。第１のｐ型半導体領域３２、３３は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域３２に含まれるマグネシウム（Ｍｇ）の平均濃度は約５×１０^１８ｃｍ^−３であり、第１のｐ型半導体領域３３に含まれるマグネシウム（Ｍｇ）の平均濃度は約５×１０^１９ｃｍ^−３である。第１のｐ型半導体領域３２のＺ軸方向に沿った厚さは、約０．４５μｍ（マイクロメートル）であり、第２のｐ型半導体領域４２の上面から第１のｐ型半導体領域３３の下面までのＺ軸方向に沿った距離は、約０．１５μｍ（マイクロメートル）である。

【0183】

第２のｐ型半導体領域４２は、第１のｐ型半導体領域３３の上面に接する。第２のｐ型半導体領域４２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第２のｐ型半導体領域４２に含まれるマグネシウム（Ｍｇ）の平均濃度は、５×１０^１９ｃｍ^−３である。また、第２のｐ型半導体領域４２は、酸素（Ｏ）をｎ型不純物として含む。第２のｐ型半導体領域４２に含まれる酸素（Ｏ）の平均濃度は、５×１０^１９ｃｍ^−３である。

【0184】

第２のｎ型半導体領域２４は、第１のｐ型半導体領域３２の上面に形成されており、面方向における第２のｐ型半導体領域４２と制御領域Ｃ（詳細は後述）との間に位置する。第２のｎ型半導体領域２４は、第１のｐ型半導体領域３２の上面であって、第２のｐ型半導体領域４２とは異なる領域に位置する。本実施形態では、第２のｐ型半導体領域４２と第２のｎ型半導体領域２４とは面方向において接しているが、他の実施形態では、第２のｐ型半導体領域４２と第２のｎ型半導体領域２４とは面方向において離れていてもよい。すなわち、面方向において、第２のｐ型半導体領域４２と第２のｎ型半導体領域２４との間に、第１のｐ型半導体領域３３が位置していてもよい。本実施形態では、第２のｎ型半導体領域２４は、窒化ガリウム（ＧａＮ）から主に形成されている。第２のｎ型半導体領域２４は、ｎ型不純物を含むｎ型半導体からなる領域である。第２のｎ型半導体領域２４は、シリコン（Ｓｉ）をドナーとして含む。第２のｎ型半導体領域２４に含まれるシリコン（Ｓｉ）の平均濃度は、約２×１０^２０ｃｍ^−３であり、第２のｎ型半導体領域２４のＺ軸方向に沿った厚さは、約０．２μｍ（マイクロメートル）である。第２のｎ型半導体領域２４は、第１のｐ型半導体領域３３、３２の一部にｎ型不純物をイオン注入することによって形成されている。第２のｎ型半導体領域２４に含まれるｎ型不純物の平均濃度は、第１のｐ型半導体領域３３に含まれるｐ型不純物の平均濃度よりも高い。第２のｎ型半導体領域２４に含まれるｎ型不純物の平均濃度は、第１のｐ型半導体領域３３に含まれるｐ型不純物の平均濃度の２倍以上であることが好ましく、５倍以上であることがより好ましい。また、第２のｎ型半導体領域２４の良好な結晶性を確保する観点から、第２のｎ型半導体領域２４に含まれるｎ型不純物の平均濃度は、１×１０^２２ｃｍ^−３以下であることが好ましい。

【0185】

トレンチ８は、第２のｎ型半導体領域２４の上面から第２のｎ型半導体領域２４及び第１のｐ型半導体領域３３、３２を貫通し、第１のｎ型半導体層２にまで落ち込んだ溝部である。本実施形態では、トレンチ８は、ドライエッチングによって形成されている。

【0186】

絶縁膜９は、トレンチ８と、トレンチ８周縁の第２のｎ型半導体領域２４の上面と、を連続的に覆うように形成された膜である。本実施形態では、絶縁膜９は、二酸化シリコン（ＳｉＯ_２）により形成されている。

【0187】

ゲート電極１０は、絶縁膜９を介してトレンチ８の内側に形成された電極である。本実施形態では、ゲート電極１０は、トレンチ８の内側に加え、トレンチ８の外側にわたって形成されている。本実施形態では、ゲート電極１０は、アルミニウム（Ａｌ）から主に形成されている。ゲート電極を、「制御電極」とも呼ぶ。

【0188】

ボディ電極５は、第２のｐ型半導体領域２４の少なくとも一部に接する。ボディ電極５は、第２のｐ型半導体領域４２にオーミック接触する電極である。本実施形態では、ボディ電極５は、パラジウム（Ｐｄ）から主に形成される層を積層した後に、熱処理を加えた電極である。

【0189】

ソース電極７は、第２のｎ型半導体領域２４にオーミック接触する電極である。ソース電極７を、「第３の電極」とも呼ぶ。本実施形態では、ソース電極７は、ボディ電極５の上面から第２のｎ型半導体領域２４の上面にわたって形成されている。本実施形態では、ソース電極７は、チタン（Ｔｉ）から主に形成される層にアルミニウム（Ａｌ）から主に形成される層を積層した後に、熱処理を加えた電極である。ボディ電極５とソース電極７とは、互いに同電位で動作するように電気的に接続されている。ボディ電極５とソース電極７とを合わせた電極を、「第１の電極１８」とも呼ぶ。

【0190】

ドレイン電極である第２の電極６は、基板１の下面にオーミック接触する電極である。本実施形態では、第２の電極６は、チタン（Ｔｉ）から主に成る層にアルミニウム（Ａｌ）から主に成る層を積層した後に熱処理を加えた電極である。

【0191】

図２０には、ｐｎ接合界面２３が示されている。ｐｎ接合界面２３は、第１のｎ型半導体層２と、第１のｐ型半導体領域３２、３３及び第２のｐ型半導体領域４２とからなるｐ型半導体領域と、の接合部である。ｐｎ接合界面２３は、ｎ型半導体である第１のｎ型半導体層２とｐ型半導体である第１のｐ型半導体領域３２との界面でもある。本実施形態の半導体装置１１３においても、上述の第１実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３２，３３におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）以上である。

【0192】

図２０には、さらに、制御領域Ｃが示されている。制御領域Ｃは、第１の電極１８と第２の電極６との間に流れる電流を制御するための領域である。制御領域Ｃは、基板１の第１の面１ｕ側の上方に位置し、トレンチ８のＸ軸方向における幅と等しい幅を有する。制御領域Ｃは、絶縁膜９の一部とゲート電極１０の一部とを含む。ゲート電極１０に電圧が印加された場合、第１のｐ型半導体領域３２に反転層が形成され、この反転層がチャネルとして機能することによって、第１の電極１８と第２の電極６との間に導通経路が形成される。第１のｐ型半導体領域３２を、「チャネル層」とも呼ぶ。制御領域Ｃと第２のｐ型半導体領域４２とは、図２０に示すように、距離Ｌだけ離れている。なお、チャネル移動度を高める観点から、距離Ｌは０．１μｍ（マイクロメートル）以上であることが好ましい。半導体装置を微細化させる観点から、距離Ｌは１０μｍ（マイクロメートル）以下であることが好ましい。

【0193】

Ｇ１−２．半導体装置の製造方法：
半導体装置１１３の製造では、上述の第１実施形態の変形例１における半導体装置１０１の製造方法と同様に、基板１と、第１のｎ型半導体層２とが積層された積層体が用意される（図２，ステップＳ１００）。第１のｎ型半導体層２は、ＭＯＣＶＤ法によって基板１上に形成される。第１のｎ型半導体層２の厚さは、約１０μｍ（マイクロメートル）である。

【0194】

次に、ＭＯＣＶＤ法によって第１のｐ型半導体領域３２と、第１のｐ型半導体領域３２よりもアクセプタ濃度の高い第１のｐ型半導体領域３３との２層が積層される（図２，ステップＳ１１０）。具体的には、第１のｎ型半導体層２の上面に、ＭＯＣＶＤ法によって、Ｚ軸方向に沿った厚さが約０．４５μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均能度が５×１０^１８ｃｍ^-３である第１のｐ型半導体領域３２が形成される。続いて、第１のｐ型半導体領域３２の上面の全面にわたって、ＭＯＣＶＤ法によって、Ｚ軸方向に沿った厚さが約０．１５μｍ（マイクロメートル）であり、マグネシウム（Ｍｇ）の平均能度が５×１０^１９ｃｍ^-３である第１のｐ型半導体領域３３が形成される。

【0195】

次に、第２のｎ型半導体領域２４が形成される（ステップＳ１１５）。本実施形態では、まず、プラズマＣＶＤ（Chemical Vapor Deposition）法によって、ステップＳ１１０で形成された第１のｐ型半導体領域３３の上面に、二酸化シリコン（ＳｉＯ_２）からなる膜が積層される。積層された二酸化シリコン（ＳｉＯ_２）からなる膜は、不純物分布を調整するための膜である。次に、第２のｎ型半導体領域２４が形成される領域上を除く領域の二酸化シリコン（ＳｉＯ_２）上に、フォトレジストを用いてパターンが形成される。パターンが形成されると、パターンをマスクとして用いて、ｎ型不純物がイオン注入される。本実施形態では、イオン注入されるｎ型不純物として、シリコン（Ｓｉ）イオンが用いられる。本実施形態では、第１のｐ型半導体領域３３の上面から−Ｚ軸方向に０．２μｍ（マイクロメートル）の深さまでのシリコン（Ｓｉ）の平均濃度が、約２×１０^２０ｃｍ^−３となるように、イオン注入が行われる。シリコン（Ｓｉ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域３３，３２に対し、複数回にわけて注入される。シリコン（Ｓｉ）イオンの全ドーズ量は、５．２×１０^１５ｃｍ^−２である。イオン注入の後にパターンが除去される。

【0196】

次に、第２のｐ型半導体領域４２が形成される（図２，ステップＳ１２０）。本実施形態では、第２のｎ型半導体領域２４が形成された製造過程における半導体装置に対して、第２のｐ型半導体領域４２が形成される領域上を除く領域上に、フォトレジストを用いてパターンが形成される。パターンは、後に形成される制御領域Ｃと第２のｐ型半導体領域４２とが離れるように形成される。パターンが形成された後、パターンをマスクとして用いて、ｎ型不純物がイオン注入される。本実施形態では、イオン注入されるｎ型不純物として、酸素（Ｏ）イオンが用いられる。本実施形態では、第１のｐ型半導体領域３３の上面から−Ｚ軸方向に０．１μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約５×１０^１９ｃｍ^−３となるように、イオン注入が行われる。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域３３，３２に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、６．５×１０^１４ｃｍ^−２である。イオン注入の後にパターンが除去されることによって、第２のｐ型半導体領域４２が形成される。ステップＳ１２０が行われた後、第１実施形態と同様に、イオン注入された不純物を活性化させるための熱処理が行われる。なお、不純物を活性化させるための熱処理は、各不純物（シリコン（Ｓｉ）、マグネシウム（Ｍｇ）、酸素（Ｏ））に対して別々に行われてもよく、シリコン（Ｓｉ）と、マグネシウム（Ｍｇ）及び酸素（Ｏ）と、に分けて行われてもよい。本実施形態においても、上述の第１実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３２，３３におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるようにイオン注入を行うことによって、第２のｐ型半導体領域４２が形成される。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離が、０．０８μｍ以上となるように、第２のｐ型半導体領域４２が形成される。

【0197】

ステップＳ１２０が行われた後、エッチングによってトレンチ８が形成される。トレンチ８は、図２０に示す制御領域Ｃが形成される領域において、第２のｎ型半導体領域２４の上面から、第２のｎ型半導体領域２４、第１のｐ型半導体領域３３、３２を貫通して第１のｎ型半導体層２に到達するまで、ドライエッチングが行われることによって形成される。その後、絶縁膜９が形成される。絶縁膜９は、例えば原子層堆積法（ＡＬＤ：Atomic Layer Deposition）により形成される。

【0198】

絶縁膜９が形成された後、ゲート電極１０と、ボディ電極５と、ソース電極７と、ドレイン電極６と、が形成される（図２，ステップＳ１３０）。ステップＳ１３０では、電極が形成された後、各電極が接する半導体層又は半導体領域とのオーム性接触を得るための熱処理が行われる。これらの工程を経て、図２０に示す半導体装置１１３が完成する。

【0199】

Ｇ１−３．効果：
以上のような半導体装置１１３によれば、上述の第１実施形態と同様の効果を奏するトレンチ型の縦型ＭＯＳＦＥＴを提供することができる。

【0200】

また、本実施形態の半導体装置１１３によれば、第２のｐ型半導体領域４２と、第１の電極１８と第２の電極６との間に流れる電流を制御するための制御領域Ｃと、は離れているため、チャネル形成領域にｎ型不純物が存在することによってチャネル移動度が低下することを抑制することができ、良好なチャネル移動度を有する半導体装置を提供することができる。そのため、電力用半導体に適した半導体装置を提供することができる。

【0201】

また、半導体装置１１３は、第２のｎ型半導体領域２４に接するソース電極７と、第２のｐ型半導体領域４２に接するボディ電極５と、が積層された第１の電極１８を備えるため、半導体装置１１３において、ボディ電極５とソース電極７とに同じ電位の電圧を印加することができる。

【0202】

Ｇ２．第７実施形態の変形例１：
上述の第７実施形態において、第２のｎ型半導体領域２４は、イオン注入によって形成されている。これに対し、第２のｎ型半導体領域２４は、第１のｐ型半導体領域３２上にＭＯＣＶＤ法によって形成されてもよい。このようにすれば、半導体装置１１３の製造において、イオン注入の工程数を削減することができる。

【0203】

Ｇ３．第７実施形態の変形例２：
上述の第７実施形態において第１の電極１８は、ボディ電極５とソース電極７とが積層されて形成されている。これに対し、第１の電極１８は、第２のｐ型半導体領域４２と、第２のｎ型半導体領域２４とに接して一連に形成されていてもよい。例えば、第１の電極１８は、パラジウム（Ｐｄ）から主に形成される層と、チタン（Ｔｉ）から主に形成される層と、アルミニウム（Ａｌ）から主に形成される層と、を積層した後に、熱処理を加えた電極であってもよい。このようにすれば、第２のｐ型半導体領域４２に接するボディ電極５と、第２のｎ型半導体領域２４に接するソース電極７と、を別々に形成する場合と比較して、電極を形成するための工程数を削減することができる。

【0204】

Ｈ．第８実施形態：
Ｈ１−１．半導体装置の構成：
図２１は、第８実施形態における半導体装置１１４を示す図である。半導体装置１１４は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１１４は、トレンチ型の縦型ＭＯＳＦＥＴ（Metal-oxide-semiconductor field-effect transistor）である。

【0205】

半導体装置１１４は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域３２、３３と、第２のｐ型半導体領域４２と、第２のｎ型半導体領域２４と、トレンチ８と、絶縁膜９と、制御電極であるゲート電極１０と、ボディ電極とソース電極とを兼ねる第１の電極１７と、ドレイン電極である第２の電極６と、第１のｐ型半導体領域６１と、第２のｐ型半導体領域６２と、を備える。本実施形態の半導体装置１１４と、第７実施形態の半導体装置１１３とが異なる主な点は、第１のｎ型半導体層２内に第２のｐ型半導体領域６２が位置する点である。また、第１のｎ型半導体層２内に、第１のｐ型半導体領域６１が位置する点である。また、本実施形態の半導体装置１１４と、第７実施形態の半導体装置１１３とが異なる他の点は、第１の電極１７が、第２のｐ型半導体領域４２と、第２のｎ型半導体領域２４とに接して一連に形成されている点である。

【0206】

第１のｐ型半導体領域６１は、基板１の厚み方向において、基板１と第１の電極１７との間に位置する。本実施形態では、第１のｐ型半導体領域６１は、第１のｎ型半導体層２の上に形成されている。本実施形態では、第１のｐ型半導体領域６１は、窒化ガリウム（ＧａＮ）から主に形成されている。第１のｐ型半導体領域６１は、ｐ型不純物を含むｐ型半導体からなる領域である。本実施形態では、第１のｐ型半導体領域６１は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域６１に含まれるマグネシウム（Ｍｇ）の平均濃度は、約５×１０^１９ｃｍ^-３であり、第１のｐ型半導体領域３２の下面から第１のｐ型半導体領域６１の下面までのＺ軸方向に沿った距離は、約０．４μｍ（マイクロメートル）である。本実施形態では、第１のｐ型半導体領域６１は、第１のｎ型半導体層２にｐ型不純物がイオン注入されることによって形成されている。

【0207】

第２のｐ型半導体領域６２は、基板１の厚み方向において、基板１と第１の電極１７との間に位置する。本実施形態では、第２のｐ型半導体領域６２は第１のｐ型半導体領域６１の上に形成されている。本実施形態では、第２のｐ型半導体領域６２は、窒化ガリウム（ＧａＮ）から主に形成されている。第２のｐ型半導体領域６２は、ｐ型不純物と、ｎ型不純物と、を含んでおり、ｐ型の特性を有するｐ型半導体からなる領域である。本実施形態では、第２のｐ型半導体領域６２は、マグネシウム（Ｍｇ）をアクセプタとして含む。第２のｐ型半導体領域６２に含まれるマグネシウム（Ｍｇ）の平均濃度は、５×１０^１９ｃｍ^-３である。また、本実施形態では、第２のｐ型半導体領域６２は、酸素（Ｏ）をｎ型不純物として含む。第２のｐ型半導体領域６２に含まれる酸素（Ｏ）の平均濃度は、５×１０^１９ｃｍ^-３である。本実施形態では、第２のｐ型半導体領域６２のＺ軸方向に沿った距離は、約０．２μｍ（マイクロメートル）である。第２のｐ型半導体領域６２の位置する第１のｎ型半導体層２内には、制御領域Ｃの備えるトレンチ８（絶縁膜９）の下面が位置する。図１２に示すように、制御領域Ｃと第２のｐ型半導体領域６２とは離れている。第１のｐ型半導体領域６１及び第２のｐ型半導体領域６２を、「電界緩和領域」とも呼ぶ。

【0208】

第１の電極１７は、第２のｐ型半導体領域４２と第２のｎ型半導体領域２４とに接しており、一連に形成されている。第１の電極１７は、パラジウム（Ｐｄ）から主に形成される層と、チタン（Ｔｉ）から主に形成される層と、アルミニウム（Ａｌ）から主に形成される層と、を積層した後に、熱処理を加えた電極である。

【0209】

本実施形態の半導体装置１１４においても、上述の第７実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３２，３３におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。また、第１のｎ型半導体層２と第２のｐ型半導体領域６２と、の間に位置する第１のｐ型半導体領域６１におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。さらに、上述の第７実施形態と同様に、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）以上である。本実施形態におけるその他の半導体装置１１４の構成は、上述の第７実施形態における半導体装置１１３と同様であるため説明を省略する。

【0210】

Ｈ１−２．半導体装置の製造方法：
半導体装置１１４の製造では、上述の第７実施形態と同様に、基板１と第１のｎ型半導体層２とが積層された積層体が用意される（図２、ステップＳ１００）。第１のｎ型半導体層２は、ＭＯＣＶＤ法によって基板１上に形成される。第１のｎ型半導体層２の厚さは、約１０μｍ（マイクロメートル）である。

【0211】

次に、第１のｐ型半導体領域６１が形成される（図２、ステップＳ１１０）。本工程では、第１のｐ型半導体領域６１が形成される領域上を除く領域の第１のｎ型半導体層２上に、フォトレジストを用いてパターンが形成される。次に、パターンをマスクとして用いて、第１のｎ型半導体層２上にｐ型不純物がイオン注入される。本実施形態では、イオン注入されるｐ型不純物として、マグネシウム（Ｍｇ）イオンが用いられる。本実施形態では、第１のｎ型半導体層２の上面から−Ｚ軸方向に０．４μｍ（マイクロメートル）の深さまでのマグネシウム（Ｍｇ）の平均濃度が、約５×１０^１９ｃｍ^−３となるように、イオン注入が行われる。マグネシウム（Ｍｇ）イオンは、イオン注入の加速電圧を異ならせて、第１のｎ型半導体層２に対し、複数回にわけて注入される。マグネシウム（Ｍｇ）イオンの全ドーズ量は、２．６×１０^１５ｃｍ^−２である。イオン注入の後には、パターンが除去される。

【0212】

次に、第２のｐ型半導体領域６２が形成される（図２、ステップＳ１２０）。本工程においては、第２のｐ型半導体領域６２が形成される領域上を除く領域上に、フォトレジストを用いてパターンが形成される。パターンは、後に形成される制御領域Ｃと第２のｐ型半導体領域６２との距離が離れるように、形成される。次に、パターンをマスクとして用いて、ｎ型不純物がイオン注入される。本実施形態では、イオン注入されるｎ型不純物として、酸素（Ｏ）イオンが用いられる。本実施形態では、第１のｎ型半導体層２の上面（イオン注入することによって形成された第１のｐ型半導体領域６１の上面）から−Ｚ軸方向に０．２μｍ（マイクロメートル）の深さまでの酸素（Ｏ）の平均濃度が、約５×１０^１９ｃｍ^−３となるように、イオン注入が行われる。酸素（Ｏ）イオンは、イオン注入の加速電圧を異ならせて、第１のｐ型半導体領域６１に対し、複数回にわけて注入される。酸素（Ｏ）イオンの全ドーズ量は、１．３×１０^１５ｃｍ^−２である。イオン注入の後には、パターンが除去される。第１のｐ型半導体領域６１及び第２のｐ型半導体領域６２が形成された後に、不純物を活性化させるための熱処理が行われる。

【0213】

次に、第１のｐ型半導体領域６１及び第２のｐ型半導体領域６２が形成された第１のｎ型半導体層２上に、上述の第７実施形態と同様に、第１のｐ型半導体領域３２、３３が形成され（図２、ステップＳ１１０）、さらに、第７実施形態と同様の方法により、第１のｐ型半導体領域３２の上面に第２のｎ型半導体領域２４が形成される（ステップＳ１１５）。次に、上述の第７実施形態と同様に、第２のｐ型半導体領域４２が形成され（図２、ステップＳ１２０）、その後、各電極が形成される（図２、ステップＳ１３０）。

【0214】

なお、本実施形態においても、上述の第１実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３２，３３におけるアクセプタのシート濃度が、０．８×１０^１３ｃｍ^−２以上となるようにイオン注入を行うことによって、第２のｐ型半導体領域４２が形成される。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離が、０．０８μｍ以上となるように、第２のｐ型半導体領域４２が形成される。

【0215】

Ｈ１−３．効果：
以上のような半導体装置１１４によれば、上述の第７実施形態と同様の効果を奏する。

【0216】

また、半導体装置１１４によれば、制御領域Ｃのトレンチ８の下面が存在する第１のｎ型半導体層２内に、ｎ型不純物を含む第２のｐ型半導体領域６２が位置するため、第２のｐ型半導体領域６２によって、トレンチ８の下面に発生する電界集中を緩和することができる。

【0217】

さらに、半導体装置１１４によれば、第１の電極１７は、第２のｐ型半導体領域４２と、第２のｎ型半導体領域２４とに接して一連に形成されているため、第２のｐ型半導体領域４２に接するボディ電極５と、第２のｎ型半導体領域２４に接するソース電極７と、を別々に形成する場合と比較して、電極を形成するための工程数を削減することができる。

【0218】

Ｊ．第９実施形態：
Ｊ１−１．半導体装置の構成：
図２２は、第９実施形態における半導体装置１１５を示す図である。半導体装置１１５は、基板１と、第１のｎ型半導体層２と、第１のｐ型半導体領域３１、４１、６１と、第２のｐ型半導体領域４２、６２と、第２のｎ型半導体領域１４と、トレンチ８と、絶縁膜９と、ゲート電極１０と、リセス１２と、ボディ電極５及びソース電極７（第１の電極１８）と、ドレイン電極である第２の電極６と、を備える。半導体装置１１５は、＋Ｘ軸方向側における終端構造８００として、段差部６００を備える。本実施形態では、ソース電極７は、「第３の電極」でもある。本実施形態では、半導体装置１１５は、＋Ｘ軸方向側と同様に、−Ｘ軸方向側に終端構造８００を有する。半導体装置１１５は、さらに、配線電極１２０と、絶縁膜７７２と、を備える。

【0219】

第１のｐ型半導体領域４１は、第１のｐ型半導体領域３１の上面に接する。第１のｐ型半導体領域４１は、ｐ型不純物がイオン注入されることによって形成されている。本実施形態では、第１のｐ型半導体領域４１は、窒化ガリウム（ＧａＮ）から主に形成されている。本実施形態では、第１のｐ型半導体領域４１は、マグネシウム（Ｍｇ）をアクセプタとして含む。第１のｐ型半導体領域４１に含まれるマグネシウム（Ｍｇ）の平均濃度は、約１×１０^１９ｃｍ^-３であり、第２のｐ型半導体領域４２の上面から第１のｐ型半導体領域４１の下面までのＺ軸方向に沿った距離は、約０．１５μｍ（マイクロメートル）である。

【0220】

第２のｐ型半導体領域４２は、第１のｐ型半導体領域４１の上面に接する。本実施形態では、第２のｐ型半導体領域４２に含まれるマグネシウム（Ｍｇ）の平均濃度は、１×１０^１９ｃｍ^-３である。また、第２のｐ型半導体領域４２に含まれる酸素（Ｏ）の平均濃度は、１×１０^１９ｃｍ^-３である。

【0221】

本実施形態においても、上述の実施形態と同様に、第１のｎ型半導体層２と第２のｐ型半導体領域４２と、の間に位置する第１のｐ型半導体領域３１、４１におけるアクセプタのシート濃度は、０．８×１０^１３ｃｍ^−２以上である。また、第２のｐ型半導体領域４２と、第１のｎ型半導体層２とのＺ軸方向に沿った距離（ｐｎ接合界面２３から第２のｐ型半導体領域４２の下面までのＺ軸方向に沿った距離）は、０．０８μｍ（マイクロメートル）以上である。

【0222】

第２のｎ型半導体領域１４は、第１のｐ型半導体領域３１の上面に形成されている。第２のｎ型半導体領域１４に含まれるシリコン（Ｓｉ）の平均濃度は、約１×１０^１８ｃｍ^−３であり、第２のｎ型半導体領域１４のＺ軸方向に沿った厚さは、約０．２μｍ（マイクロメートル）である。本実施形態では、第２のｎ型半導体領域１４は、ＭＯＣＶＤ法によって形成されている。

【0223】

リセス１２は、第２のｎ型半導体領域１４の上面から第２のｎ型半導体領域１４を貫通し第１のｐ型半導体領域３１に達する段差部である。リセス１２は、ドライエッチングによって形成されている。

【0224】

半導体装置１１５の段差部６００は、上面６０１と側面６０２と底面６０３とからなる。段差部６００は、第２のｎ型半導体領域１４から第１のｐ型半導体領域３１を経て第１のｎ型半導体層２に至る段差を形成する。段差部６００の箇所における第１のｎ型半導体層２内には、第２のｐ型半導体領域６２が形成されている。具体的には、第２のｐ型半導体領域６２は、第１のｎ型半導体層２内に位置しており、第２のｐ型半導体領域６２の上面は、段差部の底面６０３に位置している。いいかえると、段差部６００の箇所における第２のｐ型半導体領域６２の上面は、段差部６００の底面６０３と同一平面上に位置する。また、段差部６００の箇所における第１のｎ型半導体層２内には、第１のｐ型半導体領域６１が形成されている。段差部６００の箇所における第１のｐ型半導体領域６１の上面は、段差部６００の底面６０３と同一平面上に位置する。

【0225】

第１のｐ型半導体領域６１及び第２のｐ型半導体領域６２の構成は、段差部６００の箇所における第１のｎ型半導体層２内に形成されている点を除き、上述の第８実施形態における第１のｐ型半導体領域６１及び第２のｐ型半導体領域６２と同様である。

【0226】

半導体装置１１５は、複数のトレンチ８を備えており、それぞれのトレンチ８には、ゲート電極１０が形成されている。半導体装置１１５では、ゲート電極１０及び配線電極１２０は複数であり、ゲート電極１０と配線電極１２０とは、Ｘ軸方向において交互に配置されている。本実施形態では、ゲート電極１０及び配線電極１２０は、Ｙ軸方向に沿って延びている。本実施形態では、半導体装置１１５における複数のゲート電極１０は、図示しない部位で並列に接続されている。半導体装置１１５における複数の制御領域Ｃは、絶縁膜９の一部とゲート電極１０の一部とを含む。各制御領域Ｃは、第２のｐ型半導体領域４２、６２と離れている。

【0227】

絶縁膜７７２は、電気絶縁性を有し、段差部６００、絶縁膜９及びゲート電極１０を覆う。本実施形態では、絶縁膜７７２は、二酸化シリコン（ＳｉＯ_２）から形成されている。

【0228】

配線電極１２０は、導電性を有し、絶縁膜９に積層されている。配線電極１２０は、複数のソース電極７のそれぞれに接続する複数の接続部１２１ｅを有するソース配線電極である。これによって、複数のゲート電極１０に対応する複数の素子が並列に接続される。本実施形態では、配線電極１２０は、アルミニウム（Ａｌ）から主に形成されている。

【0229】

段差部６００に接する箇所における配線電極１２０と、段差部６００に接する絶縁膜７７２とは、フィールドプレート構造を構成する。

【0230】

Ｊ１−２．半導体装置の製造方法：
半導体装置１１５の製造では、上述の第７実施形態と同様に第１のｐ型半導体領域３１が形成される（図２、ステップＳ１１０）。その後、上述の第７実施形態と同様に第２のｎ型半導体領域４が形成される（ステップＳ１１５）。次に、トレンチ８及び段差部６００が形成される領域上を除く領域上に、フォトレジストを用いてパターンが形成される。次に、パターンをマスクとして用いて、形成された第２のｎ型半導体領域１４の上面から、第２のｎ型半導体領域１４及び第１のｐ型半導体領域３１を貫通し第１のｎ型半導体層２に達するまでドライエッチングすることによって、トレンチ８及び段差部６００が形成される。さらに、リセス１２が形成される領域上を除く領域上に、フォトレジストを用いてパターンが形成される。次に、パターンをマスクとして用いて、形成された第２のｎ型半導体領域１４の上面から、第２のｎ型半導体領域１４を貫通し第１のｐ型半導体領域３１に達するまでドライエッチングすることによって、リセス１２が形成される。なお、トレンチ８を形成するためのドライエッチングと、段差部６００を形成するためのドライエッチングとは、別々に行われてもよい。すなわち、トレンチ８と段差部６００とは、別々に形成されてもよい。

【0231】

リセス１２が形成された後、リセス１２の領域内部と、段差部６００の底面６０３の領域における第１のｎ型半導体層２とに、上述の第１実施形態における変形例１と同様にマグネシウム（Ｍｇ）イオンが注入されて、第１のｐ型半導体領域４１、６１が形成される（図２、ステップＳ１１０）。その後、リセス１２の領域内部に形成された第１のｐ型半導体領域４１と、段差部６００の底面６０３の領域に形成された第１のｐ型半導体領域６１とに、酸素（Ｏ）イオンが注入されて、第２のｐ型半導体領域４２が形成される（図２、ステップＳ１２０）。次に、第２のｐ型半導体領域６２が形成される（図２、ステップＳ１２０）。その後、各種電極及び絶縁膜が形成される（図２，ステップＳ１３０）。以上のようにして半導体装置１１５が製造される。

【0232】

Ｊ１−３．効果：
以上説明した第９実施形態によれば、リセス１２を有する半導体装置１１５においても、第７実施形態と同様の効果を奏し、さらに、フィールドプレート構造により段差部６００における電界集中を緩和することができる。その結果、多数の素子を並列で動作させる半導体装置１５０の電気的特性を向上させることができる。

【0233】

Ｋ．第１０実施形態：
図２３は、電力変換装置３００の構成を示す説明図である。電力変換装置３００は、交流電源Ｅから負荷Ｒに供給される電力を変換する装置である。電力変換装置３００は、交流電源Ｅの力率を改善する力率改善回路の構成部品として、制御回路２０と、トランジスタＴＲと、４つのダイオードＤ１と、コイルＬｃと、ダイオードＤ２と、キャパシタＣｐとを備える。本実施形態では、トランジスタＴＲは、第９実施形態の半導体装置１１５と同様である。また、本実施形態では、ダイオードＤ１は、第４実施形態の半導体装置１０９と同様である。

【0234】

電力変換装置３００のダイオードＤ１，Ｄ２は、ショットキーバリアダイオードである。電力変換装置３００において、４つのダイオードＤ１は、交流電源Ｅの交流電圧を整流するダイオードブリッジＤＢを構成する。ダイオードブリッジＤＢは、直流側の端子として、正極出力端Ｔｐと、負極出力端Ｔｎとを有する。コイルＬｃは、ダイオードブリッジＤＢの正極出力端Ｔｐに接続されている。ダイオードＤ２のアノード側は、コイルＬｃを介して正極出力端Ｔｐに接続されている。ダイオードＤ２のカソード側は、キャパシタＣｐを介して負極出力端Ｔｎに接続されている。負荷Ｒは、キャパシタＣｐと並列に接続されている。

【0235】

電力変換装置３００のトランジスタＴＲは、ＦＥＴ（Field-Effect Transistor）である。トランジスタＴＲのソース側は、負極出力端Ｔｎに接続されている。トランジスタＴＲのドレイン側は、コイルＬｃを介して正極出力端Ｔｐに接続されている。トランジスタＴＲのゲート側は、制御回路２０に接続されている。電力変換装置３００の制御回路２０は、交流電源Ｅの力率が改善されるように、負荷Ｒに出力される電圧、および、ダイオードブリッジＤＢにおける電流に基づいて、トランジスタＴＲのソース−ドレイン間の電流を制御する。

【0236】

以上説明した第１０実施形態によれば、トランジスタＴＲのデバイス特性を向上させることができる。その結果、電力変換装置３００による電力変換効率を向上させることができる。

【0237】

なお、トランジスタＴＲは、第９実施形態の半導体装置１１５と同様であってもよいし、上述の他の実施形態及び変形例における半導体装置が用いられてもよい。また、ダイオードＤ１，Ｄ２は、第４実施形態の半導体装置１０９と同様であってもよいし、上述の他の実施形態及び変形例における半導体装置が用いられてもよい。

【0238】

Ｌ．他の変形例：
本発明は、上述した実施形態、実施例および変形例に限られず、その趣旨を逸脱しない範囲において種々の構成で実現できる。例えば、実施形態、実施例および変形例における技術的特徴のうち、発明の概要の欄に記載した各形態における技術的特徴に対応するものは、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えおよび組み合わせを行うことが可能である。また、本明細書中に必須なものとして説明されていない技術的特徴については、適宜、削除することが可能である。

【0239】

本発明が適用される半導体装置は、上述した構造に限られず、ｐｎ接合を有する半導体装置で適用可能である。例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）などであってもよい。

【0240】

上述の実施形態及び変形例において、基板の材質は、上述した窒化ガリウム（ＧａＮ）やシリコン（Ｓｉ）に限らず、サファイア（Ａｌ₂Ｏ₃）、炭化シリコン（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、酸化ガリウム（Ｇａ₂Ｏ₃）などのいずれであってもよい。なお、上述したように、半導体装置に含まれるｎ型不純物及びｐ型不純物を活性化させる観点から、面方向の格子定数と、第１のｎ型半導体層２の面方向の格子定数と、の差は、５％以下とするであることが好ましい。このような基板の材質は、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、炭化シリコン（ＳｉＣ）であることが好ましく、窒化ガリウム（ＧａＮ）であることがより好ましい。

【0241】

上述の実施形態及び変形例において、各半導体層及び半導体領域の材質は、上述した窒化ガリウム（ＧａＮ）に限らず、シリコン（Ｓｉ）、ＳｉＣ（窒化シリコン）、またはIII族窒化物（例えば、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）など）などの他の半導体材料であってもよい。

【0242】

上述の実施形態及び変形例において、ｎ型不純物は、シリコン（Ｓｉ）、酸素（Ｏ）、ゲルマニウム（Ｇｅ）などのいずれであってもよい。

【0243】

上述の実施形態及び変形例において、ｐ型不純物は、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）および炭素（Ｃ）などのいずれであってもよい。

【0244】

上述の実施形態及び変形例において、絶縁膜の材質は、電気絶縁性を有する材質であればよく、二酸化シリコン（ＳｉＯ₂）の他、窒化シリコン（ＳｉＮｘ）、酸化アルミニウム（Ａｌ₂Ｏ₃）、窒化アルミニウム（ＡｌＮ）、酸化ジルコニウム（ＺｒＯ₂）、酸化ハフニウム（ＨｆＯ₂）、酸窒化シリコン（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化ハフニウム（ＨｆＯＮ）などの少なくとも１つであってもよい。絶縁膜は、単層であってもよいし、２層以上であってもよい。

【0245】

上述の実施形態及び変形例において、各電極の材質は、上述の実施形態の材質に限らず、他の材質であってもよい。第１の電極は、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）のいずれかを含んでいてもよい。

【0246】

上述の実施形態及び変形例において、結晶成長によって形成された半導体層は、イオン注入によって形成されてもよく、イオン注入によって形成された半導体層は、結晶成長によって形成されてもよい。例えば、半導体装置における第１のｐ型半導体領域の一部がイオン注入によって形成され、一部が結晶成長によって形成されてもよい。

【0247】

上述の実施形態及び変形例において、第１のｐ型半導体領域４１、６１を備える半導体装置は、第１のｐ型半導体領域４１、６１を備えていなくてもよい。また、第１のｐ型半導体領域４１、６１を備えていない半導体装置は、第１のｐ型半導体領域４１、６１を備えていてもよい。

【0248】

上述の実施形態及び変形例において、第１のｎ型半導体層２内に第２のｐ型半導体領域６２を備えていない半導体装置は、第１のｎ型半導体層２内に第２のｐ型半導体領域６２を備えていてもよい。さらに、第１のｎ型半導体層２内に、第１のｐ型半導体領域６１を備えていてもよい。

【0249】

上述の実施形態及び変形例において、第２のｐ型半導体領域のアクセプタ濃度は、第１のｐ型半導体領域のアクセプタ濃度よりも高くなくともよい。第２のｐ型半導体領域のアクセプタ濃度は、第１のｐ型半導体領域のアクセプタ濃度と同じであってもよいし、低くてもよい。

【0250】

上述の実施形態及び変形例において、第２のｐ型半導体領域と、第１のｎ型半導体層との距離は、０．０８μｍ以上でなくともよい。第２のｐ型半導体領域と、第１のｎ型半導体層との距離は、０．０８μｍ未満であってもよく、例えば、０．０７μｍ、０．０５μｍ、であってもよいし、他の数値であってもよい。

【符号の説明】

【0251】

１…基板
１ｓ…第２の面
１ｕ…第１の面
２…第１のｎ型半導体層
３…第１のｐ型半導体領域
４…第２のｎ型半導体領域
５…電極、ボディ電極、第１の電極
５ｔ…端部
６…第２の電極
７…電極、ソース電極、第３の電極
８…トレンチ
９…絶縁膜
１０…ゲート電極、制御電極
１１…第２の電極、ドレイン電極
１２…リセス
１４…第２のｎ型半導体領域
１５…電極、第１の電極
１５ｔ…端部
１７…第１の電極
１８…第１の電極
１９…電極、第１の電極
１０９ａ…第２の半導体装置
１１０…半導体装置
１１１…半導体装置
１１２…半導体装置
１１３…半導体装置
１１４…半導体装置
１１５…半導体装置
１２０…配線電極
１２１ｅ…接続部
１５０…半導体装置
３００…電力変換装置
６００…段差部
６０１…上面
６０２…側面
６０３…底面
７７２…絶縁膜
８００…終端構造
Ｃ…制御領域
Ｌ…距離
Ｃｐ…キャパシタ
Ｄ１…ダイオード
Ｄ２…ダイオード
ＤＢ…ダイオードブリッジ
Ｅ…交流電源
Ｌｃ…コイル
Ｒ…負荷
Ｓ…周辺部
ＴＲ…トランジスタ
Ｔｎ…負極出力端
Ｔｐ…正極出力端

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】