特許 6669788 センサコントローラからスタイラスに対してデータの値を送信する方法、及び、スタイラス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6669788

(24)【登録日】2020年3月2日

(45)【発行日】2020年3月18日

(54)【発明の名称】センサコントローラからスタイラスに対してデータの値を送信する方法、及び、スタイラス

(51)【国際特許分類】

   G06F 3/041 20060101AFI20200309BHJP

   G06F 3/03 20060101ALI20200309BHJP

   G06F 3/044 20060101ALI20200309BHJP

   H04J 13/16 20110101ALI20200309BHJP

【ＦＩ】

   G06F3/041 512

   G06F3/03 400Z

   G06F3/044 Z

   H04J13/16

【請求項の数】13

【全頁数】33

(21)【出願番号】特願2018-6510(P2018-6510)

(22)【出願日】2018年1月18日

(62)【分割の表示】特願2017-206098(P2017-206098)の分割

【原出願日】2016年4月19日

(65)【公開番号】特開2018-92641(P2018-92641A)

(43)【公開日】2018年6月14日

【審査請求日】2019年4月10日

(31)【優先権主張番号】62/207,257

(32)【優先日】2015年8月19日

(33)【優先権主張国】US

(31)【優先権主張番号】PCT/JP2016/058254

(32)【優先日】2016年3月16日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000139403

【氏名又は名称】株式会社ワコム

(74)【代理人】

【識別番号】100130982

【弁理士】

【氏名又は名称】黒瀬 泰之

(72)【発明者】

【氏名】小田 康雄

(72)【発明者】

【氏名】山本 定雄

【審査官】 菅原 浩二

(56)【参考文献】

【文献】 国際公開第２０１６／１１７００４（ＷＯ，Ａ１）

【文献】 特開２００３−３３８７７５（ＪＰ，Ａ）

【文献】 国際公開第２０１４／１８５５２３（ＷＯ，Ａ１）

【文献】 国際公開第２０１４／１８１６８０（ＷＯ，Ａ１）

【文献】 特開２００９−２３２４１９（ＪＰ，Ａ）

【文献】 特開２００１−３３９３６４（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１３／０２０７９２６（ＵＳ，Ａ１）

【文献】 特開２０００−１７４６５９（ＪＰ，Ａ）

【文献】 特開２００２−２５２８６５（ＪＰ，Ａ）

【文献】 特開２００２−０７７０９９（ＪＰ，Ａ）

【文献】 特開２００１−１５６６８０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ ３／０４１

Ｇ０６Ｆ ３／０３

Ｇ０６Ｆ ３／０４４

Ｈ０４Ｊ １３／１６

(57)【特許請求の範囲】

【請求項1】

センサコントローラからスタイラスに対してデータの値を送信する方法であって、
前記センサコントローラが、自己相関性を有する所定の符号列に基づいて生成された第１のチップ列を示すプリアンブルを送信するステップと、
前記センサコントローラが、前記プリアンブルに続けて、前記所定の符号列が前記データの値に応じたシフト量だけ巡回シフトされてなる第２のチップ列を示すデータ信号を送信するステップと、
を含む方法。

【請求項2】

前記第１のチップ列に対応するシフト量と前記データの値に応じたシフト量との差の最小値は、前記データの値間におけるシフト量の差の最小値に比して大きい、
請求項１に記載の方法。

【請求項3】

前記シフト量は、ある１つのデータの値が対応づけられるビット列と他の１つのデータの値が対応付けられるビット列とのハミング距離が小さいほど、前記ある１つのデータの値のシフト量と前記他の１つのデータの値のシフト量との差が小さくなるように決定される、
請求項１に記載の方法。

【請求項4】

前記センサコントローラは、前記所定の符号列及び前記所定の符号列を反転してなる符号列のいずれか一方を前記データの値に応じて選択し、選択した一方の符号列を前記データの値に応じたシフト量だけ巡回シフトすることにより、前記第２のチップ列を生成する、
請求項１に記載の方法。

【請求項5】

前記センサコントローラはさらに、巡回シフトによって得られた符号列に固定符号又は該固定符号を反転してなる符号を付加することにより、前記第２のチップ列を生成する、
請求項４に記載の方法。

【請求項6】

前記センサコントローラは、前記第２のチップ列をマンチェスター符号化することによって前記データ信号の送信を行う、
請求項１に記載の方法。

【請求項7】

前記センサコントローラは、前記第２のチップ列に基づいて所定の搬送波信号を変調することによって前記データ信号の送信を行う、
請求項１に記載の方法。

【請求項8】

芯体と、
前記芯体の先端付近に設けられた電極と、
前記電極に接続され、センサコントローラとの間で共有されたチップ列であって、自己相関性を有する所定の符号列に基づいて生成された第１のチップ列を用いてプリアンブルを検出し、該プリアンブルの極性を基準として、前記プリアンブルに連続して受信した信号に基づいて前記センサコントローラが送信したデータの値を復号する回路部と、
を含むスタイラス。

【請求項9】

前記回路部は、前記所定の符号列を任意のシフト量で巡回シフトさせることによって得られる複数の符号列を用いて前記データの値を復号する、
請求項８に記載のスタイラス。

【請求項10】

前記回路部は、前記プリアンブルの極性が反転している場合に、前記信号を反転させる、
請求項８に記載のスタイラス。

【請求項11】

前記信号は、前記所定の符号列を巡回シフトさせることによって得られる符号列に固定符号又は該固定符号を反転してなる符号が追加されてなる第２のチップ列を示す、
請求項８に記載のスタイラス。

【請求項12】

前記信号は、前記第２のチップ列をマンチェスター符号化してなる信号であり、
前記回路部は、前記マンチェスター符号化の逆処理を行うことによって前記第２のチップ列を取得する、
請求項８に記載のスタイラス。

【請求項13】

前記信号は、前記第２のチップ列に基づいて所定の搬送波信号を変調してなる信号であり、
前記回路部は、前記信号を復調することによって前記第２のチップ列を取得する、
請求項８に記載のスタイラス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、センサコントローラ、位置指示器、及び位置検出システムに関し、特に、タッチ面上における位置指示器の位置する位置検出器に用いられるセンサコントローラと、そのような位置検出器が送信する信号を受信可能に構成された位置指示器と、これらの位置検出器及び位置指示器を備える位置検出システムとに関する。

【背景技術】

【0002】

ペン型の装置である位置指示器とタブレット等のタッチ面を有する装置である位置検出器との間で、双方向、又は、位置検出器から位置指示器への一方向に通信を行えるようにした位置検出システムが知られている。特許文献１には、後者の位置検出システムの例が開示されている。

【0003】

また、特許文献２には、位置検出システムを構成する位置指示器と位置検出器の間における通信において、Direct Sequence Spread Spectrum (DSSS)方式（以下、直接拡散方式）を使用した発明が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】国際公開第２０１５／１１１１５９号公報

【特許文献2】米国特許第７０８４８６０号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献２に記載の発明のように位置指示器と位置検出器の間の通信方法に直接拡散方式を使用することで耐ノイズ性のある通信方法を実現できる。

【0006】

例えば、送信側装置は、自己相関特性を有する既知の符号列（その符号列と、その符号列又はその反転信号を任意のシフト量で巡回シフトしてなる符号列との相関値を算出した場合に、シフト量が０である場合にのみ相関値のピークが現れる符号列）を用いて、送信データを構成する複数のビット（送信ビット列）を１ビットずつ符号化するよう構成することができる。

【0007】

図１６は、符号化によって送信側装置が生成するチップ列の例を示している。同図に示す例では、自己相関特性を有する既知の符号列として１１チップ長の「０００１００１０１１１」を使用している。また、送信ビット列は「１０１１０」であるとしている。同図に示すように、送信対象のビットの値が「１」である場合には、上記符号列がそのまま送信チップ列となる。一方、送信対象のビットの値が「０」である場合には、上記符号列の反転符号列が送信チップ列となる。

【0008】

受信側装置は、送信側装置が送信した送信チップ列を受信すると、１チップずつ順次１１チップ分の容量を有する先入れ先出し型のシフトレジスタに入力し、その都度、シフトレジスタ内に一時的に蓄積されている１１チップ分のチップ列と、上記既知の符号列との相関値を算出する。上記符号列は自己相関性を有しているので、算出される相関値は、シフトレジスタに記憶されているチップ列がちょうど「０００１００１０１１１」となった場合に最大値（この例では＋１１）となり、ちょうど「１１１０１１０１０００」（既知の符号列の反転符号列）となった場合に最小値（この例では−１１）となる。一方、その他の場合の相関値は、０に近い値（この例では＋１又は−１）となる。受信側装置は、このような相関値の特徴を利用して、受信されたチップ列から送信側装置が送信した送信データを抽出するよう構成される。

【0009】

しかしながら、上記のような直接拡散方式を利用した通信方法には、高いビットレートを得ることが難しいという問題がある。つまり、例えば図１１の例で言えば、１ビット（２値）を表現するために１１チップが必要となることから、ビットレートとしては、チップレートの１／１１の値しか得ることができない。チップレートを向上することは簡単ではないため、結果として高いビットレートを得ることが難しくなってしまっていた。

【0010】

したがって、本発明の目的の一つは、背景技術に比べて高いビットレートを得ることができるセンサコントローラ、位置指示器、及び位置検出システムを提供することにある。

【課題を解決するための手段】

【0011】

本発明の一側面によるセンサコントローラは、タッチ面上における位置指示器の位置を検出する位置検出器に用いられるセンサコントローラであって、前記位置指示器に対して送信すべきシンボルの値を出力する制御部と、自己相関特性を有する拡散符号を、前記送信すべきシンボルの値に基づいたシフト量で巡回シフトさせて得られる第１のチップ列を含む送信信号を生成し、生成した前記送信信号を、前記タッチ面を介して前記位置指示器に対して送信する送信部とを備える、というものである。

【0012】

本発明の一側面による位置指示器は、タッチ面を有する位置検出器を介してセンサコントローラが送信する信号を受信可能に構成された位置指示器であって、信号を受信し、前記信号に含まれた自己相関特性を有する符号列の巡回シフト量に基づいて前記信号に含まれたシンボルの値を復調し、復調結果に基づいて送信されたコマンドを復元する受信部と、前記コマンドに基づいて前記センサコントローラに対する信号の送信を制御する制御部とを含む、というものである。

【0013】

本発明の一側面による位置検出システムは、位置指示器と、タッチ面上における前記位置指示器の位置を検出する位置検出器とを含む位置検出システムであって、前記位置検出器は、前記位置指示器に対して送信すべきシンボルの値を出力する制御部と、自己相関特性を有する符号列を、前記送信すべきシンボルの値の少なくとも一部に基づくシフト量で巡回シフトさせてなる第１のチップ列を含む送信信号を生成し、生成した前記送信信号を、前記タッチ面を介して前記位置指示器に対して送信する送信部とを有し、前記位置指示器は、しし前記送信信号を受信することにより生成される一連のチップを順次先入れ先出し型のシフトレジスタに入力し、入力の都度、該シフトレジスタ内に一時的に蓄積されているチップ列と、自己相関特性を有する所定の符号列を任意のシフト量で巡回シフトさせることによって得られる複数の符号列のそれぞれとの相関値を算出することにより、前記一連のチップ内に含まれるビット列を検出する受信部を有する、というものである。

【発明の効果】

【0014】

本発明によれば、チップ列の生成に符号列の巡回シフトを利用しているので、１つの符号列により２ビット以上を表現することが可能になる。したがって、１つの符号列により１ビットしか表現できない背景技術に比べ、同じチップレートで高いビットレートを得ることが可能になる。

【図面の簡単な説明】

【0015】

【図1】本発明の第１の実施の形態による位置検出システム１の構成を示す図である。

【図2】図１に示した位置検出器３の構成を示す図である。

【図3】（ａ）〜（ｃ）はそれぞれ、拡散処理部６３が生成する信号の一例を示す図である。

【図4】図１に示した回路部２４の機能ブロックを示すブロック図である。

【図5】図１に示したスタイラス２及びセンサコントローラ３１の動作を時系列で説明するためのタイミング図である。

【図6】図２に示した拡散処理部６３の機能ブロックを示すブロック図である。

【図7】図６に示した制御回路６３ａの機能ブロックを示すブロック図である。

【図8】図６に示したシフトレジスタ６３ｄから出力されるチップ列ＣＮ２の説明図である。

【図9】（ａ）の実線は、図８に示した符号列Ｃ１−０と、該符号列Ｃ１−０のうち固定チップＮＲａを除く部分を任意のシフト量で巡回シフトしてなる符号列との相関値を示す図であり、（ａ）の破線は、図６に示した拡散符号ＰＮと、該拡散符号ＰＮを任意のシフト量で巡回シフトしてなる符号列との相関値を示す図であり、（ｂ）の実線は、図８に示した符号列Ｃ１−０と、その反転符号のうち固定チップＮＲａを除く部分を任意のシフト量で巡回シフトしてなる符号列との相関値を示す図であり、（ｂ）の破線は、図６に示した拡散符号ＰＮと、その反転符号を任意のシフト量で巡回シフトしてなる符号列との相関値を示す図である。

【図10】第２の制御信号ＵＳ＿ｃ２の例を示す図である。

【図11】図４に示した相関回路２６ｂの機能ブロックを示すブロック図である。

【図12】本発明の実施の形態の第１の変形例において図６のシフトレジスタ６３ｄから出力されるチップ列ＣＮ２の説明図である。

【図13】本発明の実施の形態の第１の変形例において図６のシフトレジスタ６３ｄから出力されるチップ列ＣＮ２の説明図である。

【図14】本発明の実施の形態の第２の変形例による相関回路２６ｂの機能ブロックを示すブロック図である。

【図15】本発明の実施の形態の第３の変形例によるスタイラス２及びセンサコントローラ３１の動作を時系列で説明するためのタイミング図である。

【図16】本発明の背景技術による位置検出器が生成する送信符号列の例を示す図である。

【発明を実施するための形態】

【0016】

以下、添付図面を参照しながら、本発明の実施の形態について詳細に説明する。

【0017】

図１は、本発明の実施の形態による位置検出システム１の構成を示す図である。位置検出システム１は、スタイラス２と、位置検出器３とを備えて構成される。

【0018】

スタイラス２は、位置検出器３が順次送信する信号を受信可能に構成されたアクティブＥＳ方式の位置指示器であって、図１に示すように、芯２０、電極２１、筆圧検出センサ２３、回路部２４、及び電源２５を有して構成される。電源２５としては、例えば円筒型のＡＡＡＡ電池が用いられる。なお、本実施の形態では、本発明をアクティブＥＳ方式のスタイラス２に適用する例を説明するが、本発明は、例えば電磁誘導方式などの他の方式のスタイラスを用いる場合にも好適に適用可能である。

【0019】

芯２０は、その長手方向がスタイラス２のペン軸方向と一致するように配置される棒状の部材である。芯２０の先端部２０ａの表面には導電性材料が塗布され、電極２１を構成している。芯２０の後端部は、筆圧検出センサ２３に当接される。筆圧検出センサ２３は、芯２０の先端部２０ａに加えられる圧力（筆圧）を検出するために用いられる。

【0020】

回路部２４は、位置検出器３が送信するアップリンク信号ＵＳ（第１の制御信号ＵＳ＿ｃ１及び第２の制御信号ＵＳ＿ｃ２）を電極２１を介して受信する機能と、位置検出器３に向け、電極２１を介してダウンリンク信号ＤＳ（位置信号ＤＳ＿ｐｏｓ及びデータ信号ＤＳ＿ｒｅｓ）を送信する機能とを有する。これらの信号については、後ほど詳細に説明する。

【0021】

位置検出器３は、タッチ面３ａを構成するセンサ３０と、センサコントローラ３１と、これらを含む位置検出器３の各部を制御するホストプロセッサ３２とを有して構成される。

【0022】

センサコントローラ３１は、スタイラス２が送信するダウンリンク信号ＤＳ（位置信号ＤＳ＿ｐｏｓ及びデータ信号ＤＳ＿ｒｅｓ）をセンサ３０を介して受信する機能と、スタイラス２に向け、センサ３０を介してアップリンク信号ＵＳ（第１の制御信号ＵＳ＿ｃ１及び第２の制御信号ＵＳ＿ｃ２）を送信する機能とを有する。

【0023】

図２は、位置検出器３の構成を示す図である。同図に示すように、センサ３０は複数の線状電極３０Ｘと複数の線状電極３０Ｙとがマトリクス状に配置された構成を有しており、これら線状電極３０Ｘ，３０Ｙによってスタイラス２と容量結合する。また、センサコントローラ３１は、送信部６０、選択部４０、受信部５０、ロジック部７０、及びＭＣＵ８０（制御部）を有して構成される。

【0024】

送信部６０は、図１に示したアップリンク信号ＵＳ（第１の制御信号ＵＳ＿ｃ１及び第２の制御信号ＵＳ＿ｃ２）を送信するための回路である。具体的には、第１の制御信号供給部６１、スイッチ６２、拡散処理部６３、符号列保持部６４、及び送信ガード部６５を含んで構成される。なお、このうち特に第１の制御信号供給部６１に関して、本実施の形態では送信部６０内に含まれるものとして説明するが、ＭＣＵ８０内に含まれることとしてもよい。

【0025】

第１の制御信号供給部６１は検出パターンｃ１を保持しており、ロジック部７０から供給される制御信号ｃｔｒｌ＿ｔ１の指示に従って、後述する図５に示す連続送信期間ＴＣＰ（例えば、３ｍｓｅｃ）の間、検出パターンｃ１に対応する信号（あるいはビット列）を連続して繰り返し出力する機能を有する。また、連続送信期間ＴＣＰの終了直後、あるいは、第２の制御信号ＵＳ＿ｃ２の送信開始時に所定の区切パターンＳＴＰを少なくとも２回連続して出力する機能も有している。第１の制御信号ＵＳ＿ｃ１は、第１の制御信号供給部６１からこうして出力される検出パターンｃ１及び区切パターンＳＴＰにより構成される。

【0026】

検出パターンｃ１は、スタイラス１００がセンサコントローラ３１の存在を検出するために用いられるシンボルの値のパターンであり、事前に（スタイラス１００がセンサコントローラ３１を検出する前に）スタイラス１００に既知にされている。シンボルは、送信処理においては変調に用いる情報の単位（送信信号が表現する情報の単位）であり、受信処理においては受信信号である１シンボルを復調して得られる情報の単位である。シンボルの値は、ビット列に変換される値（以下、「ビット列対応値」と称する）と、シンボルを受信したスタイラス１００によってビット列に変換されない値（以下、「ビット列非対応値」と称する）とを含むことができる。後述の表１に示すように、前者にかかるシンボルは２のべき乗の個数の値をとり、「０００１」などのビット列に対応付けることができる。こうしてビット列により表記される各シンボルのビット長は、直接拡散部６３の仕様により決定される。一方、後者にかかるシンボルは１個以上（例えば２個）の値をとり、後述の表１に示すように「Ｐ」「Ｍ」などと表記されるビット列に対応づけない値を取る。後述の表１に示す一例では、「Ｐ」と「Ｍ」はそれぞれ、所定の拡散符号列とその反転符号列とに対応付けられる。

【0027】

検出パターンｃ１はビット列非対応値のパターンにより表すことができ、例えば「ＰＭＰＭＰＭ・・・」のように２つのビット列非対応値「Ｐ」「Ｍ」の繰り返しにより検出パターンｃ１を構成することができる。

【0028】

区切パターンＳＴＰは、上記連続送信期間の終了をスタイラス１００に通知するためのシンボルのパターンであり、検出パターンｃ１の繰り返し中に現れないシンボルのパターンによって構成される。一例を挙げると、上記のように検出パターンｃ１を「ＰＭＰＭＰＭ・・・」のように２つのビット列非対応値「Ｐ」「Ｍ」の繰り返しで構成する場合、区切パターンＳＴＰは、ビット列非対応値「Ｐ」を２回連続させてなるパターン「ＰＰ」により構成することができる。尚、区切りパターンＳＴＰと検出パターンｃ１との構成を逆にして、区切りパターンを「ＰＭ」により構成して検出パターンｃ１を「ＰＰ」により構成してもよい。

【0029】

スイッチ６２は、ロジック部７０から供給される制御信号ｃｔｒｌ＿ｔ２に基づいて第１の制御信号供給部６１及びＭＣＵ８０のいずれか一方を選択し、選択した一方の出力を拡散処理部６３に供給する機能を有する。スイッチ６２が第１の制御信号供給部６１を選択した場合、拡散処理部６３には検出パターンｃ１又は区切パターンＳＴＰが供給される。一方、スイッチ６２がＭＣＵ８０を選択した場合、拡散処理部６３には制御情報ｃ２が供給される。

【0030】

制御情報ｃ２は、スタイラス２への指示内容を示すコマンドを含む情報であり、ＭＣＵ８０によって生成され、図１０に示すような第２の制御信号ＵＳ＿ｃ２により送信される。制御情報ｃ２は可変長のビット列に対応づけられるシンボルの値（例えば０〜１５）を含み、スタイラス２との間でその値が事前に共有されていない点で、検出パターンｃ１とは異なっている。また、制御情報ｃ２は、上述した所定ビット長の２のべき乗の個数（８値）の値を示す値「Ｄ」により示される点で、値「Ｐ」「Ｍ」とを含む検出パターンｃ１と異なっている。第２の制御信号ＵＳ＿ｃ２は、図１０に示すように区切りパターンＳＴＰ「ＰＰ」をプリアンブルとしその後にＤ１〜Ｄ３で示す３つの制御情報ｃ２に対応する送信信号（チップ列）を含み構成され送信される。

【0031】

符号列保持部６４は、ロジック部７０から供給される制御信号ｃｔｒｌ＿ｔ３に基づき、自己相関特性を有する１１チップ長の拡散符号ＰＮ（第２の符号列）を生成して保持する機能を有する。符号列保持部６４が保持している拡散符号ＰＮは、拡散処理部６３に供給される。拡散符号ＰＮの具体的な内容については後述する。

【0032】

拡散処理部６３は、スイッチ６２を介して供給されるシンボルの値（拡散処理部６３の処理により送信信号により表現される情報）に基づいて符号列保持部６４によって保持される拡散符号ＰＮを１次変調（後述する巡回シフトあるいは反転）することにより、１２チップ長の符号列（後述する表１、図６に示すチップ列ＣＮ２。第２のチップ列）を得る機能（チップ列取得機能）を有する。このチップ列取得機能（１次変調処理）については後に図５〜図９を参照しながらより詳しく説明するが、ここで簡単に概要のみ説明する。

【0033】

本実施の形態における検出パターンｃ１、区切パターンＳＴＰ、制御情報ｃ２はそれぞれ、ビット列対応値０〜１５（対応ビット列「００００」〜「１１１１」）及びビット列非対応値「Ｐ」「Ｍ」の組み合わせによって構成される。また、拡散符号保持部６４から供給される拡散符号ＰＮは、「０００１００１０１１１」である。

【0034】

拡散処理部６３による１次変調において、各シンボルの値（０〜１５並びにＰ及びＭ）は、各々対応するチップ列ＣＮ２に変換される。表１には、チップ列取得機能によるシンボルの値と生成されるチップ列ＣＮ２の対応関係の具体例を示している。

【0035】

【表1】

【0036】

表１に示すように１つのシンボルは多値を示し、シンボルの値は拡散符号ＰＮをシンボルの値に基づいたシフト量巡回シフトし、非反転又は反転させることで得られる上記表１のいずれかのチップ列ＣＮ２に対応づけられる。シンボルの値は所定ビット長のビット列により表される２のべき乗の個数（例えば１６個）の値のいずれか（「０〜１５」）、又は、ビット列に対応しない前記２のべき乗の個数の値とは異なる１個以上の個数の値（「Ｐ」「Ｍ」）のいずれかを取る。前者は制御情報ｃ２の送信に用いられ、後者はプリアンブルなど区切パターンＳＴＰの送信に用いられる。

【0037】

表の各行を詳しく説明すると、シンボルの値「Ｐ」はビット列非対応値であり、自己相関特性を有する拡散符号ＰＮ「０００１００１０１１１」の先頭に固定チップ「１」を付けてなる符号列に変換される。ビット列非対応値「Ｍ」は、拡散符号ＰＮ「０００１００１０１１１」の極性を反転された反転符号「１１１０１１０１０００」の先頭に固定チップである「０」を付けてなる符号列に変換される。

【0038】

ビット列対応値０〜７はそれぞれ、拡散符号ＰＮを各々表１に示すシフト量で巡回シフトしてなる符号の先頭に「１」を付けてなる符号列に変換される。例えば、シンボルの値「４」は、拡散符号ＰＮを右に９個（左に２）巡回シフトしてなる符号の先頭に「１」を付けてなる符号列に変換される。また、ビット列対応値８〜１５はそれぞれ、拡散符号ＰＮの極性が反転された反転符号「１１１０１１０１０００」を、それぞれシンボルの値で所定のシフト量で巡回シフトしてなる符号の先頭に「０」を付けてなる符号列に変換される。例えば、シンボルの値「１２」は、拡散符号ＰＮを反転し、右に９（左に２）巡回シフトしてなる符号の先頭に「１」を付してなる符号列に変換される。

【0039】

コマンドに用いられるビット列対応値０〜７のシフト量のうち最も近いもののシフト量の差は１である。一方、プリアンブルなど区切パターンＳＴＰに用いるシンボルの値「Ｐ」のシフト量（即ち、０）と、コマンドに用いられるビット列対応値０〜７のうち最もシフト量の近い値「０」（右に２）又は「４」のシフト量（左に２）のとの差は２であり、ビット列対応値０〜７のシフト量の差うち最小の差に比して大きく確保してある。このように、プリアンブルなどの区切パターンを構成するシンボルの値「Ｐ」及び「Ｍ」のシフト量（「０」）とコマンドを構成する値（「０」「４」及び「８」「１２」）に基づいたシフト量（＋２、−２）との差を、コマンドを構成するある１つの値とコマンドを構成する他の値とのシフト量のうち最も小さい値よりも大きくとることで、プリアンブルなどの区切パターンをコマンドに対応する所定の値のいずれかと誤って判定してしまう確率を低減することが可能となる。

【0040】

ここで、シフト量は、ある１つのシンボルの値が対応づけられるビット列と他の１つのシンボルの値が対応付けられるビット列とのハミング距離が小さいほど、ある１つのシンボルの値のシフト量と他の１つのシンボルの値のシフト量との差が小さくなるように、決定されている。単純に、シンボルの値が大きくなるにつれシフト量を大きくするのではなく、表１のようにビット列間のハミング距離に基づいてシフト量を決定して構成する理由については後述する。

【0041】

尚、送信部６０（チップ列ＣＮ２を取得した拡散処理部６３）は、表１のようにして取得したチップ列ＣＮ２をそのまま送信信号とするのではなく、チップ列ＣＮ２に基づいてキャリア信号を変調することで送信信号を生成する処理（２次変調処理）を行うとしてもよい。２次変調処理は必ずしも必要とはされないが、この２次変調処理には、チップ列ＣＮ２をマンチェスター符号化する処理などを含むことができる。

【0042】

図３（ａ）〜（ｃ）はそれぞれ、拡散処理部６３が生成する信号の一例を示す図である。以下、それぞれについて説明する。

【0043】

図３（ａ）は、拡散処理部６３が２次変調処理を行わない場合の例である。この例では、１次変調によって生成されたチップ列ＣＮ２がそのまま、拡散処理部６３によって生成される送信信号となる。

【0044】

図３（ｂ）は、拡散処理部６３が２次変調処理としてマンチェスター符号化のみを行う場合の例である。この場合の拡散処理部６３は、チップ列ＣＮ２に含まれる複数のチップのうち「１」であるチップに立ち上がりエッジを割り当て、「０」であるチップに立ち下がりエッジを割り当てることによって、マンチェスター符号化したチップ列ＣＮ２を取得する。なお、「０」であるチップに立ち上がりエッジを割り当て、「１」であるチップに立ち下がりエッジを割り当てることによってチップ列ＣＮ２のマンチェスター符号化を行うこととしてもよい。図３（ｂ）の例では、マンチェスター符号化されたチップ列ＣＮ２が、拡散処理部６３によって生成される送信信号となる。

【0045】

図３（ｃ）は、拡散処理部６３が２次変調処理としてマンチェスター符号化及びデジタル変調を行う場合の例である。この場合の拡散処理部６３は、マンチェスター符号化したチップ列ＣＮ２に基づいて所定の搬送波信号を変調することにより、図３（ｃ）に示すような送信信号を生成する。なお、図３にはＢＰＳＫ(Binary Phase Shift Keying)に従って生成した送信信号の例を記載しているが、他のデジタル変調方式を用いることとしてもよい。また、図３では搬送波信号として正弦波信号を用いているが、矩形波信号など他の種類の搬送波信号を用いてもよい。

【0046】

拡散処理部６３が行う２次変調処理にマンチェスター符号化を含むことで、図３（ｂ）からも理解されるように、１チップに相当する期間以上の期間にわたって同じ値が連続することがなくなる。このように拡散符号ＰＮによりスペクトラムが拡散された送信信号を２次変調することにより、例えば低周波数成分を避けるように所望の周波数帯を利用して送信することができる。

【0047】

図２に戻る。拡散処理部６３によって生成された送信信号（第１の制御信号ＵＳ＿ｃ１及び第２の制御信号ＵＳ＿ｃ２）は、送信ガード部６５に供給される。送信ガード部６５は、ロジック部７０から供給される制御信号ｃｔｒｌ＿ｔ４に基づき、第１の制御信号ＵＳ＿ｃ１及び第２の制御信号ＵＳ＿ｃ２の送信期間と後述する受信期間ＲＤＳとの間に、送信動作と受信動作を切り替えるために送信と受信の両方を行わない期間であるガード期間を挿入する機能を有する。

【0048】

選択部４０は、ロジック部７０の制御に基づいて、センサ３０から信号を送信する送信期間と、センサ３０により信号を受信する受信期間とを切り替えるスイッチである。具体的に説明すると、選択部４０は、スイッチ４４ｘ，４４ｙと、導体選択回路４１ｘ，４１ｙとを含んで構成される。スイッチ４４ｘは、ロジック部７０から供給される制御信号ｓＴＲｘに基づき、送信期間には、送信部６０の出力端を導体選択回路４１ｘの入力端に接続し、受信期間には、導体選択回路４１ｘの出力端を受信部５０の入力端に接続するよう動作する。スイッチ４４ｙは、ロジック部７０から供給される制御信号ｓＴＲｙに基づき、送信期間には、送信部６０の出力端を導体選択回路４１ｙの入力端に接続し、受信期間には、導体選択回路４１ｙの出力端を受信部５０の入力端に接続するよう動作する。導体選択回路４１ｘは、ロジック部７０から供給される制御信号ｓｅｌＸに基づき、複数の線状電極３０Ｘのうちの１つを選択し、選択したものをスイッチ４４ｘに接続するよう動作する。導体選択回路４１ｙは、ロジック部７０から供給される制御信号ｓｅｌＹに基づき、複数の線状電極３０Ｙのうちの１つを選択し、選択したものをスイッチ４４ｙに接続するよう動作する。

【0049】

受信部５０は、ロジック部７０の制御信号ｃｔｒｌ＿ｒに基づいて、スタイラス２が送信する位置信号ＤＳ＿ｐｏｓ及びデータ信号ＤＳ＿ｒｅｓを検出あるいは受信するための回路である。具体的には、増幅回路５１、検波回路５２、及び、アナログデジタル（ＡＤ）変換器５３を含んで構成される。

【0050】

増幅回路５１は、選択部４０から供給される位置信号ＤＳ＿ｐｏｓ及びデータ信号ＤＳ＿ｒｅｓを増幅して出力する。検波回路５２は、増幅回路５１の出力信号のレベルに対応した電圧を生成する回路である。ＡＤ変換器５３は、検波回路５２から出力される電圧を所定時間間隔でサンプリングすることによって、デジタル信号を生成する回路である。ＡＤ変換器５３が出力するデジタルデータはＭＣＵ８０に供給される。

【0051】

ロジック部７０及びＭＣＵ８０は、送信部６０及び受信部５０等の送受信動作を制御する制御部である。具体的に説明すると、ＭＣＵ８０は、内部にＲＯＭおよびＲＡＭを有し、所定のプログラムに基づき動作するマイクロプロセッサである。一方、ロジック部７０は、ＭＣＵ８０の制御に基づき、上述した各制御信号を出力するよう構成される。ＭＣＵ８０はまた、ＡＤ変換器５３から供給されるデジタルデータに基づいてスタイラス２の位置を示す座標データｘ，ｙ等を導出し、ホストプロセッサ３２に対して出力する役割を担う。

【0052】

図４は、スタイラス２の機能ブロックを示すブロック図である。同図に示すように、スタイラス２は、切替部ＳＷ、受信部２６、送信部２７、並びに制御部２８を含んで構成される。

【0053】

切替部ＳＷは、制御部２８からの制御信号ＳＷＣに基づき、受信Ｒと送信Ｔとを切り替えるスイッチである。受信Ｒの場合には電極２１を受信部２６に接続し、送信Ｔの場合には電極２１を送信部２７に接続する。初期状態、すなわちスタイラス２が第１の制御信号ＵＳ＿ｃ１を検出するまでの検出前期間ＢＤ（図５参照）の間、切替部ＳＷは受信Ｒに設定される。

【0054】

受信部２６は、切替部ＳＷから供給される信号（電極２１に到来した信号）の受信を行い表１で示した送信信号からシンボルの値を得るための回路であり、復調回路２６ａ及び相関回路２６ｂを含んで構成される。受信部２６は、消費電力を削減するため、センサコントローラ３１を検出するまでの検出前期間ＢＤでは、短縮された受信期間ＳＲＰを除いてその動作を停止している。

【0055】

図５も参照しながら説明すると、受信部２６は、所定の周期ＷＰａ（例えば２．５ｍｓｅｃ）ごとに、短縮された受信期間ＳＲＰ（周期ＷＰａより短い時間。例えば６０μｓｅｃ）の間だけ第１の制御信号ＵＳ＿ｃ１の受信動作を行い、第１の制御信号ＵＳ＿ｃ１に例えば「ＰＭ」あるいは「ＭＰ」など所定長のビット列に対応付けないシンボルの値のパターンである検出パターンｃ１が含まれているか否かを判定する。スタイラス２は、これによってセンサコントローラ３１の検出を試みる。センサコントローラ３１を検出した後には、受信部２６は、受信動作を継続して区切パターンＳＴＰを検出し、さらに区切パターンＳＴＰの後に検出した信号を第２の制御信号ＵＳ＿ｃ２として受信して、そこから所定長のビット列に対応付けられる値Ｄにより構成される制御情報ｃ２を抽出する処理を行う。

【0056】

ここで、上述したように、本実施の形態では連続する２つの同じシンボルの値「ＰＰ」により区切パターンＳＴＰを構成している。このようにしているのは、スタイラス２が、電極２１ではなく、その筐体をアンテナとして位置検出器３からの信号を受信してしまうことがあるためである。この場合、スタイラス２の回路部２４には正負が逆転した状態で各信号が供給されるため、スタイラス２は、制御情報ｃ２を正常に受信することができなくなる。そこで、スタイラス２は、区切パターンＳＴＰを検出する際、シンボル値「ＰＰ」だけでなく、シンボル値「ＰＰ」を表すチップ列を反転させてなるチップ列により構成されるシンボル値「ＭＭ」も監視する。そして、シンボル値「ＰＰ」が検出された場合には通常どおりに後続のチップ列を検出することにより制御情報ｃ２の受信を試みる一方、シンボル値「ＭＭ」が検出された場合には、後続のチップ列を検出後にすべて反転させることにより、制御情報ｃ２の受信を試みる。このようにシンボル値が反転されているか非反転であるかを判定する際に、１つ目のチップ列の反転または非反転を参照として利用することで、スタイラス２は電極２１ではなく筐体を介して位置検出器３からの信号が到来し電極２１で得られた信号の極性が反転してしまっているような場合にも、極性の反転及び非反転の判定を誤らず制御情報ｃ２を構成するデータを取得することが可能になる。

【0057】

復調回路２６ａは、位置検出器３が送信した信号を受信することにより、一連のチップを生成する受信回路である。具体的に説明すると、例えば位置検出器３が２次変調処理としてマンチェスター符号化及びデジタル変調を行う場合であれば、復調回路２６ａは、位置検出器３の拡散処理部６３が搬送波信号の変調に用いた変調方式によって電極２１に誘導された信号を復調することにより一連のチップを順次取得し、さらに、マンチェスター符号化の逆処理によってこの一連のチップを順次復号する処理を行う。復調回路２６ａは、この復号の結果得られる一連のチップを、１チップずつ相関回路２６ｂに供給するよう構成される。拡散処理部６３がマンチェスター符号化もデジタル変調も行わない場合には、復調回路２６ａは、順次受信される一連のチップを直接、１チップずつ相関回路２６ｂに供給すればよい。

【0058】

相関回路２６ｂは、復調回路２６ａから供給される一連のチップと、複数の既知の符号列のそれぞれとの相関処理を行うことにより、一連のチップ内に含まれる検出パターンｃ１、区切パターンＳＴＰ、制御情報ｃ２を検出する機能を有する。この検出機能については、後に図１１を参照しながら、別途より詳しく説明する。検出パターンｃ１を検出した場合、相関回路２６ｂは、制御部２８に対して起動信号ＥＮを発行する。区切パターンＳＴＰを検出した場合、相関回路２６ｂは、その検出時刻ｔ２を制御部２８に対して出力する。制御情報ｃ２を検出した場合、相関回路２６ｂは、検出した制御情報ｃ２を制御部２８に対して出力する。

【0059】

制御部２８は、マイクロプロセッサ（ＭＣＵ）により構成され、受信部２６から起動信号ＥＮが供給されたこと（すなわち、受信部２６が検出パターンｃ１を検出したこと）を契機として起動し、各種の処理を行う。具体的には、受信部２６から供給される検出時刻ｔ２に基づいて各信号（制御情報ｃ２、位置信号ＤＳ＿ｐｏｓ、及びデータ信号ＤＳ＿ｒｅｓ）の送受信スケジュールを生成し、生成した送受信スケジュールに基づく制御信号ＳＷＣを生成して切替部ＳＷに供給する処理と、受信部２６から供給される制御情報ｃ２に基づいてデータ信号ＤＳ＿ｒｅｓの送信方法を制御する処理とを行う。

【0060】

データ信号ＤＳ＿ｒｅｓの送信方法の制御について、詳しく説明する。制御部２８は、制御情報ｃ２により送信すべき情報の内容（ペンＩＤ、筆圧値、サイドスイッチの押下状態等）が指定されている場合、その指定に従い、位置検出器３に対して送信する情報の内容を制御する。具体的には、送信する情報を含む送信データＲｅｓを生成し、送信部２７に供給する。また、制御情報ｃ２によりデータ信号ＤＳ＿ｒｅｓの送信タイミング（例えば、データ信号ＤＳ＿ｒｅｓの送信に用いるタイムスロット）が指定されている場合、その送信タイミングでデータ信号ＤＳ＿ｒｅｓが送られることとなるよう、送信部２７に送信データＲｅｓを供給するタイミングを制御する。さらに、制御情報ｃ２によりデータ信号ＤＳ＿ｒｅｓの送信に用いる周波数が指定されている場合、その周波数のキャリア信号を生成するよう、後述する変調部２７ａを制御する。

【0061】

なお、受信部２６が検出パターンｃ１を検出していない場合、すなわち前回の起動信号ＥＮの供給を受けて上記処理を完了した後、未だ次の起動信号ＥＮの供給を受けていない場合、制御部２８は上記各処理の実行を休止する（すなわち、制御部２８の処理を実行しない）こととしてもよい。これにより、制御部２８の消費電力を低減することができる。

【0062】

送信部２７は、位置信号ＤＳ＿ｐｏｓ及びデータ信号ＤＳ＿ｒｅｓを送信する回路であり、変調部２７ａ及び昇圧回路２７ｂにより構成される。

【0063】

変調部２７ａは、所定周波数又は制御部２８からの制御に従った周波数の搬送波信号（例えば矩形波信号）を生成し、そのまま、或いは、制御部２８の制御に基づいて変調したうえで出力する回路である。位置信号ＤＳ＿ｐｏｓの送信時には、変調部２７ａは、搬送波信号を変調せずにそのまま出力する。一方、データ信号ＤＳ＿ｒｅｓの送信時には、制御部２８から供給される送信データＲｅｓにより搬送波信号を変調し、その結果として得られる送信信号を出力する。この変調に用いる具体的な変調方式としても、ＰＳＫ(Phase Shift Keying)などのデジタル変調方式が挙げられる。

【0064】

昇圧回路２７ｂは、変調部２７ａの出力信号を一定の振幅まで昇圧することにより、位置信号ＤＳ＿ｐｏｓ及びデータ信号ＤＳ＿ｒｅｓを生成する回路である。昇圧回路２７ｂによって生成された位置信号ＤＳ＿ｐｏｓ及びデータ信号ＤＳ＿ｒｅｓは、切替部ＳＷを経て電極２１から空間に送出される。なお、昇圧回路２７ｂと変調部２７ａとは、１つの処理部として実現されてもよい。

【0065】

図５は、スタイラス２及びセンサコントローラ３１の動作を時系列で説明するためのタイミング図である。同図において、上段Ｔｓで示す時間軸は、スタイラス２の送信Ｔｘと受信Ｒｘを示している。また、下段Ｔｔで示す時間軸は、センサコントローラ３１の送信Ｔｘと受信Ｒｘを示している。

【0066】

時刻ｔ０までの期間は、スタイラス２がセンサコントローラ３１の検出範囲の外にある期間である。スタイラス２は、消費電力を削減するために、連続送信期間ＴＣＰよりも短い周期ＷＰａで間欠的に、複数回にわたって受信部２６を動作させる。具体的には、各周期ＷＰａ内において、短縮された受信期間ＳＲＰの間に限り受信部２６を動作させることとし、その他の時間は受信部２６を停止させる。受信期間ＳＲＰの時間長は、検出パターンｃ１を１回受信するために必要十分な値に設定される。

【0067】

センサコントローラ３１は、周期ＷＰで、第１の制御信号ＵＳ＿ｃ１及び第２の制御信号ＵＳ＿ｃ２の送信を繰り返すよう構成される。

【0068】

具体的に説明すると、センサコントローラ３１は、周期ＷＰの開始とともに、周期ＷＰａより長い時間である所定の連続送信期間ＴＣＰにわたり、検出パターンｃ１を示すチップ列の送信を繰り返す。

【0069】

ここで、上述したように、本実施の形態での検出パターンｃ１は「ＰＭＰＭＰＭＰ・・・」である。位置検出器３では、この検出パターンｃ１を構成する値Ｐ及び値Ｍのそれぞれが、図２に示した拡散処理部６３のチップ列取得機能により１２チップ長のチップ列ＣＮ２に変換される。詳細は後述する。

【0070】

センサコントローラ３１は、連続送信期間ＴＣＰの終了直後に、同じシンボルの値Ｐを示すチップ列を２回連続して送信することにより、検出パターンｃ１の送信終了（あるいは第２の制御信号ＵＳ＿ｃ２の開始）を示す区切パターンＳＴＰを送信するよう構成される。なお、値Ｐは、図２に示した拡散処理部６３のチップ列取得機能により、１つずつ１２ビット長のチップ列ＣＮ２に変換される。ここまでで、第１の制御信号ＵＳ＿ｃ１の送信が完了する。

【0071】

第１の制御信号ＵＳ＿ｃ１の送信を完了したセンサコントローラ３１は、続いて制御情報ｃ２を示すチップ列（すなわち、第２の制御信号ＵＳ＿ｃ２）を送信する。制御情報ｃ２は、上述したように区切パターンＳＴＰの後に続いて送信され、コマンドを示す任意のビット列を含む情報である。図４に示した「Ｄ１」「Ｄ２」「Ｄ３」・・・「Ｄｎ」はそれぞれ４ビットの任意のビット列（「００００」「０００１」など）である値Ｄを表しており、それぞれが、図２に示した拡散処理部６３のチップ列取得機能により１２チップ長のチップ列に変換される。

【0072】

第２の制御信号ＵＳ＿ｃ２の送信を完了したセンサコントローラ３１は、スタイラス２からの信号を受信するための受信期間ＲＤＳを設ける。スタイラス２は、上記のようにして送信された第１の制御信号ＵＳ＿ｃ１を受信した場合、この受信期間ＲＤＳ内に位置信号ＤＳ＿ｐｏｓを送信するよう構成される。センサコントローラ３１は、受信期間ＲＤＳの間、こうして送信される位置信号ＤＳ＿ｐｏｓの受信を待機する。

【0073】

時刻ｔ０でスタイラス２がセンサ３０の検出範囲に移動する（スタイラスダウン）と、スタイラス２は、その後に到来する連続送信期間ＴＣＰ内に位置する受信期間ＳＲＰの直後の時刻ｔ１のタイミングで、センサコントローラ３１が送信した検出パターンｃ１を検出することになる。

【0074】

検出パターンｃ１を検出したスタイラス２は、上述した起動信号ＥＮを生成するとともに、その後も、受信期間ＳＲＰを越えて受信動作を継続する。そして、スタイラス２がこの受信動作を行っている間にセンサコントローラ３１が区切パターンＳＴＰを送信すると、スタイラス２により区切パターンＳＴＰが検出される。スタイラス２は、区切パターンＳＴＰを検出した場合にその検出が完了した時刻ｔ２を参照し、第２の制御信号ＵＳ＿ｃ２、位置信号ＤＳ＿ｐｏｓ、及びデータ信号ＤＳ＿ｒｅｓの送受信のスケジューリングを行う。具体的には、図５に示すように、まず時刻ｔ２に基づくタイミングで第２の制御信号ＵＳ＿ｃ２の受信を待機し、次いで位置信号ＤＳ＿ｐｏｓを送信し、最後にデータ信号ＤＳ＿ｒｅｓを送信する。

【0075】

センサコントローラ３１は、上述したように、第２の制御信号ＵＳ＿ｃ２の送信後に受信期間ＲＤＳを設け、位置信号ＤＳ＿ｐｏｓの受信を待機している。位置信号ＤＳ＿ｐｏｓを受信したセンサコントローラ３１は、図２に示した複数の線状電極３０Ｘ，３０Ｙのそれぞれにおける位置信号ＤＳ＿ｐｏｓの受信状況に基づいてスタイラス２の位置（座標データｘ，ｙ）を算出し、図１に示したホストプロセッサ３２に対して出力するとともに、再度受信期間ＲＤＳを設け、今度はデータ信号ＤＳ＿ｒｅｓの受信を待機する。データ信号ＤＳ＿ｒｅｓを受信したセンサコントローラ３１は、受信したデータ信号ＤＳ＿ｒｅｓから上述した送信データＲｅｓを抽出し、ホストプロセッサ３２に対して出力する。

【0076】

こうしてスタイラス２から位置信号ＤＳ＿ｐｏｓ及びデータ信号ＤＳ＿ｒｅｓを受信した後も、センサコントローラ３１は、それまでと同様にして第１の制御信号ＵＳ＿ｃ１及び第２の制御信号ＵＳ＿ｃ２を繰り返す。これによりスタイラス２も上述した動作を繰り返すこととなり、センサコントローラ３１は、その都度、スタイラス２から位置信号ＤＳ＿ｐｏｓ及びデータ信号ＤＳ＿ｒｅｓを受信し、それによってスタイラス２の位置算出と、スタイラス２が送信した送信データＲｅｓの取得とを行う。

【0077】

以上、位置検出システム１の概要を説明した。次に、図２に示した拡散処理部６３のチップ列取得機能、及び、図３に示した相関回路２６ｂの検出機能について、順に詳しく説明する。特に、表１で説明したようにシンボルの値から送信信号を得る拡散処理部６３のチップ列取得機能の具体的な構成の例の説明に併せて、拡散符号ＰＮの具体的な内容についても詳しく説明する。

【0078】

図６は、図２に示した拡散処理部６３の機能ブロックを示すブロック図である。同図に示すように、拡散処理部６３は、制御回路６３ａ、符号反転／非反転切替回路６３ｂ（符号列生成部）、巡回シフタ６３ｃ（巡回シフト部）、シフトレジスタ６３ｄ（チップ列生成部）、及び変調回路６３ｅを有して構成される。

【0079】

符号反転／非反転切替回路６３ｂは、符号列保持部６４に記憶される１１チップ長の拡散符号ＰＮ（第２の符号列）に基づき、自己相関特性を有する１１チップ長の符号列ＰＮａ（第１の符号列）を生成する機能を有する。具体的には、制御回路６３ａから供給される反転情報ＩＩに従って、拡散符号ＰＮ、及び、拡散符号ＰＮを反転してなる符号列のいずれか一方を選択し、選択した一方により符号列ＰＮａを生成する。

【0080】

ここで、拡散符号ＰＮについて詳しく説明する。拡散符号ＰＮは、上述したように、自己相関特性を有する符号列である。したがって、拡散符号ＰＮと、拡散符号ＰＮ又はその反転信号を任意のシフト量で巡回シフトしてなる符号列との相関値を算出した場合に、シフト量が０である場合にのみ相関値のピークが現れる。以下、図９を参照しながら、拡散符号ＰＮが自己相関特性を有していることについて説明する。なお、以下では、拡散符号ＰＮは「０００１００１０１１１」であるとして説明する。

【0081】

図９（ａ）の破線は、拡散符号ＰＮ「０００１００１０１１１」と、該拡散符号ＰＮを任意のシフト量で巡回シフトしてなる符号列との相関値を示している。この破線において、例えばシフト量が「＋１」である場合の相関値は、拡散符号ＰＮ「０００１００１０１１１」と、この拡散符号ＰＮの各チップを１つ右に巡回シフトしてなる「１０００１００１０１１」との相関値となる。また、例えばシフト量が「−２」である場合の相関値は、拡散符号ＰＮ「０００１００１０１１１」と、この拡散符号ＰＮの各チップを２つ左に巡回シフトしてなる「０１００１０１１１００」との相関値となる。なお、相関値の計算においては、「０」は「−１」として取り扱われる。

【0082】

また、図９（ｂ）の破線は、拡散符号ＰＮ「０００１００１０１１１」と、その反転符号「１１１０１１０１０００」を任意のシフト量で巡回シフトしてなる符号列との相関値を示している。この破線において、例えばシフト量が「＋１」である場合の相関値は、拡散符号ＰＮ「０００１００１０１１１」と、その反転符号の各チップを１つ右に巡回シフトしてなる「０１１１０１１０１００」との相関値となる。また、例えばシフト量が「−２」である場合の相関値は、拡散符号ＰＮ「０００１００１０１１１」と、その反転符号の各チップを２つ左に巡回シフトしてなる「１０１１０１０００１１」との相関値となる。

【0083】

図９（ａ）（ｂ）のいずれにおいても、破線で示される相関値のピークは、シフト量が「０」である場合にのみ現れている。したがって、拡散符号ＰＮと、拡散符号ＰＮ又はその反転信号を任意のシフト量で巡回シフトしてなる符号列との相関値を算出した場合、シフト量が０である場合にのみ相関値のピークが現れると言えるので、拡散符号ＰＮは自己相関特性を有していると言える。

【0084】

図６に戻る。符号反転／非反転切替回路６３ｂは、制御回路６３ａから固定符号ＮＲの供給を受け、制御回路６３ａから供給される反転情報ＩＩに従って固定符号ＮＲを反転し、又は、反転しないことにより、固定チップＮＲａを生成する機能も有している。固定符号ＮＲは１チップ長の符号であり、図６の例では「１」としている。このような固定符号ＮＲを用いるのは、後述するシフトレジスタ６３ｄから出力されるチップ列ＣＮ２の相関値のフロア値（ピーク以外における相関値）を「０」にするためである。この点については、後ほど別途詳しく説明する。

【0085】

巡回シフタ６３ｃは、符号反転／非反転切替回路６３ｂが生成した符号列ＰＮａを、制御回路６３ａから供給されるシフト量ＳＡで巡回シフトさせることにより、チップ列ＣＮ１（第１のチップ列）を生成する機能部である。また、シフトレジスタ６３ｄは、巡回シフタ６３ｃが生成したチップ列ＣＮ１及び符号反転／非反転切替回路６３ｂが生成した固定チップＮＲａをパラレルに受け取り、受け取ったチップ列ＣＮ１に受け取った固定チップＮＲａを付加することによってチップ列ＣＮ２（第２のチップ列）を生成し、生成したチップ列ＣＮ２をシリアルに出力する機能部である。

【0086】

図８は、シフトレジスタ６３ｄから出力されるチップ列ＣＮ２の説明図である。同図に示す符号列Ｃ１−０は、符号反転／非反転切替回路６３ｂが反転処理を行わず、巡回シフタ６３ｃによる巡回シフトも行われない（シフト量ＳＡが「０」である）場合に、シフトレジスタ６３ｄから出力されるチップ列ＣＮ２であり、拡散符号ＰＮ「０００１００１０１１１」の先頭に固定符号ＮＲ「１」を付加したものとなっている。また、符号列Ｃ１−ｎは、符号列Ｃ１−０のチップ列ＣＮ１部分をシフト量ｎで巡回シフトすることによって得られる符号列であり、符号反転／非反転切替回路６３ｂが反転処理を行わない一方、巡回シフタ６３ｃによりシフト量ｎで巡回シフトが行われる場合に、シフトレジスタ６３ｄから出力されるチップ列ＣＮ２を示している。

【0087】

一方、図８に示す符号列Ｃ２−０は、符号反転／非反転切替回路６３ｂが反転処理を行う一方で巡回シフタ６３ｃによる巡回シフトが行われない（シフト量ＳＡが「０」である）場合に、シフトレジスタ６３ｄから出力されるチップ列ＣＮ２であり、符号列Ｃ１−０の反転符号となっている。また、符号列Ｃ２−ｎは、符号列Ｃ２−０のチップ列ＣＮ１部分をシフト量ｎで巡回シフトすることによって得られる符号列であり、符号反転／非反転切替回路６３ｂが反転処理を行い、かつ、巡回シフタ６３ｃによりシフト量ｎで巡回シフトが行われる場合に、シフトレジスタ６３ｄから出力されるチップ列ＣＮ２を示している。

【0088】

ここで再度図９を参照すると、図９（ａ）の実線は、図８に示した符号列Ｃ１−０と、該符号列Ｃ１−０のうち固定チップＮＲａを除く部分を任意のシフト量で巡回シフトしてなる符号列との相関値を示している。また、図９（ｂ）の実線は、図８に示した符号列Ｃ１−０と、その反転符号（すなわち、図８に示した符号列Ｃ２−０）のうち固定チップＮＲａを除く部分を任意のシフト量で巡回シフトしてなる符号列との相関値を示している。図９（ａ）（ｂ）のいずれにおいても、実線で示される相関値のピークは、破線の例と同様、シフト量が「０」である場合にのみ現れている。図示していないが、同じことは、すべての符号列Ｃ１−ｎ，Ｃ２−ｎについて言える。したがって、符号列Ｃ１−ｎ，Ｃ２−ｎを受信するスタイラス２は、予め符号列Ｃ１−ｎ，Ｃ２−ｎを記憶しておき、受信したチップ列との相関値を算出することにより受信したチップ列内に含まれる符号列Ｃ１−ｎ，Ｃ２−ｎを検出することができ、本実施の形態による位置検出システム１では、この性質を利用して第１の制御信号ＵＳ＿ｃ１及び第２の制御信号ＵＳ＿ｃ２の送受信を行っている。スタイラス２による符号列Ｃ１−ｎ，Ｃ２−ｎの検出動作の詳細については後述する。

【0089】

なお、図９（ａ）に示すように、拡散符号ＰＮに関して算出される相関値（破線）のフロア値が「−１」となるのに対し、符号列Ｃ１−０に関して算出される相関値（実線）のフロア値は「０」となっている。また、図９（ｂ）に示すように、拡散符号ＰＮの反転符号に関して算出される相関値（破線）のフロア値が「＋１」となるのに対し、符号列Ｃ１−０の反転符号に関して算出される相関値（実線）のフロア値は「０」となっている。このように相関値のフロア値が「０」となるのは、チップ列ＣＮ２の先頭に固定チップＮＲａを配置し、正のチップの数と負のチップの数を同数としているからである。逆に言えば、チップ列ＣＮ２の先頭に固定チップＮＲａを配置することで、相関値のフロア値を「０」にすることが実現されている。

【0090】

拡散符号ＰＮに固定チップＮＲａを付さない場合、相関値のフロア値「−１」と最大値「＋１１」との距離は１０となる。一方、拡散符号ＰＮに固定チップＮＲａを付す場合、相関値のフロア値「０」と最大値「＋１２」との距離は１２となる。したがって、拡散符号ＰＮに固定チップＮＲａを付してフロア値を「０」とすることで受信側での判定エラーを低減することが可能になると言えるので、本実施の形態による位置検出器３によれば、この点からも、スタイラス２側で判定エラーとなる可能性を減らすことが可能とされている。

【0091】

図６に戻る。変調回路６３ｅは、シフトレジスタ６３ｄが生成したチップ列ＣＮ２に基づき、第１の制御信号ＵＳ＿ｃ１又は第２の制御信号ＵＳ＿ｃ２を構成する送信信号を生成するための２次変調処理を行う。２次変調処理の詳細については、上述したとおりである。変調回路６３ｅが２次変調処理によって生成した送信信号は、図２に示した送信ガード部６５及び選択部４０を経てセンサ３０に到達し、センサ３０により、タッチ面３ａ（図１参照）を介してスタイラス２に対して送信される。

【0092】

制御回路６３ａは、拡散処理部６３内の各部の動作を制御する機能部であり、この機能の一環として、固定符号ＮＲ及び反転情報ＩＩを生成して符号反転／非反転切替回路６３ｂに供給する機能と、シフト量ＳＡを生成して巡回シフタ６３ｃに供給する機能とを有している。

【0093】

図７は、制御回路６３ａの機能ブロックのうち、反転情報ＩＩ及びシフト量ＳＡの生成に関する部分を示すブロック図である。同図に示すように、制御回路６３ａは機能的に、入力受付部１００、反転情報決定部１０１、シフト量決定部１０２、シフト量・反転情報記憶部１０３、及び出力選択部１０４を有して構成される。

【0094】

入力受付部１００は、図２に示したスイッチ６２から、上述した検出パターンｃ１、区切パターンＳＴＰ、制御情報ｃ２を構成する値Ｐ，Ｍ，Ｄの入力を受け付ける機能部である。入力受付部１００は、特定のビット列に対応付けられない値Ｐ又は値Ｍの入力を受け付けた場合、受け付けた値を出力選択部１０４に供給する。一方、ビット列である値Ｄ（ここでは４ビット長）の入力を受け付けた場合には、最上位ビットを反転情報指示ビットＩＩＩＢ（スタイラス２に対して送信すべき１ビット長の第２のビット列）として反転情報決定部１０１に供給するとともに、残りの部分（３ビット）をシフト量指示ビット列ＳＡＩＢ（スタイラス２に対して送信すべき２以上の所定ビット長の第１のビット列）としてシフト量決定部１０２に供給する。

【0095】

反転情報決定部１０１は、入力受付部１００から供給される反転情報指示ビットＩＩＩＢに基づき、第１の反転情報ＩＩ１を決定する機能部である。具体的には、反転情報決定部１０１は、次の表２に示す反転割当テーブル１０１ａを記憶しており、これに従って第１の反転情報ＩＩ１を決定する。こうして決定された第１の反転情報ＩＩ１は、出力選択部１０４に供給される。

【0096】

【表2】

【0097】

シフト量決定部１０２は、入力受付部１００から供給されるシフト量指示ビット列ＳＡＩＢに基づき、第１のシフト量ＳＡ１を決定する機能部である。具体的には、シフト量決定部１０２は、次の表３に示すシフト量割当テーブル１０２ａを記憶しており、これに従って第１のシフト量ＳＡ１を決定する。こうして決定された第１のシフト量ＳＡ１は、出力選択部１０４に供給される。

【0098】

【表3】

【0099】

表３から理解されるように、本実施の形態によるシフト量決定部１０２は、まずビット列「０００」（所定の基準ビット列）に対し、値「２」を第１のシフト量ＳＡ１として決定する。この「２」という値は、後述する第２のシフト量ＳＡ２（＝０）に所定の値（＝２）を加算してなる値「２」となっている。そして、このビット列「０００」から所定の基準により順次インクリメントしてなる複数のビット列のそれぞれについて、ビット列「０００」に対して決定する第１のシフト量ＳＡ１（＝２）にインクリメントの回数を加算することによって得られる値を第１のシフト量ＳＡ１として決定する。なお、ここでいう所定の基準は、インクリメント前のビット列とインクリメント後のビット列とのハミング距離が１であることである。このような基準を採用することの意味については、後述する。

【0100】

例えば、ビット列「０００」から上記所定の基準により３回インクリメントすることによって得られるビット列は「０１０」であり、このビット列「０１０」に対して割り当てられる第１のシフト量ＳＡ１は、ビット列「０００」に対して決定する第１のシフト量ＳＡ１（＝２）に、インクリメントの回数３を加算することによって得られる「５」（＝２＋３）となる。

【0101】

シフト量・反転情報記憶部１０３は、第２の反転情報ＩＩ２、第２のシフト量ＳＡ２、第３の反転情報ＩＩ３、第３のシフト量ＳＡ３それぞれの値を記憶している。具体的には、第２の反転情報ＩＩ２として「反転なし」を、第２のシフト量ＳＡ２として「０」を、第３の反転情報ＩＩ３として「反転あり」を、第３のシフト量ＳＡ３として「０」をそれぞれ記憶している。

【0102】

出力選択部１０４は、入力受付部１００から値Ｐが供給されたことに対応して、シフト量・反転情報記憶部１０３に記憶される第２の反転情報ＩＩ２及び第２のシフト量ＳＡ２を反転情報ＩＩ及びシフト量ＳＡとして、それぞれ図６に示した符号反転／非反転切替回路６３ｂ及び巡回シフタ６３ｃに供給する。これにより、図６に示したシフトレジスタ６３ｄは、チップ列ＣＮ２として図８に示す符号列Ｃ１−０を出力することになる。また、出力選択部１０４は、入力受付部１００から値Ｍが供給されたことに対応して、シフト量・反転情報記憶部１０３に記憶される第３の反転情報ＩＩ３及び第３のシフト量ＳＡ３を反転情報ＩＩ及びシフト量ＳＡとして、それぞれ図６に示した符号反転／非反転切替回路６３ｂ及び巡回シフタ６３ｃに供給する。これにより、図６に示したシフトレジスタ６３ｄは、チップ列ＣＮ２として図８に示す符号列Ｃ２−０を出力することになる。

【0103】

一方、出力選択部１０４は、入力受付部１００から値Ｐ，Ｍのいずれもが供給されていないこと（すなわち、入力受付部１００に値Ｄが入力されたこと）に対応して、反転情報決定部１０１が決定した第１の反転情報ＩＩ１を反転情報ＩＩとして図６に示した符号反転／非反転切替回路６３ｂに供給するとともに、シフト量決定部１０２が決定した第１のシフト量ＳＡ１をシフト量ＳＡとして図６に示した巡回シフタ６３ｃに供給する。これにより、図６に示したシフトレジスタ６３ｄは、チップ列ＣＮ２として、図８に示す符号列Ｃ１−２〜Ｃ１−９，Ｃ２−２〜Ｃ２−９のいずれかを出力することになる。より具体的には、反転情報ＩＩが「反転なし」である場合には符号列Ｃ１−ＳＡを出力し、反転情報ＩＩが「反転あり」である場合には符号列Ｃ２−ＳＡを出力することになる。なお、図８には、入力受付部１００が受け付けた４ビット長のビット列と、シフトレジスタ６３ｄが出力するチップ列ＣＮ２との対応関係も図示している。例えば、入力受付部１００が受け付けたビット列が「００１０」である場合、シフトレジスタ６３ｄが出力するチップ列ＣＮ２は符号列Ｃ１−５、すなわち「１１０１１１０００１００」となる。また、入力受付部１００が受け付けたビット列が「１０１０」である場合、シフトレジスタ６３ｄが出力するチップ列ＣＮ２は符号列Ｃ２−５、すなわち「００１０００１１１０１１」となる。

【0104】

このようにして、送信部６０は前述の表１に示したように、自己相関特性を有する拡散符号ＰＮを、送信すべきシンボルの値に基づいたシフト量で巡回シフトさせ、必要であればこれを反転（あるいは非反転）して得られるチップ列ＣＮ２を含む送信信号を生成することができる。尚、表１に示したようにチップ列ＣＮ２を得ることができれば、送信部６０における、巡回シフト処理と反転非反転の処理の順番は問わない。また、送信部６０は、表１のようなシンボルの値とチップ列ＣＮ２あるいはこれを含む送信信号との対応をメモリに記憶しておき、シンボルの値が入力されるごとにメモリに記憶されたチップ列ＣＮ２を読みだして送信するとしても良い。

【0105】

図１０は、位置検出器３がスタイラス２に対して送信する第２の制御信号ＵＳ＿ｃ２を示す図である。同図の例では、位置検出器３は、プリアンブルとして区切パターンＳＴＰを構成する値Ｐを２回連続して送信した後、制御情報ｃ２として３つの値Ｄ１「０」（０ｂ００００）、Ｄ２「８」（０ｂ１０００）、Ｄ３「６」（０ｂ０１１０）を送信するとしている。値Ｐを送信する際には、シフトレジスタ６３ｄからチップ列ＣＮ２として、図８に示す符号列Ｃ１−０、すなわち「１０００１００１０１１１」が出力される。一方、制御情報ｃ２を送信する際には、４ビットの値Ｄ１、Ｄ２、Ｄ３ごとにチップ列ＣＮ２が生成される。この場合、最初の４ビットである値Ｄ１については、対応するビット列が「００００」であることから、図８に示す符号列Ｃ１−２、すなわち「１１１０００１００１０１」がチップ列ＣＮ２として生成される。次の４ビットであるビット列Ｄ２については、その内容が「１０００」であることから、図８に示す符号列Ｃ２−２、すなわち「０００１１１０１１０１０」がチップ列ＣＮ２として生成される。最後の４ビットであるビット列Ｄ３については、その内容が「０１１０」であることから、図８に示す符号列Ｃ１−６、すなわち「１０１０１１１０００１０」がチップ列ＣＮ２として生成される。

【0106】

なお、例えば制御情報ｃ２の最後の１値（４ビット値）であるビット列Ｄ３の一部または全部を、その前に位置するビット列Ｄ１，Ｄ２に基づいて算出された誤り訂正符号によって構成することとしてもよい。こうすることで、受信側であるスタイラス２は、この誤り訂正符号を利用して、ビット列Ｄ１，Ｄ２に発生したビット誤りの検出あるいは訂正することが可能になる。

【0107】

ここで、第１のシフト量ＳＡ１を決定するための上記所定の基準として、「インクリメント前のビット列とインクリメント後のビット列とのハミング距離が１」という基準を用いることの意味について説明する。スタイラス２がチップ列ＣＮ２を受信する際、シフト量が１ずれた状態で受信されてしまう場合がある。例えば、位置検出器３は図８に示す符号列Ｃ１−６を送信したのに、スタイラス２では符号列Ｃ１−７と判定してしまう、というような場合である。このような誤判定を上述した誤り訂正符号で訂正するためには、符号列Ｃ１−６により表されるビット列と符号列Ｃ１−７により表されるビット列との違いが少なければ少ないほど望ましい。本実施の形態では、上記所定の基準を採用していることにより、符号列Ｃ１−６により表されるビット列が「０１１０」、符号列Ｃ１−７により表されるビット列が「０１１１」と、その違いが１ビットだけとなっており、したがって誤判定した場合でも１ビットの相違のみになっており、コマンド送信に際し１ビット訂正が可能な誤り訂正符号を施すことにより誤り訂正が可能となっている。このように、上記所定の基準として、「インクリメント前のビット列とインクリメント後のビット列とのハミング距離が１」という基準を採用し、誤り訂正符号を付すことでシフト量の誤判定に対してロバストな信号を送信することができる。

【0108】

次に、図１１は、図４に示した相関回路２６ｂの機能ブロックを示すブロック図である。同図に示すように、相関回路２６ｂは、シフトレジスタ１１０、符号列記憶部１１１、検出パターン検出部１１２、区切パターン検出部１１３（プリアンブル検出部）、ビット列検出部１１４、及びコマンド復元部１１５を有して構成される。

【0109】

シフトレジスタ１１０は、復調回路２６ａが取得した一連のチップを１チップずつ受け入れる先入れ先出し型のレジスタであり、１２チップ分のチップを蓄積可能に構成される。１２チップを超える数のチップが入力された場合、古いものから順に削除される。

【0110】

符号列記憶部１１１は、自己相関特性を有する所定の符号列を任意のシフト量で巡回シフトさせることによって得られる複数の符号列を記憶している。符号列記憶部１１１が記憶する必要のある符号列は、具体的には、位置検出器３が送信する可能性のあるすべての符号列である。したがって、本実施の形態による符号列記憶部１１１は、図８に示した符号列Ｃ１−０，Ｃ１−２〜Ｃ１−９，Ｃ２−０，Ｃ２−２〜Ｃ２−９を記憶していればよい。

【0111】

検出パターン検出部１１２は、内部にタイマー（図示せず）を有しており、このタイマーにより現在時刻が図５に示した受信期間ＳＲＰ内にあることが示される場合に、復調回路２６ａから出力される一連のチップ内に含まれる検出パターンｃ１の検出動作を行う機能部である。この検出動作として具体的には、シフトレジスタ１１０に新たなチップが入力される都度、シフトレジスタ１１０内に一時的に蓄積されているチップ列と、符号列記憶部１１１に記憶される複数の符号列のうち検出パターンｃ１を構成する値Ｐ，Ｍに対応するもの、具体的には符号列Ｃ１−０及び符号列Ｃ２−０との相関値を算出する。そして、符号列Ｃ１−０との相関値がピーク値を示した場合に値Ｐを検出したと判定し、符号列Ｃ２−０との相関値がピーク値を示した場合に値Ｍを検出したと判定する。検出パターン検出部１１２は、値Ｐと値Ｍを交互に所定回数連続して検出したことに応じて検出パターンｃ１を検出したと判定し、制御部２８に対して上述した起動信号ＥＮを発行する。

【0112】

区切パターン検出部１１３は、検出パターン検出部１１２が検出パターンｃ１を検出したことに応じて、復調回路２６ａから出力される一連のチップ内に含まれる区切パターンＳＴＰ（プリアンブル）の検出動作を開始する機能部である。この検出動作として具体的には、シフトレジスタ１１０に新たなチップが入力される都度、シフトレジスタ１１０内に一時的に蓄積されているチップ列と、符号列記憶部１１１に記憶される複数の符号列のうち区切パターンＳＴＰを構成する値Ｐに対応するもの、具体的には符号列Ｃ１−０との相関値を算出する。そして、こうして算出した相関値がピーク値を示した場合に値Ｐを検出したと判定する。区切パターン検出部１１３は、２回連続して値Ｐを検出したことに応じて区切パターンＳＴＰを検出したと判定し、検出動作を停止するとともに、制御部２８に対して上述した検出時刻ｔ２を出力する。

【0113】

ビット列検出部１１４は、制御部２８の生成した送受信スケジュールにより制御情報ｃ２の受信期間であることが示されるタイミングで、復調回路２６ａから出力される一連のチップ内に含まれる値Ｄ（４ビット長のビット列）の検出動作を行う機能部である。この検出動作として具体的には、シフトレジスタ１１０に新たなチップが入力される都度、シフトレジスタ１１０内に一時的に蓄積されているチップ列と、符号列記憶部１１１に記憶される複数の符号列のうち値Ｄに対応するもの、具体的には符号列Ｃ１−２〜Ｃ１−９，Ｃ２−２〜Ｃ２−９のそれぞれとの相関値を算出する。そして、こうして算出した相関値がピーク値を示した場合に、ピーク値を示した符号列に対応する値Ｄ（４ビット長のビット列）を検出したと判定する。ビット列検出部１１４は、検出した値Ｄであるビット列を、その都度コマンド復元部１１５に出力する。

【0114】

コマンド復元部１１５は、ビット列検出部１１４から順次供給されるビット列を結合することにより、位置検出器３が送信した制御情報ｃ２を復元する機能部である。コマンド復元部１１５は、復元した制御情報ｃ２を制御部２８に対して出力するよう構成される。こうして、位置検出器３が送信したコマンドが制御部２８に供給される。

【0115】

以上説明したように、本実施の形態による位置検出器３及びスタイラス２によれば、位置検出器３が送信するチップ列ＣＮ２の生成に符号列の巡回シフトを利用しているので、１つの符号列により２ビット以上を表現することが可能になる。したがって、１つの符号列により１ビットしか表現できない背景技術に比べ、同じチップレートで高いビットレートを得ることが可能になる。

【0116】

また、チップ列ＣＮ１に固定チップＮＲａを付加したものをチップ列ＣＮ２としているので、受信側での検出エラーを低減し、それによってスタイラス２側で受信エラーとなる可能性を減らすことが可能になる。

【0117】

また、所定の基準ビット列から所定の基準により順次インクリメントしてなる複数のビット列のそれぞれについて、上記基準ビット列に対して決定する第１のシフト量ＳＡ１にインクリメントの回数を加算することによって得られる値を第１のシフト量ＳＡ１として決定することとし、上記所定の基準として「インクリメント前のビット列とインクリメント後のビット列とのハミング距離が１」という基準を採用しているので、シフト量が１ずれた状態でチップ列ＣＮ２が受信されたとしても、シフト量の誤判定による誤り訂正を１ビットの誤りに抑えることができ、より短い誤り訂正符号により実現することができるという効果が得られる。

【0118】

以上、本発明の好ましい実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明が、その要旨を逸脱しない範囲において、種々なる態様で実施され得ることは勿論である。

【0119】

例えば、上記実施の形態では、拡散符号ＰＮとして１１ビットの「０００１００１０１１１」を用いたが、自己相関特性を有してさえいれば、どのような符号列でも拡散符号ＰＮとして使用可能である。また、１つのシンボルの値を送信するのに１つの拡散符号ＰＮを用いるとしたが、１つのシンボルの値に対して複数個（例えば５個）同じチップ列ＣＮ２を含むとしてもよい。この場合、複数回（例えば５回）同じのシンボルの値を送信することに等しく、複数個のシフト量のうち最も確からしいシフト量を選択することでシフト量の誤判定を更に低減することができる。

【0120】

表４及び表５並びに図１２及び図１３は、上記実施の形態の第１の変形例において、図６のシフトレジスタ６３ｄから出力されるチップ列ＣＮ２の説明図である。

【0121】

【表4】

【0122】

【表5】

【0123】

本変形例では、拡散符号ＰＮとして３１ビット長のビット列「００００１００１０００１１０１１０１１１１０００１０１０１１１」を使用する。この拡散符号ＰＮも、上記実施の形態において使用した１１ビットの拡散符号ＰＮと同じように、自己相関特性を有している。

【0124】

本変形例では、シフト量割当テーブル１０２ａを次の表６のように構成している。表６は、基準ビット列「０００」に対して決定する第１のシフト量ＳＡ１が「２」ではなく「５」（第２のシフト量ＳＡ２（＝０）に５を加算してなる値）である点と、この第１のシフト量ＳＡ１（＝５）に加算する数がインクリメントの回数そのものではなく、インクリメントの回数に応じた数（具体的にはインクリメントの回数の３倍）となっている点とで、表３に示したシフト量割当テーブル１０２ａと異なっている。反転割当テーブル１０１ａ、並びに、シフト量・反転情報記憶部１０３に記憶される第２の反転情報ＩＩ２及び第２のシフト量ＳＡ２の値は、上記実施の形態で示したものと同じである。

【0125】

【表6】

【0126】

本変形例では、図１２に示す符号列Ｃ３−０が値Ｐに対応し、図１３に示す符号列Ｃ４−０が値Ｍに対応し、図１２に示す符号列Ｃ３−５，Ｃ３−８，Ｃ３−１１，Ｃ３−１４，Ｃ３−１７，Ｃ３−２０，Ｃ３−２３，Ｃ３−２６、及び、図１３に示す符号列Ｃ４−５，Ｃ４−８，Ｃ４−１１，Ｃ４−１４，Ｃ４−１７，Ｃ４−２０，Ｃ４−２３，Ｃ４−２６がそれぞれ４ビット長のビット列に対応する。なお、符号列Ｃ３−０は、拡散符号ＰＮ「００００１００１０００１１０１１０１１１１０００１０１０１１１」の先頭に固定符号ＮＲ「１」を付加したものであり、符号列Ｃ３−ｎは、符号列Ｃ３−０のうちチップ列ＣＮ１に相当する部分のみをシフト量ｎで巡回シフトしたものであり、符号列Ｃ４−０は符号列Ｃ３−０の反転符号であり、符号列Ｃ４−ｎは、符号列Ｃ４−０のうちチップ列ＣＮ１に相当する部分のみをシフト量ｎで巡回シフトしたものである。

【0127】

このように、より長い拡散符号ＰＮを用いても、上記実施の形態と同様に、１つの送信信号により２ビット以上の多値を表現することが可能になる。拡散符号ＰＮが長い分、ビットレートは低下してしまうが、一方で隣接する符号列間におけるシフト量の差を大きく取ることができるので、スタイラス２がシフト量（対応するシンボルの値）を誤って判定して検出してしまう可能性を減ずることが可能になる。例えば、シフト量を右に＋６と検出した場合であっても、本来シフト量が右に＋５である値「０」と判定することでシフト量の誤りに対してロバストな復号を行うことができる。また、変形例のようにシフト量を３以上の奇数個とすることで、例えば、シフト量が右に＋７であると検出された場合は本来右に＋８である値「１」に、シフト量が右に＋５であると検出された場合は本来右に＋５である値「０」にするなど、シフト量の判定に際して同じ離散量余裕を持たせることができ好適である。

【0128】

また、上述の変形例においてもコマンドに用いられるビット列対応値０〜７のシフト量のうち最も近いもののシフト量の差は３である。一方、プリアンブルなど区切パターンＳＴＰに用いるシンボルの値「Ｐ」のシフト量（即ち０）と、コマンドに用いられるビット列対応値０〜７のうち最もシフト量の近い値「０」（右に５）又は「４」のシフト量（左に５）のとの差は５であり、ビット列対応値０〜７のシフト量の差である３に比して大きく確保してある。このように、プリアンブルなどの区切パターンに用いるシンボルの値「Ｐ」「Ｍ」に基づいたシフト量とコマンドを構成する値に基づいたシフト量の差のうち最も小さい差（５）を、コマンドを構成するある１つの値に基づいたシフト量と他の１つの値に基づいたシフト量の差のうち最小の値（３）よりも大きく取ることで、プリアンブルなどの区切パターンをコマンドに対応する所定の値のいずれかと誤って判定してしまう確率を低減することが可能となる。

【0129】

また、上記実施の形態では、スタイラス２の復調回路２６ａにおいてマンチェスター符号化の逆処理を行ったが、位置検出器３の拡散処理部６３がマンチェスター符号化を行う場合であっても、復調回路２６ａにおいてマンチェスター符号化の逆処理を行わないこととしてもよい。以下、この場合のスタイラス２の処理について、図１４を参照しながら説明する。

【0130】

図１４は、上記実施の形態の第２の変形例による相関回路２６ｂの機能ブロックを示すブロック図である。同図に示すように、本変形例による相関回路２６ｂは、図１１に示したシフトレジスタ１１０、検出パターン検出部１１２、区切パターン検出部１１３（プリアンブル検出部）、及びビット列検出部１１４に代え、シフトレジスタ１２０、マンチェスター符号化部１２１、検出パターン検出部１２２、区切パターン検出部１２３（プリアンブル検出部）、及びビット列検出部１２４を有して構成される。

【0131】

シフトレジスタ１２０は、２４チップ分のチップを蓄積可能に構成される点で、１２チップ分しか蓄積できない上記実施の形態によるシフトレジスタ１１０と異なっている。これは、復調回路２６ａがマンチェスター符号化の逆処理を行っていないため、１つのチップ列ＣＮ２についてシフトレジスタ１２０に入力されるチップ数が２４に増えていることに対応するものである。

【0132】

マンチェスター符号化部１２１は、符号列記憶部１１１に記憶される符号列を検出パターン検出部１２２、区切パターン検出部１２３、及びビット列検出部１２４に供給する際に、その符号列をマンチェスター符号化する機能部である。したがって、検出パターン検出部１２２、区切パターン検出部１２３、及びビット列検出部１２４には、マンチェスター符号化された符号列が供給されることになる。

【0133】

検出パターン検出部１２２、区切パターン検出部１２３、及びビット列検出部１２４は、シフトレジスタ１２０に一時的に蓄積されている２４チップ長のチップ列と、マンチェスター符号化された状態の２４チップ長の符号列との相関値を算出するよう構成されている点で、それぞれ検出パターン検出部１１２、区切パターン検出部１１３、及びビット列検出部１１４と異なる。その他の点では、それぞれ検出パターン検出部１１２、区切パターン検出部１１３、及びビット列検出部１１４と同じである。

【0134】

ここで、マンチェスター符号化された状態の符号列は通常、図９に示したような綺麗な自己相関特性（フロア値がすべて同じ値となる自己相関特性）を示さない。しかしながら、ピーク値を検出することは可能であるため、検出パターン検出部１２２、区切パターン検出部１２３、及びビット列検出部１２４は、上記処理によって、それぞれ検出パターンｃ１、区切パターンＳＴＰ、４ビット長のビット列を検出することが可能になる。

【0135】

また、上記実施の形態では、位置検出器３が、図５に示したように第１の制御信号ＵＳ＿ｃ１に続けて第２の制御信号ＵＳ＿ｃ２を送信するとして説明したが、第１の制御信号ＵＳ＿ｃ１（具体的には区切パターンＳＴＰに対応するチップ列ＣＮ２）を送信した後、０より大きい所定時間が経過した後、第２の制御信号ＵＳ＿ｃ２（具体的には制御情報ｃ２に対応するチップ列ＣＮ２）を送信することとしてもよい。

【0136】

図１５は、上記実施の形態の第３の変形例によるスタイラス２及びセンサコントローラ３１の動作を時系列で説明するためのタイミング図である。同図に示す位置検出器３は、第１の制御信号ＵＳ＿ｃ１に続けて第２の制御信号ＵＳ＿ｃ２を送信することをせず、第１の制御信号ＵＳ＿ｃ１の送信後に所定時間長ＷＴの受信期間ＲＤＳを設け、そこで位置信号ＤＳ＿ｐｏｓが受信された場合に限り第２の制御信号ＵＳ＿ｃ２を送信する点で、上記実施の形態による位置検出器３と異なっている。このように第１の制御信号ＵＳ＿ｃ１と第２の制御信号ＵＳ＿ｃ２の間にギャップを設けることとしても、そのギャップの時間長が予め決まっている限り、スタイラス２は、ギャップを考慮して上述した送受信スケジュールを決定することができるので、問題なく第２の制御信号ＵＳ＿ｃ２を受信することができる。

【0137】

また、上記実施の形態では、４ビットに対して１つのチップ列ＣＮ２を割り当てたが、１つのチップ列ＣＮ２に割り当てることのできるビット数は４に限られない。特に、図１２及び図１３に示したような長い符号列を用いる場合には、より多くのビットを１つの符号列により表現することとしてもよい。

【0138】

また、上記実施の形態では、検出パターンｃ１及び区切パターンＳＴＰを専用の符号列Ｃ１−０，Ｃ２−０により表現したが、ビット列用の符号列と同じものにより表現してもよい。符号列Ｃ１−０，Ｃ２−０を検出パターンｃ１及び区切パターンＳＴＰの専用とする場合、図８にも示したように、符号列Ｃ１−０（又は符号列Ｃ２−０）と、隣接する符号列Ｃ１−１，Ｃ１−９（又は符号列Ｃ２−１，Ｃ２−９）との間のシフト量の差（図８では２）を、符号列Ｃ１−ｎ（又は符号列Ｃ２−ｎ）（ｎ≠１）間のシフト量の差（図８では１）より大きくすることで、検出パターンｃ１及び区切パターンＳＴＰの検出エラーを低減することができる一方で、ビット列の送信に使える符号列が減ってしまう。上記のように区切パターンＳＴＰ用としてビット列用の符号列と同じものを用いるようにすることで、ビット列の送信に使える符号列が増加するという効果が得られる。

【0139】

また、上記実施の形態では、チップ列ＣＮ１に固定チップＮＲａを付加したものをチップ列ＣＮ２としたが、相関値のフロア値が「０」でないことに起因して生ずるノイズが問題とならない場合には、チップ列ＣＮ１をそのままチップ列ＣＮ２としてもよい。

【0140】

また、上記実施の形態では、チップ列ＣＮ１の先頭に固定チップＮＲａを付加したものをチップ列ＣＮ２としたが、チップ列ＣＮ１の末端に固定チップＮＲａを付加することによりチップ列ＣＮ２を構成することとしてもよい。

【0141】

また、上記実施の形態では、区切パターンＳＴＰの前に検出パターンｃ１を送信する例を説明したが、スタイラス２が間欠的ではなく連続的に受信動作をしても構わない場合には、検出パターンｃ１の送信を省略してもよい。この場合、スタイラス２は、区切パターンＳＴＰの検出により位置検出器３を検出することになる。

【0142】

また、上記実施の形態では、位置検出器３からスタイラス２に対して送信する信号に本発明を適用した例を説明したが、スタイラス２から位置検出器３に対して送信する信号に本発明を適用することも可能である。

【0143】

また、上記実施の形態では、拡散処理部６３に符号反転／非反転切替回路６３ｂ及び巡回シフタ６３ｃを設け、拡散処理部６３内で符号列の反転及び巡回シフトを行うこととしたが、制御回路６３ａに入力される可能性のあるシンボルの値と、出力すべきチップ列ＣＮ２とを予め対応付けて記憶領域内に記憶しておき、入力されたシンボルの値に対応するチップ列ＣＮ２をこの記憶領域から取り出すことにより、チップ列ＣＮ２を生成するように拡散処理部６３を構成することとしてもよい。

【符号の説明】

【0144】

１ 位置検出システム
２ スタイラス
３ 位置検出器
３ａ タッチ面
２０ 芯
２０ａ 先端部
２１ 電極
２３ 筆圧検出センサ
２４ 回路部
２５ 電源
２６ 受信部
２６ａ 復調回路
２６ｂ 相関回路
２７ 送信部
２７ａ 変調部
２７ｂ 昇圧回路
２８ 制御部
３０ センサ
３０Ｘ，３０Ｙ 線状電極
３１ センサコントローラ
３２ ホストプロセッサ
４０ 選択部
４１ｘ，４１ｙ 導体選択回路
４４ｘ，４４ｙ スイッチ
５０ 受信部
５１ 増幅回路
５２ 検波回路
５３ アナログデジタル変換器
６０ 送信部
６１ 制御信号供給部
６２ スイッチ
６３ 拡散処理部
６３ａ 制御回路
６３ｂ 符号反転／非反転切替回路
６３ｃ 巡回シフタ
６３ｄ シフトレジスタ
６３ｅ 変調回路
６４ 符号列保持部
６５ 送信ガード部
７０ ロジック部
８０ ＭＣＵ
１００ 入力受付部
１０１ 反転情報決定部
１０１ａ 反転割当テーブル
１０２ シフト量決定部
１０２ａ シフト量割当テーブル
１０３ シフト量・反転情報記憶部
１０４ 出力選択部
１１０ シフトレジスタ
１１１ 符号列記憶部
１１２ 検出パターン検出部
１１３ 区切パターン検出部
１１４ ビット列検出部
１１５ コマンド復元部
１２０ シフトレジスタ
１２１ マンチェスター符号化部
１２２ 検出パターン検出部
１２３ 区切パターン検出部
１２４ ビット列検出部
ｃ１ 検出パターン
ｃ２ 制御情報
ＣＮ１，ＣＮ２ チップ列
ＤＳ ダウンリンク信号
ＤＳ＿ｐｏｓ 位置信号
ＤＳ＿ｒｅｓ データ信号
ＥＮ 起動信号
ＩＩ 反転情報
ＩＩ１ 第１の反転情報
ＩＩ２ 第２の反転情報
ＩＩＩＢ 反転情報指示ビット
ＮＲ 固定符号
ＮＲａ 固定チップ
ＰＮ 拡散符号
ＰＮａ 符号列
ＳＡ シフト量
ＳＡ１ 第１のシフト量
ＳＡ２ 第２のシフト量
ＳＡＩＢ シフト量指示ビット列
ＳＴＰ 区切パターン
ＳＷ 切替部
ＵＳ アップリンク信号
ＵＳ＿ｃ１ 第１の制御信号
ＵＳ＿ｃ２ 第２の制御信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】