(58)【調査した分野】(Int.Cl.,DB名)
前記2次電源部は、第1の優先度を有する前記2次電源を生成する第1の電源要素と、前記第1の優先度よりも低い第2の優先度を有する前記2次電源を生成する第2の電源要素と、を含み、
前記第1の優先度を有する前記2次電源の生成が無効化されない限り、前記第1の電源要素は、前記1次電源の生成に応じて、前記第1の優先度を有する前記2次電源を生成し、
前記第2の電源要素は、前記1次電源の生成及び前記第1の優先度を有する前記2次電源の生成に応じて、前記第2の優先度を有する前記2次電源を生成することを特徴とする請求項1に記載の車載装置。
前記リセット回路は、前記第1の優先度を有する前記2次電源の生成及び前記第2の優先度を有する前記2次電源の生成に応じて前記リセット信号を生成することを特徴とする請求項2に記載の車載装置。
前記リセット回路は、前記第1の優先度を有する前記2次電源の電圧低下及び前記第2の優先度を有する前記2次電源の電圧低下の少なくとも1つに応じて、前記リセット信号の生成を停止することを特徴とする請求項3に記載の車載装置。
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1の制御部、具体的にはメインCPU60では、通常の起動時に時間を要してしまう。言い換えれば、本発明者は、車載装置に特許文献1の制御部を採用する時に、車載装置の通常の起動時間が長いことを認識した。特に、本発明者は、車載装置が計器である時に、例えばユーザによってイグニッションスイッチがONされた後に、計器は、早く立ち上がることが好ましいことを認識した。
【0005】
また、特許文献1のメインシーケンサ93が1つである時に、ROM61、RAM62及びASIC65は、同時に起動してしまう。言い換えれば、ROM61、RAM62及びASIC65等の複数の部品に起動する順序(起動シーケンス)を適用する時に、メインシーケンサ93の個数が多くなってしまう(特許文献1の
図5、
図6及び段落[0078]参照)。
【0006】
本発明の1つの目的は、通常の起動時間を短縮可能な制御部を有する車載装置を提供することである。本発明のもう1つの目的は、起動シーケンスを簡易に実施可能な電源部を有する車載装置を提供することである。本発明の他の目的は、以下に例示する態様及び最良の実施形態、並びに添付の図面を参照することによって、当業者に明らかになるであろう。
【課題を解決するための手段】
【0007】
以下に、本発明の概要を容易に理解するために、本発明に従う態様を例示する。
【0008】
第1の態様において、車載装置は、
車載バッテリに接続されて前記車載バッテリの出力である直流電源から1次電源を生成する1次電源部と、
前記1次電源部に接続されて前記1次電源部の出力である前記1次電源から2次電源を生成する2次電源部と、
リセット信号に基づき起動可能である制御部と、
前記2次電源部に接続されて前記2次電源の入力に応じて前記リセット信号を生成するリセット回路と、
前記リセット信号の状態が所定の条件を満たす時に、前記直流電源の瞬断を表す瞬断信号を所定期間だけ生成する瞬断判定回路と、
を備え、
前記所定の条件は、前記リセット信号の生成の停止であり、
前記瞬断信号が生成される時に、前記2次電源部は、前記2次電源の生成を無効化する。
【0009】
第1の態様では、車載バッテリの出力である直流電源が瞬断する時に、2次電源が消失するので、リセット回路は、リセット信号の生成を継続することができない。従って、直流電源の瞬断に応じて、瞬断信号が所定期間だけ生成されて、その間、2次電源部は、2次電源の生成を無効化される。言い換えれば、第1の態様では、直流電源の瞬断後に直流電源が回復する場合であっても、所定期間において2次電源の消失を待つことができる。瞬断発生時には、所定期間において2次電源の消失を待ち、その後、瞬断信号の生成が停止される。この場合には、回復した直流電源に基づき1次電源及び2次電源も回復するので、制御部は、リセット信号に基づき再起動(瞬断後の起動)することができる。
【0010】
他方、瞬断が発生していない時には、瞬断信号が生成されず、従って、2次電源の生成は、無効化されないで有効化されたままであるので、リセット回路は、2次電源の入力に応じてリセット信号を早く生成することができ、制御部は、このリセット信号に基づき早く起動(通常の起動)することができる。このように、第1の態様では、瞬断後の起動時間と比較して、制御部での通常の起動時間が短縮される。
【0011】
第1の態様に従属する第2の態様において、
前記2次電源部は、第1の優先度を有する前記2次電源を生成する第1の電源要素と、前記第1の優先度よりも低い第2の優先度を有する前記2次電源を生成する第2の電源要素と、を含んでもよく、
前記第1の優先度を有する前記2次電源の生成が無効化されない限り、前記第1の電源要素は、前記1次電源の生成に応じて、前記第1の優先度を有する前記2次電源を生成してもよく、
前記第2の電源要素は、前記1次電源の生成及び前記第1の優先度を有する前記2次電源の生成に応じて、前記第2の優先度を有する前記2次電源を生成してもよい。
【0012】
第2の態様では、2次電源部が複数の2次電源部である時に、言い換えれば、2次電源部が例えば第1の電源要素及び第2の電源要素を含む時に、第1の優先度を有する2次電源が第1の電源要素で生成された後に、第2の優先度を有する2次電源が第2の電源要素で生成される。第2の態様では、このようなシーケンスを実施する2次電源部を提供することができる。
【0013】
第2の態様に従属する第3の態様において、
前記リセット回路は、前記第1の優先度を有する前記2次電源の生成及び前記第2の優先度を有する前記2次電源の生成に応じて前記リセット信号を生成してもよい。
【0014】
第3の態様では、第1の優先度を有する2次電源の生成及び第2の優先度を有する2次電源の生成を待ってリセット信号が生成されるので、所定のシーケンスの実施を待って、制御部は、起動又は再起動することができる。
【0015】
第3の態様に従属する第4の態様において、
前記リセット回路は、前記第1の優先度を有する前記2次電源の電圧低下及び前記第2の優先度を有する前記2次電源の電圧低下の少なくとも1つに応じて、前記リセット信号の生成を停止してもよい。
【0016】
第4の態様では、2次電源の電圧低下が発生する時に、リセット信号の生成が停止されるので、瞬断が発生する時に、リセット信号の生成を停止することができる。言い換えれば、瞬断の発生をリセット信号に反映させることができる。
【0017】
第1乃至第4の態様の何れか1つの態様に従属する第5の態様において、
前記瞬断判定回路は、前記1次電源を保持可能なコンデンサと、前記コンデンサを介した
前記1次電源で動作し、且つ前記リセット信号の生成が停止される時に瞬断信号を生成する単安定マルチバイブレータと、を含んでもよい。
【0018】
第5の態様では、単安定マルチバイブレータを用いて瞬断の発生を検出して瞬断信号を生成することができるとともに、コンデンサを用いて単安定マルチバイブレータの電源を確保することができる。
【0019】
第1乃至第5の態様の何れか1つの態様に従属する第6の態様において、
前記車載装置は、計器であってもよい。
【0020】
第6の態様では、瞬断後の起動時間と比較して、計器での通常の起動時間が短縮される。
【0021】
当業者は、例示した本発明に従う態様が、本発明の精神を逸脱することなく、さらに変更され得ることを容易に理解できるであろう。
【発明を実施するための形態】
【0023】
以下に説明する最良の実施形態は、本発明を容易に理解するために用いられている。従って、当業者は、本発明が、以下に説明される実施形態によって不当に限定されないことを留意すべきである。
【0024】
図1は、本発明に従う車載装置の具体的構成例を示す。
図1に示されるように、車載装置は、車載バッテリに接続されて車載バッテリの出力である直流電源BATから1次電源(例えば3.3[V])を生成する1次電源部20を備えている。また、車載装置は、1次電源部20に接続されて1次電源部の出力である1次電源から2次電源(例えば1.3[V]、1.5[V]及び3.3[V]の3つの2次電源)を生成する2次電源部22,24,26を備えている。更に、車載装置は、例えばリセット端子RESETに入力されるリセット信号に基づき起動可能である制御部10を備えている。制御部10は、1例として、計器の制御部であり、言い換えれば、
図1の車載装置は、例えば計器である。
【0025】
図1の例において、2次電源部22,24,26は、スイッチング電源(SMPS)、スイッチ(SWITCH)等の複数の電源系で構成されている。具体的には、
図1において、2次電源部22,24,26は、第1の優先度を有する2次電源(例えば1.3[V])を生成する第1の電源要素22(SMPS)と、第1の優先度よりも低い第2の優先度を有する2次電源(例えば1.5[V])を生成する第2の電源要素24(SMPS)と、第2の優先度よりも低い第3の優先度を有する2次電源(例えば3.3[V])を生成又は伝達する第3の電源要素26(SWITCH)と、を含んでいる。
【0026】
例えば計器である車載装置の制御部10は、例えば第1の電源端子VDD_COREに入力される1.3[V]系の電源電圧(第1の優先度を有する2次電源)で、例えばCPUのコア(図示せず)又はプロセッサを起動することができる。また、制御部10は、例えば第2の電源端子VDD_DRAMに入力される1.5[V]系の電源電圧(第2の優先度を有する2次電源)で、例えばDRAM12のドライバ(図示せず)を起動することができる。更に、制御部10は、例えば第3の電源端子VDD_IFに入力される3.3[V]系の電源電圧(第3の優先度を有する2次電源)で、例えばLCD14及びROM16に関する入出力を実行する入出力I/F回路(図示せず)を起動することができる。
【0027】
なお、車載装置は、
図1の計器に限定されず、また、制御部10も、
図1の例に限定されず、車載装置の制御部10は、例えば1つの2次電源だけを入力してもよく、代替的に、車載装置の制御部10は、他の電源(図示せず)だけを入力してもよい。或いは、車載装置の制御部10は、例えば2つの2次電源だけ又は4つ以上の2次電源を入力することができる。
【0028】
図1の車載装置は、2次電源部22,24,26に接続されて2次電源(例えば1.3[V]、1.5[V]及び3.3[V]の3つの2次電源)の入力に応じてリセット信号を生成するリセット回路50と、リセット信号の状態が所定の条件を満たす時に、直流電源BATの瞬断を表す瞬断信号を所定期間だけ生成する瞬断判定回路60と、を備えている。所定の条件は、リセット信号の生成の停止であり、瞬断信号が生成される時に、2次電源部22,24,26は、例えば論理回路30を介して2次電源の生成を無効化される。
【0029】
図1の車載装置では、直流電源BATが瞬断する時に、2次電源が消失するので、リセット回路50は、リセット信号の生成を継続することができない。従って、直流電源BATの瞬断に応じて、瞬断信号が所定期間だけ生成されて、その間、2次電源部22,24,26は、2次電源の生成を無効化される。言い換えれば、
図1の車載装置では、直流電源BATの瞬断後に直流電源BATが回復する場合であっても、所定期間において2次電源の消失を待つことができる。瞬断発生時には、所定期間において2次電源の消失を待ち、その後、瞬断信号の生成が停止される。この場合には、回復した直流電源BATに基づき1次電源及び2次電源も回復するので、制御部10は、リセット信号に基づき再起動(瞬断後の起動)することができる。
【0030】
他方、瞬断が発生していない時には、瞬断信号が生成されず、従って、2次電源の生成は、無効化されないで有効化されたままであるので、リセット回路50は、2次電源の入力に応じてリセット信号を早く生成することができ、制御部10は、このリセット信号に基づき早く起動(通常の起動)することができる。このように、
図1の車載装置では、瞬断後の起動時間と比較して、制御部10での通常の起動時間が短縮される。
【0031】
図2は、
図1の複数の電源(例えば1.3[V]、1.5[V]及び3.3[V]の3つの2次電源)を制御部10に供給する順序(シーケンス1,2,3)の説明図(具体的動作例)を示す。
図2において、例えば時刻t0で、例えばイグニッションスイッチ(図示せず)がONされて、直流電源BATの電圧(アクセサリ電源)の供給が開始される。
【0032】
図1の1次電源部20は、
図2において、例えば時刻t1で、例えば3.3[V]の1次電源の電圧の供給を開始する。
図1の1次電源部20の出力は、例えば3つの2次電源部22,24,26又は第1〜第3の電源要素22,24,26の入力だけでなく、論理回路30の入力(a)にも接続される。
【0033】
1次電源の入力に応じて、
図1の第1の電源要素22は、
図2において、例えば時刻t2で、例えば1.3[V]の2次電源の電圧の供給を開始する(
図1のシーケンス1参照)。但し、第1の優先度を有する2次電源の生成が無効化されない限り、第1の電源要素22は、1次電源の生成に応じて、例えば1.3[V]の2次電源を生成する。具体的には、
図1の第1の電源要素22は、論理回路30の出力(c)をイネーブル信号EN1として入力し、論理回路30の出力(c)が例えばHighを表す時に、第1の電源要素22の電源でもある第1の電源要素22の入力を例えば1.3[V]の2次電源の電圧に変換することができる。他方、論理回路30の出力(c)が例えばLowを表す時に、第1の電源要素22は、第1の電源要素22の入力を例えば1.3[V]の2次電源の電圧に変換することができない。
【0034】
なお、
図1の論理回路30の入力(a)は、論理回路30の入力でもある例えば1次電源の入力を表す一方、論理回路30の入力(b)は、例えば瞬断判定回路60の入力でもある例えば1次電源系(コンデンサによる保持電源系)の入力を基本的に表し、瞬断判定回路60の出力が有効である時に、論理回路30の入力(b)は、例えばGND電位(Low)を例外的に表す。論理回路30の出力(c)は、論理回路30の入力(a)を基本的に表し、論理回路30の入力(b)がLowを表す時に、論理回路30の出力(c)は、論理回路30の入力(b)を例外的に表す。
【0035】
具体的には、論理回路30の入力(a)、入力(b)及び出力(c)は、
図2において、例えば時刻t2で、Highを表している。
【0036】
1次電源の入力に応じて、
図1の第2の電源要素24は、
図2において、例えば時刻t3で、例えば1.5[V]の2次電源の電圧の供給を開始する(
図1のシーケンス2参照)。但し、第2の優先度を有する2次電源の生成が無効化されない限り、第2の電源要素24は、1次電源の生成に応じて、例えば1.5[V]の2次電源を生成する。具体的には、
図1の第2の電源要素24は、第1の電源要素22のPGOODピン(出力電圧が所定の範囲外のときはLowを出力し、出力電圧が所定の範囲に入るとHighを出力するピン)又は第1の電源要素22の出力をイネーブル信号EN2として入力し、イネーブル信号EN2が例えばHighを表す時に、第2の電源要素24の電源でもある第1の電源要素22の入力を例えば1.5[V]の2次電源の電圧に変換することができる。他方、イネーブル信号EN2が例えばLowを表す時に、第2の電源要素24は、第2の電源要素24の入力を例えば1.5[V]の2次電源の電圧に変換することができない。
【0037】
1次電源の入力に応じて、
図1の第3の電源要素26は、
図2において、例えば時刻t4で、例えば3.3[V]の2次電源の電圧の供給を開始する(
図1のシーケンス3参照)。但し、第3の優先度を有する2次電源の生成が無効化されない限り、第3の電源要素26は、1次電源の生成に応じて、例えば3.3[V]の2次電源を生成する。具体的には、
図1の第3の電源要素26は、第2の電源要素24のPGOODピン又は第2の電源要素24の出力をイネーブル信号EN3として入力し、イネーブル信号EN3が例えばHighを表す時に、第3の電源要素26の電源でもある第1の電源要素22の入力を例えば3.3[V]の2次電源の電圧として伝達することができる。他方、イネーブル信号EN3が例えばLowを表す時に、第3の電源要素26は、第3の電源要素26の入力を例えば3.3[V]の2次電源の電圧として伝達することができない。
【0038】
図1のリセット回路50は、2次電源(例えば1.3[V]、1.5[V]及び3.3[V]の3つの2次電源)の生成に応じて、言い換えれば、すべての2次電源が生成された後で、
図2において、例えば時刻t5で、リセット信号(プロセッサ又はプロセッサコアをリセットするためのリセット端子上の信号)をLowからHighに変更することができる。具体的には、
図1の論理回路40は、リセット回路50に接続されるすべての2次電源を監視し、すべての2次電源が生成される時に、リセット回路50でのリセット信号の生成を制御することができる。これに応じて、
図1の制御部10(又はプロセッサ若しくはプロセッサコア)は、リセット信号に基づき起動(通常の起動)することができる。
【0039】
ところで、車載バッテリを保持するネジ等の保持部の保持力は、振動等の影響で、緩むことがある。この場合、直流電源BATは、瞬断することになる。
図2において、例えば時刻t6で瞬断が発生する。その後、1次電源の電圧も、低下し始める。
図2において、例えば時刻t7で、
図1の1次電源部20は、1次電源の生成を停止する。これに応じて、
図2において、例えば時刻t7で、
図1の論理回路30の入力(a)及び出力(c)は、Lowを表す。
【0040】
図1のリセット回路50は、2次電源(例えば1.3[V]、1.5[V]及び3.3[V]の3つの2次電源)の電圧降下に応じて、具体的には、3つの2次電源の何れか1つの電圧降下を例えば論理回路40で検出し、
図2において、例えば時刻t8で、リセット信号をHighからLowに変更することができる。これに応じて、
図2において、例えば時刻t8以降、
図1の瞬断判定回路60(具体的には、単安定マルチバイブレータ)の出力は、所定期間tWだけ、Highを表す。
【0041】
なお、
図1において、単安定マルチバイブレータの入力段にコンデンサが接続されて、単安定マルチバイブレータの電源を確保することができる。
【0042】
図2において、例えば時刻t10で、
図1の瞬断判定回路60(具体的には、単安定マルチバイブレータ)の出力は、HighからLowに変化する。例えば時刻t8から時刻t10までの所定期間tW内に
図1の論理回路30の入力(a)がHighを(
図2の例えば時刻t9で)表しても、論理回路30の入力(b)がLowを表す限り、論理回路30の出力(c)は、Lowを表す。
【0043】
図1の瞬断判定回路60の出力がHighからLowに変化する時に、
図1の第1の電源要素22は、
図2において、例えば時刻t10で、例えば1.3[V]の2次電源の電圧の供給を再開する。その後、
図1の第2の電源要素24は、
図2において、例えば時刻t12で、例えば1.5[V]の2次電源の電圧の供給を再開する。その後、
図1の第3の電源要素26は、
図2において、例えば時刻t12で、例えば3.3[V]の2次電源の電圧の伝達を再開する。
【0044】
図1のリセット回路50は、2次電源(例えば1.3[V]、1.5[V]及び3.3[V]の3つの2次電源)の生成の再開に応じて、
図2において、例えば時刻t13で、リセット信号をLowからHighに変更することができる。これに応じて、
図1の制御部10(又はプロセッサ若しくはプロセッサコア)は、リセット信号に基づき再起動(瞬断後の起動)することができる。
【0045】
図2において、例えば時刻t14で、例えばイグニッションスイッチがOFFされて、直流電源BATの電圧の供給が停止される。その後、
図1のリセット回路50は、2次電源(例えば1.3[V]、1.5[V]及び3.3[V]の3つの2次電源)の電圧降下に応じて、
図2において、例えば時刻t15で、リセット信号をHighからLowに変更することができる。これに応じて、
図2において、例えば時刻t15以降、
図1の瞬断判定回路60の出力は、例えば時刻t16まで、即ち所定期間tWだけ、Highを表す。これに応じて、
図2において、例えば時刻t16で、
図1の論理回路30の入力(b)は、LowからHighに変更するが、その後、コンデンサの保持電源が消失する時に、論理回路30の入力(b)は、再びLowを表す。
【0046】
瞬断判定回路(単安定マルチバイブレータ)60が瞬断を検出したときに所定期間tWの間Highを出力することで、2次電源部22,24,26が供給する電源電圧がCPUのコアやDRAM12のドライバやLCD14およびROM16に関する入出力などの各機能の動作電圧範囲未満に下がるまで、制御部10を再起動させるリセット回路50のリセット信号の生成と周辺機能(DRAM12のドライバやLCD14およびROM16)への電源供給の開始を遅延させることができる。これにより、通常の起動における起動時間を遅延させることなく、瞬断時のみ、制御部10のCPUのコアや、周辺機能(DRAM12のドライバやLCD14およびROM16)への電源供給が完全に停止してから制御部10および周辺機能を安全に再起動できる。
【0047】
本発明は、上述の例示的な実施形態に限定されず、また、当業者は、上述の例示的な実施形態を特許請求の範囲に含まれる範囲まで、容易に変更することができるであろう。