特許 6688185 電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6688185

(24)【登録日】2020年4月7日

(45)【発行日】2020年4月28日

(54)【発明の名称】電源装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20200421BHJP

   H02M 7/48 20070101ALI20200421BHJP

【ＦＩ】

   H02M3/28 W

   H02M3/28 U

   H02M7/48 T

【請求項の数】6

【全頁数】17

(21)【出願番号】特願2016-145036(P2016-145036)

(22)【出願日】2016年7月25日

(65)【公開番号】特開2018-19447(P2018-19447A)

(43)【公開日】2018年2月1日

【審査請求日】2019年4月3日

(73)【特許権者】

【識別番号】000003115

【氏名又は名称】東洋電機製造株式会社

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】100161148

【弁理士】

【氏名又は名称】福尾 誠

(74)【代理人】

【識別番号】100163511

【弁理士】

【氏名又は名称】辻 啓太

(72)【発明者】

【氏名】顧 明磊

(72)【発明者】

【氏名】森 雄生

【審査官】 角田 慎治

(56)【参考文献】

【文献】 国際公開第２０１５／１３３１１８（ＷＯ，Ａ１）

【文献】 特開平０９−２１５３２２（ＪＰ，Ａ）

【文献】 特表２０１０−５３９８７０（ＪＰ，Ａ）

【文献】 特開２０１１−２３９６３０（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１６／００７２３８７（ＵＳ，Ａ１）

【文献】 森 雄生、中村 将之、牧島 信吾、上園 恵一，直並列連続切替チョッパにおける不平衡出力時の動作および基本特性の実験検証，平成２６年電気学会産業応用部門大会，日本，電気学会，２０１４年，Ｎｏ．１−２２，ｐｐ．Ｉ−１２７−Ｉ−１３０

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／００−３／４４

Ｈ０２Ｍ ７／４２−７／９８

(57)【特許請求の範囲】

【請求項1】

第１のスイッチング素子と第３のスイッチング素子とが直列に接続され、前記第１のスイッチング素子の前記第３のスイッチング素子と接続されていない端が直流電源と接続された第１のレグと、
第２のスイッチング素子と第４のスイッチング素子とが直列に接続され、前記第２のスイッチング素子の前記第４のスイッチング素子と接続されない端が前記直流電源と接続された第２のレグと、
前記第３のスイッチング素子の前記第１のスイッチング素子と接続されていない端と、前記第２のスイッチング素子と前記第４のスイッチング素子との接続点との間に接続された第１のインダクタと、
前記第４のスイッチング素子の前記第２のスイッチング素子と接続されていない端と、前記第１のスイッチング素子と前記第３のスイッチング素子との接続点との間に接続された第２のインダクタと、
前記第１のレグと並列接続された第１のコンデンサおよび第１のインバータと、
前記第２のレグと並列接続された第２のコンデンサおよび第２のインバータと、
前記第１のインバータの出力端子に一次巻線が接続された第１の変圧器と、
前記第２のインバータの出力端子に一次巻線が接続された第２の変圧器と、
前記第１の変圧器の二次巻線に接続された第１の整流器と、
前記第２の変圧器の二次巻線に接続された第２の整流器と、
一端が前記第１の整流器の高圧出力端子と接続された第３のインダクタと、
一端が前記第２の整流器の高圧出力端子と接続された第４のインダクタと、
一端が前記第３のインダクタの他端および前記第４のインダクタの他端と接続され、他端が前記第１の整流器の低圧出力端子および前記第２の整流器の低圧出力端子と接続された第３のコンデンサと、
前記第３のインダクタを流れる電流と前記第４のインダクタを流れる電流との電流差を検出し、該検出した電流差に基づき、前記第１のコンデンサの電圧を指令する第１の電圧指令値および前記第２のコンデンサの電圧を指令する第２の電圧指令値を補正し、補正後の第１の電圧指令値および補正後の第２の電圧指令値を用いて、前記第１から第４のスイッチング素子のスイッチングを制御する制御部と、を備えることを特徴とする電源装置。

【請求項2】

請求項１に記載の電源装置において、
前記制御部は、前記第３のインダクタを流れる電流と前記第４のインダクタを流れる電流との電流差に代わり、前記第１のインダクタを流れる電流と前記第２のインダクタを流れる電流との電流差を検出し、該検出した電流差に基づき、前記第１の電圧指令値および前記第２の電圧指令値を補正し、補正後の第１の電圧指令値および補正後の第２の電圧指令値を用いて、前記第１から第４のスイッチング素子のスイッチングを制御することを特徴とする電源装置。

【請求項3】

第１のスイッチング素子と第３のスイッチング素子とが直列に接続され、前記第１のスイッチング素子の前記第３のスイッチング素子と接続されていない端が直流電源と接続された第１のレグと、
第２のスイッチング素子と第４のスイッチング素子とが直列に接続され、前記第２のスイッチング素子の前記第４のスイッチング素子と接続されない端が前記直流電源と接続された第２のレグと、
前記第３のスイッチング素子の前記第１のスイッチング素子と接続されていない端と、前記第２のスイッチング素子と前記第４のスイッチング素子との接続点との間に接続された第１のインダクタと、
前記第４のスイッチング素子の前記第２のスイッチング素子と接続されていない端と、前記第１のスイッチング素子と前記第３のスイッチング素子との接続点との間に接続され
た第２のインダクタと、
前記第１のレグと並列接続された第１のコンデンサおよび第１のインバータと、
前記第２のレグと並列接続された第２のコンデンサおよび第２のインバータと、
前記第１のインバータの出力端子に一次巻線が接続された第１の変圧器と、
前記第２のインバータの出力端子に一次巻線が接続された第２の変圧器と、
前記第１の変圧器の二次巻線に接続された第１の整流器と、
前記第２の変圧器の二次巻線に接続された第２の整流器と、
一端が前記第１の整流器の高圧出力端子と接続された第３のインダクタと、
一端が前記第２の整流器の高圧出力端子と接続された第４のインダクタと、
一端が前記第３のインダクタの他端および前記第４のインダクタの他端と接続され、他端が前記第１の整流器の低圧出力端子および前記第２の整流器の低圧出力端子と接続された第３のコンデンサと、
前記第３のインダクタを流れる電流と前記第４のインダクタを流れる電流との電流差を検出し、該検出した電流差に基づき、前記第１のインバータの通流率である第１の通流率および前記第２のインバータの通流率である第２の通流率を補正し、補正後の第１の通流率および補正後の第２の通流率を用いて、前記第１のインバータおよび前記第２のインバータを制御する制御部と、を備えることを特徴とする電源装置。

【請求項4】

請求項３に記載の電源装置において、
前記制御部は、前記第３のインダクタを流れる電流と前記第４のインダクタを流れる電流との電流差の代わりに、前記第１のインダクタを流れる電流と前記第２のインダクタを流れる電流との電流差を検出し、該検出した電流差に基づき、前記第１の通流率および前記第２の通流率を補正し、補正後の第１の通流率および補正後の第２の通流率を用いて、前記第１のインバータおよび前記第２のインバータを制御することを特徴とする電源装置。

【請求項5】

請求項１または３に記載の電源装置において、
前記制御部は、前記第３のインダクタを流れる電流と前記第４のインダクタを流れる電流との電流差を、前記第３のインダクタを流れる電流を検出する電流センサ、および、前記第４のインダクタを流れる電流を検出する電流センサの検出結果を用いて検出する、または、１つの電流センサにより検出することを特徴とする電源装置。

【請求項6】

請求項２または４に記載の電源装置において、
前記制御部は、前記第１のインダクタを流れる電流と前記第２のインダクタを流れる電流との電流差を、前記第１のインダクタを流れる電流を検出する電流センサ、および、前記第２のインダクタを流れる電流を検出する電流センサの検出結果を用いて検出する、または、１つの電流センサにより検出することを特徴とする電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源入力電圧を変圧して負荷に供給する電源装置に関する。

【背景技術】

【0002】

非特許文献１には、架線から供給された電力により動作する電気車に搭載され、架線電圧を変圧して負荷に供給する電源装置が記載されている。この電源装置では、架線電圧の急変への対策として、インバータへの入力電圧を安定化するために、インバータの前段に直並列連続切替チョッパ（ＳＰＣＨ：Serial-Parallel Continuously Regulated Chopper）が挿入されている。

【先行技術文献】

【非特許文献】

【0003】

【非特許文献1】森 雄生、中村 将之、牧島 信吾、上園 恵一「直並列連続切替チョッパにおける不平衡出力時の動作および基本特性の実験検証」、平成２６年電気学会産業応用部門大会、Ｎｏ．１−２２，ｐｐ．Ｉ−１２７−Ｉ−１３０，２０１４年８月

【発明の概要】

【発明が解決しようとする課題】

【0004】

図１１は、直並列連続切替チョッパを備える電源装置１０ａの構成例を示す図である。

【0005】

図１１に示す電源装置１０ａは、スイッチング素子１０１〜１０４と、コンデンサ１０７，１１１，１１２，１２１と、インダクタ１０８，１０９，１１０，１１９，１２０と、単相インバータ１１３，１１４と、変圧器１１５，１１６と、整流器１１７，１１８と、三相インバータ１２２と、制御部１２３とを備える。スイッチング素子１０１〜１０４、インダクタ１０９，１１０およびコンデンサ１１１，１１２はＳＰＣＨを構成する。

【0006】

スイッチング素子１０１〜１０４はそれぞれ、オンオフ可能なＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子とダイオードとが逆並列接続されて構成される。

【0007】

スイッチング素子１０１（第１のスイッチング素子）とスイッチング素子１０３（第３のスイッチング素子）とは直列に接続され、レグ１０５（第１のレグ）を構成する。スイッチング素子１０２（第２のスイッチング素子）とスイッチング素子１０４（第４のスイッチング素子）とは直接に接続され、レグ１０６（第２のレグ）を構成する。

【0008】

スイッチング素子１０１のスイッチング素子１０３と接続されていない端と、スイッチング素子１０２のスイッチング素子１０４と接続されていない端との間に、コンデンサ１０７と、インダクタ１０８および直流電源２０からなる直列体とが並列に接続される。電源装置１０ａが電気車に搭載される場合には、直流電源２０は架線に相当する。

【0009】

インダクタ１０９（第１のインダクタ）は、スイッチング素子１０３のスイッチング素子１０１と接続されていない端と、スイッチング素子１０２とスイッチング素子１０４との接続点との間に接続される。

【0010】

インダクタ１１０（第２のインダクタ）は、スイッチング素子１０４のスイッチング素子１０２と接続されていない端と、スイッチング素子１０１とスイッチング素子１０３との接続点との間に接続される。

【0011】

スイッチング素子１０１のスイッチング素子１０３と接続されていない端と、スイッチング素子１０３のスイッチング素子１０１と接続されていない端との間には、コンデンサ１１１（第１のコンデンサ）および単相インバータ１１３（第１のインバータ）が並列接続される。すなわち、コンデンサ１１１および単相インバータ１１３は、レグ１０５と並列接続される。

【0012】

単相インバータ１１３は、スイッチング素子１１３ａ〜１１３ｄを備える。スイッチング素子１１３ａとスイッチング素子１１３ｂとは直列に接続される。スイッチング素子１１３ｃとスイッチング素子１１３ｄとは直列に接続される。スイッチング素子１１３ａのスイッチング素子１１３ｂと接続されていない端、および、スイッチング素子１１３ｃのスイッチング素子１１３ｄと接続されていない端は、コンデンサ１１１の一端と接続される。スイッチング素子１１３ｂのスイッチング素子１１３ａと接続されていない端、および、スイッチング素子１１３ｄのスイッチング素子１１３ｃと接続されていない端は、コンデンサ１１１の他端と接続される。

【0013】

スイッチング素子１１３ａとスイッチング素子１１３ｂとの接続点は、変圧器１１５の一次巻線の一端と接続される。スイッチング素子１１３ｃとスイッチング素子１１３ｄとの接続点は、変圧器１１５の一次巻線の他端と接続される。

【0014】

上述した構成の単相インバータ１１３によれば、スイッチング素子１１３ａ〜１１３ｄのスイッチングを制御することで、コンデンサ１１１の電圧（直流電圧）を交流電圧に変換し、変圧器１１５に出力することができる。

【0015】

スイッチング素子１０２のスイッチング素子１０４と接続されていない端と、スイッチング素子１０４のスイッチング素子１０２と接続されていない端との間には、コンデンサ１１２（第２のコンデンサ）および単相インバータ１１４（第２のインバータ）が並列接続される。すなわち、コンデンサ１１２および単相インバータ１１４は、レグ１０６と並列接続される。

【0016】

単相インバータ１１４は、スイッチング素子１１４ａ〜１１４ｄを備える。スイッチング素子１１４ａとスイッチング素子１１４ｂとは直列に接続される。スイッチング素子１１４ｃとスイッチング素子１１４ｄとは直列に接続される。スイッチング素子１１４ａのスイッチング素子１１４ｂと接続されていない端、および、スイッチング素子１１４ｃのスイッチング素子１１４ｄと接続されていない端は、コンデンサ１１２の一端と接続される。スイッチング素子１１４ｂのスイッチング素子１１４ａと接続されていない端、および、スイッチング素子１１４ｄのスイッチング素子１１４ｃと接続されていない端は、コンデンサ１１２の他端と接続される。

【0017】

スイッチング素子１１４ａとスイッチング素子１１４ｂとの接続点は、変圧器１１６の一次巻線の一端と接続される。スイッチング素子１１４ｃとスイッチング素子１１４ｄとの接続点は、変圧器１１６の一次巻線の他端と接続される。

【0018】

上述した構成の単相インバータ１１４によれば、スイッチング素子１１４ａ〜１１４ｄのスイッチングを制御することで、コンデンサ１１２の電圧（直流電圧）を交流電圧に変換し、変圧器１１６に出力することができる。

【0019】

変圧器１１５（第１の変圧器）は、一次側と二次側とが絶縁された高周波絶縁変圧器である。変圧器１１５は、一次巻線が単相インバータ１１３の出力端子（スイッチング素子１１３ａとスイッチング素子１１３ｂとの接続点、および、スイッチング素子１１３ｃとスイッチング素子１１３ｄとの接続点）と接続され、二次巻線が整流器１１７に接続される。変圧器１１５は、単相インバータ１１３から出力された交流電圧を所定の変圧比で変圧して、整流器１１７に出力する。

【0020】

変圧器１１６（第２の変圧器）は、一次側と二次側とが絶縁された高周波絶縁変圧器である。変圧器１１６は、一次巻線が単相インバータ１１４の出力端子（スイッチング素子１１４ａとスイッチング素子１１４ｂとの接続点、および、スイッチング素子１１４ｃとスイッチング素子１１４ｄとの接続点）と接続され、二次巻線が整流器１１８に接続される。変圧器１１６は、単相インバータ１１４から出力された交流電圧を所定の変圧比で変圧して、整流器１１８に出力する。

【0021】

整流器１１７（第１の整流器）は、ブリッジ状に接続されたダイオード１１７ａ〜１１７ｄを備え、変圧器１１５から出力された交流電圧を整流して出力する。

【0022】

整流器１１８（第２の整流器）は、ブリッジ状に接続されたダイオード１１８ａ〜１１８ｄを備え、変圧器１１６から出力された交流電圧を整流して出力する。

【0023】

インダクタ１１９（第３のインダクタ）は、一端が整流器１１７の高圧出力端子（ダイオード１１７ａのカソードおよびダイオード１１７ｃのカソード）と接続される。

【0024】

インダクタ１２０（第４のインダクタ）は、一端が整流器１１８の高圧出力端子（ダイオード１１８ａのカソードおよびダイオード１１８ｃのカソード）と接続される。

【0025】

コンデンサ１２１（第３のコンデンサ）は、一端がインダクタ１１９の他端およびインダクタ１２０の他端と接続され、他端が整流器１１７の低圧出力端子（ダイオード１１７ｂのアノードおよびダイオード１１７ｄのアノード）、および、整流器１１８の低圧出力端子（ダイオード１１８ｂのアノードおよびダイオード１１８ｄのアノード）と接続される。コンデンサ１２１は、整流器１１７，１１８の出力により充電される。コンデンサ１２１により、整流器１１７，１１８の出力が平滑化される。

【0026】

三相インバータ１２２は、コンデンサ１２１の電圧（直流電圧）を三相交流電圧に変換して負荷（交流負荷）に出力する。なお、図１においては、コンデンサ１２１に三相インバータ１２２を接続し、コンデンサ１２１の電圧（直流電圧）を三相インバータ１２２により交流電圧に変換して負荷（交流負荷）に供給する例を示しているが、これに限られるものではなく、コンデンサ１２１に直流負荷を接続し、コンデンサ１２１の電圧を直流負荷に供給してもよい。

【0027】

三相インバータ１２２は、スイッチング素子１２２ａ〜１２２ｆを備える。スイッチング素子１２２ａとスイッチング素子１２２ｂとは直列に接続される。スイッチング素子１２２ｃとスイッチング素子１２２ｄとは直列に接続される。スイッチング素子１２２ｅとスイッチング素子１２２ｆとは直列に接続される。

【0028】

スイッチング素子１２２ａのスイッチング素子１２２ｂと接続されていない端と、スイッチング素子１２２ｃのスイッチング素子１２２ｄと接続されていない端と、スイッチング素子１２２ｅのスイッチング素子１２２ｆと接続されていない端とは、コンデンサ１２１の一端と接続される。スイッチング素子１２２ｂのスイッチング素子１２２ａと接続されていない端と、スイッチング素子１２２ｄのスイッチング素子１２２ｃと接続されていない端と、スイッチング素子１２２ｆのスイッチング素子１２２ｅと接続されていない端とは、コンデンサ１２１の他端と接続される。

【0029】

スイッチング素子１２２ａとスイッチング素子１２２ｂとの接続点と、スイッチング素子１２２ｃとスイッチング素子１２２ｄとの接続点と、スイッチング素子１２２ｅとスイッチング素子１２２ｆとの接続点とが負荷に接続される。スイッチング素子１２２ａ〜１２２ｆのスイッチングを制御することで、これらの接続点から負荷に三相交流電圧が出力される。

【0030】

制御部１２３は、上述した電源装置１０ａの各部の動作を制御する。例えば、制御部１２３は、スイッチング素子１０１〜１０４のスイッチングを制御する。また、制御部１２３は、単相インバータ１１３，１１４の通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２を設定し、設定した通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２に応じて、単相インバータ１１３，１１４が備えるスイッチング素子１１３ａ〜１１３ｄ，１１４ａ〜１１４ｄのスイッチングを制御する。こうすることで、設定した通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２に応じた電圧が単相インバータ１１３，１１４それぞれから出力され、変圧器１１５，１１６により所望の電圧に変圧される。

【0031】

以下では、直流電源２０の電源電圧をＥとし、コンデンサ１０７の電圧をＶ_Ｃｆとし、インダクタ１０９に流れる電流をＩ_Ｌ１とし、インダクタ１１０に流れる電流をＩ_Ｌ２とし、コンデンサ１１１の電圧をＶ_Ｃ１とし、コンデンサ１１２の電圧をＶ_Ｃ２とし、インダクタ１１９を流れる電流をＩ_ＲＥＣ１とし、インダクタ１２０を流れる電流をＩ_ＲＥＣ２とする。また、コンデンサ１０７のキャパシタンスをＣ_ｆとし、コンデンサ１１１のキャパシタンスをＣ_１とし、コンデンサ１１２のキャパシタンスをＣ_２とし、インダクタ１０９のインダクタンスをＬ_１とし、インダクタ１１０のインダクタンスをＬ_２とし、インダクタ１１９のインダクタンスをＬ_ＲＥＣ１とし、インダクタ１２０のインダクタンスをＬ_ＲＥＣ２とする。

【0032】

Ｌ_１＝Ｌ_２＝Ｌ、Ｃ_１＝Ｃ_２＝Ｃ、Ｌ_ＲＥＣ１＝Ｌ_ＲＥＣ２と設定すると、制御部１２３は、電圧Ｖ_Ｃ１の出力電圧指令値Ｖ_{Ｃ１＿ＲＥＦ}、電圧Ｖ_Ｃ２の出力電圧指令値Ｖ_{Ｃ２＿ＲＥＦ}を用いて、以下の式（１），（２）に従い、スイッチング素子１０１のデューティー比（通流率）Ｄ_１およびスイッチング素子１０２のデューティー比Ｄ_２を算出する。

【0033】

【数1】

【0034】

制御部１２３は、算出したデューティー比Ｄ_１，Ｄ_２を指令値として、スイッチング素子１０１〜１０４のスイッチングを制御する。また、制御部１２３は、単相インバータ１１３，１１４の通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２を設定し、その通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２に従い、単相インバータ１１３，１１４を駆動する。

【0035】

通流率とは、０から１までの範囲で変化する値である。通流率Ｄ_１，Ｄ_２が０になると、スイッチング素子１０１，１０２がオンとなり、スイッチング素子１０３，１０４がオフとなる。この状態では、コンデンサ１１１，１１２は、直流電源２０と並列接続となる。以下では、この状態を並列モードと称する。

【0036】

ＳＰＣＨを備える電源装置１０ａでは、並列モードにおいては、架線電圧降下、変圧器１１５，１１６の変圧比の誤差などに起因して、整流器１１７，１１８の出力電圧に電圧差が生じることがある。この電圧差により、各インダクタ（インダクタ１０９，１１０，１１９，１２０）に循環電流が流れ、単相インバータ１１３、変圧器１１５および整流器１１７で構成される絶縁整流回路と、単相インバータ１１４、変圧器１１６および整流器１１８で構成される絶縁整流回路とで、負荷電力の分担が不平衡となってしまう。このような負荷電力の分担の不平衡が生じると、電源装置１０ａの効率低下、過電流による故障、寿命減少などの悪影響が生じる。

【0037】

本発明の目的は、上述した課題を解決し、循環電流の発生を抑制し、負荷電力の分担の平衡化を図ることができる電源装置を提供することにある。

【課題を解決するための手段】

【0038】

上記課題を解決するため、本発明に係る電源装置は、第１のスイッチング素子と第３のスイッチング素子とが直列に接続され、前記第１のスイッチング素子の前記第３のスイッチング素子と接続されていない端が直流電源と接続された第１のレグと、第２のスイッチング素子と第４のスイッチング素子とが直列に接続され、前記第２のスイッチング素子の前記第４のスイッチング素子と接続されない端が前記直流電源と接続された第２のレグと、前記第３のスイッチング素子の前記第１のスイッチング素子と接続されていない端と、前記第２のスイッチング素子と前記第４のスイッチング素子との接続点との間に接続された第１のインダクタと、前記第４のスイッチング素子の前記第２のスイッチング素子と接続されていない端と、前記第１のスイッチング素子と前記第３のスイッチング素子との接続点との間に接続された第２のインダクタと、前記第１のレグと並列接続された第１のコンデンサおよび第１のインバータと、前記第２のレグと並列接続された第２のコンデンサおよび第２のインバータと、前記第１のインバータの出力端子に一次巻線が接続された第１の変圧器と、前記第２のインバータの出力端子に一次巻線が接続された第２の変圧器と、前記第１の変圧器の二次巻線に接続された第１の整流器と、前記第２の変圧器の二次巻線に接続された第２の整流器と、一端が前記第１の整流器の高圧出力端子と接続された第３のインダクタと、一端が前記第２の整流器の高圧出力端子と接続された第４のインダクタと、一端が前記第３のインダクタの他端および前記第４のインダクタの他端と接続され、他端が前記第１の整流器の低圧出力端子および前記第２の整流器の低圧出力端子と接続された第３のコンデンサと、前記第３のインダクタを流れる電流と前記第４のインダクタを流れる電流との電流差を検出し、該検出した電流差に基づき、前記第１のコンデンサの電圧を指令する第１の電圧指令値および前記第２のコンデンサの電圧を指令する第２の電圧指令値を補正し、補正後の第１の電圧指令値および補正後の第２の電圧指令値を用いて、前記第１から第４のスイッチング素子のスイッチングを制御する制御部と、を備える。

【0039】

また、上記課題を解決するため、本発明に係る電源装置において、前記制御部は、前記第３のインダクタを流れる電流と前記第４のインダクタを流れる電流との電流差に代わり、前記第１のインダクタを流れる電流と前記第２のインダクタを流れる電流との電流差を検出し、該検出した電流差に基づき、前記第１の電圧指令値および前記第２の電圧指令値を補正し、補正後の第１の電圧指令値および補正後の第２の電圧指令値を用いて、前記第１から第４のスイッチング素子のスイッチングを制御する。

【0040】

また、上記課題を解決するため、本発明に係る電源装置は、第１のスイッチング素子と第３のスイッチング素子とが直列に接続され、前記第１のスイッチング素子の前記第３のスイッチング素子と接続されていない端が直流電源と接続された第１のレグと、第２のスイッチング素子と第４のスイッチング素子とが直列に接続され、前記第２のスイッチング素子の前記第４のスイッチング素子と接続されない端が前記直流電源と接続された第２のレグと、前記第３のスイッチング素子の前記第１のスイッチング素子と接続されていない端と、前記第２のスイッチング素子と前記第４のスイッチング素子との接続点との間に接続された第１のインダクタと、前記第４のスイッチング素子の前記第２のスイッチング素子と接続されていない端と、前記第１のスイッチング素子と前記第３のスイッチング素子との接続点との間に接続された第２のインダクタと、前記第１のレグと並列接続された第１のコンデンサおよび第１のインバータと、前記第２のレグと並列接続された第２のコンデンサおよび第２のインバータと、前記第１のインバータの出力端子に一次巻線が接続された第１の変圧器と、前記第２のインバータの出力端子に一次巻線が接続された第２の変圧器と、前記第１の変圧器の二次巻線に接続された第１の整流器と、前記第２の変圧器の二次巻線に接続された第２の整流器と、一端が前記第１の整流器の高圧出力端子と接続された第３のインダクタと、一端が前記第２の整流器の高圧出力端子と接続された第４のインダクタと、一端が前記第３のインダクタの他端および前記第４のインダクタの他端と接続され、他端が前記第１の整流器の低圧出力端子および前記第２の整流器の低圧出力端子と接続された第３のコンデンサと、前記第３のインダクタを流れる電流と前記第４のインダクタを流れる電流との電流差を検出し、該検出した電流差に基づき、前記第１のインバータの通流率である第１の通流率および前記第２のインバータの通流率である第２の通流率を補正し、補正後の第１の通流率および補正後の第２の通流率を用いて、前記第１のインバータおよび前記第２のインバータを制御する制御部と、を備える。

【0041】

また、上記課題を解決するため、本発明に係る電源装置において、前記制御部は、前記第３のインダクタを流れる電流と前記第４のインダクタを流れる電流との電流差の代わりに、前記第１のインダクタを流れる電流と前記第２のインダクタを流れる電流との電流差を検出し、該検出した電流差に基づき、前記第１の通流率および前記第２の通流率を補正し、補正後の第１の通流率および補正後の第２の通流率を用いて、前記第１のインバータおよび前記第２のインバータを制御する。

【0042】

また、上記課題を解決するため、本発明に係る電源装置において、前記制御部は、前記第３のインダクタを流れる電流と前記第４のインダクタを流れる電流との電流差を、前記第３のインダクタを流れる電流を検出する電流センサ、および、前記第４のインダクタを流れる電流を検出する電流センサの検出結果を用いて検出する、または、１つの電流センサにより検出することが望ましい。

【0043】

また、上記課題を解決するため、本発明に係る電源装置において、前記制御部は、前記第１のインダクタを流れる電流と前記第２のインダクタを流れる電流との電流差を、前記第１のインダクタを流れる電流を検出する電流センサ、および、前記第２のインダクタを流れる電流を検出する電流センサの検出結果を用いて検出する、または、１つの電流センサにより検出することが望ましい。

【発明の効果】

【0044】

本発明に係る電源装置によれば、循環電流の発生を抑制し、負荷電力の分担の平衡化を図ることができる。

【図面の簡単な説明】

【0045】

【図1】本発明の第１の実施形態に係る電源装置の構成例を示す図である。

【図2】図１に示す制御部の構成例を示す図である。

【図3】本発明の第２の実施形態に係る制御部の構成例を示す図である。

【図4】本発明の第３の実施形態に係る制御部の構成例を示す図である。

【図5】本発明の第３の実施形態に係る単相インバータの出力電圧の波形例を示す図である。

【図6】本発明の第４の実施形態に係る制御部の構成例を示す図である。

【図7】本発明を適用しない場合の電流Ｉ_Ｌ１，Ｉ_Ｌ２の波形例を示す図である。

【図8】本発明を適用しない場合の電流Ｉ_ＲＥＣ１，Ｉ_ＲＥＣ２の波形例を示す図である。

【図9】本発明を適用した場合の電流Ｉ_Ｌ１，Ｉ_Ｌ２の波形例を示す図である。

【図10】本発明を適用した場合の電流Ｉ_ＲＥＣ１，Ｉ_ＲＥＣ２の波形例を示す図である。

【図11】ＳＰＣＨを備えた電源装置の構成例を示す図である。

【発明を実施するための形態】

【0046】

以下、本発明の実施の形態について説明する。

【0047】

（第１の実施形態）
図１は、本発明の第１の実施形態に係る電源装置１０の構成例を示す図である。図１において、図１１と同様の構成については同じ符号を付し、説明を省略する。

【0048】

図１に示す電源装置１０は、図１１に示す電源装置１０ａと比較して、制御部１２３を制御部２００に変更した点が異なる。

【0049】

制御部２００は、電源装置１０全体の動作を制御する。例えば、制御部２００は、インダクタ１１９を流れる電流Ｉ_ＲＥＣ１と、インダクタ１２０を流れる電流Ｉ_ＲＥＣ２との電流差を検出する。制御部２００は、検出した電流差に基づき、電圧Ｖ_Ｃ１の出力電圧指令値Ｖ_{Ｃ１＿ＲＥＦ}（第１の電圧指令値）および電圧Ｖ_Ｃ２の出力電圧指令値Ｖ_{Ｃ２＿ＲＥＦ}（第２の電圧指令値）を補正し、補正後の出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}および補正後の出力電圧指令値Ｖ’_{Ｃ２＿ＲＥＦ}に従い、スイッチング素子１０１〜１０４のスイッチングを制御する。また、制御部２００は、単相インバータ１１３，１１４のスイッチング素子１１３ａ〜１１３ｄ，１１４ａ〜１１４ｄのスイッチングを制御する。

【0050】

図２は、制御部２００の構成例を示す図である。

【0051】

図２に示す制御部２００は、減算器２０１，２０３，２０６と、低域通過フィルタ（ＬＰＦ：Low Pass Filter）と、ＰＩ（Proportional Integral）制御部２０４と、加算器２０５と、リミッタ２０７，２０８と、デューティー比計算部２０９とを備える。

【0052】

減算器２０１は、インダクタ１１９を流れる電流Ｉ_ＲＥＣ１と、インダクタ１２０を流れる電流Ｉ_ＲＥＣ２との電流差を検出し、検出した電流差をＬＰＦ２０２に出力する。なお、電流Ｉ_ＲＥＣ１と電流Ｉ_ＲＥＣ２との電流差を検出する方法としては、電流Ｉ_ＲＥＣ１と電流Ｉ_ＲＥＣ２とをそれぞれ別の電流センサを用いて検出し、その検出結果から電流差を検出する方法がある。また、別の方法として、１つの電流センサにより電流差を検出する方法もある。例えば、インダクタ１１９の接続線とインダクタ１２０の接続線とに逆方向に電流が流れるように近接して配置し、ギャップを有する磁性リングにこれらの配線を貫通させ、磁性リングのギャップに介装される磁気式半導体電流センサにより電流差を検出する方法がある。

【0053】

ＬＰＦ２０２は、減算器２０１から出力された電流差の高周波成分を除去して電流差Ｉ_ＥＲＲを生成し、減算器２０３に出力する。

【0054】

減算器２０３は、指令値としてゼロが入力され、指令値とＬＰＦ２０２から出力された電流差Ｉ_ＥＲＲとの差分をＰＩ制御部２０４に出力する。

【0055】

ＰＩ制御部２０４は、減算器２０３から出力された差分（指令値（ゼロ）と電流差Ｉ_ＥＲＲとの差分）がゼロとなるように、すなわち、電流差Ｉ_ＥＲＲが打ち消されるように、出力電圧指令値Ｖ_{Ｃ１＿ＲＥＦ}，Ｖ_{Ｃ２＿ＲＥＦ}を補正するための循環電流抑制用電圧信号ΔＶを生成し、加算器２０５および減算器２０６に出力する。

【0056】

加算器２０５は、出力電圧指令値Ｖ_{Ｃ１＿ＲＥＦ}とＰＩ制御部２０４から出力された循環電流抑制用電圧信号ΔＶとを加算して、リミッタ２０７に出力する。

【0057】

減算器２０６は、出力電圧指令値Ｖ_{Ｃ２＿ＲＥＦ}から、ＰＩ制御部２０４から出力された循環電流抑制用電圧信号ΔＶを減算して、リミッタ２０８に出力する。

【0058】

リミッタ２０７は、加算器２０５の出力（Ｖ_{Ｃ１＿ＲＥＦ}＋ΔＶ）を所定の上限値と下限値とで制限し、補正後の出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}として、デューティー比計算部２０９に出力する。

【0059】

リミッタ２０８は、減算器２０６の出力（Ｖ_{Ｃ２＿ＲＥＦ}−ΔＶ）を、所定の上限値と下限値とで制限し、補正後の出力電圧指令値Ｖ’_{Ｃ２＿ＲＥＦ}として、デューティー比計算部２０９に出力する。

【0060】

リミッタ２０７，２０８により出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}，Ｖ’_{Ｃ２＿ＲＥＦ}の上限値および下限値を制限することで、安定した制御が可能となる。

【0061】

デューティー比計算部２０９は、リミッタ２０７から出力された補正後の出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}およびリミッタ２０８から出力された補正後の出力電圧指令値Ｖ’_{Ｃ２＿ＲＥＦ}に基づき、スイッチング素子１０１，１０２のデューティー比（通流率）Ｄ’_１，Ｄ’_２を算出する。具体的には、デューティー比計算部２０９は、以下の式（３），（４）に従い、通流率Ｄ’_１，Ｄ’_２を算出する。

【0062】

【数2】

【0063】

算出された通流率Ｄ’_１，Ｄ’_２に従いスイッチング素子１０１〜１０４のスイッチングが制御されることで、電圧Ｖ_Ｃ１および電圧Ｖ_Ｃ２が電流差Ｉ_ＥＲＲを打ち消すように生成された循環電流抑制用電圧信号ΔＶを加味した値となる。その結果、単相インバータ１１３，１１４による交流電圧への変換、変圧器１１５，１１６による変圧および整流器１１７，１１８による整流を経て出力される電流が等しくなるので、循環電流の発生を防ぎ、単相インバータ１１３、変圧器１１５および整流器１１７で構成される絶縁整流回路と、単相インバータ１１４、変圧器１１６および整流器１１８で構成される絶縁整流回路とで、負荷電力の分担の平衡化を図ることができる。

【0064】

このように本実施形態によれば、電源装置１０は、インダクタ１１９を流れる電流Ｉ_ＲＥＣ１とインダクタ１２０を流れる電流Ｉ_ＲＥＣ２との電流差Ｉ_ＥＲＲを検出し、検出した電流差Ｉ_ＥＲＲに基づき、コンデンサ１１１の出力電圧指令値Ｖ_{Ｃ１＿ＲＥＦ}およびコンデンサ１１２の出力電圧指令値Ｖ_{Ｃ２＿ＲＥＦ}を補正し、補正後の出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}，Ｖ’_{Ｃ２＿ＲＥＦ}に従いスイッチング素子１０１〜１０４のスイッチングを制御する制御部２００を備える。

【0065】

電流Ｉ_ＲＥＣ１と電流Ｉ_ＲＥＣ２との電流差Ｉ_ＥＲＲに基づき、循環電流が発生しないように出力電圧指令値Ｖ_{Ｃ１＿ＲＥＦ}，Ｖ_{Ｃ２＿ＲＥＦ}を補正し、補正後の出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}，Ｖ’_{Ｃ２＿ＲＥＦ}に従いスイッチング素子１０１〜１０４のスイッチングを制御することで、循環電流の発生を防ぎ、負荷電力の分担の平衡化を図ることができる。

【0066】

（第２の実施形態）
図３は、本発明の第２の実施形態に係る制御部２００Ａの構成例を示す図である。図３において、図２と同様の構成については同じ符号を付し、説明を省略する。なお、本実施形態に係る電源装置は、第１の実施形態に係る電源装置１０と比較して、制御部２００を制御部２００Ａに変更した点が異なり、その他の構成は同一であるため、説明を省略する。

【0067】

図３に示す制御部２００Ａは、図２に示す制御部２００と比較して、減算器２０１を減算器２０１Ａに変更した点が異なる。

【0068】

減算器２０１Ａは、インダクタ１０９を流れる電流Ｉ_Ｌ１と、インダクタ１１０を流れる電流Ｉ_Ｌ２との電流差を検出し、検出した電流差をＬＰＦ２０２に出力する。なお、電流Ｉ_Ｌ１と電流Ｉ_Ｌ２との電流差は、電流Ｉ_ＲＥＣ１と電流Ｉ_ＲＥＣ２との電流差と同様に、２つの別の電流センサを用いて検出してもよいし、１つの電流センサを用いて検出してもよい。

【0069】

以下、第１の実施形態と同様に、電流Ｉ_Ｌ１と電流Ｉ_Ｌ２との電流差がゼロとなるような循環電流抑制用電圧信号ΔＶが生成される。そして、循環電流抑制用電圧信号ΔＶに基づき、出力電圧指令値Ｖ_{Ｃ１＿ＲＥＦ}，Ｖ_{Ｃ２＿ＲＥＦ}が補正され、補正後の出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}，Ｖ’_{Ｃ２＿ＲＥＦ}に従いスイッチング素子１０１〜１０４のスイッチングが制御される。

【0070】

このように、電流Ｉ_Ｌ１と電流Ｉ_Ｌ２との電流差を検出することによっても、第１の実施形態と同様に、循環電流の発生を防ぎ、負荷電力の分担の平衡化を図ることができる。

【0071】

（第３の実施形態）
図４は、本発明の第３の実施形態に係る制御部２００Ｂの構成例を示す図である。図４において、図２と同様の構成については同じ符号を付し、説明を省略する。なお、本実施形態に係る電源装置は、第１の実施形態に係る電源装置１０と比較して、制御部２００を制御部２００Ｂに変更した点が異なり、その他の構成は同一であるため、説明を省略する。

【0072】

図４に示す制御部２００Ｂは、図２に示す制御部２００と比較して、ＰＩ制御部２０４、加算器２０５、減算器２０６、リミッタ２０７，２０８をそれぞれ、ＰＩ制御部２０４Ｂ、加算器２０５Ｂ、減算器２０６Ｂ、リミッタ２０７Ｂ，２０８Ｂに変更した点と、デューティー比計算部２０９を削除した点とが異なる。

【0073】

ＰＩ制御部２０４Ｂは、減算器２０３から出力された差分（指令値（ゼロ）と電流差Ｉ_ＥＲＲとの差分）がゼロとなるように、すなわち、電流差Ｉ_ＥＲＲが打ち消されるように、単相インバータ１１３の通流率Ｄ_ＴＲ１（第１の通流率）および単相インバータ１１４の通流率Ｄ_ＴＲ２（第２の通流率）を補正するための循環電流抑制用通流率信号ΔＤを生成し、加算器２０５Ｂおよび減算器２０６Ｂに出力する。なお、以下では、Ｄ_ＴＲ１＝Ｄ_ＴＲ２＝Ｄ_ＴＲとする。

【0074】

加算器２０５Ｂは、通流率Ｄ_ＴＲとＰＩ制御部２０４Ｂから出力された循環電流抑制用通流率信号ΔＤとを加算して、リミッタ２０７Ｂに出力する。

【0075】

減算器２０６Ｂは、通流率Ｄ_ＴＲから、ＰＩ制御部２０４Ｂから出力された循環電流抑制用通流率信号ΔＤを減算して、リミッタ２０８Ｂに出力する。

【0076】

リミッタ２０７Ｂは、加算器２０５の出力（Ｄ_ＴＲ＋ΔＶ）を所定の上限値と下限値とで制限し、補正後の単相インバータ１１３の通流率Ｄ’_ＴＲ１として出力する。

【0077】

リミッタ２０８Ｂは、減算器２０６の出力（Ｄ_ＴＲ−ΔＶ）を、所定の上限値と下限値とで制限し、補正後の単相インバータ１１４の通流率Ｄ’_ＴＲ２として出力する。

【0078】

リミッタ２０７Ｂ，２０８Ｂにより単相インバータ１１３，１１４の通流率Ｄ’_ＴＲ１，Ｄ’_ＴＲ２の上限値および下限値を制限することで、安定した制御が可能となる。

【0079】

補正後の通流率Ｄ’_ＴＲ１，Ｄ’_ＴＲ２に従い、単相インバータ１１３，１１４の動作が制御される。具体的には、図５に示すように、単相インバータ１１３の出力電圧は、所定の制御期間Ｔのうち、通流率Ｄ’_ＴＲ１に対応する期間は、所定の電圧値となり、他の期間は、ゼロとなる。また、単相インバータ１１４の出力電圧は、所定の制御期間Ｔのうち、通流率Ｄ’_ＴＲ２に対応する期間は、所定の電圧値となり、他の期間は、ゼロとなる。そして、単相インバータ１１３，１１４の出力電圧がそれぞれ、変圧器１１５，１１６により所定の変圧比で変圧されることで、変圧器１１５，１１６の出力電圧を一致させ、循環電流の発生を防ぐことができる。

【0080】

このように、本実施形態においては、電流Ｉ_ＲＥＣ１と電流Ｉ_ＲＥＣ２との電流差Ｉ_ＥＲＲがゼロとなるように、単相インバータ１１３，１１４の通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２が補正され、補正後の通流率Ｄ’_ＴＲ１，Ｄ’_ＴＲ２に従い、単相インバータ１１３，１１４が制御される。その結果、変圧器１１５，１１６による変圧および整流器１１７，１１８による整流を経て出力される電流が等しくなるので、第１の実施形態と同様に、循環電流の発生を防ぎ、負荷電力の分担の平衡化を図ることができる。

【0081】

（第４の実施形態）
図６は、本発明の第４の実施形態に係る制御部２００Ｃの構成例を示す図である。図６において、図４と同様の構成については同じ符号を付し、説明を省略する。なお、本実施形態に係る電源装置は、第３の実施形態に係る電源装置と比較して、制御部２００Ｂを制御部２００Ｃに変更した点が異なり、その他の構成は同一であるため、説明を省略する。

【0082】

図６に示す制御部２００Ｃは、図４に示す制御部２００Ｂと比較して、減算器２０１を減算器２０１Ｃに変更した点が異なる。

【0083】

減算器２０１Ｃは、インダクタ１０９を流れる電流Ｉ_Ｌ１と、インダクタ１１０を流れる電流Ｉ_Ｌ２との電流差を検出し、検出した電流差をＬＰＦ２０２に出力する。なお、電流Ｉ_Ｌ１と電流Ｉ_Ｌ２との電流差は、電流Ｉ_ＲＥＣ１と電流Ｉ_ＲＥＣ２との電流差と同様に、２つの別の電流センサを用いて検出してもよいし、１つの電流センサを用いて検出してもよい。

【0084】

以下、第３の実施形態と同様に、電流Ｉ_Ｌ１と電流Ｉ_Ｌ２との電流差がゼロとなるような循環電流抑制用通流率信号ΔＤが生成される。そして、生成された循環電流抑制用通流率信号ΔＤに基づき、単相インバータ１１３，１１４の通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２が補正され、補正後の通流率Ｄ’_ＴＲ１，Ｄ’_ＴＲ２に従い、単相インバータ１１３，１１４が制御される。

【0085】

このように、電流Ｉ_Ｌ１と電流Ｉ_Ｌ２との電流差を検出し、検出した電流差に基づき、単相インバータ１１３，１１４の通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２を補正することによっても、第３の実施形態と同様に、循環電流の発生を防ぎ、負荷電力の分担の平衡化を図ることができる。

【0086】

以下では、具体的な値を例として、本発明による効果について説明する。以下では、Ｅ＝Ｖ_Ｃｆ＝２２０Ｖ、Ｌ_１＝Ｌ_２＝０．００３Ｈ、Ｃ_１＝Ｃ_２＝０．００１Ｆ、Ｃ_ｆ＝０．００１Ｆ、Ｌ_ｆ＝０．００３Ｈ、Ｌ_ＲＥＣ１＝Ｌ_ＲＥＣ２＝０．００３Ｈとする。また、Ｄ_ＴＲ＝１、Ｖ_{Ｃ１＿ＲＥＦ}＝Ｖ_{Ｃ２＿ＲＥＦ}＝２２０Ｖ、変圧器１１５，１１６の変圧比を１、三相インバータの電力を２ｋＷとする。

【0087】

回路電線や変圧器などの誤差を模擬するために、インダクタ１１９，１２０にそれぞれ、０．１Ω、０．２Ωの回路等価抵抗を挿入する。この異なる抵抗により、図７に示すように、ＳＰＣＨにおける両インダクタ（インダクタ１０９，１１０）を流れる電流Ｉ_Ｌ１と電流Ｉ_Ｌ２とは異なる。また、図８に示すように、整流器１１７，１１８に接続された両インダクタ（インダクタ１１９，１２０）を流れる電流Ｉ_ＲＥＣ１と電流Ｉ_ＲＥＣ２とは異なる。電流Ｉ_Ｌ１と電流Ｉ_Ｌ２との電流差、および、電流Ｉ_ＲＥＣ１と電流Ｉ_ＲＥＣ２との電流差は、循環電流に相当するものである。

【0088】

図９は、本発明の第１の実施形態に係る制御部２００によるスイッチング素子１０１〜１０４のスイッチングの制御により得られる電流Ｉ_Ｌ１と電流Ｉ_Ｌ２とを示す図である。また、図１０は、制御部２００によるスイッチング素子１０１〜１０４のスイッチングの制御により得られる電流Ｉ_ＲＥＣ１と電流Ｉ_ＲＥＣ２とを示す図である。

【0089】

図９に示すように、本発明によれば、電流Ｉ_Ｌ１と電流Ｉ_Ｌ２とは等しくなっている。また、図１０に示すように、本発明によれば、電流Ｉ_ＲＥＣ１と電流Ｉ_ＲＥＣ２とは等しくなっている。したがって、循環電流が抑制されていることが分かる。なお、上述した第２から第４の実施形態を用いた場合にも、第１の実施形態と同様に、循環電流を抑制することができた。

【0090】

本発明を図面および実施形態に基づき説明してきたが、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。したがって、これらの変形または修正は本発明の範囲に含まれることに留意されたい。例えば、各ブロックなどに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数のブロックを１つに組み合わせたり、或いは分割したりすることが可能である。

【符号の説明】

【0091】

１０ 電源装置
２０ 直流電源
１０１〜１０４，１３１ａ〜１３１ｄ，１４１ａ〜１４１ｄ，１２２ａ〜１２２ｆ スイッチング素子
１０５，１０６ レグ
１０７，１１１，１１２，１２１ コンデンサ
１０８，１０９，１１０，１１９，１２０ インダクタ
１１３，１１４ 単相インバータ
１１５，１１６ 変圧器
１１７，１１８ 整流器
１１７ａ〜１１７ｄ，１１８ａ〜１１８ｄ ダイオード
１２２ 三相インバータ
２００，２００Ａ、２００Ｂ、２００Ｃ 制御部
２０１，２０１Ａ，２０１Ｃ，２０３，２０６，２０６Ｂ 減算器
２０２ 低域通過フィルタ
２０４，２０４Ｂ ＰＩ制御部
２０５，２０５Ｂ 加算器
２０７，２０８，２０７Ｂ，２０８Ｂ リミッタ
２０９ デューティー比計算部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】