特許 6691622 導波路装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】6691622

(24)【登録日】2020年4月14日

(45)【発行日】2020年4月28日

(54)【発明の名称】導波路装置

(51)【国際特許分類】

   H01P 5/08 20060101AFI20200421BHJP

【ＦＩ】

   H01P5/08 A

【請求項の数】9

【全頁数】18

(21)【出願番号】特願2019-75660(P2019-75660)

(22)【出願日】2019年4月11日

【審査請求日】2019年11月15日

【早期審査対象出願】

(73)【特許権者】

【識別番号】000005186

【氏名又は名称】株式会社フジクラ

(74)【代理人】

【識別番号】110000338

【氏名又は名称】特許業務法人ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ

(72)【発明者】

【氏名】上道 雄介

【審査官】 新田 亮

(56)【参考文献】

【文献】 特開２０１８−０２３０８８（ＪＰ，Ａ）

【文献】 特開２０１７−０６０１０４（ＪＰ，Ａ）

【文献】 米国特許第０６１５４１０６（ＵＳ，Ａ）

【文献】 HUANG et al.，A Shielded microstrip-to-Stripline Vertical Transition for Multilayer Printed Circuit Boad，2012 International Conference on Microwave and Milimeter Wave Technology，２０１２年，p.1-3

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｐ ５／０８

(57)【特許請求の範囲】

【請求項1】

誘電体製の基板と、
上記基板の両主面の各々にそれぞれが形成された第１導体層及び第２導体層と、
上記両主面間を貫通し、上記第１導体層及び上記第２導体層とは電気的に接続されていない主導体ポストと、
上記両主面間を貫通し、上記第１導体層及び上記第２導体層を短絡する１又は複数の副導体ポストであって、上記主導体ポストとともにＴＥＭモード又は準ＴＥＭモードを導波する副導体ポストと、を備えている、
ことを特徴とする導波路装置。

【請求項2】

上記副導体ポストの数は、複数である、
ことを特徴とする請求項１に記載の導波路装置。

【請求項3】

上記主導体ポストと、複数の上記副導体ポストの各々との間隔は、略等しい、
ことを特徴とする請求項２に記載の導波路装置。

【請求項4】

複数の上記副導体ポストは、上記主導体ポストを等方的に取り囲むように配置されている、
ことを特徴とする請求項２又は３に記載の導波路装置。

【請求項5】

上記基板の上記第１導体層の側に形成されたマイクロストリップ型又はコプレナー型の第１線路であって、一方の端部が上記主導体ポストに短絡されており、且つ、上記第１導体層とともにＴＥＭモード又は準ＴＥＭモードを導波する第１帯状導体を含む第１線路を更に備えている、
ことを特徴とする請求項１〜４の何れか１項に記載の導波路装置。

【請求項6】

１又は複数の上記副導体ポストは、平面視した場合に、上記第１帯状導体と重ならない領域に配置されている、
ことを特徴とする請求項５に記載の導波路装置。

【請求項7】

上記両主面間を貫通する柵状に配置された複数の導体ポストからなるポスト壁と、上記第１導体層の一部と、上記第２導体層の一部と、により取り囲まれた共振領域と、
上記基板の上記第１導体層の側に形成されたマイクロストリップ型又はコプレナー型の第２線路であって、一方の端部が上記共振領域に電磁気的に結合されており、且つ、上記第１導体層とともにＴＥＭモード又は準ＴＥＭモードを導波する第２帯状導体を含む第２線路と、
上記第１帯状導体の他方の端部、及び、上記第２帯状導体の他方の端部の各々に接続されたトランジスタと、を更に備えている、
ことを特徴とする請求項５又は６に記載の導波路装置。

【請求項8】

上記基板の上記第２導体層の側に形成されたマイクロストリップ型又はコプレナー型の第３線路であって、一方の端部が上記主導体ポストに短絡されており、且つ、上記第２導体層とともにＴＥＭモード又は準ＴＥＭモードを導波する第３帯状導体を含む第３線路を更に備えている、
ことを特徴とする請求項１〜７の何れか１項に記載の導波路装置。

【請求項9】

１又は複数の上記副導体ポストは、平面視した場合に、上記第３帯状導体と重ならない領域に配置されている、
ことを特徴とする請求項８に記載の導波路装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、誘電体製の基板の一方の主面側から他方の主面側へ電磁波を導波する導波路装置に関する。

【背景技術】

【0002】

センチメートル波帯及びミリメートル波帯に属する電磁波を扱う装置の一部には、誘電体製の基板の一方の主面側から他方の主面側へ電磁波を導波する導波路装置が用いられている。このような導波路装置を備えた装置としては、例えば、インターポーザや、発振器などが挙げられる。

【0003】

非特許文献１の図１には、多層誘電体基板の表層に設けられたマイクロストリップ線路（非特許文献の図１に記載のＭＳ）と、内層に設けられたストリップ線路（非特許文献の図１に記載のＳＬ）と、マイクロストリップ線路とストリップ線路とを接続するビア（非特許文献の図１に記載のSignal Via）と、マイクロストリップ線路とストリップ線路の共通のGND層となる導体層であって、マイクロストリップ及びストリップラインの各々と線路を形成し、且つ、ビアが貫通するための開口を有する導体層（非特許文献の図１に記載のGround Plane）と、ビアの周囲を囲むようにマイクロストリップ線路のGND層とストリップ線路のGND層を貫通する複数のブラインドビアとを備えた導波路装置が記載されている。

【先行技術文献】

【非特許文献】

【0004】

【非特許文献1】Qingchou Huang, et. al., "A shielded microstrip-to-stripline vertical transition for multilayer printed circuit board", 2012 International Conference on Microwave and Millimeter Wave Technology (ICMMT), 2012

【発明の概要】

【発明が解決しようとする課題】

【0005】

非特許文献１の図１に記載の導波路装置は、上述したように、多層誘電体基板の表層から内層へ電磁波を導波する導波路装置であるが、非特許文献１の図１において、厚さがＤ２で表された層と、厚さがＤ３で表された層とを用い、厚さがＤ１で表された層を省略することによって、基板の一方の主面側から他方の主面側へ電磁波を導波する導波路装置を構成することができる。

【0006】

しかしながら、非特許文献１の図１に記載の導波路装置から厚さがＤ１で表された層を省略することによって得られた導波路装置には、基板の一方の主面側から他方の主面側へ電磁波を導波する場合に生じ得る損失を抑制する余地があると本願の発明者は、考えた。

【0007】

本発明の目的は、基板の一方の主面側から他方の主面側へ電磁波を導波する導波路装置であって、生じ得る損失を従来よりも抑制することができる導波路装置を提供することである。

【課題を解決するための手段】

【0008】

上記の課題を解決するために、本発明の第１の態様に係る導波路装置は、誘電体製の基板と、上記基板の両主面の各々にそれぞれが形成された第１導体層及び第２導体層と、上記両主面間を貫通し、上記第１導体層及び上記第２導体層とは電気的に接続されていない主導体ポストと、上記両主面間を貫通し、上記第１導体層及び上記第２導体層を短絡する１又は複数の副導体ポストであって、上記主導体ポストとともにＴＥＭモード又は準ＴＥＭモードを導波する副導体ポストと、を備えている。

【0009】

上記の構成によれば、主導体ポストとともにＴＥＭモード又は準ＴＥＭモードを導波する副導体ポストを備えているため、副導体ポストを備えていない場合と比較して、基板の一方の主面側から他方の主面側へＴＥＭモード又は準ＴＥＭモードを導波する場合に生じ得る損失を抑制することができる。

【0010】

本発明の第２の態様に係る導波路装置は、上記第１の態様において、上記副導体ポストの数は、複数である、ことが好ましい。

【0011】

上記の構成によれば、副導体ポストの数が１本である場合と比較して、上記損失を更に抑制することができる。

【0012】

本発明の第３の態様に係る導波路装置は、上記第２の態様において、上記主導体ポストと、複数の上記副導体ポストの各々との間隔は、略等しい、ことが好ましい。

【0013】

上記の構成によれば、主導体ポストと、複数の上記副導体ポストの各々との間隔がそれぞれ異なっている場合と比較して、上記損失を確実に抑制することができる。

【0014】

本発明の第４の態様に係る導波路装置は、上記第２又は第３の態様において、複数の上記副導体ポストは、上記主導体ポストを等方的に取り囲むように配置されている、ことが好ましい。

【0015】

上記の構成によれば、主導体ポスト及び複数の副導体ポストにより形成される導波路装置の形状を、同軸状により近づけることができる。したがって、複数の副導体ポストの配置が等方的でない場合と比較して、上記損失を更に抑制することができる。

【0016】

本発明の第５の態様に係る導波路装置は、上記第１〜４の何れか一態様において、上記基板の上記第１導体層の側に形成されたマイクロストリップ型又はコプレナー型の第１線路であって、一方の端部が上記主導体ポストに短絡されており、且つ、上記第１導体層とともにＴＥＭモード又は準ＴＥＭモードを導波する第１帯状導体を含む第１線路を更に備えている、ことが好ましい。

【0017】

上記の構成によれば、マイクロストリップ型又はコプレナー型の第１線路を用いてＴＥＭモード又は準ＴＥＭモードを主導体ポストに結合させることができる。したがって、第１線路を主導体ポストに結合させる場合に生じ得る損失を抑制することができる。

【0018】

本発明の第６の態様に係る導波路装置は、上記第５の態様において、１又は複数の上記副導体ポストは、平面視した場合に、上記第１帯状導体と重ならない領域に配置されている、ことが好ましい。

【0019】

上記の構成によれば、第１帯状導体の伝送損失又は反射損失を低減することができる。

【0020】

本発明の第７の態様に係る導波路装置は、上記第５又は第６の態様において、上記両主面間を貫通する柵状に配置された複数の導体ポストからなるポスト壁と、上記第１導体層の一部と、上記第２導体層の一部と、により取り囲まれた共振領域と、上記基板の上記第１導体層の側に形成されたマイクロストリップ型又はコプレナー型の第２線路であって、一方の端部が上記共振領域に電磁気的に結合されており、且つ、上記第１導体層とともにＴＥＭモード又は準ＴＥＭモードを導波する第２帯状導体を含む第２線路と、上記第１帯状導体の他方の端部、及び、上記第２帯状導体の他方の端部の各々に接続されたトランジスタと、を更に備えている、ことが好ましい。

【0021】

上記の構成の用に構成された導波路装置は、いわゆる発振器として好適に利用可能である。

【0022】

本発明の第８の態様に係る導波路装置は、上記第１〜７の何れか一態様において、上記基板の上記第２導体層の側に形成されたマイクロストリップ型又はコプレナー型の第３線路であって、一方の端部が上記主導体ポストに短絡されており、且つ、上記第２導体層とともにＴＥＭモード又は準ＴＥＭモードを導波する第３帯状導体を含む第３線路を更に備えている、ことが好ましい。

【0023】

上記の構成によれば、マイクロストリップ型又はコプレナー型の第３線路を用いてＴＥＭモード又は準ＴＥＭモードを主導体ポストに結合させることができる。したがって、第３線路を主導体ポストに結合させる場合に生じ得る損失を抑制することができる。

【0024】

本発明の第９の態様に係る導波路装置は、上記第８の態様において、１又は複数の上記副導体ポストは、平面視した場合に、上記第３帯状導体と重ならない領域に配置されている、ことが好ましい。

【0025】

上記の構成によれば、第３帯状導体の伝送損失又は反射損失を低減することができる。

【発明の効果】

【0026】

本発明の一態様に係る導波路装置よれば、基板の一方の主面側から他方の主面側へ電磁波を導波する場合に生じ得る損失を抑制することができる。

【図面の簡単な説明】

【0027】

【図1】（ａ）は、本発明の第１の実施形態に係る導波路装置の上面図であり、（ｂ）は、上記導波路装置の断面図であり、（ｃ）は、上記導波路装置の下面図である。

【図2】（ａ）〜（ｄ）は、図１に示した導波路装置の第１〜第４の変形例の上面図である。

【図3】（ａ）は、本発明の第２の実施形態に係る導波路装置の断面図であり、（ｂ）は、上記導波路装置の下面図である。

【図4】（ａ）は、本発明の第３の実施形態に係る発振器の上面図であり、（ｂ）は、上記発振器の断面図であり、（ｃ）は、上記発振器の下面図である。

【図5】（ａ）及び（ｂ）は、本発明の一実施形態に係る導波路装置の第１及び第２の実施例のＳパラメータの周波数依存性を示すグラフであり、（ｃ）は、図１に示した導波路装置の比較例のＳパラメータを示すグラフである。

【図6】図１に示した導波路装置の第３の実施例のＳパラメータを示すグラフである。

【発明を実施するための形態】

【0028】

〔第１の実施形態〕
本発明の第１の実施形態に係る導波路装置１０について、図１を参照して説明する。図１の（ａ）は、導波路装置１０の上面図であり、図１の（ｂ）は、図１の（ａ）及び（ｃ）に示したＡ−Ａ’直線に沿った断面における導波路装置１０の断面図であり、図１の（ｃ）は、導波路装置１０の下面図である。

【0029】

（導波路装置１０）
図１に示すように、導波路装置１０は、基板１１と、導体層１２Ａと、導体層１２Ｂと、誘電体層１３Ａと、誘電体層１３Ｂと、帯状導体１４Ａと、帯状導体１４Ｂと、導体パッド１５Ａと、導体パッド１５Ｂと、ビア群１６Ａと、ビア群１６Ｂと、導体パッド１７Ａと、導体パッド１７Ｂと、ビア群１８Ａと、ビア群１８Ｂと、主導体ポストＭＰと、副導体ポストＳＰ１〜ＳＰ７と、を備えている。

【0030】

（基板１１）
基板１１は、誘電体製（本実施形態においては石英製）の基板である。以下において、基板１１の表面のうち表面積が大きな平面領域を主面と称する。したがって、基板１１は、図１に示した座標系におけるｚ軸正方向側の主面（以下においておもて面とも称する）と、図１に示した座標系におけるｚ軸負方向側の主面（以下においてうら面とも称する）と、を有する。おもて面及びうら面は、特許請求の範囲に記載の両主面の一態様である。

【0031】

基板１１の一部領域には、おもて面とうら面とを貫通する貫通孔（図１において、後述する主導体ポストＭＰが形成されている貫通孔）と、おもて面とうら面とを貫通する７つの貫通孔（図１において、後述する副導体ポストＳＰ１〜ＳＰ７が形成されている貫通孔）からなる貫通孔群と、が形成されている。

【0032】

（導体層１２Ａ，１２Ｂ）
導体層１２Ａは、基板１１のおもて面に形成された導体膜により構成されている。本実施形態において、導体層１２Ａは、銅製である。導体層１２Ａの一部の領域であって、平面視した場合に、基板１１に形成された主導体ポストＭＰが形成されている貫通孔を包含する領域は、円形状に導体膜が除去されている。その結果、導体層１２Ａの該領域には、円形状の開口１２Ａ１が形成されている（図１の（ａ），（ｂ）参照）。導体層１２Ａは、特許請求の範囲に記載の第１導体層の一態様である。

【0033】

導体層１２Ｂは、基板１１のうら面に形成された導体膜により構成されている。本実施形態において、導体層１２Ｂは、銅製である。導体層１２Ｂの一部の領域であって、平面視した場合に、基板１１に形成された主導体ポストＭＰが形成されている貫通孔を包含する領域は、円形状に導体膜が除去されている。その結果、導体層１２Ａの該領域には、円形状の開口１２Ｂ１が形成されている（図１の（ｂ），（ｃ）参照）。本実施形態においては、開口１２Ｂ１は、平面視した場合に開口１２Ａ１と重なるように形成されている。導体層１２Ｂは、特許請求の範囲に記載の第２導体層の一態様である。

【0034】

（主導体ポストＭＰ）
主導体ポストＭＰは、導体製（本実施形態においては銅製）の筒状部材であり、基板１１の上述した貫通孔の内壁に銅製の導体膜を形成することによって得られる（図１の（ｂ）参照）。主導体ポストＭＰは、導体層１２Ａ及び導体層１２Ｂの各々とは電気的に接続されていない。

【0035】

（副導体ポストＳＰ１〜ＳＰ７）
副導体ポストＳＰ１〜ＳＰ７は、導体製（本実施形態においては銅製）の筒状部材であり、主導体ポストＭＰと同様に、基板１１の上述した貫通孔群を構成する貫通孔の各々の内壁に銅製の導体膜を形成することによって得られる。副導体ポストＳＰ１〜ＳＰ７の各々は、導体層１２Ａ及び導体層１２Ｂを短絡する。

【0036】

本実施形態では、７本の副導体ポストＳＰ１〜ＳＰ７を採用している。しかし、副導体ポストの数は、限定されるものではなく、１本でもよいし、任意の複数の本数でもよい。

【0037】

副導体ポストＳＰ１〜ＳＰ７は、主導体ポストＭＰとともに、電磁波を導波する疑似同軸状の導波路を構成する。そのため、主導体ポストＭＰと、副導体ポストＳＰ１〜ＳＰ７と、を備えた導波路は、ＴＥＭモード又は準ＴＥＭモードを低損失な状態で導波することができる。

【0038】

導体層１２Ａを平面視した場合に、副導体ポストＳＰ１〜ＳＰ７の各々の中心軸は、主導体ポストＭＰの中心軸の位置を中心とした半径Ｒ１の円の円周上に配置されている。したがって、主導体ポストＭＰと、副導体ポストＳＰ１〜ＳＰ７の各々との間隔は、等しくなるように設計されている。設計時の誤差などに起因して、主導体ポストＭＰと、副導体ポストＳＰ１〜ＳＰ７の各々との間隔がばらつくことも想定されるが、この間隔は、等しいことが好ましい。なお、それぞれの間隔が等しくなるように設計したうえで、設計時の誤差などに起因してそれぞれの間隔がばらついている状態は、それぞれの間隔が略等しい状態だと見做せる。

【0039】

また、本実施形態では、副導体ポストＳＰ１〜ＳＰ７の各々の中心軸は、主導体ポストＭＰの中心軸の位置を中心とした半径Ｒ１の円の円周を時計に見立てた場合に、１０時半、０時、１時半、３時、４時半、６時、及び７時半に指し示す短針の位置に配置されている。すなわち、導体層１２Ａを平面視した場合に、副導体ポストＳＰ１〜ＳＰ７の各々の中心軸は、上記円周を８等分した位置のうち、後述する帯状導体１４Ａ及び帯状導体１４Ｂに重なる位置（９時に指し示す短針の位置）を除いて等方的に配置されている。

【0040】

このように、導体層１２Ａを平面視した場合に、副導体ポストＳＰ１〜ＳＰ７の各々は、後述する帯状導体１４Ａ及び帯状導体１４Ｂと重ならない領域に配置されていることが好ましい。導体層１２Ａを平面視した場合に、副導体ポストＳＰ１〜ＳＰ７の何れかが、例えば帯状導体１４Ａと重なる領域に配置されている場合、帯状導体１４Ａに対してグランド層として機能する導体層１２Ａが均質でないことに起因して伝送損失が増加するためである。

【0041】

（誘電体層１３Ａ，１３Ｂ）
誘電体層１３Ａは、導体層１２Ａの基板１１とは逆側の表面に形成された誘電体膜により構成されている。本実施形態において、誘電体層１３Ａは、ポリイミド樹脂製である。誘電体層１３Ａの一部領域であって、平面視した場合に、基板１１に形成された貫通孔（主導体ポストＭＰが形成されている貫通孔）を包含する領域には、円形の開口が形成されている。

【0042】

誘電体層１３Ｂは、導体層１２Ｂの基板１１とは逆側の表面に形成された誘電体膜により構成されている。本実施形態において、誘電体層１３Ｂは、ポリイミド樹脂製である。誘電体層１３Ｂの一部領域であって、平面視した場合に、基板１１に形成された貫通孔（主導体ポストＭＰが形成されている貫通孔）を包含する領域には、円形の開口が形成されている。

【0043】

（おもて面側のマイクロストリップ型の線路）
帯状導体１４Ａは、誘電体層１３Ａの導体層１２Ａとは逆側の表面に形成された導体膜により構成されている。帯状導体１４Ａは、特許請求の範囲に記載された第１帯状導体の一態様である。本実施形態において、帯状導体１４Ａは、銅製である。本実施形態では、帯状導体１４Ａを、主部１４Ａ１と、導体パッド１４Ａ２と、導体パッド１４Ａ３との３つの部分に分けて、その形状を説明する（図１の（ａ）参照）。

【0044】

主部１４Ａ１は、図１に図示した座標系におけるｙ軸方向に長辺が沿って配置された長方形状である。

【0045】

本実施形態において、帯状導体１４Ａの一方の端部を構成する導体パッド１４Ａ２は、半径が主部１４Ａ１の短辺の長さを上回るように構成された円形状である。導体パッド１４Ａ２は、平面視した場合に、上述の誘電体層１３Ａに形成された開口を包含する領域に配置されている（図１の（ａ），（ｂ）参照）。

【0046】

本実施形態において、帯状導体１４Ａの他方の端部を構成する導体パッド１４Ａ３は、辺の長さが主部１４Ａ１の短辺の長さを上回るように構成された正方形状である。

【0047】

導体パッド１５Ａ及び導体パッド１７Ａの各々は、誘電体層１３Ａの導体層１２Ａとは逆側の表面に形成された導体膜により構成されている。導体パッド１５Ａ及び導体パッド１７Ａの各々は、導体パッド１４Ａ３の辺よりも各辺が長い長方形状である。導体パッド１５Ａ及び導体パッド１７Ａの各々は、導体パッド１４Ａ３を挟み込むように配置されている。導体パッド１５Ａは、図１に図示した座標系におけるｘ軸正方向側に配置されており、導体パッド１７Ａは、図１に図示した座標系におけるｘ軸負方向側に配置されている。

【0048】

ビア群１６Ａは、誘電体層１３Ａを貫通するように形成された複数の貫通ビアからなる。ビア群１６Ａは、平面視した場合に導体パッド１５Ａに包含される領域に配置され、導体層１２Ａと導体パッド１５Ａとを短絡する。

【0049】

ビア群１８Ａは、ビア群１６Ａと同様に構成されており、平面視した場合に導体パッド１７Ａに包含される領域に配置され、導体層１２Ａと導体パッド１７Ａとを短絡する。

【0050】

以上のように配置された導体パッド１５Ａ、導体パッド１４Ａ３、及び導体パッド１７Ａは、グランド−シグナル−グランド（Ｇ−Ｓ−Ｇ）配置の接続端子として好適に利用可能である。この接続端子には、トランジスタなどを容易に接続可能である。

【0051】

以上のように構成された帯状導体１４Ａと、導体層１２Ａとは、基板１１のおもて面側（図１に図示した座標系におけるｚ軸正方向側）に形成されたマイクロストリップ型の線路を構成する。このマイクロストリップ型の線路は、特許請求の範囲に記載の第１線路の一態様であり、ＴＥＭモード又は準ＴＥＭモードを低損失な状態で導波することができる。

【0052】

（うら面側のマイクロストリップ型の線路）
帯状導体１４Ｂは、誘電体層１３Ｂの導体層１２Ｂとは逆側の表面に形成された導体膜により構成されている。帯状導体１４Ｂは、特許請求の範囲に記載された第３帯状導体の一態様である。誘電体層１３Ａの表面ではなく誘電体層１３Ｂの表面に形成されている点を除いて、帯状導体１４Ｂは、帯状導体１４Ａと同じ構成を有する（図１の（ｃ）参照）。具体的には、帯状導体１４Ｂの主部１４Ｂ１、導体パッド１４Ｂ２、及び導体パッド１４Ｂ３の各々は、それぞれ、主部１４Ａ１、導体パッド１４Ａ２、及び導体パッド１４Ａ３に対応する。

【0053】

同様に、誘電体層１３Ａの表面ではなく誘電体層１３Ｂの表面に形成されている点を除いて、（１）導体パッド１５Ｂ及び導体パッド１７Ｂの各々は、それぞれ、導体パッド１５Ａ及び導体パッド１７Ａと同じ構成を有し、（２）ビア群１６Ｂ及びビア群１８Ｂの各々は、それぞれ、ビア群１６Ａ及びビア群１８Ａと同じ構成を有する。

【0054】

したがって、本実施形態では、帯状導体１４Ｂ、導体パッド１５Ｂ、ビア群１６Ｂ、導体パッド１７Ｂ、及びビア群１８Ｂの詳しい説明を省略する。

【0055】

以上のように構成された帯状導体１４Ｂと、導体層１２Ｂとは、基板１１のうら面側（図１に図示した座標系におけるｚ軸負方向側）に形成されたマイクロストリップ型の線路を構成する。このマイクロストリップ型の線路は、特許請求の範囲に記載の第３線路の一態様であり、ＴＥＭモード又は準ＴＥＭモードを低損失な状態で導波することができる。

【0056】

（おもて面側及びうら面側の線路同士の接続）
本実施形態においては、平面視した場合に開口１２Ａ１に包含される領域に形成された空芯円筒状の導体であって、帯状導体１４Ａと主導体ポストＭＰとを短絡する導体が形成されている（図１の（ｂ）参照）。図１の（ｂ）において、この空芯円筒状の導体には、符号を付していない。

【0057】

同様に、平面視した場合に開口１２Ｂ１に包含される領域に形成された空芯円筒状の導体であって、帯状導体１４Ｂと主導体ポストＭＰとを短絡する導体が形成されている。したがって、帯状導体１４Ａと、帯状導体１４Ｂとは、短絡されている。

【0058】

そのうえで、導体層１２Ａと導体層１２Ｂとは、副導体ポストＳＰ１〜ＳＰ７により短絡されている。したがって、おもて面側に形成されたマイクロストリップ型の線路と、うら面側に形成されたマイクロストリップ型の線路とは、互いに接続されている。

【0059】

上述したように、主導体ポストＭＰと副導体ポストＳＰ１〜ＳＰ７とを含む線路、おもて面側のマイクロストリップ型の線路、及びうら面側のマイクロストリップ型の線路は、何れも、ＴＥＭモード又は準ＴＥＭモードを低損失な状態で導波することができる。したがって、導波路装置１０は、基板１１のおもて面側からうら面側へ、又は、基板１１のうら面側からおもて面側へ電磁波を導波する場合に生じ得る損失を抑制することができる。

【0060】

（おもて面側及びうら面側の線路の変形例）
本実施形態では、基板１１のおもて面側及びうら面側の線路の各々として、マイクロストリップ型の線路を採用している。しかし、これらの線路は、マイクロストリップ型の線路に限定されるものではなく、例えば、コプレナー型の線路であってもよいし、同軸状あるいは疑似同軸状の線路であってもよい。これらの線路は、主導体ポストＭＰと副導体ポストＳＰ１〜ＳＰ７とを含む線路と同様に、ＴＥＭモード又は準ＴＥＭモードを低損失な状態で導波することができる線路であることが好ましい。

【0061】

また、基板１１のおもて面側の線路の態様と、うら面側の線路の態様とは、同じであってもよいし、異なっていてもよい。

【0062】

〔第１〜第４の変形例〕
導波路装置１０の第１〜第４の変形例について、図２の（ａ）〜（ｄ）を参照して説明する。図２の（ａ）〜（ｄ）の各々は、それぞれ、導波路装置１０の第１〜第４の変形例の上面図である。

【0063】

第１の変形例の導波路装置１０は、１本の副導体ポストＳＰ１を備えている（図２の（ａ）参照）。１本であっても、主導体ポストＭＰと並走するように副導体ポストＳＰ１が配置されていることによって、主導体ポストＭＰと副導体ポストＳＰ１とを備えた線路は、副導体ポストＳＰ１が配置されていない場合と比較して、ＴＥＭモード又は準ＴＥＭモードを低損失な状態で導波することができる。

【0064】

第２の変形例の導波路装置１０は、２本の副導体ポストＳＰ１，ＳＰ２を備えている（図２の（ｂ）参照）。

【0065】

第３の変形例の導波路装置１０は、６本の副導体ポストＳＰ１〜ＳＰ６を備えている（図２の（ｃ）参照）。

【0066】

第４の変形例の導波路装置１０は、８本の副導体ポストＳＰ１〜ＳＰ８を備えている（図２の（ｄ）参照）。

【0067】

以下において、副導体ポストの本数を特に区別する必要がない場合には、副導体ポストＳＰｉ（ｉは、任意の正の整数）と記載する。

【0068】

副導体ポストＳＰｉの本数を多くすれば多くするほど、主導体ポストＭＰと副導体ポストＳＰｉとを備えた線路の擬似的な同軸性は、高まっていく。その一方で、副導体ポストＳＰｉの本数を多くすれば多くするほど、主導体ポストＭＰを含む領域における基板１１の強度は低下する。これらのメリット及びデメリットを考慮して、副導体ポストＳＰｉの本数は、適宜設計することができる。

【0069】

また、第２〜第４の変形例の導波路装置１０において、各副導体ポストＳＰｉは、主導体ポストＭＰを等方的に取り囲むように配置されている。別の表現を使えば、第２〜第４の変形例の導波路装置１０において、各副導体ポストＳＰｉの配置されているパターンは、ｎ回の回転対称性を有する。ここで、ｎは、任意の正の整数から選択可能であり、第２の変形例の導波路装置１０ではｎ＝２であり、第３の変形例の導波路装置１０ではｎ＝６であり、第４の変形例の導波路装置１０ではｎ＝８である。

【0070】

これらのように、導波路装置１０において、各副導体ポストＳＰｉは、主導体ポストＭＰを等方的に取り囲むように配置されていることが好ましい。

【0071】

〔第２の実施形態〕
本発明の第２の実施形態に係る導波路装置１０Ａについて、図３を参照して説明する。図３の（ａ）は、図３の（ｂ）に示したＡ−Ａ’直線に沿った断面における導波路装置１０Ａの断面図であり、図３の（ｂ）は、導波路装置１０Ａの下面図である。

【0072】

導波路装置１０Ａと、図１に示した導波路装置１０とを比較した場合、導波路装置１０Ａは、導波路装置１０から基板１１のうら面側のマイクロストリップ型の線路を省略したうえで、基板１１のうら面側に、同軸形状の接続ポートを追加することによって得られる。この接続ポートには、同軸型の線路を接続することもできるし、図４を参照して説明するように、回路基板５０が備えている線路（基板５１のおもて面に形成されたグランド層５２と信号ライン５３とにより構成された線路）を接続することもできる。本実施形態では、接続ポートと、同軸線路を接続するための接続部材とについて説明する。なお、同軸線路とは、該線路の中心部分に配置された中心導体と、中心導体の外側を取り囲む同軸状の絶縁層と、絶縁層の外側を取り囲む同軸状の外側導体とを備えた線路を指す。

【0073】

なお、導波路装置１０Ａを構成する部材のうち、導波路装置１０を構成する部材と同じ部材には、同じ符号を付記し、その説明を繰り返さない。

【0074】

導波路装置１０Ａにおいて、導体層１２Ｂの一部の領域であって、平面視した場合に、基板１１に形成された主導体ポストＭＰが形成されている貫通孔を取り囲む領域は、環状に導体膜が除去されている。その結果、導波路装置１０Ａの導体層１２Ｂには、上記貫通孔を取り囲む円形の開口１２Ｂ１が形成されており、且つ、開口１２Ｂ１の内側には、開口１２Ｂ１の縁と離間した円環状の導体パッド１２Ｂ２が形成されている。図３の（ａ）に示すように、導体パッド１２Ｂ２は、主導体ポストＭＰと短絡されている。

【0075】

導体パッド１２Ｂ２には、同軸線路の中心導体を接続可能であり、導体層１２Ｂの一部の領域であって、開口１２Ｂ１の外側の領域には、同軸線路の外側導体を接続可能である。したがって、導体パッド１２Ｂ２と、導体層１２Ｂにおける開口１２Ｂ１の外側の領域とは、同軸線路を接続するための接続ポートを構成する。

【0076】

同軸線路と、接続ポートとを接続するための接続部材としては、例えば、図３の（ａ）及び（ｂ）に示すように、半田ボールＳＢと、半田製の導体リングＣＲとを好適に利用可能である。

【0077】

半田ボールＳＢは、樹脂製の球状部材により構成されたコアと、コアの表面を覆う半田層と、により構成されている。半田ボールＳＢを用いて中心導体と、導体パッド１２Ｂ２と、を接続することによって、接続時に半田が主導体ポストＭＰの内側に流れてしまうことを防ぐことができ、両者を確実に接続することができる。

【0078】

導波路装置１０Ａは、同軸線路を接続ポートに接続した場合に、基板１１のおもて面側に配置されたマイクロストリップ型の線路と、基板１１のうら面側に配置された同軸線路との間で電磁波を導波する場合に生じ得る損失を抑制することができる。

【0079】

なお、本実施形態において、導波路装置１０Ａは、導波路装置１０に対して副導体ポストＳＰ８を、上述した９時の位置に追加している。上述したように、導体層１２Ａを平面視した場合に、帯状導体１４Ａは、副導体ポストＳＰｉと重ならない位置に配置されていることが好ましい。しかし、本発明の一態様において、このように、複数の副導体ポストの１本である副導体ポストＳＰ８は、導体層１２Ａを平面視した場合に、帯状導体１４Ａと重なる位置に形成されていてもよい。帯状導体１４Ａは、誘電体層１３Ａにより支持されているため、副導体ポストＳＰ８の開口と重なった場合であっても、その形状を保つことができる。

【0080】

〔第３の実施形態〕
本発明の第３の実施形態に係る発振器１について、図４を参照して説明する。図４の（ａ）は、発振器１の上面図であり、図４の（ｂ）は、図４の（ａ）及び（ｃ）に示したＡ−Ａ’直線に沿った断面における発振器１の断面図であり、図４の（ｃ）は、発振器１の下面図である。

【0081】

図４の（ａ）〜（ｃ）に示すように、発振器１は、導波路装置１０Ａと、導波路装置２０と、トランジスタ３０と、複数の半田ボールとを備えている。

【0082】

（導波路装置１０Ａ）
本実施形態の導波路装置１０Ａは、図３に示した導波路装置１０Ａと同様の構成を有し、且つ、基板１１の長辺の長さを延長したものである。導体層１２Ａ及び誘電体層１３Ａの各々は、基板１１のおもて面側に積層されており、導体層１２Ｂは、基板１１のうら面に形成されている。したがって、本実施形態に係る導波路装置１０Ａにおいて、導体層１２Ａ、誘電体層１３Ａ、及び導体層１２Ｂの各々も、図３に示した導波路装置１０Ａと比較して長辺の長さが延長されている。

【0083】

これらの構成を除いた場合、本実施形態の導波路装置１０Ａは、図３に示した導波路装置１０Ａと同じ構成を有する。そのため、本実施形態では、導波路装置１０Ａの詳細な説明を省略する。

【0084】

（導波路装置２０）
図４の（ｂ）に示すように、導波路装置２０は、導波路装置１０Ａと、基板１１、導体層１２Ａ、誘電体層１３Ａ、及び導体層１２Ｂを共有している。別の言い方をすると、導波路装置２０は、基板１１の一部の領域であって、導波路装置１０Ａが形成されている領域とは異なる領域に形成されている。

【0085】

導波路装置２０は、基板１１と、導体層１２Ａと、誘電体層１３Ａと、導体層１２Ｂと、導体ポスト群ＣＰＧと、帯状導体２４Ａと、を備えている。帯状導体２４Ａは、特許請求の範囲に記載の第２帯状導体の一態様である。

【0086】

基板１１、導体層１２Ａ、誘電体層１３Ａ、及び導体層１２Ｂは、上述したように導波路装置１０Ａと共有している構成なので、その説明を省略する。

【0087】

＜共振領域２９＞
導体ポスト群ＣＰＧは、２０本の導体ポストＣＰ１〜ＣＰ２０により構成されている。以下において、導体ポストＣＰ１〜ＣＰ２０の各々を特に区別する必要がない場合には、導体ポストＣＰｊ（ｊは、任意の正の整数）と記載する。

【0088】

導体ポストＣＰｊは、導波路装置１０Ａの主導体ポストＭＰ及び副導体ポストＳＰｉと同様に、基板１１に貫通孔を形成し、その貫通孔の内壁に銅製の導体膜を形成することによって得られる。したがって、導体ポスト群ＣＰＧについては、各導体ポストＣＰｊの配置パターンについてのみ説明する。

【0089】

誘電体層１３Ａを平面視した場合、各導体ポストＣＰｊは、各々の中心軸を結んだ線の形状が四角形状（本実施形態においては正方形状）となるように配置されている（図４の（ａ）及び（ｃ）参照）。４本の導体ポストＣＰ１，ＣＰ６，ＣＰ１１，ＣＰ１６の各々は、それぞれの中心軸が正方形の４つの角を形成するように配置されている。導体ポストＣＰ２〜ＣＰ５の各々は、導体ポストＣＰ１の中心と、導体ポストＣＰ６の中心とを結ぶ直線上に、等間隔となるように配置されている。導体ポストＣＰ７〜ＣＰ１０の各々は、導体ポストＣＰ６の中心と、導体ポストＣＰ１１の中心とを結ぶ直線上に、等間隔となるように配置されている。導体ポストＣＰ１２〜ＣＰ１５の各々は、導体ポストＣＰ１１の中心と、導体ポストＣＰ１６の中心とを結ぶ直線上に、等間隔となるように配置されている。導体ポストＣＰ１７〜ＣＰ２０の各々は、導体ポストＣＰ１６の中心と、導体ポストＣＰ１の中心とを結ぶ直線上に、等間隔となるように配置されている。

【0090】

なお、図４の（ａ）及び（ｃ）には、各導体ポストＣＰｊのうち導体ポストＣＰ１，ＣＰ６，ＣＰ１１，ＣＰ１６についてのみ符号を付している。

【0091】

このように柵状に配置された導体ポストＣＰ１〜ＣＰ２０により構成されている導体ポスト群ＣＰＧは、電磁波を反射するポスト壁として機能する。導体ポストＣＰｊと導体ポストＣＰｊ＋１との間隔は、所望の帯域（後述するように共振周波数を含む予め定められた帯域）の電磁波を反射するように適宜設計すればよい。

【0092】

導体ポスト群ＣＰＧと、導体層１２Ａと、導体層１２Ｂとにより取り囲まれた領域は、共振領域２９を形成する。

【0093】

共振領域２９は、その形状及びサイズに応じた共振周波数を有する。発振器１は、後述するトランジスタ３０と共振領域２９とを備えていることによって、上記予め定められた帯域の電磁波を生成する（発振する）ことができる。

【0094】

（おもて面側のマイクロストリップ型の線路）
帯状導体２４Ａは、誘電体層１３Ａに形成された導体膜により構成されている。帯状導体２４Ａは、特許請求の範囲に記載された第２帯状導体の一態様である。誘電体層１３Ａの異なる領域に形成されている点を除いて、帯状導体２４Ａは、帯状導体１４Ａと同じ構成を有する（図４の（ａ）参照）。具体的には、帯状導体２４Ａの主部２４Ａ１、導体パッド２４Ａ２、及び導体パッド２４Ａ３の各々は、それぞれ、帯状導体１４Ａの主部１４Ａ１、導体パッド１４Ａ２、及び導体パッド１４Ａ３に対応する。

【0095】

同様に、誘電体層１３Ａの異なる領域に形成されている点を除いて、導体パッド２５Ａ及び導体パッド２７Ａの各々は、それぞれ、導体パッド１５Ａ及び導体パッド１７Ａと同じ構成を有している。また、図４の（ａ）では図示を省略しているが、導体パッド２５Ａ及び導体パッド２７Ａの各々の下層には、それぞれ、ビア群１６Ａ及びビア群１８Ａと同様に構成されたビア群が形成されている。

【0096】

したがって、本実施形態では、帯状導体２４Ａ、導体パッド２５Ａ、導体パッド２７Ａ、及び上記ビア群の詳しい説明を省略する。

【0097】

以上のように構成された帯状導体２４Ａと、導体層１２Ａとは、基板１１のおもて面側（図４に図示した座標系におけるｚ軸正方向側）に形成されたマイクロストリップ型の線路を構成する。このマイクロストリップ型の線路は、特許請求の範囲に記載の第２線路の一態様であり、ＴＥＭモード又は準ＴＥＭモードを導波することができる。

【0098】

なお、本実施形態では、導波路装置２０の線路として、マイクロストリップ型の線路を採用している。しかし、導波路装置２０の線路は、マイクロストリップ型の線路に限定されるものではなく、例えば、コプレナー型の線路であってもよい。

【0099】

（ブラインドビアＢＢ）
導体層１２Ａのうち、平面視した場合に、共振領域２９の中央を含む領域には、円形状の開口１２Ａ２が形成されている。ここで、共振領域２９の中央とは、上述した正方形状の２本の対角線の交点（導体ポストＣＰ１の中心と導体ポストＣＰ１１の中心とを結ぶ直線と、導体ポストＣＰ６の中心と導体ポストＣＰ１６の中心とを結ぶ直線と、の交点）である。

【0100】

平面視した場合に開口１２Ａ２に包含され、且つ平面視した場合に共振領域２９の中央を含む領域には、基板１１のおもて面側から共振領域２９の内部に向かって形成されたブラインドビアＢＢが配置されている。ブラインドビアＢＢは、基板１１のおもて面側から基板１１の内部に向かって非貫通孔を形成したうえで、この非貫通孔の内壁に銅製の導体膜を形成することによって得られる。本実施形態では銅製の導体膜としたがそれに限らない。

【0101】

平面視した場合に開口１２Ａ２に包含される領域に形成された空芯円筒状の導体であって、帯状導体２４ＡとブラインドビアＢＢとを短絡する導体が形成されている。図４の（ｂ）において、この導体には、符号を付していない。なお、この導体の形状は、空芯円筒状に限定されるものではなく、適宜定めることができる。

【0102】

帯状導体２４ＡとブラインドビアＢＢとは、上述の空芯円筒状の導体により短絡されている。

【0103】

（トランジスタ３０）
トランジスタ３０は、増幅器としての機能を有し、共振領域２９の共振周波数を含む予め定められた帯域の電磁波を増幅し、外部へ出力する。

【0104】

トランジスタ３０は、入力ポートと、出力ポートとを備えている。入力ポートの信号ラインは、帯状導体２４Ａの他方の端部である導体パッド２４Ａ３に半田ボールを用いて接続されており、入力ポートのグランドラインは、導体パッド２５Ａ及び導体パッド２７Ａに半田ボールを用いて接続されている。出力ポートの信号ラインは、帯状導体１４Ａの他方の端部である導体パッド１４Ａ３に半田ボールを用いて接続されており、出力ポートのグランドラインは、導体パッド１５Ａ及び導体パッド１７Ａに半田ボールを用いて接続されている。なお、本実施形態では、半田ボールを用いて、導体パッド２４Ａ３とトランジスタ３０とを接続し、且つ、導体パッド１４Ａ３とトランジスタ３０とを接続している。しかし、導体パッド２４Ａ３とトランジスタ３０との接続、及び、導体パッド１４Ａ３とトランジスタ３０との接続には、半田ボールの代わりに半田を用いてもよい。

【0105】

（回路基板５０）
発振器１は、トランジスタ３０が出力した電磁波を、基板１１のおもて面側からうら面側へ、低損失な状態で導波することができる。したがって、基板１１とは異なる基板（例えば図４の（ｂ）に図示した回路基板５０）の表面に発振器１を接続するだけで、トランジスタ３０が出力した電磁波を回路基板５０に供給することができる。

【0106】

回路基板５０は、例えば樹脂製の基板５１と、基板５１のおもて面に形成されたグランド層５２と、基板５１のおもて面のうちグランド層５２とは異なる領域に形成された信号ライン５３とを備えている。基板５１は、いわゆるプリント基板と呼ばれる基板である。

【0107】

導波路装置１０Ａの導体層１２Ｂは、半田ボールを用いてグランド層５２と接続されており、導波路装置１０Ａの導体パッド１２Ｂ２は、半田ボールを用いて信号ライン５３と接続されている。本実施形態では、半田ボールを用いて、導体層１２Ｂとグランド層５２とを接続している。しかし、導体層１２Ｂとグランド層５２との接続には、半田ボールの代わりに半田を用いてもよい。なお、導体パッド１２Ｂ２と信号ライン５３とを半田により接続した場合、主導体ポストＭＰの内部に半田が流れ込んでしまう。そのため、導体パッド１２Ｂ２と信号ライン５３とは、半田ボールにより接続されていることが好ましい。

【0108】

このように、発振器１は、導波路装置１０Ａを回路基板５０に接続することによって、トランジスタ３０が出力した電磁波を、低損失な状態で、且つ、容易に回路基板５０に供給することができる。

【0109】

〔第１〜第３の実施例〕
本発明の一実施形態に係る導波路装置１０の第１〜第２の実施例のＳパラメータの周波数依存性を図５に示し、第３の実施例のＳパラメータの周波数依存性を図６に示す。

【0110】

図５の（ａ）は、第１の実施例のＳパラメータＳ（１，１）及びＳ（２，１）の周波数依存性を示すグラフであり、図５の（ｂ）は、第２の実施例のＳパラメータＳ（１，１）及びＳ（２，１）の周波数依存性を示すグラフである。また、図５の（ｃ）は、導波路装置１０の比較例のＳパラメータＳ（１，１）及びＳパラメータＳ（２，１）の周波数依存性を示すグラフである。図６は、第３の実施例のＳパラメータＳ（１，１）及びＳ（２，１）の周波数依存性を示すグラフである。

【0111】

第１の実施例は、図１に示した導波路装置１０の構成を有し、２０ＧＨｚ以上４０ＧＨｚ以下の帯域を動作帯域として設計したものである。すなわち、第１の実施例は、７本の副導体ポストＳＰｉを備えている。そのうえで、基板１１の厚さとして５２０μｍを採用し、半径Ｒ１として３００μｍを採用した。

【0112】

第２の実施例は、図２の（ａ）に示した導波路装置１０の構成を有し、２０ＧＨｚ以上４０ＧＨｚ以下の帯域を動作帯域として設計したものである。すなわち、第２の実施例は、１本の副導体ポストＳＰ１を備えている。基板１１の厚さ及び半径Ｒ１は、第１の実施例と同一である。

【0113】

第３の実施例は、図１に示した導波路装置１０の構成を有し、７０ＧＨｚ以上９０ＧＨｚ以下の帯域を動作帯域として設計したものである。すなわち、第３の実施例は、第１の実施例と同様に７本の副導体ポストＳＰｉを備えている。そのうえで、基板１１の厚さとして５２０μｍを採用し、半径Ｒ１として３００μｍを採用した。

【0114】

比較例は、第１の実施例から７本の副導体ポストＳＰｉを省略したものである。すなわち、比較例は、副導体ポストＳＰｉを備えていない。基板１１の厚さは、第１の実施例及び第２の実施例と同一である。

【0115】

第１の実施例、第２の実施例、及び比較例の各々について、ＳパラメータＳ（１，１）及びＳパラメータＳ（２，１）の周波数依存性をシミュレーションした結果が図５に示すグラフである。

【0116】

図５の（ａ）を参照すれば、第１の実施例において、ＳパラメータＳ（２，１）は、動作帯域の全域において０ｄＢと見做せるレベルであり、ＳパラメータＳ（１，１）は、動作帯域の全域において−３０ｄＢを下回っていることが分かった。

【0117】

一方、図５の（ｃ）を参照すれば、比較例において、ＳパラメータＳ（２，１）の最低値は、−２．５ｄＢ程度であり、ＳパラメータＳ（１，１）は、−１３ｄＢ以上−１０ｄＢ以下の範囲に含まれることが分かった。

【0118】

したがって、第１の実施例は、比較例よりも、動作帯域の全域において、基板１１のおもて面側からうら面側へ、又は基板１１のうら面側からおもて面側へ電磁波を導波する場合の損失を大幅に抑制できることが分かった。

【0119】

図５の（ｂ）を参照すれば、第２の実施例において、ＳパラメータＳ（２，１）の最低値は、−１．５ｄＢ程度であり、ＳパラメータＳ（１，１）は、−１６ｄＢ以上−１３ｄＢ以下の範囲に含まれることが分かった。

【0120】

したがって、第２の実施例は、比較例よりも、動作帯域の全域において、基板１１のおもて面側からうら面側へ、又は電磁波を導波する場合の損失を抑制できることが分かった。

【0121】

図６を参照すれば、第３の実施例において、ＳパラメータＳ（２，１）は、動作帯域の全域において０ｄＢと見做せるレベルであり、ＳパラメータＳ（１，１）は、動作帯域の全域において−３９ｄＢを下回っていることが分かった。したがって、第３の実施例は、動作帯域の全域において、基板１１のおもて面側からうら面側へ、又は基板１１のうら面側からおもて面側へ電磁波を導波する場合の損失を抑制できることが分かった。

【0122】

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

【符号の説明】

【0123】

１０，１０Ａ 導波路装置
１１ 基板
ＭＰ 主導体ポスト
ＳＰ１〜ＳＰ８ 副導体ポスト
１２Ａ，１２Ｂ 導体層（第１導体層，第２導体層）
Ｒ１ 半径
１３Ａ，１３Ｂ 誘電体層
１４Ａ，１４Ｂ 帯状導体（第１帯状導体，第３帯状導体）
１４Ａ１，１４Ｂ１ 主部
１４Ａ２，１４Ｂ２ 導体パッド（一方の端部）
１４Ａ３，１４Ｂ３ 導体パッド（他方の端部）
ＣＰ１〜ＣＰ２０ 導体ポスト
ＣＰＧ 導体ポスト群（ポスト壁として機能する）
１ 発振器
２０ 導波路装置
２４Ａ 帯状導体（第２帯状導体）
２９ 共振領域
３０ トランジスタ
１ 発振器

【要約】

【課題】基板の一方の主面側から他方の主面側へ電磁波を導波する場合に生じ得る損失を抑制すること。
【解決手段】導波路装置は、基板と、上記基板の両主面に積層された第１導体層及び第２導体層と、上記両主面間を貫通している主導体ポストと、上記両主面間を貫通し、且つ、上記主導体ポストとともにＴＥＭモード又は準ＴＥＭモードを導波する１又は複数の副導体ポストと、を備えている。
【選択図】図１

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】