知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6691917
(24)【登録日】2020年4月15日
(45)【発行日】2020年5月13日
(54)【発明の名称】駆動回路
(51)【国際特許分類】
G09G 3/20 20060101AFI20200427BHJP
G09G 3/36 20060101ALI20200427BHJP
G11C 19/28 20060101ALI20200427BHJP
H03K 19/0175 20060101ALI20200427BHJP
G09G 3/3266 20160101ALN20200427BHJP
H03K 19/096 20060101ALN20200427BHJP
【ＦＩ】
G09G3/20 622E
G09G3/20 622B
G09G3/20 622R
G09G3/36
G09G3/20 670J
G09G3/20 623U
G11C19/28 230
H03K19/0175 220
!G09G3/3266
!H03K19/096 210
【請求項の数】19
【全頁数】18
(21)【出願番号】特願2017-533285(P2017-533285)
(86)(22)【出願日】2014年12月29日
(65)【公表番号】特表2018-508804(P2018-508804A)
(43)【公表日】2018年3月29日
(86)【国際出願番号】CN2014095359
(87)【国際公開番号】WO2016101293
(87)【国際公開日】20160630
【審査請求日】2017年8月18日
(31)【優先権主張番号】201410813921.X
(32)【優先日】2014年12月24日
(33)【優先権主張国】CN
(73)【特許権者】
【識別番号】516010618
【氏名又は名称】深▲せん▼市華星光電技術有限公司
【氏名又は名称原語表記】ＳＨＥＮＺＨＥＮ ＣＨＩＮＡ ＳＴＡＲ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．， ＬＴＤ．
(74)【代理人】
【識別番号】110002262
【氏名又は名称】ＴＲＹ国際特許業務法人
(72)【発明者】
【氏名】肖 軍城
【審査官】
越川 康弘
(56)【参考文献】
【文献】
特開２０１２−０４８１８６（ＪＰ，Ａ）
【文献】
米国特許出願公開第２０１４／０３２０１７５（ＵＳ，Ａ１）
【文献】
米国特許出願公開第２０１４／０２５３４２４（ＵＳ，Ａ１）
【文献】
米国特許出願公開第２０１４／００７９１７６（ＵＳ，Ａ１）
【文献】
米国特許出願公開第２０１１／００４４４２３（ＵＳ，Ａ１）
【文献】
米国特許出願公開第２００８／００６２０９７（ＵＳ，Ａ１）
【文献】
米国特許出願公開第２００３／０１２８１８０（ＵＳ，Ａ１）
【文献】
中国特許出願公開第１０３９８５３５３（ＣＮ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｇ０９Ｇ ３／２０
Ｇ０９Ｇ ３／３６
Ｇ１１Ｃ １９／２８
Ｈ０３Ｋ １９／０１７５
Ｇ０９Ｇ ３／３２６６
Ｈ０３Ｋ １９／０９６
(57)【特許請求の範囲】
【請求項1】
駆動回路であって、
所定の順番で電気的に接続され、前記所定の順番または前記所定の順番と逆の順番で駆動信号を生成して出力する少なくとも４つのドライバを含み、
前記ドライバは、走査方向制御ユニットと、駆動信号出力ユニットと、第１制御ユニットと、第２制御ユニットと、第３制御ユニットと、信号出力インタフェースとを含み、
前記走査方向制御ユニットは、前記第２制御ユニットに電気的に接続され、
前記第２制御ユニットは、前記駆動信号出力ユニット、前記第１制御ユニット及び前記第３制御ユニットにそれぞれ電気的に接続され、
前記駆動信号出力ユニットは、第１クロック信号を受信して前記駆動信号を出力し、
前記走査方向制御ユニットは、前記ドライバの少なくとも４つの前記ドライバ内における配列順番に従って、前記駆動信号を出力するように前記駆動信号出力ユニットを制御し、
前記第１制御ユニット、前記第２制御ユニット及び前記第３制御ユニットは、前記駆動信号出力ユニットを共に制御し、
前記走査方向制御ユニットは、第１制御信号、第２制御信号、第１入力信号及び第２入力信号を受信するとともに、前記第１制御信号及び前記第２制御信号に基づいて前記第１入力信号または前記第２入力信号を出力し、
前記走査方向制御ユニットは、第１スイッチ及び第２スイッチを含み、
前記第１スイッチの第１制御端は、前記第１制御信号を受信するとともに、前記第１制御信号に基づいて前記第１スイッチの第１入力端と第１出力端との間の第１電流経路のオンオフを制御し、
前記第２スイッチの第２制御端は、前記第２制御信号を受信するとともに、前記第２制御信号に基づいて前記第２スイッチの第２入力端と第２出力端との間の第２電流経路のオンオフを制御し、
前記第１入力端は、前記第１入力信号を受信し、
前記第２入力端は、前記第２入力信号を受信し、
前記第１出力端は、前記第１電流経路がオンになった場合に前記第１入力信号を出力し、
前記第２出力端は、前記第２電流経路がオンになった場合に前記第２入力信号を出力し、
前記第１スイッチの第１出力端は、前記第２スイッチの第２出力端に電気的に接続され、前記第２制御ユニットにも電気的に接続され、
前記第２制御ユニットは、第３スイッチを含み、
前記第３スイッチの第３制御端は、第２クロック信号を受信するとともに、前記第２クロック信号に基づいて第３入力端と前記第３スイッチの第３出力端との間の第３電流経路のオンオフを制御し、
前記第３入力端は、前記第１出力端に電気的に接続され、
前記第３出力端は、前記駆動信号出力ユニットに電気的に接続され、前記第３電流経路がオンになった場合に前記第１入力信号または前記第２入力信号を出力し、
前記第３制御ユニットは、第５スイッチ、第６スイッチ、第７スイッチ、第８スイッチ及び第２キャパシタを含み、
前記第８スイッチの第８制御端は、第３クロック信号を受信するとともに、前記第３クロック信号に基づいて前記第８スイッチの第８入力端と第８出力端との間の第８電流経路のオンオフを制御し、
前記第８スイッチの前記第８入力端は、ローレベル信号を受信し、前記第８出力端は、前記第５スイッチの第５制御端に電気に接続され、前記第８電流経路がオンになった場合に前記ローレベル信号を出力し、
前記第７スイッチの第７制御端は、前記第３出力端に電気に接続され、前記第７スイッチの第７出力端は、前記第５制御端に電気に接続され、前記第５スイッチの第５入力端は、前記第７スイッチの第７入力端に電気に接続され、前記第５スイッチの第５出力端は、前記駆動信号出力ユニットの第４スイッチの第４制御端に電気に接続され、前記第６スイッチの第６制御端は、前記第５制御端に電気に接続され、前記第６スイッチの第６入力端は、前記第７入力端に電気に接続され、前記第６スイッチの第６出力端は、前記信号出力インタフェースに電気に接続され、前記第２キャパシタの第３極板は、前記第６制御端に電気に接続され、前記第２キャパシタの第４極板は、前記第６入力端に電気に接続されることを特徴とする駆動回路。
所定の順番で電気的に接続され、前記所定の順番または前記所定の順番と逆の順番で駆動信号を生成して出力する少なくとも４つのドライバを含み、
前記ドライバは、走査方向制御ユニットと、駆動信号出力ユニットと、第１制御ユニットと、第２制御ユニットと、第３制御ユニットと、信号出力インタフェースとを含み、
前記走査方向制御ユニットは、前記第２制御ユニットに電気的に接続され、
前記第２制御ユニットは、前記駆動信号出力ユニット、前記第１制御ユニット及び前記第３制御ユニットにそれぞれ電気的に接続され、
前記駆動信号出力ユニットは、第１クロック信号を受信して前記駆動信号を出力し、
前記走査方向制御ユニットは、前記ドライバの少なくとも４つの前記ドライバ内における配列順番に従って、前記駆動信号を出力するように前記駆動信号出力ユニットを制御し、
前記第１制御ユニット、前記第２制御ユニット及び前記第３制御ユニットは、前記駆動信号出力ユニットを共に制御し、
前記走査方向制御ユニットは、第１制御信号、第２制御信号、第１入力信号及び第２入力信号を受信するとともに、前記第１制御信号及び前記第２制御信号に基づいて前記第１入力信号または前記第２入力信号を出力し、
前記走査方向制御ユニットは、第１スイッチ及び第２スイッチを含み、
前記第１スイッチの第１制御端は、前記第１制御信号を受信するとともに、前記第１制御信号に基づいて前記第１スイッチの第１入力端と第１出力端との間の第１電流経路のオンオフを制御し、
前記第２スイッチの第２制御端は、前記第２制御信号を受信するとともに、前記第２制御信号に基づいて前記第２スイッチの第２入力端と第２出力端との間の第２電流経路のオンオフを制御し、
前記第１入力端は、前記第１入力信号を受信し、
前記第２入力端は、前記第２入力信号を受信し、
前記第１出力端は、前記第１電流経路がオンになった場合に前記第１入力信号を出力し、
前記第２出力端は、前記第２電流経路がオンになった場合に前記第２入力信号を出力し、
前記第１スイッチの第１出力端は、前記第２スイッチの第２出力端に電気的に接続され、前記第２制御ユニットにも電気的に接続され、
前記第２制御ユニットは、第３スイッチを含み、
前記第３スイッチの第３制御端は、第２クロック信号を受信するとともに、前記第２クロック信号に基づいて第３入力端と前記第３スイッチの第３出力端との間の第３電流経路のオンオフを制御し、
前記第３入力端は、前記第１出力端に電気的に接続され、
前記第３出力端は、前記駆動信号出力ユニットに電気的に接続され、前記第３電流経路がオンになった場合に前記第１入力信号または前記第２入力信号を出力し、
前記第３制御ユニットは、第５スイッチ、第６スイッチ、第７スイッチ、第８スイッチ及び第２キャパシタを含み、
前記第８スイッチの第８制御端は、第３クロック信号を受信するとともに、前記第３クロック信号に基づいて前記第８スイッチの第８入力端と第８出力端との間の第８電流経路のオンオフを制御し、
前記第８スイッチの前記第８入力端は、ローレベル信号を受信し、前記第８出力端は、前記第５スイッチの第５制御端に電気に接続され、前記第８電流経路がオンになった場合に前記ローレベル信号を出力し、
前記第７スイッチの第７制御端は、前記第３出力端に電気に接続され、前記第７スイッチの第７出力端は、前記第５制御端に電気に接続され、前記第５スイッチの第５入力端は、前記第７スイッチの第７入力端に電気に接続され、前記第５スイッチの第５出力端は、前記駆動信号出力ユニットの第４スイッチの第４制御端に電気に接続され、前記第６スイッチの第６制御端は、前記第５制御端に電気に接続され、前記第６スイッチの第６入力端は、前記第７入力端に電気に接続され、前記第６スイッチの第６出力端は、前記信号出力インタフェースに電気に接続され、前記第２キャパシタの第３極板は、前記第６制御端に電気に接続され、前記第２キャパシタの第４極板は、前記第６入力端に電気に接続されることを特徴とする駆動回路。
【請求項2】
前記第１制御信号は第１走査方向制御信号であり、前記第２制御信号は第２走査方向制御信号であり、前記第１入力信号は、前記所定の順番において前記ドライバに隣接する前段のドライバから出力される駆動信号であり、前記第２入力信号は、前記所定の順番において前記ドライバに隣接する次段のドライバから出力される駆動信号であるか、または、
前記第１制御信号は、前記所定の順番において前記ドライバに隣接する前段のドライバから出力される駆動信号であり、前記第２制御信号は、前記所定の順番において前記ドライバに隣接する次段のドライバから出力される駆動信号であり、前記第１入力信号は第１走査方向制御信号であり、前記第２入力信号は第２走査方向制御信号であることを特徴とする請求項１に記載の駆動回路。
前記第１制御信号は、前記所定の順番において前記ドライバに隣接する前段のドライバから出力される駆動信号であり、前記第２制御信号は、前記所定の順番において前記ドライバに隣接する次段のドライバから出力される駆動信号であり、前記第１入力信号は第１走査方向制御信号であり、前記第２入力信号は第２走査方向制御信号であることを特徴とする請求項１に記載の駆動回路。
【請求項3】
前記駆動信号出力ユニットは、第４スイッチを含み、
前記第４スイッチの第４制御端は、前記第３出力端に電気的に接続され、前記第３出力端から前記第１入力信号または前記第２入力信号を受信するとともに、前記第１入力信号または前記第２入力信号に基づいて前記第４スイッチの第４入力端と第４出力端との間の第４電流経路のオンオフを制御し、
前記第４入力端は、前記第１クロック信号を受信し、
前記第４出力端は、前記信号出力インタフェースに電気的に接続され、前記第４電流経路がオンになった場合に前記第１クロック信号を前記信号出力インタフェースに出力し、
前記第１制御ユニットは、第１極板が前記第４制御端に電気的に接続され、第２極板が前記第４出力端に電気的に接続される第１キャパシタを含み、
前記第１キャパシタは、前記第１入力信号または前記第２入力信号を受信して記憶し、前記駆動信号を受信して前記第１入力信号または前記第２入力信号と結合することで、前記第４電流経路のオンオフを制御するための第３制御信号を生成することを特徴とする請求項１に記載の駆動回路。
前記第４スイッチの第４制御端は、前記第３出力端に電気的に接続され、前記第３出力端から前記第１入力信号または前記第２入力信号を受信するとともに、前記第１入力信号または前記第２入力信号に基づいて前記第４スイッチの第４入力端と第４出力端との間の第４電流経路のオンオフを制御し、
前記第４入力端は、前記第１クロック信号を受信し、
前記第４出力端は、前記信号出力インタフェースに電気的に接続され、前記第４電流経路がオンになった場合に前記第１クロック信号を前記信号出力インタフェースに出力し、
前記第１制御ユニットは、第１極板が前記第４制御端に電気的に接続され、第２極板が前記第４出力端に電気的に接続される第１キャパシタを含み、
前記第１キャパシタは、前記第１入力信号または前記第２入力信号を受信して記憶し、前記駆動信号を受信して前記第１入力信号または前記第２入力信号と結合することで、前記第４電流経路のオンオフを制御するための第３制御信号を生成することを特徴とする請求項１に記載の駆動回路。
【請求項4】
前記第７スイッチの第７制御端は、前記第３出力端から出力される前記第１入力信号または前記第２入力信号を受信するとともに、前記第１入力信号または前記第２入力信号に基づいて前記第７スイッチの第７入力端と第７出力端との間の第７電流経路のオンオフを制御し、
前記第７入力端は、ハイレベル信号を受信し、
前記第７出力端は、前記第７電流経路がオンになった場合に前記ハイレベル信号を出力し、
前記第５スイッチの第５制御端は、前記ハイレベル信号または前記ローレベル信号を受信するとともに、前記ハイレベル信号または前記ローレベル信号に基づいて前記第５スイッチの第５入力端と第５出力端との間の第５電流経路のオンオフを制御し、
前記第５入力端は、前記ハイレベル信号を受信し、
前記第５出力端は、前記第５電流経路がオンになった場合に前記ハイレベル信号を出力し、
前記第６スイッチの第６制御端は、前記ハイレベル信号または前記ローレベル信号を受信するとともに、前記ハイレベル信号または前記ローレベル信号に基づいて前記第６スイッチの第６入力端と第６出力端との間の第６電流経路のオンオフを制御し、
前記第６スイッチの第６入力端は、前記ハイレベル信号を受信し、
前記第６スイッチの第６出力端は、前記第６電流経路がオンになった場合に前記ハイレベル信号を出力するように構成されることを特徴とする請求項１に記載の駆動回路。
前記第７入力端は、ハイレベル信号を受信し、
前記第７出力端は、前記第７電流経路がオンになった場合に前記ハイレベル信号を出力し、
前記第５スイッチの第５制御端は、前記ハイレベル信号または前記ローレベル信号を受信するとともに、前記ハイレベル信号または前記ローレベル信号に基づいて前記第５スイッチの第５入力端と第５出力端との間の第５電流経路のオンオフを制御し、
前記第５入力端は、前記ハイレベル信号を受信し、
前記第５出力端は、前記第５電流経路がオンになった場合に前記ハイレベル信号を出力し、
前記第６スイッチの第６制御端は、前記ハイレベル信号または前記ローレベル信号を受信するとともに、前記ハイレベル信号または前記ローレベル信号に基づいて前記第６スイッチの第６入力端と第６出力端との間の第６電流経路のオンオフを制御し、
前記第６スイッチの第６入力端は、前記ハイレベル信号を受信し、
前記第６スイッチの第６出力端は、前記第６電流経路がオンになった場合に前記ハイレベル信号を出力するように構成されることを特徴とする請求項１に記載の駆動回路。
【請求項5】
前記第３制御ユニットは、第９スイッチをさらに含み、
前記第９スイッチの第９制御端は、第４クロック信号を受信するとともに、前記第４クロック信号に基づいて前記第９スイッチの第９入力端と第９出力端との間の第９電流経路のオンオフを制御し、
前記第９入力端は、前記第８入力端に電気的に接続され、
前記第９出力端は、前記第８出力端に電気的に接続され、前記第９電流経路がオンになった場合に前記ローレベル信号を出力し、
前記第２制御ユニットは、第１０スイッチを含み、
前記第１０スイッチは、第１０入力端が前記第１出力端に電気的に接続され、第１０制御端が前記第１０入力端に電気的に接続され、第１０出力端が前記第３スイッチの第３入力端に接続されるように構成されることを特徴とする請求項４に記載の駆動回路。
前記第９スイッチの第９制御端は、第４クロック信号を受信するとともに、前記第４クロック信号に基づいて前記第９スイッチの第９入力端と第９出力端との間の第９電流経路のオンオフを制御し、
前記第９入力端は、前記第８入力端に電気的に接続され、
前記第９出力端は、前記第８出力端に電気的に接続され、前記第９電流経路がオンになった場合に前記ローレベル信号を出力し、
前記第２制御ユニットは、第１０スイッチを含み、
前記第１０スイッチは、第１０入力端が前記第１出力端に電気的に接続され、第１０制御端が前記第１０入力端に電気的に接続され、第１０出力端が前記第３スイッチの第３入力端に接続されるように構成されることを特徴とする請求項４に記載の駆動回路。
【請求項6】
駆動回路であって、
所定の順番で電気的に接続され、前記所定の順番または前記所定の順番と逆の順番で駆動信号を生成して出力する少なくとも４つのドライバを含み、
前記ドライバは、走査方向制御ユニットと、駆動信号出力ユニットと、第１制御ユニットと、第２制御ユニットと、第３制御ユニットと、信号出力インタフェースとを含み、
前記走査方向制御ユニットは、前記第２制御ユニットに電気的に接続され、
前記第２制御ユニットは、前記駆動信号出力ユニット、前記第１制御ユニット及び前記第３制御ユニットにそれぞれ電気的に接続され、
前記駆動信号出力ユニットは、第１クロック信号を受信して前記駆動信号を出力し、
前記走査方向制御ユニットは、前記ドライバの少なくとも４つの前記ドライバ内における配列順番に従って、前記駆動信号を出力するように前記駆動信号出力ユニットを制御し、
前記第１制御ユニット、前記第２制御ユニット及び前記第３制御ユニットは、前記駆動信号出力ユニットを共に制御し、
前記第３制御ユニットは、第５スイッチ、第６スイッチ、第７スイッチ、第８スイッチ及び第２キャパシタを含み、
前記第８スイッチの第８制御端は、第３クロック信号を受信するとともに、前記第３クロック信号に基づいて前記第８スイッチの第８入力端と第８出力端との間の第８電流経路のオンオフを制御し、
前記第８スイッチの前記第８入力端は、ローレベル信号を受信し、前記第８出力端は、前記第５スイッチの第５制御端に電気に接続され、前記第８電流経路がオンになった場合に前記ローレベル信号を出力し、
前記第７スイッチの第７制御端は、前記第２制御ユニットの第３スイッチの第３出力端に電気に接続され、前記第７スイッチの第７出力端は、前記第５制御端に電気に接続され、前記第５スイッチの第５入力端は、前記第７スイッチの第７入力端に電気に接続され、前記第５スイッチの第５出力端は、前記駆動信号出力ユニットの第４スイッチの第４制御端に電気に接続され、前記第６スイッチの第６制御端は、前記第５制御端に電気に接続され、前記第６スイッチの第６入力端は、前記第７入力端に電気に接続され、前記第６スイッチの第６出力端は、前記信号出力インタフェースに電気に接続され、前記第２キャパシタの第３極板は、前記第６制御端に電気に接続され、前記第２キャパシタの第４極板は、前記第６入力端に電気に接続されることを特徴とする駆動回路。
所定の順番で電気的に接続され、前記所定の順番または前記所定の順番と逆の順番で駆動信号を生成して出力する少なくとも４つのドライバを含み、
前記ドライバは、走査方向制御ユニットと、駆動信号出力ユニットと、第１制御ユニットと、第２制御ユニットと、第３制御ユニットと、信号出力インタフェースとを含み、
前記走査方向制御ユニットは、前記第２制御ユニットに電気的に接続され、
前記第２制御ユニットは、前記駆動信号出力ユニット、前記第１制御ユニット及び前記第３制御ユニットにそれぞれ電気的に接続され、
前記駆動信号出力ユニットは、第１クロック信号を受信して前記駆動信号を出力し、
前記走査方向制御ユニットは、前記ドライバの少なくとも４つの前記ドライバ内における配列順番に従って、前記駆動信号を出力するように前記駆動信号出力ユニットを制御し、
前記第１制御ユニット、前記第２制御ユニット及び前記第３制御ユニットは、前記駆動信号出力ユニットを共に制御し、
前記第３制御ユニットは、第５スイッチ、第６スイッチ、第７スイッチ、第８スイッチ及び第２キャパシタを含み、
前記第８スイッチの第８制御端は、第３クロック信号を受信するとともに、前記第３クロック信号に基づいて前記第８スイッチの第８入力端と第８出力端との間の第８電流経路のオンオフを制御し、
前記第８スイッチの前記第８入力端は、ローレベル信号を受信し、前記第８出力端は、前記第５スイッチの第５制御端に電気に接続され、前記第８電流経路がオンになった場合に前記ローレベル信号を出力し、
前記第７スイッチの第７制御端は、前記第２制御ユニットの第３スイッチの第３出力端に電気に接続され、前記第７スイッチの第７出力端は、前記第５制御端に電気に接続され、前記第５スイッチの第５入力端は、前記第７スイッチの第７入力端に電気に接続され、前記第５スイッチの第５出力端は、前記駆動信号出力ユニットの第４スイッチの第４制御端に電気に接続され、前記第６スイッチの第６制御端は、前記第５制御端に電気に接続され、前記第６スイッチの第６入力端は、前記第７入力端に電気に接続され、前記第６スイッチの第６出力端は、前記信号出力インタフェースに電気に接続され、前記第２キャパシタの第３極板は、前記第６制御端に電気に接続され、前記第２キャパシタの第４極板は、前記第６入力端に電気に接続されることを特徴とする駆動回路。
【請求項7】
前記走査方向制御ユニットは、第１制御信号、第２制御信号、第１入力信号及び第２入力信号を受信するとともに、前記第１制御信号及び前記第２制御信号に基づいて前記第１入力信号または前記第２入力信号を出力することを特徴とする請求項６に記載の駆動回路。
【請求項8】
前記走査方向制御ユニットは、第１スイッチ及び第２スイッチを含み、
前記第１スイッチの第１制御端は、前記第１制御信号を受信するとともに、前記第１制御信号に基づいて前記第１スイッチの第１入力端と第１出力端との間の第１電流経路のオンオフを制御し、
前記第２スイッチの第２制御端は、前記第２制御信号を受信するとともに、前記第２制御信号に基づいて前記第２スイッチの第２入力端と第２出力端との間の第２電流経路のオンオフを制御し、
前記第１入力端は、前記第１入力信号を受信し、
前記第２入力端は、前記第２入力信号を受信し、
前記第１出力端は、前記第１電流経路がオンになった場合に前記第１入力信号を出力し、
前記第２出力端は、前記第２電流経路がオンになった場合に前記第２入力信号を出力し、
前記第１スイッチの第１出力端は、前記第２スイッチの第２出力端に電気的に接続され、前記第２制御ユニットにも電気的に接続されることを特徴とする請求項７に記載の駆動回路。
前記第１スイッチの第１制御端は、前記第１制御信号を受信するとともに、前記第１制御信号に基づいて前記第１スイッチの第１入力端と第１出力端との間の第１電流経路のオンオフを制御し、
前記第２スイッチの第２制御端は、前記第２制御信号を受信するとともに、前記第２制御信号に基づいて前記第２スイッチの第２入力端と第２出力端との間の第２電流経路のオンオフを制御し、
前記第１入力端は、前記第１入力信号を受信し、
前記第２入力端は、前記第２入力信号を受信し、
前記第１出力端は、前記第１電流経路がオンになった場合に前記第１入力信号を出力し、
前記第２出力端は、前記第２電流経路がオンになった場合に前記第２入力信号を出力し、
前記第１スイッチの第１出力端は、前記第２スイッチの第２出力端に電気的に接続され、前記第２制御ユニットにも電気的に接続されることを特徴とする請求項７に記載の駆動回路。
【請求項9】
前記第１制御信号は第１走査方向制御信号であり、前記第２制御信号は第２走査方向制御信号であり、前記第１入力信号は、前記所定の順番において前記ドライバに隣接する前段のドライバから出力される駆動信号であり、前記第２入力信号は、前記所定の順番において前記ドライバに隣接する次段のドライバから出力される駆動信号であるか、または、
前記第１制御信号は、前記所定の順番において前記ドライバに隣接する前段のドライバから出力される駆動信号であり、前記第２制御信号は、前記所定の順番において前記ドライバに隣接する次段のドライバから出力される駆動信号であり、前記第１入力信号は第１走査方向制御信号であり、前記第２入力信号は第２走査方向制御信号であることを特徴とする請求項８に記載の駆動回路。
前記第１制御信号は、前記所定の順番において前記ドライバに隣接する前段のドライバから出力される駆動信号であり、前記第２制御信号は、前記所定の順番において前記ドライバに隣接する次段のドライバから出力される駆動信号であり、前記第１入力信号は第１走査方向制御信号であり、前記第２入力信号は第２走査方向制御信号であることを特徴とする請求項８に記載の駆動回路。
【請求項10】
前記第２制御ユニットは、第３スイッチを含み、
前記第３スイッチの第３制御端は、第２クロック信号を受信するとともに、前記第２クロック信号に基づいて第３入力端と前記第３スイッチの第３出力端との間の第３電流経路のオンオフを制御し、
前記第３入力端は、第１出力端に電気的に接続され、
前記第３出力端は、前記駆動信号出力ユニットに電気的に接続され、前記第３電流経路がオンになった場合に前記第１入力信号または前記第２入力信号を出力することを特徴とする請求項７に記載の駆動回路。
前記第３スイッチの第３制御端は、第２クロック信号を受信するとともに、前記第２クロック信号に基づいて第３入力端と前記第３スイッチの第３出力端との間の第３電流経路のオンオフを制御し、
前記第３入力端は、第１出力端に電気的に接続され、
前記第３出力端は、前記駆動信号出力ユニットに電気的に接続され、前記第３電流経路がオンになった場合に前記第１入力信号または前記第２入力信号を出力することを特徴とする請求項７に記載の駆動回路。
【請求項11】
前記駆動信号出力ユニットは、第４スイッチを含み、
前記第４スイッチの第４制御端は、前記第３出力端に電気的に接続され、前記第３出力端から前記第１入力信号または前記第２入力信号を受信するとともに、前記第１入力信号または前記第２入力信号に基づいて前記第４スイッチの第４入力端と第４出力端との間の第４電流経路のオンオフを制御し、
前記第４入力端は、前記第１クロック信号を受信し、
前記第４出力端は、前記信号出力インタフェースに電気的に接続され、前記第４電流経路がオンになった場合に前記第１クロック信号を前記信号出力インタフェースに出力することを特徴とする請求項１０に記載の駆動回路。
前記第４スイッチの第４制御端は、前記第３出力端に電気的に接続され、前記第３出力端から前記第１入力信号または前記第２入力信号を受信するとともに、前記第１入力信号または前記第２入力信号に基づいて前記第４スイッチの第４入力端と第４出力端との間の第４電流経路のオンオフを制御し、
前記第４入力端は、前記第１クロック信号を受信し、
前記第４出力端は、前記信号出力インタフェースに電気的に接続され、前記第４電流経路がオンになった場合に前記第１クロック信号を前記信号出力インタフェースに出力することを特徴とする請求項１０に記載の駆動回路。
【請求項12】
前記第１制御ユニットは、第１極板が前記第４制御端に電気的に接続され、第２極板が前記第４出力端に電気的に接続される第１キャパシタを含み、
前記第１キャパシタは、前記第１入力信号または前記第２入力信号を受信して記憶し、前記駆動信号を受信して前記第１入力信号または前記第２入力信号と結合することで、前記第４電流経路のオンオフを制御するための第３制御信号を生成することを特徴とする請求項１１に記載の駆動回路。
前記第１キャパシタは、前記第１入力信号または前記第２入力信号を受信して記憶し、前記駆動信号を受信して前記第１入力信号または前記第２入力信号と結合することで、前記第４電流経路のオンオフを制御するための第３制御信号を生成することを特徴とする請求項１１に記載の駆動回路。
【請求項13】
前記第７スイッチの第７制御端は、前記第３出力端から出力される前記第１入力信号または前記第２入力信号を受信するとともに、前記第１入力信号または前記第２入力信号に基づいて前記第７スイッチの第７入力端と第７出力端との間の第７電流経路のオンオフを制御し、
前記第７入力端は、ハイレベル信号を受信し、
前記第７出力端は、前記第７電流経路がオンになった場合に前記ハイレベル信号を出力し、
前記第５スイッチの第５制御端は、前記ハイレベル信号または前記ローレベル信号を受信するとともに、前記ハイレベル信号または前記ローレベル信号に基づいて前記第５スイッチの第５入力端と第５出力端との間の第５電流経路のオンオフを制御し、
前記第５入力端は、前記ハイレベル信号を受信し、
前記第５出力端は、前記第５電流経路がオンになった場合に前記ハイレベル信号を出力し、
前記第６スイッチの第６制御端は、前記ハイレベル信号または前記ローレベル信号を受信するとともに、前記ハイレベル信号または前記ローレベル信号に基づいて前記第６スイッチの第６入力端と第６出力端との間の第６電流経路のオンオフを制御し、
前記第６スイッチの第６入力端は、前記ハイレベル信号を受信し、
前記第６スイッチの第６出力端は、前記第６電流経路がオンになった場合に前記ハイレベル信号を出力するように構成されることを特徴とする請求項１０に記載の駆動回路。
前記第７入力端は、ハイレベル信号を受信し、
前記第７出力端は、前記第７電流経路がオンになった場合に前記ハイレベル信号を出力し、
前記第５スイッチの第５制御端は、前記ハイレベル信号または前記ローレベル信号を受信するとともに、前記ハイレベル信号または前記ローレベル信号に基づいて前記第５スイッチの第５入力端と第５出力端との間の第５電流経路のオンオフを制御し、
前記第５入力端は、前記ハイレベル信号を受信し、
前記第５出力端は、前記第５電流経路がオンになった場合に前記ハイレベル信号を出力し、
前記第６スイッチの第６制御端は、前記ハイレベル信号または前記ローレベル信号を受信するとともに、前記ハイレベル信号または前記ローレベル信号に基づいて前記第６スイッチの第６入力端と第６出力端との間の第６電流経路のオンオフを制御し、
前記第６スイッチの第６入力端は、前記ハイレベル信号を受信し、
前記第６スイッチの第６出力端は、前記第６電流経路がオンになった場合に前記ハイレベル信号を出力するように構成されることを特徴とする請求項１０に記載の駆動回路。
【請求項14】
前記第１制御ユニットは、第１極板が前記第４制御端に電気的に接続され、第２極板が前記第４スイッチの第４出力端に電気的に接続される第１キャパシタを含み、
前記第２極板は、前記第６出力端にも電気的に接続され、前記第６出力端から前記ハイレベル信号を受信するとともに、前記ハイレベル信号に対応する電荷と、前記第１極板が受信する前記第１入力信号または前記第２入力信号に対応する電荷とを中和させることで、第３制御信号を生成し、前記駆動信号出力ユニットと前記走査方向制御ユニットとの接続線の第１所定位置における電位を制御することを特徴とする請求項１３に記載の駆動回路。
前記第２極板は、前記第６出力端にも電気的に接続され、前記第６出力端から前記ハイレベル信号を受信するとともに、前記ハイレベル信号に対応する電荷と、前記第１極板が受信する前記第１入力信号または前記第２入力信号に対応する電荷とを中和させることで、第３制御信号を生成し、前記駆動信号出力ユニットと前記走査方向制御ユニットとの接続線の第１所定位置における電位を制御することを特徴とする請求項１３に記載の駆動回路。
【請求項15】
前記第３極板は、前記ローレベル信号に対応する電荷を受け、前記第４極板は、前記ハイレベル信号に対応する電荷を受け、前記第３極板上の電荷と前記第４極板上の電荷とを中和させた後、前記第６電流経路のオンオフを制御するための第４制御信号を生成することを特徴とする請求項１３に記載の駆動回路。
【請求項16】
前記第２キャパシタは、前記第８スイッチから入力される前記ローレベル信号の電荷を蓄積し、蓄積されている電荷により前記第８出力端と前記第６制御端との間の第２所定位置における電位を補償することを特徴とする請求項１３に記載の駆動回路。
【請求項17】
前記第８スイッチの前記第８制御端が受信しようとする信号と、前記第３スイッチの前記第３制御端が受信しようとする信号とを入れ替えることを特徴とする請求項１３に記載の駆動回路。
【請求項18】
前記第３制御ユニットは、第９スイッチをさらに含み、
前記第９スイッチの第９制御端は、第４クロック信号を受信するとともに、前記第４クロック信号に基づいて前記第９スイッチの第９入力端と第９出力端との間の第９電流経路のオンオフを制御し、
前記第９入力端は、前記第８入力端に電気的に接続され、
前記第９出力端は、前記第８出力端に電気的に接続され、前記第９電流経路がオンになった場合に前記ローレベル信号を出力することを特徴とする請求項１３に記載の駆動回路。
前記第９スイッチの第９制御端は、第４クロック信号を受信するとともに、前記第４クロック信号に基づいて前記第９スイッチの第９入力端と第９出力端との間の第９電流経路のオンオフを制御し、
前記第９入力端は、前記第８入力端に電気的に接続され、
前記第９出力端は、前記第８出力端に電気的に接続され、前記第９電流経路がオンになった場合に前記ローレベル信号を出力することを特徴とする請求項１３に記載の駆動回路。
【請求項19】
前記第２制御ユニットは、第１０スイッチを含み、
前記第１０スイッチは、第１０入力端が前記第１出力端に電気的に接続され、第１０制御端が前記第１０入力端に電気的に接続され、第１０出力端が前記第３スイッチの第３入力端に接続されるように構成されることを特徴とする請求項１０に記載の駆動回路。
前記第１０スイッチは、第１０入力端が前記第１出力端に電気的に接続され、第１０制御端が前記第１０入力端に電気的に接続され、第１０出力端が前記第３スイッチの第３入力端に接続されるように構成されることを特徴とする請求項１０に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、駆動技術分野に関し、特に、表示パネルに適用される駆動回路に関する。
【背景技術】
【0002】
従来のＧＯＡ（Ｇａｔｅ ｄｒｉｖｅｒ Ｏｎ Ａｒｒａｙ）技術では、通常、従来の薄膜トランジスタアレイ基板の製造工程において走査駆動回路を薄膜トランジスタアレイ基板上に形成することで、薄膜トランジスタアレイ基板上に配置された画素アレイを列ごとに走査することができる。
【0003】
また、上記技術において、従来の走査駆動回路は、通常、画素セルを一方向、すなわち、単一の順で走査するように制御する。
【0004】
しかしながら、従来の走査駆動回路による一方向走査により、走査駆動回路及び／又は薄膜トランジスタアレイ基板を傷つけやすくなり、さらに、走査駆動回路及び／又は薄膜トランジスタアレイ基板を傷つけた後に補修することが困難である。
【0005】
したがって、上記問題を解決するために、新たな技術的手段が求められている。
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の主な目的は、正逆両方向の走査を実現し、駆動回路の長時間動作の安定性を確保可能な駆動回路を提供することである。
【課題を解決するための手段】
【0007】
上記目的を達成するために、本発明の一実施形態に係る駆動回路は、所定の順番で電気的に接続され、前記所定の順番または前記所定の順番と逆の順番で駆動信号を生成して出力する少なくとも４つのドライバを含む。前記ドライバは、走査方向制御ユニットと、駆動信号出力ユニットと、第１制御ユニットと、第２制御ユニットと、第３制御ユニットと、信号出力インタフェースとを含む。前記走査方向制御ユニットは、前記第２制御ユニットに電気的に接続される。前記第２制御ユニットは、前記駆動信号出力ユニット、前記第１制御ユニット及び前記第３制御ユニットにそれぞれ電気的に接続される。前記駆動信号出力ユニットは、第１クロック信号を受信して前記駆動信号を出力する。前記走査方向制御ユニットは、前記ドライバの少なくとも４つの前記ドライバ内における配列順番に従って、前記駆動信号を出力するように前記駆動信号出力ユニットを制御する。前記第１制御ユニット、前記第２制御ユニット及び前記第３制御ユニットは、前記駆動信号出力ユニットを共に制御する。前記走査方向制御ユニットは、第１制御信号、第２制御信号、第１入力信号及び第２入力信号を受信するとともに、前記第１制御信号及び前記第２制御信号に基づいて前記第１入力信号または前記第２入力信号を出力する。前記走査方向制御ユニットは、第１スイッチ及び第２スイッチを含む。前記第１スイッチの第１制御端は、前記第１制御信号を受信するとともに、前記第１制御信号に基づいて前記第１スイッチの第１入力端と第１出力端との間の第１電流経路のオンオフを制御する。前記第２スイッチの第２制御端は、前記第２制御信号を受信するとともに、前記第２制御信号に基づいて前記第２スイッチの第２入力端と第２出力端との間の第２電流経路のオンオフを制御する。前記第１入力端は、前記第１入力信号を受信する。前記第２入力端は、前記第２入力信号を受信する。前記第１出力端は、前記第１電流経路がオンになった場合に前記第１入力信号を出力する。前記第２出力端は、前記第２電流経路がオンになった場合に前記第２入力信号を出力する。前記第１スイッチの第１出力端は、前記第２スイッチの第２出力端に電気的に接続され、前記第２制御ユニットにも電気的に接続される。前記第２制御ユニットは、第３スイッチを含む。前記第３スイッチの第３制御端は、第２クロック信号を受信するとともに、前記第２クロック信号に基づいて前記第３入力端と前記第３スイッチの第３出力端との間の第３電流経路のオンオフを制御する。前記第３入力端は、前記第１出力端に電気的に接続される。前記第３出力端は、前記駆動信号出力ユニットに電気的に接続され、前記第３電流経路がオンになった場合に前記第１入力信号または前記第２入力信号を出力する。
【0008】
一実施形態では、前記第１制御信号は第１走査方向制御信号であり、前記第２制御信号は第２走査方向制御信号であり、前記第１入力信号は、前記所定の順番において前記ドライバに隣接する前段のドライバから出力される駆動信号であり、前記第２入力信号は、前記所定の順番において前記ドライバに隣接する次段のドライバから出力される駆動信号であるか、または、前記第１制御信号は、前記所定の順番において前記ドライバに隣接する前段のドライバから出力される駆動信号であり、前記第２制御信号は、前記所定の順番において前記ドライバに隣接する次段のドライバから出力される駆動信号であり、前記第１入力信号は第１走査方向制御信号であり、前記第２入力信号は第２走査方向制御信号である。
【0009】
一実施形態では、前記駆動信号出力ユニットは、第４スイッチを含む。前記第４スイッチの第４制御端は、前記第３出力端に電気的に接続され、前記第３出力端から前記第１入力信号または前記第２入力信号を受信するとともに、前記第１入力信号または前記第２入力信号に基づいて前記第４スイッチの第４入力端と第４出力端との間の第４電流経路のオンオフを制御する。前記第４入力端は、前記第１クロック信号を受信する。前記第４出力端は、前記信号出力インタフェースに電気的に接続され、前記第４電流経路がオンになった場合に前記第１クロック信号を前記信号出力インタフェースに出力する。前記第１制御ユニットは、第１極板が前記第４制御端に電気的に接続され、第２極板が前記第４出力端に電気的に接続される第１キャパシタを含む。前記第１キャパシタは、前記第１入力信号または前記第２入力信号を受信して記憶し、前記駆動信号を受信して前記第１入力信号または前記第２入力信号と結合することで、前記第４電流経路のオンオフを制御するための第３制御信号を生成する。
【0010】
一実施形態では、前記第３制御ユニットは、第５スイッチ、第６スイッチ、第７スイッチ、第８スイッチ及び第２キャパシタを含む。前記第８スイッチの第８制御端は、第３クロック信号を受信するとともに、前記第３クロック信号に基づいて前記第８スイッチの第８入力端と第８出力端との間の第８電流経路のオンオフを制御する。前記第８入力端は、ローレベル信号を受信する。前記第８出力端は、前記第５スイッチの第５制御端に電気的に接続され、前記第８電流経路がオンになった場合に前記ローレベル信号を出力する。前記第７スイッチの第７制御端は、前記第３出力端に電気的に接続され、前記第３出力端から出力される前記第１入力信号または前記第２入力信号を受信するとともに、前記第１入力信号または前記第２入力信号に基づいて前記第７スイッチの第７入力端と第７出力端との間の第７電流経路のオンオフを制御する。前記第７入力端は、ハイレベル信号を受信する。前記第７出力端は、前記第５制御端に電気的に接続され、前記第７電流経路がオンになった場合に前記ハイレベル信号を出力する。前記第５スイッチの第５制御端は、前記ハイレベル信号または前記ローレベル信号を受信するとともに、前記ハイレベル信号または前記ローレベル信号に基づいて前記第５スイッチの第５入力端と第５出力端との間の第５電流経路のオンオフを制御する。前記第５入力端は、前記第７入力端に電気的に接続され、前記ハイレベル信号を受信する。前記第５出力端は、前記第４制御端に電気的に接続され、前記第５電流経路がオンになった場合に前記ハイレベル信号を出力する。前記第６スイッチの第６制御端は、前記第５制御端に電気的に接続され、前記ハイレベル信号または前記ローレベル信号を受信するとともに、前記ハイレベル信号または前記ローレベル信号に基づいて前記第６スイッチの第６入力端と第６出力端との間の第６電流経路のオンオフを制御する。前記第６スイッチの第６入力端は、前記第７入力端に電気的に接続され、前記ハイレベル信号を受信する。前記第６スイッチの第６出力端は、前記信号出力インタフェースに電気的に接続され、前記第６電流経路がオンになった場合に前記ハイレベル信号を出力する。前記第２キャパシタは、第３極板が前記第６制御端に電気的に接続され、第４極板が前記第６入力端に電気的に接続されるように構成される。
【0011】
一実施形態では、前記第３制御ユニットは、第９スイッチをさらに含む。前記第９スイッチの第９制御端は、第４クロック信号を受信するとともに、前記第４クロック信号に基づいて前記第９スイッチの第９入力端と第９出力端との間の第９電流経路のオンオフを制御する。前記第９入力端は、前記第８入力端に電気的に接続される。前記第９出力端は、前記第８出力端に電気的に接続され、前記第９電流経路がオンになった場合に前記ローレベル信号を出力する。前記第２制御ユニットは、第１０スイッチを含む。前記第１０スイッチは、第１０入力端が前記第１出力端に電気的に接続され、第１０制御端が前記第１０入力端に電気的に接続され、第１０出力端が前記第３スイッチの第３入力端に接続されるように構成される。
【0012】
本発明の他の実施形態に係る駆動回路は、所定の順番で電気的に接続され、前記所定の順番または前記所定の順番と逆の順番で駆動信号を生成して出力する少なくとも４つのドライバを含む。前記ドライバは、走査方向制御ユニットと、駆動信号出力ユニットと、第１制御ユニットと、第２制御ユニットと、第３制御ユニットと、信号出力インタフェースとを含む。前記走査方向制御ユニットは、前記第２制御ユニットに電気的に接続される。前記第２制御ユニットは、前記駆動信号出力ユニット、前記第１制御ユニット及び前記第３制御ユニットにそれぞれ電気的に接続される。前記駆動信号出力ユニットは、第１クロック信号を受信して前記駆動信号を出力する。前記走査方向制御ユニットは、前記ドライバの少なくとも４つの前記ドライバ内における配列順番に従って、前記駆動信号を出力するように前記駆動信号出力ユニットを制御する。前記第１制御ユニット、前記第２制御ユニット及び前記第３制御ユニットは、前記駆動信号出力ユニットを共に制御する。
【0013】
一実施形態では、前記走査方向制御ユニットは、第１制御信号、第２制御信号、第１入力信号及び第２入力信号を受信するとともに、前記第１制御信号及び前記第２制御信号に基づいて前記第１入力信号または前記第２入力信号を出力する。
【0014】
一実施形態では、前記走査方向制御ユニットは、第１スイッチ及び第２スイッチを含む。前記第１スイッチの第１制御端は、前記第１制御信号を受信するとともに、前記第１制御信号に基づいて前記第１スイッチの第１入力端と第１出力端との間の第１電流経路のオンオフを制御する。前記第２スイッチの第２制御端は、前記第２制御信号を受信するとともに、前記第２制御信号に基づいて前記第２スイッチの第２入力端と第２出力端との間の第２電流経路のオンオフを制御する。前記第１入力端は、前記第１入力信号を受信する。前記第２入力端は、前記第２入力信号を受信する。前記第１出力端は、前記第１電流経路がオンになった場合に前記第１入力信号を出力する。前記第２出力端は、前記第２電流経路がオンになった場合に前記第２入力信号を出力する。前記第１スイッチの第１出力端は、前記第２スイッチの第２出力端に電気的に接続され、前記第２制御ユニットにも電気的に接続される。
【0015】
一実施形態では、前記第１制御信号は第１走査方向制御信号であり、前記第２制御信号は第２走査方向制御信号であり、前記第１入力信号は、前記所定の順番において前記ドライバに隣接する前段のドライバから出力される駆動信号であり、前記第２入力信号は、前記所定の順番において前記ドライバに隣接する次段のドライバから出力される駆動信号であるか、または、前記第１制御信号は、前記所定の順番において前記ドライバに隣接する前段のドライバから出力される駆動信号であり、前記第２制御信号は、前記所定の順番において前記ドライバに隣接する次段のドライバから出力される駆動信号であり、前記第１入力信号は第１走査方向制御信号であり、前記第２入力信号は第２走査方向制御信号である。
【0016】
一実施形態では、前記第２制御ユニットは、第３スイッチを含む。前記第３スイッチの第３制御端は、第２クロック信号を受信するとともに、前記第２クロック信号に基づいて前記第３入力端と前記第３スイッチの第３出力端との間の第３電流経路のオンオフを制御する。前記第３入力端は、前記第１出力端に電気的に接続される。前記第３出力端は、前記駆動信号出力ユニットに電気的に接続され、前記第３電流経路がオンになった場合に前記第１入力信号または前記第２入力信号を出力する。
【0017】
一実施形態では、前記駆動信号出力ユニットは、第４スイッチを含む。前記第４スイッチの第４制御端は、前記第３出力端に電気的に接続され、前記第３出力端から前記第１入力信号または前記第２入力信号を受信するとともに、前記第１入力信号または前記第２入力信号に基づいて前記第４スイッチの第４入力端と第４出力端との間の第４電流経路のオンオフを制御する。前記第４入力端は、前記第１クロック信号を受信する。前記第４出力端は、前記信号出力インタフェースに電気的に接続され、前記第４電流経路がオンになった場合に前記第１クロック信号を前記信号出力インタフェースに出力する。
【0018】
一実施形態では、前記第１制御ユニットは、第１極板が前記第４制御端に電気的に接続され、第２極板が前記第４出力端に接続される第１キャパシタを含む。前記第１キャパシタは、前記第１入力信号または前記第２入力信号を受信して記憶し、前記駆動信号を受信して前記第１入力信号または前記第２入力信号と結合することで、前記第４電流経路のオンオフを制御するための第３制御信号を生成する。
【0019】
一実施形態では、前記第３制御ユニットは、第５スイッチ、第６スイッチ、第７スイッチ、第８スイッチ及び第２キャパシタを含む。前記第８スイッチの第８制御端は、第３クロック信号を受信するとともに、前記第３クロック信号に基づいて前記第８スイッチの第８入力端と第８出力端との間の第８電流経路のオンオフを制御する。前記第８入力端は、ローレベル信号を受信する。前記第８出力端は、前記第５スイッチの第５制御端に電気的に接続され、前記第８電流経路がオンになった場合に前記ローレベル信号を出力する。前記第７スイッチの第７制御端は、前記第３出力端に電気的に接続され、前記第３出力端から出力される前記第１入力信号または前記第２入力信号を受信するとともに、前記第１入力信号または前記第２入力信号に基づいて前記第７スイッチの第７入力端と第７出力端との間の第７電流経路のオンオフを制御する。前記第７入力端は、ハイレベル信号を受信する。前記第７出力端は、前記第５制御端に電気的に接続され、前記第７電流経路がオンになった場合に前記ハイレベル信号を出力する。前記第５スイッチの第５制御端は、前記ハイレベル信号または前記ローレベル信号を受信するとともに、前記ハイレベル信号または前記ローレベル信号に基づいて前記第５スイッチの第５入力端と第５出力端との間の第５電流経路のオンオフを制御する。前記第５入力端は、前記第７入力端に電気的に接続され、前記ハイレベル信号を受信する。前記第５出力端は、前記第４制御端に電気的に接続され、前記第５電流経路がオンになった場合に前記ハイレベル信号を出力する。前記第６スイッチの第６制御端は、前記第５制御端に電気的に接続され、前記ハイレベル信号または前記ローレベル信号を受信するとともに、前記ハイレベル信号または前記ローレベル信号に基づいて前記第６スイッチの第６入力端と第６出力端との間の第６電流経路のオンオフを制御する。前記第６スイッチの第６入力端は、前記第７入力端に電気的に接続され、前記ハイレベル信号を受信する。前記第６スイッチの第６出力端は、前記信号出力インタフェースに電気的に接続され、前記第６電流経路がオンになった場合に前記ハイレベル信号を出力する。前記第２キャパシタは、第３極板が前記第６制御端に電気的に接続され、第４極板が前記第６入力端に電気的に接続されるように構成される。
【0020】
一実施形態では、前記第２極板は、前記第６出力端にも電気的に接続され、前記第６出力端から前記ハイレベル信号を受信するとともに、前記ハイレベル信号に対応する電荷と、前記第１極板が受信する前記第１入力信号または前記第２入力信号に対応する電荷とを中和させることで、前記第３制御信号を生成し、前記駆動信号出力ユニットと前記走査方向制御ユニットとの接続線の第１所定位置における電位を制御する。
【0021】
一実施形態では、前記第３極板は、前記ローレベル信号に対応する電荷を受け、前記第４極板は、前記ハイレベル信号に対応する電荷を受け、前記第３極板上の電荷と前記第４極板上の電荷とを中和させた後、前記第６電流経路のオンオフを制御するための第４制御信号を生成する。
【0022】
一実施形態では、前記第２キャパシタは、前記第８スイッチから入力される前記ローレベル信号の電荷を蓄積し、蓄積されている電荷により前記第８出力端と前記第６制御端との間の第２所定位置における電位を補償する。
【0023】
一実施形態では、前記第８スイッチの前記第８制御端が受信しようとする信号と、前記第３スイッチの前記第３制御端が受信しようとする信号とを入れ替える。
【0024】
一実施形態では、前記第３制御ユニットは、第９スイッチをさらに含む。前記第９スイッチの第９制御端は、第４クロック信号を受信するとともに、前記第４クロック信号に基づいて前記第９スイッチの第９入力端と第９出力端との間の第９電流経路のオンオフを制御する。前記第９入力端は、前記第８入力端に電気的に接続される。前記第９出力端は、前記第８出力端に電気的に接続され、前記第９電流経路がオンになった場合に前記ローレベル信号を出力する。
【0025】
一実施形態では、前記第２制御ユニットは、第１０スイッチを含む。前記第１０スイッチは、第１０入力端が前記第１出力端に電気的に接続され、第１０制御端が前記第１０入力端に電気的に接続され、第１０出力端が前記第３スイッチの第３入力端に接続されるように構成される。
【0026】
一実施形態では、前記第２制御ユニットは、前記駆動信号出力ユニットと前記走査方向制御ユニットとの接続線の第１所定位置における漏電を防止したり減少したりする。
【発明の効果】
【0027】
従来技術と比べて、本発明は正逆両方向の走査を実現することができるほか、駆動回路の長時間動作の安定性を確保することができる。
【図面の簡単な説明】
【0028】
【図1】本発明に係る駆動回路を示すブロック図である。
【図5】本発明に係る駆動回路の第１〜第４実施形態に対応する波形図である。
【図6】本発明に係る駆動回路の第５実施形態に対応する波形図である。
【発明を実施するための形態】
【0029】
本発明における「実施形態」という用語は、実施例、表示例または例示したものを意味している。
【0030】
また、本発明の明細書及び特許請求の範囲における「一」という用語は、他に特に指定された場合及び前後の文脈から明らかに単数形だと分かる場合以外、一般的に「１つまたは複数」を意味している。
【0031】
本発明に係る駆動回路は、表示パネル、例えば、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，薄膜トランジスタ液晶表示パネル）、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，有機発光ダイオード表示パネル）などに適用され、表示パネルに駆動信号（走査信号）を供給する。
【0032】
本発明に係る駆動回路は、少なくとも４つのドライバを含む。少なくとも４つのドライバは、所定の順番で電気的に接続され、所定の順番または所定の順番と逆の順番で駆動信号を生成して出力する。ドライバは、表示パネル内における１列の画素の走査線に電気的に接続される。ドライバから出力される駆動信号は、走査線により対応する画素を走査（駆動）する。
【0033】
例えば、少なくとも４つのドライバは、第１ドライバ、第２ドライバ、第３ドライバ及び第４ドライバを含む。所定の順番とは、少なくとも４つのドライバの第１ドライバ、第２ドライバ、第３ドライバ及び第４ドライバが配列される順番である。
【0034】
少なくとも４つのドライバの第１ドライバ、第２ドライバ、第３ドライバ及び第４ドライバのうちの隣接するいずれか２つのドライバは電気的に接続される。また、第１ドライバ、第２ドライバ、第３ドライバ及び第４ドライバのうちの、１つまたは２つのドライバを置いて配置されるいずれか２つのドライバは電気的に接続される。例えば、第３ドライバは、それに隣接する第２ドライバ及び第４ドライバに電気的に接続されるとともに、１つのドライバを置いて配置される第１ドライバに電気的に接続される。
【0035】
図１は、本発明に係る駆動回路を示すブロック図である。図２は、図１における駆動回路の第１実施形態を示す回路図である。図５は、本発明に係る駆動回路の第１〜第４実施形態に対応する波形図である。
【0036】
本実施形態では、ドライバは、走査方向制御ユニット１００、駆動信号出力ユニット２００、第１制御ユニット３００、第２制御ユニット４００、第３制御ユニット５００及び信号出力インタフェース６００を含む。
【0037】
また、走査方向制御ユニット１００は、第２制御ユニット４００に電気的に接続される。第２制御ユニット４００は、駆動信号出力ユニット２００、第１制御ユニット３００及び第３制御ユニット５００にそれぞれ電気的に接続される。駆動信号出力ユニット２００は、第１クロック信号ＣＫ（Ｎ）を受信して駆動信号Ｇ（Ｎ）を出力する。走査方向制御ユニット１００は、ドライバの少なくとも４つのドライバ内における配列順番に従って、駆動信号Ｇ（Ｎ）を出力するように駆動信号出力ユニット２００を制御する。第１制御ユニット３００、第２制御ユニット４００及び第３制御ユニット５００は、駆動信号出力ユニット２００を共に制御する。
【0038】
詳細には、本実施形態では、走査方向制御ユニット１００は、第１制御信号、第２制御信号、第１入力信号及び第２入力信号を受信し、第１制御信号及び第２制御信号に基づいて第１入力信号及び第２入力信号を出力する。
【0039】
駆動回路において、第Ｎ−２ドライバ（例えば、第１ドライバ）、第Ｎ−１ドライバ（例えば、第２ドライバ）、第Ｎドライバ（例えば、第３ドライバ）及び第Ｎ＋１ドライバ（例えば、第４ドライバ）は、所定の順番で配列される。以下、第Ｎドライバを例示して説明する。図５において、ＣＫ１、ＣＫ２、ＣＫ３及びＣＫ４は、サイクルが同一の４つのクロック信号であり、ＣＫ（Ｎ−３）、ＣＫ（Ｎ−２）、ＣＫ（Ｎ−１）及びＣＫ（Ｎ）は、ＣＫ１、ＣＫ２、ＣＫ３及びＣＫ４のいずれかであってもよい。
【0040】
本実施形態では、走査方向制御ユニット１００は、第１スイッチ１０１及び第２スイッチ１０２を含む。
【0041】
第１スイッチ１０１の第１制御端１０１１は、第１制御信号を受信するとともに、第１制御信号に基づいて第１スイッチ１０１の第１入力端１０１２と第１出力端１０１３との間の第１電流経路のオンオフを制御する。第２スイッチ１０２の第２制御端１０２１は、第２制御信号を受信するとともに、第２制御信号に基づいて第２スイッチ１０２の第２入力端１０２２と第２出力端１０２３との間の第２電流経路のオンオフを制御する。
【0042】
また、第１入力端１０１２は、第１入力信号を受信し、第２入力端１０２２は、第２入力信号を受信する。
【0043】
第１出力端１０１３は、第１電流経路がオンになった場合に第１入力信号を出力する。第２出力端１０２３は、第２電流経路がオンになった場合に第２入力信号を出力する。
【0044】
第１出力端１０１３は、第２出力端１０２３と電気的に接続されるとともに、第２制御ユニット４００にも電気的に接続される。
【0045】
本実施形態では、第１制御信号は、第１走査方向制御信号Ｕ２Ｄであり、第２制御信号は、第２走査方向制御信号Ｄ２Ｕであり、第１入力信号は、所定の順番においてドライバに隣接する前段のドライバから出力される駆動信号、すなわち、第Ｎ−１ドライバから出力される駆動信号Ｇ（Ｎ−１）であり、第２入力信号は、所定の順番においてドライバに隣接する次段のドライバから出力される駆動信号、すなわち、第Ｎ＋１ドライバから出力される駆動信号Ｇ（Ｎ＋１）である。
【0046】
本実施形態では、駆動信号出力ユニット２００は、第４スイッチ２０１を含む。第４スイッチ２０１の第４制御端２０１１は、第３スイッチ４０１の第３出力端４０１３に電気的に接続され、第３出力端４０１３から第１入力信号または第２入力信号を受信するとともに、第１入力信号または第２入力信号に基づいて第４スイッチ２０１の第４入力端２０１２と第４出力端２０１３との間の第４電流経路のオンオフを制御する。
【0047】
第４入力端２０１２は、第Ｎドライバに対応するクロック信号である第１クロック信号ＣＫ（Ｎ）を受信する。
【0048】
第４出力端２０１３は、信号出力インタフェース６００に電気的に接続され、第４電流経路がオンになった場合に第１クロック信号ＣＫ（Ｎ）を信号出力インタフェース６００に出力する。
【0049】
本実施形態では、第２制御ユニット４００は、第３スイッチ４０１を含む。第３スイッチ４０１の第３制御端４０１１は、第２クロック信号ＣＫ（Ｎ−１）を受信するとともに、第２クロック信号ＣＫ（Ｎ−１）に基づいて第３入力端４０１２と第３出力端４０１３との間の第３電流経路のオンオフを制御する。なお、第２クロック信号ＣＫ（Ｎ−１）は、第Ｎ−１ドライバに対応するクロック信号である。
【0050】
第３入力端４０１２は、第１出力端１０１３に電気的に接続される。第３出力端４０１３は、駆動信号出力ユニット２００に電気的に接続され、第３電流経路がオンになった場合に第１入力信号または第２入力信号を出力する。
【0051】
本実施形態では、第２制御ユニット４００は、駆動信号出力ユニット２００と走査方向制御ユニット１００との接続線の第１所定位置（例えば、図２のＱ（Ｎ）点）における漏電を防止したり減少したりする。
【0052】
本実施形態では、第１制御ユニット３００は、第１キャパシタ３０１を含む。第１キャパシタ３０１は、第１極板３０１１が第４制御端２０１１に電気的に接続され、第２極板３０１２が第４出力端２０１３に電気的に接続されるように構成される。
【0053】
第１キャパシタ３０１は、第１入力信号または第２入力信号を受信して記憶する。また、第１キャパシタ３０１は、駆動信号Ｇ（Ｎ）を受信して第１入力信号または第２入力信号と結合することで、第４電流経路のオンオフを制御するための第３制御信号を生成する。
【0054】
本実施形態では、第３制御ユニット５００は、第５スイッチ５０１、第６スイッチ５０２、第７スイッチ５０３、第８スイッチ５０４及び第２キャパシタ５０５を含む。
【0055】
第８スイッチ５０４の第８制御端５０４１は、第３クロック信号ＣＫ（Ｎ−２）を受信するとともに、第３クロック信号ＣＫ（Ｎ−２）に基づいて第８スイッチ５０４の第８入力端５０４２と第８出力端５０４３との間の第８電流経路のオンオフを制御する。第８入力端５０４２は、ローレベル信号ＶＧＬを受信する。第８出力端５０４３は、第５スイッチ５０１の第５制御端５０１１に電気的に接続され、第８電流経路がオンになった場合にローレベル信号ＶＧＬを出力する。なお、第３クロック信号ＣＫ（Ｎ−２）は、第Ｎ−２ドライバに対応するクロック信号である。
【0056】
第７スイッチ５０３の第７制御端５０３１は、第３出力端４０１３に電気的に接続され、第３出力端４０１３から出力される第１入力信号または第２入力信号を受信するとともに、第１入力信号または第２入力信号に基づいて第７スイッチ５０３の第７入力端５０３２と第７出力端５０３３との間の第７電流経路のオンオフを制御する。第７入力端５０３２は、ハイレベル信号ＶＧＨを受信する。
【0057】
第７出力端５０３３は、第５制御端５０１１に電気的に接続され、第７電流経路がオンになった場合にハイレベル信号ＶＧＨを出力する。
【0058】
第５スイッチ５０１の第５制御端５０１１は、ハイレベル信号ＶＧＨまたはローレベル信号ＶＧＬを受信するとともに、ハイレベル信号ＶＧＨまたはローレベル信号ＶＧＬに基づいて第５スイッチ５０１の第５入力端５０１２と第５出力端５０１３との間の第５電流経路のオンオフを制御する。第５入力端５０１２は、第７入力端５０３２に電気的に接続され、ハイレベル信号ＶＧＨを受信する。第５出力端５０１３は、第４制御端２０１１に電気的に接続され、第５電流経路がオンになった場合にハイレベル信号ＶＧＨを出力する。
【0059】
第６スイッチ５０２の第６制御端５０２１は、第５制御端５０１１に電気的に接続され、ハイレベル信号ＶＧＨまたはローレベル信号ＶＧＬを受信するとともに、ハイレベル信号ＶＧＨまたはローレベル信号ＶＧＬに基づいて第６スイッチ５０２の第６入力端５０２２と第６出力端５０２３との間の第６電流経路のオンオフを制御する。
【0060】
第６入力端５０２２は、第７入力端５０３２に電気的に接続され、ハイレベル信号ＶＧＨを受信する。第６スイッチ５０２の第６出力端５０２３は、信号出力インタフェース６００に電気的に接続され、第６電流経路がオンになった場合にハイレベル信号ＶＧＨを出力する。
【0061】
第２キャパシタ５０５は、第３極板５０５１が第６制御端５０２１に電気的に接続され、第４極板５０５２が第６入力端５０２２に電気的に接続されるように構成される。第２キャパシタ５０５は、第８スイッチ５０４から入力されるローレベル信号ＶＧＬの電荷を蓄積する。詳細には、第３極板５０５１は、ローレベル信号ＶＧＬに対応する電荷を受け、第４極板５０５２は、ハイレベル信号ＶＧＨに対応する電荷を受け、第３極板５０５１上の電荷と第４極板５０５２上の電荷とを中和させた後、第６電流経路のオンオフを制御するための第４制御信号を生成する。第２キャパシタ５０５は、蓄積されている電荷により、第８出力端５０４３と第６制御端５０２１との間の第２所定位置（例えば、Ｐ（Ｎ）点）における電位を補償する。
【0062】
本実施形態では、信号出力インタフェース６００は、表示パネル内における走査線に電気的に接続され、走査線に駆動信号Ｇ（Ｎ）を供給する。信号出力インタフェース６００は、第Ｎ＋１ドライバ及び第Ｎ−１ドライバにも電気的に接続される。
【0063】
本実施形態では、第１スイッチ１０１、第２スイッチ１０２、第３スイッチ４０１、第４スイッチ２０１、第５スイッチ５０１、第６スイッチ５０２、第７スイッチ５０３及び第８スイッチ５０４は、いずれもトランジスタ、例えば、ＰＭＯＳ（Ｐｏｓｉｔｉｖｅ ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｐチャネル金属酸化膜半導体）トランジスタであってもよい。
【0064】
本実施形態では、第６出力端５０２３は、信号出力インタフェース６００に電気的に接続される。このため、第２極板３０１２は、第６出力端５０２３に電気的に接続される。また、第２極板３０１２は、第６出力端５０２３からハイレベル信号ＶＧＨを受信するとともに、ハイレベル信号ＶＧＨに対応する電荷と、第１極板３０１１が受信する第１入力信号または第２入力信号に対応する電荷とを中和させることで、第３制御信号を生成して第１所定位置（例えば、Ｑ（Ｎ）点）における電位を制御する。
【0065】
上記方法により、表示パネルに対して正逆両方向で走査することができるほか、駆動回路の長時間動作の安定性を確保することができる。
【0066】
また、第１スイッチ１０１の第１電流経路及び第２スイッチ１０２の第２電流経路をオンにする頻度を減少させることもできる。すなわち、第１電流経路及び第２電流経路を長時間に亘ってオフにすることで、第１所定位置（例えば、Ｑ（Ｎ）点）における漏電を減少することができる。
【0067】
本発明に係る駆動回路の第２実施形態は、上記第１実施形態と類似するが、第１制御信号が所定の順番においてドライバに隣接する前段のドライバから出力される駆動信号Ｇ（Ｎ−１）である点、第２制御信号が所定の順番においてドライバに隣接する次段のドライバから出力される駆動信号Ｇ（Ｎ＋１）である点、第１入力信号が第１走査方向制御信号Ｕ２Ｄである点、及び、第２入力信号が第２走査方向制御信号Ｄ２Ｕである点で第１実施形態と相違している。
【0068】
図３は、図１における駆動回路の第３実施形態を示す回路図である。本発明に係る駆動回路の第３実施形態は、上記第１実施形態または第２実施形態と類似するが、第３制御ユニット５００が第９スイッチ５０６をさらに含む点で第１実施形態または第２実施形態と相違している。本実施形態では、第９スイッチ５０６の第９制御端５０６１は、第４クロック信号ＣＫ（Ｎ−３）を受信するとともに、第４クロック信号ＣＫ（Ｎ−３）に基づいて第９スイッチ５０６の第９入力端５０６２と第９出力端５０６３との間の第９電流経路のオンオフを制御する。第４クロック信号ＣＫ（Ｎ−３）は、第Ｎ−３ドライバに対応するクロック信号である。
【0069】
第９入力端５０６２は、第８入力端５０４２に電気的に接続される。第９出力端５０６３は、第８出力端５０４３に電気的に接続され、第９電流経路がオンになった場合にローレベル信号ＶＧＬを出力する。
【0070】
また、第９スイッチ５０６は、トランジスタ、例えば、ＰＭＯＳトランジスタであってもよい。
【0071】
図４は、図１における駆動回路の第４実施形態を示す回路図である。第４実施形態は、上記第１〜第３実施形態のいずれかと類似するが、第２制御ユニット４００が第１０スイッチ４０２をさらに含む点で第１〜第３実施形態のいずれかと相違している。本実施形態では、第１０スイッチ４０２は、第１０入力端４０２２が第１出力端に電気的に接続され、第１０制御端４０２１が第１０入力端４０２２に電気的に接続され、第１０出力端４０２３が第３スイッチ４０１の第３入力端４０１２に接続されるように構成される。
【0072】
本発明に係る駆動回路の第５実施形態は、上記第１〜第４実施形態のいずれかと類似するが、第８スイッチ５０４の第８制御端５０４１が受信しようとする信号と、第３スイッチ４０１の第３制御端４０１１が受信しようとする信号とを入れ替える点で第１〜第４実施形態のいずれかと相違している。
【0073】
すなわち、第８スイッチ５０４の第８制御端５０４１は、第２クロック信号ＣＫ（Ｎ−１）を受信するとともに、第２クロック信号ＣＫ（Ｎ−１）に基づいて第３電流経路のオンオフを制御する。第３スイッチ４０１の第３制御端４０１１は、第３クロック信号ＣＫ（Ｎ−２）を受信するとともに、第３クロック信号ＣＫ（Ｎ−２）に基づいて第３スイッチ４０１の第８電流経路のオンオフを制御する。本実施形態に係る駆動回路に対応する波形は図６に示される。
【0074】
上記１つ以上の実施形態を例示して本発明を詳細に説明したが、当業者は本明細書や図面を読み理解した時点で均等な代替例及び変形例を想到するであろうことは自明である。本発明の保護範囲は、このような代替例及び変形例を含み、特許請求の範囲のみによって限定される。特に、上記構成要素が果たすさまざまな機能に関して、このような構成要素を説明するために使用されている用語は、他に特に指定がない限り、たとえ所望の構成要素が、本明細書に開示された本発明の代表的な実施形態の機能を果たす構成要素と構造的には均等でなくても、上記所望の構成要素の指定された機能（例えば、機能的に均等である）を果たす任意の構成要素に対応することが、意図されている。さらに、本発明の具体的な特徴は複数の実施形態うちの１つのみと関連付けて開示されているかもしれないが、このような特徴を、所望される通りに、所与または特定の応用例にとって有利になるように、１つ以上のその他の特徴と組み合わせてもよい。しかも、本発明の具体的な実施形態または特許請求の範囲において記載された「含む」、「有する」、「含有」またはその変形例という用語は、「包含」という用語と類似する態様を含む。
【0075】
以上より、本発明の最良の実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。当業者であれば、本発明の精神及び範囲を含む各種の変動や潤色は、本発明の保護を求める範囲内に属するものであることを理解されたい。したがって、本発明の保護範囲は特許請求の範囲の保護範囲に従う。