特許 6692645 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6692645

(24)【登録日】2020年4月17日

(45)【発行日】2020年5月13日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/336 20060101AFI20200427BHJP

   H01L 29/786 20060101ALI20200427BHJP

   G02F 1/1368 20060101ALI20200427BHJP

   G09F 9/30 20060101ALI20200427BHJP

【ＦＩ】

   H01L29/78 619A

   G02F1/1368

   H01L29/78 617T

   H01L29/78 618B

   G09F9/30 338

【請求項の数】7

【全頁数】10

(21)【出願番号】特願2016-6123(P2016-6123)

(22)【出願日】2016年1月15日

(65)【公開番号】特開2017-126693(P2017-126693A)

(43)【公開日】2017年7月20日

【審査請求日】2018年11月21日

(73)【特許権者】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110001737

【氏名又は名称】特許業務法人スズエ国際特許事務所

(72)【発明者】

【氏名】花田 明紘

(72)【発明者】

【氏名】渡壁 創

(72)【発明者】

【氏名】渡部 一史

【審査官】 脇水 佳弘

(56)【参考文献】

【文献】 米国特許出願公開第２０１５／０２４３６８９（ＵＳ，Ａ１）

【文献】 特開２０１５−１７９８３８（ＪＰ，Ａ）

【文献】 特開２０１３−１７９２９５（ＪＰ，Ａ）

【文献】 特開２０１２−２１６８０６（ＪＰ，Ａ）

【文献】 特開２０１３−２２５６２０（ＪＰ，Ａ）

【文献】 特開２０１５−２０７７６４（ＪＰ，Ａ）

【文献】 特開２０１５−０１５４５８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３６

Ｇ０２Ｆ １／１３６８

Ｇ０９Ｆ ９／３０

Ｈ０１Ｌ ２９／７８６

(57)【特許請求の範囲】

【請求項1】

絶縁基板と、
前記絶縁基板の上方に位置するシリコン製の第１半導体層と、
前記第１半導体層よりも上方に位置する金属酸化物製の第２半導体層と、
前記第１半導体層と前記第２半導体層との間に位置するシリコン窒化物製の第１絶縁膜と、
前記第１絶縁膜と前記第２半導体層との間に位置しているシリコン酸化物製の第２絶縁膜と、
前記第１絶縁膜と前記第２半導体層との間に位置し、前記第１絶縁膜および前記第２絶縁膜よりも水素の拡散性が低いブロック層と、
を備え、
前記第２絶縁膜は前記ブロック層の下面に接し、
前記第２半導体層は、前記ブロック層の上面に接し、
前記ブロック層は、酸化アルミニウム製である、半導体装置。

【請求項2】

前記ブロック層は、前記第１半導体層と対向する位置、および、前記第２半導体層と対向する位置に亘って連続的に延在している、請求項１に記載の半導体装置。

【請求項3】

前記ブロック層は、前記第１半導体層と対向することなく前記第２半導体層の全面と対向した島状に形成されている、請求項１に記載の半導体装置。

【請求項4】

更に、前記第１半導体層と対向する第１ゲート電極と、
前記第１ゲート電極と同一層上に位置し前記第２半導体層と対向し前記第１ゲート電極と同じ材料で形成された第２ゲート電極と、を備えている、請求項１乃至３のいずれか１項に記載の半導体装置。

【請求項5】

前記シリコンは、多結晶シリコンである、請求項１乃至４のいずれか１項に記載の半導体装置。

【請求項6】

前記金属酸化物は、インジウム、ガリウム、亜鉛、錫のうち少なくとも１種類の金属を含んでいる、請求項１乃至５のいずれか１項に記載の半導体装置。

【請求項7】

前記半導体装置は、画像を表示する表示領域と前記表示領域の周囲に位置する非表示領域とを有する表示パネルに内蔵される半導体装置であって、
前記第１半導体層を有する第１薄膜トランジスタは、前記非表示領域に位置し前記表示領域への電気信号の供給を制御する駆動回路を構成し、
前記第２半導体層を有する第２薄膜トランジスタは、前記表示領域に位置し画素の輝度を制御するスイッチング素子を構成している、請求項１乃至６のいずれか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

薄膜トランジスタは、半導体層に用いる材料によって様々な特性を示す。例えば、低温ポリシリコン半導体を半導体層に用いた場合、信頼性が良好な薄膜トランジスタを得ることができる。また、酸化物半導体を半導体層に用いた場合、オフ電流が小さい薄膜トランジスタを得ることができる。ポリシリコン半導体層を備えた薄膜トランジスタと、酸化物半導体層を備えた薄膜トランジスタとを同一基板に作製する場合、ポリシリコン半導体層から酸化物半導体層への水素拡散に起因して、酸化物半導体層が低抵抗化し、所望の特性を得られなくなるおそれがある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開第２０１５／０３１０３７号

【発明の概要】

【発明が解決しようとする課題】

【0004】

本実施形態の目的は、信頼性の低下を抑制することが可能な半導体装置を提供することにある。

【課題を解決するための手段】

【0005】

本実施形態によれば、
絶縁基板と、前記絶縁基板の上方に位置するシリコン製の第１半導体層と、前記第１半導体層よりも上方に位置する金属酸化物製の第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置するシリコン窒化物製の第１絶縁膜と、前記第１絶縁膜と前記第２半導体層との間に位置しているシリコン酸化物製の第２絶縁膜と、前記第１絶縁膜と前記第２半導体層との間に位置し、前記第１絶縁膜および前記第２絶縁膜よりも水素の拡散性が低いブロック層と、を備え、前記第２絶縁膜は前記ブロック層の下面に接し、前記第２半導体層は、前記ブロック層の上面に接し、前記ブロック層は、酸化アルミニウム製である、半導体装置が提供される。

【図面の簡単な説明】

【0006】

【図1】図１は、本実施形態に係る半導体装置の構成を示す断面図である。

【図2】図２は、ブロック層がパターニングされた変形例の構成を示す断面図である。

【図3】図３は、ブロック層の位置が異なる変形例の構成を示す断面図である。

【図4】図４は、ブロック層がパターニングされた変形例の構成を示す断面図である。

【図5】図５は、薄膜トランジスタＴＲ２がトップゲート構造である変形例の構成を示す断面図である。

【図6】図６は、本実施形態に係る半導体装置を備えた表示装置の構成を示す図である。

【発明を実施するための形態】

【0007】

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
なお、本実施形態の説明において、上（または上方）とは、方向Ｚの矢印の向きに相当し、下（または下方）とは、方向Ｚの矢印とは逆の向きに相当するものとする。

【0008】

図１は、本実施形態に係る半導体装置の構成を示す断面図である。図示した半導体装置１は、複数の薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）ＴＲ１およびＴＲ２を備えたＴＦＴ基板である。
半導体装置１は、絶縁基板１０、アンダーコート層ＵＣ、半導体層ＳＣ１、絶縁膜１１、ゲート電極ＭＬ１，ゲート電極ＭＬ２、絶縁膜１２、絶縁膜１３、ブロック層ＨＢ、半導体層ＳＣ２、絶縁膜１４、絶縁膜１５、等を備えている。

【0009】

絶縁基板１０は、例えば光透過性を有するガラス基板や樹脂基板などによって形成されている。絶縁基板１０の上には絶縁性のアンダーコート層ＵＣが位置している。アンダーコート層ＵＣは、単層構造であっても多層構造であっても良く、例えば、シリコン窒化物膜とシリコン酸化物膜とを備えている。

【0010】

半導体層ＳＣ１は、絶縁基板１０の上方に位置し、図示した例ではアンダーコート層ＵＣの上に形成されている。半導体層ＳＣ１は、絶縁基板１０とブロック層ＨＢとの間に位置している。半導体層ＳＣ１は、シリコン系半導体で形成されており、図示した例では、多結晶シリコン（ポリシリコン）製である。半導体層ＳＣ１は、高抵抗領域ＳＣｃと、高抵抗領域ＳＣｃよりも電気抵抗の低い低抵抗領域ＳＣａ，ＳＣｂと、を有している。低抵抗領域ＳＣａ，ＳＣｂは、それぞれ高抵抗領域ＳＣｃの両端側に位置している。低抵抗領域ＳＣａ，ＳＣｂは、高抵抗領域ＳＣｃよりも高濃度のイオン性不純物を含んでいる。

【0011】

絶縁膜１１は、半導体層ＳＣ１を覆っている。図示した例では、絶縁膜１１は、アンダーコート層ＵＣの上にも位置している。一例では、絶縁膜１１は、シリコン酸化物製である。

【0012】

ゲート電極ＭＬ１は、絶縁膜１１の上に位置しており、絶縁膜１１を介して半導体層ＳＣ１と対向している。ゲート電極ＭＬ１は、半導体層ＳＣ１の高抵抗領域ＳＣｃに対向している。ゲート電極ＭＬ２は、絶縁膜１１の上に位置しており、ゲート電極ＭＬ１から離間している。ゲート電極ＭＬ１およびＭＬ２は、それぞれ導電性の良好な金属材料で形成された層を備えている。図示した例では、ゲート電極ＭＬ１およびＭＬ２は、同一層上に位置しているため、同じ材料で一括に形成することができる。

【0013】

絶縁膜１２は、半導体層ＳＣ１と半導体層ＳＣ２との間に位置している。絶縁膜１２は、絶縁膜１１の上に位置し、ゲート電極ＭＬ１およびＭＬ２を覆っている。絶縁膜１２は、膜中に水素を含む絶縁性の材料で形成されている。一例では、絶縁膜１２は、シリコン窒化物製である。

【0014】

絶縁膜１３は、絶縁膜１２の上方に位置している。図示した例では、絶縁膜１３は、絶縁膜１２とブロック層ＨＢとの間に位置しており、後述するブロック層ＨＢの下面ＨＢａに接している。絶縁膜１３は、高温で酸素を放出することができる材料で形成されていることが望ましく、一例ではシリコン酸化物製である。

【0015】

ブロック層ＨＢは、絶縁膜１２と半導体層ＳＣ２との間に位置している。ブロック層ＨＢは、絶縁基板１０に対向する下面ＨＢａと、下面ＨＢａとは反対体側に位置する上面ＨＢｂを有している。図示した例では、ブロック層ＨＢは、絶縁膜１３の上に位置している。図示した例では、ブロック層ＨＢは、半導体層ＳＣ１と対向する位置、および半導体層ＳＣ２と対向する位置に亘って連続的に延在している。ブロック層ＨＢは、絶縁膜１２や絶縁膜１３よりも水素の拡散性が低い。従って、ブロック層ＨＢは、ブロック層ＨＢの一方の面側から他方の面側への水素の拡散を抑制することができる。図示した例では、ブロック層ＨＢは、下面ＨＢａ側に位置する絶縁膜１１，１２，１３や、アンダーコート層ＵＣ、半導体層ＳＣ１などから、上面ＨＢｂ側に位置する半導体層ＳＣ２への水素拡散を抑制することができる。
ブロック層ＨＢの厚さは、均一であっても良く、不均一であっても良い。図示した例では、ブロック層ＨＢは、後述する電極ＭＬ３ａ，ＭＬ３ｂの外縁部に対向する位置において上面ＨＢｂに段差を有しており、半導体層ＳＣ２に対向する領域の厚さが半導体層ＳＣ１に対向する領域の厚さより厚い。ブロック層ＨＢは、ゲート電極ＭＬ１や半導体層ＳＣ１等の導電性部材との間での不要な容量の形成を抑制する観点や、ブロック層ＨＢの上面ＨＢｂと半導体層ＳＣ２の下面ＳＣ２ａとが接している場合のチャネル層の短絡を防止する観点から、絶縁性の材料で形成されていることが望ましい。ブロック層ＨＢを形成する材料としては、例えば、金属酸化物であるＡｌＯ_ｘ、ＴｉＯ_ｘ、ＺｒＯ_ｘ、ＴａＯ_ｘ、ＨｆＯ_ｘ等や、ＳｉＦ_４を原材料の一つとして形成された水素含有量の少ないＳｉＮ_ｘ、ＳｉＯＮ等が挙げられる。水素の遮断性能や光透過性の観点からブロック層ＨＢは、酸化アルミニウム（ＡｌＯ_ｘ）製であることが望ましい。

【0016】

半導体層ＳＣ２は、絶縁基板１０に対して、半導体層ＳＣ１よりも上方に位置している。半導体層ＳＣ２は、絶縁基板１０に対向する側に下面ＳＣ２ａを有している。図示した例では、半導体層ＳＣ２は、ブロック層ＨＢの上に位置し、ブロック層ＨＢの上面ＨＢｂに接している。半導体層ＳＣ２は、ゲート電極ＭＬ２と対向している。半導体層ＳＣ２は、金属酸化物系の半導体で形成されている。半導体特性の観点から、半導体層ＳＣ２を形成する金属酸化物は、インジウム、ガリウム、亜鉛、錫のうち少なくとも１種類の金属を含んでいることが望ましい。半導体層ＳＣ２の一方の端部は、電極ＭＬ３ａに接触し、他方の端部は、電極ＭＬ３ｂに接触している。図示した例では、電極ＭＬ３ａ，ＭＬ３ｂは、それぞれ半導体層ＳＣ２の外側に延出し、ブロック層ＨＢの上にも位置している。

【0017】

絶縁膜１４は、ブロック層ＨＢの上に位置し、半導体層ＳＣ２および電極ＭＬ３ａ，ＭＬ３ｂを覆っている。絶縁膜１４は、一例では、シリコン酸化物製であり、絶縁膜１１，１２および１３よりも厚く形成されている。
絶縁膜１５は、絶縁膜１４の上に位置する。絶縁膜１５は、一例ではシリコン窒化物製である。なお、絶縁膜１５は、上方からの水分の侵入を抑制する観点から、高い水蒸気バリア性を有することが望ましい。

【0018】

端子Ｔ１ａ，Ｔ１ｂ，Ｔ２ａおよびＴ２ｃは、絶縁膜１５の上に位置している。端子Ｔ１ａおよびＴ１ｂの各々は、絶縁膜１１，１２，１３，１４，１５およびブロック層ＨＢを貫通する様に形成され、それぞれ半導体層ＳＣ１の低抵抗領域ＳＣaおよびＳＣｂに電気的に接続されている。端子Ｔ２ａは、絶縁膜１４および１５を貫通する様に形成され、電極ＭＬ３ａに電気的に接続されている。端子Ｔ２ｃは、絶縁膜１２，１３，１４，１５およびブロック層ＨＢを貫通する様に形成され、ゲート電極ＭＬ２に電気的に接続されている。端子Ｔ１ａ，Ｔ１ｂ，Ｔ２ａおよびＴ２ｃは、図示を省略した配線等と電気的に接続される。

【0019】

図示した例では、薄膜トランジスタＴＲ１は、ゲート電極ＭＬ１が半導体層ＳＣ１の上方に位置するいわゆるトップゲート構造のＴＦＴである。また、薄膜トランジスタＴＲ２は、ゲート電極ＭＬ２が半導体層ＳＣ２の下方に位置するいわゆるボトムゲート構造のＴＦＴである。ただし、薄膜トランジスタＴＲ１およびＴＲ２の構造は、特に限定されるものではなく、薄膜トランジスタＴＲ１はボトムゲート構造であっても良く、また、薄膜トランジスタＴＲ２はトップゲート構造であっても良い。

【0020】

以上のように、本実施形態によれば、半導体装置１は、絶縁基板１０、シリコン製の半導体層ＳＣ１、金属酸化物製の半導体層ＳＣ２、半導体層ＳＣ１と半導体層ＳＣ２との間に位置するシリコン窒化物製の絶縁膜１２、および絶縁膜１２と半導体層ＳＣ２との間に位置するブロック層ＨＢを備えている。このため、半導体層ＳＣ１および絶縁膜１２から半導体層ＳＣ２への水素の拡散を抑制することができる。すなわち、水素による半導体層ＳＣ２の還元を抑制することで薄膜トランジスタＴＲ２の信頼性の低下を抑制することができる。

【0021】

半導体層ＳＣ１は、絶縁基板１０とブロック層ＨＢとの間に位置している。このため、絶縁基板１０の上に各部材を積層していく製造工程において、半導体層ＳＣ２を形成する前に半導体層ＳＣ１の形成および活性化処理を行うことができる。これにより、半導体層ＳＣ１の活性化処理時の加熱による半導体層ＳＣ２の組成変化を防止することができる。従って、薄膜トランジスタＴＲ２の信頼性の低下を抑制することができる。

【0022】

半導体層ＳＣ２はブロック層ＨＢに接しているため、半導体層ＳＣ２への下面ＳＣ２ａからの水素の侵入をより抑制することができる。また、ブロック層ＨＢは、半導体層ＳＣ１と対向する位置、および半導体層ＳＣ２と対向する位置に亘って連続的に延在しているため、絶縁膜１２および半導体層ＳＣ１からの上方への水素拡散をより効果的に抑制することができる。
半導体装置１は、更にゲート電極ＭＬ１およびＭＬ２を備えている。ゲート電極ＭＬ１およびＭＬ２は、同一層（絶縁膜１１）上に位置しており、同じ材料で形成されているので、同じ工程内で一括に形成することができる。すなわち、半導体装置１は、製造工程数を削減し、製造コストを抑制することができる。

【0023】

ブロック層ＨＢは、一例では酸化アルミニウム製であるため、酸化アルミニウムよりも成膜レートの高いアルミニウムを成膜し、アニール工程を利用して成膜したアルミニウムを酸化することで、ブロック層ＨＢを形成することができる。従って、半導体装置１のリードタイムを短縮することができる。また、酸化アルミニウム製のブロック層ＨＢが半導体層ＳＣ２と接している場合、ブロック層ＨＢから半導体層ＳＣ２へアルミニウムが拡散しキャリアが供給されるため、半導体層ＳＣ２の移動度を向上させることができる。

【0024】

次に、図２乃至図４で本実施形態の変形例について説明する。なお、これらの変形例においても、上記したのと同様の効果を得ることができる。

【0025】

図２は、ブロック層がパターニングされた変形例の構成を示す断面図である。
本変形例は、ブロック層ＨＢの形状が島状にパターニングされている点で、図１に図示した構成例と相違している。

【0026】

図示した例では、ブロック層ＨＢは、半導体層ＳＣ２の全面と対向する領域と、電極ＭＬ３ａおよびＭＬ３ｂと対向する領域と、に島状に形成されている。ブロック層ＨＢは、それ以外の領域には形成されておらず、例えば半導体層ＳＣ１と対向していない。図示したブロック層ＨＢのパターニングは、半導体層ＳＣ２、電極ＭＬ３ａおよびＭＬ３ｂをマスクとして利用することができる。なお、このようにブロック層ＨＢを島状に形成する場合、半導体層ＳＣ２への水素の侵入を抑制する観点から、ブロック層ＨＢの面積は、少なくとも半導体層ＳＣ２の面積よりも大きいことが望ましい。

【0027】

本変形例によれば、ブロック層ＨＢが島状にパターニングされているため、各々のＴＦＴの間に位置する領域における界面の数を減らすことができる。これにより、本変形例は、ＴＦＴ間の領域の透過率を向上させることができる。本実施形態の半導体装置１を透過型表示装置に応用する場合、ＴＦＴ間の領域は光が透過する開口部に相当するため、輝度の高い表示装置を得ることができる。

【0028】

図３は、ブロック層の位置が異なる変形例の構成を示す断面図である。
本変形例は、ブロック層ＨＢと半導体層ＳＣ２との間に絶縁膜１３が位置している点で、図１に図示した構成例と相違している。図示した例では、ブロック層ＨＢは絶縁膜１２の上に位置し、絶縁膜１３はブロック層ＨＢの上に位置し、半導体層ＳＣ２は絶縁膜１３の上に位置している。すなわち、絶縁膜１３は、ブロック層ＨＢの上面ＨＢｂおよび半導体層ＳＣ２の下面ＳＣ２ａにそれぞれ接している。
本変形例においては、絶縁膜１２から絶縁膜１３への水素の拡散を抑制することができる。すなわち、水素の拡散をより水素供給源に近い位置で抑制することができる。

【0029】

図４は、ブロック層がパターニングされた変形例の構成を示す断面図である。
本変形例は、ブロック層ＨＢの形状が島状にパターニングされている点で、図３に図示した変形例と相違している。本変形例によれば、図２を用いて説明した変形例と同様の効果を得ることができる。

【0030】

図５は、薄膜トランジスタＴＲ２がトップゲート構造である変形例の構成を示す断面図である。
本変形例は、半導体層ＳＣ２に対向配置されたゲート電極ＭＬ４を備えている点で、図１に図示した構成例と相違している。

【0031】

ゲート電極ＭＬ４は、半導体層ＳＣ２の上方に位置し、図示した例では絶縁膜１４と絶縁膜１５との間に位置している。図示した例では、半導体層ＳＣ２の下方には、遮光層ＳＨが半導体層ＳＣ２と対向する様に配置されている。遮光層ＳＨは、ゲート電極ＭＬ１と同一層（絶縁膜１１）上に位置し、ゲート電極ＭＬ１と同じ材料で一括に形成することができる。遮光層ＳＨは、半導体装置１に下方から光が入射する場合に、半導体層ＳＣ２への光照射を阻害する。
本変形例によれば、半導体装置１は、光リーク電流による薄膜トランジスタＴＲ２の性能低下を抑制することができる。

【0032】

次に、表示装置ＤＳＰへの半導体装置１の適用例について説明する。

【0033】

図６は、本実施形態に係る半導体装置を備えた表示装置の構成を示す図である。表示装置ＤＳＰは、例えば、液晶表示装置であるが、有機エレクトロルミネッセンス（ＥＬ）表示装置などの他の表示装置であっても良い。

【0034】

表示パネルＰＮＬは、半導体装置１を内蔵している。表示パネルＰＮＬは、画像を表示する表示領域ＤＡと、表示領域ＤＡの周囲に位置する非表示領域ＮＤＡとを有している。表示装置ＤＳＰは、非表示領域ＮＤＡにおいて、駆動回路Ｄｒ、信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、等を備えている。

【0035】

表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）などを備えている。

【0036】

走査線Ｇは、表示領域ＤＡの外側に引き出され、走査線駆動回路ＧＤに接続されている。走査線駆動回路ＧＤは、相補型ＴＦＴ素子ＣＣを備えている。信号線Ｓは、表示領域ＤＡの外側に引き出され、信号線駆動回路ＳＤに接続されている。共通電極ＣＥは、複数の画素ＰＸで共用されている。共通電極ＣＥは、表示領域ＤＡの外側に引き出され、駆動回路Ｄｒに接続されている。各々の駆動回路ＧＤ，ＳＤ，およびＤｒは、走査線Ｇ、信号線Ｓ、共通電極ＣＥを介した表示領域ＤＡへの電気信号の供給を制御している。

【0037】

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＱ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタによって構成されている。スイッチング素子ＳＷは、走査線Ｇおよび信号線Ｓと電気的に接続されており、画素ＰＸの輝度を制御している。画素電極ＰＥは、スイッチング素子ＳＷに電気的に接続されている。画素電極ＰＥは、共通電極ＣＥと対向している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。

【0038】

図示した例では、相補型ＴＦＴ素子ＣＣは、薄膜トランジスタＴＲ１で構成されており、スイッチング素子ＳＷは、薄膜トランジスタＴＲ２で構成されている。薄膜トランジスタＴＲ１は、相補型ＴＦＴ素子ＣＣに限定されるものではなく、ｐ型ＴＦＴ素子またはｎ型ＴＦＴ素子として使用されていても良い。薄膜トランジスタＴＲ１は、走査線駆動回路ＧＤに限定されるものではなく、信号線駆動回路ＳＤに備えられていても良く、駆動回路Ｄｒに備えられていても良い。また、薄膜トランジスタＴＲ１がスイッチング素子ＳＷを構成していても良く、薄膜トランジスタＴＲ２が駆動回路Ｄｒ、信号線駆動回路ＳＤ、走査線駆動回路ＧＤ等の周辺駆動回路を構成していても良い。

【0039】

以上の様に、表示装置ＤＳＰは、本実施形態に係る半導体装置１を備えている。薄膜トランジスタＴＲ１は、例えば、薄膜トランジスタＴＲ２よりも閾値電圧の変動が小さい。一方で、薄膜トランジスタＴＲ２は、例えば、薄膜トランジスタＴＲ１よりもオフ電流が小さい。このとき、表示装置ＤＳＰは、周辺回路に信頼性の高い薄膜トランジスタＴＲ１を配置し、画素ＰＸに電荷の漏出を抑制可能な薄膜トランジスタＴＲ２を配置することができる。従って、本実施形態によれば、信頼性が高く消費電力の低い表示装置ＤＳＰを提供することができる。このように、半導体装置１は、１つの基板上に特性の異なる薄膜トランジスタＴＲ１およびＴＲ２を備えているため、ＴＦＴの要求特性に合わせて適宜薄膜トランジスタＴＲ１およびＴＲ２を配置することができる。

【0040】

以上説明したように、本実施形態によれば、信頼性の低下を抑制することが可能な半導体装置を提供することができる。

【0041】

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0042】

１…半導体装置 １０…絶縁基板 ＳＣ１，ＳＣ２…半導体層
ＳＣａ，ＳＣｂ…低抵抗領域 ＳＣｃ…高抵抗領域 ＭＬ１，ＭＬ２…ゲート電極
ＭＬ３ａ，ＭＬ３ｂ…電極
１１，１２，１３，１４，１５…絶縁膜 ＨＢ…ブロック層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】