特許 6700248 フレキシブル基板材料及び電子薄膜デバイスの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6700248

(24)【登録日】2020年5月7日

(45)【発行日】2020年5月27日

(54)【発明の名称】フレキシブル基板材料及び電子薄膜デバイスの製造方法

(51)【国際特許分類】

   H01L 31/0465 20140101AFI20200518BHJP

   H01L 31/18 20060101ALI20200518BHJP

【ＦＩ】

   H01L31/04 532B

   H01L31/04 424

【請求項の数】31

【全頁数】32

(21)【出願番号】特願2017-502781(P2017-502781)

(86)(22)【出願日】2015年7月23日

(65)【公表番号】特表2017-521870(P2017-521870A)

(43)【公表日】2017年8月3日

(86)【国際出願番号】GB2015052141

(87)【国際公開番号】WO2016012802

(87)【国際公開日】20160128

【審査請求日】2018年7月20日

(31)【優先権主張番号】1413040.5

(32)【優先日】2014年7月23日

(33)【優先権主張国】GB

(73)【特許権者】

【識別番号】514069229

【氏名又は名称】エイト１９ リミテッド

【氏名又は名称原語表記】ＥＩＧＨＴ１９ ＬＩＭＩＴＥＤ

(74)【代理人】

【識別番号】100105957

【弁理士】

【氏名又は名称】恩田 誠

(74)【代理人】

【識別番号】100068755

【弁理士】

【氏名又は名称】恩田 博宣

(74)【代理人】

【識別番号】100142907

【弁理士】

【氏名又は名称】本田 淳

(72)【発明者】

【氏名】ヴィンケル、ユルゲン フレデリック

(72)【発明者】

【氏名】ニゲマン、ミヒャエル

【審査官】 吉野 三寛

(56)【参考文献】

【文献】 特表２０１３−５３３６２７（ＪＰ，Ａ）

【文献】 特開２０１３−２１１３９６（ＪＰ，Ａ）

【文献】 特表２０１１−５２８５１１（ＪＰ，Ａ）

【文献】 特開２０１３−１４９６９９（ＪＰ，Ａ）

【文献】 独国実用新案第２０２０１００１７７０３（ＤＥ，Ｕ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３１／０４−３１／０５６，３１／１８

(57)【特許請求の範囲】

【請求項1】

相対向する前面側と背面側を有するとともにＸ−Ｙ平面内に延在し、前記前面側には第１の電極層が設けられ、さらに少なくとも１つの薄膜が設けられて少なくとも１つの薄膜デバイススタックを形成するフレキシブル基板材料であって、前記薄膜デバイススタックは、前記Ｘ−Ｙ平面に垂直なＺ方向に前記Ｘ−Ｙ平面から距離Ｔまで延在し、前記基板材料は、前記基板材料の相対向する前面側と背面側の少なくとも１つに適用される少なくとも１つの保護構造と、連続的なインラインストライプである複数の別個の薄膜デバイススタックであって、隣接する薄膜デバイススタックがそれらの間に電気的相互接続の区域を有する複数の別個の薄膜デバイススタックと、前記第１の電極層と、前記少なくとも１つの薄膜と、を有し、前記少なくとも１つの保護構造は少なくとも部分的に電気的相互接続の区域に配置され、前記少なくとも１つの保護構造は材料の連続的なビードとして堆積されるか、あるいは別個のユニットまたは材料の断続的なビードとして堆積され、前記少なくとも１つの保護構造は、前記Ｘ−Ｙ平面から前記Ｚ方向に距離Ｓまで延在し、前記距離Ｓは前記距離Ｔよりも大きく、前記距離Ｓと前記距離Ｔとの比が少なくとも１０：１である、基板材料。

【請求項2】

前記第１の電極層は、前記前面側に被覆されている、請求項１に記載の基板材料。

【請求項3】

前記少なくとも１つの薄膜が、前記前面側および前記第１の電極層のうちの少なくとも一方上に被覆されている、請求項１または２に記載の基板材料。

【請求項4】

前記薄膜デバイススタックの上に堆積された上部電極をさらに有し、前記薄膜デバイススタックは、電気的に直列接続されるように配置され、電気的相互接続の各区域は、第１の膜スタックの上部電極と隣接する薄膜スタックの第１の電極との間に相互接続を提供するための導電性材料を堆積させるための領域を含む、請求項１に記載の基板材料。

【請求項5】

電気的相互接続の各区域が、パターニング特徴部Ｐ１、パターニング特徴部Ｐ２およびパターニング特徴部Ｐ３のうちの１つ以上によって提供され、Ｐ１は隣接する薄膜デバイススタックの間の第１の電極の電気的分離を提供し、Ｐ２は、隣接する薄膜スタックの上部電極と第１の電極との間の電気的相互接続のための領域を提供し、Ｐ３は、上部電極の電気的分離を提供する、請求項１〜４のいずれか一項に記載の基板材料。

【請求項6】

前記相互接続の区域は、前記パターニング特徴部Ｐ１及び前記パターニング特徴部Ｐ３の外側の境界間の領域として定義される、請求項５に記載の基板材料。

【請求項7】

前記少なくとも１つの保護構造が、前記第１の電極の一部の上であり、かつ前記上部電極の一部の下に位置する、請求項４〜６のいずれか一項に記載の基板材料。

【請求項8】

電気的相互接続の区域内に、それぞれが異なる材料で形成された２つの保護構造が堆積される、請求項１〜７のいずれか一項に記載の基板材料。

【請求項9】

前記構造の１つが液体、グリースまたはワックスを含む、請求項８に記載の基板材料。

【請求項10】

前記薄膜デバイススタックは電気的に並列に接続され、電気的相互接続の各区域は、隣接する薄膜デバイススタックの間に間隙を含み、前記電気的相互接続の区域の少なくともいくつかは、第１の電極と出力端子との間に相互接続を形成する導電性材料を含む、請求項１に記載の基板材料。

【請求項11】

前記電気的相互接続の区域は、前記導電性材料と前記第１の電極との間の界面領域として定義される、請求項１０に記載の基板材料。

【請求項12】

前記導電性材料は導電性グリッドビードまたはバスバーである、請求項１０または請求項１１に記載の基板材料。

【請求項13】

前記導電性材料は、前記第１の電極上に堆積される、請求項１０〜１２のいずれか一項に記載の基板材料。

【請求項14】

前記少なくとも１つの保護構造が、前記導電性材料の少なくとも一部の上に堆積される、請求項１０に記載の基板材料。

【請求項15】

前記少なくとも１つの保護構造が、隣接するストライプに隣接するパターニング特徴部内に堆積される、請求項１４に記載の基板材料。

【請求項16】

前記少なくとも１つの保護構造が、連続した材料のビードとして堆積される、請求項１〜１５のいずれか一項に記載の基板材料。

【請求項17】

前記少なくとも１つの保護構造は、導電性材料から形成される、請求項９および１６のいずれか一項に記載の基板材料。

【請求項18】

前記少なくとも１つの保護構造が、別個のユニットまたは材料の断続的なビードとして堆積される、請求項１〜１７のいずれか一項に記載の基板材料。

【請求項19】

複数の薄膜デバイススタックがソーラーモジュールを形成し、前記少なくとも１つの保護構造の堆積が、実質的に前記ソーラーモジュールの長さに沿って延在する、請求項１〜１８のいずれか一項に記載の基板材料。

【請求項20】

前記薄膜デバイススタックが光活性層を含む、請求項１〜１９のいずれか一項に記載の基板材料。

【請求項21】

前記薄膜デバイススタックが光起電力電池である、請求項２０に記載の基板材料。

【請求項22】

前記少なくとも１つの薄膜デバイススタックは、前記少なくとも１つの保護構造上に真空蒸着された上部電極を有する、請求項１〜２１のいずれか一項に記載の基板材料。

【請求項23】

前記上部電極が金属電極である、請求項２２に記載の基板材料。

【請求項24】

距離Ｓが１マイクロメートルよりも大きく、好ましくは１マイクロメートル〜５００マイクロメートルの範囲であり、より好ましくは１０マイクロメートル〜３００マイクロメートルの範囲内であり、さらにより好ましくは２５マイクロメートル〜１５０マイクロメートルの範囲である、請求項１〜２３のいずれか一項に記載の基板材料。

【請求項25】

距離Ｔが５０ナノメートル〜５マイクロメートルまでであり、好ましくは１５０ナノメートル〜３マイクロメートルであり、より好ましくは３００ナノメートル〜１．５マイクロメートルである、請求項１〜２４のいずれか一項に記載の基板材料。

【請求項26】

前記電気的相互接続の区域は、前記基板材料の上でＸ−Ｙ平面内に延び、前記基板材料から離れるようにＺ方向に延びる３次元区域である、請求項１〜２５のいずれか一項に記載の基板材料。

【請求項27】

請求項１〜２６のいずれか一項に記載の基板材料から形成された電子薄膜デバイス。

【請求項28】

前記デバイスがソーラーモジュールである、請求項２７に記載の電子薄膜デバイス。

【請求項29】

ロール・ツー・ロールプロセスで電子薄膜デバイスを製造する方法であって、前記方法は、相対向する前面および背面を有するとともに前記前面側に第１の電極層を有するフレキシブル基板材料を提供するステップと、前記第１の電極層上に少なくとも１つの薄膜を堆積させて、少なくとも２つの薄膜デバイススタックを形成するステップと、隣接する薄膜デバイススタック間に電気的相互接続の区域を提供するステップと、電気的相互接続の区域内に少なくとも部分的に少なくとも１つの保護構造を堆積するステップとを含み、
前記フレキシブル基板材料がＸ−Ｙ平面内に延在し、前記少なくとも１つの薄膜を堆積させることによりＸ−Ｙ平面に垂直なＺ方向にＸ−Ｙ平面から距離Ｔまで延在する薄膜デバイススタックが得られ、少なくとも１つの保護構造を堆積させることによりＺ方向にＸ−Ｙ平面から距離Ｓまで延在する少なくとも１つの保護構造が得られ、距離Ｓは距離Ｔより大きく、かつ前記距離Ｓと前記距離Ｔとの比が少なくとも１０：１である、方法。

【請求項30】

前記少なくとも１つの保護構造が、前記フレキシブル基板材料の前記背面側に適用される、請求項１〜２６のいずれか一項に記載の基板材料。

【請求項31】

請求項１に記載の基板材料であって、前記少なくとも１つの保護構造が、前記フレキシブル基板材料の前記背面側に適用され、前記少なくとも１つの保護構造は、少なくとも部分的に前記フレキシブル基板材料の前記前面側の電気的相互接続の区域の下に横たわるように前記フレキシブル基板材料に適用される、基板材料。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光起電力モジュール及び発光ダイオードのような電子薄膜デバイスを製造するのに使用するためのフレキシブル基板材料に関する。より詳細には、本発明は、ロール・ツー・ロールプロセスを用いて、電子薄膜デバイス、特に有機電子薄膜デバイスを製造する方法に使用するためのフレキシブル基板材料に関する。

【背景技術】

【0002】

有機太陽電池モジュールおよび有機発光ダイオードのような有機電子薄膜デバイスは、数ナノメートル〜数百ナノメートルの範囲にわたる厚さの薄膜有機層と無機層との積み重ねを含む。ロール・ツー・ロール製造は、最も経済的な製造技術とみなされ、ロールは、典型的には、加工中に様々な機能層によってコーティング可能な基板を含む。このようなコーティングされた機能性層の１つ以上を担持するそのような基板は、当該技術分野では一般に「ウェブ」と称されている。構築された任意の層を損傷することはデバイスの性能および歩留まりを低下させるため、構築された層を損傷することのない、ロール・ツー・ロールプロセス時のウェブの取り扱いが課題となっている。

【0003】

ロール・ツー・ロール製造における最も一般的な欠陥は、ローラーとの面接触（ｆａｃｅ−ｓｉｄｅ ｃｏｎｔａｃｔ）としても知られているウェブ搬送中の被覆層とローラーとの接触に起因している。被覆された側のウェブの裏側との接触は、巻き戻しの後に起こり、そして、巻き上げプロセス時に基板の裏側にある任意のフリーの粒子は層内にくぼみを生じさせ、層の損傷を引き起こす可能性がある。埋め込まれた粒子の他の表面への接着が層の損傷を引き起こす「ピックオフ（Ｐｉｃｋ−ｏｆｆ）」欠陥により、または短絡を引き起こす可能性のある薄膜層に埋め込まれた粒子により、そのような損傷はデバイスの性能を低下させる可能性がある。ローラーに対する相対的な移動または滑り或いはウェブの巻き上げ時若しくは巻き出し時での相対的な移動または滑りに起因する傷は、デバイスの性能をさらに低下させる可能性がある。「剥離（Ｐｅｅｌ−ｏｆｆ）」は、被覆された側への接着にと比較したローラー表面またはウェブの裏側への過度の接着の結果であり得、そして不十分な乾燥によって悪化する可能性がある。

【0004】

ロール・ツー・ロール（Ｒ２Ｒ）堆積プロセスを用いて完全なデバイス構造を構築することがしばしば想定される。理想的なシナリオでは、すべての層が１つのＲ２Ｒライン上にて順次堆積される。このようにして、最終的なコーティングの前にウェブを巻き出すこと及びウェブを巻き戻すことを回避することができる。仮にこのプロセスで面側の接触が回避されるのであれば、低い欠陥率が期待される。このような一体的な機械は、同じ速度で処理する必要がある（限られた容量の高価なマガジンを使用しない限り）。しかしながら、異なるプロセスであれば、最適速度及び速度の制約は異なってくる。典型的な関心のあるロール・ツー・ロールプロセスは、グラビアコーティング、スロットダイコーティング、グラビア印刷、インクジェット印刷、スクリーン印刷、フレキソ印刷およびスプレーコーティングおよび真空コーティング技術のような周囲コーティング湿式コーティング技術、熱または電子ビーム蒸発およびスパッタコーティングを含む。湿潤フィルム堆積の処理速度は、多くの場合、堆積層を乾燥させるのに必要な時間および乾燥器の長さによって制限される。真空堆積プロセスは、多くの場合、高い堆積速度したがって高い速度に対して最適化される。例えば、下部電極は、典型的には、ウェブ上に既に堆積されて供給される（とはいえ、完全な湿式被覆された電極及び／又は印刷された電極の選択肢が存在するが）。

【0005】

別々の機械での処理は、新しいプロセスに移行するたびにウェブの巻き戻しおよび巻き出しが必要となる。標準的な型の機械は、多くの場合、被覆された側とローラー表面との接触を回避するウェブ経路を提供していない。

【0006】

複数の機械で逐次処理することの明らかな利点は、各プロセスについて最適速度で処理することと、利用可能な機械供給源の利用である。
ロール・ツー・ロールプロセスにおける欠陥の発生を低減するために、従来技術の方法は多くの補完的な戦略を採用してきた。これらには、生産環境の清浄度の向上、エアーターナーバーを使用することによる接触面のローラーとの接触の低減および／または同接触の回避、エッジナールを使用したウェブのエッジの修正、例えば低接着ローラーを用いることによるローラーの表面特性の変更、及びそれらのロバスト性を改善するために性能および材料コストの点で最適と考えられるものを超えて膜の厚さなどの材料の特性を著しく修正すること、が含まれる。

【0007】

要約すると、面接触による欠陥の発生を低減しかつ回避するための最先端の戦略は、（ａ）デバイスの電気的特性に悪影響を与える可能性がある材料特性の変更、（ｂ）かなりのコストと時間が必要であり、かつ異なるウェブ寸法または第三者機器の使用のために機械の汎用性が低下する、ロール・ツー・ロール機械の修正、及び（ｃ）一定のウェブ幅に制限されているためにスケーリング可能ではないウェブ端部の修正、のいずれかに依存している。

【発明の概要】

【発明が解決しようとする課題】

【0008】

したがって、機械のローラー上を搬送する間、並びに巻き取りおよび巻き戻しを介して、ウェブの面接触に起因するデバイスの電気的性能に対する欠陥の発生または欠陥の影響を最小限に抑える改良された解決手段が必要である。従って、本発明は、従来技術の上述の問題のいくつかを克服するか又は少なくとも低減する、ロール・ツー・ロールプロセスでの電子薄膜デバイス及びフレキシブル基板材料を製造する方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明の第１の態様によれば、相対向する前面及び背面を有し、かつＸ−Ｙ平面内に延在するフレキシブル基板材料であって、同前面には第１の電極層が設けられ、さらには少なくとも１つの薄膜デバイススタックを形成するために少なくとも１つの薄膜が設けられており、同薄膜デバイススタックは、前記Ｘ−Ｙ平面に垂直なＺ方向にＸ−Ｙ平面から距離Ｔまで延在しており、同基板材料は、同基板材料の複数の側、第１の電極層および少なくとも１つの薄膜のうちの少なくとも１つに適用された少なくとも１つの保護構造を有し、少なくとも１つの保護構造は、Ｘ−Ｙ平面から距離ＳまでＺ方向に延在しており、距離Ｓは距離Ｔよりも大きい、フレキシブル基板材料が提供される。

【0010】

有利には、フレキシブル基板材料は、複数の別個の薄膜デバイススタックを有することができる。隣接する薄膜デバイススタックは、それらの間に電気的相互接続の区域を有し、少なくとも１つの保護構造は、電気的相互接続の区域に少なくとも部分的に配置されている。少なくとも１つの保護構造を少なくとも部分的に電気的相互接続の区域に配置することにより、デバイスの性能におけるさらなる損失が低減される。その理由は、電気的相互接続の区域は、キャリア生成（ソーラーデバイス）または光子生成（ＬＥＤ）または電荷蓄積（バッテリ）がないか、或いは低減している不活性な領域であるからである。

【0011】

フレキシブル基板材料は、さらに、薄膜デバイススタックの上に堆積された上部電極を備えていてもよく、前記薄膜デバイススタックは、電気的に直列接続されるように配置され、電気的相互接続の各区域は、第１の膜スタックの上部電極と、隣接する薄膜スタックの第１の電極と、の間に相互接続を提供するための導電性材料を堆積させるための領域を含む。この構成は、光起電力電池モジュールの場合において有用な作動電圧および電流を達成するために必要とされるモノリシックな直列（ｍｏｎｏｌｉｔｈｉｃ ｓｅｒｉｅｓ）相互接続構造を作製する。

【0012】

有利には、少なくとも１つの保護構造は、第１の電極の一部の上であってかつ上部電極の一部の下に配置されてもよい。第１の電極の一部を覆う保護構造が存在しなければ、薄膜デバイススタックは、それらの上部電極と第１の電極との間の短絡を経験するであろう。

【0013】

有利には、それぞれが異なる材料で形成された２つの保護構造を、フレキシブル基板材料の電気的相互接続の領域に堆積させることができる。より有利には、構造の１つは液体、グリースまたはワックスを含むことができる。グリースまたはワックスは、その表面上に金属電極または他の材料さえの堆積を防止する特性を有する。

【0014】

代替的または付随的に、フレキシブル基板材料の薄膜デバイススタックは電気的に並列接続されるように配置され、電気的相互接続の各区域は、隣接する薄膜デバイススタック間に間隙を含み、電気的相互接続の区域の少なくともいくつかは、第１の電極と出力端子との間に相互接続を形成する導電性材料を含む。この導電性材料は、第１の電極の、より小さい領域から／より小さい領域へ、電流を、収集／送達し、従って、導電性材料による小さなシャドーイング損失（ｓｈａｄｏｗｉｎｇ ｌｏｓｓ）のトレードオフ（ｔｒａｄｅ−ｏｆｆ）を伴う効率的な抽出／送達を可能にする。

【0015】

有利には、少なくとも１つの保護構造は、導電性材料の少なくとも一部の上に堆積されてもよい。より有利には、少なくとも１つの保護構造は、導電性材料から形成される。保護部分（典型的には誘電体）と導電部分との高さの比は、導電部分が高さに主に寄与するように変化するが、保護誘電体の比較的薄い被覆の目的はこの場合電気的な絶縁を提供する。

【0016】

有利には、少なくとも１つの保護構造は、材料の連続ビード（ｂｅａｄ）として堆積されてもよい。代替的または付随的に、少なくとも１つの保護構造は、別個のユニットまたは材料の断続的なビードとして堆積されてもよい。保護効果を提供するためには、平面（Ｘ−Ｙ位置）内の保護構造の寸法および位置が重要である。保護効果は、薄膜デバイススタック（保護構造の間の領域）とフレキシブル基板材料が押し付けられる表面との間に、間隙または減圧領域を形成するか、または好ましくは、例えば、ロール・ツー・ロールプロセスにおける機械ローラーに対して接触しないようにすることによって達成される。

【0017】

より有利には、距離Ｓの距離Ｔに対する比は、少なくとも１０：１である。
本発明の第１の態様の別の実施形態によれば、少なくとも１つの保護構造は、フレキシブル基板材料の裏側に適用されてもよい。有利には、少なくとも１つの保護構造は、フレキシブル基板材料の前面側の電気的相互接続の区域の少なくとも一部の下に位置するように、フレキシブル基板材料に適用されてもよい。保護構造の目的は、フレキシブル基板材料が巻かれたときに薄膜デバイススタックの活性領域を保護することである。薄膜コーティング（前面）を有する表面上の電気的相互接続の区域と係合するように、基板材料の非被覆面（背面）上に保護構造を配置することにより、電気的シャントにとって重要な領域における欠陥を回避するか、或いは少なくとも減少させることができる。

【0018】

本発明の第２の態様によれば、ロール・ツー・ロールプロセスで電子薄膜デバイスを製造する方法が提供され、同方法は、相対向する前面および背面を有するとともにその前面に第１の電極層を備えたフレキシブル基板材料を提供することと、第１の電極層上に少なくとも１つの薄膜を堆積させて少なくとも２つの薄膜デバイススタックを形成することと、隣接する薄膜デバイススタック間に電気的相互接続の区域を提供することと、電気的相互接続の区域内に少なくとも部分的に少なくとも１つの保護構造を堆積することとを含む。

【0019】

第２の態様による方法では、フレキシブル基板材料はＸ−Ｙ平面内に延在し、少なくとも１つの薄膜を堆積すると、Ｘ−Ｙ平面から同Ｘ−Ｙ平面に垂直なＺ方向に距離Ｔまで延在する薄膜デバイススタックが得られ、少なくとも１つの保護構造を堆積させることにより、Ｚ方向にＸ−Ｙ平面から距離Ｓまで延在する少なくとも１つの保護構造が得られ、距離Ｓは距離Ｔより大きい。

【0020】

本発明のさらなる態様によれば、Ｘ−Ｙ平面内に延在し、第１電極層で被覆され、さらに１つ以上の薄膜で被覆されて薄膜デバイススタックを形成する基板材料が提供され、薄膜デバイススタックは、Ｘ−Ｙ平面に垂直なＺ方向にＸ−Ｙ平面から距離Ｔまで延在し、少なくとも１つのスペーサ要素はＺ−Ｙ平面からＺ方向に延びており、同スペーサ要素は基板表面から直接延在しているか、または第１電極層若しくは薄膜デバイススタックを形成する薄膜の任意のものの上に堆積されており、同スペーサ要素は、存在する場合、Ｚ方向にＸ−Ｙ平面から距離Ｓまで延在し、距離Ｓは距離Ｔより大きい。

【0021】

本発明は、それを損傷から保護するスペーサ構造を備えた薄膜電子デバイス構造を提供する。薄膜電子デバイスの保護は、その製造の様々な段階に提供することができる。例えば、ロール・ツー・ロール機での被覆された膜の輸送中に、膜の巻き出しおよび巻き戻しプロセス中に、ウェブの巻き上げ状態で、及び任意のラミネーションプロセス時に保護を与えることができる。

【0022】

保護効果を提供するためには、平面（Ｘ−Ｙ位置）内のスペーサ構造の寸法及び位置ならびに材料は重要である。スペーサのＺ方向の厚さが薄膜スタックの厚さ（Ｚ−配向）よりも大きいことも重要である。

【0023】

本発明の別の態様によれば、複数の個別の薄膜デバイススタックを有する基板材料が提供され、同薄膜デバイススタックは、隣接する薄膜デバイススタック間に電気的相互接続の区域を有し、スペーサ構造は、少なくとも部分的に電気的相互接続の区域に配置される。

【0024】

本発明の別の態様によれば、薄膜デバイススタックの上部に堆積された上部電極をさらに有する基板材料が提供され、同薄膜スタックは、電気的に直列に接続されるように配置され、電気的相互接続の区域は、隣接する薄膜スタックの上部電極と第１電極との間に相互接続を提供するための導電性材料を堆積させるための間隙を含む。

【0025】

スペーサ構造は、好ましくは、セル要素とも呼ばれる２つの隣接する薄膜素子スタックの間のいわゆる電気的相互接続の区域に主として位置する誘電体構造を含む。
光起電力モジュールの場合の光吸収のための領域の高い利用および発光フィルムのための発光は、高性能および均質な外観にとって重要である。薄膜デバイスのセグメントの直列相互接続は、モノリシック相互接続と呼ばれる。これは、隣接する太陽電池素子の直列相互接続の断面の概略図である図１Ａに示すように、それぞれの膜を適切にパターニングすることによって達成される。簡略化のために、下部電極、光活性層および上部電極のみが示されている。

【0026】

好ましくは、本発明は、基板材料であって、電気的相互接続の区域が１つ以上のパターニング特徴部Ｐ１、Ｐ２およびＰ３によって提供され、ここで、Ｐ１は隣接する薄膜スタックの間の第１電極の電気的分離を提供し、Ｐ２は隣接する薄膜スタックの上部電極と第１電極との間の電気的相互接続のための間隙を提供し、Ｐ３は上部電極の電気的分離を提供する、基板材料を提供する。

【0027】

好ましくは、本発明は、薄膜素子スタックが直列に接続され、電気的相互接続の区域が隣接する薄膜素子スタックの上部電極と第１電極との間の相互接続を提供する堆積された導電性材料を含む基板材料を提供する。

【0028】

隣接するセル要素の相互接続が行われる区域は、図１Ａの符号２４，２６および２８でそれぞれ示されるＰ１、Ｐ２およびＰ３と呼ばれる３つのパターニング特徴部または区域によって特徴付けられる。典型的には、Ｐ１は下部電極の分離を提供し、Ｐ２は隣接するセルの上部電極と下部電極との間の電気的相互接続を提供し、Ｐ３は上部電極の分離を提供する。Ｐ１およびＰ２は、基板またはその下にある障壁および下部電極をそれぞれ露出させる。

【0029】

本発明の別の実施形態では、相互接続の区域は、Ｐ１とＰ３のパターニング特徴部の外側の境界の間の領域として定義される。
本発明の別の実施形態では、スペーサ構造は、第１の電極の一部の上に配置され、存在する場合には、上部電極の一部の下に、配置される。

【0030】

本明細書に記載された一実施形態では、順番に被覆することによって薄膜層を構築することができ、次に、層を露出させるべく被覆された層を介してチャネルまたはパターンが作製され、電気的相互接続の区域を形成する。スペーサ構造は、その区域に部分的に堆積させることができる。このようにして、既知のＰ１、Ｐ２、およびＰ３の露出表面の周りに電気的相互接続の区域を作製することができる。

【0031】

Ｐ１およびＰ２のパターニング特徴部は、光起電力モジュールの場合に有用な動作電圧および電流を達成するために必要なモノリシック直列相互接続構造を作製するレーザスクライビングプロセスを用いて形成することができる。そのようなパターニングは、大きな太陽電池モジュールを、１つのモノリシック基板上のより小さな直列相互接続セルのアレイに分割することを可能にする。Ｐ３パターニング特徴部は、上部電極の分離を提供する。

【0032】

本発明の別の実施形態では、薄膜スタックが直列に接続され、電気的相互接続の区域が、隣接する薄膜スタックの上部電極と第１電極との間の相互接続を提供する堆積された導電性材料を含む基板材料が提供される。

【0033】

本発明の別の実施形態では、２つの構造があり、それぞれが相互接続区域に堆積された異なる材料で形成され、同構造の１つがスペーサ構造である。一方がスペーサである２つの構造が存在する本発明の別のより具体的な実施形態では、構造の他方ものは液体、グリースまたはワックスを含む。

【0034】

好ましくは、上記の直列相互接続の代替的な、または潜在的に付随的なアプローは並列相互接続のアプローチである。これは、より便利にはバスバー（ｂｕｓ ｂａｒ）と呼ばれる集電手段を設けることによって達成される。これらのバスバーは、透明電極のより小さな領域から／より小さな領域へ、電流を収集／供給するので、バスバーによる小さなシャドーイング損失のトレードオフを伴う効率的な抽出／供給が可能になる。図Ａ２は、並列接続の断面の概略図である。導電性グリッド線は、より小さい領域が効果的に並列に接続されるので（小さな領域は物理的に分離された電極構造ではないが）、下部電極から電流を集める。したがって、導電性グリッド線によって分離されたデバイス区画は、効果的に並列に接続される。相互接続の区域は、電流収集特徴部によって被覆される領域によって定義される。

【0035】

本発明の別の実施形態では、薄膜スタックが並列に接続されるように配置され、かつ電気的相互接続の区域が隣接する薄膜スタックの間に第１電極と出力端子との間の相互接続を形成する導電スペーサ要素をその内部に受承する間隙を含む、基板材料が提供される。

【0036】

好ましくは、特に並列に接続されたデバイススタックの場合、本発明は、電気的相互接続の区域が、導電性材料と透明電極との間の界面領域として定義される基板材料を提供する。

【0037】

本発明の別の態様によれば、導電性材料は、導電性グリッド線またはバスバーである。
特許出願ＷＯ２０１２／００４５８９において、物品をパターニングする方法が、レーザスクライビングプロセスの代替物としてスレッドを用いて示されている。

【0038】

本発明の別の態様によれば、基板材料は、Ｘ−Ｙ平面に沿って、１つ以上の薄膜層を有する離間された薄膜スタックを含む基板材料であって、同薄膜スタックは、隣接する薄膜スタック間に電気的相互接続の区域を有し、スペーサ要素が同電気的相互接続の区域に少なくとも部分的に配置されている、基板材料が存在する。

【0039】

本明細書に記載の別の実施形態では、薄膜層は印刷によって構築され、印刷アーキテクチャの結果としてチャネルまたはパターンが作製される。この例では、好ましい印刷形態はインクジェット印刷である。

【0040】

本発明の利点は、所望の上部電極が真空蒸着された金属電極である場合、スペーサ構造が堆積された後に作製されることである。スペーサ構造の堆積に先立って、薄膜素子スタックは、付随的に導電層であってもよい堆積された上部界面層を含むことができる。そのような界面および導電の複合層の例は、ＰＥＤＯＴ：ＰＳＳ（ポリ（３，４−エチレンジオキシチオフェン）ポリ（スチレンスルホネート））である。

【0041】

本発明の別の態様によれば、ロール・ツー・ロールプロセスで薄膜電子デバイスを製造する方法は、基板を提供することと、１つ以上の薄膜層を堆積させて薄膜デバイススタックを作製することと、薄膜デバイススタック間に電気的相互接続の区域を提供することと、薄膜デバイススタック間にある電気的相互接続の区域に少なくとも部分的にスペーサ要素を堆積させることと、を含む。

【0042】

上部電極は、様々な材料によって形成することができ、または異なる方法によって堆積することができる。一般に使用される電極は、スクリーンまたはグラビア印刷された銀ペーストである。より薄い電極は、ナノ粒子インクから堆積させることができる。堆積方法は、グラビア印刷、フレックス印刷またはインクジェット印刷である。また、スプレーコーティングも成功裏に実証されている。真空プロセスはまた、上部電極の堆積のために、および界面材料のために用いることができる。例示的な真空堆積プロセスは、熱蒸発、スパッタコーティング、ＣＶＤ（化学気相蒸着）などである。多くの場合、電極堆積のためにこれまでに列挙した複数のプロセスは、有機機能層のコーティング速度とは異なる速度で行われる。

【0043】

実際の状況では、上部金属電極を堆積させるステップは、ウェブをロールに巻き付けて上部金属電極の堆積に適した装置にウェブを搬送するステップの後に生じる。また、好ましくはスペーサ構造が堆積されるとき、薄膜素子スタックは、光起電力（ＰＶ）層またはＬＥＤ若しくはＯＬＥＤを形成する層などの活性層を含む薄膜層を含む。スペーサ構造は、好ましくは、隣接する薄膜デバイススタックの全ての薄膜層よりも大きいｚ軸高さを有する。光起電力デバイスの場合、電流発生層は有機半導体層を含むことができる。薄膜素子スタックが活性層の一部として少なくとも１つの有機半導体層を含む当該技術分野では、得られるデバイスは無機層の存在にもかかわらず有機半導体デバイスと呼ばれる。

【0044】

本発明は、スペーサ構造を組み込んだウェブ用のアーキテクチャを提供する。例えば薄膜ソーラーモジュールの場合、モジュールは、１マイクロメートルよりも大きな平面外寸法を有するＺ軸スペーサ構造を含むことができる。

【0045】

本発明の別の態様によれば、スペーサ要素が第１の電極上に堆積される基板材料が提供される。
本発明の別の態様によれば、スペーサ要素が導電性材料の少なくとも一部の上に堆積される基板材料が提供される。

【0046】

本発明は、損傷から保護する埋め込まれたスペーサ構造を有する薄膜電子デバイスアーキテクチャを提供する。保護効果は、薄膜（スペーサ構造の間の領域）とウェブが押し付けられる表面（例えば、機械ローラー、または巻き上げ時のウェブ及び巻上げた状態のウェブの裏側）との間に、間隙または減圧領域を作製するか、または好ましくは接触しないようにすることによって達成される。これは、薄膜構造と対向する表面との間に閉じ込められた粒子、薄膜スタック中に埋め込まれた粒子、粗い表面、またはコーティングされた薄膜（複数可）と表面との間の強い接着に起因するくぼみ、傷、ピックオフによって引き起こされる損傷の可能性を低減する。

【0047】

本発明の別の実施形態では、基板材料が提供され、スペーサ要素は、薄膜の間に、かつ薄膜デバイススタックの不活性領域に配置される。
本発明の別の態様によれば、基板材料が提供され、スペーサ要素は、導電性材料および薄膜素子スタックの不活性領域内の薄膜層上に堆積される。

【0048】

本発明の別の態様によれば、スペーサ要素が材料の連続ビードとして堆積される基板材料が提供される。
代替的に、基板材料は、導電性材料であるスペーサ要素を含む。

【0049】

代替的に、基板材料は、ドット若しくは類似の形状にある別個のユニットとして、或いは材料の断続的なビードとして、堆積されるスペーサ要素を含む。
オプトエレクトロニクス薄膜デバイスに関連する２つのタイプの相互接続の概念、即ち、直列相互接続および並列相互接続、が知られている。直列相互接続および並列相互接続のための相互接続区域は、次のように定義される。

【0050】

セル要素の直列相互接続のために、相互接続の区域は、図Ａ１に示すように、Ｐ３分離特徴部２８の左手縁部とＰ１分離特徴部２４の右手縁部との間の領域であるＰ１およびＰ３分離特徴部の外側の境界によって規定される。

【0051】

並列相互接続の場合、相互接続の区域／領域は、図Ａ２に示すように、導電性グリッド１９によって覆われた相互接続３０の区域である集電線、バスバーまたはグリッドによって覆われる領域として定義される。

【0052】

スペーサ構造は、好ましくは、２つの隣接するセル要素間の電気的相互接続の区域に組み込まれる。この区域は、Ｐ１、Ｐ２およびＰ３と呼ばれる３つのパターニング特徴部または区域によって特徴付けられる。

【0053】

典型的には、Ｐ１は下部電極の分離を提供し、Ｐ２は隣接するセルの上部電極と下部電極との間の電気的相互接続を提供し、Ｐ３は上部電極の分離を提供する。Ｐ１およびＰ２は、基板またはその下の障壁層および下部電極をそれぞれ露出させる。区域Ｐ１およびＰ２は、光起電力電池における電流の発生または発光デバイスにおける光の放出に寄与せず、したがって、区域をその内部にスペーサ構造を堆積させる領域の有利な選択とする冗長な空間である。区域Ｐ１およびＰ２は、スペーサ構造に対する良好な接着性を有する表面界面を提供する。スペーサ構造は、Ｐ１またはＰ２の特徴部または区域および隣接する領域を完全にまたは部分的に覆うことができる。

【0054】

スペーサ構造の寸法は、以下の特性を考慮して選択される：加工中に存在する粒子のサイズおよび分布；セル相互接続の区域に位置する隣接セル要素間の距離−最適距離は、透明電極の導電率によって主に決定される。セルの間隔を大きくすると張力下でのウェブの曲がりが大きくなり、従って、損傷を避けるためにはｚ軸構造の高さを大きくする必要がある。相互接続間の距離の典型的な値は、５〜１５ｍｍ程度である。より高い電圧が必要とされる場合はより小さな距離が見いだされ、導電性の高い電極（例えば、グリッド構造によって促進される電極）または低光度の用途では、数センチメートルのより大きな距離が見いだされる。スペーサ寸法要件を考慮する場合に重要な他の特性としては、基板または複合材の厚さおよび弾性率、ロール・ツー・ロールプロセス時のウェブの張力、および表面側のローラーの表面粗さが含まれる。

【0055】

本発明の別の態様によれば、スペーサ構造の高さは、好ましくは、典型的な粒子の直径より大きく、１マイクロメートル〜５００マイクロメートルのオーダー、より好ましくは１０マイクロメートル〜２００マイクロメートルのオーダーである。

【0056】

本発明の別の例では、基板はロールアップすることができるフレキシブル材料から形成され、ロール・ツー・ロール生産ラインに使用するのに適している。コーティングされた基板がこのように巻き上げられると、コーティングされた表面上の活性層は、取り扱い、表面上の遊離粒子または他の多くの原因によって比較的容易に損傷され得ることが見出された。

【0057】

活性領域の損傷のリスクを低減するために、基板の非被覆側に保護スペーサ要素を配置することがさらなる選択肢となる。このようなスペーサ要素は、隣接する層の摩耗または擦れによって引き起こされる巻き上げ時および巻き出し時の損傷から薄膜コーティングを保護することができる。しかしながら、スペーサ自体が、不適切に配置された場合に、コーティングされた薄膜に損傷を与える可能性があることも判明している。

【0058】

好ましくは、本発明の別の実施形態は、Ｘ−Ｙ平面に延びる基板材料であって、厚さを有し、Ｘ−Ｙ平面から離れるように垂直にＺ方向に延在する薄膜素子スタックを形成するために、第１の表面上に１つ以上の膜で被覆される基板材料であり、第２の表面がその上に少なくとも１つのスペーサ要素を有し、スペーサ要素は、薄膜素子の厚さよりも大きな距離に、Ｘ−Ｙ平面に垂直にかつ同Ｘ−Ｙ平面から離れるようにＺ方向に延在し、スペーサ要素は、基板材料がロール上に巻かれる場合、同スペーサ要素が、第１の表面上の薄膜層の間に形成された相互接続領域と係合するように基板上に配置される。

【0059】

有利には、基板の第２の表面上のスペーサ要素は、薄膜素子の活性領域に対する損傷の危険性を低減して、基板の被覆された第１の表面上の不活性領域と係合する。
不活性である第２の表面上のスペーサの位置決めおよびパターニングは、膜への最小限の損傷の危険性を確実にするように調節することができる。

【0060】

好ましくは、基板はフレキシブル材料から形成される。
本発明の別の態様によれば、相互接続区域が基板上のｘ−ｙ平面内に延在し、Ｘ−Ｙ平面に対して垂直で基板から離れるｚ方向に延在する３次元区域である基板材料を含む。

【図面の簡単な説明】

【0061】

【図A1】隣接する太陽電池素子の直列相互接続を介する断面の概略図である。

【図A2】導電性グリッド線が下部電極から電流を集める並列接続の断面の概略図である。

【図1】本発明の第１の実施形態による光起電力モジュールに組み込まれたスペーサ構造の概略図である。

【図2】本発明の第２の実施形態による光起電力電池上に堆積されたスペーサ構造の概略図である。

【図3】本発明の第３の実施形態による光起電力電池上に堆積されたスペーサ構造の概略図である。

【図4】本発明の第４の実施形態による光起電力電池上に堆積されたスペーサ構造の概略図である。

【図5】本発明の第５の実施形態による光起電力電池上に堆積されたスペーサ構造の概略図である。

【図6】本発明の第６の実施形態による光起電力電池上に堆積されたスペーサ構造の概略図である。

【図7】本発明の第７の実施形態による光起電力電池上に堆積されたスペーサ構造の概略図である。

【図8】本発明の第８の実施形態による光起電力電池上に堆積されたスペーサ構造の概略図である。

【図9】本発明の第９の実施形態による光起電力電池上に堆積された二重スペーサ構造の概略図である。

【図10】別個のドットまたはセグメントとして堆積されたスペーサ構造の上面図の概略図である。

【図11A】最終的なデバイススタックの例示的な製造プロセスを示す概略図である。

【図11B】最終的なデバイススタックの例示的な製造プロセスを示す概略図である。

【図11D】最終的なデバイススタックの例示的な製造プロセスを示す概略図である。

【図11E】最終的なデバイススタックの例示的な製造プロセスを示す概略図である。

【図11F】最終的なデバイススタックの例示的な製造プロセスを示す概略図である。

【図11G】最終的なデバイススタックの例示的な製造プロセスを示す概略図である。

【図12】強化されたデバイス性能特性を備えたスペーサ構造の概略図である。

【図13】代表的なスケールを示すデバイススタックに隣接するスペーサ構造の概略図である。

【図14】代表的なスケールを示すデバイスに隣接するスペーサ構造の概略図である。

【図15A】第１の電極上に堆積されたスペーサ構造を示す。

【図15B】下部電極の間隙内の基板上に（部分的または完全に）堆積されたスペーサ構造を示す。

【図16A】薄膜スタックの上に堆積されたスペーサ構造を示す。

【図16B】薄膜デバイススタックの間隙内の下部電極の上に堆積されたスペーサ構造を示す。

【図16C】薄膜デバイススタックによって覆われた下部電極の上のスペーサ構造を示す。

【図16D】２つの薄膜デバイススタックの間に挟まれたスペーサ構造を示す。

【図16E】相互接続区域の外側に堆積されたスペーサ構造を示す。

【図17】並列相互接続のためのスペーサ構造の構成を示す。

【図18】並列相互接続のための別のスペーサ構造の構成を示す。

【図19】並列相互接続のための更なるスペーサ構造の構成を示す。

【図20】並列相互接続のためのスペーサ構造の一般的な配置を示す。

【図21】直列相互接続のためのスペーサ構造の構成を示す。

【図22】直列相互接続のための異なるスペーサ構造の構成を示す。

【図23】相互接続区域に係合する薄膜コーティングの反対側のスペーサ構造を示す。

【図24】コーティングされた薄膜に対して基板の反対側に配置されたスペーサ要素を有するコーティングされた薄膜を含む巻き上げられたウェブの断面を示す。

【発明を実施するための形態】

【0062】

本発明の実施形態は、図面を参照して、一例としてより完全に説明される。
図面の以下の説明では、同様の部分を識別するために同じ参照番号を使用する。
図Ａ１は、隣接する太陽電池素子の直列相互接続を介する断面を示す。簡略化のために、基板材料１０、下部電極１２、光活性層１４および上部電極１８のみが示されている。Ｐ１特徴部２４は、隣接するセル間の下部電極１２の分離を表し、Ｐ２特徴部２６は、隣接するセル間の上部電極と下部電極との間の相互接続を表す。特徴部Ｐ３は、符号２８で示され、隣接するセル間の上部電極の分離を表す。相互接続の区域３０は、Ｐ１特徴部およびＰ３特徴部の外側の境界によって定義される。

【0063】

図Ａ２は並列接続の断面を示す。導電性グリッド線１９は、下部電極１２に電気的に接続されている。したがって、導電性グリッド線によって分離されたデバイス区画は、効果的に並列に接続される。相互接続の区域３０は、集電特徴部によってカバーされる領域によって画定される。

【0064】

図１〜図９を参照すると、ソーラーモジュール８の断面は、ポリエチレンテレフタレート（ＰＥＴ）などのプラスチック材料で形成された基板１０を含む。太陽電池１１Ａは基板１０上に堆積され、かつ下部電極１２、光活性層１４、界面層１６および上部電極１８を含む。入射光は、通常、線２２によって示される一般的な方向に基板１０上に向かって進む。

【0065】

図１〜図９において、スペーサ構造２０は、太陽電池ストライプ１１Ａ、１１Ｂに隣接する堆積特徴部に堆積され、Ｘ−Ｙ平面においてソーラーモジュールの長さに沿って実質的に延在する。したがって、図１〜図９において、スペーサ構造２０の堆積特徴部は、材料の連続ビード（ｂｅａｄ）の形態で実質的に連続的であるか、または材料の断続的なビードの形態で断続的であり得る。図１０では、連続したビードの代わりにドットによって形成されたスペーサ構造が示されている。

【0066】

下部電極１２は、透明層であるか、または不透明である。不透明電極の例は薄いクロムのサンドイッチである（接着促進）。アルミニウム（シート導電性）およびクロム層（界面層）。透明な下部電極１２はまた、インジウム錫酸化物、またはオーミック接触を提供する特定の酸化物で被覆された幾らかの他の金属酸化物／金属／金属酸化物層系を含むことができる。このような特定の接触は、真空処理によって堆積されたＴｉＯｘまたはＺｎＯｘ（ドープされたまたは真性のいずれか）から形成され得るか、或いは、溶液からのゾル−ゲルまたはナノ粒子として形成され得る。

【0067】

光活性層１４は、ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）と［６，６］−フェニルＣ６１−酪酸メチルエステル（ＰＣＢＭ）とのブレンドなどの共役ポリマーとフラーレン誘導体とのブレンドであってもよい。Ｐ３ＨＴ、即ちこの光活性複合材料中の主要な吸収剤は約２．１ｅＶのバンド間隙を有し、約６５０ｎｍまでの波長を吸収する。あるいは、光活性層１４は、１つが供与体を提示し、もう１つが受容体を提示する２つの共役ポリマーのブレンドを含むか、或いはそれぞれ供与体特性および受容体特性を有する２つ以上の分子種の組み合わせを含むことができる。

【0068】

他の適切な光活性層１４は、（ポリ（２−メトキシ−５−（（３’、７’−ジメチルオクチル）オキシ）−１，４−フェニレンビニレン）（ＭＤＭＯ−ＰＰＶ）のようなｐ−フェニレンビニレン系５共役ポリマー）、フルオレン系共役ポリマー、例えば２，１，３−ベンゾチアジアゾール含有ＰＦ、ポリ（９，９−ジオクチルフルオレン−２，７−ジイル−ａｌｔ−４，７−ビス（３−ヘキシルチエン−５−イル））−２，１，３−ベンゾチアジアゾール−２’，’’２−ジイル）を含むことができる。さらに適切な光活性層１４は、ＣＨ３ＮＨ３ＰｂＩ３−ｘＣｌｘペロブスカイトまたは鉛フリーバージョン、例えばメチルアンモニウム３ヨウ化スズ（ＣＨ３ＮＨ３ＳｎＸ３）を含むことができる。

【0069】

界面層１６は、ポリ（３，４−エチレンジオキシチオフェン）−ポリ（スチレンスルホネート）（（ＰＥＤＯＴ）−ＰＳＳ）またはポリアニリン−ポリ（スチレンスルホネート）（Ｐａｎｉ）のような正孔収集（ｈｏｌｅ ｃｏｌｌｅｃｔｉｏｎ）化合物である。代替的な正孔収集化合物には、ＭｏＯ３、ＮｉＯまたはＶ２Ｏ５などの金属酸化物が含まれる。

【0070】

上部電極１８は、界面層１６上に堆積され、真空蒸着された金属電極を含み得る。適切な金属としては、銀、アルミニウム、銅および金、またはそれらの合金または組み合わせが挙げられる。

【0071】

代替的に、上部電極は、特定の金属またはその前駆体に基づくことができる。上部電極は、金属ナノ粒子またはナノワイヤ（例えば、銀ナノワイヤ）の形態で溶液から堆積させることもできる。後者は、ＰＥＤＯＴ：ＰＳＳのような導電性充填剤と組み合わせて、半透明電極の実現を可能にする。半透明の上部電極は、多くの場合、金属酸化物層の間に挟まれた真空蒸着された薄い金属層によって実現することができる。これらの層の堆積は、コーティング技術および印刷技術によって行うことができる。不透明な下部電極または完全に透明なデバイスの場合、上部電極は、光の透過を可能にするのに十分に透明である。

【0072】

図１を参照すると、第１のＰ１パターニング特徴部２４は、隣接する太陽電池１１Ａと１１Ｂとの間の下部電極１２の分離を提供する。第２のＰ２パターニング特徴部２６は、隣接する太陽電池１１Ａおよび１１Ｂの上部電極１８と下部電極１２との間の電気的相互接続のための導電性材料によって充填される露出された空間を提供する。図１から分かるように、太陽電池１１Ａの上部電極１８と太陽電池１１Ｂの下部電極１２との間の電気的相互接続は、上部電極１８の堆積によってもたらされる。第３のＰ３パターニング特徴部２８は、上部電極１８の分離を提供する。

【0073】

図１において、スペーサ構造２０は、下部電極１２の上にかつ下部電極１２と接触して第２のＰ２パターニング特徴部２６内に部分的に堆積され、光活性層１４および界面層１６の一部を覆っている。スペーサ構造２０は通常誘電材料を含んでいる。スペーサ構造２０はまた、以下に説明するような光学機能を含むことができる。

【0074】

図２を参照すると、スペーサ構造２０は、下部電極１２の上にかつ下部電極１２と接触して第２のＰ２パターニング特徴部２６内に部分的に堆積され、光活性層１４および界面層１６の一部を覆っている。太陽電池１１Ａの上部電極１８と太陽電池１１Ｂの下部電極１２との間の電気的相互接続を提供しながら、上部電極１８が基板１０の露出した空間と接触するように、同基板１０は露出されている。

【0075】

図１および図２に共通する点は、２つの隣接するセルの上部電極１８の分離をもたらす第３のＰ３パターニング特徴部２８が、誘電体スペーサ２０の電気的相互接続の反対側に位置することである。

【0076】

図３を参照すると、スペーサ構造２０は、下部電極１２の上にかつ下部電極１２と接触して第２のＰ２パターニング特徴部２６内に部分的に堆積され、光活性層１４および界面層１６の一部を覆っている。上部電極１８の分離を提供する第３のＰ３パターニング特徴部２８は、誘電体スペーサ２０の上部に位置する。

【0077】

図４を参照すると、スペーサ構造２０は、下部電極１２の上にかつ下部電極１２と接触して第２のＰ２パターニング特徴部２６内に部分的に堆積され、光活性層１４および界面層１６の一部を覆っている。上部電極１８の分離を提供する第３のＰ３パターニング特徴部２８は、スペーサ構造２０のシャドーイング効果またはマスキング効果から形成される。スペーサ構造２０の三次元構造は、電極堆積中の上部電極１８の全層にわたる材料堆積を防止するアンダーカットを提供する。

【0078】

図５を参照すると、スペーサ構造２０は、全体が下部電極１２上にあり、かつ下部電極１２に接触する第２のＰ２パターニング特徴部２６内に完全に堆積される。スペーサ構造２０は、光活性層１４および界面層１６の一部を覆っていない。上部電極１８の分離を提供する第３のＰ３パターニング特徴部２８は、誘電体スペーサ２０の電気的相互接続部の反対側に配置される。

【0079】

図６〜図９を参照すると、デバイスアーキテクチャは、光活性層１４および界面層１６の堆積後に、隣接する太陽電池１１Ａおよび１１Ｂの間の下部電極１２の分離を提供する第１のＰ１パターニング特徴部２４を実行することに基づいている。この場合、Ｐ１パターニング特徴部２４は、積層スタック全体を通して実行される。

【0080】

図６を参照すると、スペーサ構造２０は、第１のパターニング特徴部２４によって露出された基板１０上に堆積され、かつ太陽電池１１Ａの全ての層の縁部を部分的に覆っている。下部電極１２の露出した縁部を覆うスペーサ構造２０が存在しない場合、太陽電池１１Ａはその上部電極１８と下部電極１２との間で（上部電極１８の堆積時に）短絡するであろう。上部電極１８は、スペーサ構造２０の上部表面全体に堆積され、第２のＰ２パターニング特徴部２６を充填する。上部電極１８の切れ目（ｂｒｅａｋ）は、第３のＰ３パターニング特徴部２８で生じる。

【0081】

図７を参照すると、スペーサ構造２０は、第１のパターニング特徴部２４によって露出された基板１０上に部分的に堆積され、かつ太陽電池１１Ａの全ての層の縁部を部分的に覆っている。下部電極１２の露出した縁部を覆うスペーサ構造２０が存在しない場合、太陽電池１１Ａはその上部電極１８と下部電極１２との間で短絡するであろう。上部電極１８は、スペーサ構造２０の上部表面全体に堆積され、第２のＰ２パターニング特徴部２６内で部分的に終端する。

【0082】

図８を参照すると、スペーサ構造２０は、第１のパターニング特徴部２４（図示しない）によって露出された基板１０上に部分的に堆積され、かつ太陽電池１１Ａの全ての層の縁部を部分的に覆っている。下部電極１２の露出した縁部を覆うスペーサ構造２０が存在しない場合、太陽電池１１Ａはその上部電極１８と下部電極１２との間で短絡するであろう。上部電極１８は、スペーサ構造２０の上部表面全体に堆積され、隣接する太陽電池１１Ｂの界面層１６を覆うように延在する第２のパターニング特徴部２６を完全に充填する。従って、第３のＰ３パターニング特徴部２８は上部電極１８の分離を提供する。

【0083】

図９を参照すると、二重スペーサ構造２０Ａ、２０Ｂが示されている。第１スペーサ構造２０Ａは、第１パターニング特徴部２４によって露出された基板１０上に部分的に堆積され、太陽電池１１Ａの全ての層の縁部を部分的に覆っている。下部電極１２の露出した縁部を覆うスペーサ構造２０Ａが存在しない場合、太陽電池１１Ａは、太陽電池１１Ａはその上部電極１８と下部電極１２との間で短絡するであろう。第２のスペーサ構造２０Ｂは、第１のスペーサ構造２０Ａから離間しており、下部電極１２の上であり、かつに隣接する太陽電池１１Ｂの光活性層１４および界面層１６の縁部領域を部分的に覆って堆積される。上部電極１８は、隣接する太陽電池１１Ｂの上部電極１８に向かって延在する、第１のスペーサ構造２０Ａの上面全体および第２のパターニング特徴部２６上に堆積される。第２のスペーサ構造２０Ｂは、上部電極のＰ３パターニング特徴部の分離２８を形成するように作用する。

【0084】

２つの異なるスペーサ構造を使用する利点は、これらが異なる材料から作製され得ることである。スペーサ構造２０Ａの材料は、セル１１Ａの露出した縁部を電気的に絶縁するような誘電特性を提供する。スペーサ構造２０Ｂは上部電極（Ｐ３）の分離を提供する。これは、スペーサ構造の大きな接触角によって引き起こされるシャドーイング効果、多孔質かつ粗い表面による若しくは別の材料による微視的シャドーイング効果、によって達成することができる。これらの場合、スペーサ構造のいずれかまたは両方によってスペーサ機能を達成することができる。この構成の別の変形は、構造２０Ｂの代わりに堆積されたオイルのライン（ｔｈｅ ｌｉｎｅ ｏｆ ｏｉｌ）と組み合わされた誘電体スペーサ構造２０Ａである。

【0085】

オイルのラインの目的は、真空メタライゼーション（このタイプのプロセスは知られている）中にこの領域に金属が堆積するのを防止し、結果として分離部Ｐ３を形成することである。この構成では、スペーサ構造は、巻き上げ時（メタライゼーションの前）に、オイルのラインがローラーおよび／またはウェブの背面と接触するのを防止する。構造２０Ｂのための代替的な材料はグリースまたはワックスであり、金属電極の堆積または特定の表面上の他の材料の堆積さえも防止する特性を有する。

【0086】

保護すべき第２の構造は原則的に任意の材料から作ることができるが、有利な材料セットは、最終的な電極の堆積中に電極の堆積を防止するものである。最終的な電極が熱蒸発ステップを介して堆積される場合、例えばシリコーンまたはポリフェニルエーテルに基づく低蒸気圧のオイルまたは低蒸気圧のグリースまたはワックスで形成された薄い構造が有利であろう。好ましいオイルの例は、Ｃｏｎｑｕｅｓｔ Ｗｅｓｔによって供給されるシリコーン系拡散ポンプオイル７０４またはポリフェニルエーテル系製品であるＥｄｗａｒｄｓ Ｈｉｇｈ Ｖａｃｕｕｍから入手できるＳａｎｔｏｖａｃ５（商標）である。適切なグリースの例は、炭化水素をベースとし、その一部がワックスを含む、Ａｐｉｅｚｏｎ（商標）グリースＬ、Ｍ、ＮまたはＴである。適切なワックスの例は、プロセス温度および蒸気圧の許容差に応じて、Ａｐｉｅｚｏｎ（商標）Ｗ、またはパラフィンワックスでさえある。別の選択肢は、Ｄｕｐｏｎｔ（商標）５０１８のような部分的または完全に未硬化のＵＶ硬化性化合物である。これらの材料は、非接触印刷（例えば、サーマルインクジェット）、フレキソ印刷（特にオイル）またはノズル分配（特により粘性の材料）のような選択された特定のブロッキング材料に適した任意の既知の技術によって、良好な特徴部形成特性を示す温度にて堆積されてもよい。場合によっては、組成物に湿潤剤を添加することが必要な場合がある。

【0087】

付随的に、最終的な電極堆積中に、重要な電荷パーコレーションネットワークが構造全体にわたって形成されることを回避するように、保護すべき特徴部に高レベルの粗さを示す材料を組み込むことが有益であり得る。この一例は、Ｉｍｅｒｙｓ Ｐｅｒｆｏｒｍａｎｃｅ Ｍｉｎｅｒａｌｓ社によって製造されたＭＫＴ（商標）に見られるような非常に細かいフレークとして存在することができるマイカである。

【0088】

図１０は、スペーサ構造の代替的な配置を示す。図１０Ａは側面図であり、全ては他のこれまでの図面と類似している。図１０Ｃは、図１０Ａのスペーサの配置の平面図である。線ＡおよびＢは、図１０Ａおよび図１０Ｂにて示される側面図の位置を示す。スペーサ要素２０は点線の円として示されており、この例ではスペーサは円形の形状または滴の形状のものであることを示している。代替として、楕円形または細長いダッシュ型のパターンなど、パターニング内に収まる他の任意の簡便な形状であってもよい。

【0089】

図１１Ａ乃至１１Ｇは、本発明の実施形態によるソーラーモジュール８の製造の順序を示す。図１１Ｇに示される最終的なパターン化されたデバイススタックは、図１に示されるデバイススタックと同一であるが、堆積および製造の一般的原理は、図１乃至図９に示されるデバイスのいずれにも適用可能である。本明細書で使用されるように「デバイススタック」なる表現は、薄膜素子スタックを形成するように構築された１つ以上の薄膜層を参照することを意図されており、この薄膜素子スタックは、光吸収デバイスまたは光放出デバイスである動作可能なデバイスとなるであろう。

【0090】

したがって、図１１Ａを参照すると、基板１０が提供され、同基板１０は、その上に堆積された下部電極１２を有する。下部電極１２は、その下にある基板１０を露出させることによって、隣接する下部電極１２の間に電気的分離を生成するように、下部電極１２によって形成されたＰ１パターニング特徴部２４を有するべくパターン形成される。

【0091】

図１１Ｂは、パターン形成された下部電極１２および露出した基板１０の上に堆積された活性層１４を有するパターン形成された下部電極１２を示す。活性層１４は単一層１４として示されているが図１に関連して上述したような層のスタックを含むことができる。図１１Ｄを参照すると（図１１Ｃは存在しない）、基板１０上にパターン形成された下部電極１２は活性層１４によって被覆され、それは次に界面層１６を含む。界面層１６は、ポリ（３，４−エチレンジオキシチオフェン）−ポリ（スチレンスルホネート）（（ＰＥＤＯＴ）−ＰＳＳ）またはポリアニリン−ポリ（スチレンスルホネート）（Ｐａｎｉ）のような正孔収集化合物を含む。代替的な正孔収集化合物には、ＭｏＯ_３、ＮｉＯまたはＶ_２Ｏ_５などの金属酸化物が含まれる。

【0092】

図１１Ｄを参照すると、第２のＰ２パターニング特徴部２６が、下部電極１２と接触して形成され、光活性層１４および界面層１６の一部を覆っている。図１１Ｅは、下部電極１２上でかつ下部電極１２に接触し、光活性層１４および界面層１６の一部を覆う第２のＰ２パターニング特徴部２６内に部分的に堆積されたスペーサ構造２０を示す。図１に関連して上述したように、スペーサ構造２０は誘電材料であってもよいが、他の材料を単独で使用してもよく、または誘電体と組み合わせて使用してもよい。

【0093】

図１１Ｆを参照すると、蒸着した上部金属電極層１８がスペーサ構造２０上に堆積されている、実際の状況では、このような堆積プロセスは、ウェブが輸送のためにロールアップされることを必要とするデバイススタックを構築するために使用されるロール・ツー・ロール装置から離れた場所または設備で行われる。図１１Ｇは、上部電極１８の分離を提供する第３のＰ３パターニング特徴部２８を有する最終的なパターン化デバイススタックを示す。

【0094】

図１２は、スペーサ材料が光を透過することができる代替的な実施形態を示す。この例では、入射光２２は、基板１０および構造の他の層を通過し、反射する上部電極１８から内部的に反射されて界面層１６および光活性層１４に戻る。ある場合には、上部界面層は、スペーサ構造２０によって覆われた光活性領域で生成される電流がセルによって生成される全体の電流に寄与するのに十分なシート導電性のレベルを提供する。さらに、光活性層１４の領域外のスペーサ構造２０の領域に入射する入射光の一部は、光活性領域１４上に反射して戻され、したがって光電流に寄与する。その結果、集光の有効面積が増加する。スペーサ材料２０の光学特性は、太陽電池の光活性材料の活性スペクトル範囲において高い透過率を示すように選択される。スペーサ材料への蛍光色素の組み込みは、これらの構造における光の捕捉をさらに促進し、隣接するセル要素に吸収される可能性がより大きい低い波長にダウンシフトさせ、その後電気エネルギーに変換される。フルオロポリマーを組み込むことにより、ローラー表面に対する低い接着性を有するスペーサ構造２０を提供することができる。上部電極１８は、スペーサ構造２０の上にかつスペーサ構造２０と接触して堆積される。

【0095】

適切なスペーサ材料の例は：
ホットメルト接着剤、
ドーム形成（ｄｏｍｉｎｇ）化合物、
誘電材料、
ＵＶ硬化誘電材料、例えばデュポン５０１８（商標名）、
導電性材料：ＤｕｐｏｎｔＰＶ４１２（商標名）スクリーン印刷ペースト、
である。

【0096】

スペーサ材料は、インクジェット、バルブジェット、分配ノズル、ロータリースクリーンおよびＴｏｎｅＪｅｔ（商標）、電子写真印刷などの当技術分野で知られている他の堆積技術、および堆積が特定の基板に必要な厚さの範囲にあり、かつ材料特性および特徴部スペーシングが適切である他のもの、によって堆積されてもよい。

【0097】

図１３を参照すると、スペーサ構造２０とデバイススタックとの間の幾らか現実的な基準を提供する試みにおいて、約１０ｕｍの高さを有するスペーサ構造２０が示されており、同スペーサ構造２０は、Ｐ１パターニング特徴部２４の形態である間隙とＰ２パターニング特徴部２６の結果として下部電極１２上に露出された空間とを提供する相互接続のパターニング特徴部の区域内に部分的に堆積されている。Ｐ２パターニング特徴部２６は１〜５００ｕｍであり、この例では約２５ｕｍである。デバイススタックは約１ミクロン以下の高さ（矢印１）である（その図はそれほど正確な寸法ではない）。図１３から容易に見ることができるように、スペーサ構造２０はデバイススタックを矮化し（ｄｗａｒｆ）、Ｐ３パターニング特徴部２８のポスト電極パターニングに先立って上部電極１８によって被覆され、Ｐ３パターニング特徴部２８の可能性のある位置は下向きの矢印によって示され、隣接するセル間の上部電極１８に必要とされる切れ目を提供する。この場合、スペーサ構造２０はまた、上部電極の堆積中の左側のデバイススタック上の下部電極１２に対する上部電極１８の短絡を回避する手段を提供する。

【0098】

図１４を参照すると、約２０ミクロン（２０μｍ）（実線）の高さと５０ミクロン（５０μｍ）（点線）を超える寸法のスペーサ構造２０が、スペーサ構造２０とデバイススタックとの間の真の相対的スケールにより近い例として示されている。図１４のスペーサ構造２０は、下部電極１２に空隙を与え、そして下部電極１２上に露出された空間を提供する、Ｐ１パターニング特徴部２４及びＰ２パターニング特徴部２６を含む相互接続区域内に部分的に堆積して示されている。Ｐ２パターニング特徴部２６は、２５ミクロン（２５μｍ）より大きく延出しており、デバイススタックは、通常、高さが１ミクロン（１μｍ）未満であり、典型的には３００〜５００ナノメートルである。図１４に示される隣接するデバイススタックの活性領域（２）間の距離は７５ミクロン（７５μｍ）より大きいが、使用されるパターニング技術に応じてより狭い特徴部間隔および間隙が可能である。

【0099】

スペーサ構造の主な目的は、基板材料の上部に堆積される膜に対する損傷の発生を防止することである。第１の例では、スペーサ構造は第１の電極によって覆われていない。これは、図１５ａに示されるように、第１の電極の上にスペーサ構造を堆積することによって、または図１５Ｂに示されるように、電極のそばに、部分的に若しくは完全にスペーサ構造を堆積することによって（第１の電極内に形成された間隙内に堆積することによって）達成され得る。有利なことに、スペーサが第１の電極によって覆われている代替的な例では、スペーサ構造を覆う第１の電極の一部は、基板を主として覆う第１の（底部）電極と電気的に接触していないか、あるいは、第２の（上部）電極の主平面領域と電気的に接触していないか、のいずれかである必要がある。これは、第１の電極と上部電極とが直接接触することにより第１の電極と上部電極との間に短絡が生じるのを避けるために必要である。これは、例えば、層電極堆積時または引き続く上部電極のサブトラクティブパターニング時のシャドーイング効果によって達成され得る。

【0100】

図１６Ａに示されるように、基板とスペーサ構造２０との間に多数の薄膜層を存在させることができる。好ましい配置は、特定のプロセスにおける層のロバスト性、ウェブの巻き戻しと巻き出しによるプロセス順序及び任意の中断、並びにスペーサ構造及び薄膜スタックの接着に依存する。

【0101】

図１６Ｂは、薄膜コーティングが中断され、スペーサ構造が第１の電極に直接固定されている例を示す。この場合、スペーサ構造２１が最初に露出した下部電極を覆うことが重要である。図１６Ｃにおいて、スペーサ構造２１は、薄膜のコーティングの前に下部電極上に堆積される。これは、薄膜コーティングにおいて厚さが変動する欠点を有するかもしれないが、スペーサ構造の領域における層の部分的な除去は、上部電極の堆積後に電気的シャントの生成をもたらさない。接着が許容される場合、スペーサ構造２１は、下部電極の上で上部電極の下のいずれかの層に堆積させることができる。これは図１６Ｄに示されている。相互接続の区域の外側にスペーサ構造を堆積したものが、図１６Ｅに示されている。欠点は、活性領域のサイズの縮小である。

【0102】

並列相互接続の場合には、図１７に示すように、スペーサ構造の堆積区域内の１つ以上の被覆層を部分的に除去することも可能である。スペーサ構造２０は、導電性特徴部１９と誘電体被覆部２１との組み合わせによって形成される。スペーサ構造の誘電体部分と導電部分との高さの比は変更できる。図１８は、この実装形態では、導電部がスペーサ構造の高さにどのように寄与するかを示している一方、この場合比較的薄い誘電体被覆層２１の目的は電気的分離を提供することである。

【0103】

いくつかの薄膜層は、スペーサ構造２０及び薄膜スタック内の他の層を部分的にまたは完全に覆うことができる。原理的には、図１９に示すように、下部電極を除く、界面層１６、光活性（または再結合）層１４、金属層１８を含むスタック全体をスペーサ構造２０上に配置することができる。この構成の欠点は、スペーサ構造によって誘導される表面効果によって引き起こされる溶液からそれらがコーティングされる層の不均一な厚さ分布を引き起こすことである。真空または大気蒸気処理（例えば、空間ＡＬＤ（原子層堆積）、ＣＶＤ）によって堆積された薄膜層は、それほど影響を受けない。したがって、好ましい実装形態は、スペーサ構造が、最終的な溶液処理されたデバイススタック層の後に適用される実装形態である。

【0104】

図２０は、並列相互接続のためのスペーサ構造２０の一般的な配置を示す。導体１９は下部電極１２と接触している。スペーサ要素２０は、薄膜スタックの任意の垂直位置に配置することができる。最も適切な位置は、層の接着及びロール・ツー・ロール・プロセスでの処理条件によって決定される。好ましい構成は、最終的な上部電極（任意選択的に１つまたは複数の界面層１６を含み、金属の異なる組合せを含む）のみがスペーサ構造および薄膜スタックを覆うものである。

【0105】

スペーサ構造は、２つの隣接する薄膜素子スタックの間のいわゆる電気的相互接続の区域に主に位置する誘電体または電荷伝導構造体を含むことが好ましく、この薄膜素子スタックはセル素子とも呼ばれる。導電性スペーサ構造２０に基づく例が図２１に示されている。この場合、隣接するセル要素の直列相互接続は、導電性スペーサ、例えば、カーボンブラックまたは金属負荷ペーストのような導電性材料から主に製造される導電性スペーサ要素によって促進される。

【0106】

チャネルの作製は、特に、被覆された薄膜へのスペーサ構造の接着が十分に強い場合には必ずしも必要ではない。一例が図２２に示されている。誘電体スペーサ構造２０は、薄膜システム１４および１６の層の上に堆積される。また、上部注入層１６によって被覆される。この構造は、スペーサの下側にある薄膜への接着が十分であり、例えば真空プロセスによって堆積された場合に上部界面層の均質性が適切に維持できる場合に、処理順序を考慮した場合、有利であり得る。

【0107】

図２３を参照すると、スペーサ構造２０は、任意の薄膜コーティングまたはデバイススタックを有さず、かつ電気的相互接続３０の区域の反対にある基板１０の側に配置されている。図２３に示すように、スペーサ要素は、相互接続区域を形成する領域全体を覆う基板の表面を覆う必要はない。断面図は、ロール・ツー・ロールで製造されたソーラーモジュールのウェブ交差方向に切断が行われることを示している。スペーサ構造の目的は、ウェブが巻き上げられたときに薄膜デバイスの活性領域を保護することである。それらが相互接続区域に係合するように基板の非被覆表面上に配置されたスペーサ構造２０を配置することにより、薄膜コーディングを有する表面上において、電気的シャントについて重要な領域における欠陥を回避するか、或いは欠陥を少なくとも低減する。図２４は、ロールアップされたウェブの断面を介する断面図を示す。

【0108】

本発明の一例では、スペーサ構造は下部電極によって覆われていない。これは、最初に下部電極の堆積後にスペーサ要素を堆積させ、次に上部電極を堆積させる前にスペーサ要素を堆積させることにより達成することができる。スペーサ構造の堆積の前に、薄膜素子スタックは、堆積された上部界面層を含み得る。そのような好ましい界面層は、ＰＥＤＯＴ：ＰＳＳである。界面層のその他の例は、ＷｏＯｘ、ＭｏＯｘ、ＮｉＯｘ、ＺｎＯ、ＴｉＯｘである。代替的に、界面層は、真空蒸着、続いて金属電極の真空蒸着によって堆積させることもできる。

【0109】

スペーサ構造の存在は、可能な限り控えめでなければならず、理想的には、デバイスの性能および面積利用を損なうべきではない。したがって、スペーサ構造は、好ましくは、２つの隣接するセル要素間の電気的相互接続の区域に組み込まれる。セル相互接続のＰ１及びＰ３の２つの区域の間にある区域は、一般に、光起電力電池における電流の生成または発光デバイスにおける光の放出に対して重要な様式で寄与することはなく、冗長な空間であるとみなすことができる。従って、この領域は、スペーサ構造の統合に使用される。Ｐ１区域およびＰ２区域は、特に、スペーサ構造に対する良好な接着性を有する表面界面を提供する。スペーサ構造は、Ｐ１特徴部若しくはＰ２特徴部或いはＰ１区域若しくはＰ２区域および隣接する領域（Ｐ３）を完全にまたは部分的に覆うことができる。

【0110】

当業者には理解されるように、スペーサ構造の好ましい高さ範囲は、線ピッチ及び基板の柔軟性の関数であるが、とはいえ１００ミクロン（１００μｍ）を超える高さのスペーサ構造は多くの状況で十分であろう。

【0111】

したがって、基板上に配置された複数の直列に接続された光起電力電池からなる光起電力モジュールが、薄膜デバイス技術を利用して製造される。少なくとも下部電極層と、光起電力材料の本体と、その上に支持された上部電極層とを有する基板は、多数の個々の空間的に分離された光起電力電池と多数の同様に空間的に分離された接続区域を画定するようにパターン化される。接続領域は、それぞれが下部電極材料の一部を含むようにパターン化され、接続区域の各セグメント内の下部電極材料が露出され、特定のセルの下部電極部分と電気的に連通するように構成される。各セルの上部電極は、隣接するセルの下部電極と、適切な接続区域にある電極層を介して電気的に連通される。このようにして、セル間の直列相互接続が形成される。電気端子をモジュールに取り付けることができ、完成したモジュールは保護材料の本体内に封入することができる。

【実施例】

【0112】

実施例１
巻き上げ時での、被覆された膜のローラーとの接触により生ずる有機光起電力電池の生産収率の効果を実験的に調べた。ロール・ツー・ロールおよびシートフィード・プロセスの組み合わせを使用して、一連の有機光起電力電池を作製し、同電池は、透明な電極とそれに続く界面層、光活性層、ＰＥＤＯＴ：ＰＳＳ界面層を有する１２５ｕｍ基板から構成されている。デバイスを完成させるために、金属電極を熱蒸発によって堆積させた。ロール・ツー・ロール機での各コーティングステップの後に、サンプルを採取し、手作業によるシートコーティングプロセスステップ（表面側の接触が回避される）により製造を続けた。これにより、表面側の接触（ロール・ツー・ロール堆積）を経験したプロセス・ステップと、（シート供給により）表面側の接触ステップを受けなかったプロセス・ステップと、の別々の評価が可能になった。この実験における収率は、０．３％（約１．５ｃｍ^２の試験セル面積）を超える電力変換を有するデバイスの割合によって定義された。９５％を超える収率が、光活性層に続く第１の界面層のコーティングおよび巻き出しについて測定された。ＰＥＤＯＴ：ＰＳＳ界面層のコーティングおよび巻き戻し後、収率は５８％に低下した。巻き出しおよび巻き戻しの繰り返しの後に、さらに２５％まで低下した。この実験は、特に、最終的なＰＥＤＯＴ：ＰＳＳ界面層が、ローラー表面との表面側の接触時および巻き上げ時に欠陥を生じやすいことを証明した。

【0113】

実施例２
本発明のスペーサ構造の保護効果は、ローラー表面に面した被覆層を有するウェブの移送を正確に模倣した機械ローラーを使用して実験的構成で調査した。上記の実施例１と同じ材料を用いて調製された試験用コーティングスタックであって、１．５ｃｍ２のＯＰＶ試験セルを含み、これらの幾つかは、ＵＶ硬化誘電材料（デュポン５０１８Ａ）から形成された適用される１２５μｍの高い保護特徴部を有し、これはＰＥＤＯＴ：ＰＳＳ堆積後に分配ノズルを用いて相互接続の領域に堆積され、ＵＶランプで硬化された試験用コーティングスタックを調製した。サンプルを代表的なコーティング機のローラーに取り付け、上部電極の堆積の前に２００Ｎ／ｍのウェブ張力を適用してローラー上で数百回繰り返し転がした。実験（ローラー試験）は、図１に従う試料構造を用いて実施した。続いて、試料は、熱蒸発により適用される金属（銀）電極を有し、ソーラーシミュレータを用いて測定し、ＩＶ測定設定を用いて太陽電池パラメータを抽出し、１００ｍＪ／ｃｍ２にて太陽電池効率測定を可能にした。この試験の結果は、ローラー試験後に太陽電池性能の有意な変化が観察されないことである。ローラー試験前およびローラー試験後の両方の場合において、５０％を超える（電流−電圧曲線の）電気的充填率（ｅｌｅｃｔｒｉｃａｌ ｆｉｌｌ−ｆａｃｔｏｒｓ）が達成され、それは電気シャントを通って流れる寄生電流が低いことを示す。保護構造（スペーサ）を塗布したデバイスについて、１００％の歩留まりが測定され、表面損傷は観察されなかった。スペーサ構造を有していなかった比較試験デバイスは、実質的な表面損傷を示し、４０％未満の充填率および対応して低い収率（５０％未満）を有していた。

【0114】

本発明の１つの特定の実施形態のみを詳細に説明したが、当業者であれば、本発明の範囲から逸脱することなく様々な修正および改良を行うことができることが理解されよう。
発明のパラグラフ（ｐａｒａｇｒａｐｈ）
１．Ｘ−Ｙ平面内に延在し、第１の電極層で被覆され、さらに１つ以上の薄膜で被覆されて薄膜デバイススタックを形成する基板材料であって、薄膜デバイススタックは、Ｘ−Ｙ平面に垂直なＺ方向にＸ−Ｙ平面から距離Ｔまで延在し、Ｚ−Ｙ平面からＺ方向に延びている少なくとも１つのスペーサ要素であって、基板表面から直接延在しているか、または第１の電極層または薄膜デバイススタックを形成する薄膜のいずれかに堆積されている少なくとも１つのスペーサ要素と、同スペーサ要素は、存在する場合Ｚ方向にＸ−Ｙ平面から距離Ｓまで延在しており、距離Ｓは距離Ｔより大きい、基板材料。

【0115】

２．パラグラフ１に記載の基板材料であって、基板材料が複数の別個の薄膜デバイススタックを有し、薄膜デバイススタックは、隣接する薄膜デバイススタック間に電気的相互接続の区域を有し、スペーサ要素は、少なくとも部分的に電気的相互接続の区域に配置される、基板材料。

【0116】

３．薄膜デバイススタックの上に堆積された上部電極をさらに有するパラグラフ１または２に記載の基板材料であって、薄膜スタックは、電気的に直列に接続されるように配置され、電気的相互接続の区域は、隣接する薄膜スタックの上部電極と第１の電極との間に相互接続を提供するための導電性材料を堆積させるための領域を含む、基板材料。

【0117】

４．電気的相互接続の区域が、パターニング特徴部Ｐ１、Ｐ２およびＰ３のうちの１つ以上によって提供され、Ｐ１は隣接する薄膜デバイススタックの間の第１の電極の電気的分離を提供し、Ｐ２は、隣接する薄膜スタックの上部電極と第１の電極との間の電気的相互接続のための領域を提供し、Ｐ３は、上部電極の電気的分離を提供する、パラグラフ１または２または３に記載の基板材料。

【0118】

５．相互接続の区域は、Ｐ１及びＰ３のパターニング特徴部の外側の境界として定義される、パラグラフ４に記載の基板材料。
６．スペーサ構造は存在する場合、第１の電極の一部の上であって上部電極の一部の下に位置する、前述のパラグラフのいずれかに記載の基板材料。

【0119】

７．各々が異なる材料で形成された２つの構造が相互接続の区域に堆積され、構造の１つがスペーサ要素である、前述のパラグラフのいずれかに記載の基板材料。
８．構造の１つが液体、グリース又はワックスを含む、パラグラフ７に記載の基板材料。

【0120】

９．薄膜スタックが並列に接続されるように配置され、電気的相互接続の区域が、隣り合う薄膜スタックの間に間隙を含み、その間に第１の電極と出力端子との間に相互接続を形成する導電性スペーサ要素を収容する、パラグラフ１または２に記載の基板材料。

【0121】

１０．電気的相互接続の区域が、導電性材料と透明電極との間の界面領域として定義される、パラグラフ９に記載の基板材料。
１１．導電性材料が導電性グリッド線またはバスバーである、パラグラフ９または１０に記載の基板材料。

【0122】

１２．スペーサ要素が第１の電極上に堆積される、パラグラフ９乃至１１のいずれかに記載の基板材料。
１３．スペーサ要素は、導電性材料の少なくとも一部の上に堆積される、パラグラフ９乃至１２のいずれかに記載の基板材料。

【0123】

１４．スペーサ要素は、薄膜間であって、薄膜デバイススタックの不活性領域に配置される、パラグラフ１３に記載の基板材料。
１５．スペーサ要素が、導電性材料上であって、かつ薄膜スタックの不活性領域の少なくとも一部にある薄膜層上に堆積される、パラグラフ１３に記載の基板材料。

【0124】

１６．薄膜スタックが連続的なインラインストライプである、前述のいずれかのパラグラフに記載の基板材料。
１７．スペーサ要素が隣接するストライプに隣接するパターニング特徴部内に堆積される、パラグラフ１６に記載の基板材料。

【0125】

１８．スペーサ要素が連続した材料のビードとして堆積される、パラグラフ１乃至７または９乃至１７のいずれかに記載の基板材料。
１９．スペーサ要素が導電性材料である、パラグラフ９乃至１２，１４，１７または１８のいずれかに１つに記載の基板材料。

【0126】

２０．スペーサ要素が、別個の単位で、または断続的な材料のビードとして堆積される、パラグラフ１６または１７に記載の基板材料。
２１．複数の薄膜デバイススタックがソーラーモジュールを形成し、スペーサ要素の堆積が、ソーラーモジュールの長さに実質的に沿って延在する、前述のいずれかのパラグラフに記載の基板材料。

【0127】

２２．薄膜デバイススタックが光活性層を含む、前述のいずれかのパラグラフに記載の基板材料。
２３．薄膜デバイススタックが光起電力電池である、パラグラフ２２に記載の基板材料。

【0128】

２４．薄膜デバイススタックが、スペーサ要素の上に真空蒸着された上部電極を有する、前述のいずれかのパラグラフに記載の基板材料。
２５．上部電極が金属電極である、パラグラフ２４に記載の基板材料。

【0129】

２６．スペーサ要素が、１マイクロメートルより大きい、または好ましくは１マイクロメートル〜５００マイクロメートルの範囲であり、より好ましくは１０マイクロメートル〜３００マイクロメートルの範囲内であり、さらにより好ましくは２５マイクロメートル〜１５０マイクロメートルの範囲であるＺ方向の厚さを有する前述のいずれかのパラグラフに記載の基板材料。

【0130】

２７．薄膜デバイススタックが、５０ナノメートル〜５マイクロメートルまで、好ましくは１５０ナノメートル〜３マイクロメートル、より好ましくは３００ナノメートル〜１．５マイクロメートルのＺ方向の厚さを有する、前述のいずれかのパラグラフに記載の基板材料。

【0131】

２８．相互接続の区域が、基板上のＸ−Ｙ平面内に延在し、かつ基板からＺ方向離れるように延びる３次元区域である、前述のいずれかのパラグラフに記載の基板材料。
２９．前述のいずれかのパラグラフに記載の被覆された基板材料から形成される電子薄膜デバイス。

【0132】

３０．デバイスがソーラーモジュールである、パラグラフ２９に記載の電子薄膜デバイス。
３１．ロール・ツー・ロールプロセスで薄膜電子デバイスを製造する方法であって、同方法は、基板を準備するステップと、基板上に１つ以上の薄膜デバイススタックを作製するために１つ以上の薄膜層を堆積するステップと、薄膜デバイススタック間の電気的相互接続の区域を提供するステップと、薄膜デバイススタック間の電気的相互接続の区域に少なくとも部分的にスペーサ要素を堆積するステップとを含む、方法。

【0133】

３２．薄膜デバイススタックを形成するために、第１の表面を１つ以上の膜で被覆した、Ｘ−Ｙ平面内に延在する基板材料であって、同基板材料は厚さＴを有するとともにＸ−Ｙ平面に対して垂直で、かつ同Ｘ−Ｙ平面から離れるＺ方向に延在し、その上に少なくとも１つのスペーサ要素を有する第２の面を有し、スペーサ要素はＸ−Ｙ平面に対して垂直でありかつ距離Ｔよりも大きい距離ＳまでＸ−Ｙ平面から離れるようにＺ方向に延在し、スペーサ要素は、基板材料がロールに巻かれるとき、同スペーサ要素は、第１の表面上の薄膜層の間に形成された相互接続の区域と係合するように同基板上に配置されている、基板材料。

【0134】

３３．薄膜スタック内の不活性領域と係合するべく複数のスペーサ要素をパターンにて有する、パラグラフ３２に記載の基板材料。
３４．基板材料が可撓性である、前述のいずれかのパラグラフに記載の基板材料。

【0135】

３５．基板材料がロール上に巻かれている、パラグラフ３４に記載の基板材料。

【図A1】

【図A2】

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11A】

【図11B】

【図11D】

【図11E】

【図11F】

【図11G】

【図12】

【図13】

【図14】

【図15A】

【図15B】

【図16A】

【図16B】

【図16C】

【図16D】

【図16E】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】