特許 6705234 インバータ装置の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6705234

(24)【登録日】2020年5月18日

(45)【発行日】2020年6月3日

(54)【発明の名称】インバータ装置の制御方法

(51)【国際特許分類】

   H02M 7/493 20070101AFI20200525BHJP

【ＦＩ】

   H02M7/493

【請求項の数】2

【全頁数】8

(21)【出願番号】特願2016-53694(P2016-53694)

(22)【出願日】2016年3月17日

(65)【公開番号】特開2017-70179(P2017-70179A)

(43)【公開日】2017年4月6日

【審査請求日】2019年2月19日

(31)【優先権主張番号】特願2015-190547(P2015-190547)

(32)【優先日】2015年9月29日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000006105

【氏名又は名称】株式会社明電舎

(74)【代理人】

【識別番号】100086232

【弁理士】

【氏名又は名称】小林 博通

(74)【代理人】

【識別番号】100104938

【弁理士】

【氏名又は名称】鵜澤 英久

(72)【発明者】

【氏名】八ツ橋 洋祐

(72)【発明者】

【氏名】川村 繁和

【審査官】 東 昌秋

(56)【参考文献】

【文献】 特開昭５５−７４３７９（ＪＰ，Ａ）

【文献】 特開２００１−２３８４５６（ＪＰ，Ａ）

【文献】 特開昭６３−２９９７７９（ＪＰ，Ａ）

【文献】 特開２０１２−１７８９３８（ＪＰ，Ａ）

【文献】 特表２００４−５１０４００（ＪＰ，Ａ）

【文献】 特開２０１４−２７７９５（ＪＰ，Ａ）

【文献】 特開平７−３１１６３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ １／００−７／９８

(57)【特許請求の範囲】

【請求項1】

順変換回路に、Ｕ相，Ｖ相電圧を出力するインバータ回路３台並列接続した単相フルブリッジ構成のインバータ装置の制御方法において、
前記並列接続された３台のインバータ回路のうち、第１のインバータ回路に対してＵ相からＶ相へ電圧を出力するよう制御し、第２のインバータ回路に対してＶ相からＵ相へ電圧を出力するよう制御し、第３のインバータ回路に対してＵ相からＶ相へ電圧を出力するよう制御することで、各インバータ回路から順次異なる相の電圧を出力するよう制御し、
電圧を出力しているインバータ回路から、次の相電圧を出力するインバータ回路への転流時において、各インバータ回路のスイッチング素子特性の［ターンオフ時間ｔoff−ターンオン時間ｔon］のデッドタイムで転流する側のスイッチング素子にゲート信号を印加することを特徴としたインバータ装置の制御方法。

【請求項2】

前記３台の各インバータ回路は、直流側にそれぞれ平滑コンデンサを接続し、且つ各平滑コンデンサと前記順変換回路との間に各別にリアクトルを接続して短絡電流を抑制することを特徴とした請求項１記載のインバータ装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、インバータ装置の制御方法に係わり、特に、スイッチング素子を用いて複数の単相フルブリッジ回路で構成したインバータ装置におけるデッドタイム削減の制御方法に関するものである。

【背景技術】

【0002】

図７はスイッチング素子としてＩＧＢＴ素子を用いたときのターンオン、ターンオフ時の波形図を示したものである。ＶGEはゲート・エミッタ間電圧、ＶCEはコレクタ・エミッタ間電圧、ＩCはコレクタ電流を示す。殆どのＩＧＢＴ素子の特性として、ターンオン時間ｔonとターンオフ時間ｔoffの時間関係は、ターンオン時間ｔon＜ターンオフ時間ｔoffの関係にある。例えば、定格電圧１２００Ｖ，定格電流３００ＡのＩＧＢＴ素子の場合、ｔoff−ｔon＝２００ｎｓ程度の時間差の関係があるＩＧＢＴ素子をインバータ装置に使用する場合には、この時間差の関係をもとにインバータの上下短絡を防止するターンオン時間、ターンオフ時間、温度依存などを考慮し、さらに安全率を適宜決めてデッドタイムが設定される。

【0003】

誘導加熱装置などに使用されるインバータ装置には、直流電源に複数台の単相インバータ（セクションユニットＡ〜Ｄ）を接続し、その駆動順序をセクションユニットＡ〜Ｄへと1台のインバータ毎に順次駆動することで、高周波に対応することが特許文献１によって公知となっている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第４７６１６９６

【発明の概要】

【発明が解決しようとする課題】

【0005】

図８は単相フルブリッジ構成のインバータ回路を示したもので、ＩＧＢＴ素子Ｔu1，Ｔu2を直列に接続したＵ相アームと、ＩＧＢＴ素子Ｔv1，Ｔv2を直列に接続したＶ相アームによる単相フルブリッジ構成となっている。なお、インバータ回路に使用されるスイッチング素子として、ＩＧＢＴの他、ＦＥＴ、ＳｉＣ等のパワー半導体が使用されるが、以下ではＩＧＢＴ素子を例とする。

【0006】

図８で示す回路構成では、各相アームでの上下間のＩＧＢＴ素子短絡を防止するために、ＩＧＢＴ素子の駆動にはアーム短絡しないだけの十分なデッドタイムを設ける必要がある。このため、上下のＩＧＢＴ素子が共にオフの期間が存在し、負荷側に電力を供給しない期間が発生して出力電圧が低下するという問題が生じる。特に高周波で駆動するインバータ装置ではこの影響が大きくなる。なお、特許文献１では、デッドタイムを削減することについては言及されていない。

【0007】

本発明が目的とするところは、デッドタイムを削減してスイッチングＩ素子の不導通期間を短縮するインバータ装置の制御方法を提供することにある。

【課題を解決するための手段】

【0008】

本発明は、順変換回路に、Ｕ相，Ｖ相電圧を出力するインバータ回路３台を並列接続した単相フルブリッジ構成のインバータ装置において、
前記並列接続された３台のインバータ回路のうち、第１のインバータ回路に対してＵ相からＶ相へ電圧を出力するよう制御し、第２のインバータ回路に対してＶ相からＵ相へ電圧を出力するよう制御し、第３のインバータ回路に対してＵ相からＶ相へ電圧を出力するよう制御することで、各インバータ回路は順次異なる相の電圧を出力するよう制御することを特徴としたインバータ装置の制御方法。

【0009】

本発明は、各インバータ回路の交流出力の各相にインダクタンスを持たせたことを特徴としたものである。

【0010】

また、本発明は、電圧を出力しているインバータ回路から、次の相電圧を出力するインバータ回路への転流時において、各インバータ回路のスイッチング素子特性の［ターンオフ時間ｔoff−ターンオン時間ｔon］のデッドタイムで転流する側のスイッチング素子にゲート信号を印加することを特徴としたものである。

【0011】

また、本発明は、３台の各インバータ回路は、直流側にそれぞれ平滑コンデンサを接続し、且つ各平滑コンデンサと前記順変換回路との間に各別にリアクトルが接続して短絡電流を抑制することを特徴としたものである。

【発明の効果】

【0012】

以上のとおり、本発明によれば、各インバータ回路は順次異なる相の電圧を出力するよう制御することで、高周波駆動のインバータ装置が可能となる。その際、インバータ装置のデッドタイム不足に陥った場合でも、単相のインバータ回路の出力側に接続したリアクトルによって、インバータ回路間の短絡を防ぎつつデッドタイム短縮が可能となるものである。したがって、スイッチング素子の不導通期間が少なくなり、直流電圧に対して最大の出力電圧を発生させることができる。また、正常時には出力電流には影響を与えず、上下アーム短絡時の短絡電流のみを抑制することができ、デッドタイムの最短化を図りながらスイッチング素子の電流、電圧責務の過大および損失増大の抑制が可能となる。

【図面の簡単な説明】

【0013】

【図1】本発明の実施形態を示す構成図。

【図2】説明用電圧波系図。

【図3】ゲート電圧とコレクタ・エミッタ間電圧の関係図。

【図4】説明用出力電圧波形図。

【図5】本発明の実施形態を示す構成図。

【図6】説明用電圧波系図。

【図7】ＩＧＢＴ素子の特性図。

【図8】単相インバータ回路の構成図。

【発明を実施するための形態】

【0014】

本発明は、順変換回路に、Ｕ相，Ｖ相電圧を出力するインバータ回路３台を並列接続して単相フルブリッジのインバータ装置構成とする。並列接続された３台のインバータ回路のうち、第１のインバータ回路に対してＵ相電圧を出力するよう制御し、第２のインバータ回路に対してＶ相電圧を出力するよう制御し、第３のインバータ回路に対してＵ相電圧を出力するよう制御することで、各インバータ回路は順次異なる相の電圧を出力するよう制御するもので、以下図に基づいて詳述する。

【実施例1】

【0015】

図１は本発明に適用されるインバータ装置の構成図を示したものである。図６と同様に構成された単相フルブリッジ構成のインバータ回路ＩＶ−1〜ＩＶ−3の３台を、共通の直流電源である順変換回路Ｃｏｖに並列に接続されてそれぞれには直流電圧Ｅdcが印加される。Ｌは各インバータ回路ＩＶ−1〜ＩＶ−3の各出力端子に接続されたリアクトル、Ｕ，ＶはＵ相及びＶ相の出力端子である。また、１〜６は各インバータ回路ＩＶ−1〜ＩＶ−3を構成する各ＩＧＢＴ素子に対するゲート信号の印加順番を示したもので、各インバータ回路ＩＶ−1〜ＩＶ−3のＩＧＢＴ素子は１〜６の順序でオン制御されて図２で示すように制御順に対応した電圧が出力される。

【0016】

すなわち、オン制御の順番１では、インバータ回路ＩＶ−1のＵ相アームにおける第1のＩＧＢＴ素子Ｔu1-1とＶ相アームの第２のＩＧＢＴ素子Ｔv1-2を同時オンする。電流は、Ｐ→Ｔu1-1→Ｕ→Ｖ→Ｔv1-2→Ｎのルートで流れる。
順番２では、インバータ回路ＩＶ−２のＶ相アームにおける第1のＩＧＢＴ素子Ｔv2-1とU相アームの第２のＩＧＢＴ素子Ｔu2-2を同時オンする。電流は、Ｐ→Ｔv2-1→Ｖ→Ｕ→Ｔu2-2→Ｎのルートで流れる。
順番３では、インバータ回路ＩＶ−３のＵ相アームにおける第1のＩＧＢＴ素子Ｔu3-1とＶ相アームの第２のＩＧＢＴ素子Ｔv3-2を同時オンする。電流は、Ｐ→Ｔu3-1→Ｕ→Ｖ→Ｔv3-2→Ｎのルートで流れる。

【0017】

次に、順番４では、インバータ回路ＩＶ−１のＶ相アームにおける第1のＩＧＢＴ素子Ｔv1-1とU相アームの第２のＩＧＢＴ素子Ｔu1-2を同時オンする。電流は、Ｐ→Ｔv1-1→Ｖ→Ｕ→Ｔu1-2→Ｎのルートで流れる。
以下同様にして順番５，６とそれぞれ対応するＩＧＢＴ素子を駆動し、順番１〜順番６→順番１→…の順番の繰返し制御となる。

【0018】

図３はＩＧＢＴ素子のゲート電圧とコレクタ・エミッタ間電圧の関係を示したもので、（ａ）はインバータ回路ＩＶ−１におけるＩＧＢＴ素子Ｔu1-1のゲート電圧、（ｂ）はＩＧＢＴ素子Ｔu1-1のコレクタ・エミッタ間電圧、（ｃ）はインバータ回路ＩＶ−２におけるＩＧＢＴ素子Ｔu2-2のゲート電圧、（ｃ）はＩＧＢＴ素子Ｔu2-2のコレクタ・エミッタ間電圧である。

【0019】

ＩＧＢＴ素子のターンオン・ターンオフ時の波形は図５で示すように直線的には動作しないが、図３では直線的動作として表示している。図３（ａ）でＴu1-1に対するゲート電圧が立ち上がり、Ｔu1-1のターンオン（ｔon）後にはＴu1-1のコレクタ・エミッタ間電圧は略定常の順方向電圧にまで低下する。Ｔu1-1に対するゲート電圧がなくなる時刻ｔ１からターンオフ（ｔoff）する時刻ｔ３で、コレクタ・エミッタ間電圧は略定常のオフ電圧まで回復する。

【0020】

図１で示すインバータ装置の駆動時において、順番１のＩＧＢＴ素子の駆動時から順番２でのＩＧＢＴ素子への転流時にはＴu1-1とＴu2-2が直列接続された状態となる。この転流時には、図３で示されるようにＴu1-1のゲート電圧がなくなった時刻ｔ１からターンオフする時刻ｔ３までは導通し、この直後にオフする。本発明では、Ｔu1-1からＴu2-2への転流時には、時刻ｔ３前の時刻ｔ２でＴu2-2に対してゲート信号を印加してデッドタイム期間を短縮している。すなわち、デッドタイムは、ｔoff−ｔonとなっている。
以下、Ｔv2-1とＴv3-2、Ｔu3-1とＴu1-2…の関係についても同様である。

【0021】

図３の例において、制御順番が先になる正極側のＩＧＢＴ素子Ｔu1-1から、このＴu1-1と同相の、次番で制御される負極側ＩＧＢＴ素子Ｔu2-2へ転流する時刻ｔ１〜ｔ３間において、「Ｔu1-1のコレクタ・エミッタ間電圧ＣＥ＋Ｔu2-2のコレクタ・エミッタ間電圧ＣＥ＝直流電圧Ｅdc」が成立していればＴu1-1からＴu2-2への短絡電流は流れない。しかし、実際の波形によっては、図４で示すように「Ｔu1-1のコレクタ・エミッタ間電圧ＣＥ＋Ｔu2-2のコレクタ・エミッタ間電圧ＣＥ＜直流電圧Ｅdc」となる可能性がある。

【0022】

「Ｔu1-1のコレクタ・エミッタ間電圧ＣＥ＋Ｔu2-2のコレクタ・エミッタ間電圧ＣＥ＜直流電圧Ｅdc」の式が成立する期間が生じると、直流電圧Ｅdc−（Ｔu1-1のコレクタ・エミッタ間電圧ＣＥ＋Ｔu2-2のコレクタ・エミッタ間電圧ＣＥ）（＝ｖとする）の電圧が電源となり、Ｐ側からリアクトルＬを通してＮ側に短絡電流が流れる。この電流を所定の値△Ｉに抑制するためにリアクトルＬを挿入している。所定の値△Ｉはおおよそ（１）式で求める。

【0023】

【数1】

【0024】

以上第１の実施例によれば、デッドタイムの短縮が可能となる。また、例えＩＧＢＴ素子のオン・オフのスイッチ速度によるインバータ装置のデッドタイム不足に陥った場合でも、単相のインバータ回路の出力側に接続したリアクトルによって、インバータ回路間の短絡を防ぎつつデッドタイム短縮が可能となるものである。したがって、ＩＧＢＴ素子の不導通期間が少なくなり、直流電圧に対して最大の出力電圧を発生させることができる。

【実施例2】

【0025】

図５は、第２の実施例によるインバータ装置の構成図を示したもので、図１で示す第１の実施例と同一部分に同一符号を付してその説明を省略する。すなわち、この実施例は、各インバータ回路ＩＶ−１〜ＩＶ−３に設けられた平滑コンデンサＣ１〜Ｃ３と順変換回路Ｃｏｖとの間に、それぞれリアクトルＬ１〜Ｌ６を接続したものである。なお、リアクトルＬ１´〜Ｌ６´は配線インダクタンスである。

【0026】

各インバータ回路ＩＶ−1〜ＩＶ−3のＩＧＢＴ素子は、１〜６の順序でオン制御されて図６で示すように制御順に対応した電圧が出力される。図１と同様に、オン制御の順番１では、インバータ回路ＩＶ−1のＵ相アームにおける第1のＩＧＢＴ素子Ｔu1-1とＶ相アームの第２のＩＧＢＴ素子Ｔv1-2を同時オンする。また、順番２では、インバータ回路ＩＶ−２のＶ相アームにおける第1のＩＧＢＴ素子Ｔv2-1とU相アームの第２のＩＧＢＴ素子Ｔu2-2を同時オンする。

【0027】

順番１から２への動作時でＵ相からＶ相へ流れる負荷電流は、主に平滑コンデンサＣ１から供給され、順番２から３への動作時でＶ相からＵ相へ流れる負荷電流は、主に平滑コンデンサＣ２から供給される。通常動作でのＵ相からＶ相への電流経路は、Ｃ１（Ｐ）→Ｔu1-1→Ｕ→負荷→Ｖ→Ｔv1-2→Ｃ１（Ｎ）のルートで流れる。また、Ｖ相からＵ相への電流経路は、Ｃ２（Ｐ）→Ｔv2-1→Ｖ→負荷→Ｕ→Ｔu2-2→Ｃ２（Ｎ）のルートで流れる。

【0028】

次に、順番１から２への転流動作時に短絡が起きた場合、Ｔu1-1，Ｔu2-2に通電される短絡電流経路と電流は、
（Ｃ１（Ｐ）→Ｔu1-1→Ｔu2-2→Ｌ４´→Ｌ４→Ｌ２→Ｌ２´→Ｃ１（Ｎ））＋
（Ｃ２（Ｐ）→Ｌ３´→Ｌ３→Ｌ１→Ｌ１´→Ｔu1-1→Ｔu2-2→Ｃ２（Ｎ））
のルートで流れる。

【0029】

同様に、Ｔｖ2-1，Ｔｖ1-2に通電される短絡電流経路と電流は、
（Ｃ2（Ｐ）→Ｔｖ2-1→Ｔｖ1-2→Ｌ２´→Ｌ２→Ｌ４→Ｌ４´→Ｃ２（Ｎ））＋
（Ｃ１（Ｐ）→Ｌ１´→Ｌ１→Ｌ３→Ｌ３´→Ｔｖ2-1→Ｔv1-2→Ｃ1（Ｎ））
のルートで流れる。

【0030】

上記のように、インバータを時分割運転するものにおいて、平滑コンデンサＣ１〜Ｃ３と順変換回路Ｃｏｖとの間に、それぞれリアクトルＬ１〜Ｌ６を接続したことにより、平滑コンデンサＣ１〜Ｃ３の接続関係から正常時の負荷電流と上下アーム短絡時の短絡電流に通電経路に違いが成立し、正常時には出力電流に影響を与えず、各リアクトルＬ１〜Ｌ６は上下アーム短絡時の短絡電流のみを抑制することができる。

【0031】

したがって、この実施例によれば、ＩＧＢＴ素子の電流、電圧責務の過大および損失増大防止のために設けられるデッドタイムの最短化が可能となる。

【符号の説明】

【0032】

ＩＶ（ＩＶ−１〜ＩＶ−３）… インバータ回路
Ｃｏｖ… 順変換回路Ｃｏｖ
Ｔu，Ｔv… ＩＧＢＴ素子
Ｌ１〜Ｌ６… リアクトル
Ｃ１〜Ｃ３… 平滑コンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】