特許 6706670 液晶パネル信号制御回路と表示パネル及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6706670

(24)【登録日】2020年5月20日

(45)【発行日】2020年6月10日

(54)【発明の名称】液晶パネル信号制御回路と表示パネル及び表示装置

(51)【国際特許分類】

   G09G 3/36 20060101AFI20200601BHJP

   G09G 3/20 20060101ALI20200601BHJP

   G02F 1/133 20060101ALI20200601BHJP

【ＦＩ】

   G09G3/36

   G09G3/20 612D

   G09G3/20 612A

   G09G3/20 670D

   G02F1/133 505

【請求項の数】18

【全頁数】19

(21)【出願番号】特願2018-515783(P2018-515783)

(86)(22)【出願日】2015年10月23日

(65)【公表番号】特表2018-531416(P2018-531416A)

(43)【公表日】2018年10月25日

(86)【国際出願番号】CN2015092764

(87)【国際公開番号】WO2017054270

(87)【国際公開日】20170406

【審査請求日】2018年4月13日

(31)【優先権主張番号】201510638626.X

(32)【優先日】2015年9月30日

(33)【優先権主張国】CN

(73)【特許権者】

【識別番号】515203228

【氏名又は名称】深▲せん▼市華星光電技術有限公司

(74)【代理人】

【識別番号】100143720

【弁理士】

【氏名又は名称】米田 耕一郎

(74)【代理人】

【識別番号】100080252

【弁理士】

【氏名又は名称】鈴木 征四郎

(72)【発明者】

【氏名】張華

【審査官】 塚本 丈二

(56)【参考文献】

【文献】 中国特許出願公開第１０４１２３９２４（ＣＮ，Ａ）

【文献】 中国特許出願公開第１０３２３６２３４（ＣＮ，Ａ）

【文献】 米国特許出願公開第２００９／０１４０９６８（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１０／００９７３６５（ＵＳ，Ａ１）

【文献】 特開平１０−２１４０６２（ＪＰ，Ａ）

【文献】 国際公開第２００７／００７７６８（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ ３／２０−３／３８

Ｇ０２Ｆ １／１３３

(57)【特許請求の範囲】

【請求項1】

パルス幅変調集積回路ＰＷＭ ＩＣと、レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣと、からなる液晶パネル信号制御回路であって、
そのうち、前記液晶パネル信号制御回路は、さらに、Ｖｉｎ分圧回路を備え、
前記Ｖｉｎ分圧回路の一端は、前記パルス幅変調集積回路ＰＷＭ ＩＣの入力動作電圧Ｖｉｎの入力端子に接続され、
前記Ｖｉｎ分圧回路の他端は、グランドに接続され、
前記Ｖｉｎ分圧回路の分圧端子は、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのｐｉｎ ａピンに接続され、
前記ｐｉｎ ａピンは電圧測定ピンであり、
前記ｐｉｎ ａピンの電圧Ｖａが、Ｄｉｓｃｈａｒｇｅ機能が起動する所定の閾値として設定された起動電圧より低くなったとき、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの前記Ｄｉｓｃｈａｒｇｅ機能が起動し、
前記Ｄｉｓｃｈａｒｇｅ機能が起動すると、
前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣは、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力クロックＣＫの各ピンから出力される各出力ＣＫ信号を、前記パルス幅変調集積回路ＰＷＭ ＩＣの出力動作電圧であるＶＧＨに同期させて、
前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力クロックＣＫのピンは、前記パルス幅変調集積回路ＰＷＭ ＩＣの出力動作電圧ＶＧＨを出力する
ことを特徴とする液晶パネル信号制御回路。

【請求項2】

請求項１に記載の液晶パネル信号制御回路において、
前記Ｖｉｎ分圧回路は、直列接続される２つの抵抗器Ｒ１と抵抗器Ｒ２を備え、
そのうち、抵抗器Ｒ１の他端と抵抗器Ｒ２の一端は、前記Ｖｉｎ分圧回路の分圧端子であり、抵抗器Ｒ１の一端と抵抗器Ｒ２の他端は、それぞれ前記Ｖｉｎ分圧回路の両端である
ことを特徴とする液晶パネル信号制御回路。

【請求項3】

請求項１に記載の液晶パネル信号制御回路において、
前記液晶パネル信号制御回路は、さらに、ＶＧＨ分圧回路を備え、
前記ＶＧＨ分圧回路の一端は、前記パルス幅変調集積回路ＰＷＭ ＩＣのＶＧＨ出力端子に接続され、
前記ＶＧＨ分圧回路の他端は、グランドに接続され、
前記ＶＧＨ分圧回路の分圧端子は、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのｐｉｎ ｂピンに接続され、
前記ｐｉｎ ｂピンは別の電圧測定ピンであり、
前記ｐｉｎ ｂピンの電圧Ｖｂが、各出力ＣＫ信号に接続されるＴＦＴが導通する電圧であるスイッチ電圧より低い場合、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力ＣＫピンは、低レベルシグナルを出力する
ことを特徴とする液晶パネル信号制御回路。

【請求項4】

請求項３に記載の液晶パネル信号制御回路において、
前記ＶＧＨ分圧回路は、直列接続される２つの抵抗器Ｒ３と抵抗器Ｒ４を備え、
そのうち、抵抗器Ｒ３の他端と抵抗器Ｒ４の一端は、前記ＶＧＨ分圧回路の分圧端子であり、抵抗器Ｒ３の一端と抵抗器Ｒ４の他端は、それぞれ前記ＶＧＨ分圧回路の両端である
ことを特徴とする液晶パネル信号制御回路。

【請求項5】

請求項３に記載の液晶パネル信号制御回路において、
前記ＶＧＨ分圧回路は、可変抵抗器を備え、
前記可変抵抗器の両端子は、それぞれ前記ＶＧＨ分圧回路の両端であり、前記可変抵抗器の抵抗器調節端子は、前記ＶＧＨ分圧回路の分圧端子である
ことを特徴とする液晶パネル信号制御回路。

【請求項6】

請求項２に記載の液晶パネル信号制御回路において、
前記液晶パネル信号制御回路は、さらに、ＶＧＨ分圧回路を備え、
前記ＶＧＨ分圧回路の一端は、前記パルス幅変調集積回路ＰＷＭ ＩＣのＶＧＨ出力端子に接続され、
前記ＶＧＨ分圧回路の他端は、グランドに接続され、
前記ＶＧＨ分圧回路の分圧端子は、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのｐｉｎ ｂピンに接続され、
前記ｐｉｎ ｂピンは別の電圧測定ピンであり、
前記ｐｉｎ ｂピンの電圧Ｖｂが、各出力ＣＫ信号に接続されるＴＦＴが導通する電圧であるスイッチ電圧より低い場合、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力ＣＫピンは、低レベルシグナルを出力する
ことを特徴とする液晶パネル信号制御回路。

【請求項7】

液晶パネル信号制御回路を備える表示パネルであって、
前記液晶パネル信号制御回路は、パルス幅変調集積回路ＰＷＭ ＩＣと、レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣと、からなり、
前記液晶パネル信号制御回路は、さらに、Ｖｉｎ分圧回路を備え、
前記Ｖｉｎ分圧回路の一端は、前記パルス幅変調集積回路ＰＷＭ ＩＣの入力動作電圧Ｖｉｎの入力端子に接続され、
前記Ｖｉｎ分圧回路の他端は、グランドに接続され、
前記Ｖｉｎ分圧回路の分圧端子は、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのｐｉｎ ａピンに接続され、
前記ｐｉｎ ａピンは電圧測定ピンであり、
前記ｐｉｎ ａピンの電圧Ｖａが、Ｄｉｓｃｈａｒｇｅ機能が起動する所定の閾値として設定された起動電圧より低くなったとき、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの前記Ｄｉｓｃｈａｒｇｅ機能が起動し、
前記Ｄｉｓｃｈａｒｇｅ機能が起動すると、
前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣは、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力クロックＣＫの各ピンから出力される各出力ＣＫ信号を、前記パルス幅変調集積回路ＰＷＭ ＩＣの出力動作電圧であるＶＧＨに同期させて、
前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力クロックＣＫのピンは、前記パルス幅変調集積回路ＰＷＭ ＩＣの出力動作電圧ＶＧＨを出力する
ことを特徴とする表示パネル。

【請求項8】

請求項７に記載の表示パネルにおいて、
前記Ｖｉｎ分圧回路は、直列接続される２つの抵抗器Ｒ１と抵抗器Ｒ２を備え、
そのうち、抵抗器Ｒ１の他端と抵抗器Ｒ２の一端は、前記Ｖｉｎ分圧回路の分圧端子であり、抵抗器Ｒ１の一端と抵抗器Ｒ２の他端は、それぞれ前記Ｖｉｎ分圧回路の両端である
ことを特徴とする表示パネル。

【請求項9】

請求項７に記載の表示パネルにおいて、
前記液晶パネル信号制御回路は、さらに、ＶＧＨ分圧回路を備え、
前記ＶＧＨ分圧回路の一端は、前記パルス幅変調集積回路ＰＷＭ ＩＣのＶＧＨ出力端子に接続され、
前記ＶＧＨ分圧回路の他端は、グランドに接続され、
前記ＶＧＨ分圧回路の分圧端子は、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのｐｉｎ ｂピンに接続され、
前記ｐｉｎ ｂピンは、別の電圧測定ピンであり、
前記ｐｉｎ ｂピンの電圧Ｖｂが、各出力ＣＫ信号に接続されるＴＦＴが導通する電圧であるスイッチ電圧より低い場合、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力ＣＫピンは、低レベルシグナルを出力する
ことを特徴とする表示パネル。

【請求項10】

請求項９に記載の表示パネルにおいて、
前記ＶＧＨ分圧回路は、直列接続される２つの抵抗器Ｒ３と抵抗器Ｒ４を備え、
そのうち、抵抗器Ｒ３の他端と抵抗器Ｒ４の一端は、前記ＶＧＨ分圧回路の分圧端子であり、抵抗器Ｒ３の一端と抵抗器Ｒ４の他端は、それぞれ前記ＶＧＨ分圧回路の両端である
ことを特徴とする表示パネル。

【請求項11】

請求項９に記載の表示パネルにおいて、
前記ＶＧＨ分圧回路は、可変抵抗器を備え、
前記可変抵抗器の両端子は、それぞれ前記ＶＧＨ分圧回路の両端であり、前記可変抵抗器の抵抗器調節端子は、前記ＶＧＨ分圧回路の分圧端子である
ことを特徴とする表示パネル。

【請求項12】

請求項８に記載の表示パネルにおいて、
前記液晶パネル信号制御回路は、さらに、ＶＧＨ分圧回路を備え、
前記ＶＧＨ分圧回路の一端は、前記パルス幅変調集積回路ＰＷＭ ＩＣのＶＧＨ出力端子に接続され、
前記ＶＧＨ分圧回路の他端は、グランドに接続され、
前記ＶＧＨ分圧回路の分圧端子は、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのｐｉｎ ｂピンに接続され、
前記ｐｉｎ ｂピンは別の電圧測定ピンであり、
前記ｐｉｎ ｂピンの電圧Ｖｂが、各出力ＣＫ信号に接続されるＴＦＴが導通する電圧であるスイッチ電圧より低い場合、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力ＣＫピンは、低レベルシグナルを出力する
ことを特徴とする表示パネル。

【請求項13】

表示パネルを備える表示装置であって、
そのうち、前記表示パネルは、液晶パネル信号制御回路を備え、
前記液晶パネル信号制御回路は、パルス幅変調集積回路ＰＷＭ ＩＣと、レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣと、からなり、
前記液晶パネル信号制御回路は、さらに、Ｖｉｎ分圧回路を備え、
前記Ｖｉｎ分圧回路の一端は、前記パルス幅変調集積回路ＰＷＭ ＩＣの入力動作電圧Ｖｉｎの入力端子に接続され、
前記Ｖｉｎ分圧回路の他端は、グランドに接続され、
前記Ｖｉｎ分圧回路の分圧端子は、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのｐｉｎ ａピンに接続され、
前記ｐｉｎ ａピンは電圧測定ピンであり、
前記ｐｉｎ ａピンの電圧Ｖａが、Ｄｉｓｃｈａｒｇｅ機能が起動する所定の閾値として設定された起動電圧より低くなったとき、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの前記Ｄｉｓｃｈａｒｇｅ機能が起動し、
前記Ｄｉｓｃｈａｒｇｅ機能が起動すると、
前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣは、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力クロックＣＫの各ピンから出力される各出力ＣＫ信号を、前記パルス幅変調集積回路ＰＷＭ ＩＣの出力動作電圧であるＶＧＨに同期させて、
前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力クロックＣＫのピンは、前記パルス幅変調集積回路ＰＷＭ ＩＣの出力動作電圧ＶＧＨを出力する
ことを特徴とする表示装置。

【請求項14】

請求項１３に記載の表示装置において、
前記Ｖｉｎ分圧回路は、直列接続される２つの抵抗器Ｒ１と抵抗器Ｒ２を備え、そのうち、抵抗器Ｒ１の他端と抵抗器Ｒ２の一端は、前記Ｖｉｎ分圧回路の分圧端子であり、抵抗器Ｒ１の一端と抵抗器Ｒ２の他端は、それぞれ前記Ｖｉｎ分圧回路の両端である
ことを特徴とする表示装置。

【請求項15】

請求項１３に記載の表示装置において、
前記液晶パネル信号制御回路は、さらに、ＶＧＨ分圧回路を備え、
前記ＶＧＨ分圧回路の一端は、前記パルス幅変調集積回路ＰＷＭ ＩＣのＶＧＨ出力端子に接続され、
前記ＶＧＨ分圧回路の他端は、グランドに接続され、
前記ＶＧＨ分圧回路の分圧端子は、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのｐｉｎ ｂピンに接続され、
前記ｐｉｎ ｂピンは、別の電圧測定ピンであり、
前記ｐｉｎ ｂピンの電圧Ｖｂが、各出力ＣＫ信号に接続されるＴＦＴが導通する電圧であるスイッチ電圧より低い場合、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力ＣＫピンは、低レベルシグナルを出力する
ことを特徴とする表示装置。

【請求項16】

請求項１５に記載の表示装置において、
前記ＶＧＨ分圧回路は、直列接続される２つの抵抗器Ｒ３と抵抗器Ｒ４を備え、
そのうち、抵抗器Ｒ３の他端と抵抗器Ｒ４の一端は、前記ＶＧＨ分圧回路の分圧端子であり、抵抗器Ｒ３の一端と抵抗器Ｒ４の他端は、それぞれ前記ＶＧＨ分圧回路の両端である
ことを特徴とする表示装置。

【請求項17】

請求項１５に記載の表示装置において、
前記ＶＧＨ分圧回路は、可変抵抗器を備え、
前記可変抵抗器の両端子は、それぞれ前記ＶＧＨ分圧回路の両端であり、前記可変抵抗器の抵抗器調節端子は、前記ＶＧＨ分圧回路の分圧端子である
ことを特徴とする表示装置。

【請求項18】

請求項１４に記載の表示装置において、
前記液晶パネル信号制御回路は、さらに、ＶＧＨ分圧回路を備え、
前記ＶＧＨ分圧回路の一端は、前記パルス幅変調集積回路ＰＷＭ ＩＣのＶＧＨ出力端子に接続され、
前記ＶＧＨ分圧回路の他端は、グランドに接続され、
前記ＶＧＨ分圧回路の分圧端子は、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのｐｉｎ ｂピンに接続され、
前記ｐｉｎ ｂピンは、別の電圧測定ピンであり、
ｐｉｎ ｂピンの電圧Ｖｂが、各出力ＣＫ信号に接続されるＴＦＴが導通する電圧であるスイッチ電圧より低い場合、前記レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力ＣＫピンは、低レベルシグナルを出力する
ことを特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、２０１５年０９月３０日に中国特許庁に提出した出願番号２０１５１０６３８６２６．Ｘ・発明名称「液晶パネル信号制御回路と表示パネル及び表示装置」の中国特許申請先願優先権を要求し、前記先願の内容は引用の方法で本文中に合併される。

【0002】

本発明は、表示の技術分野に関し、特に、液晶パネル信号制御回路と表示パネル及び表示装置に関する。

【背景技術】

【0003】

ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）とも呼ばれる、液晶パネル（ｐａｎｅｌ）とは、現在よく使われている電子表示設備のことであり、従来のｐａｎｅｌ、例えばＧＯＡ （Ｇａｔｅ ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ）ｐａｎｅｌは、一瞬で電源がオフになった時、ｐａｎｅｌの液晶キャパシタを完全に放電させることができない。この種の液晶キャパシタは、完全に放電されないとｐａｎｅｌに表示残像が生じてしまう。

【0004】

ｐａｎｅｌ表示の残像問題を解決するため、従来技術は、液晶パネル信号制御回路を提供している。図１を参照する。そのうち、従来技術は、ＰＷＭ ＩＣ １０（Ｐｕｌｓｅ−Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）と、 ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ １１と、からなる液晶パネル信号制御回路を提供している。図２を参照する。図２は、図１の回路における各信号のシグナルを示した図である。そのうち、ＶＧＨは、ｐａｎｅｌにおけるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）の極めて高い制御レベルであることができ、前記ＶＧＨは、ＰＷＭ ＩＣの出力動作電圧でもある。ＸＡＯは、ＧＯＡ ｐａｎｅｌの電源がオフになり、ＰＷＭ ＩＣの作動が停止した後、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣに入力される１つの電圧反転信号であることができ、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣは、ＸＡＯ信号を受信した後、放電（Ｄｉｓｃｈａｒｇｅ）機能を起動させる。前記放電機能は、具体的には、各出力ＣＫ（クロック）信号とＶＧＨ信号を同期させ、同期後、各出力ＣＫ信号は、ＶＧＨが低くなるのに伴って低下する。図２に示す通り、ＶＧＨは、ＧＯＡ ｐａｎｅｌの電源がオフになった後も、しばらく高レベルが続く。各出力ＣＫ信号とＶＧＨは同期されるため、各出力ＣＫ信号に接続されるＴＦＴは、依然として導通状態ある。これにより、液晶パネル上のキャパシタの残存電荷は、導通したＴＦＴによってアースラインに放出され、液晶パネルキャパシタは放電されることで、ｐａｎｅｌの表示残像が解消される。

【0005】

従来の技術案を実現するにあたり、従来技術に存在する以下の技術問題を発見した。

【0006】

図２を参照する。各出力ＣＫ信号とＶＧＨが同期する時、ＶＧＨの電圧値はすでに低くなりつつあるため、ＶＧＨと同期された各出力ＣＫ信号の電圧値も低くなる。これにより、各出力ＣＫ信号の電圧値が不足していまい、各ＣＫ信号に接続されたＴＦＴは、導通できない或いは導通時間が短くなることで、液晶パネルキャパシタは、完全に放電されず、ｐａｎｅｌの表示残像も完全に解消されない。

【発明の概要】

【発明が解決しようとする課題】

【0007】

上述の従来技術に存在する問題を解決するため、本発明は、液晶パネル信号制御回路と表示パネル及び表示装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

１つ目の点として、液晶パネル信号制御回路を提供する。前記液晶パネル信号制御回路は、パルス幅変調集積回路ＰＷＭ ＩＣと、レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣと、からなり、前記液晶パネル信号制御回路は、さらに、Ｖｉｎ分圧回路を備える。

【0009】

前記Ｖｉｎ分圧回路の一端は、ＰＷＭ ＩＣの入力動作電圧Ｖｉｎの入力端子に接続され、前記Ｖｉｎ分圧回路の他端は、グランドに接続され、前記Ｖｉｎ分圧回路の分圧端子は、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのｐｉｎ ａピンに接続され、前記ｐｉｎ ａピンは、電圧測定ピンである。前記ｐｉｎ ａピンの電圧が起動電圧の閾値より低い時、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力クロックＣＫのピンは、ＰＷＭ ＩＣの出力動作電圧ＶＧＨを出力し、シグナルを同期する。

【0010】

１つ目の点と組み合わせて提供する液晶パネル信号制御回路の、１つ目の点における１種類目の任意の方法において、前記Ｖｉｎ分圧回路は、直列接続される２つの抵抗器Ｒ１と抵抗器Ｒ２を備える。そのうち、抵抗器Ｒ１の他端と抵抗器Ｒ２の一端は、前記Ｖｉｎ分圧回路の分圧端子であり、抵抗器Ｒ１の一端と抵抗器Ｒ２の他端は、それぞれ前記Ｖｉｎ分圧回路の両端である。

【0011】

１つ目の点と組み合わせて、１つ目の点の２種類目の任意の方法における、前記液晶パネル信号制御回路は、さらに、ＶＧＨ分圧回路を備える。前記ＶＧＨ分圧回路の一端は、前記ＰＷＭ ＩＣのＶＧＨ出力端子に接続され、前記ＶＧＨ分圧回路は、グランドに接続され、前記ＶＧＨ分圧回路の分圧端子は、前記ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ のｐｉｎ ｂピンに接続され、前記ｐｉｎ ｂピンは、別の電圧測定ピンである。ｐｉｎ ｂピンの電圧がスイッチ電圧の閾値より低い時、前記ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力ＣＫピンは、低レベルシグナルを出力する。

【0012】

１つ目の点における２種類目の任意の方法と組み合わせて、１つ目の点における３種類目の任意の方法において、前記ＶＧＨ分圧回路は、直列接続される２つの抵抗器Ｒ３と抵抗器Ｒ４を備える。そのうち、抵抗器Ｒ３の他端と抵抗器Ｒ４の一端は、前記ＶＧＨ分圧回路の分圧端子であり、抵抗器Ｒ３の一端と抵抗器Ｒ４の他端は、それぞれ前記ＶＧＨ分圧回路の両端である。

【0013】

１つ目の点における２種類目の任意の方法と組み合わせて、１つ目の点における４種類目の任意の方法において、前記ＶＧＨ分圧回路は、可変抵抗器を備える。前記可変抵抗器の両端子は、それぞれ前記ＶＧＨ分圧回路の両端であり、前記可変抵抗器の抵抗器調節端子は、前記ＶＧＨ分圧回路の分圧端子である。

【0014】

１つ目の点における１種類目の任意の方法と組み合わせて、１つ目の点における５種類目の任意の方法において、前記液晶パネル信号制御回路は、さらに、ＶＧＨ分圧回路を備える。前記ＶＧＨ分圧回路の一端は、前記ＰＷＭ ＩＣのＶＧＨ出力端子に接続され、前記ＶＧＨ分圧回路は、グランドに接続され、前記ＶＧＨ分圧回路の分圧端子は、前記ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ のｐｉｎ ｂピンに接続され、前記ｐｉｎ ｂピンは、別の電圧測定ピンである。ｐｉｎ ｂピンの電圧がスイッチ電圧の閾値より低い時、前記ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力ＣＫピンは、低レベルシグナルを出力する。

【0015】

２つ目の点として、表示パネルを提供する。前記表示パネルは、液晶パネル信号制御回路を備え、前記液晶パネル信号制御回路は、パルス幅変調集積回路ＰＷＭ ＩＣと、レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣと、からなり、前記液晶パネル信号制御回路は、さらに、Ｖｉｎ分圧回路を備える。

【0016】

前記Ｖｉｎ分圧回路の一端は、ＰＷＭ ＩＣの入力動作電圧Ｖｉｎの入力端子に接続され、前記Ｖｉｎ分圧回路の他端は、グランドに接続され、前記Ｖｉｎ分圧回路の分圧端子は、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのｐｉｎ ａピンに接続され、前記ｐｉｎ ａピンは、電圧測定ピンである。前記ｐｉｎ ａピンの電圧が起動電圧の閾値より低い時、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力クロックＣＫのピンは、ＰＷＭ ＩＣの出力動作電圧ＶＧＨを出力し、シグナルを同期する。

【0017】

２つ目の点と組み合わせて提供する表示パネルの、２つ目の点における１種類目の任意の方法において、前記Ｖｉｎ分圧回路は、直列接続される２つの抵抗器Ｒ１と抵抗器Ｒ２を備える。そのうち、抵抗器Ｒ１の他端と抵抗器Ｒ２の一端は、前記Ｖｉｎ分圧回路の分圧端子であり、抵抗器Ｒ１の一端と抵抗器Ｒ２の他端は、それぞれ前記Ｖｉｎ分圧回路の両端である。

【0018】

２つ目の点と組み合わせて、２つ目の点における２種類目の任意の方法において、前記液晶パネル信号制御回路は、さらに、ＶＧＨ分圧回路を備える。前記ＶＧＨ分圧回路の一端は、前記ＰＷＭ ＩＣのＶＧＨ出力端子に接続され、前記ＶＧＨ分圧回路は、グランドに接続され、前記ＶＧＨ分圧回路の分圧端子は、前記ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ のｐｉｎ ｂピンに接続され、前記ｐｉｎ ｂピンは、別の電圧測定ピンである。ｐｉｎ ｂピンの電圧がスイッチ電圧の閾値より低い時、前記ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力ＣＫピンは、低レベルシグナルを出力する。

【0019】

２つ目の点における２種類目の任意の方法と組み合わせて、２つ目の点における３種類目の任意の方法において、前記ＶＧＨ分圧回路は、直列接続される２つの抵抗器Ｒ３と抵抗器Ｒ４を備える。そのうち、抵抗器Ｒ３の他端と抵抗器Ｒ４の一端は、前記ＶＧＨ分圧回路の分圧端子であり、抵抗器Ｒ３の一端と抵抗器Ｒ４の他端は、それぞれ前記ＶＧＨ分圧回路の両端である。

【0020】

２つ目の点における２種類目の任意の方法と組み合わせて、２つ目の点における４種類目の任意の方法において、前記ＶＧＨ分圧回路は、可変抵抗器を備える。前記可変抵抗器の両端子は、それぞれ前記ＶＧＨ分圧回路の両端であり、前記可変抵抗器の抵抗器調節端子は、前記ＶＧＨ分圧回路の分圧端子である。

【0021】

２つ目の点における１種類目の任意の方法と組み合わせて、２つ目の点における５種類目の任意の方法において、前記液晶パネル信号制御回路は、さらに、ＶＧＨ分圧回路を備える。前記ＶＧＨ分圧回路の一端は、前記ＰＷＭ ＩＣのＶＧＨ出力端子に接続され、前記ＶＧＨ分圧回路は、グランドに接続され、前記ＶＧＨ分圧回路の分圧端子は、前記ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ のｐｉｎ ｂピンに接続され、前記ｐｉｎ ｂピンは、別の電圧測定ピンである。ｐｉｎ ｂピンの電圧がスイッチ電圧の閾値より低い時、前記ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力ＣＫピンは、低レベルシグナルを出力する。

【0022】

３つ目の点として、表示装置を提供する。前記表示装置は、表示パネルを備える。前記表示パネルは、液晶パネル信号制御回路を備え、前記液晶パネル信号制御回路は、パルス幅変調集積回路ＰＷＭ ＩＣと、レベルシフト集積回路ｌｅｖｅｌ ｓｈｉｆｔ ＩＣと、からなり、前記液晶パネル信号制御回路は、さらに、Ｖｉｎ分圧回路を備える。

【0023】

前記Ｖｉｎ分圧回路の一端は、ＰＷＭ ＩＣの入力動作電圧Ｖｉｎの入力端子に接続され、前記Ｖｉｎ分圧回路の他端は、グランドに接続され、前記Ｖｉｎ分圧回路の分圧端子は、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのｐｉｎ ａピンに接続され、前記ｐｉｎ ａピンは、電圧測定ピンである。前記ｐｉｎ ａピンの電圧が起動電圧の閾値より低い時、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力クロックＣＫのピンは、ＰＷＭ ＩＣの出力動作電圧ＶＧＨを出力し、シグナルを同期する。

【0024】

３つ目の点と組み合わせて提供する表示装置の、３つ目の点における１種類目の任意の方法において、前記Ｖｉｎ分圧回路は、直列接続される２つの抵抗器Ｒ１と抵抗器Ｒ２を備える。そのうち、抵抗器Ｒ１の他端と抵抗器Ｒ２の一端は、前記Ｖｉｎ分圧回路の分圧端子であり、抵抗器Ｒ１の一端と抵抗器Ｒ２の他端は、それぞれ前記Ｖｉｎ分圧回路の両端である。

【0025】

３つ目の点と組み合わせて、３つ目の点における２種類目の任意の方法において、前記液晶パネル信号制御回路は、さらに、ＶＧＨ分圧回路を備える。前記ＶＧＨ分圧回路の一端は、前記ＰＷＭ ＩＣのＶＧＨ出力端子に接続され、前記ＶＧＨ分圧回路は、グランドに接続され、前記ＶＧＨ分圧回路の分圧端子は、前記ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ のｐｉｎ ｂピンに接続され、前記ｐｉｎ ｂピンは、別の電圧測定ピンである。ｐｉｎ ｂピンの電圧がスイッチ電圧の閾値より低い時、前記ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力ＣＫピンは、低レベルシグナルを出力する。

【0026】

３つ目の点における２種類目の任意の方法と組み合わせて、３つ目の点における３種類目の任意の方法において、前記ＶＧＨ分圧回路は、直列接続される２つの抵抗器Ｒ３と抵抗器Ｒ４を備える。そのうち、抵抗器Ｒ３の他端と抵抗器Ｒ４の一端は、前記ＶＧＨ分圧回路の分圧端子であり、抵抗器Ｒ３の一端と抵抗器Ｒ４の他端は、それぞれ前記ＶＧＨ分圧回路の両端である。

【0027】

３つ目の点における２種類目の任意の方法と組み合わせて、３つ目の点における４種類目の任意の方法において、前記ＶＧＨ分圧回路は、可変抵抗器を備える。前記可変抵抗器の両端子は、それぞれ前記ＶＧＨ分圧回路の両端であり、前記可変抵抗器の抵抗器調節端子は、前記ＶＧＨ分圧回路の分圧端子である。

【0028】

３つ目の点における１種類目の任意の方法と組み合わせて、３つ目の点における５種類目の任意の方法において、前記液晶パネル信号制御回路は、さらに、ＶＧＨ分圧回路を備える。前記ＶＧＨ分圧回路の一端は、前記ＰＷＭ ＩＣのＶＧＨ出力端子に接続され、前記ＶＧＨ分圧回路は、グランドに接続され、前記ＶＧＨ分圧回路の分圧端子は、前記ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ のｐｉｎ ｂピンに接続され、前記ｐｉｎ ｂピンは、別の電圧測定ピンである。ｐｉｎ ｂピンの電圧がスイッチ電圧の閾値より低い時、前記ｌｅｖｅｌ ｓｈｉｆｔ ＩＣの各出力ＣＫピンは、低レベルシグナルを出力する。

【発明の効果】

【0029】

各実施例に基づいて液晶パネル信号制御回路と、表示パネル及び表示装置を提供する。ＰＷＭ ＩＣの入力動作電圧（Ｖｉｎ）は、分圧回路を増やすとともに、ＰＷＭ ＩＣの入力動作電圧に基づいてｌｅｖｅｌ ｓｈｉｆｔ ＩＣを制御し、放電（ｄｉｓｃｈａｒｇｅ）機能を起動させることにより、ＰＷＭ ＩＣのＶｉｎと出力動作電圧ＶＧＨにより確実に遅延が存在する時、Ｖｉｎが低くなり、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣを作動させ、各出力ＣＫ信号とＶＧＨを同期させると、ＶＧＨは、依然として正常な動作電圧に保たれる。この時、ＶＧＨと同期された各出力ＣＫ信号も高レベル状態（つまり、ＶＧＨはまだ低くなっていない状態）にあり、ＴＦＴの導通電圧が向上することで、各出力ＣＫ信号に接続されるＴＦＴは、完全に導通されることができ、ＴＦＴの導通時間が増加することによって、液晶パネルキャパシタは、完全に放電され、ｐａｎｅｌの表示残像は生じない。

【図面の簡単な説明】

【0030】

本発明の実施例または従来技術における技術案をさらに分かりやすく説明するため、以下に実施例または従来技術を描写するのに必要な図について簡単に紹介する。見て分かる通り、以下に描写する図は本発明の実施例の一部に過ぎず、本分野の一般の技術者にとって、創造力を働かさなくても、これらの図に基づいて他の図を取得できるものとする。

【図1】従来技術における液晶パネル信号制御回路を示した図である。

【図2】従来技術における液晶パネル信号制御回路の各信号のシグナルを示した図である。

【図3】本発明の好ましい実施例１における液晶パネル信号制御回路を示した図である。

【図4】本発明の好ましい実施例１における液晶パネル信号制御回路の各信号のシグナルを示した図である。

【図5】本発明の好ましい実施例２における液晶パネル信号制御回路の各信号のシグナルを示した図である。

【図6】本発明の好ましい実施例１と実施例２における分圧回路を示した図である。

【発明を実施するための形態】

【0031】

以下に本発明の実施例における図と組み合わせて、本発明の実施例における技術案を分かりやすく、すべて説明する。明らかな点として、描写する実施例は、本発明の実施例の一部に過ぎず、すべての実施例ではない。本発明の実施例に基づいて、本分野の一般の技術者が、創造力を働かさないという前提のもとに取得したその他すべての実施例は、すべて本発明の保護範囲内に属するものとする。

【0032】

図３を参照する。図３は、本発明の好ましい実施例１が提供する液晶パネル信号制御回路を示した図である。図３に示す通り、液晶パネル信号制御回路は、ＰＷＭ ＩＣ ２０と、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ２１と、Ｖｉｎ分圧回路２２と、からなる。Ｖｉｎ分圧回路２２の一端は、ＰＷＭ ＩＣ ２０のＶｉｎ入力端子に接続され、他端は、グランドに接続される。Ｖｉｎ分圧回路２２の分圧端子は、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ２１のｐｉｎ ａピンに接続され、前記ｐｉｎ ａピンは、電圧測定ピンであることができる。ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ２１は、ｐｉｎ ａピンにおける電圧が起動電圧の閾値より低い時、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ２１の各出力ＣＫピンは、ＶＧＨ同期シグナルを出力する。

【0033】

本発明の好ましい実施例１における１つの実施例において、上述のＶｉｎ分圧回路２２は、図３に示す通りの直列接続される２つの抵抗器Ｒ１とＲ２であることができる。そのうち、抵抗器Ｒ１の他端と抵抗器Ｒ２の一端は、前記Ｖｉｎ分圧回路の分圧端子であり、抵抗器Ｒ１の一端と抵抗器Ｒ２の他端は、それぞれ前記Ｖｉｎ分圧回路の両端である。本発明の別の実施例において、上述のＶｉｎ分圧回路２２は、可変抵抗器であることができる。そのうち、可変抵抗器の両端は、それぞれＶｉｎ分圧回路２２の両端であることができ、可変抵抗器の抵抗器調節端子は、Ｖｉｎ分圧回路２２の分圧端子であることができる。当然のことながら、本発明の実施例における上述のＶｉｎ分圧回路には、その他の表現形式を用いることができ、本発明の具体的な実施例は、上述のＶｉｎ分圧回路における具体的な表現形式に限定されない。

【0034】

以下に１つの一般的なＰＷＭ ＩＣとＬｅｖｅｌ ｓｈｉｆｔ ＩＣを用いてＲ１／Ｒ２の値の取得原理を説明する。本発明の好ましい実施例１は、Ｒ１／Ｒ２の値の具体的な範囲を限定することはしない。Ｒ１／Ｒ２の値は、ＰＷＭ ＩＣの正常動作電圧の範囲に基づいて决定される。例えば、ＣＳ９０１ ＩＣ（ＰＷＭ ＩＣの一般的なタイプ）は、最低正常動作電圧が、８Ｖ（一般に正常なＰＷＭ ＩＣの入力電圧Ｖｉｎは１２Ｖ）であり、ＰＷＭ ＩＣが正常な動作を停止する前に（Ｖｉｎ＞８Ｖであるとともに、１２Ｖより小さくなければならず、ＰＷＭ ＩＣが１２Ｖを入力する時を避け、Ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのＤｉｓｃｈａｒｇｅ機能が一貫してオンの状態にある時であるため、本発明の好ましい実施例１がＤｉｓｃｈａｒｇｅ機能を起動した時、Ｖｉｎの電圧値は、８〜８．５Ｖの間に設定することができる）、つまりＬｅｖｅｌ Ｓｈｉｆｔ ＩＣのｐｉｎ ａピンの検出電圧Ｖａが初めて起動電圧の閾値より低い時、Ｖｉｎは、８〜８．５Ｖの間でなければならない。つまり、Ｖｉｎ＊Ｒ２／（Ｒ１＋Ｒ２）＜＝Ｖａである時、Ｖｉｎは、８〜８．５Ｖの間でなければならず、その場合、８＜Ｖａ＊（Ｒ１＋Ｒ２）／Ｒ２＜８．５となる。仮に、ここでＶａの起動電圧の閾値を０．５Ｖに設定すると、１５＜Ｒ１／Ｒ２＜１６と算出することができる。

【0035】

図４を参照する。図４は、本発明の好ましい実施例１における各信号のシグナルを示した図である。図４に示す通り、Ｖｉｎの電圧は、ＰＷＭ ＩＣの入力動作電圧であるため、ｐａｎｅｌの電源がオフになりＰＷＭ ＩＣの動作が停止すると、Ｖｉｎの電圧値は、まず低くなる。この時、Ｖｉｎ分圧回路の分圧端子が接続されるｐｉｎ ａの電圧値も確実に低くなる。ｐｉｎ ａの電圧値が起動電圧の閾値にまで低下すると、Ｄｉｓｃｈａｒｇｅ機能が起動される。つまりｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ２１は、各出力ＣＫ信号とＶＧＨ信号を同期させ、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ２１の各出力ＣＫ信号は、ＶＧＨを出力する。この時、各出力ＣＫ信号に接続されるＴＦＴは、導通する。ＶＧＨとＶｉｎは、わずかに遅延（図４に示す通り）するため、開始直後、ＶＧＨは、依然としてＰＷＭ ＩＣの正常動作電圧であり、この時、各出力ＣＫ信号に接続されるＴＦＴの導通電圧は、ＶＧＨの正常動作電圧である。その場合、従来技術のＴＦＴの導通電圧より高くなければならないため、ＴＦＴを完全に導通させ、液晶パネルキャパシタを放電し始めることができる。図４に示す通り、各出力ＣＫ信号のシグナルを示した図は、ＶＧＨが低くなるのに伴って各出力ＣＫ信号のシグナルも低下し、最終的には０電位になる。各出力ＣＫ信号の電圧がＴＦＴの導通電圧以下にまで低下すると、ＴＦＴはオフになり、液晶パネルキャパシタは、放電を停止する。本発明の好ましい実施例１について言えば、そのＴＦＴが導通する時のＶＧＨはまだ低下しておらず、従来技術は、ＶＧＨが低くなって初めてＴＦＴを導通させることができるため、本発明の好ましい実施例１におけるＴＦＴの導通時間は、従来技術におけるＴＦＴの導通時間より長くなければならない。よって、本発明の好ましい実施例１におけるＴＦＴの導通電圧は高く、導通時間は長く、液晶パネルキャパシタは完全に放電され、ｐａｎｅｌに表示残像は生じない。

【0036】

さらに、本発明の好ましい実施例１が提供する分圧回路も効果的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣのコストを下げる。ｐｉｎ ａピンについて言えば、それは１つの電圧測定ピンであり、その感度は比較的高い。仮にＶｉｎを直接ｐｉｎ ａピンに負荷すると、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内にＶｉｎの電圧値と同じぐらいの１つの比較電圧を増やさなければならない。Ｖｉｎの電圧値は、比較的高いため（通常は、８Ｖ-１２Ｖの間）、仮にｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内に比較的高い１つの比較電圧を増やすと、必然的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣのコストも高くなるとともに、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内部に比較的高い１つの比較電圧を増やすことによって、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内部においてショート状態が生じやすい。しかしながら、分圧回路を採用したことで、この問題を首尾よく解決することができ、測定する電圧を低くすることができる。よって、Ｖｉｎ分圧回路を増やすことにより、効果的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣのコストを下げ、効果的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣの故障率を下げることができる。

【0037】

図５を参照する。図５は、本発明の好ましい実施例２が提供する液晶パネル信号制御回路を示した図である。図５に示す通り、液晶パネル信号制御回路は、ＰＷＭ ＩＣ ５０と、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１と、Ｖｉｎ分圧回路５２と、ＶＧＨ分圧回路５３と、からなる。Ｖｉｎ分圧回路５２の一端は、ＰＷＭ ＩＣ ５０のＶｉｎ入力端子に接続され、Ｖｉｎ分圧回路５２の他端は、グランドに接続され、Ｖｉｎ分圧回路５２の分圧端子は、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１のｐｉｎ ａピンに接続され、前記ｐｉｎ ａピンは、電圧測定ピンであることができる。ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１は、ｐｉｎ ａピンの電圧が起動電圧の閾値より低い時、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１の各出力ＣＫピンがＶＧＨ同期シグナルを出力する。ＶＧＨ分圧回路の一端は、前記ＰＷＭ ＩＣのＶＧＨの出力端子に接続され、前記ＶＧＨ分圧回路は、グランドに接続され、ＶＧＨ分圧回路５３の分圧端子は、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１のｐｉｎ ｂピンに接続され、前記ｐｉｎ ｂピンは、電圧測定ピンであることができる。ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１は、ｐｉｎ ｂピンの電圧がスイッチ電圧の閾値より低い時、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１の各出力ＣＫピンが低レベルシグナルを出力する。

【0038】

本発明の好ましい実施例２における１つの実施例において、上述のＶｉｎ分圧回路の具体的な構造は、本発明の好ましい実施例１の説明を参考にすることができる。ＶＧＨ分圧回路５３は、図５に示す通りの直列接続される２つの抵抗器Ｒ３とＲ４であることができる。そのうち、抵抗器Ｒ３の他端と抵抗器Ｒ４の一端は、ＶＧＨ分圧回路５３の分圧端子であり、抵抗器Ｒ３の一端と抵抗器Ｒ４の他端は、それぞれＶＧＨ分圧回路５３の両端である。本発明の好ましい実施例２における別の実施例において、上述のＶＧＨ分圧回路５３は、可変抵抗器であることができる。そのうち、可変抵抗器の両端は、それぞれＶＧＨ分圧回路５３の両端であることができ、可変抵抗器の抵抗器調節端子は、ＶＧＨ分圧回路５３の分圧端子であることができる。当然のことながら、本発明の実施例における上述のＶＧＨ分圧回路には、その他の表現形式を用いることができ、本発明の具体的な実施例は、上述のＶＧＨ分圧回路における具体的な表現形式に限定されない。

【0039】

以下に１つの一般的なＰＷＭ ＩＣとＬｅｖｅｌ ｓｈｉｆｔ ＩＣを用いてＲ１／Ｒ２の値及びＲ３／Ｒ４の値の取値原理について説明する。本発明の好ましい実施例２は、Ｒ１／Ｒ２の値の具体的な範囲を限定することはせず、Ｒ３／Ｒ４の取値範囲を限定することもしない。上述のＲ１／Ｒ２の比率は、ＰＷＭ ＩＣの正常動作電圧の範囲に基づいて决定されなければならない。例えば、ＣＳ９０１ ＩＣ（ＰＷＭ ＩＣの一般的なタイプ）は、最低正常動作電圧が、８Ｖ（一般にＰＷＭ ＩＣに提供される正常な入力電圧Ｖｉｎは、１２Ｖ）であり、 ＰＷＭ ＩＣが正常な動作を停止する前の（Ｖｉｎ＞８Ｖであるとともに、１２Ｖより小さくなければならず、ＰＷＭ ＩＣが１２Ｖを入力する時を避け、Ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのｄｉｓｃｈａｒｇｅ機能が一貫してオンの状態にある時であるため、本発明の好ましい実施例２におけるＶｉｎの起動電圧の閾値は、８〜８．５Ｖの間に設定することができる）、Ｌｅｖｅｌ Ｓｈｉｆｔ ＩＣのｐｉｎ ａピンの検出電圧Ｖａが初めて起動電圧の閾値より小さい時、Ｖｉｎは、８〜８．５Ｖの間でなければならない。つまり、Ｖｉｎ＊Ｒ２／（Ｒ１＋Ｒ２）＜＝Ｖａである時、Ｖｉｎは、８〜８．５Ｖの間でなければならず、８＜Ｖａ＊（Ｒ１＋Ｒ２）／Ｒ２＜８．５となる。仮に、ここでＶａの起動電圧の閾値を０．５に設定すると、１５＜Ｒ１／Ｒ２＜１６と算出することができる。上述のＲ３／Ｒ４の値の取値原理は、具体的には、ｐｉｎ ｂピンの測定電圧をＶｂとし、仮にスイッチ電圧の閾値も０．５Ｖとすると、一般にＰＷＭ ＩＣが正常に作動している時のＶＧＨの電圧は、約３０Ｖであり、電圧値が約１０Ｖより小さい場合には、ＴＦＴの効果的な導通を保証することはできない。よって、ＶＧＨ＊Ｒ４／（Ｒ３＋Ｒ４）＜＝Ｖｂである場合、ＶＧＨは、１０〜３０Ｖの間でなければならないため、１０＜Ｖｂ＊（Ｒ３＋Ｒ４）／Ｒ４＜３０となり、１９＜Ｒ３／Ｒ４＜５９と算出することができる。

【0040】

図６を参照する。図６は、本発明の好ましい実施例２における各信号のシグナルを示した図である。図６に示す通り、Ｖｉｎの電圧は、入力動作電圧であるため、ｐａｎｅｌの電源がオフになり、ＰＷＭ ＩＣ ５０が動作を停止すると、Ｖｉｎの電圧値はまず低下する。この時、Ｖｉｎ分圧回路の分圧端子に接続されるｐｉｎ ａの電圧値も確実に低下し、起動電圧の閾値にまで低下すると、Ｄｉｓｃｈａｒｇｅ機能が起動する。つまり、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１は、各出力ＣＫ信号とＶＧＨ信号を同期する、つまりｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１の各出力ＣＫ信号は、ＶＧＨを出力し、各出力ＣＫ信号に接続されるＴＦＴは導通する。この時、ＶＧＨとＶｉｎはわずかに遅延するため、開始直後、各出力ＣＫ信号が出力するＶＧＨは、依然としてＰＷＭ ＩＣ ５０の正常動作電圧であり、この時、各出力ＣＫ信号に接続されるＴＦＴの導通電圧は、ＰＷＭ ＩＣ ５０の正常動作電圧である。つまり、ＶＧＨ電圧値はまだ低下していないため、その電圧は、従来技術におけるＴＦＴの導通電圧より高くなければならないことにより、ＴＦＴを完全に導通させ、液晶パネルキャパシタを放電し始めることができる。図６に示す通り、各出力ＣＫ信号のシグナルを示した図は、ＶＧＨが低くなるのに伴って各出力ＣＫ信号のシグナルも低下する。この時、ＶＧＨ分圧回路の分圧端子が接続されるｐｉｎ ｂの電圧値も確実に低下する。スイッチ電圧の閾値以下にまで低下すると、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１は、各出力ＣＫ信号をＶＧＨ同期シグナルから低レベルシグナルに変え、ＴＦＴはオフになり、液晶パネルキャパシタは、放電を停止する。本発明の好ましい実施例２について言えば、そのＴＦＴの導通とオフは、いずれもｌｅｖｅｌ ｓｈｉｆｔ ＩＣによって制御されるため、Ｄｉｓｃｈａｒｇｅ機能の時間は制御することができ、Ｄｉｓｃｈａｒｇｅ機能の時間を調整することができるため、異なるサイズのＧＯＡ ｐａｎｅｌの負荷要求を満たすことができる。さらに、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１の各出力ＣＫ信号が低レベルシグナルを出力することで、効果的に液晶パネルの消費電力を小さくすることができるとともに、ＴＦＴの分極を減少させることができる。本発明の好ましい実施例１と比較すると、各出力ＣＫ信号とＶＧＨは同期されるため、ＶＧＨがまだ０になっていない時、各出力ＣＫ信号は、いずれも、ＴＦＴのグリッド（Ｇ極）上に負荷される。これにより確実にＴＦＴの漏れ電流が生じ、ＴＦＴの消費電力が増加することで、液晶パネルの消費電力が増加するとともに、ＴＦＴのグリッド上に長期間にわたって電気レベルが負荷されることによってもＴＦＴの分極が引き起こされる。ＴＦＴは、高速スイッチのスイッチトランジスタであるため、ＴＦＴが長期間にわたって開通状態に置かれることでＴＦＴの分極が促進され、これによりＴＦＴの分極現象が生じ、ＴＦＴのスイッチ速度に影響を及ぼす。この状況により、液晶パネルにおける表示画面の切換速度は下がってしまう。要約すると、本発明の好ましい実施例２は、ｐａｎｅｌに表示残像が生じない、Ｄｉｓｃｈａｒｇｅ機能の時間を調整できる、ＴＦＴの分極を減少させる、といった長所を備える。

【0041】

さらに、本発明の好ましい実施例２が提供する分圧回路も効果的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣのコストを下げる。ｐｉｎ ａピンについて言えば、それは１つの電圧測定ピンであり、その感度は比較的高いため、仮に直接Ｖｉｎをｐｉｎ ａピンに負荷すると、確実にｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内にＶｉｎ電圧値と同じぐらいの１つの比較電圧を増やさなければならず、Ｖｉｎの電圧値は比較的高いため、仮にｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内に比較的高い１つの比較電圧を増やすと、必然的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣのコストが高くなるとともに、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内部に比較的高い電圧を増やすことで、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内部においてショート状態が生じやすい。しかしながら、分圧回路を採用したことで、この問題を首尾よく解決することができ、測定する電圧を下げることができるだけでなく、電圧測定の感度はほとんど下がらない。よって、Ｖｉｎ分圧回路を増やすことにより、効果的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣのコストを下げることができる。同様に、ＶＧＨ分圧回路も効果的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣのコストを下げることができる。

【0042】

加えて、本発明は、さらに表示パネルを提供する。前記表示パネルは、液晶パネル信号制御回路を備える。図３を参照する。図３は、本発明の好ましい実施例１が提供する液晶パネル信号制御回路を示した図である。図３に示す通り、液晶パネル信号制御回路は、ＰＷＭ ＩＣ ２０と、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ２１と、Ｖｉｎ分圧回路２２と、からなる。Ｖｉｎ分圧回路２２の両端は、それぞれＰＷＭ ＩＣ ２０におけるＶｉｎの入力端子とグランドに接続され、Ｖｉｎ分圧回路２２の分圧端子は、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ２１のｐｉｎ ａピンに接続され、前記ｐｉｎ ａピンは、電圧測定ピンであることができる。ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ２１は、ｐｉｎ ａピンにおける電圧が起動電圧の閾値より低い場合、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ２１の各出力ＣＫピンは、ＶＧＨ同期シグナルを出力する。

【0043】

本発明の好ましい実施例１における１つの実施例において、上述のＶｉｎ分圧回路２２は、図３に示す通りの直列接続される２つの抵抗器Ｒ１とＲ２であることができる。そのうち、抵抗器Ｒ１の他端と抵抗器Ｒ２の一端は、Ｖｉｎ分圧回路２２の分圧端子であり、抵抗器Ｒ１の一端と抵抗器Ｒ２の他端は、それぞれＶｉｎ分圧回路２２の両端である。本発明の別の実施例において、上述のＶｉｎ分圧回路２２は、可変抵抗器であることができる。そのうち、可変抵抗器の両端は、それぞれＶｉｎ分圧回路２２の両端であることができ、可変抵抗器の抵抗器調節端子は、Ｖｉｎ分圧回路２２の分圧端子であることができる。当然のことながら、本発明の実施例における上述のＶｉｎ分圧回路には、その他の表現形式を用いることができ、本発明の具体的な実施例は、上述のＶｉｎ分圧回路における具体的な表現形式に限定されない。

【0044】

以下に１つの一般的なＰＷＭ ＩＣとＬｅｖｅｌ ｓｈｉｆｔ ＩＣを用いてＲ１／Ｒ２の値の取得原理を説明する。本発明の好ましい実施例１は、Ｒ１／Ｒ２の値の具体的な範囲を限定することはしない。Ｒ１／Ｒ２の値は、ＰＷＭ ＩＣの正常動作電圧の範囲に基づいて决定される。例えば、ＣＳ９０１ ＩＣ（ＰＷＭ ＩＣの一般的なタイプ）は、最低正常動作電圧が、８Ｖ（一般に正常なＰＷＭ ＩＣの入力電圧Ｖｉｎは１２Ｖ）であり、 ＰＷＭ ＩＣが正常な動作を停止する前に（Ｖｉｎ＞８Ｖであるとともに、１２Ｖより小さくなければならず、ＰＷＭ ＩＣが１２Ｖを入力する時を避け、Ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのＤｉｓｃｈａｒｇｅ機能が一貫してオンの状態にある時であるため、本発明の好ましい実施例１がＤｉｓｃｈａｒｇｅ機能を起動した時、Ｖｉｎの電圧値は、８〜８．５Ｖの間に設定することができる）、つまりＬｅｖｅｌ Ｓｈｉｆｔ ＩＣのｐｉｎ ａピンの検出電圧Ｖａが初めて起動電圧の閾値より低い時、Ｖｉｎは、８〜８．５Ｖの間でなければならない。つまり、Ｖｉｎ＊Ｒ２／（Ｒ１＋Ｒ２）＜＝Ｖａである時、Ｖｉｎは、８〜８．５Ｖの間でなければならず、その場合、８＜Ｖａ＊（Ｒ１＋Ｒ２）／Ｒ２＜８．５となる。仮に、ここでＶａの起動電圧の閾値を０．５Ｖに設定すると、１５＜Ｒ１／Ｒ２＜１６と算出することができる。

【0045】

図４を参照する。図４は、本発明の好ましい実施例１における各信号のシグナルを示した図である。図４に示す通り、Ｖｉｎの電圧は、ＰＷＭ ＩＣの入力動作電圧であるため、ｐａｎｅｌの電源がオフになり、ＰＷＭ ＩＣの動作が停止すると、Ｖｉｎの電圧値はまず低くなる。この時、Ｖｉｎ分圧回路の分圧端子が接続されるｐｉｎ ａの電圧値も確実に低くなる。ｐｉｎ ａの電圧値が起動電圧の閾値にまで低下すると、Ｄｉｓｃｈａｒｇｅ機能が起動される。つまりｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ２１は、各出力ＣＫ信号とＶＧＨ信号を同期させ、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ２１の各出力ＣＫ信号は、ＶＧＨを出力する。この時、各出力ＣＫ信号に接続されるＴＦＴは、導通する。ＶＧＨとＶｉｎは、わずかに遅延（図４に示す通り）するため、開始直後、ＶＧＨは、依然としてＰＷＭ ＩＣの正常動作電圧であり、この時、各出力ＣＫ信号に接続されるＴＦＴの導通電圧は、ＶＧＨの正常動作電圧である。その場合、従来技術のＴＦＴの導通電圧より高くなければならないため、ＴＦＴを完全に導通させ、液晶パネルキャパシタを放電し始めることができる。図４に示す通り、各出力ＣＫ信号のシグナルを示した図は、ＶＧＨが低くなるのに伴って各出力ＣＫ信号のシグナルも低くなり、最終的には０電位になる。各出力ＣＫ信号の電圧がＴＦＴの導通電圧以下にまで低くなると、ＴＦＴはオフになり、液晶パネルキャパシタは放電を停止する。本発明の好ましい実施例１について言えば、そのＴＦＴが導通する時のＶＧＨはまだ下がっておらず、従来技術は、ＶＧＨが低くなって初めてＴＦＴを導通させることができるため、本発明の好ましい実施例１におけるＴＦＴの導通時間は、従来技術におけるＴＦＴの導通時間より長くなければならない。よって、本発明の好ましい実施例１におけるＴＦＴの導通電圧は高く、導通時間は長く、液晶パネルキャパシタは完全に放電され、ｐａｎｅｌに表示残像は生じない。

【0046】

さらに、本発明の好ましい実施例１が提供する分圧回路も効果的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣのコストを下げる。ｐｉｎ ａピンについて言えば、それは１つの電圧測定ピンであり、その感度は比較的高い。仮にＶｉｎを直接ｐｉｎ ａピンに負荷すると、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内にＶｉｎの電圧値と同じぐらいの１つの比較電圧を増やさなければならない。Ｖｉｎの電圧値は、比較的高いため（通常は、８Ｖ-１２Ｖの間）、仮にｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内に比較的高い１つの比較電圧を増やすと、必然的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣのコストも高くなるとともに、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内部に比較的高い１つの比較電圧を増やすことによって、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内部においてショート状態が生じやすい。しかしながら、分圧回路を採用したことで、この問題を首尾よく解決することができ、測定する電圧を下げることができる。よって、Ｖｉｎ分圧回路を増やすことにより、効果的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣのコストを下げ、効果的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣの故障率を下げることができる。

【0047】

図５を参照する。図５は、本発明の好ましい実施例２が提供する液晶パネル信号制御回路を示した図である。図５に示す通り、液晶パネル信号制御回路は、ＰＷＭ ＩＣ ５０と、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１と、Ｖｉｎ分圧回路５２と、ＶＧＨ分圧回路５３と、からなる。Ｖｉｎ分圧回路５２の一端は、ＰＷＭ ＩＣ ５０のＶｉｎ入力端子に接続され、他端は、グランドに接続され、Ｖｉｎ分圧回路５２の分圧端子は、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１のｐｉｎ ａピンに接続され、前記ｐｉｎ ａピンは、電圧測定ピンであることができる。ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１は、ｐｉｎ ａピンの電圧が起動電圧の閾値より低い時、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１の各出力ＣＫピンがＶＧＨ同期シグナルを出力する。ＶＧＨ分圧回路の一端は、前記ＰＷＭ ＩＣのＶＧＨ出力端子に接続され、前記ＶＧＨ分圧回路は、グランドに接続され、ＶＧＨ分圧回路５３の分圧端子は、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１のｐｉｎ ｂピンに接続され、前記ｐｉｎ ｂピンは、電圧測定ピンであることができる。ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１は、ｐｉｎ ｂピンの電圧がスイッチ電圧の閾値より低い時、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１の各出力ＣＫピンが低レベルシグナルを出力する。

【0048】

本発明の好ましい実施例２における１つの実施例において、上述のＶｉｎ分圧回路の具体的な構造は、本発明の好ましい実施例１の説明を参考にすることができる。ＶＧＨ分圧回路５３は、図５に示す通りの直列接続される２つの抵抗器Ｒ３とＲ４であることができる。そのうち、抵抗器Ｒ３の他端と抵抗器Ｒ４の一端は、ＶＧＨ分圧回路５３の分圧端子であり、抵抗器Ｒ３の一端と抵抗器Ｒ４の他端は、それぞれＶＧＨ分圧回路５３の両端である。本発明の好ましい実施例２における別の実施例において、上述のＶＧＨ分圧回路５３は、可変抵抗器であることができる。そのうち、可変抵抗器の両端は、それぞれＶＧＨ分圧回路５３の両端であることができ、可変抵抗器の抵抗器調節端子は、ＶＧＨ分圧回路５３の分圧端子であることができる。当然のことながら、本発明の実施例における上述のＶＧＨ分圧回路には、その他の表現形式を用いることができ、本発明の具体的な実施例は、上述のＶＧＨ分圧回路における具体的な表現形式に限定されない。

【0049】

以下に１つの一般的なＰＷＭ ＩＣとＬｅｖｅｌ ｓｈｉｆｔ ＩＣを用いてＲ１／Ｒ２の値及びＲ３／Ｒ４の値の取値原理について説明する。本発明の好ましい実施例２は、Ｒ１／Ｒ２の値の具体的な範囲を限定することはせず、Ｒ３／Ｒ４の取値範囲を限定することもしない。上述のＲ１／Ｒ２の比率は、ＰＷＭ ＩＣの正常動作電圧の範囲に基づいて决定されなければならない。例えば、ＣＳ９０１ ＩＣ（ＰＷＭ ＩＣの一般的なタイプ）は、最低正常動作電圧が、８Ｖ（一般にＰＷＭ ＩＣに提供される正常な入力電圧Ｖｉｎは、１２Ｖ）であり、 ＰＷＭ ＩＣが正常な動作を停止する前の（Ｖｉｎ＞８Ｖであるとともに、１２Ｖより小さくなければならず、ＰＷＭ ＩＣが１２Ｖを入力する時を避け、Ｌｅｖｅｌ ｓｈｉｆｔ ＩＣのｄｉｓｃｈａｒｇｅ機能が一貫してオンの状態にある時であるため、本発明の好ましい実施例２におけるＶｉｎの起動電圧の閾値は、８〜８．５Ｖの間に設定することができる）、Ｌｅｖｅｌ Ｓｈｉｆｔ ＩＣのｐｉｎ ａピンの検出電圧Ｖａが初めて起動電圧の閾値より小さい時、Ｖｉｎは、８〜８．５Ｖの間でなければならない。つまり、Ｖｉｎ＊Ｒ２／（Ｒ１＋Ｒ２）＜＝Ｖａである時、Ｖｉｎは、８〜８．５Ｖの間でなければならず、８＜Ｖａ＊（Ｒ１＋Ｒ２）／Ｒ２＜８．５となる。仮に、ここでＶａの起動電圧の閾値を０．５に設定すると、１５＜Ｒ１／Ｒ２＜１６と算出することができる。上述のＲ３／Ｒ４の値の取値原理は、具体的には、ｐｉｎ ｂピンの測定電圧をＶｂとし、仮にスイッチ電圧の閾値も０．５Ｖとすると、一般にＰＷＭ ＩＣが正常に作動している時のＶＧＨの電圧は、約３０Ｖであり、電圧値が約１０Ｖより小さい場合には、ＴＦＴの効果的な導通を保証することはできない。よって、ＶＧＨ＊Ｒ４／（Ｒ３＋Ｒ４）＜＝Ｖｂである場合、ＶＧＨは、１０〜３０Ｖの間でなければならないため、１０＜Ｖｂ＊（Ｒ３＋Ｒ４）／Ｒ４＜３０となり、１９＜Ｒ３／Ｒ４＜５９と算出することができる。

【0050】

図６を参照する。図６は、本発明の好ましい実施例２における各信号のシグナルを示した図である。図６に示す通り、Ｖｉｎの電圧は、入力動作電圧であるため、ｐａｎｅｌの電源がオフになり、ＰＷＭ ＩＣ ５０が動作を停止すると、Ｖｉｎの電圧値はまず低下する。この時、Ｖｉｎ分圧回路の分圧端子に接続されるｐｉｎ ａの電圧値も確実に低くなり、起動電圧の閾値にまで低下すると、Ｄｉｓｃｈａｒｇｅ機能が起動する。つまり、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１は、各出力ＣＫ信号とＶＧＨ信号を同期する。つまりｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１の各出力ＣＫ信号は、ＶＧＨを出力し、各出力ＣＫ信号に接続されるＴＦＴは導通する。この時、ＶＧＨとＶｉｎは、わずかに遅延するため、開始直後、各出力ＣＫ信号が出力するＶＧＨは、依然としてＰＷＭ ＩＣ ５０の正常動作電圧であり、この時、各出力ＣＫ信号に接続されるＴＦＴの導通電圧は、ＰＷＭ ＩＣ ５０の正常動作電圧である。つまり、ＶＧＨ電圧値は、まだ下がっていないため、その電圧は、従来技術におけるＴＦＴの導通電圧より高くなければならないことにより、ＴＦＴを完全に導通させ、液晶パネルキャパシタを放電し始めることができる。図６に示す通り、各出力ＣＫ信号のシグナルを示した図は、ＶＧＨが低くなるのに伴って各出力ＣＫ信号のシグナルも低くなる。この時、ＶＧＨ分圧回路の分圧端子が接続されるｐｉｎ ｂの電圧値も確実に低下する。スイッチ電圧の閾値以下にまで低下すると、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１は、各出力ＣＫ信号をＶＧＨ同期シグナルから低レベルシグナルに変え、ＴＦＴはオフになり、液晶パネルキャパシタは、放電を停止する。本発明の好ましい実施例２について言えば、そのＴＦＴの導通とオフは、いずれもｌｅｖｅｌ ｓｈｉｆｔ ＩＣによって制御されるため、Ｄｉｓｃｈａｒｇｅ機能の時間は制御することができ、Ｄｉｓｃｈａｒｇｅ機能の時間を調整することができるため、異なるサイズのＧＯＡ ｐａｎｅｌの負荷要求を満たすことができる。さらに、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ ５１の各出力ＣＫ信号が低レベルシグナルを出力することで、効果的に液晶パネルの消費電力を小さくすることができるとともに、ＴＦＴの分極を減少させることができる。本発明の好ましい実施例１と比較すると、各出力ＣＫ信号とＶＧＨは同期されるため、ＶＧＨがまだ０になっていない時、各出力ＣＫ信号は、いずれもＴＦＴのグリッド（Ｇ極）上に負荷される。これにより確実にＴＦＴの漏れ電流が生じ、ＴＦＴの消費電力が増加することで、液晶パネルの消費電力が増加するとともに、ＴＦＴのグリッド上に長期間にわたって電気レベルが負荷されることによってもＴＦＴの分極が引き起こされる。ＴＦＴは、高速スイッチのスイッチトランジスタであるため、ＴＦＴが長期間にわたって開通状態に置かれることでＴＦＴの分極が促進され、これによりＴＦＴの分極現象が生じ、ＴＦＴのスイッチ速度に影響を及ぼす。この状況により、液晶パネルにおける表示画面の切換速度は下がってしまう。要約すると、本発明の好ましい実施例２は、ｐａｎｅｌに表示残像が生じない、Ｄｉｓｃｈａｒｇｅ機能の時間を調整できる、ＴＦＴの分極を減少させる、といった長所を備える。

【0051】

さらに、本発明の好ましい実施例２が提供する分圧回路も効果的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣのコストを下げる。ｐｉｎ ａピンについて言えば、それは１つの電圧測定ピンであり、その感度は比較的高いため、仮に直接Ｖｉｎをｐｉｎ ａピンに負荷すると、確実にｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内にＶｉｎ電圧値と同じぐらいの１つの比較電圧を増やさなければならず、Ｖｉｎの電圧値は、比較的高いため、仮にｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内に比較的高い１つの比較電圧を増やすと、必然的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣのコストが高くなるとともに、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内部に比較的高い電圧を増やすことで、ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ内部においてショート状態が生じやすい。しかしながら、分圧回路を採用したことで、この問題を首尾よく解決することができ、測定する電圧を下げることができるだけでなく、電圧測定の感度は、ほとんど下がらない。よって、Ｖｉｎ分圧回路を増やすことにより、効果的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣのコストを下げることができる。同様に、ＶＧＨ分圧回路も効果的にｌｅｖｅｌ ｓｈｉｆｔ ＩＣのコストを下げることができる。

【0052】

加えて、本発明は、さらに表示装置を提供する。前記表示装置は、表示パネルを備える。前記表示パネルは、液晶パネル信号制御回路を備える。前記液晶パネル信号制御回路の具体的構造については、上述の液晶パネル信号制御回路の実施例の説明を参照し、ここでは贅言しない。

【0053】

上述に開示した内容は、本発明の比較的好ましい実施例に過ぎず、当然のことながら、これによって本発明の請求範囲を制限することはできず、本分野の一般の技術者は上述の実施例のすべてのまたは一部の工程を理解し実行できるものとする。さらに本発明の請求範囲に基づいて加えられた同等の変化も、本発明の請求範囲内に属するものとする。

【符号の説明】

【0054】

１０、２０、５０ ＰＷＭ ＩＣ
１１、２１、５１ ｌｅｖｅｌ ｓｈｉｆｔ ＩＣ
２２、５２ Ｖｉｎ分圧回路
５３ ＶＧＨ分圧回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】