特許 6715210 窒化物半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6715210

(24)【登録日】2020年6月10日

(45)【発行日】2020年7月1日

(54)【発明の名称】窒化物半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20200622BHJP

   H01L 29/12 20060101ALI20200622BHJP

   H01L 21/336 20060101ALI20200622BHJP

   H01L 21/20 20060101ALI20200622BHJP

【ＦＩ】

   H01L29/78 652J

   H01L29/78 652T

   H01L29/78 658E

   H01L29/78 658Z

   H01L29/78 658G

   H01L29/78 652C

   H01L21/20

【請求項の数】2

【全頁数】13

(21)【出願番号】特願2017-83050(P2017-83050)

(22)【出願日】2017年4月19日

(65)【公開番号】特開2018-182197(P2018-182197A)

(43)【公開日】2018年11月15日

【審査請求日】2019年6月6日

(73)【特許権者】

【識別番号】000003609

【氏名又は名称】株式会社豊田中央研究所

(73)【特許権者】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(74)【代理人】

【識別番号】110000110

【氏名又は名称】特許業務法人快友国際特許事務所

(72)【発明者】

【氏名】森 朋彦

(72)【発明者】

【氏名】上田 博之

(72)【発明者】

【氏名】長里 喜隆

【審査官】 柴垣 宙央

(56)【参考文献】

【文献】 国際公開第２０１１／１３５９９５（ＷＯ，Ａ１）

【文献】 特開平１０−２８４７３３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／２０

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／１２

(57)【特許請求の範囲】

【請求項1】

窒化物半導体装置の製造方法であり、
基板の上にｎ型の窒化物半導体層を形成するドリフト層形成工程と、
前記窒化物半導体層の上にｐ型のボディ領域を形成するボディ領域形成工程と、
前記窒化物半導体層に達するトレンチを形成して前記ボディ領域を二分するトレンチ形成工程と、
前記ボディ領域を加熱して前記トレンチの側面に露出している前記ボディ領域のｐ型の半導体物質を前記トレンチの底の前記ボディ領域寄りの端へ移動させるマストランスポート工程と、
前記トレンチにてｎ型の窒化物半導体をエピタキシャル成長させて前記トレンチをｎ型の窒化物半導体で埋める再成長工程と、
を備えている、窒化物半導体装置の製造方法。

【請求項2】

前記トレンチ形成工程にて、前記トレンチの前記底のボディ領域寄りの端に前記底の中央よりも深いサブトレンチを形成し、
前記マストランスポート工程にて、前記ボディ領域のｐ型の前記半導体物質を前記サブトレンチへ移動させる、請求項１に記載の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書が開示する技術は、窒化物半導体装置の製造方法に関する。本明細書は、特に、ＪＦＥＴ領域を有するプレーナゲート構造の窒化物半導体縦型ＭＯＳＦＥＴに関し、ゲート絶縁膜に加わる電界強度の低減と低いオン抵抗の両立を図る技術を開示する。

【背景技術】

【0002】

窒化物半導体や炭化珪素半導体などのワイドバンドギャップ半導体は、高い絶縁破壊電界特性と、高い熱伝導特性を有しており、高耐圧低損失のパワー半導体素子への応用が期待されている。以下では、説明の便宜のため、窒化物半導体を、その代表例であるＧａＮ（窒化ガリウム）で表す場合がある。また、炭化珪素半導体を「ＳｉＣ」と称する場合がある。

【0003】

プレーナゲート構造の半導体装置（縦型ＭＯＳＦＥＴ）は、次の構造を有している。以下では、Ｎチャネル型の半導体装置を例に説明する。半導体基板の上にｎ型の半導体層が形成されており、その表面に対してゲート絶縁膜を挟んでゲート電極が配置されている。半導体層の表層にｐ型の一対のボディ領域が形成されている。一対のボディ領域は、半導体基板の主面の法線方向からみてその一方がゲート電極の一端と重なり、他方がゲート電極の他端と重なるように設けられている。ゲート電極の下方で一対のボディ領域の間に挟まれたｎ型の領域は、ＪＦＥＴ領域（Ｊｕｎｃｔｉｏｎ ＦＥＴ領域）と呼ばれている。

【0004】

ＧａＮやＳｉＣなどの半導体は、それ自体の絶縁破壊電界強度が高いが、プレーナゲート型半導体装置の場合、ＪＦＥＴ領域とゲート電極を隔てるゲート絶縁膜の耐圧が、ＧａＮやＳｉＣの高い絶縁破壊電界強度に対して不足しがちであることが課題となっている。

【0005】

一対のボディ領域に挟まれたＪＦＥＴ領域の幅を狭めるとゲート絶縁膜の耐圧が向上するが、逆にオン抵抗が高くなってしまうという相反がある。ゲート絶縁膜の耐圧不足を補うため、ＪＦＥＴ領域内にｐ型の半導体領域を設けることが提案されている（特許文献１−３）。以下では、説明の便宜上、ＪＦＥＴ領域内に設けられたｐ型の半導体領域を、電解緩和領域と称することにする。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１５−４１７１９号公報

【特許文献2】特開２０１１−６０９３０号公報

【特許文献3】米国特許出願公開第２０１４／０３６７７７１号明細書

【発明の概要】

【発明が解決しようとする課題】

【0007】

ＳｉＣでは、ｐ型不純物をｎ型の半導体層にイオン注入してｐ型の半導体領域を形成することができる。一方、ＧａＮでは、ｐ型不純物のイオン注入が難しいため、ｐ型領域を作るにはｐ型の不純物ガスをドーピングしながらＧａＮを結晶成長（エピタキシャル成長）させる方法がもっぱら用いられる。典型的には、有機金属化合物気相成長法（ＭＯＣＶＤ法）などの結晶成長法が用いられる。結晶成長法によってｎ型のＪＦＥＴ領域内にｐ型の半導体領域（電界緩和領域）を作るのは、イオン注入法と比較してコストがかかる。本明細書が開示する技術は、ｎ型のＪＦＥＴ領域内にｐ型領域（電界緩和領域）を有するプレーナゲート構造の窒化物半導体装置を低コストで提供する。

【課題を解決するための手段】

【0008】

本明細書が開示する窒化物半導体装置は、基板と、窒化物半導体層と、ゲート電極と、一対のボディ領域と、ＪＦＥＴ領域と、一対の電界緩和領域を備えている。窒化物半導体層は、ｎ型であり、基板の上に設けられている。ゲート電極は、ゲート絶縁膜を挟んで窒化物半導体層と対向している。一対のボディ領域は、ｐ型の半導体領域である。一対のボディ領域は、互いに離間しており、基板の法線方向からみて一方のボディ領域がゲート電極の一端と重なり、他方のボディ領域がゲート電極の他端と重なるように窒化物半導体層の表層に設けられている。ＪＦＥＴ領域は、ｎ型であり、ゲート電極の下方で一対のボディ領域の間に設けられている。なお、ＪＦＥＴ領域は、上記した窒化物半導体層と連続していてよい。一対の電界緩和領域は、ｐ型の半導体領域である。一方の電界緩和領域はＪＦＥＴ領域の一方のボディ領域寄りの端に設けられており、他方の電界緩和領域はＪＦＥＴ領域の他方のボディ領域寄りの端に設けられている。あるいは、一対の電界緩和領域は、ＪＦＥＴ領域の一方のボディ領域寄りの端の下方と、他方のボディ領域寄りの端の下方に設けられていてもよい。

【0009】

一対のｐ型の電界緩和領域は、ＪＦＥＴ領域を形成するためのトレンチを形成した後、トレンチの側面に露出するｐ型のボディ領域の半導体物質をマストランスポート現象によってトレンチの底の端へ移動させることで得ることができる。上記の構造は、ｐ型の電界緩和領域を結晶成長という手法を用いずに設けることができるので、低コストで実現することができる。

【0010】

電界緩和領域の下端はボディ領域の下端よりも深くてもよい。また、一対の電界緩和領域の夫々は、一対のボディ領域の夫々と接触していてもよい。

【0011】

上記した窒化物半導体装置は、以下の方法で製造することができる。その製造方法は、ドリフト層形成工程と、ボディ領域形成工程と、トレンチ形成工程と、マストランスポート工程と、再成長工程を備えている。ドリフト層形成工程では、基板の上にｎ型の窒化物半導体層を形成する。ボディ領域形成工程では、窒化物半導体層の上にｐ型のボディ領域を形成する。トレンチ形成工程では、ボディ領域に、窒化物半導体層に達するトレンチを形成してボディ領域を二分する。マストランスポート工程では、ボディ領域を加熱してトレンチの夫々の側面に露出しているボディ領域のｐ型の半導体物質をトレンチの底のボディ領域寄りの端へ移動させる。加熱することでボディ領域の表面において原子の結合が切れる。ボディ領域から離脱した原子は表面エネルギの低い方、即ち、トレンチの底へ移動する。なお、トレンチの底のボディ領域寄りの夫々の端に移動した半導体物質の塊がトレンチの底の中央で接触しないように、加熱の温度と時間を調整する。トレンチの底の夫々の端に移動した原子の塊が、前述した電界緩和領域を形成する。再成長工程では、トレンチにてｎ型の窒化物半導体をエピタキシャル成長させてトレンチをｎ型の窒化物半導体で埋める。マストランスポートを生じさせるのに必要な温度は、概ね１０００℃以上である。マストランスポートを生じさせた後、半導体物質と窒素とｎ型不純物を含む雰囲気ガスを供給すると、窒化物半導体層やボディ領域の表面にｎ型の半導体層が再成長する。なお、材料ガス（半導体物質と窒素とｎ型不純物を含む雰囲気ガス）の供給を開始すると、ボディ領域等の上に膜が成長し始めるためマストランスポートは止まる。上記の製造方法は、マストランスポート現象を利用してｐ型の一対の電界緩和領域を形成する。ｐ型の電界緩和領域を結晶成長により形成する場合と比較して、低コストで電界緩和領域を有する窒化物半導体装置を製造することができる。

【0012】

前記トレンチ形成工程にて、トレンチの底のボディ領域寄りの端に、トレンチの底の中央よりも深いサブトレンチを形成し、マストランスポート工程にて、ボディ領域のｐ型の半導体物質をサブトレンチへ移動させるとよい。サブトレンチにｐ型の半導体物質を集めることで、比較的大きなサイズの一対の電界緩和領域を相互に接触することなく形成することができる。

【0013】

本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。

【図面の簡単な説明】

【0014】

【図1】実施例の半導体装置の要部断面図である。

【図2】実施例の半導体装置の製造方法を説明する断面図である（１）。

【図3】実施例の半導体装置の製造方法を説明する断面図である（２）。

【図4】実施例の半導体装置の製造方法を説明する断面図である（３）。

【図5】実施例の半導体装置の製造方法を説明する断面図である（４）。

【図6】実施例の半導体装置の製造方法を説明する断面図である（５）。

【図7】実施例の半導体装置の製造方法を説明する断面図である（６）。

【図8】第１変形例の半導体装置の要部断面図である。

【図9】半導体装置の製造方法の変形例を説明する断面図である（１）。

【図10】半導体装置の製造方法の変形例を説明する断面図である（２）。

【図11】半導体装置の製造方法の変形例を説明する断面図である（３）。

【図12】半導体装置の製造方法の変形例を説明する断面図である（４）。

【図13】半導体装置の製造方法の変形例を説明する断面図である（５）。

【図14】第２変形例の半導体装置の要部断面図である。

【図15】半導体装置の製造方法の別の変形例を説明する断面図である（１）。

【図16】半導体装置の製造方法の別の変形例を説明する断面図である（２）。

【図17】半導体装置の製造方法の別の変形例を説明する断面図である（３）。

【図18】半導体装置の製造方法の別の変形例を説明する断面図である（４）。

【図19】電界緩和領域等のサイズを示した断面図である。

【発明を実施するための形態】

【0015】

図面を参照して実施例の窒化物半導体装置を説明する。実施例の窒化物半導体装置は、窒化ガリウム（ＧａＮ）を用いた縦型ＭＯＳＦＥＴである。その縦型ＭＯＳＦＥＴは、プレーナゲート構造を有する。説明の便宜上、実施例の窒化物半導体装置を単純に半導体装置１０と称する。図１に半導体装置１０の要部断面図を示す。

【0016】

半導体装置１０は、ｎ型の窒化物半導体を材料とする基板３、ｎ型の窒化物半導体層４、ｐ型の一対のボディ領域５ａ、５ｂ、ｎ型のソース領域６ａ、６ｂ、ゲート絶縁膜１２、ゲート電極８、ソース電極９、ドレイン電極２、ｐ型の一対の電界緩和領域１３ａ、１３ｂを備えている。図１は、一対のボディ領域５ａ、５ｂとその周辺のみを示している。半導体装置１０は、図１と同じ構造を複数備えており、それらの構造の周囲を耐圧構造が囲んでいる。耐圧構造については説明を省略する。

【0017】

基板３は、ｎ型不純物を高濃度に含む窒化ガリウム（ＧａＮ）を材料としている。基板３の裏面全体にドレイン電極２がオーミック接触している。基板３は、窒化物半導体層４がエピタキシャル成長するための下地板である。

【0018】

窒化物半導体層４は、基板３の上に半導体物質をエピタキシャル成長させた層である。窒化物半導体層４は、基板３よりもｎ型不純物を低濃度に含む窒化ガリウム（ＧａＮ）を材料とする。ｎ型不純物の例としては、シリコン（Ｓｉ）が挙げられる。

【0019】

窒化物半導体層４の表層にｐ型の一対のボディ領域５ａ、５ｂが設けられている。なお、一対のボディ領域５ａ、５ｂを以下では、ボディ領域５と総称する場合がある。ボディ領域５は、ｐ型不純物を含んでいる。ｐ型不純物の例としては、マグネシウム（Ｍｇ）が挙げられる。ボディ領域５のうち、後述するソース領域６とＪＦＥＴ領域７に挟まれた部分は、チャネル領域と呼ばれることがある。また、ｐ型のボディ領域５の下にｐ型不純物をボディ領域５よりも高濃度に含むベース領域が設けられることもある。

【0020】

一対のボディ領域５ａ、５ｂに挟まれた領域がＪＦＥＴ（Junction Field Effect Transistor）領域７である。ＪＦＥＴ領域７は、窒化物半導体層４と連続しており、窒化物半導体層４と一体である。説明の都合上、図１では、破線でＪＦＥＴ領域７を窒化物半導体層４から区別している。ＪＦＥＴ領域７は、窒化物半導体層４と同じ組成である。別言すれば、ＪＦＥＴ領域７は、窒化物半導体層４の一部であるといってよい。図１の破線よりも下の窒化物半導体層４は、ドリフト層と呼ばれることがある。

【0021】

ボディ領域５ａ、５ｂの表層にソース領域６ａ、６ｂが設けられている。ソース領域６ａ、６ｂは、ボディ領域５ａ、５ｂによって、窒化物半導体層４から隔てられている。ソース領域６ａ、６ｂは、ｎ型不純物を高濃度に含んでいる。ｎ型不純物の例は、前述したように、シリコン（Ｓｉ）である。一対のソース領域６ａ、６ｂを以下ではソース領域６と総称する場合がある。ソース領域６にソース電極９がオーミック接触している。なお、ボディ領域５の表層でソース領域６に接するようにｐ型の半導体領域であるコンタクト領域が設けられることがあるが、図１では、コンタクト領域の図示は省略した。コンタクト領域は、ｐ型不純物をボディ領域５よりも高濃度に含む。

【0022】

ゲート電極８は、ゲート絶縁膜１２を挟んで窒化物半導体層４（ＪＦＥＴ領域７）と対向するように配置されている。ゲート電極８は、基板３の法線方向からみて、一端が一方のボディ領域５ａと重なり、他端が他方のボディ領域５ｂと重なるように配置されている。基板３と平行な平板状のゲート電極８を有しているので、半導体装置１０は、プレーナゲート型と呼ばれる。

【0023】

一対の電界緩和領域１３ａ、１３ｂは、窒化物半導体層４の中であって、ＪＦＥＴ領域７のボディ領域５寄りの端の下方に設けられている。より詳しくは、電界緩和領域１３ａは、窒化物半導体層４の中であって、ＪＦＥＴ領域７のボディ領域５ａ寄りの端の下方に設けられており、電界緩和領域１３ｂは、窒化物半導体層４の中であって、ＪＦＥＴ領域７のボディ領域５ｂ寄りの端の下方に設けられている。別言すれば、一対の電界緩和領域１３ａ、１３ｂは、窒化物半導体層４の中であって、基板３の法線方向からみたときにＪＦＥＴ領域７のボディ領域寄りの端と重なるように設けられている。

【0024】

電界緩和領域１３ａ、１３ｂは、ｐ型の半導体物質で作られている。詳しくは後述するが、電界緩和領域１３ａ、１３ｂは、もともと、ボディ領域５の一部であった半導体物質が、ボディ領域５を加熱することにより、ボディ領域から離脱して移動したものである。それゆえ、一対の電界緩和領域１３ａ、１３ｂは、ボディ領域５と組成が同じである。一対の電界緩和領域１３ａ、１３ｂを以下では電界緩和領域１３と総称する場合がある。

【0025】

ゲート電極８とソース電極９の上部は絶縁層に覆われているが、その絶縁層の図示は省略してある。

【0026】

半導体装置１０の動作について説明する。ソース電極９に対して所定の閾値以上の電圧をゲート電極８に印加すると、ボディ領域５のソース領域６とＪＦＥＴ領域７に挟まれた部分（チャネル領域）のゲート絶縁膜１２の近傍にｎ型の反転層が形成される。ゲート電極８とソース電極９の電圧差を維持したままソース電極９に対して正の電圧をドレイン電極２に印加する。そうすると、ソース電極９／ソース領域６／ボディ領域５の反転層／ＪＦＥＴ領域７／窒化物半導体層４／基板３／ドレイン電極２という順番で電子の経路が確立する。即ち、半導体装置１０がオンし、ドレイン電極２からソース電極９へ電流が流れる。ソース電極９に対するゲート電極８の電圧を閾値より低くすると、反転層が消滅する。即ち、半導体装置１０がオフし、電流が遮断される。

【0027】

ワイドバンドギャップ半導体である窒化ガリウム（窒化物半導体）は、絶縁破壊に至る電界強度が高いことが一つの特徴である。この特徴により、ドリフト層（窒化物半導体層４）のｎ型不純物の濃度を高めることができる。その結果、オン抵抗を下げることができる。また、ワイドバンドギャップ半導体は、ドリフト層の厚みを小さくすることができる。この特徴も、オン抵抗を下げることに貢献する。一方、半導体物質自体の電界強度が高いことで、相対的にゲート絶縁膜１２の電界強度が不足しがちとなる。そこで、ゲート絶縁膜１２の絶縁破壊対策が望まれている。ｐ型の電界緩和領域１３は、ゲート絶縁膜１２の電界緩和に貢献する。すなわち、半導体装置１０がオフの間、ｐ型の電界緩和領域１３からも空乏層が延び、ゲート絶縁膜１２に加わる電界の強度が下がる。よって、ゲート絶縁膜１２の絶縁破壊が生じ難くなる。

【0028】

窒化ガリウムでは、イオン注入によるｐ型領域の形成が難しい。実施例の半導体装置１０では、先に述べたように、ｐ型の電界緩和領域１３は、もともとボディ領域５の一部を移動させて形成している。実施例の半導体装置１０は、ｐ型の電界緩和領域１３を結晶成長法で形成する必要がないため、低コストに製造することができる。ｐ型の電界緩和領域１３は、ボディ領域５とＪＦＥＴ領域７との境界の下方に設けてあり、ＪＦＥＴ領域７の形成前に、ボディ領域５から離脱した半導体物質が下方に移動して形成される。

【0029】

次に、図２から図７を参照しつつ半導体装置１０の製造方法を説明する。まず、図２に示すように、窒化ガリウムを材料とするｎ型の基板３の主面上に、エピタキシャル成長技術を用いてｎ型の窒化物半導体層４を堆積させる（ドリフト層形成工程）。エピタキシャル成長技術の一例は、有機金属化合物気相成長法（ＭＯＣＶＤ法）である。

【0030】

次に、図３に示すように、ｎ型の窒化物半導体層４の上に、エピタキシャル成長技術を用いてｐ型半導体層１５を堆積させる。ｐ型半導体層１５も窒化ガリウム（ＧａＮ）を主成分とする窒化物半導体の層である。ｐ型の不純物としては、例えばマグネシウム（Ｍｇ）が挙げられる。このｐ型半導体層１５の一部が後にボディ領域５となる。ｐ型半導体層１５を堆積する工程がボディ領域形成工程に相当する。

【0031】

次に、図４に示すように、ｐ型半導体層１５の表面から窒化物半導体層４に達するトレンチ１６を形成する（トレンチ形成工程）。トレンチ１６は、ｐ型半導体層１５のトレンチ予定領域以外をマスクし、トレンチ予定領域をエッチングにて除去して形成する。トレンチ１６により、ｐ型半導体層１５は二分され、一対のボディ領域５ａ、５ｂが得られる。先に述べたように、ボディ領域５ａ、５ｂをボディ領域５と総称する場合がある。

【0032】

次に、図５に示すように、ボディ領域５を加熱し、トレンチ１６の夫々の側面１６ａ、１６ｂに露出しているｐ型の半導体物質をトレンチ１６の底のボディ領域寄りの端１６ｃへ移動させる（マストランスポート工程）。ボディ領域５を加熱することによって、側面１６ａ、１６ｂに露出している半導体物質は側面１６ａ、１６ｂから遊離し、表面エネルギの低いトレンチ１６の底へ移動する。図５において、太矢印線Ａが、原子の移動を模式的に表している。移動した半導体物質はトレンチ側面直下のトレンチ底の端１６ｃで塊となる。その塊が電界緩和領域１３ａ、１３ｂを構成する。ボディ領域５の加熱は、窒素を含むガス雰囲気中で行われる。

【0033】

次に、図６に示すように、窒化物半導体層４の露出面とボディ領域５の露出面に、ｎ型の窒化物半導体の結晶を再成長させ、窒化物二次半導体層１４を形成する（再成長工程）。窒化物二次半導体層１４により、トレンチ１６は埋められる。ここでもエピタキシャル成長技術が利用される。窒化物二次半導体層１４の組成は、窒化物半導体層４と同じである。

【0034】

ｐ型不純物を含む窒化ガリウム（ＧａＮ）のマストランスポートは、概ね１０００℃以上で生じる。エピタキシャル成長前の基板加熱によりマストランスポートを生じさせ、電界緩和領域１３を形成する。その後、窒化とガリウムとｎ型不純物を含む雰囲気ガスを供給してエピタキシャル成長を開始させ、窒化物二次半導体層１４を形成する。

【0035】

一方、マストランスポート工程を、８５０℃から９５０℃の範囲で行うか、あるいは、ガリウムを含まない雰囲気ガス中で行うことで、エピタキシャル成長を生じさせずにボディ領域５の一部にマストランスポートを生じさせることができる。即ち、マストランスポート工程と、再成長工程を別々に行うことができる。

【0036】

次に、図７に示すように、ボディ領域５の表面に堆積している窒化物二次半導体層１４を除去し、ボディ領域５の表面を露出させる。離間している一対のボディ領域５ａ、５ｂの間に残った窒化物二次半導体層１４が、先に説明したＪＦＥＴ領域７となる。

【0037】

最後に、ボディ領域５ａ、５ｂの表層にｎ型のソース領域６ａ、６ｂを形成し、さらに、ゲート絶縁膜１２、ゲート電極８、ソース電極９、ドレイン電極２を形成し、図１の半導体装置１０が完成する。ｎ型不純物を含むソース領域６ａ、６ｂは、ｎ型不純物をイオン注入する方法により形成することができる。先に述べたように、窒化物半導体では、ｐ型不純物をイオン注入することに対して、ｎ型不純物をイオン注入することは比較的に容易である。

【0038】

上記の製造方法によれば、ｎ型の窒化物半導体層４の中に孤立したｐ型の電界緩和領域１３を形成するのに、そのための専用のエピタキシャル成長工程が不要である（なお、ｐ型のボディ領域を形成するにはエピタキシャル成長技術が利用される）。それゆえ、孤立したｐ型の電界緩和領域１３を有する窒化物半導体装置１０を低コストで製造することができる。

【0039】

図８に、変形例の半導体装置１０ａの要部断面図を示す。トレンチ形成工程にて、トレンチ１６を浅く形成すれば、図８に示すように、電界緩和領域１１３ａ（１１３ｂ）がボディ領域５ａ（５ｂ）と連続した態様を実現することができる。図８の態様では、互いに離間しているｐ型の一対の電界緩和領域１１３ａ、１１３ｂは、一方の電界緩和領域１１３ａがＪＦＥＴ領域７の一方のボディ領域５ａ寄りの端に設けられ、他方の電界緩和領域１１３ｂはＪＦＥＴ領域７の他方のボディ領域５ｂ寄りの端に設けられる。さらに、一方の電界緩和領域１１３ａは一方のボディ領域５ａと接しており、他方の電界緩和領域１１３ｂは他方のボディ領域５ｂと接している。

【0040】

次に、半導体装置の製造方法の変形例を説明する。この製造方法のドリフト層形成工程、ボディ領域形成工程は、先の製造方法と同じである。この製造方法のトレンチ形成工程を、図９−図１３を参照して説明する。この製造方法のトレンチ形成工程では、ボディ領域５を貫通して窒化物半導体層４に達するトレンチ２１６を形成する際、トレンチ２１６の底のボディ領域５寄りの両端に、底の中央部２１６ａよりも深いサブトレンチ２１６ｂを形成する。サブトレンチ２１６ｂは、ドライエッチングなどでトレンチ２１６を形成する際、トレンチ２１６の底の角（トレンチ底面と側面との境界）が過剰にエッチングされて形成されてしまうものである。トレンチゲート型の半導体装置では、トレンチの底の角にサブトレンチが形成されていると電界集中や応力集中が生じるため、サブトレンチを抑制する技術が導入される。本明細書が開示する製造方法では、後のマストランスポートでトレンチ側面から離脱する半導体物質の貯留場所として、サブトレンチを積極的に利用する。

【0041】

次に、マストランスポート工程にて、トレンチ２１６の側面に露出しているｐ型の半導体物質をサブトレンチ２１６ｂへ移動させる（図１０）。図１０の太矢印線Ｂが、トレンチ２１６の側面の半導体物質が離脱してその直下のサブトレンチ２１６ｂへ移動する様子を模式的に示している。サブトレンチ２１６ｂに溜まって固まったｐ型の半導体物質の塊が電界緩和領域２１３ａ、２１３ｂとなる。

【0042】

次に、図１１に示すように、窒化物半導体層４の露出面とボディ領域５の露出面に、ｎ型の窒化物半導体の結晶を再成長させ、窒化物二次半導体層１４を形成する（再成長工程）。窒化物二次半導体層１４によりトレンチ２１６は埋められる。ここでもエピタキシャル成長技術が利用される。窒化物二次半導体層１４の組成は、窒化物半導体層４と同じである。図１１では、破線を描いて窒化物半導体層４と窒化物二次半導体層１４を区別している。

【0043】

次に、図１２に示すように、ボディ領域５ａ、５ｂの表面に堆積している窒化物二次半導体層１４を除去し、ボディ領域５の表面を露出させる。このとき、一対のボディ領域５ａ、５ｂに挟まれたｎ型の領域がＪＦＥＴ領域７となる。

【0044】

最後に、図１３に示すように、ボディ領域５ａ（５ｂ）の表層にｎ型のソース領域６ａ（６ｂ）を形成し、さらに、所定の場所にゲート絶縁膜１２、ゲート電極８、ソース電極９、ドレイン電極２を形成し、半導体装置１０ｂが完成する。ソース領域６ａ、６ｂは、イオン注入技術により形成される。

【0045】

半導体装置１０ｂは、トレンチ２１６を形成する際にトレンチ底の角に生じるサブトレンチ２１６ｂ（図９、図１０参照）を利用することで、マストランスポートによって一対の電界緩和領域２１３ａ、２１３ｂを形成する際にそれらが接触し難くなる。従って、この製造方法によれば、底が完全に平坦なトレンチの場合と比較して、より大きいサイズの一対の電界緩和領域を得ることができる。

【0046】

図１４に、別の変形例の半導体装置１０ｃの要部断面図を示す。トレンチ形成工程にて、トレンチ２１６を浅く形成すれば、図１４に示すように、電界緩和領域３１３ａ（３１３ｂ）がボディ領域５ａ（５ｂ）と連続した態様を実現することができる。図１４の態様では、互いに離間しているｐ型の一対の電界緩和領域３１３ａ、３１３ｂは、一方の電界緩和領域３１３ａがＪＦＥＴ領域７の一方のボディ領域５ａ寄りの端に設けられ、他方の電界緩和領域３１３ｂはＪＦＥＴ領域７の他方のボディ領域５ｂ寄りの端に設けられる。一方の電界緩和領域３１３ａは一方のボディ領域５ａと接触しており、他方の電界緩和領域３１３ｂは他方のボディ領域５ｂと接触している。

【0047】

本明細書が開示する製造方法の特徴は、ｐ型の電界緩和領域を、エピタキシャル成長技術を用いずに、マストランスポートを利用して得ることにある。それゆえ、比較的に低コストで、電界緩和領域を有するプレーナゲート型の窒化物半導体装置を得ることができる。先に説明した半導体装置は、いずれも、電界緩和領域の底が、隣接するボディ領域の底よりも深くなっている。ゲート絶縁膜に加わる電界強度を下げる目的のためには、電界緩和領域は浅い場所に設けることが望ましい。コストは嵩むが、マストランスポートを利用して、ボディ領域の底よりも浅い位置に電界緩和領域を形成することができる。その製造方法を、図１５から図１８を参照して説明する。

【0048】

ドリフト層形成工程、ボディ領域形成工程、トレンチ形成工程は、先の製造方法と同じである。図１５に、ボディ領域５を貫通し、窒化物半導体層４に達するトレンチ３１６が形成された製造途中の半導体装置の断面図を示す。

【0049】

次に、窒素とガリウムとｎ型不純物を含む雰囲気ガス中でｎ型の窒化物半導体をエピタキシャル成長させ、トレンチ３１６の底が、ボディ領域５の底よりも高くなるまで、ｎ型の窒化物半導体を堆積させる。図１６には、再成長させた窒化物二次半導体層３１５が堆積し、トレンチ３１６の底がボディ領域５の底よりも高くなった様子が描かれている。窒化物二次半導体層３１５は、ボディ領域５の上にも堆積する。

【0050】

次いで、図１７に示すように、トレンチ３１６の側面３１６ａ、３１６ｂに露出しているボディ領域５の窒化物半導体物質をマストランスポートによりトレンチ３１６の底の両端３１６ｃに移動させる。マストランスポートにより移動したｐ型半導体物質が、トレンチ３１６の底の両端３１６ｃに堆積し、一対の電界緩和領域３１３ａ、３１３ｂを構成する。図１７の太矢印線Ｃが、トレンチ３１６の側面３１６ａ、３１６ｂから離脱して直下のトレンチ底の端に堆積する様子を模式的に表している。なお、トレンチ３１６の側面３１６ａ、３１６ｂにも再成長したｎ型半導体物質が堆積している場合は、マストランスポートに先立って、トレンチ側面に堆積したｎ型半導体物質を除去するように、再度エッチングしてもよい。

【0051】

マストランスポートにより電界緩和領域３１３ａ、３１３ｂを形成した後、さらにｎ型の窒化物半導体層をエピタキシャル成長させ、トレンチ３１６をｎ型の窒化物二次半導体層３１４で完全に埋める（図１８）。あとは、先に説明した製造方法と同じであり、ボディ領域５の上に堆積した窒化物二次半導体層３１４を除去し、ソース領域やゲート絶縁膜、ソース電極、ゲート電極、ドレイン電極などを形成すればよい。図１７、図１８から理解されるように、ボディ領域５の底よりも浅い位置に一対の電界緩和領域３１３ａ、３１３ｂを形成した窒化物半導体装置を得ることができる。

【0052】

電界緩和領域のサイズについて説明する。図１９は、図１と同じ図に、サイズを示す記号を追加した図である。ただし、見易さを考慮して、窒化物半導体層４とＪＦＥＴ領域７のハッチングは省略した。ＪＦＥＴ領域７の幅Ｌ１は、概ね１．０〜４．０［μｍ］であり、ＪＦＥＴ領域７の深さ（ボディ領域５の深さ）は、概ね０．５〜２．０［μｍ］である。電界緩和領域１３の高さＬ３は、概ね０．２〜１．０［μｍ］である。電界緩和領域１３の幅は、概ね０．２〜１．０［μｍ］である。ただし、一対の電界緩和領域１３ａ、１３ｂの間隔Ｌ５は、概ね０．５［μｍ］以上は確保すべきである。サブトレンチを設けたときの電界緩和領域２１３ａ、２１３ｂ（図１３参照）の高さと幅も、概ね０．２〜１．０［μｍ］である。

【0053】

実施例で説明した技術に関する留意点を述べる。一対の電界緩和領域が相互に接触しないようにするには、マストランスポート工程において加熱温度や加熱時間を適宜に調整すればよい。また、マストランスポートを行うと、ボディ領域５のＪＦＥＴ領域７との境界５５（製造途中におけるトレンチ１６の側面）、特に、その上縁の角部は、緩やか湾曲することになるが、図では、マストランスポートによる境界の湾曲は無視した。

【0054】

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【符号の説明】

【0055】

２：ドレイン電極
３：基板
４：窒化物半導体層
５ａ、５ｂ：ボディ領域
６ａ、６ｂ：ソース領域
７：ＪＦＥＴ領域
８：ゲート電極
９：ソース電極
１０、１０ａ、１０ｂ、１０ｃ：半導体装置
１２：ゲート絶縁膜
１３ａ、１３ｂ、１１３ａ、１１３ｂ、２１３ａ、２１３ｂ、３１３ａ、３１３ｂ：電界緩和領域
１４、３１４、３１５：窒化物二次半導体層
１５：ｐ型半導体層
１６、２１６、３１６：トレンチ
２１６ｂ：サブトレンチ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】