特許 6725854 増幅回路、受信回路、及び半導体集積回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6725854

(24)【登録日】2020年6月30日

(45)【発行日】2020年7月22日

(54)【発明の名称】増幅回路、受信回路、及び半導体集積回路

(51)【国際特許分類】

   H03F 3/45 20060101AFI20200713BHJP

【ＦＩ】

   H03F3/45

【請求項の数】10

【全頁数】15

(21)【出願番号】特願2018-503960(P2018-503960)

(86)(22)【出願日】2016年3月11日

(86)【国際出願番号】JP2016057748

(87)【国際公開番号】WO2017154194

(87)【国際公開日】20170914

【審査請求日】2019年2月20日

(73)【特許権者】

【識別番号】514315159

【氏名又は名称】株式会社ソシオネクスト

(74)【代理人】

【識別番号】100090273

【弁理士】

【氏名又は名称】國分 孝悦

(72)【発明者】

【氏名】工藤 真大

【審査官】 渡井 高広

(56)【参考文献】

【文献】 特開２０１１−０５５０５５（ＪＰ，Ａ）

【文献】 特開２００９−２２５２０５（ＪＰ，Ａ）

【文献】 特開平０４−１３５３０４（ＪＰ，Ａ）

【文献】 特開２０１１−１９３５３８（ＪＰ，Ａ）

【文献】 特開２００９−２９６６４３（ＪＰ，Ａ）

【文献】 特開２０１６−０２１６６８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｆ ３／４５

(57)【特許請求の範囲】

【請求項1】

第１の電源線と第２の電源線との間に設けられ、入力信号を受ける入力回路部と、
前記第１の電源線と前記第２の電源線との間に前記入力回路部と直列に設けられた負荷回路部と、
前記第１の電源線と前記第２の電源線との間に前記負荷回路部と並列に設けられ、前記負荷回路部の抵抗値を補正する補正回路部と、
を備える増幅回路であって、
前記負荷回路部は、
制御回路によって生成されるデジタルコードにより抵抗値が制御される第１の可変抵抗部、及び、前記第１の可変抵抗部と並列に設けられ、前記補正回路部によって生成されたアナログ制御電圧により抵抗値が制御される第２の可変抵抗部を有し、
前記補正回路部は、
前記第１の可変抵抗部に対応する回路構成を有し、前記デジタルコードにより抵抗値が制御される第３の可変抵抗部、及び、前記第３の可変抵抗部と並列に設けられ、前記第２の可変抵抗部に対応する回路構成を有し、前記アナログ制御電圧により抵抗値が制御される第４の可変抵抗部を有する
ことを特徴とする増幅回路。

【請求項2】

前記補正回路部は、前記第３の可変抵抗部及び前記第４の可変抵抗部により生成される電圧とリファレンス電圧とが入力されるオペアンプを有し、
前記制御回路は、前記オペアンプの出力に基づいて、前記デジタルコードを生成することを特徴とする請求項１記載の増幅回路。

【請求項3】

第１の状態では、前記オペアンプの出力に基づいて前記制御回路が前記デジタルコードを生成し、
第２の状態では、前記オペアンプの出力を前記アナログ制御電圧として出力することを特徴とする請求項２記載の増幅回路。

【請求項4】

前記補正回路部の前記第３の可変抵抗部を用いて第１の抵抗値に対応する前記デジタルコードを決定し、
決定された前記第１の抵抗値に対応する前記デジタルコードを前記第３の可変抵抗部に供給して、前記第３の可変抵抗部及び前記第４の可変抵抗部を用いて、前記第３の可変抵抗部及び前記第４の可変抵抗部による合成抵抗値が前記第１の抵抗値になる前記アナログ制御電圧を生成することを特徴とする請求項１〜３の何れか１項に記載の増幅回路。

【請求項5】

前記第１の抵抗値に対応する前記デジタルコードは、前記デジタルコードを逐次変化させて前記第３の可変抵抗部及び前記第４の可変抵抗部により生成される電圧とリファレンス電圧とを比較することにより、比較結果に基づいて１ビットずつ決定され、
前記第３の可変抵抗部及び前記第４の可変抵抗部による合成抵抗値が前記第１の抵抗値になる前記アナログ制御電圧は、前記第３の可変抵抗部及び前記第４の可変抵抗部により生成される電圧とリファレンス電圧との比較結果を前記第４の可変抵抗部に負帰還させることにより生成されることを特徴とする請求項４記載の増幅回路。

【請求項6】

前記第１の可変抵抗部及び前記第３の可変抵抗部はそれぞれ、並列に設けられた複数の抵抗と、前記抵抗に電流を流すか否かを前記デジタルコードに応じて制御するトランジスタを有し、
前記第２の可変抵抗部及び前記第４の可変抵抗部はそれぞれ、並列に設けられゲートに前記アナログ制御電圧が供給される複数のトランジスタを有することを特徴とする請求項１〜５の何れか１項に記載の増幅回路。

【請求項7】

前記第１の可変抵抗部及び前記第３の可変抵抗部はそれぞれ、並列に設けられた複数の抵抗と、前記抵抗に電流を流すか否かを前記デジタルコードに応じて制御するトランジスタを有し、
前記第２の可変抵抗部及び前記第４の可変抵抗部はそれぞれ、並列に設けられゲートに前記アナログ制御電圧が供給される複数のトランジスタを有し、
前記第１の抵抗値に対応する前記デジタルコードを決定するとき、前記第４の可変抵抗部が有する前記複数のトランジスタのゲートにそれぞれ、一定の電圧を供給することを特徴とする請求項４記載の増幅回路。

【請求項8】

前記第４の可変抵抗部が有する前記複数のトランジスタの内の少なくとも１つのトランジスタのゲートには電源電位を供給し、他の少なくとも１つのトランジスタのゲートには基準電位を供給することを特徴とする請求項７記載の増幅回路。

【請求項9】

入力シリアル信号を増幅する増幅回路と、
前記増幅回路により増幅された前記入力シリアル信号をサンプリングするコンパレータと、
前記コンパレータの出力に対してシリアル−パラレル変換を行いパラレル信号を出力するデマルチプレクサ回路とを備え、
前記増幅回路は、
第１の電源線と第２の電源線との間に設けられ、前記入力シリアル信号を受ける入力回路部と、
前記第１の電源線と前記第２の電源線との間に前記入力回路部と直列に設けられた負荷回路部と、
前記第１の電源線と前記第２の電源線との間に前記負荷回路部と並列に設けられ、前記負荷回路部の抵抗値を補正する補正回路部と、
を備え、
前記負荷回路部は、
制御回路によって生成されるデジタルコードにより抵抗値が制御される第１の可変抵抗部、及び、前記第１の可変抵抗部と並列に設けられ、前記補正回路部によって生成されたアナログ制御電圧により抵抗値が制御される第２の可変抵抗部を有し、
前記補正回路部は、
前記第１の可変抵抗部に対応する回路構成を有し、前記デジタルコードにより抵抗値が制御される第３の可変抵抗部、及び、前記第３の可変抵抗部と並列に設けられ、前記第２の可変抵抗部に対応する回路構成を有し、前記アナログ制御電圧により抵抗値が制御される第４の可変抵抗部を有する
ことを特徴とする受信回路。

【請求項10】

入力シリアル信号を増幅する増幅回路と、
前記増幅回路により増幅された前記入力シリアル信号をサンプリングするコンパレータと、
前記コンパレータの出力に対してシリアル−パラレル変換を行いパラレル信号を出力するデマルチプレクサ回路と、
前記デマルチプレクサ回路からの前記パラレル信号を受けて処理動作を行う内部回路とを備え、
前記増幅回路は、
第１の電源線と第２の電源線との間に設けられ、前記入力シリアル信号を受ける入力回路部と、
前記第１の電源線と前記第２の電源線との間に前記入力回路部と直列に設けられた負荷回路部と、
前記第１の電源線と前記第２の電源線との間に前記負荷回路部と並列に設けられ、前記負荷回路部の抵抗値を補正する補正回路部と、
を備え、
前記負荷回路部は、
制御回路によって生成されるデジタルコードにより抵抗値が制御される第１の可変抵抗部、及び、前記第１の可変抵抗部と並列に設けられ、前記補正回路部によって生成されたアナログ制御電圧により抵抗値が制御される第２の可変抵抗部を有し、
前記補正回路部は、
前記第１の可変抵抗部に対応する回路構成を有し、前記デジタルコードにより抵抗値が制御される第３の可変抵抗部、及び、前記第３の可変抵抗部と並列に設けられ、前記第２の可変抵抗部に対応する回路構成を有し、前記アナログ制御電圧により抵抗値が制御される第４の可変抵抗部を有する
ことを特徴とする半導体集積回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、増幅回路、受信回路、及び半導体集積回路に関する。

【背景技術】

【0002】

アナログ信号処理では電流信号を電圧信号に変換する素子として抵抗素子が広く用いられている。このような回路では、例えば増幅回路のゲインやフィルタ回路のカットオフ周波数等の回路特性に抵抗素子の抵抗値が影響を与える。一般に、半導体プロセスで形成される抵抗素子の抵抗値はある範囲のばらつきがあり、また抵抗値が周囲温度に依存する場合もある。

【0003】

例えば、抵抗負荷の増幅回路のゲインを一定に保つためには、抵抗負荷の抵抗値のばらつきや変動を補正して一定値に保つ必要がある。抵抗値のばらつきや変動を補正して一定値に保つ１つの方法として、抵抗値を制御により変化させることができる可変抵抗回路を用いる方法がある。

【0004】

図６Ａは、抵抗値がデジタル的に制御される可変抵抗回路の構成例を示す図である。複数の抵抗６０１−１、６０１−２、・・・、６０１−Ｎを有し、それぞれの抵抗６０１−１、６０１−２、・・・、６０１−Ｎには電流を流すか否かを制御するＰＭＯＳトランジスタ６０２−１、６０２−２、・・・、６０２−Ｎが接続されている。

【0005】

ＰＭＯＳトランジスタ６０２−１、６０２−２、・・・、６０２−Ｎは、ゲートに供給される制御信号Ｓ１、Ｓ２、・・・、ＳＮによりオン状態（導通状態）／オフ状態（非導通状態）となるようそれぞれ制御される。制御信号Ｓ１、Ｓ２、・・・、ＳＮによりオン状態にするＰＭＯＳトランジスタ６０２−１、６０２−２、・・・、６０２−Ｎの数を制御することにより、端子と電源電位との間で電流が流れる抵抗６０１−１、６０１−２、・・・、６０１−Ｎの本数を制御し、合成抵抗値を変化させることが可能となる。

【0006】

図６Ｂは、抵抗値がアナログ的に制御される可変抵抗回路の構成例を示す図である。電源電位と端子との間に抵抗６１１、６１２が直列に接続され、抵抗６１１に可変抵抗としてのＰＭＯＳトランジスタ６１３が並列に接続されている。ＰＭＯＳトランジスタ６１３のゲートにはゲート電圧ＶＧが供給され、電圧ＶＧを制御することによりＰＭＯＳトランジスタ６１３はゲート・ソース間電圧に対応するオン抵抗を制御する。

【0007】

抵抗６１１の抵抗値をＲＰ、抵抗６１２の抵抗値をＲＳ、ＰＭＯＳトランジスタ６１３のオン抵抗の抵抗値をＲＯＮとすると、図６Ｂに示す構成では合成抵抗値ＲＳ＋｛ＲＰ・ＲＯＮ／（ＲＰ＋ＲＯＮ）｝が得られる。例えば、ＰＭＯＳトランジスタ６１３がオン状態（オン抵抗の抵抗値ＲＯＮがほぼゼロ）のとき、合成抵抗値はＲＳになり、ＰＭＯＳトランジスタ６１３がオフ状態のとき、合成抵抗値は（ＲＳ＋ＲＰ）になる。

【0008】

したがって、図６Ｂに示す可変抵抗回路は、ＰＭＯＳトランジスタ６１３のゲートに供給するゲート電圧ＶＧを制御することにより、抵抗値ＲＳから抵抗値（ＲＳ＋ＲＰ）まで抵抗値を変化させることができる。なお、図６Ｂに示した抵抗６１１はオープン状態（抵抗無限大）に置き換えて省略することができ、抵抗６１２は短絡状態（抵抗ゼロ）に置き換えて省略することができる。

【0009】

増幅回路の抵抗負荷として図６Ａや図６Ｂに示したような可変抵抗回路を適用し抵抗値を制御により変化させることにより、増幅回路のゲインを一定に保つことが可能となる。しかし、図６Ａに示した可変抵抗回路は、抵抗値の調整ステップが有限であり、抵抗値の変化が離散的であるために所望の抵抗値に対する精度が制限される。また、実際の使用に際して事前のキャリブレーション等で求めた制御信号を用いて抵抗値の制御を行う場合、キャリブレーション後における温度等の環境変化による抵抗値の変動には追従せず、変動分は誤差となってしまう。

【0010】

また、図６Ｂに示した可変抵抗回路は、抵抗値の可変範囲をＰＭＯＳトランジスタ６１３がオンする範囲のゲート電圧で制御するため、抵抗値に対するゲート電圧の感度が高い。そのため、広い範囲の抵抗値に対応しようとすると、ゲート電圧のわずかな誤差が、抵抗値の変化に大きく現れてしまう。したがって、可変抵抗の抵抗値がノイズ等の影響を受けやすい。

【0011】

温度依存特性を補正する技術に関し、アナログ制御で温度補償を行う回路と、デジタル制御で温度補償を行う回路とを備え、温度領域によりアナログ制御とデジタル制御とを切り替える電圧発生回路が提案されている（例えば、特許文献１）。また、所定の温度間隔で設定された補正ポイントで、予め各補正ポイント毎に設定された補正データに基づいて入力信号を狙い値に補正するデジタル的補正を行い、各補正ポイント間では、前後の補正ポイントから算出される傾きに基づいて入力信号の温度依存を相殺するアナログ的補正を行うセンサ用増幅回路が提案されている（例えば、特許文献２参照）。

【先行技術文献】

【特許文献】

【0012】

【特許文献1】特開２００３−８４７２８号公報

【特許文献2】特開２００７−２４８２８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0013】

本発明の目的は、抵抗負荷の抵抗値を精度良く制御でき、かつノイズ耐性を向上させることができる増幅回路を提供することにある。

【課題を解決するための手段】

【0014】

増幅回路の一態様は、第１の電源線と第２の電源線との間に設けられ、入力信号を受ける入力回路部と、第１の電源線と第２の電源線との間に入力回路部と直列に設けられた負荷回路部と、第１の電源線と第２の電源線との間に負荷回路部と並列に設けられ、負荷回路部の抵抗値を補正する補正回路部とを備える。負荷回路部は、制御回路によって生成されるデジタルコードにより抵抗値が制御される第１の可変抵抗部、及び、第１の可変抵抗部と並列に設けられ、補正回路部によって生成されたアナログ制御電圧により抵抗値が制御される第２の可変抵抗部を有する。補正回路部は、第１の可変抵抗部に対応する回路構成を有し、デジタルコードにより抵抗値が制御される第３の可変抵抗部、及び、第３の可変抵抗部と並列に設けられ、第２の可変抵抗部に対応する回路構成を有し、アナログ制御電圧により抵抗値が制御される第４の可変抵抗部を有する。

【発明の効果】

【0015】

開示の増幅回路は、デジタルコードによる制御により抵抗値を粗調整し、アナログ制御電圧による制御により抵抗値を微調整することができ、増幅回路における抵抗負荷の抵抗値を精度良く制御でき、かつノイズ耐性を向上させることができる。

【図面の簡単な説明】

【0016】

【図1】図１は、本発明の実施形態における増幅回路の構成例を示す図である。

【図2A】図２Ａは、本実施形態におけるデジタル補正時の補正回路部の状態を示す図である。

【図2B】図２Ｂは、本実施形態におけるアナログ補正時の補正回路部の状態を示す図である。

【図3】図３は、本実施形態における抵抗補正動作の例を示すフローチャートである。

【図4】図４は、本発明の実施形態における半導体集積回路の構成例を示す図である。

【図5】図５は、本実施形態における増幅回路の他の構成例を示す図である。

【図6A】図６Ａは、可変抵抗回路の例を示す図である。

【図6B】図６Ｂは、可変抵抗回路の例を示す図である。

【発明を実施するための形態】

【0017】

以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明の一実施形態における増幅回路の構成例を示す図である。本実施形態における増幅回路は、増幅部１０、補正回路部３０、及び制御部５０を有する。増幅部１０は、入力信号を受ける入力回路部と、負荷として用いられ所望の抵抗値に制御される可変抵抗回路で構成される負荷回路部とを有し、差動の入力信号を特定のゲイン（倍率）で増幅し出力する。

【0018】

増幅部１０において、入力回路部が有するＮＭＯＳトランジスタ１１Ａ、１１Ｂは、差動増幅部における駆動素子をなすものである。ＮＭＯＳトランジスタ１１Ａのゲートは差動入力信号の一方の信号が入力される入力端子ＩＮに接続され、ソースは基準電位ＶＳＳ（例えばグランド電位）の電源線に接続された電流源１２に接続される。また、ＮＭＯＳトランジスタ１１Ｂのゲートは差動入力信号の他方の信号が入力される入力端子ＩＮＸに接続され、ソースは基準電位ＶＳＳの電源線に接続された電流源１２に接続される。

【0019】

負荷回路部が有するＰＭＯＳトランジスタ１３Ａ−ｉ及び抵抗１４Ａ−ｉは、電源電位ＶＤＤの電源線とＮＭＯＳトランジスタ１１Ａのドレインとの間に直列に接続される。このＰＭＯＳトランジスタ１３Ａ−ｉ及び抵抗１４Ａ−ｉを有する可変抵抗回路が、電源電位ＶＤＤの電源線と基準電位ＶＳＳの電源線との間にＮＭＯＳトランジスタ１１Ａと直列に設けられた、負荷回路部の第１の可変抵抗部に相当する。なお、ｉは添え字であり、０〜Ｎ−１（Ｎは任意）の自然数である（以下についても同様）。

【0020】

ＰＭＯＳトランジスタ１３Ａ−ｉのソースが電源電位ＶＤＤの電源線に接続され、ＰＭＯＳトランジスタ１３Ａ−ｉのドレインが抵抗１４Ａ−ｉの一端に接続され、抵抗１４Ａ−ｉの他端がＮＭＯＳトランジスタ１１Ａのドレインに接続される。ＰＭＯＳトランジスタ１３Ａ−ｉのゲートには、制御部５０から出力されるデジタルコードＤ［ｉ］が入力される。

【0021】

デジタルコードＤ［Ｎ−１：０］によりオン状態にするＰＭＯＳトランジスタ１３Ａ−０〜１３Ａ−（Ｎ−１）の数を制御することにより電流が流れる抵抗１４Ａ−０〜１４Ａ−（Ｎ−１）の本数を制御し、合成抵抗値を変化させることができる。このように、制御部５０から出力されるデジタルコードＤ［ｉ］により、負荷回路部の第１の可変抵抗部における抵抗値がデジタル的に制御される。

【0022】

負荷回路部が有するＰＭＯＳトランジスタ１５Ａ及び抵抗１６Ａは、電源電位ＶＤＤの電源線とＮＭＯＳトランジスタ１１Ａのドレインとの間に直列に接続される。すなわち、ＰＭＯＳトランジスタ１５Ａのソースが電源電位ＶＤＤの電源線に接続され、ＰＭＯＳトランジスタ１５Ａのドレインが抵抗１６Ａの一端に接続され、抵抗１６Ａの他端がＮＭＯＳトランジスタ１１Ａのドレインに接続される。ＰＭＯＳトランジスタ１５Ａのゲートは、スイッチ１７Ａを介して電源電位ＶＤＤの電源線又はアナログ制御電圧が供給される信号線ＮＤＢに選択的に接続される。

【0023】

また、負荷回路部が有するＰＭＯＳトランジスタ１８Ａ及び抵抗１９Ａは、電源電位ＶＤＤの電源線とＮＭＯＳトランジスタ１１Ａのドレインとの間に直列に接続される。すなわち、ＰＭＯＳトランジスタ１８Ａのソースが電源電位ＶＤＤの電源線に接続され、ＰＭＯＳトランジスタ１８Ａのドレインが抵抗１９Ａの一端に接続され、抵抗１９Ａの他端がＮＭＯＳトランジスタ１１Ａのドレインに接続される。ＰＭＯＳトランジスタ１８Ａのゲートは、スイッチ２０Ａを介して基準電位ＶＳＳの電源線又はアナログ制御電圧が供給される信号線ＮＤＢに選択的に接続される。

【0024】

前述したＰＭＯＳトランジスタ１５Ａ、１８Ａ、抵抗１６Ａ、１９Ａ、及びスイッチ１７Ａ、２０Ａを有する可変抵抗回路が、電源電位ＶＤＤの電源線と基準電位ＶＳＳの電源線との間にＮＭＯＳトランジスタ１１Ａと直列に設けられた、負荷回路部の第２の可変抵抗部に相当する。ＰＭＯＳトランジスタ１５Ａ、１８Ａのゲートとアナログ制御電圧を供給する信号線ＮＤＢとが接続されるようにスイッチ１７Ａ、２０Ａを設定し、アナログ制御電圧を制御することによりＰＭＯＳトランジスタ１５Ａ、１８Ａのオン抵抗を制御し、抵抗値を変化させることができる。このようにして、アナログ制御電圧により、負荷回路部の第２の可変抵抗部における抵抗値がアナログ的に制御される。

【0025】

同様に、負荷回路部が有するＰＭＯＳトランジスタ１３Ｂ−ｉ及び抵抗１４Ｂ−ｉは、電源電位ＶＤＤの電源線とＮＭＯＳトランジスタ１１Ｂのドレインとの間に直列に接続される。このＰＭＯＳトランジスタ１３Ｂ−ｉ及び抵抗１４Ｂ−ｉを有する可変抵抗回路が、電源電位ＶＤＤの電源線と基準電位ＶＳＳの電源線との間にＮＭＯＳトランジスタ１１Ｂと直列に設けられた、負荷回路部の第１の可変抵抗部に相当する。

【0026】

ＰＭＯＳトランジスタ１３Ｂ−ｉのソースが電源電位ＶＤＤの電源線に接続され、ＰＭＯＳトランジスタ１３Ｂ−ｉのドレインが抵抗１４Ｂ−ｉの一端に接続され、抵抗１４Ｂ−ｉの他端がＮＭＯＳトランジスタ１１Ｂのドレインに接続される。ＰＭＯＳトランジスタ１３Ｂ−ｉのゲートには、制御部５０から出力されるデジタルコードＤ［ｉ］が入力される。

【0027】

デジタルコードＤ［Ｎ−１：０］によりオン状態にするＰＭＯＳトランジスタ１３Ｂ−０〜１３Ｂ−（Ｎ−１）の数を制御することにより電流が流れる抵抗１４Ｂ−０〜１４Ｂ−（Ｎ−１）の本数を制御し、合成抵抗値を変化させることができる。このように、制御部５０から出力されるデジタルコードＤ［ｉ］により、負荷回路部の第１の可変抵抗部における抵抗値がデジタル的に制御される。

【0028】

負荷回路部が有するＰＭＯＳトランジスタ１５Ｂ及び抵抗１６Ｂは、電源電位ＶＤＤの電源線とＮＭＯＳトランジスタ１１Ｂのドレインとの間に直列に接続される。すなわち、ＰＭＯＳトランジスタ１５Ｂのソースが電源電位ＶＤＤの電源線に接続され、ＰＭＯＳトランジスタ１５Ｂのドレインが抵抗１６Ｂの一端に接続され、抵抗１６Ｂの他端がＮＭＯＳトランジスタ１１Ｂのドレインに接続される。ＰＭＯＳトランジスタ１５Ｂのゲートは、スイッチ１７Ｂを介して電源電位ＶＤＤの電源線又はアナログ制御電圧が供給される信号線ＮＤＢに選択的に接続される。

【0029】

また、負荷回路部が有するＰＭＯＳトランジスタ１８Ｂ及び抵抗１９Ｂは、電源電位ＶＤＤの電源線とＮＭＯＳトランジスタ１１Ｂのドレインとの間に直列に接続される。すなわち、ＰＭＯＳトランジスタ１８Ｂのソースが電源電位ＶＤＤの電源線に接続され、ＰＭＯＳトランジスタ１８Ｂのドレインが抵抗１９Ｂの一端に接続され、抵抗１９Ｂの他端がＮＭＯＳトランジスタ１１Ｂのドレインに接続される。ＰＭＯＳトランジスタ１８Ｂのゲートは、スイッチ２０Ｂを介して基準電位ＶＳＳの電源線又はアナログ制御電圧が供給される信号線ＮＤＢに選択的に接続される。

【0030】

前述したＰＭＯＳトランジスタ１５Ｂ、１８Ｂ、抵抗１６Ｂ、１９Ｂ、及びスイッチ１７Ｂ、２０Ｂを有する可変抵抗回路が、電源電位ＶＤＤの電源線と基準電位ＶＳＳの電源線との間にＮＭＯＳトランジスタ１１Ｂと直列に設けられた、負荷回路部の第２の可変抵抗部に相当する。ＰＭＯＳトランジスタ１５Ｂ、１８Ｂのゲートとアナログ制御電圧を供給する信号線ＮＤＢとが接続されるようにスイッチ１７Ｂ、２０Ｂを設定し、アナログ制御電圧を制御することによりＰＭＯＳトランジスタ１５Ｂ、１８Ｂのオン抵抗を制御し、抵抗値を変化させることができる。このようにして、アナログ制御電圧により、負荷回路部の第２の可変抵抗部における抵抗値がアナログ的に制御される。

【0031】

ＮＭＯＳトランジスタ１１Ｂのドレインと負荷回路部との接続点の電位が差動出力信号の一方の信号ＯＵＴとして出力され、ＮＭＯＳトランジスタ１１Ａのドレインと負荷回路部との接続点の電位が差動出力信号の他方の信号ＯＵＴＸとして出力される。

【0032】

補正回路部３０は、オペアンプ（増幅器）３１、電圧源３２、電流源３３、第３の可変抵抗部３５、及び第４の可変抵抗部３６を有する。オペアンプ３１は、電源電位ＶＤＤから第３の可変抵抗部３５及び第４の可変抵抗部３６によって電圧降下した電圧と電圧源３２が生成するリファレンス電圧との差電圧を増幅して出力する。電圧源３２は、第３の可変抵抗部３５及び第４の可変抵抗部３６による合成抵抗値が所望の抵抗値であるときに、電源電位ＶＤＤから第３の可変抵抗部３５及び第４の可変抵抗部３６によって電圧降下した電圧と等しい電圧を発生する。電流源３３は、第３の可変抵抗部３５及び第４の可変抵抗部３６に所定の電流を流すための電流源である。

【0033】

第３の可変抵抗部３５は、増幅部１０の第１の可変抵抗部に対応する回路構成を有する。すなわち、第３の可変抵抗部３５は、第１の可変抵抗部と等価な回路構成を有する。第３の可変抵抗部３５は、ＰＭＯＳトランジスタ３７−ｉ及び抵抗３８−ｉを有する可変抵抗回路である。尚、第３の可変抵抗部３５に含まれる抵抗３８−ｉの抵抗値は、電流源３３の電流値に応じて決定されるものであり、第１の可変抵抗部に含まれる抵抗の抵抗値と必ずしも同一である必要はない。例えば、第３の可変抵抗部３５の抵抗３８−ｉの抵抗値は、第３の可変抵抗部３５及び第４の可変抵抗部３６による合成抵抗値と電流源３３の電流値の積が一定となる範囲内で、調整してもよい。

【0034】

ＰＭＯＳトランジスタ３７−ｉのソースが電源電位ＶＤＤの電源線に接続され、ＰＭＯＳトランジスタ３７−ｉのドレインが抵抗３８−ｉの一端に接続され、抵抗３８−ｉの他端が電流源３３を介して基準電位ＶＳＳの電源線に接続される。ＰＭＯＳトランジスタ３７−ｉのゲートには、制御部５０から出力されるデジタルコードＤ［ｉ］が入力される。

【0035】

デジタルコードＤ［Ｎ−１：０］によりオン状態にするＰＭＯＳトランジスタ３７−０〜３７−（Ｎ−１）の数を制御することにより電流が流れる抵抗３８−０〜３８−（Ｎ−１）の本数を制御し、合成抵抗値を変化させることができる。このように、制御部５０から出力されるデジタルコードＤ［ｉ］により、第３の可変抵抗部３５おける抵抗値がデジタル的に制御される。

【0036】

第４の可変抵抗部３６は、増幅部１０の第２の可変抵抗部に対応する回路構成を有する。すなわち、第４の可変抵抗部３６は、第２の可変抵抗部と等価な回路構成を有する。第４の可変抵抗部３６は、ＰＭＯＳトランジスタ３９、４２、抵抗４０、４３、及びスイッチ４１、４４を有する可変抵抗回路である。尚、第４の可変抵抗部３６に含まれる抵抗４０、４３の抵抗値は、電流源３３の電流値に応じて決定されるものであり、第２の可変抵抗部に含まれる抵抗の抵抗値と必ずしも同一である必要はない。例えば、第４の可変抵抗部３６の抵抗４０、４３の抵抗値は、第３の可変抵抗部３５及び第４の可変抵抗部３６による合成抵抗値と電流源３３の電流値の積が一定となる範囲内で、調整してもよい。

【0037】

ＰＭＯＳトランジスタ３９のソースが電源電位ＶＤＤの電源線に接続され、ＰＭＯＳトランジスタ３９のドレインが抵抗４０の一端に接続され、抵抗４０の他端が電流源３３を介して基準電位ＶＳＳの電源線に接続される。ＰＭＯＳトランジスタ３９のゲートは、スイッチ４１を介して電源電位ＶＤＤの電源線又はアナログ制御電圧が供給される信号線ＮＤＢに選択的に接続される。

【0038】

また、ＰＭＯＳトランジスタ４２のソースが電源電位ＶＤＤの電源線に接続され、ＰＭＯＳトランジスタ４２のドレインが抵抗４３の一端に接続され、抵抗４３の他端が電流源３３を介して基準電位ＶＳＳの電源線に接続される。ＰＭＯＳトランジスタ４２のゲートは、スイッチ４４を介して基準電位ＶＳＳの電源線又はアナログ制御電圧が供給される信号線ＮＤＢに選択的に接続される。

【0039】

ＰＭＯＳトランジスタ３９、４２のゲートとアナログ制御電圧を供給する信号線ＮＤＢとが接続されるようにスイッチ４１、４４を設定し、アナログ制御電圧を制御することによりＰＭＯＳトランジスタ３９、４２のオン抵抗を制御し、抵抗値を変化させることができる。このようにして、アナログ制御電圧により、第４の可変抵抗部３６における抵抗値がアナログ的に制御される。

【0040】

制御部５０は、抵抗値を制御するためのデジタルコードＤ［Ｎ−１：０］を生成して出力するともに、増幅回路が有するスイッチ１７Ａ、１７Ｂ、２０Ａ、２０Ｂ、３４、４１、４４等の制御を行う。制御部５０は、補正回路部３０が有するオペアンプ３１の出力に基づいてデジタルコードＤ［Ｎ−１：０］を決定するためのＳＡＲ（successive approximation register）機能を有している。ＳＡＲ機能は、所望の値に対して近似した値を逐次比較することで、順に近似値の精度を高めていく論理機能である。

【0041】

制御部５０は、例えばデジタルコードＤ［Ｎ−１：０］を決定するためのデジタル補正時には、図２Ａに示すように補正回路部３０が有するスイッチ３４、４１、４４を制御する。すなわち、制御部５０は、オペアンプ３１の出力を制御部５０に供給するためにオペアンプの出力と信号線ＮＤＡとを接続するようにスイッチ３４を制御する。また、制御部５０は、ＰＭＯＳトランジスタ３９のゲートに電源電位ＶＤＤが供給され、ＰＭＯＳトランジスタ４２のゲートに基準電位ＶＳＳが供給されるように、スイッチ４１、４４をそれぞれ制御する。このように、第４の可変抵抗部３６における補正ユニットの一方に電源電位ＶＤＤを供給し、補正ユニットの他方に基準電位ＶＳＳを供給することで、後のアナログ補正時等において抵抗値を増やすように制御することも減らすように制御することも可能となる。

【0042】

また、制御部５０は、例えばデジタルコードＤ［Ｎ−１：０］の決定後のアナログ補正時、及び通常の動作時には、図２Ｂに示すように補正回路部３０が有するスイッチ３４、４１、４４を制御する。すなわち、制御部５０は、オペアンプ３１の出力をアナログ制御電圧として出力するためにオペアンプ３１の出力と信号線ＮＤＢとを接続するようにスイッチ３４を制御する。また、制御部５０は、ＰＭＯＳトランジスタ３９、４２のゲートにアナログ制御電圧が供給されるようにスイッチ４１、４４をそれぞれ制御する。このとき、制御部５０は、増幅部１０が有するＰＭＯＳトランジスタ１５Ａ、１５Ｂ、１８Ａ、１８Ｂのゲートにアナログ制御電圧が供給されるようにスイッチ１７Ａ、１７Ｂ、２０Ａ、２０Ｂもそれぞれ制御する。

【0043】

ここで、増幅部１０の第１の可変抵抗部が有する抵抗１４Ａ−ｉ、１４Ｂ−ｉ、及び補正回路部３０の第３の可変抵抗部３５が有する抵抗３８−ｉの抵抗値は、すべて同じあっても良いし、異なっていても良い。異なる抵抗値とする場合には、デジタルコードＤ［Ｎ−１：０］を決定する処理において、値が決定される順序が後になるほど、そのビットに対応する抵抗値の合成抵抗値に対する寄与が小さくなるように抵抗値を設定すれば良い。

【0044】

例えば、後述する図３に示すように（Ｎ−１）ビット目から０ビット目に向かってデジタルコードの値を決定する場合には、（Ｎ−１）ビット目に対応する抵抗値の合成抵抗値に対する寄与が最も大きく、すなわち抵抗値としては最も小さく（コンダクタンスは最大）、０ビット目に対応する抵抗値の合成抵抗値に対する寄与が最も小さく、すなわち抵抗値としては最も大きく（コンダクタンスは最小）なるように各抵抗の抵抗値を設定すれば良い。

【0045】

次に、本実施形態における増幅回路での抵抗補正動作について説明する。図３は、本実施形態における抵抗補正動作の例を示すフローチャートである。抵抗補正動作は、例えば増幅回路の動作開始時に実施される。

【0046】

抵抗補正動作を開始すると、ステップＳ３０１にて初期化処理が行われ、制御部５０は、リセットを解除するとともに、各スイッチを図２Ａに示したデジタル補正時の状態になるよう制御する。また、制御部５０は、デジタルコードＤ［Ｎ−１：０］の全ビットを０にリセットするとともに、内部に有するカウンタのカウント値ｉを（Ｎ−１）に設定する。

【0047】

その後、デジタルコードＤ［Ｎ−１：０］を１ビットずつ決定するためのループ処理を行う。まず、ステップＳ３０２にて、制御部５０は、カウンタのカウント値ｉに基づいて、ｉビット目のデジタルコードＤ［ｉ］を“１”に設定する。そして、ステップＳ３０３にて、制御部５０は、補正回路部３０のオペアンプ３１の出力が正であるか否かを判定する。

【0048】

オペアンプ３１の出力が正でない場合、ステップＳ３０４にて、制御部５０は、ｉビット目のデジタルコードＤ［ｉ］を“０”に変更する。一方、オペアンプ３１の出力が正である場合、ステップＳ３０４をスキップし、制御部５０は、ｉビット目のデジタルコードＤ［ｉ］を“１”に維持する。

【0049】

ｉビット目のデジタルコードＤ［ｉ］を決定した後、ステップＳ３０５にて、制御部５０は、カウンタのカウント値ｉが０であるか否かを判定する。カウンタのカウント値ｉが０でない場合には、ステップＳ３０６にて、制御部５０は、カウンタのカウント値ｉを１減算し、ステップＳ３０２以降の動作を繰り返す。

【0050】

以上のようにして、デジタルコードＤ［ｉ］を１ビットずつ順に決定していき、カウンタのカウント値ｉが０であるとステップＳ３０５において判定されると、電圧源３２が生成するリファレンス電圧の値に応じた抵抗値（第１の抵抗値）に対応するデジタルコードＤ［Ｎ−１：０］が決定される。そして、ステップＳ３０７にて、制御部５０は、各スイッチを図２Ｂに示したアナログ補正時の状態になるよう制御する。

【0051】

このように制御して、以降はオペアンプ３１の負帰還制御によるアナログ制御電圧の生成を行う。アナログ制御電圧の生成では、第３の可変抵抗部３５及び第４の可変抵抗部３６により生成される電圧が、電圧源３２が生成するリファレンス電圧より高い場合、オペアンプ３１の出力電圧が上昇する。これにより、第４の可変抵抗部３６のＰＭＯＳトランジスタ３９、４２のゲートに供給される電圧が上昇し、ＰＭＯＳトランジスタ３９、４２のオン抵抗が高くなる。ＰＭＯＳトランジスタ３９、４２のオン抵抗が高くなることで、電流源３３が流す電流に対して示す電圧降下が大きくなり、第３の可変抵抗部３５及び第４の可変抵抗部３６により生成される電圧が低下する。

【0052】

同様に、第３の可変抵抗部３５及び第４の可変抵抗部３６により生成される電圧が、電圧源３２が生成するリファレンス電圧より低い場合、オペアンプ３１の出力電圧が低下する。これにより、第４の可変抵抗部３６のＰＭＯＳトランジスタ３９、４２のゲートに供給される電圧が低下し、ＰＭＯＳトランジスタ３９、４２のオン抵抗が低くなる。ＰＭＯＳトランジスタ３９、４２のオン抵抗が低くなることで、電流源３３が流す電流に対して示す電圧降下が小さくなり、第３の可変抵抗部３５及び第４の可変抵抗部３６により生成される電圧が上昇する。

【0053】

このように、オペアンプ３１の負帰還によりアナログ制御電圧を生成することで、第３の可変抵抗部３５及び第４の可変抵抗部３６による合成抵抗値が所望の抵抗値に収束するようにアナログ制御電圧を制御することができる。以上のようにして、デジタルコードＤ［Ｎ−１：０］を決定し、アナログ制御電圧を得て抵抗補正動作が終了する。なお、抵抗補正動作が終了した後も各スイッチが図２Ｂに示した状態になるように制御されているので、温度変化などの環境の変化による抵抗値の変動に対してもアナログ制御電圧が制御され適切に制御することができる。

【0054】

以上説明したように本実施形態によれば、補正回路部３０を用いて増幅部１０の抵抗負荷の抵抗値が所望の抵抗値となるようにデジタルコードＤ［Ｎ−１：０］及びアナログ制御電圧を制御することで、増幅部１０の抵抗負荷の抵抗値を所望の抵抗値に設定することができる。また、デジタルコードＤ［Ｎ−１：０］に基づくデジタル補正によって粗調整し、アナログ制御電圧に基づくアナログ補正によって微調整することで、抵抗値を精度良く制御することができる。また、本実施形態におけるアナログ制御電圧に基づくアナログ補正による調整量は、アナログ補正のみによって抵抗値を調整する従来と比較して小さいので、抵抗値に対するアナログ制御電圧の感度を小さくでき、ノイズ耐性が向上する。

【0055】

図４は、本実施形態における増幅回路を含む半導体集積回路の構成例を示す図である。本実施形態における半導体集積回路４０１は、入力シリアル信号をパラレル信号に変換するデシリアライザ回路の機能を有する受信回路４０２、及び受信回路４０２からのパラレル信号（データ）を受けて処理動作を行うロジック回路等の内部回路４０９を有する。

【0056】

受信回路４０２は、フロントエンド部４０３、クロックデータリカバリ回路４０７、及びクロック生成部４０８を有する。フロントエンド部４０３は、増幅回路４０４、コンパレータ（比較回路）４０５、及びデマルチプレクサ４０６を有する。

【0057】

増幅回路４０４は、本実施形態における増幅回路であり、伝送路等を介して伝送された差動の入力シリアル信号ＲＸＩＮ、ＲＸＩＮＸを受ける。本実施形態における増幅回路を用いることにより抵抗負荷の抵抗値のばらつきや変動を補正して一定値に保つことができ、ゲインのばらつきが小さい受信回路４０２のフロントエンド部４０３を実現することができる。

【0058】

コンパレータ４０５は、クロック生成部４０８が出力するクロック信号を用いて、適切なタイミングで入力シリアル信号のサンプリングを行い、入力シリアル信号のデータ値（符号）を判定する。デマルチプレクサ４０６は、コンパレータ４０５の出力に対してシリアル−パラレル変換を行い、パラレル信号ＲＸＯＵＴとして出力する。

【0059】

クロックデータリカバリ回路４０７は、受信した信号を基にクロック生成部４０８が出力するクロック信号の位相を適切に制御する。内部回路４０９は、受信回路４０２から出力されるパラレル信号ＲＸＯＵＴを受け、パラレル信号ＲＸＯＵＴに係る処理動作等を行う。

【0060】

ここで、本実施形態における増幅回路において、伝送路で高周波成分が減衰した入力信号を受信することを想定して、高周波成分のゲインを低周波成分のゲインよりも高めた周波数特性を持たせるようにしたＣＴＬＥ（continuous time linear equalizer）と呼ばれる回路構成としても良い。図５に、ＣＴＬＥと呼ばれる回路構成とした本実施形態における増幅回路の構成例を示す。図５において、図１に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。

【0061】

図５に示す増幅回路では、差動出力信号ＯＵＴＸ、ＯＵＴの出力端子と、負荷回路部が有する可変抵抗回路との間に、インダクタ２１Ａ、２１Ｂを設けている。また、インダクタの寄生抵抗を考慮するために、補正回路部３０における可変抵抗回路と電流源との間に同様のインダクタ４５を設けている。このような構成とすることで、インダクタと抵抗の直列回路により、インピーダンスが低周波側で一定で高周波側で上がるような回路特性を得ることができる。また、本実施形態を適用することで、可変抵抗回路の抵抗値を精度良く一定値に制御することができ、良好な周波数特性を得ることができる。

【0062】

なお、前述した実施形態において、増幅部１０が有する第２の可変抵抗部及び補正回路部３０が有する第４の可変抵抗部では、ＰＭＯＳトランジスタと並列に配置される抵抗を省略しているが、ＰＭＯＳトランジスタと並列に抵抗を配置しても良い。また、補正回路部３０が有するオペアンプ３１の出力を信号線ＮＤＡ、ＮＤＢの一方に供給するためのスイッチ３４を設けているが、スイッチ３４を設けずに、オペアンプ３１の出力を制御部５０に供給するとともにアナログ制御電圧として供給するようにしても同様の動作が可能である。

【0063】

また、アナログ制御電圧により抵抗値が制御される第２の可変抵抗部及び第４の可変抵抗部には、２つの補正ユニットを設けているが、３つ以上の補正ユニットを並列に接続するようにしても良い。また、各補正ユニットのＰＭＯＳトランジスタのゲートにデジタル補正時に供給する電位が異なっていても良い。

【0064】

また、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6A】

【図6B】