特許 6731315 模擬目標発生装置及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6731315

(24)【登録日】2020年7月8日

(45)【発行日】2020年7月29日

(54)【発明の名称】模擬目標発生装置及び方法

(51)【国際特許分類】

   G01S 7/40 20060101AFI20200716BHJP

【ＦＩ】

   G01S7/40 169

【請求項の数】6

【全頁数】24

(21)【出願番号】特願2016-163843(P2016-163843)

(22)【出願日】2016年8月24日

(65)【公開番号】特開2018-31662(P2018-31662A)

(43)【公開日】2018年3月1日

【審査請求日】2018年12月12日

(73)【特許権者】

【識別番号】000006208

【氏名又は名称】三菱重工業株式会社

(74)【代理人】

【識別番号】100205350

【弁理士】

【氏名又は名称】狩野 芳正

(74)【代理人】

【識別番号】100117617

【弁理士】

【氏名又は名称】中尾 圭策

(72)【発明者】

【氏名】小山 卓哉

【審査官】 安井 英己

(56)【参考文献】

【文献】 米国特許第０６６２４７８０（ＵＳ，Ｂ１）

【文献】 特開平１０−２２１４２９（ＪＰ，Ａ）

【文献】 特開２０００−１１１６３７（ＪＰ，Ａ）

【文献】 米国特許第０７７９２２１８（ＵＳ，Ｂ２）

【文献】 米国特許第０４７１３６６２（ＵＳ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｓ ７／００− ７／４２，

Ｇ０１Ｓ １３／００−１３／９５

(57)【特許請求の範囲】

【請求項1】

レーダ波に対応するＲＦ入力信号に対してＡ／Ｄ変換及び直交復調を行って、Ｉ入力波形データ及びＱ入力波形データを生成するＡ／Ｄ変換・直交復調回路部と、
前記Ｉ入力波形データに対してデジタル処理を行ってＩ出力波形データを生成するＩ相処理部と、
前記Ｑ入力波形データに対してデジタル処理を行ってＱ出力波形データを生成するＱ相処理部と、
前記Ｉ出力波形データと前記Ｑ出力波形データとに対してＤ／Ａ変換及び直交変調を行ってＲＦ出力信号を生成するＤ／Ａ変換・直交変調回路部と、
前記Ｉ相処理部におけるデジタル処理と、前記Ｑ相処理部におけるデジタル処理とを個別に制御する波形制御器と、
を具備し、
前記Ｉ相処理部が、前記Ｉ入力波形データに対し、第１Ｉ相利得を乗じると共に第１Ｉ相遅延時間だけ遅延するＩ相波形成形処理を行って前記Ｉ出力波形データを生成するように構成され、
前記Ｑ相処理部が、前記Ｑ入力波形データに対し、第１Ｑ相利得を乗じると共に第１Ｑ相遅延時間だけ遅延するＱ相波形成形処理を行って前記Ｑ出力波形データを生成するように構成され、
前記波形制御器が、前記第１Ｉ相利得と、前記第１Ｑ相利得と、を個別に設定可能であるように構成された
模擬目標発生装置。

【請求項2】

請求項１に記載の模擬目標発生装置であって、
前記波形制御器は、前記第１Ｉ相遅延時間と、前記第１Ｑ相遅延時間と、を個別に設定可能であるように構成された
模擬目標発生装置。

【請求項3】

請求項１に記載の模擬目標発生装置であって、
前記Ｉ相処理部が、前記Ｉ入力波形データに対し、それぞれ前記第１Ｉ相利得乃至第ｎＩ相利得を乗じると共にそれぞれ前記第１Ｉ相遅延時間乃至第ｎＩ相遅延時間だけ遅延して第１Ｉ相波形データ乃至第ｎＩ相波形データを生成し（ｎは、２以上の整数）、前記第１Ｉ相波形データ乃至前記第ｎＩ相波形データを合成するＩ相波形成形処理を行って前記Ｉ出力波形データを生成するように構成され、
前記Ｑ相処理部が、前記Ｑ入力波形データに対し、それぞれ前記第１Ｑ相利得乃至第ｎＱ相利得を乗じると共にそれぞれ前記第１Ｑ相遅延時間乃至第ｎＱ相遅延時間だけ遅延して第１Ｑ相波形データ乃至第ｎＱ相波形データを生成し、前記第１Ｑ相波形データ乃至前記第ｎＱ相波形データを合成するＱ相波形成形処理を行って前記Ｑ出力波形データを生成するように構成され、
前記波形制御器が、前記第１Ｉ相利得乃至前記第ｎＩ相利得と、前記第１Ｑ相利得乃至前記第ｎＱ相利得と、を個別に設定可能であり、前記第１Ｉ相遅延時間乃至前記第ｎＩ相遅延時間と、前記第１Ｑ相遅延時間乃至前記第ｎＱ相遅延時間と、を個別に設定可能である、ように構成された
模擬目標発生装置。

【請求項4】

請求項１乃至３のいずれかに記載の模擬目標発生装置であって、
前記Ｉ相処理部が、前記Ｉ相波形成形処理に加え、前記レーダ波を出射するレーダ装置と前記レーダ波を反射する物体との距離に依存して発生する伝搬遅延に対応する伝搬遅延時間の遅延を与えるＩ相伝搬遅延処理を行って前記Ｉ出力波形データを生成するように構成され、
前記Ｑ相処理部が、前記Ｑ入力波形データに対し、前記伝搬遅延時間の遅延を与えるＱ相伝搬遅延処理を行って前記Ｑ出力波形データを生成するように構成された
模擬目標発生装置。

【請求項5】

請求項１乃至４のいずれかに記載の模擬目標発生装置であって、
前記Ｉ相処理部が、前記Ｉ相波形成形処理に加え、時間軸方向に波形を圧縮し又は伸長するＩ相波形圧縮伸長処理を行って前記Ｉ出力波形データを生成するように構成され、
前記Ｑ相処理部が、前記Ｑ相波形成形処理に加え、時間軸方向に波形を圧縮し又は伸長するＱ相波形圧縮伸長処理を行って前記Ｑ出力波形データを生成するように構成された
模擬目標発生装置。

【請求項6】

レーダ波に対応するＲＦ入力信号に対してＡ／Ｄ変換及び直交復調を行って、Ｉ入力波形データ及びＱ入力波形データを生成するステップと、
前記Ｉ入力波形データに対して、Ｉ相利得を乗じると共にＩ相遅延時間だけ遅延するＩ相波形成形処理を行ってＩ出力波形データを生成するステップと、
前記Ｑ入力波形データに対して、Ｑ相利得を乗じると共にＱ相遅延時間だけ遅延するＱ相波形成形処理を行ってＱ出力波形データを生成するステップと、
前記Ｉ出力波形データと前記Ｑ出力波形データとに対してＤ／Ａ変換及び直交変調を行ってＲＦ出力信号を生成するステップと、を具備し、
前記Ｉ相利得と、前記Ｑ相利得と、が個別に設定される
模擬目標発生方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、模擬目標発生装置及び方法に関する。

【背景技術】

【0002】

飛来するレーダ波が物体によって反射されて発生する反射波を模擬したＲＦ（radio frequency）信号を生成する装置は、レーダ装置の試験や妨害電波の発生に好適に用いられる。本明細書では、このような装置を模擬目標発生装置と呼ぶことにする。

【0003】

模擬目標発生装置としてＲＦ入力信号を用いる場合の最も典型的な構成は、ＤＲＦＭ（Digital Radio Frequency Memory）を使用する構成である。ＤＲＦＭとは、受信したレーダ波に対して高速Ａ／Ｄ変換を行って該レーダ波の波形を表す波形データを取得し、該波形データをメモリに記憶するように構成されたデバイスである。メモリに記憶された波形データに対して伝搬遅延を模擬するための遅延処理やドップラー効果による周波数遷移（ドップラーシフト）を模擬するデジタル処理を行い、該デジタル処理で得られたデジタルデータに対してＤ／Ａ変換を行えば、目的とするＲＦ信号が得られる。

【0004】

ＤＲＦＭを使用する模擬目標発生装置は、例えば、特許第３２４２５８７号、特許第４４１３７５７号、及び、特許第２６６７６３７号に開示されている。特に、特許第２６６７６３７号は、レーダ波受信信号からＩ信号、Ｑ信号を含む直交ビデオ信号を復調し、Ｉ信号、Ｑ信号をデジタル化して波形データに変換するアナログ・デジタル変換回路と、Ｉ信号、Ｑ信号を波形データを記憶するメモリ回路と、メモリ回路から出力されるＩ信号、Ｑ信号の波形データをアナログ信号に戻して出力するデジタル・アナログ変換回路を含むレーダ・ターゲット波模擬装置を開示している。

【0005】

これらの公知の模擬目標発生装置の課題の一つは、反射によって発生する周波数スペクトルの広がりを適切に模擬できないことである。上記の模擬目標発生装置は、ドップラー効果による周波数遷移を模擬できるが、周波数スペクトルの広がりを模擬することを想定していない。例えば、合成開口レーダにより生成されたレーダ波の反射波は、元のレーダ波の周波数スペクトルよりも広がった周波数スペクトルを有しているが、上記の模擬目標発生装置は、周波数スペクトルの広がりを模擬する処理を行うことはできない。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特許第３２４２５８７号

【特許文献2】特許第４４１３７５７号

【特許文献3】特許第２６６７６３７号

【発明の概要】

【発明が解決しようとする課題】

【0007】

したがって、本発明の目的は、反射波における周波数スペクトルの広がりを模擬できる模擬目標発生装置を提供することにある。

【課題を解決するための手段】

【0008】

以下に、「発明を実施するための形態」で使用される符号を参照しながら、課題を解決するための手段を説明する。これらの符号は、「特許請求の範囲」の記載と「発明を実施するための形態」との対応関係の一例を示すために付記されたものである。

【0009】

本発明の一の観点では、レーダ波に対応するＲＦ入力信号（３１、６１）に対してＡ／Ｄ変換及び直交復調を行って、Ｉ入力波形データ（３４Ｉ、６３Ｉ）及びＱ入力波形データ（３４Ｑ、６３Ｑ）を生成するＡ／Ｄ変換・直交復調回路部（１１、１２_１、１２_２、１３Ｉ、１３Ｑ、１４Ｉ、１４Ｑ、４１、４２、４３_１、４３_２）と、Ｉ入力波形データ（３４Ｉ、６３Ｉ）に対してデジタル処理を行ってＩ出力波形データ（３５Ｉ、６４Ｉ）を生成するＩ相処理部（１５Ｉ、４４Ｉ）と、Ｑ入力波形データ（３４Ｑ、６３Ｑ）に対してデジタル処理を行ってＱ出力波形データ（３５Ｑ、６４Ｑ）を生成するＱ相処理部（１５Ｑ、４４Ｑ）と、Ｉ出力波形データ（３５Ｉ、６４Ｉ）とＱ出力波形データ（３５Ｑ、６４Ｑ）とに対してＤ／Ａ変換及び直交変調を行ってＲＦ出力信号を生成するＤ／Ａ変換・直交復調回路部（１６Ｉ、１６Ｑ、１７_１、１７_２、１８、４５_１、４５_２、４６、４７）と、Ｉ相処理部（１５Ｉ、４４Ｉ）におけるデジタル処理と、Ｑ相処理部（１５Ｑ、４４Ｑ）におけるデジタル処理とを個別に制御する波形制御器（２０、４９）とを具備する。

【0010】

一実施形態では、Ｉ相処理部（１５Ｉ、４４Ｉ）が、Ｉ入力波形データ（３４Ｉ、６３Ｉ）に対し、第１利得を乗じると共に第１遅延時間だけ遅延するＩ相波形成形処理を行ってＩ出力波形データ（３５Ｉ、６４Ｉ）を生成するように構成され、Ｑ相処理部（１５Ｑ、４４Ｑ）が、Ｑ入力波形データ（３４Ｑ、６３Ｑ）に対し、第２利得を乗じると共に第２遅延時間だけ遅延するＱ相波形成形処理を行ってＱ出力波形データ（３５Ｑ、６４Ｑ）を生成するように構成される。

【0011】

他の実施形態では、Ｉ相処理部（１５Ｉ、４４Ｉ）が、Ｉ入力波形データ（３４Ｉ、６３Ｉ）に対し、それぞれ第１乃至第ｎＩ相利得を乗じると共にそれぞれ第１乃至第ｎＩ相遅延時間だけ遅延して第１乃至第ｎＩ相波形データを生成し（ｎは、２以上の整数）、第１乃至第ｎＩ相波形データを合成するＩ相波形成形処理を行ってＩ出力波形データ（３５Ｉ、６４Ｉ）を生成するように構成され、Ｑ相処理部（１５Ｑ、４４Ｑ）が、Ｑ入力波形データ（３４Ｑ、６３Ｑ）に対し、それぞれ第１乃至第ｎＱ相利得を乗じると共にそれぞれ第１乃至第ｎＱ相遅延時間だけ遅延して第１乃至第ｎＱ相波形データを生成し、第１乃至第ｎＱ相波形データを合成するＱ相波形成形処理を行ってＱ出力波形データ（３５Ｑ、６４Ｑ）を生成するように構成される。

【0012】

一実施形態では、Ｉ相処理部（１５Ｉ、４４Ｉ）が、Ｉ相波形成形処理に加え、レーダ波を出射するレーダ装置とレーダ波を反射する物体との距離に依存して発生する伝搬遅延に対応する伝搬遅延時間の遅延を与えるＩ相伝搬遅延処理を行ってＩ出力波形データ（３５Ｉ、６４Ｉ）を生成するように構成され、Ｑ相処理部（１５Ｑ、４４Ｑ）が、Ｑ入力波形データ（３４Ｑ、６３Ｑ）に対し、同一の伝搬遅延時間の遅延を与えるＱ相伝搬遅延処理を行ってＱ出力波形データ（３５Ｑ、６４Ｑ）を生成するように構成される。

【0013】

一実施形態では、Ｉ相処理部（１５Ｉ、４４Ｉ）が、Ｉ相波形成形処理に加え、時間軸方向に波形を圧縮し又は伸長するＩ相波形圧縮伸長処理を行ってＩ出力波形データ（３５Ｉ、６４Ｉ）を生成するように構成され、Ｑ相処理部（１５Ｑ、４４Ｑ）が、Ｑ相波形成形処理に加え、時間軸方向に波形を圧縮し又は伸長するＱ相波形圧縮伸長処理を行ってＱ出力波形データ（３５Ｑ、６４Ｑ）を生成するように構成される。

【0014】

本発明の他の観点では、模擬目標発生方法が、レーダ波に対応するＲＦ入力信号（３１、６１）に対してＡ／Ｄ変換及び直交復調を行って、Ｉ入力波形データ（３４Ｉ、６３Ｉ）及びＱ入力波形データ（３４Ｑ、６３Ｑ）を生成するステップと、Ｉ入力波形データ（３４Ｉ、６３Ｉ）に対してデジタル処理を行ってＩ出力波形データ（３５Ｉ、６４Ｉ）を生成するステップと、Ｑ入力波形データ（３４Ｑ、６３Ｑ）に対してデジタル処理を行ってＱ出力波形データ（３５Ｑ、６４Ｑ）を生成するステップと、Ｉ出力波形データ（３５Ｉ、６４Ｉ）とＱ出力波形データ（３５Ｑ、６４Ｑ）とに対してＤ／Ａ変換及び直交変調を行ってＲＦ出力信号を生成するステップとを具備する。Ｉ入力波形データ（３４Ｉ、６３Ｉ）に対して行われるデジタル処理と、Ｑ入力波形データ（３４Ｑ、６３Ｑ）に対して行われるデジタル処理とは、個別に制御される。

【発明の効果】

【0015】

本発明によれば、反射波における周波数スペクトルの広がりを模擬できる模擬目標発生装置を提供することができる。

【図面の簡単な説明】

【0016】

【図1】第１の実施形態の模擬目標発生装置の構成を示すブロック図である。

【図2】第２の実施形態の模擬目標発生装置の構成を示すブロック図である。

【図3】第３の実施形態の模擬目標発生装置の構成を示すブロック図である。

【図4】第４の実施形態の模擬目標発生装置の構成を示すブロック図である。

【図5】第５の実施形態の模擬目標発生装置の構成を示すブロック図である。

【図6】第６の実施形態の模擬目標発生装置の構成を示すブロック図である。

【図7】第７の実施形態の模擬目標発生装置の構成を示すブロック図である。

【図8A】時間軸方向において波形を伸長する処理を示すグラフである。

【図8B】時間軸方向において波形を圧縮する処理を示すグラフである。

【図9】第８の実施形態の模擬目標発生装置の構成を示すブロック図である。

【発明を実施するための形態】

【0017】

以下、添付図面を参照しながら実施形態を説明する。以下の説明において、同一又は対応する構成要素は、同一又は対応する参照符号によって参照することがある。また、同一構成の複数の構成要素が存在する場合、それらを参照符号に添字を付すことによって区別することがある。

【0018】

（第１の実施形態）
図１は、第１の実施形態の模擬目標発生装置１０の構成を示すブロック図である。模擬目標発生装置１０は、分配器１１と、ミキサ１２_１、１２_２と、フィルタ１３Ｉ、１３Ｑと、Ａ／Ｄコンバータ１４Ｉ、１４Ｑと、Ｉ相処理部１５Ｉと、Ｑ相処理部１５Ｑと、Ｄ／Ａコンバータ１６Ｉ、１６Ｑと、ミキサ１７_１、１７_２と、合成器１８と、ローカル発振器１９と、波形制御器２０とを備えている。

【0019】

分配器１１とミキサ１２_１、１２_２とは、レーダ波に対応するＲＦ（radio frequency）入力信号３１（例えば、レーダ波をアンテナで受信して得られる信号）に対して直交復調（quadrature demodulation）を行ってＩ入力信号３３Ｉ、Ｑ入力信号３３Ｑを生成するＩＱ分離部として動作する。ここで、Ｉ入力信号３３Ｉは、Ｉ相のＩＦ（intermediate frequency）信号（ベースバンド信号）であり、Ｑ入力信号３３Ｑは、Ｑ相のＩＦ信号である。

【0020】

詳細には、分配器１１は、ＲＦ入力信号３１をミキサ１２_１、１２_２に分配する。以下では、ミキサ１２_１に分配された信号をＲＦ分配信号３２_１と記載し、ミキサ１２_２に分配された信号を、ＲＦ分配信号３２_２と記載する。

【0021】

ミキサ１２_１は、ＲＦ分配信号３２_１に対し、ローカル発振器１９から供給されたＩ相のローカル発振信号３８Ｉを用いてダウンコンバージョンを行ってＩ入力信号３３Ｉを生成する。一方、ミキサ１２_２は、ＲＦ分配信号３２_２に対し、ローカル発振器１９から供給されたＱ相のローカル発振信号３８Ｑを用いてダウンコンバージョンを行ってＱ入力信号３３Ｑを生成する。Ｉ相のローカル発振信号３８ＩとＱ相のローカル発振信号３８Ｑとは、同一の周波数を有しているが、位相が９０°ずれている。

【0022】

フィルタ１３Ｉは、ミキサ１２_１からＩ入力信号３３Ｉを受け取り、Ｉ入力信号３３Ｉに含まれるエイリアス成分を除去するように構成されている。同様に、フィルタ１３Ｑは、ミキサ１２_２からＱ入力信号３３Ｑを受け取り、Ｑ入力信号３３Ｑに含まれるエイリアス成分を除去するように構成されている。フィルタ１３Ｉ、１３Ｑとしては、例えば、低域通過フィルタが用いられ得る。

【0023】

Ａ／Ｄコンバータ１４Ｉは、フィルタ１３Ｉから出力されるＩＦ信号に対してＡ／Ｄ変換を行ってＩ相の波形を表すＩ入力波形データ３４Ｉを生成する。同様に、Ａ／Ｄコンバータ１４Ｑは、フィルタ１３Ｑから出力されるＩＦ信号に対してＡ／Ｄ変換を行ってＱ相の波形を表すＱ入力波形データ３４Ｑを生成する。

【0024】

Ｉ相処理部１５Ｉは、Ｉ入力波形データ３４Ｉに対してレーダ波が物体によって反射された反射波を模擬するための処理を行ってＩ出力波形データ３５Ｉを生成する。同様に、Ｑ相処理部１５Ｑは、Ｑ入力波形データ３４Ｑに対してレーダ波が物体によって反射された反射波を模擬するための処理を行ってＱ出力波形データ３５Ｑを生成する。Ｉ相処理部１５Ｉ、Ｑ相処理部１５Ｑの構成は、下記のとおりである。

【0025】

Ｉ相処理部１５Ｉは、メモリ２１Ｉと、波形成形部２２Ｉとを備えている。

【0026】

メモリ２１Ｉは、Ｉ入力波形データ３４ＩをＡ／Ｄコンバータ１４Ｉから受け取って保存する。

【0027】

波形成形部２２Ｉは、メモリ２１ＩからＩ入力波形データ３４Ｉを読み出し、Ｉ入力波形データ３４Ｉに対してＩ相の波形を調節するデジタル処理（Ｉ相波形成形処理）を行ってＩ出力波形データ３５Ｉを生成する。本実施形態では、波形成形部２２Ｉが、直列に接続された乗算器２３Ｉと遅延器２４Ｉとを備えている。波形成形部２２Ｉは、乗算器２３Ｉ及び遅延器２４Ｉを用いて利得Ａ_Ｉを乗じると共に遅延時間Ｔ_Ｉだけ遅延するデジタル演算をＩ入力波形データ３４Ｉに対して行い、これにより、Ｉ出力波形データ３５Ｉを生成する。

【0028】

詳細には、乗算器２３Ｉには利得Ａ_Ｉが設定され、乗算器２３Ｉは、メモリ２１Ｉから読み出したＩ入力波形データ３４Ｉに利得Ａ_Ｉを乗じる乗算を行う。遅延器２４Ｉは、遅延時間Ｔ_Ｉが設定され、乗算器２３Ｉから受け取ったデータを遅延時間Ｔ_Ｉだけ遅延し、Ｉ出力波形データ３５Ｉとして出力する。乗算器２３Ｉの利得Ａ_Ｉと遅延器２４Ｉの遅延時間Ｔ_Ｉとは、波形制御器２０によって設定される。

【0029】

乗算器２３Ｉは、高速動作できるように構成されており、その利得Ａ_ＩがＡ／Ｄコンバータ１４Ｉのサンプリングごとに変更可能である。更に、遅延器２４Ｉも、高速動作できるように構成されており、その遅延時間Ｔ_Ｉは、Ａ／Ｄコンバータ１４Ｉのサンプリングごとに変更可能である。

【0030】

なお、乗算器２３Ｉと遅延器２４Ｉの位置は、逆であってもよい。遅延器２４Ｉがメモリ２１Ｉから読み出されたＩ入力波形データ３４Ｉを遅延時間Ｔ_Ｉだけ遅延して出力し、乗算器２３Ｉが遅延器２４Ｉから出力されるデータに利得Ａ_Ｉを乗じる乗算を行うことでＩ出力波形データ３５Ｉを生成してもよい。

【0031】

Ｑ相処理部１５Ｑは、Ｉ相処理部１５Ｉと同様に構成されており、メモリ２１Ｑと、波形成形部２２Ｑとを備えている。

【0032】

メモリ２１Ｑは、Ｑ入力波形データ３４ＱをＡ／Ｄコンバータ１４Ｑから受け取って保存する。

【0033】

波形成形部２２Ｑは、メモリ２１ＱからＱ入力波形データ３４Ｑを読み出し、Ｑ入力波形データ３４Ｑに対してＱ相の波形を調節するデジタル処理（Ｑ相波形成形処理）を行ってＱ出力波形データ３５Ｑを生成する。本実施形態では、波形成形部２２Ｑが、直列に接続された乗算器２３Ｑと遅延器２４Ｑとを備えている。波形成形部２２Ｑは、乗算器２３Ｑ及び遅延器２４Ｑを用いて利得Ａ_Ｑを乗じると共に遅延時間Ｔ_Ｑだけ遅延するデジタル演算をＱ入力波形データ３４Ｑに対して行い、これにより、Ｑ出力波形データ３５Ｑを生成する。

【0034】

詳細には、乗算器２３Ｑには利得Ａ_Ｑが設定されており、乗算器２３Ｑは、メモリ２１Ｑから読み出したＱ入力波形データ３４Ｑに利得Ａ_Ｑを乗じる乗算を行う。遅延器２４Ｑは、遅延時間Ｔ_Ｑが設定されており、乗算器２３Ｑから受け取ったデータを遅延時間Ｔ_Ｑだけ遅延し、Ｑ出力波形データ３５Ｑとして出力する。乗算器２３Ｑの利得Ａ_Ｑと遅延器２４Ｑの遅延時間Ｔ_Ｑとは、波形制御器２０によって設定される。

【0035】

乗算器２３Ｑは、乗算器２３Ｉと同様に、高速動作できるように構成されており、その利得Ａ_ＱがＡ／Ｄコンバータ１４Ｑのサンプリングごとに変更可能である。更に、遅延器２４Ｑも、高速動作できるように構成されており、その遅延時間Ｔ_Ｑは、Ａ／Ｄコンバータ１４Ｑのサンプリングごとに変更可能である。

【0036】

なお、乗算器２３Ｑと遅延器２４Ｑの位置は、逆であってもよい。遅延器２４Ｑがメモリ２１Ｑから読み出されたＱ入力波形データ３４Ｑを遅延時間Ｔ_Ｑだけ遅延して出力し、乗算器２３Ｑが遅延器２４Ｑから出力されるデータに利得Ａ_Ｑを乗じる乗算を行うことでＱ出力波形データ３５Ｑを生成してもよい。

【0037】

Ｄ／Ａコンバータ１６Ｉは、Ｉ相処理部１５Ｉによるデジタル処理によって生成されたＩ出力波形データ３５Ｉに対してＤ／Ａ変換を行ってＩ出力信号３６Ｉを生成する。Ｄ／Ａコンバータ１６Ｉから出力されるＩ出力信号３６Ｉは、ミキサ１７_１に供給される。

【0038】

同様に、Ｄ／Ａコンバータ１６Ｑは、Ｑ相処理部１５Ｑによるデジタル処理によって生成されたＱ出力波形データ３５Ｑに対してＤ／Ａ変換を行ってＱ出力信号３６Ｑを生成する。Ｄ／Ａコンバータ１６Ｑから出力されるＱ出力信号３６Ｑは、ミキサ１７_２に供給される。

【0039】

ミキサ１７_１、１７_２と合成器１８とは、Ｉ出力信号３６Ｉ及びＱ出力信号３６Ｑに対して直交変調（quadrature modulation）を行ってＲＦ出力信号３７を生成する直交変調部として動作する。ＲＦ出力信号３７は、レーダ波が物体によって反射された反射波を模擬した波形を有するＲＦ信号である。

【0040】

詳細には、ミキサ１７_１は、Ｉ出力信号３６Ｉに対し、ローカル発振器１９から供給されたＩ相のローカル発振信号３８Ｉを用いてアップコンバージョンを行ってＩ相のＲＦ信号を生成する。また、ミキサ１７_２は、Ｑ出力信号３６Ｑに対し、ローカル発振器１９から供給されたＱ相のローカル発振信号３８Ｑを用いてアップコンバージョンを行ってＱ相のＲＦ信号を生成する。

【0041】

合成器１８は、ミキサ１７_１から出力されるＩ相のＲＦ信号とミキサ１７_２から出力されるＱ相のＲＦ信号とを合成してＲＦ出力信号３７を生成する。出力されたＲＦ出力信号３７は、例えば、レーダ装置の評価に用いてもよいし、また、増幅した上でアンテナ装置によってレーダ波が飛来している方向に向けて発信してもよい。

【0042】

ローカル発振器１９は、ミキサ１２_１によるダウンコンバージョン及びミキサ１７_１によるアップコンバージョンに用いられるＩ相のローカル発振信号３８Ｉと、ミキサ１２_２によるダウンコンバージョン及びミキサ１７_２によるアップコンバージョンに用いられるＱ相のローカル発振信号３８Ｑとを生成する。上述のように、ローカル発振信号３８Ｉとローカル発振信号３８Ｑとは９０°位相がずれている。本実施形態では、ローカル発振信号３８Ｉの位相を基準として（即ち、ローカル発振信号３８Ｉの位相を０°と定義して）、ローカル発振信号３８Ｑの位相は９０°である。

【0043】

波形制御器２０は、ＲＦ出力信号３７の波形が所望の波形になるように、Ｉ相処理部１５Ｉ及びＱ相処理部１５Ｑを制御する。ここで、本実施形態では、Ｉ相処理部１５Ｉにおいて行われる処理とＱ相処理部１５Ｑにおいて行われる処理とが個別に制御可能であることに留意されたい。後に詳細に説明するように、Ｉ相処理部１５Ｉにおいて行われる処理とＱ相処理部１５Ｑにおいて行われる処理とが個別に制御可能であることにより、本実施形態の模擬目標発生装置１０は、ＲＦ入力信号３１よりも周波数スペクトルの幅が広いＲＦ出力信号３７を生成することができる。

【0044】

本実施形態の模擬目標発生装置１０は、Ｉ相処理部１５Ｉにおいて行われる処理と、Ｑ相処理部１５Ｑにおいて行われる処理とが、個別に制御可能であるため、複雑な波形のＲＦ出力信号３７を生成可能であり、反射波における周波数スペクトルの広がりを適切に模擬できる。例えば、本実施形態の模擬目標発生装置１０では、Ｉ相処理部１５Ｉの処理に用いられる利得Ａ_Ｉ及び遅延時間Ｔ_Ｉと、Ｑ相処理部１５Ｑの処理に用いられる利得Ａ_Ｑ及び遅延時間Ｔ_Ｑとが、個別に設定可能であり、このような構成により、複雑な波形のＲＦ出力信号３７を生成し、反射波における周波数スペクトルの広がりを有効に模擬できる。

【0045】

また、Ｉ相処理部１５ＩとＱ相処理部１５Ｑとは、それぞれが位相を可変に調節可能であるように構成されているので、Ｉ相処理部１５ＩとＱ相処理部１５Ｑによって生成されたＩ出力波形データ３５ＩとＱ出力波形データ３５Ｑとの重ねあわせにより、ＲＦ出力信号３７においてドップラー効果によって歪んだ波形を模擬した波形を生成可能である。詳細には、乗算器２３Ｉ、２３Ｑは、利得Ａ_Ｉ、Ａ_Ｑが可変であり、振幅変化を与えることができる。また、遅延器２４Ｉ、２４Ｑは、遅延時間を与えることができる。これらの動作は、いずれも、ＲＦ出力信号３７の位相を可変に制御する効果を与える。一例としては、乗算器２３Ｉ、２３Ｑの利得Ａ_Ｉ、Ａ_Ｑを正規分布に従って個別に可変すれば、ＲＦ出力信号３７にレイリー分布に従った歪波形を与えることも可能である。

【0046】

（第２の実施形態）
図２は、第２の実施形態の模擬目標発生装置４０の構成を示すブロック図である。第２の実施形態の模擬目標発生装置４０は、第１の実施形態の模擬目標発生装置１０と類似した構成を有しているが、デジタル処理によって直交復調（ＩＱ分離）及び直交変調を行うように構成されている点で第１の実施形態の模擬目標発生装置１０と相違している。以下、第２の実施形態の模擬目標発生装置４０の構成について詳細に説明する。

【0047】

第２の実施形態の模擬目標発生装置４０は、フィルタ４１と、Ａ／Ｄコンバータ４２と、デジタルミキサ４３_１、４３_２と、Ｉ相処理部４４Ｉと、Ｑ相処理部４４Ｑと、デジタルミキサ４５_１、４５_２と、合成器４６と、Ｄ／Ａコンバータ４７と、正弦波発生器４８と、波形制御器４９とを備えている。

【0048】

フィルタ４１は、レーダ波に対応するＲＦ入力信号６１（例えば、レーダ波をアンテナで受信して得られる信号）を受け取り、ＲＦ入力信号６１の、Ａ／Ｄコンバータ４２が対応可能な周波数帯域よりも高い周波数の成分を遮断するように構成されている。フィルタ４１としては、例えば、低域通過フィルタが用いられ得る。

【0049】

Ａ／Ｄコンバータ４２は、フィルタ４１から出力されるＲＦ信号に対してＡ／Ｄ変換を行って波形データ６２を生成する。波形データ６２は、デジタルミキサ４３_１、４３_２に供給される。

【0050】

デジタルミキサ４３_１、４３_２は、デジタル処理によって直交復調（quadrature demodulation）を行ってＩ入力波形データ６３Ｉ、Ｑ入力波形データ６３Ｑを生成するＩＱ分離部として動作する。ここで、Ｉ入力波形データ６３Ｉは、ＲＦ入力信号６１のＩ相の波形を表すデータであり、Ｑ入力波形データ６３Ｑは、Ｑ相の波形を表すデータである。

【0051】

詳細には、デジタルミキサ４３_１は、正弦波発生器４８から受け取った正弦波デジタル値６７Ｉを用いてダウンコンバージョンを行ってＩ入力波形データ６３Ｉを生成する。同様に、デジタルミキサ４３_２は、正弦波発生器４８から受け取った正弦波デジタル値６７Ｑを用いてダウンコンバージョンを行ってＱ入力波形データ６３Ｑを生成する。なお、正弦波デジタル値６７Ｉ、６７Ｑは、同一の周波数で正弦波状に変化するが、位相が９０°ずれている。

【0052】

Ｉ相処理部４４Ｉは、Ｉ入力波形データ６３Ｉに対してレーダ波が物体によって反射された反射波を模擬するための処理を行ってＩ出力波形データ６４Ｉを生成する。一方、Ｑ相処理部４４Ｑは、Ｑ入力波形データ６３Ｑに対してレーダ波が物体によって反射された反射波を模擬するための処理を行ってＱ出力波形データ６４Ｑを生成する。Ｉ相処理部４４Ｉ、Ｑ相処理部４４Ｑは、いずれも、ＤＲＦＭ（digital radio frequency memory）として実装されてもよい。

【0053】

Ｉ相処理部４４Ｉは、フィルタ５１Ｉと、メモリ５２Ｉと、波形成形部５３Ｉとを備えている。

【0054】

フィルタ５１Ｉは、デジタルミキサ４３_１からＩ入力波形データ６３Ｉを受け取り、Ｉ入力波形データ６３Ｉに含まれるエイリアス成分を除去するように構成されている。フィルタ５１Ｉとしては、例えば、低域通過フィルタが用いられ得る。

【0055】

メモリ５２Ｉは、フィルタ５１Ｉから出力されるＩ入力波形データを受け取って保存する。

【0056】

波形成形部５３Ｉは、メモリ５２ＩからＩ入力波形データを読み出し、該Ｉ入力波形データに対してＩ相の波形を調節するデジタル処理を行ってＩ出力波形データ６４Ｉを生成する。波形成形部５３Ｉは、第１の実施形態の模擬目標発生装置１０の波形成形部２２Ｉと同様の構成を有しており、乗算器５４Ｉと、遅延器５５Ｉとを備えている。乗算器５４Ｉには利得Ａ_Ｉが設定されており、乗算器５４Ｉは、メモリ５２Ｉから読み出したＩ入力波形データに利得Ａ_Ｉを乗じる乗算を行う。遅延器５５Ｉは、遅延時間Ｔ_Ｉが設定されており、乗算器５４Ｉから受け取ったデータを遅延時間Ｔ_Ｉだけ遅延し、Ｉ出力波形データ６４Ｉとして出力する。乗算器５４Ｉの利得Ａ_Ｉと遅延器５５Ｉの遅延時間Ｔ_Ｉとは、波形制御器４９によって設定される。

【0057】

第１の実施形態と同様に、乗算器５４Ｉは、高速動作できるように構成されており、その利得Ａ_ＩはＡ／Ｄコンバータ４２のサンプリングごとに変更可能である。更に、遅延器５５Ｉも、高速動作できるように構成されており、その遅延時間Ｔ_Ｉは、Ａ／Ｄコンバータ４２のサンプリングごとに変更可能である。

【0058】

なお、乗算器５４Ｉと遅延器５５Ｉの位置は、逆であってもよい。遅延器５５Ｉがメモリ５２Ｉから読み出されたＩ波形データを遅延時間Ｔ_Ｉだけ遅延して出力し、乗算器５４Ｉが遅延器５５Ｉから出力されるデータに利得Ａ_Ｉを乗じる乗算を行うことでＩ出力波形データ６４Ｉを生成してもよい。

【0059】

Ｑ相処理部４４Ｑは、Ｉ相処理部４４Ｉと同様に構成されており、フィルタ５１Ｑと、メモリ５２Ｑと、波形成形部５３Ｑとを備えている。

【0060】

フィルタ５１Ｑは、デジタルミキサ４３_２からＱ入力波形データ６３Ｑを受け取り、Ｑ入力波形データ６３Ｑに含まれるエイリアス成分を除去するように構成されている。フィルタ５１Ｑとしては、例えば、低域通過フィルタが用いられ得る。

【0061】

メモリ５２Ｑは、フィルタ５１Ｑから出力されるＱ入力波形データを受け取って保存する。

【0062】

波形成形部５３Ｑは、メモリ５２ＱからＱ入力波形データを読み出し、該Ｑ入力波形データに対してＱ相の波形を調節するデジタル処理を行ってＱ出力波形データ６４Ｑを生成する。波形成形部５３Ｑは、波形成形部５３Ｉと同様の構成を有しており、乗算器５４Ｑと、遅延器５５Ｑとを備えている。乗算器５４Ｑには利得Ａ_Ｑが設定されており、乗算器５４Ｑは、メモリ５２Ｑから読み出したＱ入力波形データに利得Ａ_Ｑを乗じる乗算を行う。遅延器５５Ｑは、遅延時間Ｔ_Ｑが設定されており、乗算器５４Ｑから受け取ったデータを遅延時間Ｔ_Ｑだけ遅延し、Ｑ出力波形データ６４Ｑとして出力する。乗算器５４Ｑの利得Ａ_Ｑと遅延器５５Ｑの遅延時間Ｔ_Ｑとは、波形制御器４９によって設定される。

【0063】

第１の実施形態と同様に、乗算器５４Ｑは、高速動作できるように構成されており、その利得Ａ_ＱはＡ／Ｄコンバータ４２のサンプリングごとに変更可能である。更に、遅延器５５Ｑも、高速動作できるように構成されており、その遅延時間Ｔ_Ｑは、Ａ／Ｄコンバータ４２のサンプリングごとに変更可能である。

【0064】

なお、乗算器５４Ｑと遅延器５５Ｑの位置は、逆であってもよい。遅延器５５Ｑがメモリ５２Ｑから読み出されたＱ波形データを遅延時間Ｔ_Ｑだけ遅延して出力し、乗算器５４Ｑが遅延器５５Ｑから出力されるデータに利得Ａ_Ｑを乗じる乗算を行うことでＱ出力波形データ６４Ｑを生成してもよい。

【0065】

デジタルミキサ４５_１、４５_２と合成器４６とは、Ｉ出力波形データ６４Ｉ及びＱ出力波形データ６４Ｑに対して直交変調（quadrature modulation）を行って出力波形データ６５を生成する直交変調部として動作する。

【0066】

詳細には、デジタルミキサ４５_１は、Ｉ出力波形データ６４Ｉに対して正弦波発生器４８から供給されたＩ相の正弦波デジタル値６７Ｉを用いてアップコンバージョンを行ってＲＦ領域のＩ出力波形データを生成する。また、デジタルミキサ４５_２は、Ｑ出力波形データ６４Ｑに対し、正弦波発生器４８から供給されたＱ相の正弦波デジタル値６７Ｑを用いてアップコンバージョンを行ってＲＦ領域のＱ出力波形データを生成する。

【0067】

合成器４６は、デジタルミキサ４５_１から出力されるＲＦ領域のＩ出力波形データとデジタルミキサ４５_２から出力されるＲＦ領域のＱ出力波形データとを合成して（即ち、加算して）出力波形データ６５を生成する。

【0068】

Ｄ／Ａコンバータ４７は、出力波形データ６５に対してＤ／Ａ変換を行ってＲＦ出力信号６６を生成する。出力されたＲＦ出力信号６６は、例えば、レーダ装置の評価に用いてもよいし、また、増幅した上でアンテナ装置によってレーダ波が飛来している方向に向けて発信してもよい。

【0069】

正弦波発生器４８は、デジタルミキサ４３_１、４５_１によるアップコンバージョン及びダウンコンバージョンに用いられるＩ相の正弦波デジタル値６７Ｉと、デジタルミキサ４３_２、４５_２によるアップコンバージョン及びダウンコンバージョンに用いられるＱ相の正弦波デジタル値６７Ｑとを生成する。上述のように、正弦波デジタル値６７Ｉと正弦波デジタル値６７Ｑとは９０°位相がずれている。本実施形態では、正弦波デジタル値６７Ｉの位相を基準として（即ち、正弦波デジタル値６７Ｉの位相を０°と定義して）、正弦波デジタル値６７Ｑの位相は９０°である。

【0070】

波形制御器４９は、ＲＦ出力信号６６の波形が所望の波形になるように、Ｉ相処理部４４Ｉ及びＱ相処理部４４Ｑを制御する。より具体的には、波形制御器４９は、Ｉ相処理部４４Ｉの乗算器５４Ｉの利得Ａ_Ｉと遅延器５５Ｉの遅延時間Ｔ_Ｉとを設定し、更に、Ｑ相処理部４４Ｑの乗算器５４Ｑの利得Ａ_Ｑと遅延器５５Ｑの遅延時間Ｔ_Ｑとを設定する。

【0071】

第２の実施形態ではデジタル処理によって直交復調及び直交変調が行われるが、本質的には、第２の実施形態の模擬目標発生装置４０の動作は、第１の実施形態の模擬目標発生装置１０と同じである。詳細には、第１の実施形態の模擬目標発生装置１０では、分配器１１、ミキサ１２_１、１２_２、フィルタ１３Ｉ、１３Ｑ及びＡ／Ｄコンバータ１４Ｉ、１４Ｑが、全体として、直交復調とＡ／Ｄ変換とを行ってＩ入力波形データ３４ＩとＱ入力波形データ３４Ｑとを生成する回路部を構成している一方、第２の実施形態では、フィルタ４１、Ａ／Ｄコンバータ４２及びデジタルミキサ４３_１、４３_２が、直交復調とＡ／Ｄ変換とを行ってＩ入力波形データ６３ＩとＱ入力波形データ６３Ｑとを生成する回路部を構成している。また、第１の実施形態の模擬目標発生装置１０では、Ｄ／Ａコンバータ１６Ｉ、１６Ｑ、ミキサ１７_１、１７_２及び合成器１８が、全体として、波形成形部２２Ｉ、２２Ｑによって生成されたＩ出力波形データ３５ＩとＱ出力波形データ３５Ｑに対してＡ／Ｄ変換と直交変調を行ってＲＦ出力信号３７を生成する回路部を構成している。一方で、第２の実施形態の模擬目標発生装置４０では、デジタルミキサ４５_１、４５_２、合成器４６、Ｄ／Ａコンバータ４７が、全体として、波形成形部５３Ｉ、５３Ｑによって生成されたＩ出力波形データ６４ＩとＱ出力波形データ６４Ｑに対して直交変調とＡ／Ｄ変換とを行ってＲＦ出力信号６６を生成する回路部を構成している。このように、第１の実施形態の模擬目標発生装置１０と第２の実施形態の模擬目標発生装置４０とが、Ａ／Ｄ変換と直交復調の順序、及び、Ｄ／Ａ変換と直交変調の順序が入れ替わっているだけで、本質的な動作が同じである。

【0072】

このことから、第２の実施形態の模擬目標発生装置４０が、第１の実施形態の模擬目標発生装置１０と同様の利点を有することも容易に理解されよう。第２の実施形態の模擬目標発生装置４０は、複雑な波形のＲＦ出力信号６６を生成可能であり、反射波における周波数スペクトルの広がりを適切に模擬することができる。本実施形態においても、Ｉ相処理部４４Ｉにおいて行われる処理と、Ｑ相処理部４４Ｑにおいて行われる処理とが、個別に制御可能である。例えば、本実施形態の模擬目標発生装置４０においても、Ｉ相処理部４４Ｉの処理に用いられる利得Ａ_Ｉ及び遅延時間Ｔ_Ｉと、Ｑ相処理部４４Ｑの処理に用いられる利得Ａ_Ｑ及び遅延時間Ｔ_Ｑとが、個別に設定可能であり、このような構成により、複雑な波形のＲＦ出力信号６６を生成し、反射波における周波数スペクトルの広がりを有効に模擬できる。

【0073】

（第３の実施形態）
図３は、第３の実施形態の模擬目標発生装置１０Ａの構成を示すブロック図である。第３の実施形態の模擬目標発生装置１０Ａは、第１の実施形態の模擬目標発生装置１０と類似した構成を有している。ただし、第３の実施形態の模擬目標発生装置１０Ａでは、Ｉ相処理部１５Ｉ、Ｑ相処理部１５Ｑの波形成形部２２Ｉ、２２Ｑの構成が変更されている。

【0074】

本実施形態では、波形成形部２２Ｉが、直列に接続された乗算器２３Ｉ及び遅延器２４Ｉの組を複数備えている。図３には、波形成形部２２Ｉが、２組の乗算器２３Ｉ及び遅延器２４Ｉを備える構成が図示されている。

【0075】

詳細には、本実施形態では、波形成形部２２Ｉが、乗算器２３Ｉ_１、２３Ｉ_２と、遅延器２４Ｉ_１、２４Ｉ_２と、合成器２５Ｉとを備えている。乗算器２３Ｉ_１、２３Ｉ_２には、それぞれ、利得Ａ_Ｉ１、Ａ_Ｉ２が設定される。乗算器２３Ｉ_１は、メモリ２１Ｉから読み出したＩ入力波形データ３４Ｉに利得Ａ_Ｉ１を乗じる乗算を行い、乗算器２３Ｉ_２は、Ｉ入力波形データ３４Ｉに利得Ａ_Ｉ２を乗じる乗算を行う。

【0076】

遅延器２４Ｉ_１、２４_２には、それぞれ、遅延時間Ｔ_Ｉ１、Ｔ_Ｉ２が設定される。遅延器２４Ｉ_１は、乗算器２３Ｉ_１から受け取ったデータを遅延時間Ｔ_Ｉ１だけ遅延して出力する。同様に、遅延器２４Ｉ_２は、乗算器２３Ｉ_２から受け取ったデータを遅延時間Ｔ_Ｉ２だけ遅延して出力する。

【0077】

乗算器２３Ｉ_１と遅延器２４Ｉ_１との組は、Ｉ入力波形データ３４Ｉに対して利得Ａ_Ｉ１を乗じると共に遅延時間Ｔ_Ｉ１だけ遅延するデジタル演算を行う演算器として動作する。同様に、乗算器２３Ｉ_２と遅延器２４Ｉ_２との組は、Ｉ入力波形データ３４Ｉに対して利得Ａ_Ｉ２を乗じると共に遅延時間Ｔ_Ｉ２だけ遅延するデジタル演算を行う演算器として動作する。乗算器２３Ｉ_１と遅延器２４Ｉ_１との組と、乗算器２３Ｉ_２と遅延器２４Ｉ_２との組は、互いに並列に設けられている。

【0078】

合成器２５Ｉは、遅延器２４Ｉ_１、２４Ｉ_２から出力されるデータを合成して（即ち、加算して）Ｉ出力波形データ３５Ｉを生成する。

【0079】

同様に、波形成形部２２Ｑは、直列に接続された乗算器２３Ｑ及び遅延器２４Ｑの組を複数備えている。図３には、波形成形部２２Ｑが、２組の乗算器２３Ｑ及び遅延器２４Ｑを備える構成が図示されている。

【0080】

詳細には、本実施形態では、波形成形部２２Ｑが、乗算器２３Ｑ_１、２３Ｑ_２と、遅延器２４Ｑ_１、２４Ｑ_２と、合成器２５Ｑとを備えている。乗算器２３Ｑ_１、２３Ｑ_２には、波形制御器２０により、それぞれ、利得Ａ_Ｑ１、Ａ_Ｑ２が設定される。乗算器２３Ｑ_１は、メモリ２１Ｑから読み出したＱ入力波形データ３４Ｑに利得Ａ_Ｑ１を乗じる乗算を行い、乗算器２３Ｑ_２は、Ｑ入力波形データ３４Ｑに利得Ａ_Ｑ２を乗じる乗算を行う。

【0081】

遅延器２４Ｑ_１、２４Ｑ_２には、波形制御器２０により、それぞれ、遅延時間Ｔ_Ｑ１、Ｔ_Ｑ２が設定される。遅延器２４Ｑ_１は、乗算器２３Ｑ_１から受け取ったデータを遅延時間Ｔ_Ｑ１だけ遅延して出力する。同様に、遅延器２４Ｑ_２は、乗算器２３Ｑ_２から受け取ったデータを遅延時間Ｔ_Ｑ２だけ遅延して出力する。

【0082】

乗算器２３Ｑ_１と遅延器２４Ｑ_１との組は、Ｑ入力波形データ３４Ｑに対して利得Ａ_Ｑ１を乗じると共に遅延時間Ｔ_Ｑ１だけ遅延するデジタル演算を行う演算器として動作する。同様に、乗算器２３Ｑ_２と遅延器２４Ｑ_２との組は、Ｑ入力波形データ３４Ｑに対して利得Ａ_Ｑ２を乗じると共に遅延時間Ｔ_Ｑ２だけ遅延するデジタル演算を行う演算器として動作する。乗算器２３Ｑ_１と遅延器２４Ｑ_１との組と、乗算器２３Ｑ_２と遅延器２４Ｑ_２との組は、互いに並列に設けられている。

【0083】

合成器２５Ｑは、遅延器２４Ｑ_１、２４Ｑ_２から出力されるデータを合成して（即ち、加算して）Ｑ出力波形データ３５Ｑを生成する。

【0084】

本実施形態では、波形制御器２０は、ＲＦ出力信号３７が所望の波形になるように、波形成形部２２Ｉの乗算器２３Ｉ_１、２３Ｉ_２の利得Ａ_Ｉ１、Ａ_Ｉ２、遅延器２４Ｉ_１、２４Ｉ_２の遅延時間Ｔ_Ｉ１、Ｔ_Ｉ２、波形成形部２２Ｑの乗算器２３Ｑ_１、２３Ｑ_２の利得Ａ_Ｑ１、Ａ_Ｑ２及び遅延器２４Ｑ_１、２４Ｑ_２の遅延時間Ｔ_Ｑ１、Ｔ_Ｑ２を設定する。

【0085】

本実施形態の模擬目標発生装置１０Ａは、第１の実施形態の模擬目標発生装置１０と同様に、Ｉ相処理部１５Ｉにおいて行われる処理と、Ｑ相処理部１５Ｑにおいて行われる処理とが、個別に制御可能であり、これにより、反射波における周波数スペクトルの広がりを適切に模擬できる。

【0086】

加えて、第３の実施形態では、波形成形部２２Ｉにおいて、乗算器２３Ｉと遅延器２４Ｉの組が並列に設けられ、それぞれの組から出力されるデータが合成器２５Ｉによって合成されてＩ出力波形データ３５Ｉが生成され、波形成形部２２Ｑにおいて、乗算器２３Ｑと遅延器２４Ｑの組が並列に設けられ、それぞれの組から出力されるデータが合成器２５Ｑによって合成されてＱ出力波形データ３５Ｑが生成される。このような構成によれば、ＲＦ出力信号３７において、より複雑な波形を模擬することができる。

【0087】

（第４の実施形態）
図４は、第４の実施形態の模擬目標発生装置４０Ａの構成を示すブロック図である。第４の実施形態の模擬目標発生装置４０Ａは、第２の実施形態の模擬目標発生装置４０と類似した構成を有しており、デジタル処理によって直交復調（ＩＱ分離）及び直交変調を行うように構成されている。ただし、第４の実施形態の模擬目標発生装置４０Ａでは、第３の実施形態の模擬目標発生装置１０Ａと同様に、Ｉ相処理部４４Ｉ、Ｑ相処理部４４Ｑにおいて、乗算器と遅延器の組が並列に設けられる構成の波形成形部５３Ｉ、５３Ｑが用いられる。

【0088】

詳細には、図４に図示された模擬目標発生装置４０Ａでは、波形成形部５３Ｉが図３の模擬目標発生装置１０Ａの波形成形部２２Ｉと同様に構成され、波形成形部５３Ｑが図３の模擬目標発生装置１０Ａの波形成形部２２Ｑと同様に構成されている。

【0089】

詳細には、本実施形態では、波形成形部５３Ｉが、乗算器５４Ｉ_１、５４Ｉ_２と、遅延器５５Ｉ_１、５５Ｉ_２と、合成器５６Ｉとを備えている。乗算器５４Ｉ_１、５４Ｉ_２には、それぞれ、利得Ａ_Ｉ１、Ａ_Ｉ２が設定される。乗算器５４Ｉ_１は、メモリ５２Ｉから読み出したＩ入力波形データに利得Ａ_Ｉ１を乗じる乗算を行い、乗算器５４Ｉ_２は、Ｉ入力波形データに利得Ａ_Ｉ２を乗じる乗算を行う。

【0090】

遅延器５５Ｉ_１、５５Ｉ_２には、それぞれ、遅延時間Ｔ_Ｉ１、Ｔ_Ｉ２が設定される。遅延器５５Ｉ_１は、乗算器５４Ｉ_１から受け取ったデータを遅延時間Ｔ_Ｉ１だけ遅延して出力する。同様に、遅延器５５Ｉ_２は、乗算器５４Ｉ_２から受け取ったデータを遅延時間Ｔ_Ｉ２だけ遅延して出力する。

【0091】

合成器５６Ｉは、遅延器５５Ｉ_１、５５Ｉ_２から出力されるデータを合成して（即ち、加算して）、デジタルミキサ４５_１に供給されるＩ出力波形データ６４Ｉを生成する。

【0092】

同様に、波形成形部５３Ｑは、直列に接続された乗算器５４Ｑ及び遅延器５５Ｑの組を複数備えている。図４には、波形成形部５３Ｑが、２組の乗算器５４Ｑ及び遅延器５５Ｑを備える構成が図示されている。

【0093】

詳細には、本実施形態では、波形成形部５３Ｑが、乗算器５４Ｑ_１、５４Ｑ_２と、遅延器５５Ｑ_１、５５Ｑ_２と、合成器５６Ｑとを備えている。乗算器５４Ｑ_１、５４Ｑ_２には、波形制御器４９により、それぞれ、利得Ａ_Ｑ１、Ａ_Ｑ２が設定される。乗算器５４Ｑ_１は、メモリ５２Ｑから読み出したＱ入力波形データに利得Ａ_Ｑ１を乗じる乗算を行い、乗算器２３Ｑ_２は、Ｑ入力波形データに利得Ａ_Ｑ２を乗じる乗算を行う。

【0094】

遅延器５５Ｑ_１、５５Ｑ_２には、波形制御器４９により、それぞれ、遅延時間Ｔ_Ｑ１、Ｔ_Ｑ２が設定される。遅延器５５Ｑ_１は、乗算器５４Ｑ_１から受け取ったデータを遅延時間Ｔ_Ｑ１だけ遅延して出力する。同様に、遅延器５５Ｑ_２は、乗算器５４Ｑ_２から受け取ったデータを遅延時間Ｔ_Ｑ２だけ遅延して出力する。

【0095】

合成器５６Ｑは、遅延器５５Ｑ_１、５５Ｑ_２から出力されるデータを合成して（即ち、加算して）、デジタルミキサ４５_２に供給されるＱ出力波形データ６４Ｑを生成する。

【0096】

波形制御器４９は、ＲＦ出力信号６６が所望の波形になるように、波形成形部５３Ｉの乗算器５４Ｉ_１、５４Ｉ_２の利得Ａ_Ｉ１、Ａ_Ｉ２、遅延器５５Ｉ_１、５５Ｉ_２の遅延時間Ｔ_Ｉ１、Ｔ_Ｉ２、波形成形部５３Ｑの乗算器５４Ｑ_１、５４Ｑ_２の利得Ａ_Ｑ１、Ａ_Ｑ２及び遅延器５５Ｑ_１、５５Ｑ_２の遅延時間Ｔ_Ｑ１、Ｔ_Ｑ２を設定する。

【0097】

図４に図示された模擬目標発生装置４０Ａの構成でも、図３に図示された模擬目標発生装置１０Ａと同様に、ＲＦ出力信号６６においてより複雑な波形を模擬することができる。

【0098】

（第５の実施形態）
図５は、第５の実施形態の模擬目標発生装置１０Ｂの構成を示すブロック図である。第５の実施形態の模擬目標発生装置１０Ｂは、第１の実施形態の模擬目標発生装置１０と類似した構成を有している。ただし、第５の実施形態の模擬目標発生装置１０Ｂでは、Ｉ相処理部１５Ｉ、Ｑ相処理部１５Ｑの構成が変更されている。

【0099】

具体的には、第５の実施形態では、レーダ波を出射するレーダ装置と該レーダ波を反射する物体との距離に依存して発生する伝搬遅延を模擬するための伝搬遅延器２６Ｉ、２６Ｑが、それぞれＩ相処理部１５Ｉ、Ｑ相処理部１５Ｑに設けられる。Ｉ相処理部１５Ｉにおいて、伝搬遅延器２６Ｉは、波形成形部２２Ｉと直列に接続され、Ｑ相処理部１５Ｑにおいて、伝搬遅延器２６Ｑは、波形成形部２２Ｑと直列に接続される。

【0100】

伝搬遅延器２６Ｉ、２６Ｑには、伝搬遅延に対応する遅延時間Ｔ_Ｐが設定され、伝搬遅延器２６Ｉ、２６Ｑは、入力された波形データを遅延時間Ｔ_Ｐだけ遅延して出力するように構成される。レーダ波を出射するレーダ装置と該レーダ波を反射する物体との距離が近い場合を模擬する場合には、短い遅延時間Ｔ_Ｐが設定され、レーダ装置と物体との距離が遠い場合を模擬する場合には、長い遅延時間Ｔ_Ｐが設定される。ここで、伝搬遅延器２６Ｉ、２６Ｑに設定される遅延時間Ｔ_Ｐが同一であることに留意されたい。

【0101】

伝搬遅延器２６Ｉは、波形成形部２２Ｉから受け取った波形データを遅延時間Ｔ_Ｐだけ遅延してＩ出力波形データ３５Ｉを生成し、Ｄ／Ａコンバータ１６Ｉに出力する。Ｄ／Ａコンバータ１６Ｉは、伝搬遅延器２６Ｉから受け取ったＩ出力波形データ３５Ｉに対してＤ／Ａ変換を行ってＩ出力信号３６Ｉを生成する。

【0102】

同様に、伝搬遅延器２６Ｑは、波形成形部２２Ｑから受け取った波形データを遅延時間Ｔ_Ｐだけ遅延してＱ出力波形データ３５Ｑを生成し、Ｄ／Ａコンバータ１６Ｑに出力する。Ｄ／Ａコンバータ１６Ｑは、伝搬遅延器２６Ｑから受け取ったＱ出力波形データ３５Ｑに対してＤ／Ａ変換を行ってＱ出力信号３６Ｑを生成する。

【0103】

本実施形態の模擬目標発生装置１０Ｂは、第１乃至第４の実施形態の模擬目標発生装置と同様に、複雑な波形のＲＦ出力信号３７を生成可能であり、反射波における周波数スペクトルの広がりを有効に模擬できる。

【0104】

加えて、本実施形態では、レーダ波を出射するレーダ装置と該レーダ波を反射する物体との距離に依存して発生する伝搬遅延を模擬するために専用に用いられる伝搬遅延器２６Ｉ、２６ＱがＩ相処理部１５Ｉ、Ｑ相処理部１５Ｑに設けられるため、波形成形部２２Ｉ、２２ＱによってＲＦ出力信号３７の波形を成形する処理と、伝搬遅延を模擬する処理とを分離することができる。このような構成は、波形制御器２０における処理の複雑化を抑制できるという利点がある。

【0105】

なお、伝搬遅延器２６Ｉと波形成形部２２Ｉとの位置は、逆であってもよい。この場合、伝搬遅延器２６Ｉは、メモリ２１Ｉから受け取ったＩ入力波形データを遅延時間Ｔ_Ｐだけ遅延して波形成形部２２Ｉに出力する。波形成形部２２Ｉは、伝搬遅延器２６Ｉから受け取ったデータに対して利得Ａ_Ｉを乗じると共に遅延時間Ｔ_Ｉだけ遅延するデジタル演算を行う。

【0106】

同様に、伝搬遅延器２６Ｑと波形成形部２２Ｑとの位置は、逆であってもよい。この場合、伝搬遅延器２６Ｑは、メモリ２１Ｑから受け取ったＱ入力波形データを遅延時間Ｔ_Ｐだけ遅延して波形成形部２２Ｑに出力する。波形成形部２２Ｑは、伝搬遅延器２６Ｑから受け取ったデータに対して利得Ａ_Ｑを乗じると共に遅延時間Ｔ_Ｑだけ遅延するデジタル演算を行う。

【0107】

また、本実施形態において、Ｉ相処理部１５Ｉにおいて、第３の実施形態に提示されている乗算器と遅延器の組が並列に設けられる構成（図３参照）の波形成形部２２Ｉが用いられてもよい。同様に、Ｑ相処理部１５Ｑにおいて、第３の実施形態に提示されている乗算器と遅延器の組が並列に設けられる構成の波形成形部２２Ｑが用いられてもよい。

【0108】

（第６の実施形態）
図６は、第６の実施形態の模擬目標発生装置４０Ｂの構成を示すブロック図である。第６の実施形態の模擬目標発生装置４０Ｂは、第２の実施形態の模擬目標発生装置４０と類似した構成を有している。ただし、第６の実施形態の模擬目標発生装置４０Ｂでは、Ｉ相処理部４４Ｉ、Ｑ相処理部４４Ｑの構成が変更されている。

【0109】

具体的には、第６の実施形態では、第５の実施形態と同様に、レーダ波を出射するレーダ装置と該レーダ波を反射する物体との距離に依存して発生する伝搬遅延を模擬するための伝搬遅延器５７Ｉ、５７Ｑが、それぞれＩ相処理部４４Ｉ、Ｑ相処理部４４Ｑに設けられる。Ｉ相処理部４４Ｉにおいて、伝搬遅延器５７Ｉは、波形成形部５３Ｉと直列に接続され、Ｑ相処理部４４Ｑにおいて、伝搬遅延器５７Ｑは、波形成形部５３Ｑと直列に接続される。

【0110】

伝搬遅延器５７Ｉ、５７Ｑには、伝搬遅延に対応する遅延時間Ｔ_Ｐが設定される。伝搬遅延器５７Ｉは、波形成形部５３Ｉから受け取ったＩ出力波形データを遅延時間Ｔ_Ｐだけ遅延し、Ｉ出力波形データ６４Ｉとしてデジタルミキサ４５_１に出力する。同様に、伝搬遅延器５７Ｑは、波形成形部５３Ｑから受け取ったＱ出力波形データを遅延時間Ｔ_Ｐだけ遅延し、Ｑ出力波形データ６４Ｑとしてデジタルミキサ４５_２に出力する。

【0111】

第６の実施形態の模擬目標発生装置４０Ｂは、第１乃至第５の実施形態の模擬目標発生装置と同様に、複雑な波形のＲＦ出力信号６６を生成可能であり、反射波における周波数スペクトルの広がりを有効に模擬できる。

【0112】

加えて、第６の実施形態の模擬目標発生装置４０Ｂは、第５の実施形態の模擬目標発生装置１０Ｂと同様に、レーダ波を出射するレーダ装置と該レーダ波を反射する物体との距離に依存して発生する伝搬遅延を模擬するために専用に用いられる伝搬遅延器５７Ｉ、５７ＱがＩ相処理部４４Ｉ、Ｑ相処理部４４Ｑに設けられるため、波形成形部５３Ｉ、５３ＱによってＲＦ出力信号６６の波形を成形する処理と、伝搬遅延を模擬する処理とを分離することができる。このような構成は、波形制御器４９における処理の複雑化を抑制できるという利点がある。

【0113】

なお、伝搬遅延器５７Ｉと波形成形部５３Ｉとの位置は、逆であってもよい。この場合、伝搬遅延器５７Ｉは、メモリ５２Ｉから受け取ったＩ入力波形データを遅延時間Ｔ_Ｐだけ遅延して波形成形部５３Ｉに出力する。波形成形部５３Ｉは、伝搬遅延器５７Ｉから受け取ったデータに対して利得Ａ_Ｉを乗じると共に遅延時間Ｔ_Ｉだけ遅延するデジタル演算を行う。

【0114】

同様に、伝搬遅延器５７Ｑと波形成形部５３Ｑとの位置は、逆であってもよい。この場合、伝搬遅延器５７Ｑは、メモリ５２Ｑから受け取ったＱ入力波形データを遅延時間Ｔ_Ｐだけ遅延して波形成形部５３Ｑに出力する。波形成形部５３Ｑは、伝搬遅延器５７Ｑから受け取ったデータに対して利得Ａ_Ｑを乗じると共に遅延時間Ｔ_Ｑだけ遅延するデジタル演算を行う。

【0115】

また、本実施形態において、Ｉ相処理部４４Ｉにおいて、第４の実施形態に提示されている乗算器と遅延器の組が並列に設けられる構成（図４参照）の波形成形部５３Ｉが用いられてもよい。同様に、Ｑ相処理部４４Ｑにおいて、第４の実施形態に提示されている乗算器と遅延器の組が並列に設けられる構成の波形成形部５３Ｑが用いられてもよい。

【0116】

（第７の実施形態）
図７は、第７の実施形態の模擬目標発生装置１０Ｃの構成を示すブロック図である。第７の実施形態の模擬目標発生装置１０Ｃは、第５の実施形態の模擬目標発生装置１０Ｂと類似した構成を有している。ただし、第７の実施形態の模擬目標発生装置１０Ｃでは、ドップラー効果による周波数遷移（ドップラーシフト）を模擬するためのデジタル処理を行う信号処理器２８が追加的に設けられる。加えて、信号処理器２８によるデジタル処理のワークメモリとして用いられるメモリ２７Ｉ、２７Ｑが、それぞれ、Ｉ相処理部１５Ｉ、Ｑ相処理部１５Ｑに設けられる。図７に図示された構成では、メモリ２７Ｉが波形成形部２２Ｉと伝搬遅延器２６Ｉの間に設けられ、メモリ２７Ｑが波形成形部２２Ｑと伝搬遅延器２６Ｑの間に設けられている。

【0117】

第７の実施形態では、Ｉ相処理部１５Ｉにおいて、下記の処理が行われる。
波形成形部２２Ｉは、メモリ２１ＩからＩ入力波形データ３４Ｉを読み出し、読み出したＩ入力波形データ３４Ｉに対し、利得Ａ_Ｉを乗じると共に遅延時間Ｔ_Ｉだけ遅延するデジタル演算を行う。このデジタル演算によって得られた波形データは、波形成形部２２Ｉから出力されてメモリ２７Ｉに保存される。

【0118】

信号処理器２８は、波形成形部２２Ｉから出力された波形データに対して、時間軸方向において波形を圧縮し、又は、伸長するデジタル処理を行い、Ｉ相波形圧縮／伸長データを生成する。Ｉ相波形圧縮／伸長データは、メモリ２７Ｉに保存される。

【0119】

図８Ａは、時間軸方向において波形を伸長するデジタル処理を図示しており、図８Ｂは、時間軸方向において波形を圧縮するデジタル処理を図示している。図８Ａ、図８Ｂにおいて、破線は元の波形（波形成形部２２Ｉから出力される波形データで示されている波形）を示しており、実線は、Ｉ相波形圧縮／伸長データで示されている波形を示している。時間軸方向において波形を圧縮する処理は、周波数が高くなるように周波数をシフトする処理に相当しており、時間軸方向において波形を伸長する処理は、周波数が低くなるように周波数をシフトする処理に相当している。このような処理によれば、レーダ波が反射する物体の速度に応じて発生するドップラーシフトを模擬することができる。

【0120】

例えば、波形成形部２２Ｉから出力される波形データの時刻ｔ_ｉについてのデータ値をＱ_Ｉ（ｔ_ｉ）とした場合（ｉ＝１，２，３，・・・）、時系列データＱ_Ｉ（Ａ・ｔ_ｉ）は、Ａ＞１の場合に波形が時間軸方向にＡ倍に圧縮され、Ａ＜１の場合に波形が１／Ａ倍に伸長されたデータになる。時間軸方向において波形を圧縮又は伸長した波形データＱ_Ｉ＾（ｔ_ｋ）（ｋ＝１，２，３，・・・）は、時系列データＱ_Ｉ（Ａ・ｔ_ｉ）から補間により求めることができる。一実施形態では、このようにして算出された時系列データＱ_Ｉ＾（ｔ_ｋ）を、Ｉ相波形圧縮／伸長データとして用いてもよい。

【0121】

伝搬遅延器２６Ｉは、メモリ２７Ｉから受け取った波形圧縮／伸長データを更に遅延時間Ｔ_Ｐだけ遅延してＩ出力波形データ３５Ｉを生成し、Ｄ／Ａコンバータ１６Ｉに出力する。Ｄ／Ａコンバータ１６Ｉは、伝搬遅延器２６Ｉから受け取ったＩ出力波形データ３５Ｉに対してＤ／Ａ変換を行ってＩ出力信号３６Ｉを生成する。

【0122】

Ｑ相処理部１５Ｑにおいても、Ｉ相処理部１５Ｉと同様の処理が行われる。波形成形部２２Ｑは、メモリ２１ＱからＱ入力波形データ３４Ｑを読み出し、読み出したＱ入力波形データＱに対し、利得Ａ_Ｑを乗じると共に遅延時間Ｔ_Ｑだけ遅延するデジタル演算を行う。このデジタル演算によって得られた波形データは、波形成形部２２Ｑから出力されてメモリ２７Ｑに保存される。

【0123】

信号処理器２８は、メモリ２７Ｑに保存された波形データに対して、上述されているような、時間軸方向において波形を圧縮し、又は、伸長するデジタル処理を行ってＱ相波形圧縮／伸長データを生成する。Ｑ相波形圧縮／伸長データは、メモリ２７Ｑに保存される。

【0124】

伝搬遅延器２６Ｑは、メモリ２７Ｑから受け取ったＱ相波形圧縮／伸長データを更に遅延時間Ｔ_Ｐだけ遅延してＱ出力波形データ３５Ｑを生成し、Ｄ／Ａコンバータ１６Ｑに出力する。Ｄ／Ａコンバータ１６Ｑは、伝搬遅延器２６Ｑから受け取ったＱ出力波形データ３５Ｑに対してＤ／Ａ変換を行ってＱ出力信号３６Ｑを生成する。

【0125】

本実施形態の模擬目標発生装置１０Ｃも、第１乃至第６の実施形態の模擬目標発生装置と同様に、複雑な波形のＲＦ出力信号３７を生成可能であり、反射波における周波数スペクトルの広がりを有効に模擬できる。

【0126】

加えて、本実施形態では、ＲＦ出力信号３７の波形の成形のためのデジタル処理（波形成形部２２Ｉ、２２Ｑによる波形成形処理）、ドップラー効果による周波数遷移を模擬するためのデジタル処理（信号処理器２８によるデジタル処理）及び伝搬遅延の模擬のための遅延処理（伝搬遅延器２６Ｉ、２６Ｑによる伝搬遅延処理）が互いに分離されているので、波形制御器２０における処理の複雑化を抑制できるという利点がある。

【0127】

なお、Ｉ相について行われる３つのデジタル処理：ＲＦ出力信号３７の波形の成形のためのデジタル処理（波形成形部２２Ｉによる波形成形処理）、ドップラー効果による周波数遷移を模擬するためのデジタル処理（信号処理器２８によるデジタル処理）及び伝搬遅延の模擬のための遅延処理（伝搬遅延器２６Ｉによる伝搬遅延処理）の順序は、互に入れ替え可能である。波形成形部２２Ｉ、メモリ２７Ｉ及び伝搬遅延器２６Ｉが接続される順序は、該３つのデジタル処理を行うべき順序に応じて決定される。

【0128】

同様に、Ｑ相について行われる３つのデジタル処理：ＲＦ出力信号３７の波形の成形のためのデジタル処理（波形成形部２２Ｑによる波形成形処理）、ドップラー効果による周波数遷移を模擬するためのデジタル処理（信号処理器２８によるデジタル処理）及び伝搬遅延の模擬のための遅延処理（伝搬遅延器２６Ｑによる伝搬遅延処理）の順序は、互に入れ替え可能である。波形成形部２２Ｑ、メモリ２７Ｑ及び伝搬遅延器２６Ｑが接続される順序は、該３つのデジタル処理を行うべき順序に応じて決定される。

【0129】

また、図７において、伝搬遅延器２６Ｉ、２６Ｑによる遅延処理は必ずしも行われなくてもよい。伝搬遅延器２６Ｉ、２６Ｑによる遅延処理に相当する遅延処理は、波形成形部２２Ｉ、２２Ｑ又は信号処理器２８によって行われてもよい。

【0130】

更に、図７においては、Ｉ相処理部１５Ｉが２つのメモリ２１Ｉ、２７Ｉを含むとしてメモリ２１Ｉ、２７Ｉが別々に図示されているが、実際の実装においては、メモリ２１Ｉ、２７Ｉは、物理的に分離されずに１つのメモリデバイスとしてＩ相処理部１５Ｉに実装されてもよい。同様に、実際の実装においては、メモリ２１Ｑ、２７Ｑが物理的に分離されずに１つのメモリデバイスとしてＱ相処理部１５Ｑに実装されてもよい。

【0131】

（第８の実施形態）
図９は、第８の実施形態の模擬目標発生装置４０Ｃの構成を示すブロック図である。第８の実施形態の模擬目標発生装置４０Ｃは、第６の実施形態の模擬目標発生装置４０Ｂと類似した構成を有している。ただし、第８の実施形態の模擬目標発生装置４０Ｃでは、第７の実施形態の模擬目標発生装置１０Ｃと同様に、ドップラー効果による周波数遷移（ドップラーシフト）を模擬するためのデジタル処理を行う信号処理器５９が追加的に設けられる。加えて、信号処理器５９によるデジタル処理のワークメモリとして用いられるメモリ５８Ｉ、５８Ｑが、それぞれ、Ｉ相処理部４４Ｉ、Ｑ相処理部４４Ｑに設けられる。図９に図示された構成では、メモリ５８Ｉが波形成形部５３Ｉと伝搬遅延器５７Ｉの間に設けられ、メモリ５８Ｑが波形成形部５３Ｑと伝搬遅延器５７Ｑの間に設けられる。

【0132】

第８の実施形態では、Ｉ相処理部４４Ｉにおいて、下記の処理が行われる。
波形成形部５３Ｉは、メモリ５２ＩからＩ入力波形データを読み出し、読み出したＩ入力波形データに対し、利得Ａ_Ｉを乗じると共に遅延時間Ｔ_Ｉだけ遅延するデジタル演算を行う。このデジタル演算によって得られた波形データは、波形成形部５３Ｉから出力されてメモリ５８Ｉに保存される。

【0133】

信号処理器５９は、波形成形部５３Ｉから出力された波形データに対して、時間軸方向において波形を圧縮し、又は、伸長するデジタル処理を行い、Ｉ相波形圧縮／伸長データを生成する。時間軸方向において波形を圧縮し、又は、伸長するデジタル処理については、第７の実施形態で説明した通りである。Ｉ相波形圧縮／伸長データは、メモリ５８Ｉに保存される。

【0134】

伝搬遅延器５７Ｉは、メモリ５８Ｉから受け取った波形圧縮／伸長データを更に遅延時間Ｔ_Ｐだけ遅延してＩ出力波形データ６４Ｉを生成する。生成されたＩ出力波形データ６４Ｉは、デジタルミキサ４５_１に供給される。

【0135】

Ｑ相処理部４４Ｑにおいても、Ｉ相処理部４４Ｉと同様の処理が行われる。波形成形部５３Ｑは、メモリ５２ＱからＱ入力波形データを読み出し、読み出したＱ入力波形データに対し、利得Ａ_Ｑを乗じると共に遅延時間Ｔ_Ｑだけ遅延するデジタル演算を行う。このデジタル演算によって得られた波形データは、波形成形部５３Ｑから出力されてメモリ５８Ｑに保存される。

【0136】

信号処理器５９は、メモリ５８Ｑに保存された波形データに対して、上述されているような、時間軸方向において波形を圧縮し、又は、伸長するデジタル処理を行ってＱ相波形圧縮／伸長データを生成する。

【0137】

伝搬遅延器５７Ｑは、メモリ５８Ｑから受け取ったＱ相波形圧縮／伸長データを更に遅延時間Ｔ_Ｐだけ遅延してＱ出力波形データ６４Ｑを生成する。生成されたＱ出力波形データ６４Ｑは、デジタルミキサ４５_２に供給される。

【0138】

本実施形態の模擬目標発生装置４０Ｃも、第１乃至第７の実施形態の模擬目標発生装置と同様に、複雑な波形のＲＦ出力信号６６を生成可能であり、反射波における周波数スペクトルの広がりを有効に模擬できる。

【0139】

加えて、本実施形態では、ＲＦ出力信号６６の波形の成形のためのデジタル処理（波形成形部５３Ｉ、５３Ｑによる波形成形処理）、ドップラー効果による周波数遷移を模擬するためのデジタル処理（信号処理器５９によるデジタル処理）及び伝搬遅延の模擬のための遅延処理（伝搬遅延器５７Ｉ、５７Ｑによる伝搬遅延処理）が互いに分離されているので、波形制御器４９における処理の複雑化を抑制できるという利点がある。

【0140】

なお、Ｉ相について行われる３つのデジタル処理：ＲＦ出力信号６６の波形の成形のためのデジタル処理（波形成形部５３Ｉによる波形成形処理）、ドップラー効果による周波数遷移を模擬するためのデジタル処理（信号処理器５９によるデジタル処理）及び伝搬遅延の模擬のための遅延処理（伝搬遅延器５７Ｉによる伝搬遅延処理）の順序は、互に入れ替え可能である。波形成形部５３Ｉ、メモリ５８Ｉ及び伝搬遅延器５７Ｉが接続される順序は、該３つのデジタル処理を行うべき順序に応じて決定される。

【0141】

同様に、Ｑ相について行われる３つのデジタル処理：ＲＦ出力信号６６の波形の成形のためのデジタル処理（波形成形部５３Ｑによる波形成形処理）、ドップラー効果による周波数遷移を模擬するためのデジタル処理（信号処理器５９によるデジタル処理）及び伝搬遅延の模擬のための遅延処理（伝搬遅延器５７Ｑによる伝搬遅延処理）の順序は、互に入れ替え可能である。波形成形部５３Ｑ、メモリ５８Ｑ及び伝搬遅延器５７Ｑが接続される順序は、該３つのデジタル処理を行うべき順序に応じて決定される。

【0142】

また、図９においては、Ｉ相処理部４４Ｉが２つのメモリ５２Ｉ、５８Ｉを含むとしてメモリ５２Ｉ、５８Ｉが別々に図示されているが、実際の実装においては、メモリ５２Ｉ、５８Ｉは、物理的に分離されずに１つのメモリデバイスとしてＩ相処理部４４Ｉに実装されてもよい。同様に、実際の実装においては、メモリ５２Ｑ、５８Ｑが物理的に分離されずに１つのメモリデバイスとしてＱ相処理部４４Ｑに実装されてもよい。

【0143】

以上には、本発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定されない。本発明が種々の変更と共に実施され得ることは、当業者には理解されよう。

【符号の説明】

【0144】

１０、１０Ａ〜１０Ｃ：模擬目標発生装置
１１ ：分配器
１２_１、１２_２：ミキサ
１３Ｉ、１３Ｑ：フィルタ
１４Ｉ、１４Ｑ：Ａ／Ｄコンバータ
１５Ｉ ：Ｉ相処理部
１５Ｑ ：Ｑ相処理部
１６Ｉ、１６Ｑ：Ｄ／Ａコンバータ
１８ ：合成器
１９ ：ローカル発振器
２０ ：波形制御器
２１Ｉ、２１Ｑ：メモリ
２２Ｉ、２２Ｑ：波形成形部
２３Ｉ、２３Ｉ_１、２３Ｉ_２、２３Ｑ、２３Ｑ_１、２３Ｑ_２：乗算器
２４Ｉ、２４Ｉ_１、２４Ｉ_２、２４Ｑ、２４Ｑ_１、２４Ｑ_２：遅延器
２５Ｉ、２５Ｑ：合成器
２６Ｉ、２６Ｑ：伝搬遅延器
２７Ｉ、２７Ｑ：メモリ
２８ ：信号処理器
３１ ：ＲＦ入力信号
３２_１、３２_２：ＲＦ分配信号
３３Ｉ ：Ｉ入力信号
３３Ｑ ：Ｑ入力信号
３４Ｉ ：Ｉ入力波形データ
３４Ｑ ：Ｑ入力波形データ
３５ ：出力波形データ
３６Ｉ ：Ｉ出力信号
３６Ｑ ：Ｑ出力信号
４０、４０Ａ〜４０Ｃ：模擬目標発生装置
４１ ：フィルタ
４２ ：Ａ／Ｄコンバータ
４３_１、４３_２：デジタルミキサ
４４Ｉ ：Ｉ相処理部
４４Ｑ ：Ｑ相処理部
４５_１、４５_２：デジタルミキサ
４６ ：合成器
４７ ：Ｄ／Ａコンバータ
４８ ：正弦波発生器
４９ ：波形制御器
５１Ｉ、５１Ｑ：フィルタ
５２Ｉ、５２Ｑ：メモリ
５３Ｉ ：波形成形部
５３Ｑ ：波形成形部
５４Ｉ、５４Ｉ_１、５４Ｉ_２、５４Ｑ、５４Ｑ_１、５４Ｑ_２：乗算器
５５Ｉ、５５Ｉ_１、５５Ｉ_２、５５Ｑ、５５Ｑ_１、５５Ｑ_２：遅延器
５６Ｉ、５６Ｑ：合成器
５７Ｉ、５７Ｑ：伝搬遅延器
５８Ｉ、５８Ｑ：メモリ
５９ ：信号処理器
６１ ：ＲＦ入力信号
６２ ：波形データ
６３Ｉ ：Ｉ入力波形データ
６３Ｑ ：Ｑ入力波形データ
６４Ｉ ：Ｉ出力波形データ
６４Ｑ ：Ｑ出力波形データ
６５ ：出力波形データ
６６ ：ＲＦ出力信号
６７Ｉ、６７Ｑ：正弦波デジタル値

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【図9】