特許 6732759 オプトエレクトロニクス半導体素子およびオプトエレクトロニクス半導体素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6732759

(24)【登録日】2020年7月10日

(45)【発行日】2020年7月29日

(54)【発明の名称】オプトエレクトロニクス半導体素子およびオプトエレクトロニクス半導体素子の製造方法

(51)【国際特許分類】

   H01L 33/38 20100101AFI20200716BHJP

   H01L 33/62 20100101ALI20200716BHJP

【ＦＩ】

   H01L33/38

   H01L33/62

【請求項の数】18

【全頁数】15

(21)【出願番号】特願2017-537369(P2017-537369)

(86)(22)【出願日】2015年12月1日

(65)【公表番号】特表2018-502461(P2018-502461A)

(43)【公表日】2018年1月25日

(86)【国際出願番号】EP2015078225

(87)【国際公開番号】WO2016113032

(87)【国際公開日】20160721

【審査請求日】2017年9月14日

(31)【優先権主張番号】102015100578.6

(32)【優先日】2015年1月15日

(33)【優先権主張国】DE

(73)【特許権者】

【識別番号】599133716

【氏名又は名称】オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング

【氏名又は名称原語表記】Ｏｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ

(74)【代理人】

【識別番号】100114890

【弁理士】

【氏名又は名称】アインゼル・フェリックス＝ラインハルト

(74)【代理人】

【識別番号】100098501

【弁理士】

【氏名又は名称】森田 拓

(74)【代理人】

【識別番号】100116403

【弁理士】

【氏名又は名称】前川 純一

(74)【代理人】

【識別番号】100135633

【弁理士】

【氏名又は名称】二宮 浩康

(74)【代理人】

【識別番号】100162880

【弁理士】

【氏名又は名称】上島 類

(72)【発明者】

【氏名】ルッツ ヘッペル

(72)【発明者】

【氏名】ノルヴィン フォン マルム

【審査官】 吉岡 一也

(56)【参考文献】

【文献】 特開２０１５−２２６０３８（ＪＰ，Ａ）

【文献】 特開２０１４−０１１２７５（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１２／００７４４４１（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３３／００−３３／６４

(57)【特許請求の範囲】

【請求項1】

半導体本体（２）と、第１の金属層（３）と、第２の金属層（４）とを備える素子（１００）であって、
・前記第１の金属層は、前記半導体本体と前記第２の金属層との間に配置されており、
・前記半導体本体は、第１の半導体層（２１）を、前記第１の金属層とは反対側に位置する面に有しており、第２の半導体層（２２）を、前記第１の金属層の方を向いている面に有しており、かつ前記第１の半導体層と前記第２の半導体層との間に配置されている活性層（２３）を有しており、
・前記素子は、貫通接続孔（２４）を有しており、前記貫通接続孔は、前記第２の半導体層と前記活性層とを通って、前記第１の半導体層の電気的な接触のために延在しており、
・前記第２の金属層は第１の部分領域（４１）と、当該第１の部分領域から、間隙（４０）によってラテラル方向において間隔があけられている第２の部分領域（４２）とを有しており、前記第１の部分領域は、前記貫通接続孔と電気的に接続されており、かつ前記素子の第１の電気的な極性に割り当てられており、
・前記第１の金属層は、前記間隙を、平面図においてラテラル方向において完全にブリッジしており、かつ前記素子の、前記第１の電気的な極性とは異なる第２の電気的な極性に割り当てられており、
・前記第２の金属層（４）は成形体（１０）によってラテラル方向において画定されており、
・前記第２の金属層（４）の、ラテラル方向において間隔があけられている複数の前記部分領域（４１，４２）は、前記成形体（１０）によって結び付けられており、
・前記成形体（１０）と、前記第２の金属層（４）とで、前記素子の担体を形成し、
・前記第１の金属層（３）は、連続して形成されており、かつ、平面図で、前記間隙の少なくとも９０％を覆っている、
素子（１００）。

【請求項2】

前記第１の金属層（３）は、前記素子の、機械的に安定させる層として形成されている、請求項１記載の素子。

【請求項3】

前記第１の金属層（３）は連続して形成されており、５μｍ以上かつ５０μｍ以下の厚さを有している、請求項１または２記載の素子。

【請求項4】

前記第１の金属層（３）と前記第１の部分領域（４１）とで、前記活性層（２３）の全面積の少なくとも９０％を覆っている、請求項１から３までのいずれか１項記載の素子。

【請求項5】

前記第１の部分領域（４１）と前記第２の部分領域（４２）は、前記成形体内に埋め込まれている、請求項１から４までのいずれか１項記載の素子。

【請求項6】

前記第１の金属層（３）および／または前記第２の金属層（４）は第１の金属と、少なくとも１種類の別の材料とを有しており、
前記第１の金属の割合は、前記第１の金属層または前記第２の金属層の少なくとも９０原子％である、請求項１から５までのいずれか１項記載の素子。

【請求項7】

前記第１の金属層（３）の弾性率は、前記第２の金属層（４）の弾性率よりも高い、かつ／または前記第２の金属層の熱伝導率は、前記第１の金属層の熱伝導率よりも高い、請求項１から６までのいずれか１項記載の素子。

【請求項8】

前記第１の金属層（３）は開口部（３０）を有しており、前記貫通接続孔（２４）は鉛直方向で当該開口部を通って延在している、請求項１から７までのいずれか１項記載の素子。

【請求項9】

前記第１の金属層（３）と前記第２の金属層（４）との間に導電性層（６）が配置されており、
・前記導電性層は、第１の部分層（６１）と、当該第１の部分層からラテラル方向において間隔があけられている第２の部分層（６２）とを有しており、
・前記第１の部分層は前記第１の部分領域（４１）と電気的に接続されており、
・前記第２の部分層は前記第２の部分領域（４２）と電気的に接続されている、請求項１から８までのいずれか１項記載の素子。

【請求項10】

前記第２の金属層（４）は前記導電性層（６）に接しており、前記第１の部分領域（４１）は前記第１の部分層（６１）を介して前記貫通接続孔（２４）に充填された材料と電気的に接続されている、請求項９記載の素子。

【請求項11】

前記導電性層（６）は金属を含有しており、ミラー層として形成されている、請求項９または１０記載の素子。

【請求項12】

前記第２の半導体層（２２）は、前記第１の金属層（３）を介して、前記第２の金属層（４）の前記第２の部分領域（４２）と電気的に接続されており、かつ前記第２の部分領域は、前記素子の前記第２の電気的な極性に割り当てられている、請求項１から１１までのいずれか１項記載の素子。

【請求項13】

前記素子は、前記第１の部分領域（４１）と前記第２の部分領域（４２）とを介して、前記第１の金属層（３）とは反対側に位置する、前記第２の金属層（４）の面で、電気的に接触可能に形成されている、請求項１から１２までのいずれか１項記載の素子。

【請求項14】

前記活性層（２３）は、前記素子の動作時に、可視スペクトル領域、紫外スペクトル領域または赤外スペクトル領域の電磁ビームを放射する、請求項１から１３までのいずれか１項記載の素子。

【請求項15】

成長基板を有していない、請求項１から１４までのいずれか１項記載の素子。

【請求項16】

請求項１に記載された素子の製造方法であって、
前記半導体本体（２）を準備し、
・導電性層が部分的に前記貫通接続孔（２４）に充填された材料と電気的に接続されているように、前記導電性層（６）を、前記半導体本体（２）とは反対側に位置する、前記第１の金属層（３）の面に形成し、
・前記第２の金属層（４）を前記導電性層（６）に電気めっきによって被着する、
製造方法。

【請求項17】

前記第１の金属層（３）を、前記導電性層（６）の前記被着の前に、前記半導体本体（２）に電気めっきによって被着する、請求項１６記載の方法。

【請求項18】

半導体本体（２）と、第１の金属層（３）と、第２の金属層（４）とを備える素子（１００）であって、
・前記第１の金属層は、前記半導体本体と前記第２の金属層との間に配置されており、
・前記半導体本体は、第１の半導体層（２１）を、前記第１の金属層とは反対側に位置する面に有しており、第２の半導体層（２２）を、前記第１の金属層の方を向いている面に有しており、かつ前記第１の半導体層と前記第２の半導体層との間に配置されている活性層（２３）を有しており、
・前記素子は、貫通接続孔（２４）を有しており、前記貫通接続孔は、前記第２の半導体層と前記活性層とを通って、前記第１の半導体層の電気的な接触のために延在しており、
・前記第２の金属層は第１の部分領域（４１）と、当該第１の部分領域から、間隙（４０）によってラテラル方向において間隔があけられている第２の部分領域（４２）とを有しており、前記第１の部分領域は、前記貫通接続孔に充填された材料と電気的に接続されており、かつ前記素子の第１の電気的な極性に割り当てられており、
・前記第１の金属層は、前記間隙を、平面図においてラテラル方向において完全にブリッジしており、かつ前記素子の、前記第１の電気的な極性とは異なる第２の電気的な極性に割り当てられており、前記第１の金属層（３）は連続している、機械的に安定させる、有利には前記素子の自立層として形成されており、
前記第１の金属層（３）は、５μｍ以上かつ５０μｍ以下の厚さを有している、
素子（１００）。

【発明の詳細な説明】

【技術分野】

【0001】

素子および素子の製造方法が提供される。

【0002】

課題は、高い機械的な安定性を示す、容易に製造される素子を提供することである。さらに、このような素子の低コストの製造方法が提供される。

【0003】

素子の少なくとも１つの実施形態では、この素子は、活性層を備える半導体本体を有している。特に活性層は、ｐｎ接合領域である。活性層はここで、１つの層または複数の層から成る１つの層列として形成されていてよい。素子の動作時に、活性層は例えば、可視スペクトル領域、紫外スペクトル領域または赤外スペクトル領域等の電磁ビームを放射する。択一的に、活性層は、素子の動作時に電磁ビームを吸収し、この電磁ビームを電気的な信号または電気的なエネルギーに変換する。

【0004】

さらに、半導体本体は、第１の導電型の第１の半導体層と第２の導電型の第２の半導体層とを有している。ここで活性層は例えば、第１の半導体層と第２の半導体層との間に配置されている。特に、半導体本体は、半導体層のみを有している。半導体本体の層は、エピタキシー法によって、層毎に、成長基板に被着されてよい。次に、成長基板が半導体本体から除去されてよい、または薄くされてよい。したがって素子は、例えば、成長基板を有していない。

【0005】

半導体本体は、第１の主要面を有している。この第１の主要面は有利には、素子のビーム透過面として形成されている。ビーム透過面はパターニングされていてよく、これによって、ビームの取り出しの効率もしくはビームの入力の効率が高くなる。特に、半導体本体の第１の主要面は、第１の半導体層の表面によって形成されている。半導体本体は、第１の主要面とは反対側に位置する第２の主要面を有している。この第２の主要面は、例えば、第２の半導体層の表面によって形成されている。特に、第１の主要面と第２の主要面は、半導体本体を、鉛直方向で画定している。

【0006】

鉛直方向とは、活性層の主要延在面を横切るように、特に、活性層の主要延在面に対して垂直に配向されている方向のことである。例えば、鉛直方向は、半導体本体の第１の主要面および／または第２の主要面に対して垂直である。これに対してラテラル方向とは、活性層の主要延在面に沿って、特に、活性層の主要延在面に対して平行に延在する方向のことである。鉛直方向とラテラル方向とは、有利には、相互に垂直に配置されている。

【0007】

素子の少なくとも１つの実施形態では、半導体本体は少なくとも１つの中断部分（Ａｕｓｎｅｈｍｕｎｇ）を有している。ここでこの中断部分は、特に、第２の主要面から第２の半導体層と活性層とを通って第１の半導体層へ延在している。

【0008】

中断部分とは、半導体本体の開口部のことである。これは、特に、半導体本体を貫通して形成されていない。換言すれば、この中断部分を通って止り穴が半導体本体内に形成されている。この止り穴は、ラテラル方向において、例えば、拡がり全体で半導体本体によって包囲されている。半導体本体は、複数のこの種の中断部分を有している。第２の主要面の側から第１の半導体層を電気的に接触させる貫通接続孔を形成するために、この中断部分は、導電性材料によって満たされていてよい。素子は、複数のこの種の貫通接続孔を有している。

【0009】

素子の少なくとも１つの実施形態では、素子は、第１の金属層を有している。この第１の金属層は、例えば、第２の主要面の方を向いている、半導体本体の面に配置されている。第１の金属層は、１つまたは複数の開口部を有し得る。特に、貫通接続孔は、鉛直方向において、第１の金属層の開口部を通って延在している。半導体本体の平面図では、第１の金属層と１つの貫通接続孔もしくは複数の貫通接続孔は特に、重なっていない。第１の金属層は半導体本体または活性層を例えば部分的にのみ覆っている。例えば第１の金属層は、電気めっきによって析出された金属層である。

【0010】

素子の少なくとも１つの実施形態では、素子は、第２の金属層を有している。第１の金属層は、少なくとも部分的に、半導体本体と第２の金属層との間に配置されている。有利には、第２の金属層は、第１の部分領域と、この第１の部分領域から、ラテラル方向において間隔があけられている第２の部分領域とを有している。第１の部分領域は特に、第１の半導体層の電気的な接触のために、貫通接続孔と電気的に接続されている。例えば、第１の部分領域はここで、第１の金属層から電気的に絶縁されている。

【0011】

第２の金属層の第１の部分領域は、素子の第１の電気的な極性に割り当てられている。特に、第１の金属層は、素子の、第１の電気的な極性とは異なる第２の電気的な極性に割り当てられている。したがって素子の動作時には、第１の金属層と第２の金属層の第１の部分領域とは、異なる極性を有している。例えば、第１の金属層は、素子のｐ側の接触のために設けられており、第２の金属層の第１の部分領域は、ｎ側の接触のために設けられている。第２の金属層の第２の部分領域は、第１の金属層と電気的に接続されていてよく、したがって特に、素子の第２の電気的な極性に割り当てられている。例えば、第２の部分領域は、部分的に直接的に、第１の金属層に接している。第１の金属層を介して、第２の部分領域は、第２の半導体層と電気的に接続されていてよい。

【0012】

半導体本体の平面図では、第１の金属層と第２の部分領域とで、活性層の全面積の、例えば少なくとも９０％、有利には少なくとも９５％を覆っている。第１の金属層と第２の金属層とで、活性層全体を完全に覆うことができる。

【0013】

素子の少なくとも１つの実施形態では、素子は、ラテラル方向において、第２の金属層の第１の部分領域と第２の部分領域との間に、間隙を有している。平面図で、この間隙は、第１の金属層によって少なくとも部分的に、有利には完全にブリッジされている。ラテラル方向では、第２の金属層は第１の金属層を超えて突出していてよい。例えば、活性層または半導体本体全体は、第１の金属層または第２の金属層によって機械的にサポートされていない箇所を有していない。

【0014】

素子の少なくとも１つの実施形態では、素子は、半導体本体と、第１の金属層と、第２の金属層とを有しており、ここで第１の金属層は、半導体本体と第２の金属層との間に配置されている。半導本体は、第１の半導体層を、第１の金属層とは反対側に位置する面に有しており、第２の半導体層を、第１の金属層の方を向いている面に有しており、第１の半導体層と第２の半導体層との間に配置されている活性層を有している。素子は、貫通接続孔を有しており、この貫通接続孔は特に、鉛直方向において、第２の半導体層と活性層とを通って、第１の半導体層の電気的な接触のために、延在している。第２の金属層は、第１の部分領域と、この第１の部分領域から、間隙によって、ラテラル方向において間隔があけられている第２の部分領域とを有している。ここでこの第１の部分領域は、貫通接続孔と電気的に接続されている。平面図では、第１の金属層は、間隙をラテラル方向で完全にブリッジしている。ここで、第２の金属層の第１の部分領域が、素子の第１の電気的な極性に割り当てられており、第１の金属層が、素子の第１の電気的な極性とは異なる第２の電気的な極性に割り当てられている。

【0015】

間隙のラテラル方向の完全なブリッジは、特に、第１の部分領域と第２の部分領域とが間隙の箇所で、少なくともラテラル方向に沿って、第１の金属層によって完全にブリッジされていることを意味している。特に、第１の金属層は、平面図で、間隙全体の少なくとも６０％、例えば少なくとも８０％または少なくとも９０％、例えば約９５％を覆っている。有利には、間隙全体は、第１の金属層および／または第２の金属層によって覆われていない箇所を有していない。第１の金属層による間隙のラテラル方向の完全なブリッジまたは被覆は、機械的に安定させる作用を素子に及ぼす。したがって、特に、間隙の箇所での、存在し得る機械的に弱い箇所が実質的にまたは完全に阻止される。第１の金属層はここで、機械的に安定させる、有利には、素子の自立層として形成可能である。換言すれば、第１の金属層は、さらなる層の機械的なサポートがなくても、自重に対して機械的に安定している、自立した層として形成されていてよい。

【0016】

第１の金属層は、ここで、連続して形成されていてよい。例えば、第１の金属層は、鉛直方向において、５μｍ以上かつ５０μｍ以下の厚さを有している。有利には、第１の金属層の厚さは、５μｍ以上かつ３０μｍ以下であり、例えば、５μｍ以上かつ１５μｍ以下である。第１の金属層のこのような構成によって、素子の十分な機械的な安定性が、間隙の箇所でも保証される。

【0017】

第２の金属層は、素子の、機械的に安定させる素子として形成されていてよい。特にこの第２の金属層は、第１の金属層よりも厚い。例えば、第２の金属層の厚さは１０μｍ以上かつ２００μｍ以下であり、例えば１０μｍ以上かつ１００μｍ以下、特に５０μｍ以上かつ１００μｍ以下である。特に、第２の金属層の厚さは、第１の金属層の厚さの少なくとも２倍、例えば４倍または１０倍である。例えば、第２の金属層の厚さと、第１の金属層の厚さとの間の比は、２以上かつ１０以下、例えば５以上かつ１０以下である。

【0018】

ラテラル方向の、特に完全な、活性層の被覆に基づいて、第１の金属層または第２の金属層による機械的なサポートのない、素子の活性層の領域は存在しない。これによって、素子の製造時に高い歩留まりが得られる。特に、例えば、個別化時の機械的な負荷による素子の損傷が回避される。別の処理プロセス時、例えば、エッチング除去方法またはレーザー除去方法による成長基板の除去時、はんだ付け時、パターニング時、搬送時または取り付け時にも、素子の耐久性は格段に高くなる。

【0019】

素子の少なくとも１つの実施形態では、第２の金属層は、成形体によって、例えば電気的絶縁性の注封コンパウンドによってラテラル方向で画定されている。第１の部分領域と第２の部分領域は、有利には成形体内に埋め込まれている。例えば、第１の部分領域と第２の部分領域とはそれぞれ、ラテラル方向で、全面で、成形体に接している。成形体はワンピースに形成されていてよく、すなわち連続して形成されていてよい。間隙は、少なくとも部分的に、特に完全に、成形体の材料によって満たされている。第２の金属層の、ラテラル方向において間隔があけられている複数の部分領域は、このようにして、成形体によって結び付けられ、これによって、成形体とともに、機械的に特に安定した、素子の担体を形成する。

【0020】

素子の少なくとも１つの構成では、第１の金属層および／または第２の金属層は、電気めっきによって析出された金属層である。特に、金属層は、ニッケル、銅または別の金属等の金属を有する。電気めっきによって析出された金属層として、第１の金属層および第２の金属層はそれぞれ第１の金属と、少なくとも１種類の別の材料とを有していてよい。第１の金属の割合は、特に、第１の金属層および／または第２の金属層の少なくとも９０原子％であり、例えば、少なくとも９５または９８原子％である。例えば金属層は、自身の材料に関して、次のように形成されている。すなわち、第１の金属層の弾性率が第２の金属層の弾性率よりも高く、かつ／または第２の金属層の熱伝導率が第１の金属層の熱伝導率よりも高いように形成されている。例えば、第１の金属層はニッケルを有しており、第２の金属層は銅を有している。金属層のこのような構成は、素子の十分な機械的な安定性と、第２の金属層を通る熱排出の高い効率を維持しつつ、素子の高さを低くする。

【0021】

素子の少なくとも１つの実施形態では、素子は、第１の金属層と第２の金属層との間に配置されている導電性層を有している。特に、導電性層は、ミラー層として形成されており、ここで、金属を有し得る。導電性層はここで、活性層を、平面図において、少なくとも部分的に覆う。鉛直方向に沿って、導電性層は、第２の半導体層の側方に、導電性層が、第２の半導体層または活性層をラテラル方向で包囲する長さで延在している。したがって半導体本体の側面からまたは背面から放出された電磁ビームが、再び、活性層の方向に、もしくは素子のビーム透過面の方向に、戻るように反射される。これによって、素子の効率が高まる。導電性層は、特に、ビーム反射性のミラー層を備える金属層の積層体として形成されていてよい。

【0022】

導電性層は、第１の部分層と、第１の部分層から、ラテラル方向において間隔があけられている第２の部分層とを有していてよい。ここでこの第１の部分層は、例えば、第２の金属層の第１の部分領域と電気的に接続されており、第２の部分層は、第２の金属層の第２の部分領域と電気的に接続されている。特に、導電性層のこれらの部分層は、同様に、第２の金属層の複数の部分領域の間の間隙によって、相互にラテラル方向において間隔があけられている。例えば、導電性層のトレンチが、間隙の領域に形成されている。したがって、導電性層は、このトレンチに基づいて、相互に別個にされている２つの部分層に分割されている。例えば、導電性層は、電気めっきによる積層方法において、被着されるべき第２の金属層の種層（英語でｓｅｅｄ ｌａｙｅｒ）として用いられる。第２の金属層の第１の部分領域は、導電性層の第１の部分層に接しており、第２の部分領域は第２の部分層に接している。

【0023】

例えば、第２の金属層の第１の部分領域は、導電性層の第１の部分層を介して、貫通接続孔と電気的に接続されている。第１の部分領域は、第１の部分層に接していてよく、ここで第１の部分層は、同様に、貫通接続孔に接していてよい。平面図では、貫通接続孔は特に、第２の金属層の第１の部分領域と重畳している。貫通接続孔は、ここで、鉛直方向において、導電性層の第１の部分層から、第１の金属層、第２の半導体層および活性層を通って、第１の半導体層へと延在していてよい。これによって、第１の半導体層の電気的な接触時に、半導体本体と素子の担体との間のコストのかかる再配線面（Ｕｍｖｅｒｄｒａｈｔｕｎｇｓｅｂｅｎｅ）を省くことができる。

【0024】

素子の少なくとも１つの実施形態では、素子は、少なくとも部分的に、第１の金属層と第２の金属層との間に配置されている絶縁層を有している。電気的な絶縁のために、絶縁層は例えば、貫通して、第１の金属層と、第２の金属層の第１の部分領域との間に配置されている。絶縁層は、１つの第１の開口部または複数の第１の開口部を有していてよい。ここで、貫通接続孔は、この第１の開口部を通って延在している。ラテラル方向では、貫通接続孔は、特に、絶縁層によって包囲されている。したがって、貫通接続孔と第１の金属層または第２の半導体層もしくは活性層の間の電気的な短絡が阻止される。ここで絶縁層が、中断部分の内壁を完全に覆っていてよい。ここで、絶縁層は部分的に、第１の金属を通って延在していてよい。絶縁層と第１の金属層は特に、中断部分の領域において、共通の開口部を有している。ここでこの貫通接続孔は、例えば、導電性層から、共通の開口部を通って、第１の半導体層へと延在している。

【0025】

絶縁層はさらに、１つの第２の開口部または複数の第２の開口部を有していてよい。ここで第２の金属層の第２の部分領域は、第１の金属層の電気的な接触のために、第２の開口部を通って延在していてよい。第２の部分領域は、ここで、第２の開口部において、第１の金属層に接していてよい。導電性層、例えばビーム反射性の金属含有層が、第１の金属層と第２の金属層の第２の部分領域との間の第２の開口部内に配置されていてもよい。

【0026】

素子の少なくとも１つの実施形態では、電流分配層が、半導体本体と第１の金属層との間に配置されている。電流分配層は導電性に形成されており、例えば部分的に第１の金属層に接している。

【0027】

素子の少なくとも１つの実施形態では、導電性の接続層が、半導体本体と第１の金属層との間に配置されている。特に、接続層はビーム反射性に形成されている。接続層は特に、半導体本体に、例えば第２の半導体層に接している。ここでこの接続層は、第１の金属層を介して、第２の金属層の第２の部分領域と電気的に接続されていてよい。したがって第２の半導体層は特に、接続層と、電流分配層と、第１の金属層と第２の部分領域とを介して外部と電気的に接触可能である。

【0028】

素子の少なくとも１つの実施形態では、素子は、拡散バリア層を有している。拡散バリア層は例えば、接続層と電流分配層との間に配置されている。この拡散バリア層によって、金属原子または金属イオンが電流分配層または金属層から、接続層、半導体本体、ひいては活性層内に移動し、これに損傷を与えてしまうことを阻止することができる。

【0029】

素子の少なくとも１つの実施形態では、素子は、第１の金属層と半導体本体との間に配置されているパッシベーション層を有している。パッシベーション層は、１つまたは複数の開口部を有し得る。第１の金属層はこの開口部を通って、例えば、電流分配層または接続層へと延在している。平面図で、電流分配層が、パッシベーション層の１つの開口部または複数の開口部を完全に覆っていてよい。特に、パッシベーション層は、接続層と、拡散バリア層と、電流分配層とを、ラテラル方向で包囲する。パッシベーション層は、ここで、鉛直方向に、例えば、第１の金属層から半導体本体まで延在し、特に、絶縁層に接する。鉛直方向では、第１の金属層は、例えば、パッシベーション層と絶縁層との間に配置されている。第１の金属層、接続層、拡散バリア層および電流分配層に関して、パッシベーション層は、部分的に、カプセル封入層として用いられ得る。しかしパッシベーション層が、絶縁層の一部として形成されていてよく、またはパッシベーション層がオプショナルであってよい。

【0030】

素子の少なくとも１つの実施形態では、素子は、第２の金属層の第１の部分領域および第２の部分領域を介して、背面で電気的に接触可能であるように形成されている。換言すれば、素子は、ビーム透過面とは反対側に位置する、素子の背面を介して、外部の電圧源と電気的に接触可能であってよい。したがってビーム透過面には、特に電気的なコンタクトまたは導体路は設けられていない。

【0031】

１つまたは複数の上述した素子を製造する方法のある実施形態では、半導体本体を提供し、例えば、エピタキシャル成長させる。第１の金属層が、半導体本体に、例えば、電気めっきによる析出方法を用いて形成される。ここでこの第１の金属層は、特に、半導体本体とは反対側に位置する、パッシベーション層の面に形成されている導電性の種層に、電気めっきによって析出されてよい。さらに、導電性層、特に金属含有ミラー層が、半導体本体とは反対側に位置する、第１の金属層の面に形成されていてよい。事前に、絶縁層が、少なくとも、部分的な電気的な絶縁のために、導電性層と第１の金属層との間に形成されていてよい。第２の金属層は、例えば、導電性層に電気めっきによって被着される。

【0032】

導電性層は、ここで、部分的に、貫通接続孔と電気的に接続されていてよい。特に、導電性層は、第１の部分層と、この第１の部分層から、ラテラル方向において間隔があけられている第２の部分層とを有している。ここで、例えば第１の部分層は、貫通接続孔と電気的に接続されている。第２の部分層は、第１の金属層と電気的に接続されていてよい。特に、第２の金属層の第１の部分領域と、この第１の部分領域から、間隙によってラテラル方向において間隔があけられている第２の部分領域は、第１の部分層もしくは第２の部分層に電気めっきによって被着されていてよい。平面図では、間隙は特に、第１の金属層によってブリッジされ、したがって少なくとも、ラテラル方向に沿って完全に覆われている。特に、第１の金属層は間隙を、平面図において、完全に覆っていてよい。第１の部分領域はここで特に、第１の部分層を介して、貫通接続孔と電気的に接続されている。第２の部分領域は、例えば、直接的にまたは第２の部分層を介して、第１の金属層と電気的に接続されていてよい。

【0033】

この方法の少なくとも１つの実施形態では、第２の金属層は、電気的絶縁性の注封コンパウンドによって注封される。第１の部分領域と第２の部分領域とは、ここで、有利には、注封コンパウンド内に埋め込まれる。したがってこれらは少なくともラテラル方向において、全面で注封コンパウンドによって包囲されている。第１の部分領域と第２の部分領域との間の間隙は、少なくとも部分的に、有利には完全に、注封コンパウンドの材料によって満たされる。

【0034】

この方法は、上述した素子の製造に特に適している。したがって、素子に関連して説明した特徴は方法にも適用可能であり、方法に関連して説明した特徴は素子にも適用可能である。

【0035】

素子の別の利点および有利な実施形態は、以降で、図１から３に関連して説明される実施例から明らかである。

【図面の簡単な説明】

【0036】

【図1】素子の実施例の概略図

【図2】素子の実施例の概略的な横断面図

【図3】素子の別の実施例の概略図

【0037】

同じ要素、同じ種類の要素または同じ作用を有する要素には、図面において、同じ参照符号が付けられている。図面はそれぞれ概略図であり、したがって必ずしも縮尺通りではない。むしろ、比較的小さい要素、特に層厚は、明確にするために、過度に大きく示されていることがある。

【0038】

素子の第１の実施例が図１に概略的に示されている。素子１００は、担体１と、この担体上に配置されている半導体本体２とを有している。半導体本体２は、第１の半導体層２１と、第２の半導体層２２と、第１の半導体層と第２の半導体層との間に配置されている活性層２３とを有している。第１の半導体層２１と、第２の半導体層２２と、活性層２３とは、それぞれ、１つまたは複数の、ドーピングされている、またはドーピングされていない層を有し得る。活性層２３は、特に、半導体本体のｐｎ接合領域である。特に、半導体本体は、ＩＩＩ−Ｖ族半導体材料またはＩＩ−ＶＩ族半導体材料を有している、またはＩＩＩ−Ｖ族半導体材料またはＩＩ−ＶＩ族半導体材料から成る。例えば、第１の半導体層および／または第２の半導体層は、ＧａＮ層、ＧａＰ層またはＧａＡｓ層を有している。これらの層は、付加的にアルミニウムおよび／またはインジウムを有することができ、例えば、ＡｌＧａＮ層、ＩｎＡｌＧａＮ層またはＩｎＡｌＧａＰ層として形成されている。例えば第１の半導体層２１がｎ導電型に形成され、第２の半導体層２２がｐ導電型に形成されていても、または第１の半導体層２１がｐ導電型に形成され、第２の半導体層２２がｎ導電型に形成されていてもよい。例えば第２の半導体層２２はｐ導電型に形成されている。素子１００は特に、成長基板を有していない。

【0039】

素子は、ビーム透過面１０１と、ビーム透過面とは反対側に位置する背面１０２とを有している。ビーム透過面１０１はパターニングされて形成されている。特に、ビーム透過面１０１は、半導体本体２の第１の主要面２０１によって、例えば、第１の半導体層２１の表面によって形成されている。ビーム透過面１０１が、第１の半導体層２１上に配置されている、ビーム透過性層の表面によって形成されていてもよい。特に、素子１００は、背面１０２を介して、外部と電気的に接触可能である。したがって、素子１００は、表面実装可能な素子として形成されていてよい。

【0040】

図１では、接続層８と、拡散バリア層７と、電流分配層５と、パッシベーション層９０と、第１の金属層３と、絶縁層９と、導電性層６とが少なくとも部分的に、示された順番で、半導体本体２と担体１との間に配置されている。基本的には、電流分配層５を省くことが可能である。

【0041】

担体１は、第２の金属層４を有している。第２の金属層は、第１の部分領域４１と、この第１の部分領域４１から、ラテラル方向において空間的に間隔があけられている第２の部分領域４２とを含んでいる。第１の部分領域４１と第２の部分領域４２との間に間隙４０が形成されている。したがって第１の部分領域４１は、第２の部分領域４２から、電気的に絶縁されている。

【0042】

担体１は、さらに成形体１０を有している。この成形体１０は、特に、電気的絶縁性に形成されている。例えば、成形体１０は、注封コンパウンドとして形成されている。第１の部分領域４１と第２の部分領域４２とを備える第２の金属層４は、成形体１０によって、特にラテラル方向で、拡がり全体で包囲されている。第１の部分領域４１と第２の部分領域４２とは、ここで特にラテラル方向において、成形体１０に接している。間隙４０は、成形体の電気的絶縁性の材料によって、例えば完全に満たされている。第２の金属層４の部分領域４１と４２は、特に、成形体１０によって機械的に安定するように相互に結び付けられている。ラテラル方向では、第２の金属層４は例えば、素子１００の縁部まで延在しているのではなく、ラテラル方向において、特に完全に成形体１０内に埋め込まれている。ラテラル方向で、成形体１０は例えば、半導体本体２の第１の半導体層２１と同一平面を成す。成形体１０のこのような構成によって、第２の金属層４の機械的な結び付き、ひいては素子１００の安定性が向上する。

【0043】

第１の金属層３は、半導体本体２と第２の金属層４との間に配置されている。平面図で、第１の金属層３は間隙４０を、少なくともラテラル方向に沿って、完全にブリッジしている。特に第１の金属層３は、間隙４０全体の少なくとも６０％、例えば少なくとも８０％または少なくとも９０％、例えば約９５％を覆っている。特に第１の金属層３は、素子の、機械的に安定させる層として形成されている。第１の金属層３は、ここで、少なくとも５μｍ、特に少なくとも１０μｍの鉛直方向の厚さを有している。例えば、第１の金属層３の厚さは５μｍ以上かつ５０μｍ以下、例えば５μｍから３０μｍ、または１０μｍから２０μｍの間である。間隙４０の、第１の金属層３による少なくともラテラル方向での完全な被覆に基づいて、素子は、間隙４０の領域において、機械的に弱い箇所を有していない。第１の金属層３は特に連続して形成されている。平面図では、半導体本体２は、第１の金属層３を特に完全に覆っている。ラテラル方向では、第１の金属層３は、絶縁層９によって包囲されている。

【0044】

第２の金属層４は、素子１００の、機械的に安定させる層として形成されていてよい。特に、第２の金属層４は、例えば、第１の金属層３との重畳領域において、例えば、少なくとも第１の金属層３の厚さと同じ、鉛直方向の厚さ、有利には少なくとも、第１の金属層３の厚さの２倍、例えば４倍、または１０倍の鉛直方向の厚さを有している。有利には、第１の金属層３と第２の金属層４とで、活性層２３を、平面図において完全に覆っている。活性層２３の完全な被覆によって、特に、機械的に安定させる金属層３および４による機械的なサポートのない、活性層２３の領域は存在しない。したがって素子１００は特に機械的に安定して形成されている。

【0045】

第１の金属層３と第２の金属層４とは、それぞれ電気めっきによって析出された金属層であってよい。これらは同じ材料、例えばニッケルまたは銅を有していてよい。特に、これらは、異なる材料を有していてもよい。例えば、第１の金属層３の弾性率は、第２の金属層４の弾性率より高い。第２の金属層４の熱伝導率は、例えば、第１の金属層３の熱伝導率より高い。例えば、第１の金属層３はニッケルを有しており、第２の金属層４は銅を有している。

【0046】

第１の金属層３と第２の金属層４との間に、絶縁層９が配置されている。この絶縁層９によって、第１の金属層３が、第２の金属層４の第１の部分領域４１から電気的に絶縁されている。絶縁層９は、ここで、連続して形成されていてよい。接着層（図示されていない）が、第１の金属層３と絶縁層９との間に配置されていてよい。このような接着層は、積層方法によって、例えば蒸着によって、第１の金属層３に被着されていてよい。特に、接着層は、チタンまたはクロムを有している。この接着層によって、高い機械的な安定性が、接着層と絶縁層９との間で得られる。

【0047】

絶縁層９と第１の金属層３は、共通の開口部９１を有している。この開口部を通って、貫通接続孔２４が延在している。さらに、絶縁層９は少なくとも１つの第２の開口部９２を有している。この開口部を通って、第２の金属層４の第２の部分領域４２が、第１の金属層３へと延在している。

【0048】

特に、第２の金属層４は、絶縁層９に電気めっきによって析出された金属層である。第２の金属層４を被着する前に、導電性層６が絶縁層９に被着されていてよい。第２の開口部９２の領域では、第１の金属層３と導電性層６とが、例えば、直接的に電気的に接触している。次にこの導電性層６がパターニングされてよい。したがって間隙４０は例えば、導電性層６を有していない。導電性層６は、例えば、電気めっきによる積層方法において、特に、部分領域４１および４２を備える第２の金属層４のための種層（英語でｓｅｅｄ ｌａｙｅｒ）として用いられる。

【0049】

導電性層６は有利には、ミラー層として形成されている。例えば、導電性層は金属、アルミニウム、ロジウム、パラジウム、銀または金を有している。素子１００の動作時に、導電性層６は電磁ビームを、ビーム透過面１０１の方向に反射する。特に、導電性層６は、活性層２３によって、素子の動作時に生成されるビームのスペクトルの、導電性層に入射する割合の少なくとも６０％、有利には少なくとも８０％、特に有利には少なくとも９０％を反射する。図１において、導電性層６は、ラテラル方向において、第２の半導体層２２と活性層２３を超えて延在している。ラテラル方向では、これは、特に、第２の金属層４または成形体１０によって画定されており、特に、拡がり全体で包囲されている。したがって導電性層６は、湿気または酸素等の環境の影響から保護され得る。

【0050】

半導体本体２と電流分配層５との間には、拡散バリア層７が配置されている。この層は、特に、金属原子または金属イオンの、電流分配層５、導電性層６、第１の金属層３または第２の金属層４から、接続層８ひいては活性層２３内への移動、ひいてはこれに伴って場合によって生じる、これらの損傷を阻止する。

【0051】

接続層８は半導体本体２と拡散バリア層７との間に配置されている。ここでこの接続層８は導電性であり、有利にはビーム反射性に形成されており、例えばＡｇ、Ａｌ、Ｐｄ、Ｒｈ、Ａｕ、ＩＴＯ、ＺｎＯから成る。半導体本体２の平面図では、導電性層６と接続層８とで、活性層２３を例えば完全に覆う。導電性層６と接続層８のこのような構成によって、素子１００のビーム取り出し効率が上昇する。

【0052】

素子はパッシベーション層９０を有している。このパッシベーション層は、接続層８、拡散バリア層７および電流分配層５をラテラル方向において、特に拡がり全体で包囲する。導電性層６と絶縁層９は、素子の縁部に段を有しており、第２の半導体層２２と活性層２３とが部分的に絶縁層９によって、または導電性層６によって包囲されているように形成されている。したがって、素子１００の背面１０２に対して側方へ放出されたビームは、導電性層６によって、ビーム透過面１０１の方向に戻るように反射される。絶縁層９は、ここで、例えば、素子１００の動作中に生成されるビームに対して透過性に形成されている。

【0053】

半導体本体２は、中断部分２５を有している。この中断部分２５は、半導体本体２の第２の主要面２０２から、第２の半導体層２２と活性層２３とを通って、第１の半導体層２１へ延在している。中断部分２５内には、貫通接続孔２４が形成されている。この貫通接続孔２４は、ここで、ラテラル方向において、特に拡がり全体で、絶縁層９によって包囲されている。貫通接続孔２４は、導電性の材料、例えば金属を有している。導電性層６を介して、貫通接続孔２４は、第２の金属層４の第１の部分領域４１と電気的に接続されている。貫通接続孔２４と導電性層６とは、同じ導電性の材料または異なる材料を有していてよい。貫通接続孔２４は、特に、直接的に電気的に、導電性層６と電気的に接触している。素子１００が、第１の半導体層２１の電気的な接触のために複数の貫通接続孔２４を有していてもよい。これによって、第１の半導体層２１内で、特に均一な電流分布が得られる。

【0054】

素子１００は、背面１０２を介して、すなわち背面で、電気的に接触可能に形成されている。素子１００はこのようにして、第１の部分領域４１および第２の部分領域４２を介して、外部の電圧源と電気的に接続され得る。半導体本体２は、ここで、第２の金属層４の第１の部分領域４１と第２の部分領域４２とを、特に完全に覆っている。図１では、素子１００は、背面１０２上に第１のコンタクト層４１０と第２のコンタクト層４２０とを有している。第１のコンタクト層は、直接的に電気的に、第２の金属層４の第１の部分領域４１と接触している。第２のコンタクト層４２０は、第２の金属層４の第２の部分領域４２と直接的に、電気的に接触している。担体１の平面図では、半導体本体２は第１のコンタクト層４１０と第２のコンタクト層４２０を特に完全に覆っている。半導体本体２の平面図では、コンタクト層４１０および４２０は、第１の部分領域４１もしくは第２の部分領域４２を例えば、完全に覆っている、またはそれぞれ特に、これらの部分領域４１および４２を超えて突出している。第１のコンタクト層４１０は特に、ｎコンタクト層として形成されており、第２のコンタク層４２０は例えばｐコンタクト層として形成されている。

【0055】

図２には、図１に示された線ＡＡ’に沿った、素子１００の横断面が示されている。

【0056】

素子１００は、第１の金属層３および絶縁層９の共通の開口部９１を有しており、この開口部を通って、第１の半導体層２１の電気的な接触のための貫通接続孔２４が延在している。図２には、２つの、このような共通の開口部が示されている。これとは異なり、素子１００が有する開口部９１が１つだけであっても、２つより多くてもよい。ここで金属層３は開口部３０を有しており、この開口部内に、絶縁層９が、貫通接続孔２４と第１の金属層３との間の電気的な絶縁のために、配置されている。したがって共通の開口部９１において、貫通接続孔２４は、ラテラル方向において、拡がり全体で、絶縁層９によって包囲されている。

【0057】

鉛直方向では、貫通接続孔２４が、特にミラー層として形成されている導電性層６から、第１の金属層３の開口部を通って、特に共通の開口部９１を通って、第１の半導体層２１へと延在している。導電性層６は、第１の部分層６１と、この第１の部分層６１から、ラテラル方向において間隔があけられており、電気的絶縁性である第２の部分層６２とを有している。特に、部分層６１と６２は、トレンチ６０によって、間隙４０の領域において相互に空間的に分断されている。トレンチ６０は、電気的絶縁性の材料によって、例えば成形体１０の材料によって満たされていてよい。例えば、第２の金属層４の第１の部分領域４１は、直接的に、第１の部分層６１を介して、貫通接続孔２４と電気的に接続されている。第１の部分領域４１、第１の部分層６１および貫通接続孔２４は、このようにして、素子１００の第１の、例えばｎ側の極性に割り当てられている。

【0058】

図２では、パッシベーション層９０は、複数の開口部９３を有しており、これらの開口部を通って、第１の金属層３は、第２の半導体層２２の電気的な接触のために延在している。第１の金属層３は、特に、第２の金属層４の第２の部分領域４２と電気的に接続されている。ここで、第２の部分領域４２は、パッシベーション層９０の開口部９３において、第１の金属層３と、導電性層６の第２の部分層６２とに接している。第２の部分層６２が、鉛直方向において、第１の金属層３と第２の部分領域４２との間に配置されていてもよい。したがって、第２の部分領域４２、第２の部分層６２および第１の金属層３は、素子１００の、第１の極性とは異なる第２の、例えばｐ側の極性に割り当てられている。

【0059】

ＡＡ’によって示された鉛直方向の高さでは、第１の金属層３は、ラテラル方向において、導電性層６ならびに第２の金属層４によって包囲されている。成形体１０は、素子１００をラテラル方向で画定しており、ここで第２の金属層４は成形体１０によってラテラル方向で拡がり全体で包囲されている。

【0060】

図３には、素子１００の別の実施例が概略的に示されている。この実施例は実質的に、図１に示されている実施例に相当する。これに対する違いにおいて、半導体本体２全体が、第１の半導体層２１を含めて、ラテラル方向において、絶縁層９によって画定されている。ここで、半導体本体２全体は、絶縁層９および／または成形体１０によってラテラル方向で包囲されている。鉛直方向では、絶縁層９は特に、半導体本体２と同一平面を成す。第１の金属層３と第２の金属層４とで、半導体本体２全体を完全に覆うことができる。

【0061】

第１の部分領域と、間隙によって第１の部分領域からラテラル方向において間隔があけられている第２の部分領域とを有している金属層を素子の背面に使用することによって、素子は機械的に安定され、同時に、これらの部分領域を介して、外部と電気的に接触可能である。適切な設計で、この間隙をブリッジする別の金属層を形成することによって、および金属層の間に配置されている導電性層を形成することによって、素子を、機械的に弱い箇所なく、かつ素子の半導体本体と担体との間に配置されたコストのかかる再配線面なく、形成することができる。

【0062】

ドイツ特許出願１０２０１５１００５７８．６の優先権を主張する。この特許出願の開示内容は本願に参照として組み込まれている。

【0063】

本発明は、実施例に基づく、本発明の説明によって制限されるものではない。むしろ本発明は、新たな各特徴ならびに特に特許請求の範囲に記載されている特徴の各組み合わせを含んでいる特徴の各組み合わせを含む。これは、このような特徴またはこのような組み合わせ自体が、特許請求の範囲または実施例に明示されていない場合にも当てはまる。

【図1】

【図2】

【図3】