特許6732911 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 深▲せん▼市華星光電技術有限公司の特許一覧

特許6732911ゲート駆動回路及び表示装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6732911

(24)【登録日】2020年7月10日

(45)【発行日】2020年7月29日

(54)【発明の名称】ゲート駆動回路及び表示装置

(51)【国際特許分類】

G09G 3/20 20060101AFI20200716BHJP

G09G 3/36 20060101ALI20200716BHJP

G02F 1/133 20060101ALI20200716BHJP

【ＦＩ】

G09G3/20 622E

G09G3/36

G02F1/133 505

【請求項の数】18

【全頁数】38

(21)【出願番号】特願2018-526666(P2018-526666)

(86)(22)【出願日】2016年1月18日

(65)【公表番号】特表2019-501414(P2019-501414A)

(43)【公表日】2019年1月17日

(86)【国際出願番号】CN2016071170

(87)【国際公開番号】WO2017113447

(87)【国際公開日】20170706

【審査請求日】2018年5月22日

(31)【優先権主張番号】201511006178.8

(32)【優先日】2015年12月28日

(33)【優先権主張国】CN

(73)【特許権者】

【識別番号】516010618

【氏名又は名称】深▲せん▼市華星光電技術有限公司

【氏名又は名称原語表記】ＳＨＥＮＺＨＥＮＣＨＩＮＡＳＴＡＲＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳＴＥＣＨＮＯＬＯＧＹＣＯ．，ＬＴＤ．

(74)【代理人】

【識別番号】110002262

【氏名又は名称】ＴＲＹ国際特許業務法人

(72)【発明者】

【氏名】張盛東

(72)【発明者】

【氏名】胡治晋

(72)【発明者】

【氏名】廖聡維

(72)【発明者】

【氏名】曹世杰

(72)【発明者】

【氏名】李長曄

【審査官】橋本直明

(56)【参考文献】

【文献】特開２００８−１０８３７４（ＪＰ，Ａ）

【文献】特開２０１３−１４０６６５（ＪＰ，Ａ）

【文献】中国特許出願公開第１０４８５１３８３（ＣＮ，Ａ）

【文献】特開２００９−０９２９８２（ＪＰ，Ａ）

【文献】特開２０１１−０３４０４７（ＪＰ，Ａ）

【文献】特開２０１１−２４８９４４（ＪＰ，Ａ）

【文献】米国特許出願公開第２００８／００６８３２６（ＵＳ，Ａ１）

【文献】国際公開第２０１１／０５５５６９（ＷＯ，Ａ１）

【文献】国際公開第２０１１／０５５５７０（ＷＯ，Ａ１）

【文献】国際公開第２０１３／１３７０６９（ＷＯ，Ａ１）

【文献】中国特許出願公開第１０５１１８４１４（ＣＮ，Ａ）

【文献】米国特許出願公開第２０１５／０３７１５９９（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１５／０２７９２８８（ＵＳ，Ａ１）

【文献】中国特許出願公開第１０４４０９０５６（ＣＮ，Ａ）

【文献】特開２０１０−１４０５９３（ＪＰ，Ａ）

【文献】韓国公開特許第１０−２００７−００４５９０８（ＫＲ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ３／２０

Ｇ０２Ｆ１／１３３

Ｇ０９Ｇ３／３６

(57)【特許請求の範囲】

【請求項1】

液晶パネルを駆動するためのゲート駆動回路であって、カスケード接続されたＭ個のゲート駆動ユニットを備え、Ｍは１より大きい整数であり、前記各ゲート駆動ユニットは、入力モジュール、出力モジュール、制御モジュール及び第１ローレベル維持モジュールを備え、
前記入力モジュールは、第１パルス信号を入力するためのパルス信号入力端子、第１制御信号を入力するための第１プルダウン制御端子、及び第１制御ノードに結合された制御信号出力端子を備え、前記入力モジュールは、前記第１パルス信号及び前記第１制御信号に応じて前記第１制御ノードの電位を制御するために使用され、
前記出力モジュールは、前記第１制御ノードに結合された駆動制御端子、第１クロック信号を入力するためのクロック信号入力端子及びゲート信号出力端子を備え、前記出力モジュールは、前記第１制御ノードの電位の制御下で、前記ゲート信号出力端子を介して、ゲートストローブ信号又はゲート遮断信号を出力し、
前記制御モジュールは、前記第１クロック信号を入力するためのクロック信号入力端子、第１入力信号を入力するための第１入力信号端子、第２制御ノードに結合された第２プルダウン制御端子、前記第１制御ノードに結合された第１制御端子、及びローレベルノードに結合された第１プルダウン端子を備え、前記ローレベルノードは、ローレベル信号を入力するために使用され、前記制御モジュールは、少なくとも前記出力モジュールがゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、前記第１制御ノードのハイレベル制御下で、前記第２制御ノードの電位をローレベルにプルダウンするために使用され、
前記第１ローレベル維持モジュールは、前記第２制御ノードに結合された第３プルダウン制御端子、前記第１制御ノードに結合された第１端子、前記出力モジュールのゲート信号出力端子に結合された第２端子、及び前記ローレベルノードに結合された第３端子を備え、前記第１ローレベル維持モジュールは、前記第２制御ノードのローレベル制御下で、少なくとも前記出力モジュールがゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、遮断状態にあり、
第Ｎステージのゲート駆動ユニットのパルス信号入力端子は、第Ｎ−１ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Ｎは整数であり、値の範囲は１＜Ｎ≦Ｍであり、又は、第Ｎステージのゲート駆動ユニットのパルス信号入力端子は、第Ｎ−２ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Ｎは整数であり、値の範囲は２＜Ｎ≦Ｍであり、
前記入力モジュールは、第１トランジスタ及び第３トランジスタを備え、前記第１トランジスタのゲートは、前記第１トランジスタの第１極に接続され、前記第１パルス信号を入力するために使用され、前記第１トランジスタの第２極及び前記第３トランジスタの第１極は、前記第１制御ノードに接続され、前記第３トランジスタのゲートは、前記第１制御信号を入力するために使用され、前記第３トランジスタの第２極は、前記ローレベルノード又は前記第１トランジスタの第１極に接続され、前記第１制御信号は、第２パルス信号又は第２クロック信号であり、前記第１クロック信号のハイレベルと前記第２クロック信号のハイレベルとは互いに１／４クロック周期重なり、
前記出力モジュールは第２トランジスタを備え、前記第２トランジスタのゲートは前記第１制御ノードに接続され、前記第２トランジスタの第１極は、前記第１クロック信号を入力するために使用され、前記第２トランジスタの第２極は、前記ゲート信号出力端子であり、
前記制御モジュールは、第４トランジスタ、第５トランジスタ、第８トランジスタ及び第２コンデンサを備え、前記第４トランジスタのゲートは、前記第８トランジスタの第１極及び前記第２コンデンサの一端に接続され、前記第２コンデンサの他端は、前記第１クロック信号を入力するために使用され、前記第８トランジスタのゲート及び前記第５トランジスタのゲートは、前記第１制御ノードに接続され、前記第８トランジスタの第２極及び第５トランジスタの第２極は、前記ローレベルノードに接続され、前記第５トランジスタの第１極及び前記第４トランジスタの第２極は、前記第２制御ノードに接続され、前記第４トランジスタの第１極は、前記第１入力信号を入力するために使用され、
前記第１ローレベル維持モジュールは、第６トランジスタ及び第７トランジスタを備え、前記第６トランジスタのゲート及び前記第７トランジスタのゲートは、前記第２制御ノードに接続され、前記第６トランジスタの第１極は、前記第１制御ノードに接続され、前記第６トランジスタの第２極及び前記第７トランジスタの第２極は、前記ローレベルノードに接続され、前記第７トランジスタの第１極は、前記第２トランジスタの第２極に接続される、ことを特徴とするゲート駆動回路。

【請求項2】

第１〜第Ｍ−４ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記第３トランジスタの第２極は、前記ローレベルノードに接続され、前記第３トランジスタのゲートにより入力された前記第１制御信号は、第２パルス信号であり、
第Ｍ−３〜第Ｍステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記第３トランジスタの第２極は、前記第１トランジスタの第１極に接続され、前記第３トランジスタのゲートにより入力された前記第１制御信号は、第２クロック信号である、ことを特徴とする請求項１に記載のゲート駆動回路。

【請求項3】

前記制御モジュールは第１５トランジスタを更に備え、前記第１５トランジスタのゲートは、前記第１トランジスタのゲートに接続され、前記第１５トランジスタの第１極は、前記第２制御ノードに接続され、前記第１５トランジスタの第２極は、前記ローレベルノードに接続される、ことを特徴とする請求項１に記載のゲート駆動回路。

【請求項4】

前記各ゲート駆動ユニットは、第２ローレベル維持モジュールを更に備え、前記制御モジュールは、第９トランジスタ及び第１０トランジスタを更に備え、前記第２ローレベル維持モジュールは、第１１トランジスタ及び第１２トランジスタを備え、
前記第９トランジスタのゲートは、前記第４トランジスタのゲートに接続され、前記第９トランジスタの第１極は、第３クロック信号を入力するために使用され、前記第９トランジスタの第２極は、前記第１０トランジスタの第１極、前記第１１トランジスタのゲート及び前記第１２トランジスタのゲートに接続され、前記第１０トランジスタのゲート及び前記第８トランジスタのゲートは、前記第１制御ノードに接続され、前記第１０トランジスタの第２極は、前記ローレベルノードに接続され、前記第１１トランジスタの第１極は、前記第２トランジスタの第２極に接続され、前記第１１トランジスタの第２極及び前記第１２トランジスタの第２極は、前記ローレベルノードに接続され、前記第１２トランジスタの第１極は、前記第１制御ノードに接続され、
前記第４トランジスタの第１極により入力された前記第１入力信号は、第４クロック信号であり、前記第３クロック信号及び前記第４クロック信号は、二相低周波数クロック信号である、ことを特徴とする請求項１に記載のゲート駆動回路。

【請求項5】

前記制御モジュールは、第１３トランジスタ及び第１４トランジスタを更に備え、前記第１３トランジスタのゲートは、前記第３クロック信号を入力するために使用され、前記第１３トランジスタの第１極は、前記第４トランジスタの第１極に接続され、前記第１３トランジスタの第２極は、前記第２制御ノードに接続され、前記第１４トランジスタのゲートは、前記第４クロック信号を入力するために使用され、前記第１４トランジスタの第１極は、前記第９トランジスタの第１極に接続され、前記第１４トランジスタの第２極は、前記第９トランジスタの第２極に接続される、ことを特徴とする請求項４に記載のゲート駆動回路。

【請求項6】

前記制御モジュールは、第１６トランジスタ及び第１７トランジスタを更に備え、前記第１６トランジスタのゲートは、前記第１７トランジスタのゲート及び前記第１トランジスタのゲートに接続され、前記第１６トランジスタの第１極は、前記第９トランジスタの第２極に接続され、前記第１６トランジスタの第２極及び前記第１７トランジスタの第２極は、前記ローレベルノードに接続され、前記第１７トランジスタの第１極は、前記第２制御ノードに接続される、ことを特徴とする請求項４に記載のゲート駆動回路。

【請求項7】

【請求項8】

前記各ゲート駆動ユニットは、第２ローレベル維持モジュールを更に備え、前記第２ローレベル維持モジュールは、第１８トランジスタ及び第１９トランジスタを備え、
現在ステージのゲート駆動ユニットの前記第１８トランジスタのゲート及び前記第１９トランジスタのゲートは、前ステージのゲート駆動ユニットの第２制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第１８トランジスタの第１極は、現在ステージのゲート駆動ユニットの第１制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第１８トランジスタの第２極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、現在ステージのゲート駆動ユニットの前記第１９トランジスタの第１極は、現在ステージのゲート駆動ユニットの第２トランジスタの第２極に接続され、現在ステージのゲート駆動ユニットの前記第１９トランジスタの第２極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、
現在ステージのゲート駆動ユニットの前記第４トランジスタの第１極により入力された前記第１入力信号は、第４クロック信号である、ことを特徴とする請求項１に記載のゲート駆動回路。

【請求項9】

第１ステージのゲート駆動ユニット及び第Ｍ−３〜第Ｍステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットは、第２ローレベル維持モジュールを更に備え、第１ステージのゲート駆動ユニット及び第Ｍ−３〜第Ｍステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記制御モジュールは、第９トランジスタ及び第１０トランジスタを更に備え、前記第２ローレベル維持モジュールは、第１１トランジスタ及び第１２トランジスタを備え、前記第９トランジスタのゲートは、前記第４トランジスタのゲートに接続され、前記第９トランジスタの第１極は、第３クロック信号を入力するために使用され、前記第９トランジスタの第２極は、前記第１０トランジスタの第１極、前記第１１トランジスタのゲート及び前記第１２トランジスタのゲートに接続され、前記第１０トランジスタのゲート及び前記第８トランジスタのゲートは、前記第１制御ノードに接続され、前記第１０トランジスタの第２極は、前記ローレベルノードに接続され、前記第１１トランジスタの第１極は、前記第２トランジスタの第２極に接続され、前記第１１トランジスタの第２極及び前記第１２トランジスタの第２極は、前記ローレベルノードに接続され、前記第１２トランジスタの第１極は、前記第１制御ノードに接続され、前記第４トランジスタの第１極により入力された前記第１入力信号は第４クロック信号であり、前記第３クロック信号及び前記第４クロック信号は、二相低周波数クロック信号であり、
第１ステージのゲート駆動ユニットの第３トランジスタの第２極は、ローレベルノードに接続され、前記第３トランジスタのゲートにより入力された前記第１制御信号は、第２パルス信号であり、前記第Ｍ−３〜第Ｍステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの第３トランジスタの第２極は、第１トランジスタの第１極に接続されて第１パルス信号を入力し、前記第３トランジスタのゲートにより入力された前記第１制御信号は、第２クロック信号であり、
第２〜第Ｍ−４ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットは、第１８トランジスタ及び第１９トランジスタを更に備え、現在ステージのゲート駆動ユニットの前記第１８トランジスタのゲート及び前記第１９トランジスタのゲートは、前ステージのゲート駆動ユニットの第２制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第１８トランジスタの第１極は、現在ステージのゲート駆動ユニットの第１制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第１８トランジスタの第２極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、現在ステージのゲート駆動ユニットの前記第１９トランジスタの第１極は、現在ステージのゲート駆動ユニットの第２トランジスタの第２極に接続され、現在ステージのゲート駆動ユニットの前記第１９トランジスタの第２極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、現在ステージのゲート駆動ユニットの前記第４トランジスタの第１極により入力された前記第１入力信号は、第４クロック信号であり、
第２〜第Ｍ−４ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの第３トランジスタの第２極は、ローレベルノードに接続され、前記第３トランジスタのゲートにより入力された前記第１制御信号は、第２パルス信号である、ことを特徴とする請求項１に記載のゲート駆動回路。

【請求項10】

表示装置であって、複数の走査線と、前記走査線にゲート信号を供給するゲート駆動回路を備え、前記ゲート駆動回路は、カスケード接続されたＭ個のゲート駆動ユニットを備え、Ｍは１より大きい整数であり、前記各ゲート駆動ユニットは、入力モジュール、出力モジュール、制御モジュール及び第１ローレベル維持モジュールを備え、
前記入力モジュールは、第１パルス信号を入力するためのパルス信号入力端子、第１制御信号を入力するための第１プルダウン制御端子、及び第１制御ノードに結合された制御信号出力端子を備え、前記入力モジュールは、前記第１パルス信号及び前記第１制御信号に応じて前記第１制御ノードの電位を制御するために使用され、
前記出力モジュールは、前記第１制御ノードに結合された駆動制御端子、第１クロック信号を入力するためのクロック信号入力端子及びゲート信号出力端子を備え、前記出力モジュールは、前記第１制御ノードの電位の制御下で、前記ゲート信号出力端子を介して、ゲートストローブ信号又はゲート遮断信号を出力し、
前記制御モジュールは、前記第１クロック信号を入力するためのクロック信号入力端子、第１入力信号を入力するための第１入力信号端子、第２制御ノードに結合された第２プルダウン制御端子、前記第１制御ノードに結合された第１制御端子、及びローレベルノードに結合された第１プルダウン端子を備え、前記ローレベルノードは、ローレベル信号を入力するために使用され、前記制御モジュールは、少なくとも前記出力モジュールがゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、前記第１制御ノードのハイレベル制御下で、前記第２制御ノードの電位をローレベルにプルダウンするために使用され、
前記第１ローレベル維持モジュールは、前記第２制御ノードに結合された第３プルダウン制御端子、前記第１制御ノードに結合された第１端子、前記出力モジュールのゲート信号出力端子に結合された第２端子、及び前記ローレベルノードに結合された第３端子を備え、前記第１ローレベル維持モジュールは、前記第２制御ノードのローレベル制御下で、少なくとも前記出力モジュールがゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、遮断状態にあり、
第Ｎステージのゲート駆動ユニットのパルス信号入力端子は、第Ｎ−１ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Ｎは整数であり、値の範囲は１＜Ｎ≦Ｍであり、又は、第Ｎステージのゲート駆動ユニットのパルス信号入力端子は、第Ｎ−２ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Ｎは整数であり、値の範囲は２＜Ｎ≦Ｍであり、
前記入力モジュールは、第１トランジスタ及び第３トランジスタを備え、前記第１トランジスタのゲートは、前記第１トランジスタの第１極に接続され、前記第１パルス信号を入力するために使用され、前記第１トランジスタの第２極及び前記第３トランジスタの第１極は、前記第１制御ノードに接続され、前記第３トランジスタのゲートは、前記第１制御信号を入力するために使用され、前記第３トランジスタの第２極は、前記ローレベルノード又は前記第１トランジスタの第１極に接続され、前記第１制御信号は、第２パルス信号又は第２クロック信号であり、前記第１クロック信号のハイレベルと前記第２クロック信号のハイレベルとは互いに１／４クロック周期重なり、
前記出力モジュールは第２トランジスタを備え、前記第２トランジスタのゲートは前記第１制御ノードに接続され、前記第２トランジスタの第１極は、前記第１クロック信号を入力するために使用され、前記第２トランジスタの第２極は、前記ゲート信号出力端子であり、
前記制御モジュールは、第４トランジスタ、第５トランジスタ、第８トランジスタ及び第２コンデンサを備え、前記第４トランジスタのゲートは、前記第８トランジスタの第１極及び前記第２コンデンサの一端に接続され、前記第２コンデンサの他端は、前記第１クロック信号を入力するために使用され、前記第８トランジスタのゲート及び前記第５トランジスタのゲートは、前記第１制御ノードに接続され、前記第８トランジスタの第２極及び第５トランジスタの第２極は、前記ローレベルノードに接続され、前記第５トランジスタの第１極及び前記第４トランジスタの第２極は、前記第２制御ノードに接続され、前記第４トランジスタの第１極は、前記第１入力信号を入力するために使用され、
前記第１ローレベル維持モジュールは、第６トランジスタ及び第７トランジスタを備え、前記第６トランジスタのゲート及び前記第７トランジスタのゲートは、前記第２制御ノードに接続され、前記第６トランジスタの第１極は、前記第１制御ノードに接続され、前記第６トランジスタの第２極及び前記第７トランジスタの第２極は、前記ローレベルノードに接続され、前記第７トランジスタの第１極は、前記第２トランジスタの第２極に接続される、ことを特徴とする表示装置。

【請求項11】

【請求項12】

前記制御モジュールは第１５トランジスタを更に備え、前記第１５トランジスタのゲートは、前記第１トランジスタのゲートに接続され、前記第１５トランジスタの第１極は、前記第２制御ノードに接続され、前記第１５トランジスタの第２極は、前記ローレベルノードに接続される、ことを特徴とする請求項１０に記載の表示装置。

【請求項13】

【請求項14】

【請求項15】

【請求項16】

【請求項17】

【請求項18】

【発明の詳細な説明】

【技術分野】

【0001】

本発明は表示技術の分野に関し、特に、ゲート駆動回路及び表示装置に関する。

【背景技術】

【0002】

フラットパネルディスプレイ（ＦＰＤ、Ｆｌａｔ−Ｐａｎｅｌ−Ｄｉｓｐｌａｙ）は、高い画像鮮明度、フリッカーフリーな画面、省エネルギー、環境保護、薄型軽量などの利点を有し、現在主流のディスプレイである。近年、フラットパネルディスプレイは、高フレーム周波数、高解像度、より狭い額縁の方向に発展している。

【0003】

フラットパネルディスプレイの駆動方式、例えば、液晶フラットディスプレイに対する従来の駆動方式は、集積回路（ＩＣ）を使用して、周辺駆動回路をＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ、チップオングラス）などのパッケージプロセスにより液晶パネルに接続する。このような方式は、ディスプレイの薄型軽量化に関して不利であり、且つ高コストであり、周辺駆動回路のピンの数が多い場合にディスプレイの機械的及び電気的信頼性に影響を与える可能性があり、特に高解像度のディスプレイに対して、この欠点がより明らかになる。集積表示駆動回路の出現は上記問題をうまく解決した。集積表示駆動回路は、ディスプレイのゲート駆動回路やデータ駆動回路などの周辺駆動回路を、薄膜トランジスタ（ＴＦＴ、ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）の形態で画素薄膜トランジスタと一緒に液晶パネル上に製造したものを意味する。従来のＣＯＧ駆動方式と比較して、これは、駆動チップの数及び圧力封止工程を減らすことができ、コストダウンに有利であり、ディスプレイの周辺をさらに薄くし、モジュールをコンパクト化することもでき、ディスプレイの機械的及び電気的信頼性の向上に有利である。

【0004】

集積ゲート駆動回路（ＧａｔｅＤｒｉｖｅｒｏｎＡｒｒａｙ、ＧＯＡ）は広く研究されているが、ディスプレイが高フレーム周波数、高解像度、より狭い額縁の方向に発展するにつれて、集積ゲート駆動回路の動作周波数、回路の占める面積に対する要求も高まっている。集積ゲート駆動回路では、通常、ゲート駆動回路の出力信号のローレベルを維持するために、ローレベル維持トランジスタが必要とされる。しかしながら、ゲート駆動回路の駆動段階では、既存の回路設計におけるローレベル維持トランジスタの制御極電位を完全にローレベルにプルダウンすることができず、漏電の発生を招く。ローレベル維持トランジスタの漏電により、ゲート駆動回路の出力パルスの上昇及び低下の遅延が大きくなり、回路の動作周波数の向上が制限される。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が主に解決する技術的課題は、ローレベル維持モジュールの漏電を低減することができ、ゲート信号の出力の遅延を低減し動作周波数を向上させることに有利であるゲート駆動回路及び表示装置を提供することである。

【課題を解決するための手段】

【0006】

上記技術的課題を解決するために、本発明の技術的解決手段は、液晶パネルを駆動するためのゲート駆動回路を提供する。このゲート駆動回路は、カスケード接続されたＭ個のゲート駆動ユニットを備え、Ｍは１より大きい整数であり、前記各ゲート駆動ユニットは、入力モジュール、出力モジュール、制御モジュール及び第１ローレベル維持モジュールを備える。前記入力モジュールは、第１パルス信号を入力するためのパルス信号入力端子、第１制御信号を入力するための第１プルダウン制御端子、及び第１制御ノードに結合された制御信号出力端子を備え、前記入力モジュールは、前記第１パルス信号及び前記第１制御信号に応じて前記第１制御ノードの電位を制御するために使用される。前記出力モジュールは、前記第１制御ノードに結合された駆動制御端子、第１クロック信号を入力するためのクロック信号入力端子及びゲート信号出力端子を備え、前記出力モジュールは、前記第１制御ノードの電位の制御下で、前記ゲート信号出力端子を介して、ゲートストローブ信号又はゲート遮断信号を出力する。前記制御モジュールは、前記第１クロック信号を入力するためのクロック信号入力端子、第１入力信号を入力するための第１入力信号端子、第２制御ノードに結合された第２プルダウン制御端子、前記第１制御ノードに結合された第１制御端子、及びローレベルノードに結合された第１プルダウン端子を備え、前記ローレベルノードは、ローレベル信号を入力するために使用され、前記制御モジュールは、少なくとも前記出力モジュールがゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、前記第１制御ノードのハイレベル制御下で、前記第２制御ノードの電位をローレベルにプルダウンするために使用される。前記第１ローレベル維持モジュールは、前記第２制御ノードに結合された第３プルダウン制御端子、前記第１制御ノードに結合された第１端子、前記出力モジュールのゲート信号出力端子に結合された第２端子、及び前記ローレベルノードに結合された第３端子を備え、前記第１ローレベル維持モジュールは、前記第２制御ノードのローレベル制御下で、少なくとも前記出力モジュールがゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、遮断状態にある。第Ｎステージのゲート駆動ユニットのパルス信号入力端子は、第Ｎ−１ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Ｎは整数であり、値の範囲は１＜Ｎ≦Ｍであり、又は、第Ｎステージのゲート駆動ユニットのパルス信号入力端子は、第Ｎ−２ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Ｎは整数であり、値の範囲は２＜Ｎ≦Ｍである。

【0007】

前記入力モジュールは、第１トランジスタ及び第３トランジスタを備え、前記第１トランジスタのゲートは、前記第１トランジスタの第１極に接続され、前記第１パルス信号を入力するために使用され、前記第１トランジスタの第２極及び前記第３トランジスタの第１極は、前記第１制御ノードに接続され、前記第３トランジスタのゲートは、前記第１制御信号を入力するために使用され、前記第３トランジスタの第２極は、前記ローレベルノード又は前記第１トランジスタの第１極に接続され、前記第１制御信号は、第２パルス信号又は第２クロック信号であり、前記第１クロック信号のハイレベルと前記第２クロック信号のハイレベルとは互いに１／４クロック周期重なる。前記出力モジュールは第２トランジスタを備え、前記第２トランジスタのゲートは前記第１制御ノードに接続され、前記第２トランジスタの第１極は、前記第１クロック信号を入力するために使用され、前記第２トランジスタの第２極は、前記ゲート信号出力端子である。前記制御モジュールは、第４トランジスタ、第５トランジスタ、第８トランジスタ及び第２コンデンサを備え、前記第４トランジスタのゲートは、前記第８トランジスタの第１極及び前記第２コンデンサの一端に接続され、前記第２コンデンサの他端は、前記第１クロック信号を入力するために使用され、前記第８トランジスタのゲート及び前記第５トランジスタのゲートは、前記第１制御ノードに接続され、前記第８トランジスタの第２極及び第５トランジスタの第２極は、前記ローレベルノードに接続され、前記第５トランジスタの第１極及び前記第４トランジスタの第２極は、前記第２制御ノードに接続され、前記第４トランジスタの第１極は、前記第１入力信号を入力するために使用される。前記第１ローレベル維持モジュールは、第６トランジスタ及び第７トランジスタを備え、前記第６トランジスタのゲート及び前記第７トランジスタのゲートは、前記第２制御ノードに接続され、前記第６トランジスタの第１極は、前記第１制御ノードに接続され、前記第６トランジスタの第２極及び前記第７トランジスタの第２極は、前記ローレベルノードに接続され、前記第７トランジスタの第１極は、前記第２トランジスタの第２極に接続される。

【0008】

第１〜第Ｍ−４ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記第３トランジスタの第２極は、前記ローレベルノードに接続され、前記第３トランジスタのゲートにより入力された前記第１制御信号は、第２パルス信号である。第Ｍ−３〜第Ｍステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記第３トランジスタの第２極は、前記第１トランジスタの第１極に接続され、前記第３トランジスタのゲートにより入力された前記第１制御信号は、第２クロック信号である。

【0009】

前記制御モジュールは第１５トランジスタを更に備え、前記第１５トランジスタのゲートは、前記第１トランジスタのゲートに接続され、前記第１５トランジスタの第１極は、前記第２制御ノードに接続され、前記第１５トランジスタの第２極は、前記ローレベルノードに接続される。

【0010】

第２ローレベル維持モジュールが更に備えられる。前記制御モジュールは、第９トランジスタ及び第１０トランジスタを更に備え、前記第２ローレベル維持モジュールは、第１１トランジスタ及び第１２トランジスタを備える。前記第９トランジスタのゲートは、前記第４トランジスタのゲートに接続され、前記第９トランジスタの第１極は、第３クロック信号を入力するために使用され、前記第９トランジスタの第２極は、前記第１０トランジスタの第１極、前記第１１トランジスタのゲート及び前記第１２トランジスタのゲートに接続され、前記第１０トランジスタのゲート及び前記第８トランジスタのゲートは、前記第１制御ノードに接続され、前記第１０トランジスタの第２極は、前記ローレベルノードに接続され、前記第１１トランジスタの第１極は、前記第２トランジスタの第２極に接続され、前記第１１トランジスタの第２極及び前記第１２トランジスタの第２極は、前記ローレベルノードに接続され、前記第１２トランジスタの第１極は、前記第１制御ノードに接続される。前記第４トランジスタの第１極により入力された前記第１入力信号は、第４クロック信号であり、前記第３クロック信号及び前記第４クロック信号は、二相低周波数クロック信号である。

【0011】

【0012】

【0013】

【0014】

前記各ゲート駆動ユニットは、第２ローレベル維持モジュールを更に備え、前記第２ローレベル維持モジュールは、第１８トランジスタ及び第１９トランジスタを備える。現在ステージのゲート駆動ユニットの前記第１８トランジスタのゲート及び前記第１９トランジスタのゲートは、前ステージのゲート駆動ユニットの第２制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第１８トランジスタの第１極は、現在ステージのゲート駆動ユニットの第１制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第１８トランジスタの第２極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、現在ステージのゲート駆動ユニットの前記第１９トランジスタの第１極は、現在ステージのゲート駆動ユニットの第２トランジスタの第２極に接続され、現在ステージのゲート駆動ユニットの前記第１９トランジスタの第２極は、現在ステージのゲート駆動ユニットのローレベルノードに接続される。現在ステージのゲート駆動ユニットの前記第４トランジスタの第１極により入力された前記第１入力信号は、第４クロック信号である。

【0015】

第１ステージのゲート駆動ユニット及び第Ｍ−３〜第Ｍステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットは、第２ローレベル維持モジュールを更に備え、第１ステージのゲート駆動ユニット及び第Ｍ−３〜第Ｍステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記制御モジュールは、第９トランジスタ及び第１０トランジスタを更に備え、前記第２ローレベル維持モジュールは、第１１トランジスタ及び第１２トランジスタを備える。前記第９トランジスタのゲートは、前記第４トランジスタのゲートに接続され、前記第９トランジスタの第１極は、第３クロック信号を入力するために使用され、前記第９トランジスタの第２極は、前記第１０トランジスタの第１極、前記第１１トランジスタのゲート及び前記第１２トランジスタのゲートに接続され、前記第１０トランジスタのゲート及び前記第８トランジスタのゲートは、前記第１制御ノードに接続され、前記第１０トランジスタの第２極は、前記ローレベルノードに接続され、前記第１１トランジスタの第１極は、前記第２トランジスタの第２極に接続され、前記第１１トランジスタの第２極及び前記第１２トランジスタの第２極は、前記ローレベルノードに接続され、前記第１２トランジスタの第１極は、前記第１制御ノードに接続される。前記第４トランジスタの第１極により入力された前記第１入力信号は第４クロック信号であり、前記第３クロック信号及び前記第４クロック信号は、二相低周波数クロック信号である。第１ステージのゲート駆動ユニットの第３トランジスタの第２極は、ローレベルノードに接続され、前記第３トランジスタのゲートにより入力された前記第１制御信号は、第２パルス信号である。前記第Ｍ−３〜第Ｍステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの第３トランジスタの第２極は、第１トランジスタの第１極に接続されて第１パルス信号を入力し、前記第３トランジスタのゲートにより入力された前記第１制御信号は、第２クロック信号である。第２〜第Ｍ−４ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットは、第１８トランジスタ及び第１９トランジスタを更に備え、現在ステージのゲート駆動ユニットの前記第１８トランジスタのゲート及び前記第１９トランジスタのゲートは、前ステージのゲート駆動ユニットの第２制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第１８トランジスタの第１極は、現在ステージのゲート駆動ユニットの第１制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第１８トランジスタの第２極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、現在ステージのゲート駆動ユニットの前記第１９トランジスタの第１極は、現在ステージのゲート駆動ユニットの第２トランジスタの第２極に接続され、現在ステージのゲート駆動ユニットの前記第１９トランジスタの第２極は、現在ステージのゲート駆動ユニットのローレベルノードに接続される。現在ステージのゲート駆動ユニットの前記第４トランジスタの第１極により入力された前記第１入力信号は、第４クロック信号である。第２〜第Ｍ−４ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの第３トランジスタの第２極は、ローレベルノードに接続され、前記第３トランジスタのゲートにより入力された前記第１制御信号は、第２パルス信号である。

【0016】

上記技術的課題を解決するために、本発明の他の技術的解決手段は、表示装置を提供する。この表示装置は、複数の走査線と、前記走査線にゲート信号を供給するゲート駆動回路を備える。前記ゲート駆動回路は、カスケード接続されたＭ個のゲート駆動ユニットを備え、Ｍは１より大きい整数であり、前記各ゲート駆動ユニットは、入力モジュール、出力モジュール、制御モジュール及び第１ローレベル維持モジュールを備える。前記入力モジュールは、第１パルス信号を入力するためのパルス信号入力端子、第１制御信号を入力するための第１プルダウン制御端子、及び第１制御ノードに結合された制御信号出力端子を備え、前記入力モジュールは、前記第１パルス信号及び前記第１制御信号に応じて前記第１制御ノードの電位を制御するために使用される。前記出力モジュールは、前記第１制御ノードに結合された駆動制御端子、第１クロック信号を入力するためのクロック信号入力端子及びゲート信号出力端子を備え、前記出力モジュールは、前記第１制御ノードの電位の制御下で、前記ゲート信号出力端子を介して、ゲートストローブ信号又はゲート遮断信号を出力する。前記制御モジュールは、前記第１クロック信号を入力するためのクロック信号入力端子、第１入力信号を入力するための第１入力信号端子、第２制御ノードに結合された第２プルダウン制御端子、前記第１制御ノードに結合された第１制御端子、及びローレベルノードに結合された第１プルダウン端子を備え、前記ローレベルノードは、ローレベル信号を入力するために使用され、前記制御モジュールは、少なくとも前記出力モジュールがゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、前記第１制御ノードのハイレベル制御下で、前記第２制御ノードの電位をローレベルにプルダウンするために使用される。前記第１ローレベル維持モジュールは、前記第２制御ノードに結合された第３プルダウン制御端子、前記第１制御ノードに結合された第１端子、前記出力モジュールのゲート信号出力端子に結合された第２端子、及び前記ローレベルノードに結合された第３端子を備え、前記第１ローレベル維持モジュールは、前記第２制御ノードのローレベル制御下で、少なくとも前記出力モジュールがゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、遮断状態にある。第Ｎステージのゲート駆動ユニットのパルス信号入力端子は、第Ｎ−１ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Ｎは整数であり、値の範囲は１＜Ｎ≦Ｍであり、又は、第Ｎステージのゲート駆動ユニットのパルス信号入力端子は、第Ｎ−２ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Ｎは整数であり、値の範囲は２＜Ｎ≦Ｍである。

【0017】

【0018】

【0019】

【0020】

前記各ゲート駆動ユニットは、第２ローレベル維持モジュールを更に備え、前記制御モジュールは、第９トランジスタ及び第１０トランジスタを更に備え、前記第２ローレベル維持モジュールは、第１１トランジスタ及び第１２トランジスタを備える。前記第９トランジスタのゲートは、前記第４トランジスタのゲートに接続され、前記第９トランジスタの第１極は、第３クロック信号を入力するために使用され、前記第９トランジスタの第２極は、前記第１０トランジスタの第１極、前記第１１トランジスタのゲート及び前記第１２トランジスタのゲートに接続され、前記第１０トランジスタのゲート及び前記第８トランジスタのゲートは、前記第１制御ノードに接続され、前記第１０トランジスタの第２極は、前記ローレベルノードに接続され、前記第１１トランジスタの第１極は、前記第２トランジスタの第２極に接続され、前記第１１トランジスタの第２極及び前記第１２トランジスタの第２極は、前記ローレベルノードに接続され、前記第１２トランジスタの第１極は、前記第１制御ノードに接続される。前記第４トランジスタの第１極により入力された前記第１入力信号は、第４クロック信号であり、前記第３クロック信号及び前記第４クロック信号は、二相低周波数クロック信号である。

【0021】

【0022】

【0023】

【0024】

【0025】

第１ステージのゲート駆動ユニット及び第Ｍ−３〜第Ｍステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットは、第２ローレベル維持モジュールを更に備え、第１ステージのゲート駆動ユニット及び第Ｍ−３〜第Ｍステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの前記制御モジュールは、第９トランジスタ及び第１０トランジスタを更に備え、前記第２ローレベル維持モジュールは、第１１トランジスタ及び第１２トランジスタを備える。前記第９トランジスタのゲートは、前記第４トランジスタのゲートに接続され、前記第９トランジスタの第１極は、第３クロック信号を入力するために使用され、前記第９トランジスタの第２極は、前記第１０トランジスタの第１極、前記第１１トランジスタのゲート及び前記第１２トランジスタのゲートに接続され、前記第１０トランジスタのゲート及び前記第８トランジスタのゲートは、前記第１制御ノードに接続され、前記第１０トランジスタの第２極は、前記ローレベルノードに接続され、前記第１１トランジスタの第１極は、前記第２トランジスタの第２極に接続され、前記第１１トランジスタの第２極及び前記第１２トランジスタの第２極は、前記ローレベルノードに接続され、前記第１２トランジスタの第１極は、前記第１制御ノードに接続される。前記第４トランジスタの第１極により入力された前記第１入力信号は第４クロック信号であり、前記第３クロック信号及び前記第４クロック信号は、二相低周波数クロック信号である。第１ステージのゲート駆動ユニットの第３トランジスタの第２極は、ローレベルノードに接続され、前記第３トランジスタのゲートにより入力された前記第１制御信号は、第２パルス信号である。前記第Ｍ−３〜第Ｍステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの第３トランジスタの第２極は、第１トランジスタの第１極に接続されて第１パルス信号を入力し、前記第３トランジスタのゲートにより入力された前記第１制御信号は、第２クロック信号である。第２〜第Ｍ−４ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットは、第１８トランジスタ及び第１９トランジスタを更に備え、現在ステージのゲート駆動ユニットの前記第１８トランジスタのゲート及び前記第１９トランジスタのゲートは、前ステージのゲート駆動ユニットの第２制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第１８トランジスタの第１極は、現在ステージのゲート駆動ユニットの第１制御ノードに接続され、現在ステージのゲート駆動ユニットの前記第１８トランジスタの第２極は、現在ステージのゲート駆動ユニットのローレベルノードに接続され、現在ステージのゲート駆動ユニットの前記第１９トランジスタの第１極は、現在ステージのゲート駆動ユニットの第２トランジスタの第２極に接続され、現在ステージのゲート駆動ユニットの前記第１９トランジスタの第２極は、現在ステージのゲート駆動ユニットのローレベルノードに接続される。現在ステージのゲート駆動ユニットの前記第４トランジスタの第１極により入力された前記第１入力信号は、第４クロック信号である。第２〜第Ｍ−４ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットの第３トランジスタの第２極は、ローレベルノードに接続され、前記第３トランジスタのゲートにより入力された前記第１制御信号は、第２パルス信号である。

【発明の効果】

【0026】

本発明の有益な効果は以下のとおりである。本発明は、従来技術とは異なり、制御モジュールを配置して、出力モジュールがゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、第２制御ノードの電位をローレベルにプルダウンすることによって、出力モジュールがゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、ローレベル維持モジュールの第３プルダウン制御端子をローレベルにプルダウンして、ローレベル維持モジュールを遮断状態にさせることができるので、ローレベル維持モジュールの漏電を低減することができ、出力モジュールがゲートストローブ信号を出力する際の出力遅延時間を短縮するのに有利である。

【図面の簡単な説明】

【0027】

【図1】本発明のゲート駆動ユニットの一実施形態の構造模式図である。

【図2】本発明のゲート駆動ユニットの一実施形態の具体的な回路の構造模式図である。

【図3】図２に示されるゲート駆動ユニットの一実施形態の動作タイミング図である。

【図4】図２に示されるゲート駆動ユニットの別の実施形態の動作タイミング図である。

【図5】本発明のゲート駆動ユニットの別の実施形態の具体的な回路の構造模式図である。

【図6】本発明のゲート駆動ユニットの他の実施形態の具体的な回路の構造模式図である。

【図7】図６に示されるゲート駆動ユニットの一実施形態の動作タイミング図である。

【図8】図６に示されるゲート駆動ユニットの別の実施形態の動作タイミング図である。

【図9】本発明のゲート駆動ユニットの他の実施形態の具体的な回路の構造模式図である。

【図10】本発明のゲート駆動ユニットの他の実施形態の具体的な回路の構造模式図である。

【図11】本発明のゲート駆動ユニットの他の実施形態の具体的な回路の構造模式図である。

【図12】図１１に示されるゲート駆動ユニットの一実施形態の動作タイミング図である。

【図13】図１１に示されるゲート駆動ユニットの別の実施形態の動作タイミング図である。

【図14】本発明のゲート駆動ユニットの他の実施形態の具体的な回路の構造模式図である。

【図15】図１４に示されるゲート駆動ユニットの一実施形態の動作タイミング図である。

【図16】本発明のゲート駆動回路の一実施形態の構造模式図である。

【図17】本発明のゲート駆動回路の別の実施形態の構造模式図である。

【図18】本発明のゲート駆動回路の他の実施形態の構造模式図である。

【図19】本発明のゲート駆動回路の一実施形態の動作タイミング図である。

【図20】本発明の表示装置の一実施形態の構造模式図である。

【図21】本発明のローレベル維持モジュールの第３プルダウン制御端子の信号波形及び従来のゲート駆動ユニットにおけるローレベル維持モジュールの制御端子の信号波形の模式図である。

【発明を実施するための形態】

【0028】

以下、添付の図面及び実施形態を参照しながら、本発明を詳細に説明する。

【0029】

図１を参照すると、本発明では、液晶パネルを駆動するためのゲート駆動ユニットの一実施形態において、１つのゲート駆動ユニットが、液晶パネルの１つの走査線に対して操作駆動信号を出力するために使用され、入力モジュール１１、出力モジュール１２、制御モジュール１３及び第１ローレベル維持モジュール１４を備える。

【0030】

入力モジュール１１は、第１パルス信号Ｖ_ｉを入力するためのパルス信号入力端子、第１制御信号Ｖ_ｃを入力するための第１プルダウン制御端子、及び第１制御ノードＱ_１に結合された制御信号出力端子を備える。入力モジュールは、第１パルス信号Ｖ_ｉ及び第１制御信号Ｖ_ｃに応じて第１制御ノードＱ_１の電位を制御するために使用される。

【0031】

出力モジュール１２は、第１制御ノードＱ_１に結合された駆動制御端子、第１クロック信号ＣＫ_Ａを入力するためのクロック信号入力端子及びゲート信号出力端子を備える。ゲート信号出力端子は、液晶パネルの走査線に接続されるために使用される。出力モジュール１２は、第１制御ノードＱ_１の電位の制御下で、ゲート信号出力端子を介してゲート信号Ｖ_ｏを出力する。ゲート信号Ｖ_ｏは、ゲートストローブ信号及びゲート遮断信号を含む。ゲートストローブ信号は、走査線に接続された画素薄膜トランジスタを導通させるハイレベル走査信号を意味し、ゲート遮断信号は、走査線に接続された画素薄膜トランジスタを遮断するローレベル走査信号を意味する。

【0032】

制御モジュール１３は、第１クロック信号ＣＫ_Ａを入力するためのクロック信号入力端子、第１入力信号Ｖ_ｉｉを入力するための第１入力信号端子、第２制御ノードＱ_２に結合された第２プルダウン制御端子、第１制御ノードＱ_１に結合された第１制御端子、及びローレベルノードＱ_３に結合された第１プルダウン端子を備える。制御モジュール１３は、少なくとも出力モジュール１２がゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、第１制御ノードＱ_１のハイレベル制御下で、第２制御ノードＱ_２の電位をローレベルにプルダウンするために使用される。

【0033】

さらに、制御モジュール１３は、出力モジュール１２がゲートストローブ信号を出力した後、第１制御ノードＱ_１のローレベル制御下で、第２制御ノードの電位をハイレベルにプルアップするために使用される。

【0034】

第１ローレベル維持モジュール１４は、第２制御ノードＱ_２に結合された第３プルダウン制御端子、第１制御ノードＱ_１に結合された第１端、出力モジュール１２のゲート駆動信号出力端子に結合された第２端、及びローレベルノードＱ_３に結合された第３端を備える。第１ローレベル維持モジュール１４は、第２制御ノードＱ_２のローレベル制御下で、少なくとも出力モジュール１２がゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、遮断状態にある。

【0035】

さらに、第１ローレベル維持モジュール１４は、出力モジュール１２がゲートストローブ信号を出力した後、第２制御ノードＱ_２のハイレベル制御下で導通状態にあり、出力モジュール１２のゲート信号出力端子の電位をローレベルにプルダウンする。

【0036】

本実施形態において、第１ローレベル維持モジュール１４の導通及び遮断は、第３プルダウン制御端子の電位によって決定される。第３プルダウン制御端子の電位がハイレベルであるとき、第１ローレベル維持モジュール１４は導通して、出力モジュール１２のゲート信号出力端子はローレベルノードＱ_３に結合されて、出力モジュール１２のゲート信号出力端子はローレベル状態に維持される。第３プルダウン制御端子の電位がローレベルである場合、第１ローレベル維持モジュール１４は遮断される。制御モジュール１３の配置により第２制御ノードＱ_２の電位を制御して、第１ローレベル維持モジュール１４の第３プルダウン制御端子の電位を制御し、出力モジュール１２がゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、第２制御ノードＱ_２の電位をローレベルにプルダウンすることによって、出力モジュール１２がゲートストローブ信号を出力する前及びゲートストローブ信号を出力する期間において、第１ローレベル維持モジュール１４の第３プルダウン制御端子をローレベルにプルダウンして、第１ローレベル維持モジュール１４を遮断状態にさせることができる。それにより、第１ローレベル維持モジュール１４の漏電を低減し、第１ローレベル維持モジュール１４が漏電により導通して出力モジュール１２のゲート信号出力端子の電位を引き下げるのを回避することができ、出力モジュール１２がゲートストローブ信号を出力する際の出力遅延を低減して、回路の動作効率を向上させることが容易になる。また、出力モジュール１２がゲートストローブ信号を出力した後に、制御モジュール１３が第２制御ノードＱ_２の電位をハイレベルにプルアップするように制御することによって、第１ローレベル維持モジュール１４が導通して、出力モジュール１２のゲート信号出力端子の電位がローレベルにプルダウンされる。それにより、出力モジュール１２の出力端子の電位はローレベルに維持されて、ゲート信号出力端子に接続された画素薄膜トランジスタの導通を回避し、信号の書き込みのエラーを防止することができる。

【0037】

以下、具体的な回路構造を参照して、本発明の実施形態のゲート駆動ユニットについて説明する。
〈実施例１〉

【0038】

図２を参照すると、本発明のゲート駆動ユニットの具体的な実施形態では、入力モジュール１１は、第１トランジスタＴ１及び第３トランジスタＴ３を備える。第１トランジスタＴ１のゲートは第１極に短絡され入力モジュール１１のパルス信号入力端子として、第１パルス信号Ｖ_ｉを入力するために使用され、第１トランジスタＴ１の第２極及び第３トランジスタＴ３の第１極は第１制御ノードＱ_１に接続され、第３トランジスタＴ３の第２極はローレベルノードＱ_３に接続され、第３トランジスタＴ３のゲートは入力モジュール１１の第１プルダウン制御端子として、第１制御信号Ｖ_ｃを入力するために使用される。

【0039】

出力モジュール１２は第２トランジスタＴ２を備え、さらに、第１コンデンサＣ１も備える。第２トランジスタＴ２のゲートは、出力モジュール１２の駆動制御端子として、第１制御ノードＱ_１に接続される。第２トランジスタＴ２の第１極は、出力モジュール１２のクロック信号入力端子として、第１クロック信号ＣＫ_Ａを入力するために使用される。第２トランジスタＴ２の第２極は、出力モジュール１２のゲート信号出力端子となる。第１コンデンサＣ１の両端は、第１制御ノードＱ_１と第２トランジスタＴ２の第２極にそれぞれ接続される。

【0040】

制御モジュール１３は、第４トランジスタＴ４、第５トランジスタＴ５、第８トランジスタＴ８及び第２コンデンサＣ２を備える。第４トランジスタＴ４のゲートは、第８トランジスタＴ８の第１極及び第２コンデンサＣ２の一端に接続される。第２コンデンサＣ２の他端は、制御モジュール１３のクロック信号入力端子として、第１クロック信号ＣＫ_Ａを入力するために使用される。第４トランジスタＴ４の第１極は、制御モジュール１３の第１入力信号端子として、第１入力信号を入力するために使用される。第４トランジスタＴ４の第２極と第５トランジスタＴ５の第２極とは互いに接続され、制御モジュール１３の第２プルダウン制御端子として第２制御ノードＱ_２に接続される。第５トランジスタＴ５のゲートと第８トランジスタＴ８のゲートとは互いに接続され、制御モジュール１３の第１制御端として第１制御ノードＱ_１に接続される。第５トランジスタＴ５の第２極と第８トランジスタＴ８の第２極とは互いに接続され、制御モジュール１３の第１プルダウン端子としてローレベルノードＱ_３に接続される。

【0041】

第１ローレベル維持モジュール１４は、第６トランジスタＴ６及び第７トランジスタＴ７を備える。第６トランジスタＴ６のゲートと第７トランジスタＴ７のゲートとは互いに接続され、第１ローレベル維持モジュール１４の第３プルダウン制御端子として第２制御ノードＱ_２に接続される。第６トランジスタＴ６の第１極は、第１ローレベル維持モジュール１４の第１端として第１制御ノードＱ_１に接続される。第７トランジスタＴ７の第１極は、第１ローレベル維持モジュール１４の第２端として第２トランジスタＴ２の第２極に接続される。第６トランジスタＴ６の第２極と第７トランジスタＴ７の第２極とは互いに接続され、第１ローレベル維持モジュール１４の第３端としてローレベルノードＱ_３に接続される。

【0042】

本実施形態において、第１パルス信号Ｖ_ｉは、２つ前のステージのゲート駆動ユニットにより出力されたゲート信号である。例えば、現在ステージのゲート駆動ユニットが第３ステージのゲート駆動ユニットである場合、現在ステージの第１パルス信号Ｖ_ｉは、第１ステージのゲート駆動ユニットにより出力されたゲート信号である。当然のことながら、他の形態では、第１パルス信号Ｖ_ｉは、１つ前のステージのゲート駆動ユニットにより出力されたゲート信号であってもよい。あるいは、別の信号源を使用して所望の第１パルス信号Ｖ_ｉを入力することも可能である。第１クロック信号ＣＫ_Ａは、高周波数のクロック信号であり、そのハイレベル電圧はＶ_Ｈ１であり、ローレベル電圧はＶ_Ｌ１である。第１制御信号Ｖ_ｃは第２パルス信号である。高電圧源Ｖ_ＤＤは、第４トランジスタＴ４の第１極に接続されて第１入力信号を供給する。即ち、第１入力信号はハイレベル信号であり、その電圧はＶ_Ｈ２である。低電圧源Ｖ_ＳＳは、ローレベルノードＱ_３に接続されてローレベル信号を供給し、その電圧はＶ_Ｌである。ここで、Ｖ_Ｈ１≧Ｖ_Ｈ２であり、Ｖ_Ｌ≧Ｖ_Ｌ１である。

【0043】

図３を併せて参照すると、図３は、図２に示されるゲート駆動ユニットの一実施形態の動作タイミング図である。本実施形態では、ゲート駆動ユニットの動作過程は、駆動段階（ｔ１〜ｔ４時刻）とローレベル維持段階（ｔ５時刻の後）の２段階に分けることができる。液晶パネルは順次走査の駆動方式であるため、１つの画面フレームにおいて、ゲート駆動ユニットは、走査時にのみ、その接続された走査線に１つのハイレベル走査信号を出力する。ハイレベル走査信号が出力された後の他の時間内に、ゲート駆動ユニットの出力端子は、その接続された走査線に接続された画素薄膜トランジスタを導通させることを回避し、信号書き込みエラーを防止するために、ローレベル状態に維持される必要がある。

【0044】

具体的には、ｔ１時刻において、第１制御信号Ｖ_ｃがローレベルであるため、第３トランジスタＴ３はオフされる。第１クロック信号ＣＫ_Ａの電位がローレベルＶ_Ｌ１であり、第１パルス信号Ｖ_ｉの電位がハイレベルＶ_Ｈ１であるとき、第１トランジスタＴ１は導通し、第１パルス信号Ｖ_ｉは第１トランジスタＴ１を介して第１制御ノードＱ_１に対して充電して、第１制御ノードＱ_１の電位Ｖ_Ｑ１はＶ_Ｈ１−Ｖ_ＴＨ１に充電され、Ｖ_ＴＨ１は第１トランジスタＴ１の閾値電圧である。それにより、第２トランジスタＴ２のゲート電位はハイレベルＶ_Ｈ１−Ｖ_ＴＨ１となり、第２トランジスタＴ２は導通する。第２トランジスタＴ２の導通により、第２トランジスタＴ２の第２極から出力されたゲート信号Ｖ_ｏは、第１クロック信号ＣＫ_ＡのローレベルＶ_Ｌ１にプルダウンされる。同時に、第１制御ノードＱ_１の電位Ｖ_Ｑ１はハイレベルＶ_Ｈ１−Ｖ_ＴＨ１になることによって、第５トランジスタＴ５及び第８トランジスタＴ８は導通して、第４トランジスタＴ４のゲート電位はローレベルＶ_Ｌにプルダウンされるため、第４トランジスタＴ４は完全にオフされる。それにより、導通した第５トランジスタＴ５を介して、第２制御ノードＱ_２の電位Ｖ_Ｑ２をローレベルＶ_Ｌに完全にプルダウンすることができ、第６トランジスタＴ６及び第７トランジスタＴ７はオフされるので、第１ローレベル維持モジュール１４は遮断状態になる。

【0045】

ｔ２時刻において、第１制御信号Ｖ_ｃは依然としてローレベルである。第１パルス信号Ｖ_ｉの電位は、第１トランジスタＴ１がオフされるように、ローレベルＶ_Ｌ１に低下する。このとき、第１制御ノードＱ_１の電位Ｖ_Ｑ１は依然としてハイレベルに維持されているので、第２トランジスタＴ２は導通状態に維持され、第１クロック信号ＣＫ_Ａの電位は、ローレベルＶ_Ｌ１からハイレベルＶ_Ｈ１に上昇し、導通した第２トランジスタＴ２を介してゲート信号出力端子に対して充電して、ゲート信号出力端子の電位が急上昇する。第１トランジスタＴ１、第３トランジスタＴ３及び第６トランジスタＴ６はオフ状態にあるため、第１制御ノードＱ_１（即ち、第２トランジスタＴ２のゲート）はフローティング状態になる。従って、コンデンサのブートストラップ効果の作用下で、ゲート信号出力端子の電圧の上昇に伴って、第１制御ノードＱ_１の電圧は、Ｖ_Ｈ１−Ｖ_ＴＨ１より高い電圧に昇圧されて、ゲート信号出力端子は、ハイレベルゲート信号Ｖ_ｏを出力するために、ハイレベルＶ_Ｈ１に急速充電することができる。

【0046】

ｔ３時刻において、第１クロック信号ＣＫ_ＡはハイレベルＶ_Ｈ１からローレベルＶ_Ｌ１に低下するが、第１制御ノードＱ_１の電位Ｖ_Ｑ１は依然としてハイレベルであり、第２トランジスタＴ２は導通状態に維持されるため、ゲート信号出力端子は、導通した第２トランジスタＴ２を介して放電を行って、ゲート信号出力端子が出力したゲート信号Ｖ_ｏの電位はローレベルＶ_Ｌ１に急速に低下することができる。コンデンサのブートストラップ効果により、第１制御ノードＱ_１の電位Ｖ_Ｑ１はＶ_Ｈ１−Ｖ_ＴＨ１に低下する。

【0047】

ｔ４時刻において、第１制御信号Ｖ_ｃはローレベルからハイレベルに上昇し、第３トランジスタＴ３は導通すると、第１制御ノードＱ_１の電位Ｖ_Ｑ１はローレベルＶ_Ｌにプルダウンされて、第５トランジスタＴ５及び第８トランジスタＴ８はオフされる。第１クロック信号ＣＫ_Ａは依然としてローレベルＶ_Ｌ１であるため、第４トランジスタＴ４は依然としてオフ状態にある。それにより、第２制御ノードＱ_２の電位Ｖ_Ｑ２はローレベルＶ_Ｌに維持される。

【0048】

ｔ５時刻において、第１クロック信号ＣＫ_ＡはローレベルＶ_Ｌ１からハイレベルＶ_Ｈ１に上昇し、第２コンデンサＣ２を介して第４トランジスタＴ４のゲートに高電圧を結合することによって、第４トランジスタＴ４は導通する。高電圧源Ｖ_ＤＤは、導通した第４トランジスタＴ４を介して第２制御ノードＱ_２に対して充電して、第２制御ノードＱ_２の電位Ｖ_Ｑ２はＶ_Ｈ２−Ｖ_ＴＨ４に上昇する。Ｖ_ＴＨ４は第４トランジスタＴ４の閾値電圧である。このとき、第６トランジスタＴ６と第７トランジスタＴ７は導通する。導通した第６トランジスタＴ６により、第１制御ノードＱ_１の電位Ｖ_Ｑ１はローレベルＶ_Ｌにプルダウンされる。導通した第７トランジスタＴ７により、第２トランジスタＴ２の第２極の電位はローレベルＶ_Ｌにプルダウンされ、即ち、ゲート信号出力端子から出力されたゲート信号Ｖ_ｏはローレベルＶ_Ｌにプルダウンされる。

【0049】

本実施形態では、駆動段階のｔ１〜ｔ３時刻の期間において、第４トランジスタＴ４は完全にオフされて、第２制御ノードＱ_２の電位Ｖ_Ｑ２は、導通した第５トランジスタＴ５を介してローレベルＶ_Ｌにプルダウンされ得るため、第６トランジスタＴ６及び第７トランジスタＴ７の漏電を抑制することができ、ゲート信号出力端子の出力の上昇遅延時間の短縮が容易となり、回路の動作速度の向上が容易となる。

【0050】

また、ゲート信号出力端子がハイレベル走査信号を出力した後、それに接続された走査線は非ストローブ状態になり、ゲート駆動ユニットのゲート信号出力端子は、対応する走査線に接続された画素薄膜トランジスタが導通して信号書き込みエラーが発生することを回避するために、ローレベルＶ_Ｌに維持される必要がある。理論的には、第１制御ノードＱ_１（即ち、第２トランジスタＴ２のゲート）の電位Ｖ_Ｑ１とゲート信号出力端子（即ち、第２トランジスタＴ２の第２極）の電位Ｖ_ｏはローレベルに維持される必要があるが、第２トランジスタＴ２のゲートとドレインとの間には寄生コンデンサＣ_ＧＤ２が存在するため、第１クロック信号ＣＫ_Ａがローレベルからハイレベルに遷移すると、第１制御ノードＱ_１に結合電圧ΔＶ_Ｑ１が発生する。ΔＶ_Ｑ１により、第１クロック信号ＣＫ_Ａは誤ってゲート信号出力端子に対して充電して、ゲート信号出力端子から出力されたゲート信号Ｖ_ｏはローレベルに維持できなくなる可能性がある。本実施形態によれば、ｔ５時刻以降に、第５トランジスタＴ５及び第８トランジスタＴ８はオフ状態にあるため、第１クロック信号ＣＫ_Ａのハイレベルパルスに伴って第４トランジスタＴ４は周期的に導通し、第２制御ノードＱ_２の電位Ｖ_Ｑ２は常にハイレベルに維持される。それにより、第６トランジスタＴ６及び第７トランジスタＴ７は導通状態に維持されて、ゲート信号出力端子により出力されたゲート信号Ｖ_ｏをローレベル走査信号として維持することができる。

【0051】

図４を参照すると、図４は、図２に示されるゲート駆動ユニットの別の実施形態の動作タイミング図である。図３に示される実施形態において、第１パルス信号Ｖ_ｉのハイレベルと第１クロック信号ＣＫ_Ａのローレベルは同時に来る。図３に示される実施形態との主な相違点は、図４に示される動作タイミング図において、第１パルス信号Ｖ_ｉのハイレベルと第１クロック信号ＣＫ_Ａのハイレベルとが１／４のクロック周期重なることである。

【0052】

図４に示されるように、ｔ２〜ｔ３時刻の期間において、第１パルス信号Ｖ_ｉは、一部の時間にハイレベルＶ_Ｈ１であるが、第１制御ノードＱ_１の電位Ｖ_Ｑ１はＶ_Ｈ１−Ｖ_ＴＨ１より高い電位に急上昇するため、第１トランジスタＴ１は依然としてオフ状態にあり、第１制御ノードＱ_１のブートストラッププロセスに。他の時刻におけるゲート駆動ユニットの動作プロセスは、図３に示される対応する時刻におけるプロセスと類似であるため、ここでは再度詳述しない。
〈実施例２〉

【0053】

図５を参照すると、図５は、本発明のゲート駆動ユニットの別の実施形態の具体的な回路の構造模式図である。図２に示される実施形態との主な相違点は、本実施形態において、制御モジュール１３が第１５トランジスタＴ１５を更に備えることである。第１５トランジスタＴ１５のゲートは第１トランジスタＴ１のゲートに接続され、第１５トランジスタＴ１５の第１極は第２制御ノードＱ_２に接続され、第１５トランジスタＴ１５の第２極はローレベルノードＱ_３に接続される。

【0054】

第１５トランジスタＴ１５のゲートは、第１パルス信号Ｖ_ｉにより制御される。第１５トランジスタＴ１５を追加することによって、ｔ１時刻において、第１パルス信号Ｖ_ｉのハイレベル制御信号により第１５トランジスタＴ１５は導通して、第２制御ノードＱ_２の電位Ｖ_Ｑ２をローレベルＶ_Ｌに急速にプルダウンすることができる。それは、ｔ１時刻における第７トランジスタＴ７の漏電の可能性を更に抑制し、第２トランジスタＴ２の出力信号の上昇遅延時間を更に短縮し、回路の動作速度を向上させるのに有利である。

【0055】

本実施形態のゲート駆動ユニットの動作タイミング図は、図２に示されるゲート駆動ユニットの動作タイミング図と同じであり、具体的な動作プロセスは図３又は図４に示される動作方式を参照して行うことができるので、ここでは再度詳述しない。
〈実施例３〉

【0056】

図６を参照すると、図６は、本発明のゲート駆動ユニットの他の実施形態の具体的な回路の構造模式図である。本実施形態において、図２に示される実施形態との主な相違点は、制御モジュール１３が第９トランジスタＴ９及び第１０トランジスタＴ１０を更に備えることである。ゲート駆動ユニットは、第２ローレベル維持モジュール１５を更に備える。第２ローレベル維持モジュール１５は、第１１トランジスタＴ１１及び第１２トランジスタＴ１２を備える。

【0057】

第９トランジスタＴ９のゲートは第４トランジスタＴ４のゲートに接続され、第９トランジスタＴ９の第１極は第３クロック信号ＥＸＣＫを入力するために使用され、第９トランジスタＴ９の第２極は第１０トランジスタＴ１０の第１極に接続され、第１１トランジスタＴ１１のゲート及び第１２トランジスタＴ１２のゲートはいずれも第４制御ノードＱ_４に接続される。第１０トランジスタＴ１０のゲート及び第８トランジスタＴ８のゲートは第１制御ノードＱ_１に接続され、第１０トランジスタＴ１０の第２極はローレベルノードＱ_３に接続される。第１１トランジスタＴ１１の第１極は第２トランジスタＴ２の第２極に接続され、即ち、ゲート信号出力端子に接続される。第１１トランジスタＴ１１の第２極及び第１０二トランジスタＴ１２の第２極はローレベルノードＱ_３に接続される。第１２トランジスタＴ１２の第１極は第１制御ノードＱ_１に接続される。

【0058】

また、本実施形態において、第４トランジスタＴ４により入力された第１入力信号は第４クロック信号ＥＣＫである。第３クロック信号ＥＸＣＫと第４クロック信号ＥＣＫは二相低周波数クロック信号である。

【0059】

図２及び図５に示される実施形態において、第１ローレベル維持モジュール１４内の第６トランジスタＴ６及び第７トランジスタＴ７は、近似的な直流ストレスバイアスを受けて、長時間の動作後に深刻な閾値電圧ドリフトが発生する可能性がある。閾値電圧ドリフトの量がある一定の程度を超えると、回路は故障する。本実施形態のゲート駆動ユニットによれば、トランジスタの閾値電圧ドリフトを低減し、回路の信頼性を向上させることができる。

【0060】

具体的には、図６及び図７を併せて参照すると、図７は、図６に示されるゲート駆動ユニットの一実施形態の動作タイミング図である。第３クロック信号ＥＸＣＫはローレベルであり、電圧はＶ_Ｌである。第４クロック信号ＥＣＫはハイレベルであり、電圧はＶ_Ｈ２である。第１パルス信号Ｖ_ｉのハイレベルと第１クロック信号ＣＫ_Ａのローレベルは同時に来る。

【0061】

本実施形態のゲート駆動ユニットが図７に示される動作タイミング図に従って動作するプロセスは、図２に示されるゲート駆動ユニットが図３に示される動作タイミング図に従って動作するプロセスとの主な相違点は以下のとおりである。ｔ５時刻において、第１クロック信号ＣＫ_ＡはローレベルＶ_Ｌ１からハイレベルＶ_Ｈ１に上昇し、第２コンデンサＣ２を介して第４トランジスタＴ４のゲートに高電圧を結合することによって、第４トランジスタＴ４は導通する。第４クロック信号ＥＣＫはハイレベル信号であるため、第４クロック信号ＥＣＫは、導通したトランジスタＴ４を介して第２制御ノードＱ_２に対して充電して、第２制御ノードＱ_２の電位Ｖ_Ｑ２はＶ_Ｈ２−Ｖ_ＴＨ４に上昇する。このとき、第６トランジスタＴ６及び第７トランジスタＴ７は導通する。導通した第６トランジスタＴ６により、第１制御ノードＱ_１の電位Ｖ_Ｑ１はローレベルＶ_Ｌにプルダウンされる。導通した第７トランジスタＴ７により、第２トランジスタＴ２の第２極の電位はローレベルＶ_Ｌにプルダウンされ、即ち、ゲート信号出力端子により出力されたゲート信号Ｖ_ｏはローレベルＶ_Ｌにプルダウンされる。

【0062】

ｔ５時刻以降に、第５トランジスタＴ５及び第８トランジスタＴ８はオフ状態にあるため、第１クロック信号ＣＫ_Ａのハイレベルの制御により第４トランジスタＴ４は周期的に導通し、第２制御ノードＱ_２の電位Ｖ_Ｑ２は常にハイレベルに維持される。それにより、第６トランジスタＴ６及び第７トランジスタＴ７は導通状態に維持されて、ゲート信号出力端子により出力されたゲート信号Ｖ_ｏをローレベル走査信号として維持することができる。制御モジュール１３及び第１ローレベル維持モジュール１４の他の時刻の動作プロセスは、上記実施形態を参照して行うことができ、ここでは詳述しない。

【0063】

ｔ１〜ｔ３時刻において、第２制御ノードＱ_２の電位Ｖ_Ｑ２はローレベルに維持されるので、第９トランジスタＴ９はオフ状態になる。ｔ４時刻以降、即ち、第２トランジスタＴ２がハイレベルゲート信号Ｖ_ｏを出力した後に、第１制御ノードＱ_１の電位Ｖ_Ｑ１はローレベルにプルダウンされ、第５トランジスタＴ５、第８トランジスタＴ８及び第１０トランジスタＴ１０はオフされ、第４トランジスタＴ４及び第９トランジスタＴ９は第１クロック信号ＣＫ_Ａのハイレベルの制御下で周期的に導通して、第２制御ノードＱ_２はハイレベルに充電され、第１ローレベル維持モジュール１４における第６トランジスタＴ６及び第７トランジスタＴ７は導通状態となり、ゲート信号Ｖ_ｏはローレベル状態に維持される。

【0064】

第３クロック信号ＥＸＣＫはローレベル信号であり、第１０トランジスタＴ１０の第２極はローレベルノードＱ_３に接続されるため、第９トランジスタＴ９が導通しても又は第１０トランジスタＴ１０が導通しても、第４制御ノードＱ_４の電位Ｖ_Ｑ４はローレベルにプルダウンされるので、第４制御ノードＱ_４の電位Ｖ_Ｑ４は常にローレベルに維持されて、第１１トランジスタＴ１１及び第１２トランジスタＴ１２はオフ状態となる。

【0065】

従って、図７に示される動作タイミング図に基づいて、ゲート駆動ユニットは、第１ローレベル維持モジュール１４を介して、ゲート信号出力端子により出力されたローレベル走査信号を維持し、第２ローレベル維持モジュール１５はオフ状態となる。

【0066】

図８を図６と併せて参照すると、図８は、図６に示されるゲート駆動ユニットの別の実施形態の動作タイミング図である。図７に示される動作タイミング図との主な相違点は以下のとおりである。図８に示されるタイミング動作図では、第３クロック信号ＥＸＣＫはハイレベルであり、電圧はＶ_Ｈ２であり、第４クロック信号ＥＣＫはローレベルであり、電圧はＶ_Ｌである。従って、図８に示される動作タイミング図に基づいて、ゲート駆動ユニットは、第２ローレベル維持モジュール１５を介して、ゲート信号出力端子により出力されたローレベル走査信号を維持し、第１ローレベル維持モジュール１４はオフ状態となる。

【0067】

具体的には、第４クロック信号ＥＣＫはローレベルであり、第５トランジスタＴ５の第２極はローレベルノードＱ３に接続されるため、第４トランジスタＴ４が導通しても又は第５トランジスタＴ５が導通しても、第２制御ノードＱ_２の電位Ｖ_Ｑ２はローレベルにプルダウンされるので、第２制御ノードＱ_２の電位Ｖ_Ｑ２は常にローレベルに維持されて、第６トランジスタＴ６及び第７トランジスタＴ７はオフ状態となり、即ち、回路の駆動中に、第１ローレベル維持モジュール１４は常にオフ状態にある。

【0068】

第１制御信号Ｖ_ｃがローレベルであるため、第３トランジスタＴ３はオフされる。第１クロック信号ＣＫ_Ａの電位はローレベルＶ_Ｌ１であり、第１パルス信号Ｖ_ｉの電位がハイレベルＶ_Ｈ１であるとき、第１トランジスタＴ１は導通し、第１パルス信号Ｖ_ｉは第１トランジスタＴ１を介して第１制御ノードＱ_１に対して充電して、第１制御ノードＱ_１の電位Ｖ_Ｑ１はＶ_Ｈ１−Ｖ_ＴＨ１に充電され、Ｖ_ＴＨ１は第１トランジスタＴ１の閾値電圧である。それにより、第２トランジスタＴ２のゲート電位はハイレベルＶ_Ｈ１−Ｖ_ＴＨ１となり、第２トランジスタＴ２は導通する。第２トランジスタＴ２の導通により、第２トランジスタＴ２の第２極から出力されたゲート信号Ｖ_ｏは、第１クロック信号ＣＫ_ＡのローレベルＶ_Ｌ１にプルダウンされる。同時に、第１制御ノードＱ_１の電位Ｖ_Ｑ１はハイレベルＶ_Ｈ１−Ｖ_ＴＨ１になることによって、第８トランジスタＴ８及び第１０トランジスタＴ１０は導通して、第９トランジスタＴ９のゲート電位はローレベルＶ_Ｌにプルダウンされるため、第９トランジスタＴ９は完全にオフされる。それにより、導通した第１０トランジスタＴ１０を介して、第４制御ノードＱ_４の電位Ｖ_Ｑ４をローレベルＶ_Ｌに完全にプルダウンすることができ、第１１トランジスタＴ１１及び第１２トランジスタＴ１２はオフされるので、第２ローレベル維持モジュール１５は遮断状態になる。

【0069】

ｔ２時刻において、第１制御信号Ｖ_ｃは依然としてローレベルである。第１パルス信号Ｖ_ｉの電位は、第１トランジスタＴ１がオフされるように、ローレベルＶ_Ｌ１に低下する。このとき、第１制御ノードＱ_１の電位Ｖ_Ｑ１は依然としてハイレベルに維持されているので、第２トランジスタＴ２は導通状態に維持され、第１クロック信号ＣＫ_Ａの電位は、ローレベルＶ_Ｌ１からハイレベルＶ_Ｈ１に上昇し、導通した第２トランジスタＴ２を介してゲート信号出力端子に対して充電して、ゲート信号出力端子の電位が急上昇する。第１トランジスタＴ１、第３トランジスタＴ３、第６トランジスタＴ６及び第１２トランジスタＴ１２はオフ状態にあるため、第１制御ノードＱ_１（即ち、第２トランジスタＴ２のゲート）はフローティング状態になる。従って、コンデンサのブートストラップ効果の作用下で、ゲート信号出力端子の電圧の上昇に伴って、第１制御ノードＱ_１の電圧は、Ｖ_Ｈ１−Ｖ_ＴＨ１より高い電圧に昇圧されて、ゲート信号出力端子は、ハイレベルゲート信号Ｖ_ｏを出力するために、ハイレベルＶ_Ｈ１に急速充電することができる。

【0070】

【0071】

ｔ４時刻において、第１制御信号Ｖ_ｃはローレベルからハイレベルに上昇し、第３トランジスタＴ３は導通すると、第１制御ノードＱ_１の電位Ｖ_Ｑ１はローレベルＶ_Ｌにプルダウンされて、第８トランジスタＴ８及び第１０トランジスタＴ１０はオフされる。第１クロック信号ＣＫ_Ａは依然としてローレベルＶ_Ｌ１であるため、第９トランジスタＴ９は依然としてオフ状態にある。それにより、第４制御ノードＱ_４の電位Ｖ_Ｑ４はローレベルＶ_Ｌに維持される。

【0072】

ｔ５時刻において、第１クロック信号ＣＫ_ＡはローレベルＶ_Ｌ１からハイレベルＶ_Ｈ１に上昇し、第２コンデンサＣ２を介して第９トランジスタＴ９のゲートに高電圧を結合することによって、第９トランジスタＴ９は導通する。第３クロック信号ＥＸＣＫはハイレベル信号であるため、第３クロック信号ＥＸＣＫは、導通した第９トランジスタＴ９を介して第４制御ノードＱ_４に対して充電して、第４制御ノードＱ_４の電位Ｖ_Ｑ２はＶ_Ｈ２−Ｖ_ＴＨ９に上昇する。Ｖ_ＴＨ９は第９トランジスタＴ９の閾値電圧である。このとき、第１１トランジスタＴ１１及び第１２トランジスタＴ１２は導通する。導通した第１２トランジスタＴ１２により、第１制御ノードＱ_１の電位Ｖ_Ｑ１はローレベルＶ_Ｌにプルダウンされる。導通した第１１トランジスタＴ１１により、第２トランジスタＴ２の第２極の電位はローレベルＶ_Ｌにプルダウンされ、即ち、ゲート信号出力端子により出力されたゲート信号Ｖ_ｏはローレベルＶ_Ｌにプルダウンされる。

【0073】

ｔ５時刻以降に、第８トランジスタＴ８及び第１０トランジスタＴ１０はオフ状態にあるため、第１クロック信号ＣＫ_Ａのハイレベル制御により第９トランジスタＴ９は周期的に導通し、第４制御ノードＱ_４の電位Ｖ_Ｑ４は常にハイレベルに維持される。それにより、第１１トランジスタＴ１１及び第１２トランジスタＴ１２は導通状態に維持されて、ゲート信号出力端子により出力されたゲート信号Ｖ_ｏをローレベル走査信号として維持することができる。

【0074】

本実施形態によれば、クロック信号ＥＸＣＫとＥＣＫとの継続的な切替えに伴って、第１ローレベル維持モジュール１４と第２ローレベル維持モジュール１５のトランジスタは交互動作のモードになる。例えば、現在時刻において、クロック信号ＥＸＣＫはローレベルであり、クロック信号ＥＣＫはハイレベルである。このとき、ゲート駆動ユニットは、図７に示される動作タイミング図に従って動作し、第１ローレベル維持モジュール１４のトランジスタは、ゲート信号出力端子のローレベルを維持するために動作状態となり、第２ローレベル維持モジュール１５のトランジスタはオフ状態となる。次の時刻において、クロック信号ＥＸＣＫはハイレベルに変換され、クロック信号ＥＣＫはローレベルに変換される。このとき、ゲート駆動ユニットは、図８に示される動作タイミング図に従って動作し、第２ローレベル維持モジュール１５のトランジスタは、ゲート信号出力端子のローレベルを維持するために動作状態となり、第１ローレベル維持モジュール１４のトランジスタはオフ状態となる。２つのローレベル維持モジュール１４、１５の交互動作により、１方のローレベル維持モジュールのトランジスタは長時間の動作状態にあることを回避することができ、トランジスタの閾値電圧ドリフトを抑制し、回路の動作長寿命を提供することが容易になる。さらに、２つのローレベル維持モジュール１４、１５は、１つの制御モジュール１３を共有して、回路面積を節約することができる。
〈実施例４〉

【0075】

図９を参照すると、図９は、本発明のゲート駆動ユニットの別の実施形態の構造模式図である。本実施形態のゲート駆動ユニットの動作タイミング図は、図６に示されるゲート駆動ユニットの動作タイミング図と同じである。図９に示されるように、本実施形態と図６に示されるゲート駆動ユニットとの主な相違点は以下のとおりである。本実施形態では、制御モジュール１３は第１３トランジスタＴ１３及び第１４トランジスタＴ１４を更に備える。第１３トランジスタＴ１３のゲートは第３クロック信号ＥＸＣＫを入力するために使用され、第１３トランジスタＴ１３の第１極は第４トランジスタＴ４の第１極に接続され、第４クロック信号ＥＣＫが入力され、第１３トランジスタＴ１３の第２極は第２制御ノードＱ_２に接続される。第１４トランジスタＴ１４のゲートは第４クロック信号ＥＣＫを入力するために使用され、第１４トランジスタＴ１４の第１極は、第９トランジスタＴ９の第１極に接続されて、第３クロック信号ＥＸＣＫを入力するために使用され、第１４トランジスタＴ１４の第２極は第４制御ノードＱ_４に接続される。

【0076】

本実施形態では、第１３トランジスタＴ１３と第１４トランジスタＴ１４を追加することによって、ゲート駆動ユニットが図７に示される動作タイミング図に従って動作するとき、即ち、トランジスタＴ６、Ｔ７を用いてゲート信号出力端子のローレベルを維持するとき、第１４トランジスタＴ１４は導通状態になる。導通した第１４トランジスタＴ１４を介して第３クロック信号ＥＸＣＫを第４制御ノードＱ_４に結合することができる。それにより、第４制御ノードＱ_４のローレベルを更に安定させて、第４制御ノードＱ_４のローレベルの不安定性によるトランジスタＴ１１、Ｔ１２の漏電を回避することができ、回路の出力が更に安定になる。ゲート駆動ユニットが図８に示される動作タイミング図に従って動作するとき、即ち、トランジスタＴ１１、Ｔ１２を用いてゲート信号出力端子のローレベルを維持するとき、第１３トランジスタＴ１３は導通状態になる。導通した第１３トランジスタＴ１３を介して第４クロック信号ＥＣＫを第２制御ノードＱ_２に結合することができる。それにより、第２制御ノードＱ_２のローレベルを更に安定させて、第２制御ノードＱ_２のローレベルの不安定性によるトランジスタＴ６、Ｔ７の漏電を回避することができ、回路の出力が更に安定になる。
〈実施例５〉

【0077】

図１０を参照すると、図１０は、本発明のゲート駆動ユニットの別の実施形態の構造模式図である。本実施形態のゲート駆動ユニットの動作タイミング図は、図６に示されるゲート駆動ユニットの動作タイミング図と同じである。図１０に示されるように、本実施形態と図６に示されるゲート駆動ユニットとの主な相違点は以下のとおりである。本実施形態では、制御モジュール１３は第１６トランジスタＴ１６及び第１７トランジスタＴ１７を更に備える。

【0078】

第１６トランジスタＴ１６のゲートと第１７トランジスタＴ１７のゲートはいずれも第１トランジスタＴ１のゲートに接続され、第１パルス信号Ｖ_ｉを入力するために使用され、第１６トランジスタＴ１６の第１極は第４制御ノードＱ_４に接続され、第１６トランジスタＴ１６の第２極はローレベルノードＱ_３に接続される。第１７トランジスタＴ１７の第１極は第２制御ノードＱ_２に接続され、第１７トランジスタＴ１７の第２極はローレベルノードＱ_３に接続される。

【0079】

第１６トランジスタＴ１６及び第１７トランジスタＴ１７は第１パルス信号Ｖ_ｉにより駆動される。トランジスタＴ１６、Ｔ１７を追加することによって、ゲート駆動ユニットが図７に示される動作タイミング図に従って動作すると、ｔ１時刻において、導通した第１７トランジスタＴ１７を介して第６トランジスタＴ６、第７トランジスタＴ７のゲートをローレベルＶ_Ｌに急速にプルダウンすることができる。それにより、ｔ１時刻におけるトランジスタＴ６、Ｔ７の漏電の可能性が抑制され、回路の出力上昇遅延がさらに低減される。ゲート駆動ユニットが図８に示される動作タイミング図に従って動作すると、ｔ１時刻において、導通した第１６トランジスタＴ１６を介して第１１トランジスタＴ１１、第１２トランジスタＴ１２のゲートをローレベルＶ_Ｌに急速にプルダウンすることができる。それにより、ｔ１時刻におけるトランジスタＴ１１、Ｔ１２の漏電の可能性が抑制され、回路の出力上昇遅延がさらに低減される。
〈実施例６〉

【0080】

図１１を参照すると、図１１は、本発明のゲート駆動ユニットの別の実施形態の構造模式図である。各ゲート駆動ユニットは１つの走査線の駆動に使用されるため、液晶パネルには、通常、駆動するために複数のゲート駆動ユニットが必要である。複数のゲート駆動ユニットは、カスケード接続の方式で接続される。各ステージのゲート駆動ユニットのゲート信号出力端子は１つの走査線に接続される。

【0081】

本実施形態では、ゲート駆動ユニットと図２に示される実施形態のゲート駆動ユニットとの主な相違点は以下のとおりである。本実施形態のゲート駆動ユニットは第２ローレベル維持モジュール１６を更に備え、第２ローレベル維持モジュール１６は第１８トランジスタＴ１８及び第１９トランジスタＴ１９を備える。現在ステージのゲート駆動ユニットをＮとし、前ステージのゲート駆動ユニットをＮ−１とすると、図１１に示されるように、現在ステージのゲート駆動ユニットＮの第１８トランジスタＴ１８のゲートと第１９トランジスタＴ１９のゲートはいずれも前ステージのゲート駆動ユニットＮ−１の第２制御ノードＱ_２に接続され、現在ステージのゲート駆動ユニットＮの第１８トランジスタＴ１８の第１極は、現在ステージのゲート駆動ユニットＮの第１制御ノードＱ_１に接続され、現在ステージのゲート駆動ユニットＮの第１８トランジスタＴ１８の第２極は、現在ステージのゲート駆動ユニットＮのローレベルノードＱ_３に接続される。現在ステージのゲート駆動ユニットＮの第１９トランジスタＴ１９の第１極は、現在ステージのゲート駆動ユニットＮの第２トランジスタＴ２の第２極に接続され、現在ステージのゲート駆動ユニットＮの第１９トランジスタＴ１９の第２極は、現在ステージのゲート駆動ユニットＮのローレベルノードＱ_３に接続される。

【0082】

現在ステージのゲート駆動ユニットＮの第４トランジスタＴ４の第１極により入力された第１入力信号は、第４クロック信号ＥＣＫである。前ステージのゲート駆動ユニットＮ−１の第４トランジスタＴ４の第１極により入力された第１入力信号は、第３クロック信号ＥＸＣＫである。本実施形態のゲート駆動ユニットは、図６に示される実施形態のゲート駆動ユニットの動作プロセスと類似であり、主な相違点は、本実施形態のゲート駆動ユニットの第２ローレベル維持モジュール１６が前ステージのゲート駆動ユニットの第２制御ノードを介して駆動を行うことである。

【0083】

具体的には、図１１及び図１２を併せて参照すると、図１２は、図１１に示されるゲート駆動ユニットの一実施形態の動作タイミング図である。第１パルス信号Ｖ_ｉ（Ｎ）のハイレベルと第１クロック信号ＣＫ_Ａ（Ｎ）のローレベルは同時に来る。第３クロック信号ＥＣＸＫはローレベルであり、電圧はＶ_Ｌであり、第４クロック信号ＥＣＫはハイレベルであり、電圧はＶ_Ｈ２である。この場合、前ステージのゲート駆動ユニットＮ−１の動作プロセスは、図６のゲート駆動ユニットが図８に示される動作タイミング図に基づいて動作を行うプロセスと類似であるので、ここでは具体的な動作プロセスについて再度詳述しない。前ステージのゲート駆動ユニットＮ−１の第２制御ノードＱ_{２（Ｎ−１）}の電位Ｖ_{Ｑ２（Ｎ−１）}は、導通した第５トランジスタＴ５又は導通した第４トランジスタＴ４により、ローレベルＶ_Ｌにプルダウンされる。即ち、前ステージのゲート駆動ユニットＮ−１の第２制御ノードＱ_{２（Ｎ−１）}はローレベルＶ_Ｌに維持される。前ステージのゲート駆動ユニットＮ−１は、その第２ローレベル維持モジュール１６を用いて、対応するゲート信号出力端子のローレベルを維持し、その第１ローレベル維持モジュール１４が第２制御ノードＱ_{２（Ｎ−１）}のローレベル制御下でオフ状態になる。

【0084】

現在ステージのゲート駆動ユニットＮについては、第４クロック信号ＥＣＫはハイレベルであり、その動作プロセスは、図６に示されるゲート駆動ユニットが図７に示される動作タイミング図に従って動作を行うプロセスと類似であるので、具体的な動作プロセスについては再度詳述しない。現在ステージのゲート駆動ユニットＮの第１８トランジスタＴ１８及び第１９トランジスタＴ１９のゲートは、前ステージのゲート駆動ユニットＮ−１の第２制御ノードＱ_{２（Ｎ−１）}に接続される。前ステージのゲート駆動ユニットＮ−１の第２制御ノードＱ_{２（Ｎ−１）}のローレベル制御下で、現在ステージのゲート駆動ユニットＮの第１８トランジスタＴ１８及び第１９トランジスタＴ１９はオフ状態にあるため、現在ステージのゲート駆動ユニットＮの第２ローレベル維持モジュール１６はオフ状態にある。ｔ５時刻以降、現在ステージのゲート駆動ユニットＮの第２制御ノードＱ_２（Ｎ）の電位Ｖ_{Ｑ２（Ｎ）}はハイレベル状態に維持されて、第６トランジスタＴ６及び第７トランジスタＴ７は導通状態になり、対応するゲート信号出力端子のゲート信号Ｖ_ｏ（Ｎ）はローレベルに維持され、即ち、現在ステージのゲート駆動ユニットＮは、第１ローレベル維持モジュール１４を用いて、ゲート信号出力端子のローレベルを維持し、その第２ローレベル維持モジュール１６はオフ状態にある。

【0085】

上記の場合には、第３クロック信号ＥＣＸＫはローレベルであり、第４クロック信号ＥＣＫはハイレベルである。前ステージのゲート駆動ユニットＮ−１は、その第２ローレベル維持モジュール１６によって、対応するゲート信号出力端子のローレベルを維持し、現在ステージのゲート駆動ユニットＮは、第１ローレベル維持モジュール１４によって、ゲート信号出力端子のローレベルを維持する。他の場合には、第３クロック信号ＥＣＸＫはハイレベルであってもよく、第４クロック信号ＥＣＫはローレベルであってもよい。このとき、前ステージのゲート駆動ユニットＮ−１は、その第１ローレベル維持モジュール１４によって、対応するゲート信号出力端子のローレベルを維持し、現在ステージのゲート駆動ユニットＮは、第２ローレベル維持モジュール１６によって、ゲート信号出力端子のローレベルを維持する。具体的な分析プロセスは、上記説明を参照することができ、ここでは再度詳述しない。

【0086】

図１１及び図１３を併せて参照すると、図１３は、図１１に示されるゲート駆動ユニットの別の実施形態の動作タイミング図である。第１パルス信号Ｖ_ｉ（Ｎ）のハイレベルと第１クロック信号ＣＫ_Ａ（Ｎ）のハイレベルとは１／４クロック周期重なる。第３クロック信号ＥＣＸＫはハイレベルであり、電圧はＶ_Ｈ２であり、第４クロック信号ＥＣＫはローレベルであり、電圧はＶ_Ｌである。この場合、前ステージのゲート駆動ユニットＮ−１の動作プロセスは、図６に示されるゲート駆動ユニットが図７に示される動作タイミング図に従って動作を行うプロセスと類似であるので、具体的な動作プロセスについては、ここでは再度詳述しない。ｔ５時刻以降、前ステージのゲート駆動ユニットＮ−１の第５トランジスタＴ５及び第８トランジスタＴ８はオフされ、第４トランジスタＴ４は第１クロック信号ＣＫ_{Ａ（Ｎ−１）}のハイレベル制御下で周期的に導通して、前ステージのゲート駆動ユニットＮ−１の第２制御ノードＱ_{２（Ｎ−１）}の電位Ｖ_{Ｑ２（Ｎ−１）}はハイレベルＶ_Ｈ２に維持される。即ち、前ステージのゲート駆動ユニットＮ−１は、その第１ローレベル維持モジュール１４によって、対応するゲート信号出力端子のローレベルを維持し、その第２ローレベル維持モジュール１６はオフ状態にある。

【0087】

現在ステージのゲート駆動ユニットＮについては、第４クロック信号ＥＣＫはローレベルであり、その動作プロセスは、図６に示されるゲート駆動ユニットが図８に示される動作タイミング図に従って動作を行うプロセスと類似であるので、具体的な動作プロセスについては再度詳述しない。現在ステージのゲート駆動ユニットＮの第２制御ノードＱ_２（Ｎ）の電位Ｖ_{Ｑ２（Ｎ）}は、導通した第５トランジスタＴ５又は導通した第４トランジスタＴ４によって、ローレベルＶ_Ｌにプルダウンされる。即ち、現在ステージのゲート駆動ユニットＮの第２制御ノードＱ_２（Ｎ）はローレベルＶ_Ｌに維持され、その第６トランジスタＴ６及び第７トランジスタＴ７はオフ状態にあるため、第１ローレベル維持モジュール１４はオフ状態にある。ｔ５時刻以降、現在ステージのゲート駆動ユニットＮの第１８トランジスタＴ１８及び第１９トランジスタＴ１９は、前ステージのゲート駆動ユニットの第２制御ノードＱ_{２（Ｎ −１）}のハイレベル制御下で導通状態になるため、現在ステージのゲート駆動ユニットＮの第２ローレベル維持モジュール１６は導通状態になり、対応するゲート信号出力端子のゲート信号Ｖ_ｏ（Ｎ）をローレベルに維持する。即ち、現在ステージのゲート駆動ユニットＮは、第２ローレベル維持モジュール１６によって、ゲート信号出力端子のローレベルを維持し、その第１ローレベル維持モジュール１４はオフ状態にある。

【0088】

上記の場合には、第３クロック信号ＥＣＸＫはハイレベルであり、第４クロック信号ＥＣＫはローレベルである。前ステージのゲート駆動ユニットＮ−１は、その第１ローレベル維持モジュール１４によって、対応するゲート信号出力端子のローレベルを維持し、現在ステージのゲート駆動ユニットＮは、第２ローレベル維持モジュール１６によって、ゲート信号出力端子のローレベルを維持する。他の場合には、第３クロック信号ＥＣＸＫはローレベルであってもよく、第４クロック信号ＥＣＫはハイレベルであってもよい。このとき、前ステージのゲート駆動ユニットＮ−１は、その第２ローレベル維持モジュール１６によって、対応するゲート信号出力端子のローレベルを維持し、現在ステージのゲート駆動ユニットＮは、第１ローレベル維持モジュール１４によって、ゲート信号出力端子のローレベルを維持する。具体的な分析プロセスは、上記説明を参照することができ、ここでは再度詳述しない。

【0089】

本実施形態によれば、隣接する２つのステージのゲート駆動ユニットは１つの制御モジュールを共有し、具体的に、現在ステージのゲート駆動ユニットＮと前ステージのゲート駆動ユニットＮ−１は、１つの制御モジュールを共有することによって、回路内のトランジスタの数の減少、回路設計の簡略化、及び回路の総面積の更なる削減は容易になされる。

【0090】

当然のことながら、他の実施形態では、図１１に示されるゲート駆動ユニットの制御モジュールに第１５トランジスタＴ１５がさらに追加されてもよい。第１５トランジスタＴ１５の接続方式は、図５に示される第１５トランジスタＴ１５の接続方式を参照することができるが、ここでは再度詳述しない。
〈実施例７〉

【0091】

図１４を参照すると、本発明のゲート駆動ユニットの他の実施形態について、図２に示されるゲート駆動ユニットとの主な相違点は以下のとおりである。第３トランジスタＴ３の第２極は、第１トランジスタＴ１のゲートに接続され、第１パルス信号Ｖ_ｉを入力するために使用され、第３トランジスタＴ３のゲートにより入力された第１制御信号は第２クロック信号ＣＫ_Ｂである。第１クロック信号ＣＫ_Ａのハイレベルと第２クロック信号ＣＫ_Ｂのハイレベルは１／４クロック周期重なる。第２クロック信号ＣＫ_Ｂも、前ステージのゲート駆動ユニットの第１クロック信号である。

【0092】

図１５を併せて参照すると、図１５は、図１４に示されるゲート駆動ユニットの動作タイミング図である。

【0093】

ｔ１時刻において、第１パルス信号Ｖｉはハイレベルであり、第２クロック信号ＣＫＢはハイレベルであり、第１トランジスタＴ１と第３トランジスタＴ３はいずれも導通状態にある。第１パルス信号Ｖ_ｉは、導通した第３トランジスタＴ３を介して第１制御ノードＱ_１に対して充電し、第１制御ノードＱ_１の電位Ｖ_Ｑ１をハイレベルに上昇させて、第２トランジスタＴ２を導通させることができる。第１クロック信号ＣＫ_Ａはローレベルであるため、導通した第２トランジスタＴ２を介してゲート信号出力端子のゲート信号Ｖ_ｏはローレベルにプルダウンされる。同時に、第１制御ノードＱ_１のハイレベル制御下で、第５トランジスタＴ５及び第８トランジスタＴ８は導通する。それにより、第２制御ノードＱ_２の電位Ｖ_Ｑ２はローレベルにプルダウンされて、第６トランジスタＴ６及び第７トランジスタＴ７はオフされる。

【0094】

ｔ２時刻において、第１クロック信号ＣＫ_Ａはハイレベルであり、第２クロック信号ＣＫ_Ｂと第１パルス信号Ｖ_ｉは前半部分の時間内にハイレベルとなる。このとき、第１制御ノードＱ_１の電位Ｖ_Ｑ１はハイレベルに維持され、第２トランジスタＴ２は導通状態に維持され、ゲート信号出力端子の電位は急速に上昇する。第１クロック信号ＣＫ_Ａがゲート信号出力端子に対して充電すると、コンデンサのブートストラップ効果の影響により、第１制御ノードＱ_１の電位Ｖ_Ｑ１も上昇して、ゲート信号出力端子をハイレベルに急速充電することができ、それにより、ハイレベルのゲート信号Ｖ_ｏが出力される。後半部分の時間内において、第２クロック信号ＣＫ_Ｂと第１パルス信号Ｖ_ｉはローレベルである。このとき、第１トランジスタＴ１と第３トランジスタＴ３はオフになるが、第１制御ノードＱ_１の電位Ｖ_Ｑ１はハイレベルであるため、第２トランジスタＴ２は導通状態に維持されて、ゲート信号出力端子はハイレベルゲート信号Ｖ_ｏを出力する。

【0095】

ｔ３時刻において、第１クロック信号ＣＫ_ＡはハイレベルＶ_Ｈ１からローレベルＶ_Ｌ１に低下するが、第１制御ノードＱ_１の電位Ｖ_Ｑ１は依然としてハイレベルであり、第２トランジスタＴ２は導通状態に維持されるため、ゲート信号出力端子は、導通した第２トランジスタＴ２を介して放電を行って、ゲート信号出力端子により出力されたゲート信号Ｖ_ｏの電位はローレベルに急速に低下することができる。コンデンサのブートストラップ効果により、第１制御ノードＱ_１の電位Ｖ_Ｑ１はＶ_Ｈ１−Ｖ_ＴＨ１に低下する。

【0096】

ｔ４時刻において、第２クロック信号ＣＫＢがローレベルからハイレベルに上昇し、第３トランジスタＴ３が導通すると、第１制御ノードＱ_１の電位Ｖ_Ｑ１は第１パルス信号Ｖ_ｉのローレベルにプルダウンされて、第５トランジスタＴ５及び第８トランジスタＴ８はオフされる。第１クロック信号ＣＫ_Ａは依然としてローレベルＶ_Ｌ１であるため、第４トランジスタＴ４は依然としてオフ状態にある。それにより、第２制御ノードＱ_２の電位Ｖ_Ｑ２はローレベルＶ_Ｌに維持される。

【0097】

【0098】

本実施形態によれば、ゲート駆動ユニットは、次のステージのユニットによりフィードバック信号を供給する必要がない。

【0099】

当業者が理解できるように、本発明のゲート駆動ユニットの実施形態では、図１４に示されるゲート駆動ユニットにおける制御モジュール１３は、図５、図６、図９、図１０又は図１１に示される制御モジュールを使用することができ、図６、図９、図１０又は図１１に示される第２ローレベル維持モジュールを追加することもできる。

【0100】

本発明は、ゲート駆動回路の実施形態を更に提供する。ゲート駆動回路は、Ｍ個のカスケード接続されたゲート駆動ユニットを備え、Ｍは１より大きい整数である。ゲート駆動ユニットは、上記実施形態のいずれか１つに記載のゲート駆動ユニットであってもよい。第Ｎステージのゲート駆動ユニットのパルス信号入力端子は、第Ｎ−１ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Ｎは整数であり、値の範囲は１＜Ｎ≦Ｍである。又は他の実現形態では、第Ｎステージのゲート駆動ユニットのパルス信号入力端子は、第Ｎ−２ステージのゲート駆動ユニットのゲート信号出力端子に接続されてもよく、Ｎは整数であり、値の範囲は２＜Ｎ≦Ｍである。

【0101】

Ｍ個のカスケード接続されたゲート駆動ユニットにおいて、各ステージのゲート駆動ユニットの構造は同じであってもよく、例えば、すべて図２に示されるゲート駆動ユニットであってもよく、又はすべて図５に示されるゲート駆動ユニットであってもよく、又はすべて図６に示されるゲート駆動ユニットであってもよく、又はすべて図９に示されるゲート駆動ユニットであってもよく、又はすべて図１０に示されるゲート駆動ユニットであってもよく、又はすべて図１１に示されるゲート駆動ユニットであってもよく、又はすべて図１４に示されるゲート駆動ユニットであってもよい。

【0102】

当然のことながら、Ｍ個のカスケード接続されたゲート駆動ユニットにおいて、各ステージのゲート駆動ユニットの構造は異なってもよいし、部分的に同じであってもよい。
〈実施例８〉

【0103】

図１６を図１９と併せて参照すると、図１９は、図１６に示されるゲート駆動回路の一実施形態の動作タイミング図である。ゲート駆動回路はＭ個のカスケード接続されたゲート駆動ユニットを備え、Ｍは１より大きい整数である。各ゲート駆動ユニットのゲート信号出力端子は、１つの走査線に走査信号を供給するために使用される。第Ｎステージのゲート駆動ユニットのパルス信号入力端子は、第Ｎ−１ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Ｎは整数であり、値の範囲は１＜Ｎ≦Ｍである。あるいは、第Ｎステージのゲート駆動ユニットのパルス信号入力端子は、第Ｎ−２ステージのゲート駆動ユニットのゲート信号出力端子に接続されてもよく、Ｎは整数であり、値の範囲は２＜Ｎ≦Ｍである。

【0104】

具体的には、本実施形態において、ゲート駆動回路は複数のクロック信号線を更に備える。図面には４つのクロック信号線ＣＫ_１〜ＣＫ_４が示されるが、ハイレベル信号線Ｖ_ＤＤ、ローレベル信号線Ｖ_ＳＳ及び開始信号線ＳＴが更に備えられる。開始信号線ＳＴはパルス信号である。Ｍ個のカスケード接続されたゲート駆動ユニットは２つの部分に分けられる。第１〜第Ｍ−４ステージのゲート駆動ユニットは主駆動ユニットとされ、第Ｍ−３〜第Ｍステージのゲート駆動ユニットは追加ステージのゲート駆動ユニットとされる。

【0105】

第１〜第Ｍ−４ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットは、図２に示されるゲート駆動ユニットであってもよいし、又は、図５に示されるゲート駆動ユニットであってもよい。

【0106】

第１〜第Ｍ−４ステージのゲート駆動ユニットにおいて、第Ｊステージのゲート駆動ユニットのパルス信号入力端子（Ｖ_ｉ）は、第Ｊ−２ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Ｊは整数であり、値の範囲は２＜Ｊ≦Ｍ−４である。第１ステージのゲート駆動ユニットと第２ステージのゲート駆動ユニットのパルス信号入力端子は、開始信号線ＳＴに接続されて、開始信号線ＳＴを介して第１パルス信号Ｖ_ｉを取得する。各ゲート駆動ユニットのクロック信号入力端子（ＣＫ_Ａ）は１つのクロック信号線に接続され、第１プルダウン制御端子（Ｖ_ｃ）は第Ｋ＋３ステージのゲート駆動ユニットのゲート信号出力端子に接続される。即ち、各ゲート駆動ユニットの第１制御信号Ｖ_ｃは、第Ｋ＋３ステージのゲート駆動ユニットのゲート信号出力端子により出力されたゲート信号であり、Ｋは整数であり、値の範囲は１≦Ｋ≦Ｍ−４である。各ゲート駆動ユニットの第１入力信号端子はハイレベル信号線Ｖ_ＤＤに接続され、ローレベルノードＱ_３はローレベル信号線Ｖ_ＳＳに接続される。

【0107】

当然のことながら、他の実施形態では、第１〜第Ｍ−４ステージのゲート駆動ユニットにおいて、第Ｊステージのゲート駆動ユニットのパルス信号入力端子は、第Ｊ−１ステージのゲート駆動ユニットのゲート信号出力端子に接続されてもよく、Ｊは整数であり、値の範囲は１＜Ｊ≦Ｍ−４である。

【0108】

第Ｍ−３〜第Ｍステージのゲート駆動ユニット（即ち、第１〜第４追加ステージ）の中の各ステージのゲート駆動ユニットは、図１４に示されるゲート駆動ユニットであってもよい。第Ｍ−３〜第Ｍステージのゲート駆動ユニットにおいて、各ステージのゲート駆動ユニットのパルス信号入力端子は、前ステージのゲート駆動ユニットのゲート信号出力端子に接続され、同じゲート駆動ユニットのクロック信号入力端子（ＣＫ_Ａ）と第１プルダウン制御端子（ＣＫ_Ｂ）は、２つの異なるクロック信号線に接続される。
〈実施例９〉

【0109】

図１７を図１９と併せて参照すると、図１９は、図１７に示されるゲート駆動回路の一実施形態の動作タイミング図である。ゲート駆動回路はＭ個のカスケード接続されたゲート駆動ユニットを備え、Ｍは１より大きい整数である。各ゲート駆動ユニットのゲート信号出力端子は、１つの走査線に走査信号を供給するために使用される。第Ｎステージのゲート駆動ユニットのパルス信号入力端子は、第Ｎ−１ステージのゲート駆動ユニットのゲート信号出力端子に接続され、Ｎは整数であり、値の範囲は１＜Ｎ≦Ｍである。あるいは、第Ｎステージのゲート駆動ユニットのパルス信号入力端子は、第Ｎ−２ステージのゲート駆動ユニットのゲート信号出力端子に接続されてもよく、Ｎは整数であり、値の範囲は２＜Ｎ≦Ｍである。

【0110】

具体的には、本実施形態において、ゲート駆動回路は複数のクロック信号線を更に備える。図面には４つのクロック信号線ＣＫ_１〜ＣＫ_４及び２つの二相低周波数クロック信号線ＥＸＣＫ、ＥＣＫが示されるが、ハイレベル信号線Ｖ_ＤＤ、ローレベル信号線Ｖ_ＳＳ及び開始信号線ＳＴが更に備えられる。開始信号線ＳＴはパルス信号である。Ｍ個のカスケード接続されたゲート駆動ユニットは２つの部分に分けられる。第１〜第Ｍ−４ステージのゲート駆動ユニットは主駆動ユニットとされ、第Ｍ−３〜第Ｍステージのゲート駆動ユニットは追加ステージのゲート駆動ユニットとされる。

【0111】

第１〜第Ｍ−４ステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットは、図６、図９又は図１０のいずれかの実施形態に示されるゲート駆動ユニットであってもよい。各ステージのゲート駆動ユニットのパルス信号入力端子（Ｖ_ｉ）、クロック信号入力端子（ＣＫ_Ａ）及び第１プルダウン制御端子（Ｖ_ｃ）の接続方式は、図１６に示されるゲート駆動回路の接続方式と同じであるので、ここでは詳述しない。また、第１〜第Ｍ−４ステージのゲート駆動ユニットにおける第４トランジスタＴ４の第１極は、クロック信号線ＥＣＫに接続され、第１３トランジスタＴ１３のゲートはクロック信号線ＥＸＣＫに接続され、第９トランジスタＴ９の第１極はクロック信号線ＥＸＣＫに接続され、第１４トランジスタＴ１４のゲートはクロック信号線ＥＣＫに接続される。

【0112】

第Ｍ−３〜第Ｍステージのゲート駆動ユニット（即ち、第１〜第４追加ステージ）の中の各ステージのゲート駆動ユニットは、図１４に示されるゲート駆動ユニットに基づいて、図６に示されるゲート駆動ユニットにおけるトランジスタＴ９、Ｔ１０、Ｔ１１及びＴ１２が追加されて得られたゲート駆動ユニットである。追加されたトランジスタＴ９、Ｔ１０、Ｔ１１及びＴ１２の接続方式は、図６に示されるゲート駆動ユニットの接続方式と同じであり、トランジスタＴ４の第１極はクロック信号線ＥＣＫに接続され、トランジスタＴ９の第１極はクロック信号線ＥＸＣＫに接続される。

【0113】

当然のことながら、第Ｍ−３〜第Ｍステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットは、図１４に示されるゲート駆動ユニットに基づいて、図９に示されるゲート駆動ユニットにおけるトランジスタＴ９、Ｔ１０、Ｔ１１、Ｔ１２、Ｔ１３及びＴ１４が追加されたものであってもよい。追加されたトランジスタＴ９、Ｔ１０、Ｔ１１、Ｔ１２、Ｔ１３及びＴ１４の接続方式は、図９に示されるゲート駆動ユニットの接続方式と同じであり、トランジスタＴ４の第１極はクロック信号線ＥＣＫに接続され、トランジスタＴ１３のゲートはクロック信号線ＥＸＣＫに接続され、トランジスタＴ９の第１極はクロック信号線ＥＸＣＫに接続され、トランジスタＴ１４のゲートはクロック信号線ＥＣＫに接続される。さらに、第Ｍ−３〜第Ｍステージのゲート駆動ユニットの中の各ステージのゲート駆動ユニットは、図１４に示されるゲート駆動ユニットに基づいて、図１０に示されるゲート駆動ユニットにおけるトランジスタＴ９、Ｔ１０、Ｔ１１、Ｔ１２、Ｔ１６及びＴ１７が追加されたものであってもよい。追加されたトランジスタＴ９、Ｔ１０、Ｔ１１、Ｔ１２、Ｔ１６及びＴ１７の接続方式は、図１０に示されるゲート駆動ユニットの接続方式と同じである。
〈実施例１０〉

【0114】

図１８を図１９と併せて参照すると、図１９は、図１８に示されるゲート駆動回路の一実施形態の動作タイミング図である。図１７に示されるゲート駆動回路との主な相違点は以下のとおりである。本実施形態における第２〜Ｍ−４ステージのゲート駆動ユニットは、図１１に示されるゲート駆動ユニットの構造を採用する。即ち、第２〜Ｍ−４ステージのゲート駆動ユニットにおいて、第Ｈステージのゲート駆動ユニットの第２ローレベル維持モジュール１６のトランジスタＴ１８、Ｔ１９のゲートは、第Ｈ−１ステージのゲート駆動ユニットの第２制御ノードＱ_２に接続され、Ｈは整数であり、値の範囲は１＜Ｈ≦Ｍ−４である。本実施形態の第１ステージのゲート駆動ユニットと第Ｍ−３〜第Ｍステージのゲート駆動ユニットの接続方式は、図１７に示される実施形態の接続方式と同じであるので、ここでは再度詳述しない。

【0115】

図２０を参照すると、本発明は表示装置の実施形態を更に提供する。表示装置は、液晶表示装置であり、複数の走査線Ｇ_１〜Ｇ_Ｎ、及び複数の走査線Ｇ_１〜Ｇ_Ｎにゲート信号を供給するゲート駆動回路２１を備える。ゲート駆動回路２１は、上記実施形態のいずれかに記載のゲート駆動回路である。複数の走査線Ｇ_１〜Ｇ_Ｎに走査信号が供給されて、対応する画素薄膜トランジスタが駆動される。その後、データ駆動回路２２は、オンされた画素薄膜トランジスタを介して画素に表示信号を供給して、表示装置の画面表示を実現する。

【0116】

本発明の実施形態のゲート駆動ユニット、ゲート駆動回路及び表示装置によれば、ローレベル維持モジュールの制御端子をローレベルにプルダウンすることができ、それにより、ローレベル維持モジュールの漏電が低減され、回路の動作速度が向上する。図２１に示されるように、図２１は、従来技術のゲート駆動ユニットのローレベル維持モジュールの制御端子の信号波形、及び本発明の実施形態のゲート駆動ユニットのローレベル維持モジュールの制御端子（即ち、第３プルダウン制御端子（第２制御ノード））の信号波形を示す。信号波形２１１は、従来のローレベル維持モジュールの制御端子の信号波形であり、信号波形２１２は、本発明の実施形態のローレベル維持モジュールの制御端子の信号波形（即ち、第２制御ノードの信号波形）である。図から分かるように、駆動段階（即ち、ｔ１〜ｔ４時刻、図２１の楕円破線部分に対応する）において、従来のローレベル維持モジュールと比較して、本発明のローレベル維持モジュールの制御端子のレベルをＶ_Ｌに完全にプルダウンすることができ、ローレベル維持モジュールの漏電を効果的に低減することができる。

【0117】

以上の説明は本発明に係る実施形態に過ぎず、本発明の保護範囲を制限するものではない。本発明の明細書及び添付図面によって作成したすべての同等構造又は同等フローの変更を、直接又は間接的に他の関連する技術分野に実施することは、いずれも同じ理由により本発明の保護範囲内に含まれるべきである。

【図1】