特許 6736315 受光素子を有する半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6736315

(24)【登録日】2020年7月17日

(45)【発行日】2020年8月5日

(54)【発明の名称】受光素子を有する半導体装置

(51)【国際特許分類】

   H01L 27/146 20060101AFI20200728BHJP

   H01L 31/02 20060101ALI20200728BHJP

   H01L 31/10 20060101ALI20200728BHJP

   H04N 5/369 20110101ALI20200728BHJP

【ＦＩ】

   H01L27/146 A

   H01L31/02 A

   H01L31/10 A

   H04N5/369

【請求項の数】5

【全頁数】7

(21)【出願番号】特願2016-41127(P2016-41127)

(22)【出願日】2016年3月3日

(65)【公開番号】特開2017-157736(P2017-157736A)

(43)【公開日】2017年9月7日

【審査請求日】2019年1月11日

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】小山 威

【審査官】 田邊 顕人

(56)【参考文献】

【文献】 米国特許出願公開第２００７／００１２９７０（ＵＳ，Ａ１）

【文献】 国際公開第２０１５／００４８６７（ＷＯ，Ａ１）

【文献】 特開２００６−１７３３５１（ＪＰ，Ａ）

【文献】 特開２０１１−０８６７０９（ＪＰ，Ａ）

【文献】 特開２００９−０８１２０１（ＪＰ，Ａ）

【文献】 特開２００７−０１７９６１（ＪＰ，Ａ）

【文献】 特開２０１５−２２０２５５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２７／１４６

Ｈ０１Ｌ ３１／０２

Ｈ０１Ｌ ３１／１０

Ｈ０４Ｎ ５／３６９

(57)【特許請求の範囲】

【請求項1】

第１導電型半導体基板の上面に形成された第２導電型層領域と前記第１導電型半導体基板からなるＰＮ接合によるフォトダイオードを複数備えた受光素子を有する半導体装置であって、
前記フォトダイオードと隣接するフォトダイオードとの間に、埋め込み酸化膜を介して前記第１導電型半導体基板の上に設けられ、前記フォトダイオード上に開口領域を有する単結晶シリコンからなる、前記受光素子側に入射する光の一部を遮光するＳＯＩ層と、
前記フォトダイオードおよび前記ＳＯＩ層の上に設けられた酸化膜と、を有することを特徴とする受光素子を有する半導体装置。

【請求項2】

前記ＳＯＩ層は光を遮光し、前記ＳＯＩ層の厚さは、遮光する前記光の到達深さよりも厚いことを特徴とする請求項１記載の受光素子を有する半導体装置。

【請求項3】

平面視的に前記ＳＯＩ層が前記フォトダイオードと重なることを特徴とする請求項１または２記載の受光素子を有する半導体装置。

【請求項4】

前記酸化膜が前記埋め込み酸化膜および前記埋め込み酸化膜上に形成された絶縁酸化膜からなることを特徴とする請求項１乃至３のいずれか１項記載の受光素子を有する半導体装置。

【請求項5】

前記酸化膜が絶縁酸化膜からなることを特徴とする請求項１乃至３のいずれか１項記載の受光素子を有する半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、受光素子を有する半導体装置に関する。

【背景技術】

【0002】

半導体装置の一つであるＣＭＯＳイメージセンサは一般的に受光素子として、一次元あるいは二次元に配置された受光部画素アレイを有している。受光部画素アレイの画素はＰＮ接合によるフォトダイオード型光検出器にて構成されており、各画素においては、入射光が半導体基板内部に吸収され、発生したキャリアは該フォトダイオードの空乏層部にて再結合し、電圧または電流として出力を得る。このときに、入射光がＰＮ接合の上層膜にて反射、干渉を起こすので、上層膜の膜厚バラつきに応じた出力のバラつきが起こり実用上に問題となる。また、光の斜入射によるクロストークが問題となる。また、所望のＰＮ接合以外の場所に発生したキャリアは暗電流の発生源となる可能性がある。

【0003】

これらの問題の改善策としてメタル配線にて受光素子領域以外をメタル配線で遮光し、光干渉および暗電流の発生を抑えるという提案がされている。（例えば、特許文献１参照）

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１０−４５２８０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、内部回路とセンサ部の電気的接続を取る為の配線を引き出す部分では、完全な遮光が出来ない。かつ遮光メタル幅が大きいと上層膜によるストレスマイグレーションによりボイドが発生したり、メタル配線間隔が狭いとヒロックによりショートが発生したりするなどの問題がある。そこで、本発明では、メタル配線によらずに不要な光を遮光することが可能な受光素子を有する半導体装置を提供することをその課題とする。

【課題を解決するための手段】

【0006】

上記課題を解決するため、本発明は光検出半導体装置の受光部分を以下のように構成した。
第１導電型半導体基板の上面に形成された第２導電型層領域と前記第１導電型半導体基板から形成されたＰＮ接合によるフォトダイオードをからなる受光素子を有する半導体装置において、前記フォトダイオード上には酸化膜が設けられ、前記フォトダイオードと隣接するフォトダイオードとの間には埋め込み酸化膜を介して単結晶シリコンからなるＳＯＩ層が設けられていることを特徴とする受光素子を有する半導体装置とした。

【発明の効果】

【0007】

上記手段を用いることで、ＳＯＩ層により受光素子領域以外が遮光され、光の反射、干渉、斜入射の抑制および暗電流の発生を抑制することができる。また、遮光用配線を使用しないため、配線レイアウトの自由度を確保することができる。

【図面の簡単な説明】

【0008】

【図1】本発明の受光素子を有する半導体装置の平面図である。

【図2】図１のＡ−Ａ線に沿った、本発明の第１の実施例にかかる受光素子を有する半導体装置の断面図である。

【図3】各波長に対するＳｉの光の吸収を表す図である。

【図4】図１のＡ−Ａ線に対応する位置における、本発明の第２の実施例にかかる受光素子を有する半導体装置の断面図である。

【図5】図１のＡ−Ａ線に対応する位置における、本発明の第３の実施例にかかる受光素子を有する半導体装置の断面図である。

【図6】図１のＡ−Ａ線に対応する位置における、本発明の第４の実施例にかかる受光素子を有する半導体装置の断面図である。

【図7】図１のＡ−Ａ線に対応する位置における、本発明の第５の実施例にかかる受光素子を有する半導体装置の断面図である。

【発明を実施するための形態】

【0009】

以下では発明を実施するための形態について図面を用いて説明する。

【実施例1】

【0010】

図１は、本発明の第１の実施例にかかる受光素子を有する半導体装置の平面図である。 Ｎ型層領域２１の周囲にはＰ型半導体基板１１からなるＰ型層領域が形成され、Ｐ型層領域の周囲にはＰ型不純物濃度の濃い高濃度Ｐ型半導体領域２３が形成され、その一部の領域にアノード電極４２が設けられている。そして、後述するように、隣り合うＮ型層領域２１の間の領域においては、Ｐ型半導体基板１１からなるＰ型層領域およびＰ型不純物濃度の濃い高濃度Ｐ型半導体領域２３の表面には少なくともそれらを覆うように酸化膜を介してＳＯＩ層が設けられている。Ｎ型層領域２１の中にはＮ型不純物濃度の濃い高濃度Ｎ型半導体領域２２が形成され、その一部の領域にカソード電極４１が設けられている。

【0011】

図２は、本発明の第１の実施例にかかる受光素子を有する半導体装置の断面であって、図１のＡ−Ａにおける断面図である。半導体基板１１の表面から所定の深さにかけてＮ型層領域２１が離間して複数形成されている。Ｎ型層領域２１の上面にはＮ型不純物濃度の濃い高濃度Ｎ型半導体領域２２が形成され、これを介してカソード電極４１が接続されている。隣り合うＮ型層領域２１との間にはＰ型半導体基板１１からなるＰ型層領域が配置され、その上面にはＰ型不純物濃度の濃い高濃度Ｐ型半導体領域２３が形成され、本断面図には示していないが、これを介してアノード電極が接続されている。Ｎ型層領域２１は半導体基板１１とのＰＮ接合により、フォトダイオード５１を形成している。フォトダイオード５１は、カソード電極４１の電位がアノード電極４２の電位よりも高くなるようにバイアスを印加することで、半導体基板１１に空乏層が広がり、電荷を取り込むための光感知領域として機能する。

【0012】

半導体基板１１とＮ型層領域２１と高濃度Ｎ型半導体領域２２と高濃度Ｐ型半導体領域２３の上には埋め込み酸化膜１２が形成されている。そして、離間する複数のＮ型層領域２１の間には二酸化シリコンからなる埋め込み酸化膜１２を介して単結晶シリコンからなるＳＯＩ層１３が設けられている。ＳＯＩ層１３および開口されて露出している埋め込み酸化膜１２の上には絶縁酸化膜３１が形成されるが、上述のカソード電極４１とアノード電極４２は絶縁酸化膜中に開孔したコンタクトホール内に設けられる。

【0013】

ＳＯＩ層は、半導体基板１１を支持基板とし、埋め込み酸化膜１２によって半導体基板１１から分離された単結晶シリコン層であっても良いし、半導体基板１１と埋め込み酸化膜１２によって張り合わされた単結晶シリコン層であっても良い。
なお、図２においては、上層の配線等は省略しているが、遮光用に配線を用いることがないため、配線レイアウトの自由度は高い。

【0014】

ＳＯＩ層の厚さについては特に制限は無いが、ＳＯＩ層開口幅に対しある程度の厚さ（＝高さ）がないと斜めに入射した光を効果的に吸収することができず、クロストークの抑制が不十分となってしまう。これまでの測定結果では、ＳＯＩ層厚さ＞ＳＯＩ層開口幅＊１．７３であることが望ましい。これは、仰角が６０度未満の斜め入射光を吸収する厚さである。なお、後述するＳＯＩ層の厚さと吸収する光の波長帯の関係に関しても併せて考慮する必要がある。ＳＯＩ層の厚さが例えば１μｍを超えるような場合、ＳＯＩ層に代えて多結晶シリコン膜を利用することは応力の点で好ましくない。多結晶シリコン膜は通常ＣＶＤにより形成されるが、膜厚が厚いほど形成された膜の応力が大きくなるからである。

【0015】

本構造の受光素子を有する半導体装置１に光Ｌ１が入射すると、光Ｌ１は絶縁酸化膜３１、及び埋め込み酸化膜１２を透過し、照射光Ｌ１の各波長成分は光エネルギーに従い、半導体基板１１に達し、キャリアを発生させる。キャリアは拡散し、ＰＮ接合の空乏層領域まで達すると、電圧または電流として出力を得る。

【0016】

照射光Ｌ１のＳｉ（シリコン）における光吸収は以下のランベルトの法則に従う。
Ｌｏｇ１０(Ｊ１/Ｊ０)=−αＬ
Ｊ０：媒質に入射する前の光の強度
Ｊ１：媒質を移動した時の光の強度
Ｌ：光の到達深さ
α：吸収係数

【0017】

図３は、各波長に対するＳｉ（シリコン）の光の吸収を表す図である。縦軸は入射光に対する到達光の強度比、横軸は光の到達深さを示すもので短波長の光ほどシリコン中で吸収されて減衰し易い。入射光Ｌ１は、ＳＯＩ層１３が配置される領域ではＳＯＩ層にて吸収され、半導体基板１１には到達しない。すなわち、一定の厚みを有するＳＯＩ層１３は遮光の役割を果たすことになり、この場合、上層膜の反射を考慮する必要はなく、暗電流源キャリアの発生は起こらない。ＳＯＩ層の厚さは、所望の波長の光に応じて調整が可能である。例えば、紫外光のみ遮光する場合は、ＳＯＩ層の厚さを０．０５から１μｍ、可視光より短波長の光を遮光する場合は１０〜１００μｍ、赤外光を遮光する場合は１００〜１０００μｍとする。

【0018】

なお、本発明の受光素子を有する半導体装置の製造においては、Ｐ型半導体基板の上に埋め込み酸化膜１２を介してＳＯＩ層１３を形成したＳＯＩ基板を準備し、ＳＯＩ層をエッチング除去した開口領域にフォトダイオード５１を形成するが、ＳＯＩ層のエッチング除去に際しては埋め込み酸化膜１２がエッチングストッパーの役割を果たし、容易な終点検知を可能とする。

【実施例2】

【0019】

図４は、本発明の第２の実施例にかかる受光素子を有する半導体装置の断面であって、図１のＡ−Ａに対応する断面図である。図２と対応する部分には同じ番号が付してある。図２に示した第１の実施例と異なる点は、光の斜入射の影響を排除するため、ＳＯＩ層の開口領域がフォトダイオード５１の領域よりも狭い点である。すなわち、Ｎ型層領域２１の端部がＳＯＩ層１３によって覆われて両者が重畳している構造である。

【実施例3】

【0020】

図５は、本発明の第３の実施例にかかる受光素子を有する半導体装置の断面であって、図１のＡ−Ａに対応する断面図である。図２と対応する部分には同じ番号が付してある。図２に示した第１の実施例と異なる点は、埋め込み酸化膜１２をＳＯＩ層と同じ開口領域にてエッチングしている点である。従って、Ｎ型層領域２１の上には直接絶縁酸化膜３１が形成されることになる。本構造は埋め込み酸化膜１２と絶縁酸化膜３１の界面における光の反射が出力に与える影響を排除するために有効である。

【0021】

ＳＯＩ層の厚さについては特に制限は無いが、ＳＯＩ層開口幅に対しある程度の高さがないと斜めに入射した光を吸収する割合が不足してしまい、クロストークの抑制が不十分となってしまう。これまでの測定結果では、（ＳＯＩ層厚さ＋埋め込み酸化膜厚さ）＞ＳＯＩ開口幅＊１．７３であることが望ましい。ここで、ＳＯＩ開口幅は構造上埋め込み酸化膜開口幅に等しくなる。

【実施例4】

【0022】

図６は、本発明の第４の実施例にかかる受光素子を有する半導体装置の断面であって、図１のＡ−Ａに対応する断面図である。図２と対応する部分には同じ番号が付してある。図２に示した第１の実施例と異なる点は、埋め込み酸化膜１２をＳＯＩ層と同じ開口領域にてエッチングしており、ＳＯＩ層の開口領域がフォトダイオード５１の領域よりも狭い点である。光の斜入射の影響および、埋め込み酸化膜１２と絶縁酸化膜３１の界面における光の反射が出力に与える影響を排除するためである。

【実施例5】

【0023】

図７は、本発明の第５の実施例にかかる受光素子を有する半導体装置の断面であって、図１のＡ−Ａに対応する断面図である。図２と対応する部分には同じ番号が付してある。図２に示した第１の実施例と異なる点は、光の斜入射の影響を排除するため、ＳＯＩ層の断面を台形状にしている点である。これは、ＳＯＩ層のエッチングを行うときの条件設定において、異方性の強さの度合いを弱めることで達成することが可能である。異方性エッチングと組み合わせたり、異方性エッチングのみを使用したりすることでも達成することが可能である。

【0024】

ＳＯＩ層の厚さについては特に制限は無いが、ＳＯＩ層開口幅に対しある程度の厚さ（＝高さ）がないと斜めに入射した光を吸収する割合が不足してしまい、クロストークの抑制が不十分となってしまう。これまでの測定結果では、ＳＯＩ層厚さ＞ＳＯＩ層開口幅＊１．７３であることが望ましい。

【符号の説明】

【0025】

１ 受光素子を有する半導体装置
１０ ＳＯＩ基板
１１ Ｐ型半導体基板
１２ 埋め込み酸化膜
１３ ＳＯＩ層
２１ Ｎ型層領域
２２ 高濃度Ｎ型半導体領域
２３ 高濃度Ｐ型半導体領域
３１ 絶縁酸化膜
４１ カソード電極
４２ アノード電極
５１ フォトダイオード
Ｌ１ 入射光

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】