(58)【調査した分野】(Int.Cl.,DB名)
前記グレイン(Grain)は、前記ポリシリコン層の中心部分で直径の長さが30μm乃至40μmであり、前記ポリシリコン層の縁部分で直径の長さが10μm乃至20μmである請求項1に記載の有機発光表示装置。
前記第1ゲート電極及び前記第2ゲート電極は、前記第1トランジスタから受信した前記データ信号に対応する電圧を充電するキャパシターの電極を構成する請求項3に記載の有機発光表示装置。
ベース基板の一面上に非晶質シリコン層、前記非晶質シリコン層に絶縁されるように重畳する第1ゲート電極、及び前記第1ゲート電極に絶縁されるように重畳する第2ゲート電極を形成する段階と、
前記ベース基板の他面から前記非晶質シリコンにレーザーを照射して前記非晶質シリコン層からポリシリコン層を形成する段階と、
前記第2ゲート電極上に層間絶縁層を形成する段階と、
前記第2ゲート電極をマスクとして利用して前記ポリシリコン層の一部分をイオンドーピングして第1イオンドーピング領域及び第2イオンドーピング領域を形成する段階と、
前記第1イオンドーピング領域に連結されたソース電極及び前記第2イオンドーピング領域に連結されたドレーン電極を形成する段階と、
前記ドレーン電極に連結された有機発光素子を形成する段階と、を含む有機発光表示装置製造方法。
前記ポリシリコン層及び前記第1ゲート電極の間に配置される第1ゲート絶縁層の厚さは、前記第1ゲート電極及び前記第2ゲート電極の間に配置される第2ゲート絶縁層の厚さより小さいように形成される請求項8に記載の有機発光表示装置製造方法。
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の目的は駆動速度が速い有機発光表示装置に含まれている有機発光素子制御用トランジスタを提供することにある。
【0007】
本発明の他の目的は前記トランジスタを具備する有機発光表示装置を提供することにある。
【0008】
本発明の他の目的は前記有機発光表示装置を製造する方法を提供することにある。
【課題を解決するための手段】
【0009】
本発明の一実施形態による有機発光表示装置は、走査駆動部データ駆動部及び有機発光表示パネルを含む。
【0010】
走査駆動部は、ゲートラインにゲート信号を提供し、発光ラインに発光制御信号を提供する。
【0011】
データ駆動部は、データラインにデータ信号を提供する。
【0012】
有機発光表示パネルは、複数の画素を含む。
【0013】
前記画素の各々は、有機発光素子及び前記有機発光素子を制御する回路部を含む。
【0014】
前記回路部は、第1トランジスタ及び第2トランジスタを含む。
【0015】
前記第1トランジスタは、前記ゲートライン対応されるゲートラインに印加されたゲート信号に応答して前記データライン対応されるデータラインに印加されたデータ信号を出力する。
【0016】
前記第2トランジスタは、前記有機発光素子に流れる駆動電流を制御する。
【0017】
前記第2トランジスタは、チャンネル領域、前記チャンネル領域を介して配置された第1イオンドーピング領域、及び第2イオンドーピング領域を含むポリシリコン層、前記チャンネル領域上に絶縁されるように重畳する第1ゲート電極、前記第1ゲート電極に絶縁され前記チャンネル領域に重畳する第2ゲート電極、前記第2ゲート電極上に配置される層間絶縁層、前記層間絶縁層上に配置され、前記第1イオンドーピング領域に連結されたソース電極、及び前記層間絶縁層上に配置され、前記第2イオンドーピング領域に連結されたドレーン電極を含む。
【0018】
前記チャンネル領域は、前記第1イオンドーピング領域及び前記第2イオンドーピング領域より大きいグレイン(Grain)を有する。
【0019】
ここで、好ましくは、前記グレイン(Grain)は、前記ポリシリコン層の中心部分で直径の長さが30μm乃至40μmであり、ポリシリコン層の縁部分で直径の長さが10μm乃至20μmである。
【0020】
ここで、好ましくは、前記層間絶縁層上から見た時、前記第2ゲート電極は、前記第1ゲート電極を完全にカバーする。
【0021】
ここで、好ましくは、前記第1ゲート電極及び前記第2ゲート電極は、前記第1トランジスタから受信した前記データ信号に対応する電圧を充電するキャパシターの電極を構成する。
【0022】
ここで、好ましくは、前記ベース基板及び前記ポリシリコン層の間にバッファ層をさらに含むことができる。
【0023】
本発明の一実施形態による有機発光表示装置の製造方法は、ベース基板の一面上に非晶質シリコン層、前記非晶質シリコン層に絶縁されるように重畳する第1ゲート電極、及び前記第1ゲート電極に絶縁されるように重畳する第2ゲート電極を形成する段階と、前記ベース基板下部上で前記非晶質シリコンにレーザーを照射して前記非晶質シリコン層からポリシリコン層を形成する段階と、前記第2ゲート電極上に層間絶縁層を形成する段階と、前記第2ゲート電極をマスクとして利用して前記ポリシリコン層の一部分をイオンドーピングして第1イオンドーピング領域及び第2イオンドーピング領域を形成する段階と、前記第1イオンドーピング領域に連結されたソース電極及び前記第2イオンドーピング領域に連結されたドレーン電極を形成する段階と、前記ドレーン電極に連結された有機発光素子を形成する段階と、を含む。
【発明の効果】
【0024】
上記の構成によれば、駆動速度が速い有機発光表示装置に含まれている有機発光素子制御用トランジスタを提供することができる。
【発明を実施するための形態】
【0026】
本発明は多様な変更を加えることができ、様々な形態を有することができるので、特定実施形態を図面に例示し、本文で詳細に説明する。しかし、これは本発明を特定な開示形態に対して限定しようとすることでなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むこととして理解しなければならない。
【0027】
図面では様々な層及び領域を明確に表現するために一部構成要素のスケールを誇張するか、或いは縮小して示した。明細書の全体に亘って類似な参照符号は類似な構成要素を称する。そしていずれかの層が他の層の‘上に’形成される(配置される)はことは2つの層が接している場合のみならず、2層の間に他の層が存在する場合も含む。また、図面である層の1面が平らに図示されたが、必ず平らであることを要求しなく、積層工程で下部層の表面形状によって上部層の表面に段差が発生することもあり得る。
【0028】
以下、図面を参照して本発明の一実施形態によるトランジスタ、前記トランジスタを具備する有機発光表示装置、及び前記有機発光表示装置の製造方法を説明する。
【0029】
図1は本発明の一実施形態による有機発光表示装置のブロック図である。
【0030】
図1に示したように有機発光表示装置は走査駆動部100、データ駆動部200、及び表示パネルDPを含む。
【0031】
走査駆動部100はタイミング制御部(図示せず)からゲート制御信号(図示せず)を受信する。ゲート制御信号は走査駆動部100の動作を開始する垂直開始信号の出力時期を決定するクロック信号等を含む。走査駆動部100は複数のゲート信号を生成し、複数のゲート信号を後述する複数のゲートラインGL1〜GLnに順次的に出力する。また、走査駆動部100はゲート制御信号に応答して複数の発光制御信号を生成し、後述する複数の発光ラインEL1〜ELnに複数の発光制御信号を出力する。
【0032】
図1は複数のゲート信号と複数の発光制御信号とが1つの走査駆動部100から出力されることとして図示したが、本発明はこれに限定されない。本発明の一実施形態で複数の走査駆動部が複数のゲート信号を分割して出力し、複数の発光制御信号を分割して出力することができる。また、本発明の一実施形態で複数のゲート信号を生成して出力する駆動回路と複数の発光制御信号を生成して出力する駆動回路とは別個に区分して構成されることができる。
【0033】
データ駆動部200はタイミング制御部からデータ制御信号(図示せず)及び映像データ(図示せず)を受信する。データ駆動部200は映像データをデータ信号に変換し、データ信号をゲートラインGL1〜GLnに絶縁交差する複数のデータラインDL1〜DLmに出力する。データ信号は映像データの階調値に対応するアナログ電圧である。
【0034】
表示パネルDPは複数のゲートラインGL1〜GLn、複数の発光ラインEL1〜ELn、複数のデータラインDL1〜DLm、及び複数の画素PXを含む。複数のゲートラインGL1〜GLnは第1方向DR1に延長され、第2方向に直交する第2方向DR2に順に配列される。複数の発光ラインEL1〜ELnの各々は複数のゲートラインGL1〜GLnの中で対応するゲートラインに並べに配列される。複数のデータラインDL1〜DLmは複数のゲートラインGL1〜GLnと絶縁されるように交差し、第2方向DR2に延長され、第1方向DR1に順に配列される。
【0035】
複数の画素PXの各々は複数のゲートラインGL1〜GLnの中で対応するゲートライン、複数の発光ラインEL1〜ELnの中で対応する発光ライン、及び複数のデータラインDL1〜DLmの中で対応するデータラインに接続される。
図1には簡略に図示されたが、複数の画素PXの各々は複数のゲートラインGL1〜GLnの中で複数のゲートラインに接続される。
【0036】
図2は本発明の一実施形態による有機発光表示パネルに含まれた画素の等価回路図である。
【0037】
図2に示したように画素PXは有機発光素子OLED及び有機発光素子OLEDを制御する回路部を含む。回路部は第1トランジスタTR1、第2トランジスタTR2、及びキャパシターCAPを含む。一方、画素PXの等価回路は
図2に制限されず、変形されて実施することができる。また、
図2に図示された画素の等価回路図は機能的な側面で示したものであり、実際の構造はこれと差異があり得る。例えば、一例であるが、ゲートラインGLにおけるゲート信号のON信号の極性に応じて、第1トランジスタTR1はNチャネル又はPチャネルトランジスタで構成される。同様に、データラインのデータ信号のON信号の極性に応じて、第2トランジスタTR2はNチャネル又はPチャネルトランジスタで構成される。その他、画素PXには、図示しない寄生容量からなるキャパシターを有していてもよい。
【0038】
第1トランジスタTR1はゲートラインGLに連結された第1制御電極、データラインDLに連結された第1ソース電極、及び、第1制御電極を挟んで第1ソース電極と対向する第1ドレーン電極を含む。第1トランジスタTR1はゲートラインGLに印加されたゲート信号に応答してデータラインDLに印加されたデータ信号を出力する。
【0039】
第2トランジスタTR2は第1トランジスタTR1の第1ドレーン電極に連結された第2制御電極、第1電源電圧ELVDDを受信する第2ソース電極、及び第2制御電極を挟んで第2ソース電極と対向する第2ドレーン電極を含む。第2制御電極は第1ゲート電極及び第2ゲート電極を含む。第2トランジスタTR2の第2ドレーン電極は有機発光素子OLEDに連結される。具体的には、第2ドレーン電極は、有機発光素子OLEDの一方の電極に連結される。
【0040】
有機発光素子OLEDは、例えば、有機EL(Electro Luminescence)膜の両側を電極で挟んだ構造となっている。有機EL膜は、正孔輸送層、発光層、電子輸送層を含む。このようなOLEDの両端の電極に電圧を印加すると、陰極から電子が、陽極から正孔が有機EL膜に流れ込み、発光層において電子と正孔とが再結合し、発光する。
【0041】
第2制御電極に含まれる第1ゲート電極及び第2ゲート電極は第2トランジスタTR2を制御する。また、第1ゲート電極及び第2ゲート電極は第1トランジスタTR1から受信したデータ信号に対応する電圧を充電するキャパシターCAPを定義する。第1ゲート電極がキャパシターCAPの一方の電極を定義し、第2ゲート電極がキャパシターCAPの他方の電極を定義する。第1ゲート電極と第2ゲート電極との間に電荷が格納されてキャパシターの役割を遂行する。
【0042】
第2トランジスタTR2はキャパシターCAPに格納された電圧に対応するように有機発光素子OLEDに流れる駆動電流を制御する。
【0043】
図3は本発明の一実施形態による画素のレイアウトである。
図4は
図3のI−I’に対応する断面図である。以下、
図3及び
図4を参照して有機発光パネルに対してさらに詳細に説明する。
【0044】
有機発光表示パネルDPはベース基板SUB、バッファ層BFL、信号配線GL、DL、及び画素PXを含む。有機発光表示パネルDPの種類によってベース基板SUB、バッファ層BFL、信号配線GL、DL、及び画素PXの構成は変更されることができる。
【0045】
ベース基板SUBの一面上にバッファ層BFLが配置される。
【0046】
バッファ層BFLは製造工程の中でおいて、ベース基板SUBに存在する不純物が画素PXに流れ込まれることを防止する。特に、不純物が画素PXのポリシリコン層PSLに拡散されることを防止する。不純物は外部から流入されるか、或いはベース基板SUBが熱分解されることによって発生する。不純物はベース基板SUBから排出されたガス又はナトリウムである。また、バッファ層BFLは外部から画素PXに流れ込まれる水分を遮断する。
【0047】
バッファ層BFL上に信号配線GL、DL及び画素PXが配置される。バッファ層BFL上に第2トランジスタTR2のポリシリコン層PSLが配置される。ポリシリコン層PSLは、多結晶シリコンを含む層から構成される。その他にポリシリコン層PSLには金属酸化物半導体を含む領域が含まれる。
【0048】
ポリシリコン層PSLは電子又は正孔が移動できる通路の役割を果たすチャンネル領域CNR、チャンネル領域CNRを介して配置された第1イオンドーピング領域IDR1、及び第2イオンドーピング領域IDR2を含む。
【0049】
ポリシリコン層PSLは結晶構造を形成するグレイン(Grain:結晶粒)を含む。グレイン(Grain)の大きさが大きくなれば、チャンネル領域に含まれるグレイン(Grain)の数が小さくなる。チャンネル領域に含まれるグレイン(Grain)の数が小さくなれば、電子及び正孔の移動速度を低下させるグレイン(Grain)間の境界面の数が小さくなる。したがって、第2トランジスタTR2の駆動速度が速くなる。
【0050】
バッファ層BFL上にポリシリコン層PSLをカバーする第1ゲート絶縁層GI1が配置される。第1ゲート絶縁層GI1は有機膜及び/又は無機膜を含む。特に第1ゲート絶縁層GI1は複数の無機薄膜を含む。複数の無機薄膜はシリコンナイトライド層及びシリコン酸化物層を含む。
【0051】
第1ゲート絶縁層GI1上に第1ゲート電極GE2−1が配置される。第1ゲート電極GE2−1は金属等のような導電性物質を含む。
【0052】
第1ゲート絶縁層GI1上に第1ゲート電極GE2−1をカバーする第2ゲート絶縁層GI2が配置される。第2ゲート絶縁層GI2は第1ゲート絶縁層GI1と同一の材料を含む。第2ゲート絶縁層GI2の厚さは第1ゲート絶縁層GI1の厚さより厚くなると好ましい。
【0053】
第2ゲート絶縁層GI2上に第2ゲート電極GE2−2が配置される。第2ゲート電極GE2−2は金属等のような導電性物質を含む。
【0054】
第2ゲート絶縁層GI2上にゲートラインGL及び第1トランジスタTR1の第1制御電極GE1が配置される。第1制御電極GE1は、金属等のような導電性物質含む。
【0055】
第2ゲート絶縁層GI2上に第1制御電極GE1及び第2ゲート電極GE2−2をカバーする層間絶縁層ILDが配置される。層間絶縁層ILDは有機膜及び/又は無機膜を含む。特に、層間絶縁層ILDは複数の無機薄膜を含む。複数の無機薄膜はシリコンナイトライド層及びシリコン酸化物層を含む。
【0056】
層間絶縁層ILD上にデータラインDL及び電源ラインKLが配置される。層間絶縁層ILD上に第1トランジスタTR1の第1ソース電極SE1及び第1ドレーン電極DE1が配置される。層間絶縁層ILD上に第2トランジスタTR2の第2ソース電極SE2及び第2ドレーン電極DE2が配置される。第1ソース電極SE1はデータラインDLから分岐される。第2ソース電極SE2は電源ラインKLから分岐される。
【0057】
第1ソース電極SE1と第1ドレーン電極DE1とは、第1ゲート絶縁層GI1第2ゲート絶縁層GI2及び層間絶縁層ILDを貫通する第1貫通ホールCH1と第2貫通ホールCH2とを通じて、第1トランジスタTR1のチャンネルを構成するポリシリコン層(図示せず)に各々連結される。第1ドレーン電極DE1は、層間絶縁層ILDを貫通する第3貫通ホールCH3を通じて第1ゲート電極GE2−1に連結される。第2ソース電極SE2と第2ドレーン電極DE2は、それぞれ、第1ゲート絶縁層GI1、第2ゲート絶縁層GI2、及び層間絶縁層ILDを貫通する第4貫通ホールCH4と第5貫通ホールCH5とを通じてポリシリコン層PSLに各々連結される。
【0058】
層間絶縁層ILD上から見た時(
図3の平面視において)、第2ゲート電極GE2−2は第1ゲート電極GE2−1を完全にカバーする。したがって、第2ゲート電極GE2−2の幅は第1ゲート電極GE2−1の広さより大きい。また、層間絶縁層ILD上から見た時、第2ゲート電極GE2−2は第1ゲート電極GE2−1と重畳するように配置される。
【0059】
前述した第1ゲート電極GE2−1及び第2ゲート電極GE2−2の配置は、ポリシリコン層PLSの結晶構造を形成する多数のグレイン(Grain)の大きさに影響を及ぼす。チャンネル領域CNRに含まれるグレイン(Grain)の平均大きさは、第1イオンドーピング領域IDR1及び第2イオンドーピング領域IDR2に含まれるグレイン(Grain)の平均大きさより大きい。つまり、チャンネル領域CNRに含まれる結晶粒の平均粒径は、第1イオンドーピング領域IDR1及び第2イオンドーピング領域IDR2に含まれる結晶粒の平均粒径より大きいと言い換えることもできる。チャンネル領域CNRは、第1ゲート電極GE2−1及び第2ゲート電極GE2−2の両方に重畳する第1チャンネル領域CNR1と、第2ゲート電極GE2−2に重畳し、第1ゲート電極GE2−1に非重畳である第2チャンネル領域CNR2を含む。つまり、第1チャンネル領域CNR1は、第1ゲート電極GE2−1及び第2ゲート電極GE2−2の両方に重畳する。一方、第2チャンネル領域CNR2は、第2ゲート電極GE2−2のみに重畳し、第1ゲート電極GE2−1とは重畳しない。第1チャンネル領域CNR1に含まれるグレイン(Grain)の平均大きさ(例えば、結晶粒の平均粒径と言える)は、第2チャンネル領域CNR2に含まれるグレイン(Grain)の平均大きさより大きい。即ち、グレイン(Grain)の平均大きさは、ポリシリコン層PLSの中心部分から縁部分に行くほど、小さくなる。ポリシリコン層PLSの中心部分でグレイン(Grain)の平均直径の長さは約30μm乃至約40μmである。ポリシリコン層PSLの縁部分でグレイン(Grain)の平均直径の長さは約10μm乃至約20μmである。グレイン(Grain)の大きさが上述のようになる理由は後に詳細に説明する。
【0060】
第1ゲート電極GE2−1と第2ゲート電極GE2−2とが
図2に図示されたキャパシターCAPの役割を遂行する。したがって、別途のキャパシター配置のための領域が必要としない。このような構造的特徴のため、開口部OPの広さを大きくして発光効率を高くすることができる。
【0061】
層間絶縁層ILD上に第1ソース電極SE1、第1ドレーン電極DE1、第2ソース電極SE2、及び第2ドレーン電極DE2をカバーするパッシベーション層PLが配置される。パッシベーション層PLは有機膜及び/又は無機膜を含む。特にパッシベーション層PLは平坦面を提供するために有機物質を含む。
【0062】
パッシベーション層PL上に画素定義膜PDL及び有機発光素子OLEDが配置される。有機発光素子OLEDは順次的に積層されたアノードAE、正孔輸送領域HTR、有機発光層EML、電子輸送領域ETR、及びカソードCEを含む。アノードAEはパッシベーション層PLを貫通する第6貫通ホールCH6を通じて第2ドレーン電極DE2に連結される。有機発光素子OLEDに含まれる構造の積層順序は互いに変わってもよい。
【0063】
パッシベーション層PL上にアノードAEが配置される。画素定義膜PDLの開口部OPはアノードAEを露出される。正孔輸送領域HTRはアノードAE上に配置される。正孔輸送領域HTRは正孔注入層を含む。正孔輸送領域HTRは正孔輸送層をさらに含む。
【0064】
正孔輸送領域HTR上に有機発光層EMLが配置される。有機発光層EMLは開口部OPに対応する領域に配置されてもよい。有機発光層EML上に電子輸送領域ETRが配置される。電子輸送領域ETRは電子注入層を含む。電子輸送領域ETRは電子輸送層をさらに含む。電子輸送領域ETR上にカソードCEが配置される。カソードCEはベース基板SUBに全体的に配置される。
【0065】
別に図示しなかったが、バッファ層BFLが配置されたベース基板SUBの一面に対向する他面の上には保護フィルムが配置されてもよい。保護フィルムは外部の衝撃から画素PXを保護することができる。
【0066】
図5は本発明の一実施形態による有機発光素子制御用トランジスタを製造する過程の一部を示した断面図である。
図6A乃至
図6Cは本発明の一実施形態によるアニーリング過程を示した断面図である。
図7は本発明の一実施形態によるイオンドーピング過程及び層間絶縁層を形成する過程を示した断面図である。
図8は本発明の一実施形態によるトランジスタの断面図である。
図9は本発明の一実施形態による有機発光素子及びトランジスタの断面図である。以下、
図5乃至
図9を参照して第2トランジスタTR2及び第2トランジスタTR2に連結された有機発光素子OLEDを製造する方法に対して詳細に説明する。
【0067】
図5に示したようにベース基板SUBの一面上にバッファ層BFLを形成する。バッファ層BFLの役割は
図3及び
図4で説明したことと同一である。
【0068】
バッファ層BFL上に非晶質シリコン層ASLを形成する。非晶質シリコン層ASLは結晶構造を成していないので、原子が不規則的に配列され、熱力学的に非平衡係にある。
バッファ層BFL上に非晶質シリコン層ASLをカバーするように第1ゲート絶縁層GI1を形成する。第1ゲート絶縁層GI1に含まれる材料は
図3及び
図4で説明したことと同様である。
【0069】
第1ゲート絶縁層GI1上に第1ゲート電極GE2−1を形成する。
【0070】
第1ゲート絶縁層GI1上に第1ゲート電極GE2−1をカバーするように第2ゲート絶縁層GI2を形成する。第2ゲート絶縁層GI2に含まれる材料及び厚さは
図3及び
図4で説明したことと同様である。第2ゲート絶縁層GI2は、好ましくは第1ゲート絶縁層GI1より厚く形成される。
【0071】
第2ゲート絶縁層GI2上に第2ゲート電極GE2−2を形成する。第2ゲート電極GE2−2上から見た時(平面視において)、第2ゲート電極GE2−2は第1ゲート電極GE2−1を完全にカバーするように形成される。即ち、第2ゲート電極GE2−2の幅は第1ゲート電極GE2−1の広さより大きい。また、第2ゲート電極GE2−2上から見た時、第2ゲート電極GE2−2は第1ゲート電極GE2−1と重畳するように形成される。第1ゲート電極GE2−1と第2ゲート電極GE2−2とは電荷を格納するキャパシターCAPを定義する。
【0072】
図6A乃至
図6Cはアニーリング(Anealing)工程を通じて
図5に図示された基板の非晶質シリコン層ASLからポリシリコン層PSLを形成する過程を示した断面図である。
【0073】
図6Aに示したように
図5で説明された基板のベース基板SUBの下部から非晶質シリコン層ASLにレーザー(Laser)を照射する。レーザーの種類はエキシマレーザー(Excimer Laser)である。エキシマレーザーはArF、KrF、XeCl等エキシマと称される分子を利用する気体レーザーとして短波長であり、高出力であることを特徴とする。ただし、非晶質シリコン層ASLからポリシリコン層PSLを形成することができるのであれば、照射する光はこれに限定されない。
【0074】
レーザーが照射された非晶質シリコン層ASLは温度が上昇して溶融される。
図6Bに示したようにレーザー照射が終わると、非晶質シリコン層ASLの温度が低くなる。
【0075】
第1ゲート電極GE2−1及び第2ゲート電極GE2−2は温度の変化が速い金属材料を含む。したがって、第1ゲート電極GE2−1及び第2ゲート電極GE2−2は、金属材料を含まない第1ゲート絶縁層GI1又は第2ゲート絶縁層GI2より温度の変化が速い。
【0076】
非晶質シリコン層ASLの温度が低くなる時、第1ゲート電極GE2−1及び第2ゲート電極GE2−2の影響によって第1ゲート電極GE2−1及び第2ゲート電極GE2−2と重畳する第1チャンネル領域CNR1の温度が他の部分に比べて速やかに低くなる。
【0077】
したがって、温度が最も先に低くなる非晶質シリコン層ASLの第1チャンネル領域CNR1に結晶構造形成の開始点になるシード(SEED)が形成される。
【0078】
図6Cに示したように非晶質シリコン層ASLの第1チャンネル領域CNR1に形成されたシード(SEED)から縁部分方向に結晶構造が形成される。これを一般的に結晶の水平成長であると称する。第2ゲート電極GE2−2のみに重畳し、第1ゲート電極GE2−1には重畳しない第2チャンネル領域CNR2(
図6B参照)は第1チャンネル領域CNR1(
図6B参照)に比べて温度が低くなる速度が遅い。非晶質シリコン層ASLで第1ゲート電極GE2−1又は第2ゲート電極GE2−2の何処にも重畳しない領域は第1チャンネル領域CNR1又は第2チャンネル領域CNR2に比べて温度が低くなる速度が遅い。各領域は、このような温度低下速度によって温度が低くなりながら、漸次的に結晶構造を形成する。
【0079】
非晶質シリコン層ASLに結晶構造が形成が完了されれば、グレイン(Grain)を含む多結晶構造のポリシリコン層PSLが形成される。前記非晶質シリコン層ASLの各部分の互いに異なる温度変化の速度のため、第1チャンネル領域CNR1から遠くなるほど、グレイン(Grain)の平均大きさが小さくなるポリシリコン層PSLが形成される。即ち、ポリシリコン層PSLの中心部分から縁部分に行くほど、グレイン(Grain)の大きさが小さくなる傾向性を有する。
【0080】
図7に示したように第2ゲート電極GE2−2をマスクとして利用してポリシリコン層PSLをイオンドーピングする。イオンドーピング段階を通じてポリシリコン層PSLはチャンネル領域CNRを介して配置された第1イオンドーピング領域IDR1及び第2イオンドーピング領域IDR2を形成する。このように別のマスクを利用せず、第2ゲート電極GE2−2をマスクとして利用してイオンドーピングすれば、製造工程が単純化されて製造工程の効率性を向上させることができる。
【0081】
第1イオンドーピング領域IDR1及び第2イオンドーピング領域IDR2を形成した後、層間絶縁層ILDを形成する。層間絶縁層ILDの配置構造及び層間絶縁層ILDが含む材料は
図3及び
図4で説明したことと同一である。
【0082】
イオンドーピングして第1イオンドーピング領域IDR1及び第2イオンドーピング領域IDR2を形成する段階と層間絶縁層ILDを形成する段階との順序は変わられる。つまり、層間絶縁層ILDを形成した後、層間絶縁層ILD上から第2ゲート電極GE2−2をマスクとして利用してイオンドーピングし、第1イオンドーピング領域IDR1及び第2イオンドーピング領域IDR2を形成してもよい。
【0083】
図8に示したように第2ドレーン電極DE2及び第2ソース電極SE2を形成する。第2ドレーン電極DE2は第5貫通ホールCH5を通じて第1イオンドーピング領域IDR1に連結されるように層間絶縁層ILD上に形成される。第2ソース電極SE2は第4貫通ホールCH4を通じて第2イオンドーピング領域IDR2に連結されるように層間絶縁層ILD上に形成される。
【0084】
図9に示したように第2トランジスタTR2の第2ドレーン電極DE2に連結された有機発光素子OLEDを形成する。
【0085】
層間絶縁層ILD上に第2ソース電極SE2及び第2ドレーン電極DE2をカバーするパッシベーション層PLを形成する。パッシベーション層PLが含む材料は
図3及び
図4で説明したことと同一である。
【0086】
パッシベーション層PLを貫通し、第2ドレーン電極DE2と接する第6貫通ホールCH6を形成する。第6貫通ホールCH6を通じて第2ドレーン電極DE2と連結されるようにパッシベーション層PL上にアノードAEを形成する。
【0087】
アノードAE上に正孔輸送領域HTR、有機発光層EML、電子輸送領域ETR、及びカソードCEを順に積層して有機発光素子OLEDを形成する。有機発光素子OLEDの積層順序又は構成に関する内容は
図3及び
図4で説明したことと同様である。
【0088】
このようなトランジスタの製造方法を通じて製造工程を単純化して効率性を高くすることができる。また、ポリシリコン層PSLのグレイン(Grain)の平均大きさが大きく、これによって駆動速度が速いトランジスタを製造することができる。つまり、ポリシリコン層PSLのうち、特にトランジスタの駆動に関わるチャンネル領域CNRにおいてグレイン(Grain)の平均大きさが大きいため、電子及び正孔の移動速度を低下させるグレイン(Grain)間の境界面の数が小さくなる。したがって、トランジスタの駆動速度が速くすることができる。
【0089】
上述の構成によれば、非晶質シリコン層にレーザー照射の後、温度の低下に要する時間は、第1ゲート電極及び第2ゲート電極が存在する場合は、第1ゲート電極及び第2ゲート電極が無い場合に比べて短い。したがって、非晶質シリコン層から形成されたポリシリコン層に含まれるグレイン(Grain)の平均大きさが、従来より大きくなる。また、グレイン(Grain)がポリシリコン層の中心部から縁に行くほど、平均大きさが段々小さくなる。これによって、トランジスタの駆動速度を高くすることができる。
【0090】
そして、トランジスタに含まれる第1ゲート電極及び第2ゲート電極を、電圧を充電するためのキャパシターとして使用する。別のキャパシターが占める面積がなくなるので、つまり別途キャパシターを設ける必要が無いので、開口部の大きさを大きくして構造的に発光効率が高くなる。
【0091】
以上では本発明の望ましい実施形態を参照して説明したが、該当技術分野の熟練された当業者又は該当技術分野に通常の知識を有する者であれば、後述される特許請求の範囲に記載された本発明のマッピング及び技術領域から逸脱しない範囲内で本発明を多様に修正及び変形できることは理解できる。
【0092】
したがって、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されることではなく、特許請求の範囲によって定まれなければならない。