特許 6750969 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6750969

(24)【登録日】2020年8月17日

(45)【発行日】2020年9月2日

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20200824BHJP

   H01L 29/12 20060101ALI20200824BHJP

   H01L 21/336 20060101ALI20200824BHJP

【ＦＩ】

   H01L29/78 652K

   H01L29/78 652T

   H01L29/78 653A

   H01L29/78 658F

【請求項の数】4

【全頁数】16

(21)【出願番号】特願2016-124326(P2016-124326)

(22)【出願日】2016年6月23日

(65)【公開番号】特開2017-228679(P2017-228679A)

(43)【公開日】2017年12月28日

【審査請求日】2018年11月13日

【前置審査】

(73)【特許権者】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】110002066

【氏名又は名称】特許業務法人筒井国際特許事務所

(72)【発明者】

【氏名】山下 泰典

(72)【発明者】

【氏名】新井 耕一

(72)【発明者】

【氏名】久田 賢一

【審査官】 綿引 隆

(56)【参考文献】

【文献】 特開２００１−１２７０７２（ＪＰ，Ａ）

【文献】 特開２００７−２４２９４３（ＪＰ，Ａ）

【文献】 特開２００２−２２２９５０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

（ａ）ドリフト層が形成された半導体基板を準備する工程、
（ｂ）前記ドリフト層にチャネル層を形成する工程、
（ｃ）前記チャネル層の表面にソース領域を形成する工程、
（ｄ）前記ソース領域と前記チャネル層とを貫通して、前記ドリフト層に達するトレンチを形成する工程、
（ｅ）前記トレンチの内壁から前記ソース領域上にわたって導体膜を形成する工程、
（ｆ）前記導体膜上に絶縁膜を形成する工程、
（ｇ）前記絶縁膜を異方性エッチングする工程、
（ｈ）前記（ｇ）工程後、前記絶縁膜から露出する前記導体膜を酸化して第２絶縁膜を形成する工程、
（ｉ）前記（ｈ）工程後、前記絶縁膜を除去する工程、
（ｊ）前記（ｉ）工程後、未酸化の前記導体膜を除去する工程、
（ｋ）前記（ｊ）工程後、露出する前記トレンチの内壁に第１絶縁膜を形成する工程、
（ｌ）前記（ｋ）工程後、前記第１絶縁膜上から前記第２絶縁膜上にわたって、第３絶縁膜を形成する工程、
（ｍ）前記（ｌ）工程後、前記第３絶縁膜と接するゲート電極を形成する工程、
を備える、半導体装置の製造方法。

【請求項2】

請求項１に記載の半導体装置の製造方法において、
前記半導体基板は、ＳｉＣを含み、
前記導体膜は、ポリシリコン膜であり、
前記絶縁膜は、窒化シリコン膜であり、
前記第１絶縁膜は、酸化シリコン膜であり、
前記第２絶縁膜は、酸化シリコン膜であり、
前記第３絶縁膜は、酸化シリコン膜である、半導体装置の製造方法。

【請求項3】

請求項２に記載の半導体装置の製造方法において、
前記第２絶縁膜は、熱酸化法により形成され、
前記第３絶縁膜は、ＣＶＤ法により形成される、半導体装置の製造方法。

【請求項4】

請求項１に記載の半導体装置の製造方法において、
前記第１絶縁膜と前記第２絶縁膜と前記第３絶縁膜のうち、
前記第１絶縁膜の膜厚は、最も薄い、半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置およびその製造技術に関し、例えば、トレンチゲート型のパワートランジスタおよびその製造技術に適用して有効な技術に関する。

【背景技術】

【0002】

特開２０１３−２３２５３３号公報（特許文献１）には、例えば、非アクティブ領域において、ゲートトレンチの上部エッジを覆うように、オーバハング形状の側壁絶縁膜を形成する技術が記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１３−２３２５３３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

パワー半導体デバイスの１つであるパワートランジスタにおいて、従来は、シリコン基板（Ｓｉ基板）を用いたパワートランジスタ（以下、Ｓｉパワートランジスタと記す）が主流であった。しかし、炭化珪素基板（以下、ＳｉＣ基板と記す）を用いたパワートランジスタ（以下、ＳｉＣパワートランジスタと記す）は、Ｓｉパワートランジスタと比較して、高耐圧化および低損失化が可能である。なぜなら、炭化珪素（ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップが大きいため、絶縁破壊耐圧が大きくなり、この結果、ドリフト層を薄くしても耐圧を確保することができるからである。つまり、ＳｉＣパワートランジスタでは、ドリフト層を薄くしても絶縁破壊耐圧を確保することができるとともに、ドリフト層が薄くなることから、ＳｉＣパワートランジスタのオン抵抗を低減できる。したがって、このような利点を有するＳｉＣパワートランジスタは、高耐圧を必要とする半導体製品の適用に適しているといえる。

【0005】

ここで、例えば、ＳｉＣパワートランジスタのデバイス構造として、ゲート絶縁膜を介してゲート電極をトレンチに形成するいわゆるトレンチゲート型のパワートランジスタがある。このトレンチゲート型のＳｉＣパワートランジスタは、半導体チップの厚さ方向（縦方向）に電流を流すため、集積度を向上することができる。この結果、トレンチゲート型のＳｉＣパワートランジスタによれば、オン抵抗を低減することができる。

【0006】

ところが、ゲート絶縁膜を介してゲート電極が形成されたトレンチにおいて、ゲート電極にゲート電圧を印加した場合、トレンチの角部には、トレンチの側面と比較して、電界集中が発生しやすい。なぜなら、電界集中は、平坦形状の場所（側面）よりも直角形状をした場所（角部）で生じやすいからである。この結果、トレンチの角部では、トレンチの側面のような平坦な場所での本来のゲート絶縁膜の絶縁耐圧よりも低い電圧でリーク電流が生じる結果、設計値よりも低い電圧でゲート絶縁膜が破壊されてしまうおそれがある。特に、ＳｉＣパワートランジスタでは、Ｓｉパワートランジスタのように良好な膜質のゲート絶縁膜を形成することが困難であり、改善の余地として顕在化しやすい。

【0007】

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0008】

一実施の形態における半導体装置は、トレンチの内壁に形成されたゲート絶縁膜のうち、トレンチの角部を覆う部位に形成されたゲート絶縁膜の膜厚が、トレンチの側面に形成されたゲート絶縁膜の膜厚よりも厚い。

【発明の効果】

【0009】

一実施の形態によれば、半導体装置の信頼性を向上することができる。

【図面の簡単な説明】

【0010】

【図1】パワートランジスタが形成された半導体チップの平面レイアウト構成を示す平面図である。

【図2】関連技術におけるトレンチゲート型のパワートランジスタを構成する単位トランジスタの断面構造を示す断面図である。

【図3】実施の形態における単位トランジスタの断面構造を示す断面図である。

【図4】トレンチの内壁からソース領域の上面の一部に沿って形成されるゲート絶縁膜の詳細な構成を模式的に示す拡大図である。

【図5】実施の形態における半導体装置の製造工程を示す断面図である。

【図6】図５に続く半導体装置の製造工程を示す断面図である。

【図7】図６に続く半導体装置の製造工程を示す断面図である。

【図8】図７に続く半導体装置の製造工程を示す断面図である。

【図9】図８に続く半導体装置の製造工程を示す断面図である。

【図10】図９に続く半導体装置の製造工程を示す断面図である。

【図11】図１０に続く半導体装置の製造工程を示す断面図である。

【図12】図１１に続く半導体装置の製造工程を示す断面図である。

【図13】図１２に続く半導体装置の製造工程を示す断面図である。

【図14】図１３に続く半導体装置の製造工程を示す断面図である。

【図15】変形例におけるトレンチゲート型の単位トランジスタの断面構成を示す断面図である。

【発明を実施するための形態】

【0011】

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

【0012】

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

【0013】

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

【0014】

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

【0015】

また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。

【0016】

＜用語の説明＞
本明細書において、「電子部品」とは、電子を利用した部品を意味し、特に、半導体内の電子を利用した部品は「半導体部品」となる。この「半導体部品」の例としては、半導体チップを挙げることができる。したがって、「半導体チップ」を包含する語句が「半導体部品」であり、「半導体部品」の上位概念が「電子部品」となる。

【0017】

本明細書において、「半導体装置」とは、半導体部品と、この半導体部品と電気的に接続された外部接続端子とを備える構造体であり、例えば、半導体部品が封止体で覆われている構造体を意味する。特に、「半導体装置」は、外部接続端子によって、外部装置と電気的に接続可能に構成されている。

【0018】

さらに、本明細書において、「パワートランジスタ」とは、複数の単位トランジスタ（セルトランジスタ）を並列接続することによって（例えば、数千個から数十万個の単位トランジスタを並列接続する）、単位トランジスタの許容電流よりも大きな電流においても、単位トランジスタの機能を実現する単位トランジスタの集合体を意味する。例えば、単位トランジスタがスイッチング素子として機能する場合、「パワートランジスタ」は、単位トランジスタの許容電流よりも大きな電流にも適用可能なスイッチング素子となる。特に、本明細書において、「パワートランジスタ」という用語は、例えば、「パワーＭＯＳＦＥＴ」と「ＩＧＢＴ」の両方を包含する上位概念を示す語句として使用している。

【0019】

＜半導体チップの平面レイアウト構成＞
図１は、パワートランジスタが形成された半導体チップＣＨＰの平面レイアウト構成を示す平面図である。図１に示すように、半導体チップＣＨＰは、矩形形状をしており、中央部にパワートランジスタが形成されたセル領域ＣＲが設けられている。このセル領域ＣＲの表面には、ソース電極ＳＥであるソースパッドＳＰＤが形成されており、このソースパッドＳＰＤに離間して内包されるようにゲートパッドＧＰＤが設けられている。ゲートパッドＧＰＤは、セル領域ＣＲを囲むように延在するゲート配線ＧＬと接続されている。そして、このゲート配線ＧＬを囲む外側に、ソースパッドＳＰＤと接続されたソース配線ＳＬが設けられている。

【0020】

＜改善の検討＞
上述した半導体チップＣＨＰのセル領域ＣＲには、例えば、トレンチゲート型のパワートランジスタが形成されている。以下では、関連技術におけるトレンチゲート型のパワートランジスタの断面構造について説明し、その後、関連技術におけるパワートランジスタに対する本発明者の改善の検討事項について説明することにする。

【0021】

なお、本明細書でいう「関連技術」は、新規に発明者が見出した課題を有する技術であって、公知である従来技術ではないが、新規な技術的思想の前提技術（未公知技術）を意図して記載された技術である。

【0022】

図２は、関連技術におけるトレンチゲート型のパワートランジスタを構成する単位トランジスタの断面構造を示す断面図である。図２において、関連技術におけるトレンチゲート型の単位トランジスタは、例えば、ＳｉＣを含む半導体基板１Ｓ上にｎ型半導体層からなるドリフト層（エピタキシャル層）ＥＰＩを有し、このドリフト層ＥＰＩにｐ型半導体層からなるチャネル層ＣＨが形成されている。そして、このチャネル層ＣＨの表面にｎ型半導体領域からなるソース領域ＳＲが形成されている。

【0023】

ここで、ソース領域ＳＲおよびチャネル層ＣＨを貫通してドリフト層ＥＰＩに達するように、トレンチＴＲが形成されている。そして、このトレンチＴＲの内壁からソース領域ＳＲの上面の一部にわたって、例えば、酸化シリコン膜からなるゲート絶縁膜ＧＯＸ（Ｐ）が形成されており、このゲート絶縁膜ＧＯＸ（Ｐ）と接するように、ゲート電極ＧＥが形成されている。図２に示すように、ゲート電極ＧＥは、トレンチＴＲの内部を埋め込むとともに、ソース領域ＳＲの上面の一部と重なるはみ出し部分を有する、いわゆる「Ｔゲート構造」をしている。

【0024】

次に、トレンチＴＲと接するソース領域ＳＲの一端部と反対側の他端部には、チャネル層ＣＨに達する溝が形成されており、この溝の底部にボディコンタクト領域ＢＣが形成されている。このボディコンタクト領域ＢＣは、チャネル層ＣＨの不純物濃度よりも高い不純物濃度のｐ型半導体領域から形成されている。

【0025】

図２に示すように、ゲート電極ＧＥのはみ出し部分を覆うように、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬが形成されている。そして、この層間絶縁膜ＩＬを覆い、かつ、ソース領域ＳＲおよびボディコンタクト領域ＢＣと接するソース電極ＳＥが形成されている。この結果、ソース領域ＳＲとボディコンタクト領域ＢＣとは、ソース電極ＳＥによって、電気的に接続されていることになる。ボディコンタクト領域ＢＣは、ソース電極ＳＥとチャネル層ＣＨとのオーミックコンタクトを確保する機能を有し、このボディコンタクト領域ＢＣを介して、ソース電極ＳＥとチャネル層ＣＨとは、電気的に接続される。

【0026】

したがって、ソース領域ＳＲとチャネル層ＣＨには同電位が供給されることになり、これによって、ｎ型半導体領域であるソース領域ＳＲと、ｐ型半導体層であるチャネル層ＣＨと、ｎ型半導体層であるドリフト層ＥＰＩによって形成される寄生バイポーラトランジスタのオン動作を抑制することができる。なぜなら、ソース領域ＳＲとチャネル層ＣＨとが同電位で電気的に接続されているということは、寄生バイポーラトランジスタのベース・エミッタ間に電位差が生じないことを意味し、これによって、寄生バイポーラトランジスタのオン動作を抑制することができることになるからである。

【0027】

以上のようにして、関連技術におけるトレンチゲート型の単位トランジスタは構成されているが、本発明者の検討によると、関連技術には、以下に示す改善の余地が存在する。

【0028】

具体的に、図２において、領域ＡＲで示すトレンチＴＲの角部では、ゲート電極ＧＥにゲート電圧を印加した際に電界集中が起こりやすい。同様に、領域ＢＲで示すトレンチＴＲの角部でも、ゲート電極ＧＥにゲート電圧を印加した際に電界集中が起こりやすい。この結果、ゲート絶縁膜ＧＯＸ（Ｐ）の膜厚を均一に形成すると、トレンチＴＲの角部では、トレンチの側面のような平坦な場所での本来のゲート絶縁膜の絶縁耐圧よりも低い電圧でリーク電流が生じるため、設計値よりも低い電圧でゲート絶縁膜が破壊されてしまうおそれがある。つまり、関連技術においては、半導体装置の信頼性を向上する観点から改善の余地が存在する。そこで、本実施の形態では、関連技術に存在する改善の余地に対する工夫を施している。以下では、この工夫を施した本実施の形態における技術的思想について説明することにする。

【0029】

＜半導体装置の構成＞
図３は、本実施の形態における単位トランジスタの断面構造を示す断面図である。この単位トランジスタは、図１に示すセル領域ＣＲに形成されている。図３に示すように、本実施の形態における単位トランジスタは、例えば、ＳｉＣを含む半導体基板１Ｓを有し、この半導体基板１Ｓ上にｎ型半導体層からなるドリフト層ＥＰＩが形成されている。このとき、半導体基板１Ｓとドリフト層ＥＰＩは、単位トランジスタ（パワートランジスタ）のドレイン領域として機能する。特に、ドリフト層ＥＰＩは、ドレイン領域と後述するソース領域ＳＲとの間の耐圧を確保する機能を有しており、本実施の形態では、例えば、ドリフト層ＥＰＩをシリコンよりもバンドギャップの大きなワイドバンドギャップ半導体であるＳｉＣ（炭化シリコン）から構成している。ここで、ＳｉＣの絶縁破壊強度は、Ｓｉ（シリコン）の絶縁破壊強度よりも大きいため、本実施の形態では、シリコンを使用する場合よりも、耐圧を確保するためのドリフト層ＥＰＩの厚さを薄くすることができるとともに、ドリフト層ＥＰＩの不純物濃度を高くすることができる。この結果、ドリフト層ＥＰＩに起因するオン抵抗の上昇を抑制することができる。つまり、本実施の形態では、半導体基板１Ｓおよびドリフト層ＥＰＩをＳｉＣから構成することにより、耐圧とオン抵抗の低減の両立を図ることができる。

【0030】

次に、図３に示すように、ドリフト層ＥＰＩには、ｐ型半導体層からなるチャネル層ＣＨが形成されている。このチャネル層ＣＨは、反転層（ｎ型半導体層）を形成するための領域である。そして、チャネル層ＣＨの表面には、ｎ型半導体領域からなるソース領域ＳＲが形成されている。続いて、ソース領域ＳＲとチャネル層ＣＨとを貫通してドリフト層ＥＰＩに達するトレンチＴＲが形成されており、トレンチＴＲの内壁からソース領域ＳＲの上面の一部にわたって、例えば、酸化シリコン膜からなるゲート絶縁膜ＧＯＸ１が形成されている。そして、このゲート絶縁膜ＧＯＸ１を介して、トレンチＴＲを埋め込むように、例えば、ポリシリコン膜からなるゲート電極ＧＥが形成されており、さらに、このゲート電極ＧＥは、トレンチＴＲからはみ出して、ソース領域ＳＲの一部上に配置されるはみ出し部分を有する。したがって、本実施の形態におけるゲート電極ＧＥも、いわゆる「Ｔゲート構造」をしていることになる。

【0031】

次に、図３に示すように、トレンチＴＲと接するソース領域ＳＲの一端部とは反対側の他端部は、チャネル層ＣＨに達する溝と接しており、この溝の底部には、チャネル層ＣＨよりも不純物濃度の高いｐ型半導体領域からなるボディコンタクト領域ＢＣが形成されている。さらに、図３に示すように、ゲート電極ＧＥのはみ出し部分を覆うように、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬが形成されている。そして、この層間絶縁膜ＩＬを覆い、かつ、ソース領域ＳＲおよびボディコンタクト領域ＢＣと接するソース電極ＳＥが形成されている。この結果、ソース領域ＳＲとボディコンタクト領域ＢＣとは、ソース電極ＳＥによって、電気的に接続されていることになる。ボディコンタクト領域ＢＣは、ソース電極ＳＥとチャネル層ＣＨとのオーミックコンタクトを確保する機能を有し、このボディコンタクト領域ＢＣを介して、ソース電極ＳＥとチャネル層ＣＨとは、電気的に接続されることになる。

【0032】

このように構成されている本実施の形態におけるトレンチゲート型の単位トランジスタは、ゲート電極ＧＥにしきい値電圧以上のゲート電圧を印加することにより、トレンチＴＲの側面と接するチャネル層ＣＨに反転層（ｎ型半導体領域）を形成する。これにより、ソース領域ＳＲとドリフト層ＥＰＩ（ドレイン領域）とは、反転層で電気的に接続されることになり、ソース領域ＳＲとドレイン領域との間に電位差がある場合、ソース領域ＳＲから反転層を通ってドリフト層ＥＰＩに電子が流れる。言い換えれば、ドリフト層ＥＰＩから反転層を通ってソース領域ＳＲに電流が流れる。このようにして、単位トランジスタのゲート電極ＧＥにしきい値電圧以上のゲート電圧を印加すると、単位トランジスタは、オン動作する。一方、単位トランジスタのゲート電極ＧＥにしきい値電圧よりも小さな電圧を印加すると、チャネル層ＣＨに形成されていた反転層が消失して、ソース領域ＳＲとドリフト層ＥＰＩとが非導通となる。この結果、単位トランジスタは、オフ動作する。以上のようにして、単位トランジスタのゲート電極ＧＥに印加するゲート電圧を変化させることにより、単位トランジスタのオン／オフ動作を行なうことができることがわかる。

【0033】

ここで、トレンチＴＲの側面に形成されているゲート絶縁膜ＧＯＸ１の膜厚によって、反転層を形成するためのしきい値電圧が異なることになる。つまり、チャネル層ＣＨと対向するトレンチＴＲの側面に形成されているゲート絶縁膜ＧＯＸ１の部位は、しきい値電圧を調整する機能を有しており、このゲート絶縁膜ＧＯＸ１の部位の膜厚によって、しきい値電圧が決定される。このことから、チャネル層ＣＨと対向するトレンチＴＲの側面に形成されているゲート絶縁膜ＧＯＸ１の部位の膜厚は、反転層を形成するためのしきい値電圧によって決定されることになる。以上のようにして、本実施の形態における単位トランジスタが形成されていることになる。

【0034】

＜実施の形態における特徴＞
次に、本実施の形態における特徴点について説明する。本実施の形態における特徴点は、例えば、図３に示すように、ゲート絶縁膜ＧＯＸ１を膜厚が異なる部位を有するように構成している点にある。具体的には、図３に示すように、ゲート絶縁膜ＧＯＸ１のうち、ソース領域ＳＲと接するトレンチＴＲの角部を覆う部位の膜厚を、チャネル層ＣＨと接する部位の膜厚よりも厚くし、かつ、ドリフト層ＥＰＩと接するトレンチＴＲの角部を覆う部位の膜厚を、チャネル層ＣＨと接する部位の膜厚よりも厚くしている。これにより、本実施の形態によれば、電界集中が発生しやすいトレンチＴＲの角部において、ゲート絶縁膜ＧＯＸ１の破壊を防止することができ、これによって、半導体装置の信頼性を向上できる。

【0035】

ここで、ゲート絶縁膜ＧＯＸ１の破壊を防止するためには、ゲート絶縁膜ＧＯＸ１の全体の膜厚を均一に厚くすることも考えられる。ところが、この場合、チャネル層ＣＨと接するトレンチＴＲの側面に形成されているゲート絶縁膜ＧＯＸ１の部位の膜厚も厚くなってしまう。チャネル層ＣＨと接するトレンチＴＲの側面に形成されているゲート絶縁膜ＧＯＸ１の部位は、反転層を形成するためのしきい値電圧を調整する観点から決定されるものであり、しきい値電圧の調整を無視して膜厚を厚くすることはできないのである。

【0036】

一方、トレンチＴＲの側面に形成されているゲート絶縁膜ＧＯＸ１の部位の膜厚に合わせて、ソース領域ＳＲと接するトレンチＴＲの角部を覆う部位の膜厚や、ドリフト層ＥＰＩと接するトレンチＴＲの角部を覆う部位の膜厚を決定すると、電界集中に起因する絶縁破壊電圧の低下を招くことになる。

【0037】

そこで、本実施の形態では、例えば、図３に示すように、ソース領域ＳＲと接するトレンチＴＲの角部を覆う部位のゲート絶縁膜ＧＯＸ１の膜厚と、ドリフト層ＥＰＩと接するトレンチＴＲの角部を覆う部位の膜厚とを、それぞれ、チャネル層ＣＨと接する部位の膜厚よりも厚くしている。この結果、本実施の形態によれば、反転層を形成するしきい値電圧を設計値通りに維持しながら、トレンチＴＲの角部を覆うゲート絶縁膜ＧＯＸ１の破壊を効果的に抑制することができる。

【0038】

さらに、本実施の形態におけるゲート絶縁膜ＧＯＸ１は、トレンチＴＲの角を覆う膜厚の厚い部位を有する。このことは、ゲート電極ＧＥとソース領域ＳＲとの間の距離や、ゲート電極ＧＥとドリフト層ＥＰＩとの間の距離を大きくできることを意味し、これによって、ゲート電極ＧＥとソース領域ＳＲとの間の寄生容量や、ゲート電極ＧＥとドレイン領域（ドリフト層ＥＰＩ）との間の寄生容量を低減できることになる。

【0039】

したがって、本実施の形態における単位トランジスタによれば、寄生容量の低減によるスイッチング動作（オン動作とオフ動作の切り替え動作）の速度向上を図ることができる。以上のことから、本実施の形態によれば、半導体装置の信頼性向上を図ることができるだけでなく、半導体装置の性能向上も図ることができる。

【0040】

本実施の形態では、特に、図３に示すように、ゲート電極ＧＥが、いわゆる「Ｔゲート構造」をしているからこそ有用である。なぜなら、「Ｔゲート構造」では、トレンチＴＲからソース領域ＳＲの上面の一部上にまで形成されたはみ出し部分を有するため、トレンチＴＲの底部の角部だけでなく、ソース領域ＳＲと接する上部の角部にも電界集中が生じるからである。つまり、「Ｔゲート構造」では、トレンチＴＲに存在する４つの角の全部において、電界集中が生じやすくなる。このことから、４つの角のそれぞれを覆うゲート絶縁膜ＧＯＸ１の部位を厚くするという本実施の形態における特徴点によれば、電界集中が生じやすいすべての箇所に形成されているゲート絶縁膜ＧＯＸの膜厚を厚くできる結果、「Ｔゲート構造」の単位トランジスタにおいて、ゲート絶縁膜ＧＯＸ１の低電圧での破壊を効果的に抑制できるという顕著な効果を得ることができる。

【0041】

続いて、本実施の形態におけるゲート絶縁膜ＧＯＸ１の詳細な構成について説明する。図４は、トレンチＴＲの内壁からソース領域ＳＲの上面の一部に沿って形成されるゲート絶縁膜ＧＯＸ１の詳細な構成を模式的に示す拡大図である。図４において、本実施の形態におけるゲート絶縁膜ＧＯＸ１は、チャネル層ＣＨと接する第１部位ＦＰと、第１部位ＦＰと繋がり、かつ、ソース領域ＳＲと接する第２部位ＳＰと、第１部位ＦＰと繋がり、かつ、ドリフト層ＥＰＩと接する第３部位ＴＰとを有する。

【0042】

そして、第２部位ＳＰは、第１部位ＦＰと繋がる第１膜厚部ＦＦ１と、第１膜厚部ＦＦ１と繋がり、かつ、第１膜厚部ＦＦ１よりも膜厚が厚く、かつ、ソース領域ＳＲと接するトレンチＴＲの角を覆う第２膜厚部ＳＦ２とを含む。

【0043】

一方、第３部位ＴＰは、第１部位ＦＰと繋がる第３膜厚部ＴＦ３と、第３膜厚部ＴＦ３と繋がり、かつ、第３膜厚部ＴＦ３よりも膜厚が厚く、かつ、トレンチＴＲの底面に形成された第４膜厚部ＦＦ４とを含む。

【0044】

ここで、ゲート絶縁膜ＧＯＸ１の第１部位ＦＰは、チャネル層ＣＨと接する絶縁膜ＩＦ１と、絶縁膜ＩＦ１上に形成され、かつ、絶縁膜ＩＦ１よりも膜厚の厚い絶縁膜ＩＦ３とから構成されている。これに対し、ゲート絶縁膜ＧＯＸ１の第２部位ＳＰを構成する第１膜厚部ＦＦ１は、絶縁膜ＩＦ１と、絶縁膜ＩＦ３とから構成され、ゲート絶縁膜ＧＯＸ１の第２部位ＳＰを構成する第２膜厚部ＳＦ２は、絶縁膜ＩＦ３よりも膜厚の厚い絶縁膜ＩＦ２と、絶縁膜ＩＦ２上に形成された絶縁膜ＩＦ３とから構成されている。

【0045】

また、ゲート絶縁膜ＧＯＸ１の第３部位ＴＰを構成する第３膜厚部ＴＦ３は、絶縁膜ＩＦ１と、絶縁膜ＩＦ３とから構成され、第４膜厚部ＦＦ４は、絶縁膜ＩＦ２と絶縁膜ＩＦ３から構成される部分を含む。このとき、絶縁膜ＩＦ１〜ＩＦ３のそれぞれは、例えば、酸化シリコン膜である。そして、例えば、後述するように絶縁膜ＩＦ１は、ＳｉＣからなるドリフト層ＥＰＩとチャネル層ＣＨの露出領域に対して熱酸化法を使用して形成されることから、炭素が含まれることになる。

【0046】

以上のように構成されている本実施の形態におけるゲート絶縁膜ＧＯＸ１によれば、ソース領域ＳＲと接するトレンチＴＲの角部を覆う部位のゲート絶縁膜ＧＯＸ１の膜厚と、ドリフト層ＥＰＩと接するトレンチＴＲの角部を覆う部位の膜厚とを、それぞれ、チャネル層ＣＨと接する部位の膜厚よりも厚くする構成が実現される。これにより、本実施の形態によれば、電界集中が発生しやすいトレンチＴＲの角部において、ゲート絶縁膜ＧＯＸ１の破壊を防止することができ、これによって、半導体装置の信頼性を向上できる。

【0047】

＜実施の形態における半導体装置の製造方法＞
本実施の形態におけるトレンチゲート型の単位トランジスタは、上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。

【0048】

まず、図５に示すように、ｎ型半導体層であるドリフト層ＥＰＩが形成されたＳｉＣからなる半導体基板１Ｓを準備する。そして、例えば、フォトリソグラフィ技術およびイオン注入法を使用することにより、ドリフト層ＥＰＩにｐ型半導体層であるチャネル層ＣＨを形成する。その後、フォトリソグラフィ技術およびイオン注入法を使用することにより、チャネル層ＣＨの表面にｎ型半導体領域であるソース領域ＳＲを形成する。

【0049】

続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、ソース領域ＳＲとチャネル層ＣＨとを貫通して、ドリフト層ＥＰＩに達するトレンチＴＲを形成する。さらに、フォトリソグラフィ技術およびエッチング技術を使用することにより、ソース領域ＳＲを貫通してチャネル層ＣＨに達する溝を形成し、例えば、フォトリソグラフィ技術およびイオン注入法を使用することにより、この溝の底面に、チャネル層ＣＨよりも不純物濃度の高いｐ型半導体領域であるボディコンタクト領域ＢＣを形成する。

【0050】

次に、図６に示すように、トレンチＴＲの内壁およびソース領域ＳＲの上面を含む領域にポリシリコン膜ＰＦ１を形成する。このポリシリコン膜ＰＦ１は、例えば、ＣＶＤ（Chemical Vapor Deposition）法を使用することにより形成することができる。

【0051】

その後、図７に示すように、ポリシリコン膜ＰＦ１上に窒化シリコン膜ＳＮＦを形成する。この窒化シリコン膜ＳＮＦは、例えば、ＣＶＤ法により形成することができる。そして、図８に示すように、窒化シリコン膜ＳＮＦに対して異方性エッチングを施す。これにより、例えば、トレンチＴＲの側壁および溝の側壁にだけ窒化シリコン膜ＳＮＦが残存する。言い換えれば、その他の領域に形成されている窒化シリコン膜ＳＮＦは、除去され、ポリシリコン膜ＰＦ１が露出することになる。

【0052】

続いて、図９に示すように、例えば、熱酸化法を使用することにより、露出しているポリシリコン膜ＰＦ１を酸化して、酸化シリコン膜からなる絶縁膜ＩＦ２を形成する。このとき、耐酸化性を有する窒化シリコン膜ＳＮＦで覆われているポリシリコン膜ＰＦ１は、酸化されない。

【0053】

そして、図１０に示すように、例えば、熱リン酸によるウェットエッチング技術により、窒化シリコン膜ＳＮＦを除去した後、露出するポリシリコン膜ＰＦ１を除去する。この結果、図１０に示すように、絶縁膜ＩＦ２が残存することになる。

【0054】

その後、図１１に示すように、熱酸化法を使用することにより、絶縁膜ＩＦ２から露出するトレンチＴＲの内壁に酸化シリコン膜からなる絶縁膜ＩＦ１を形成する。このとき、ＳｉＣの表面に対して熱酸化法を施すことにより形成される絶縁膜ＩＦ１には、炭素が含まれることになる。この絶縁膜ＩＦ１の膜厚は、絶縁膜ＩＦ２の膜厚よりも薄い。

【0055】

次に、図１２に示すように、トレンチＴＲの内壁に形成された絶縁膜ＩＦ１、トレンチＴＲの内壁に形成された絶縁膜ＩＦ２およびソース領域ＳＲの上面に形成された絶縁膜ＩＦ２を覆うように、酸化シリコン膜からなる絶縁膜ＩＦ３を形成する。この絶縁膜ＩＦ３は、例えば、ＣＶＤ法を使用することにより形成される。このとき、例えば、絶縁膜ＩＦ３の膜厚は、絶縁膜ＩＦ１の膜厚よりも厚く、かつ、絶縁膜ＩＦ２の膜厚よりも薄く形成される。以上の工程により、本実施の形態における特徴点である膜厚の異なる部位を有するゲート絶縁膜ＧＯＸ１を形成することができる。特に、ソース領域ＳＲと接するトレンチＴＲの角部を覆う部位のゲート絶縁膜ＧＯＸ１の膜厚と、ドリフト層ＥＰＩと接するトレンチＴＲの角部を覆う部位の膜厚とを、それぞれ、チャネル層ＣＨと接する部位の膜厚よりも厚くする構成が実現される。

【0056】

続いて、図１３に示すように、例えば、ＣＶＤ法を使用することにより、トレンチＴＲの内部を埋め込み、かつ、ゲート絶縁膜ＧＯＸ１を覆うポリシリコン膜ＰＦ２を形成する。その後、図１４に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、ポリシリコン膜ＰＦ２をパターニングする。これにより、ポリシリコン膜ＰＦ２からなるゲート電極ＧＥを形成することができる。特に、本実施の形態では、「Ｔゲート構造」のゲート電極ＧＥが形成される。

【0057】

その後、図３に示すように、ゲート電極ＧＥを覆うように、層間絶縁膜ＩＬを形成する。この層間絶縁膜ＩＬは、例えば、酸化シリコン膜から形成される。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬをパターニングすることにより開口部を形成する。この層間絶縁膜ＩＬは、ゲート電極ＧＥと、後述するソース電極（ＳＥ）とを分離するために形成される。

【0058】

次に、例えば、スパッタリング法を使用することにより、開口部を形成した層間絶縁膜ＩＬの表面にバリア導体膜（図示せず）（例えば、ＴｉＮ膜）を形成し、このバリア導体膜上に金属膜を形成する。金属膜は、例えば、アルミニウム膜や、アルミニウム合金膜（ＡｉＳｉ膜など）から形成することができる。その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、金属膜とバリア導体膜をパターニングする。この結果、例えば、ソース電極ＳＥ（ソースパッド）およびゲートパッドを形成することができる。以上のようにして、本実施の形態における半導体装置を製造することができる。

【0059】

＜変形例＞
続いて、本実施の形態の変形例について説明する。図１５は、本変形例におけるトレンチゲート型の単位トランジスタの断面構成を示す断面図である。図１５に示す本変形例では、トレンチＴＲの内部にだけゲート電極ＧＥ１が形成されている。すなわち、本変形例では、ゲート電極ＧＥ１の上面がソース領域ＳＲの上面よりも低い位置にある、いわゆる「リセスゲート構造」をしている。この変形例においても、ソース領域ＳＲと接するトレンチＴＲの角部を覆う部位のゲート絶縁膜ＧＯＸ１の膜厚と、ドリフト層ＥＰＩと接するトレンチＴＲの角部を覆う部位の膜厚とを、それぞれ、チャネル層ＣＨと接する部位の膜厚よりも厚くするという実施の形態における特徴点を採用することができる。

【0060】

この点に関し、実施の形態で採用している「Ｔゲート構造」では、ドリフト層ＥＰＩと接するトレンチＴＲの角部を覆うゲート絶縁膜ＧＯＸ１の部位だけでなく、ソース領域ＳＲと接するトレンチＴＲの角部を覆うゲート絶縁膜ＧＯＸ１の部位でも電界集中が生じやすくなるため、上述した本実施の形態における特徴点を採用する構成は有用である。

【0061】

これに対し、本変形例の「リセスゲート構造」では、ソース領域ＳＲと接するトレンチＴＲの角部を覆うゲート絶縁膜ＧＯＸ１の部位では電界集中は生じないが、ドリフト層ＥＰＩと接するトレンチＴＲの角部を覆うゲート絶縁膜ＧＯＸ１の部位では、依然として、電荷集中が生じる。このため、本変形例の「リセスゲート構造」に実施の形態における技術的思想（特徴構成）を採用することは有用である。したがって、本変形例においても、実施の形態における技術的思想（特徴構成）を採用することによって、半導体装置の信頼性を向上することができる。

【0062】

なお、本変形例の「リセスゲート構造」を採用する利点としては、ゲート電極ＧＥ１が、トレンチＴＲからのはみ出し部分を有しないため、単位トランジスタの集積度を向上することができる。この結果、本変形例における「リセスゲート構造」によれば、パワートランジスタのオン抵抗をさらに低減することができるという利点を得ることができる。

【0063】

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

【符号の説明】

【0064】

１Ｓ 半導体基板
ＣＨ チャネル層
ＣＲ セル領域
ＥＰＩ ドリフト層
ＦＦ１ 第１膜厚部
ＦＦ４ 第４膜厚部
ＦＰ 第１部位
ＧＥ ゲート電極
ＧＯＸ１ ゲート絶縁膜
ＩＦ１ 絶縁膜
ＩＦ２ 絶縁膜
ＩＦ３ 絶縁膜
ＳＦ２ 第２膜厚部
ＳＰ 第２部位
ＳＲ ソース領域
ＴＦ３ 第３膜厚部
ＴＰ 第３部位
ＴＲ トレンチ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】